60GHz

60GHz（精选4篇）

60GHz 篇1

摘要：基于Xilinx Zynq SoC和ADI V频段芯片组的完整60 GHz双向数据通信方案能够提供小型蜂窝回程市场所需的性能和灵活性。

关键词：60 GHz,回程链路,蜂窝,容量

全球蜂窝网络上对数据的需求不断增长,迫使运营商想法设法在2030年前将容量提升5000倍。要实现这一目标,需要将通道性能提升5倍、分配频谱提高20倍、蜂窝基站数量增加50倍。

许多此类新型蜂窝将布置在室内,因为这里是大部分流量的来源,而光纤则是将流量回传到网络的首选。但还有许多室外场所无法连接光纤或光纤连接成本过高,对于这种情况而言,无线回程是最可行的替代方案。

现可使用免执照的频谱5 GHz,而且无需提供视线(LOS)路径。但是其带宽有限,而且由于大流量和宽带天线,无疑会受到该频谱其他用户的干扰。

对于满足容量需求所需的数以千计的室外蜂窝,60 GHz通信链路正在成为提供此类回程链路的有力竞争者。该频谱也属于免执照频段,但与6 GHz以下的频率不同,它包含高达9 GHz的可用带宽。此外,高频允许窄而集中的天线场型,可在一定程度上提高抗干扰性,但它需要LOS路径。

基于FPGA和基于So C的调制解调器越来越多地用于各种无线回程解决方案,这是因为使用这种调制解调器的平台模块化且可定制,从而能够降低OEM的总成本。对于这些链接的无线电部分,收发器已集成在基于硅的IC中,并且封装为低成本的表贴器件。

可使用商用器件构建完整的60 GHz双向数据通信链路,如图1中的解决方案所示。该设计由Xilinx和Hittite微波公司(现为ADI公司的下属公司)研发,包括Xilinx调制解调器和ADI毫米波无线电。该链路满足小型蜂窝回程市场的性能和灵活性要求。

如图1所示,创建链路需要两个节点。每个节点都包含一个发送器(带调制器)及其关联的模拟发送器链、一个接收器(带解调器)及其关联的模拟接收器链。

调制解调卡与模拟和分立式器件集成。它包含以数字方式实施的振荡器,能够确保频率合成的精度,并且所有数字功能均在FPGA或片上系统(SoC)上执行。这种单载波调制解调器内核可支持从QPSK到256 QAM的调制,通道带宽高达500 MHz,能够实现高达3.5 Gbps的数据速率。该调制解调器还可同时支持频分双工(FDD)和时分双工(TDD)传输方式。稳健可靠的调制解调器设计方法能降低本振的相位噪声影响。为改善性能和链路预算,内置强大的低密度奇偶校验(LDPC)编码。

毫米波调制解调器

毫米波调制解调器可帮助基础设施供应商为其无线回程网络开发灵活且成本优化的可定制链路。它具有完全自适应、低功耗、小尺寸特性,可用于部署室内和全室外点对点链路以及点对多点微波链路。借助该解决方案,运营商能够构建可扩展、现场可升级的系统。

现可使用60 GHz回程链路提升蜂窝容量

图2详细说明在基于So C的解决方案中实施的数字调制解调器。平台的可扩展处理系统(PS)位于可编程逻辑(PL)旁,包含双ARM Cortex-A9内核,后者带有集成式存储器控制器和供外设使用的多标准I/O。

该SoC平台用于执行各项数据和控制功能并实现硬件加速。图2所示的是集成式毫米波调制解调器以及配套的PHY、控制器、系统接口和包处理器。但是,用户可以根据所需的架构插入、更新或移除不同的模块。例如,用户可以选择实施XPIC组合器,这样可以将该调制解调器与另一个调制解调器以交叉极化模式配合使用。解决方案在PL中实施,使用SERDES和I/O作为各个数据路径的接口,比如调制解调器与包处理器之间的接口、包处理器和存储器之间的接口、调制解调器彼此之间的接口或DAC/ADC的接口。

该调制解调器IP的一些其他重要特性包括:通过自适应编码和调制(ACM)功能保持链路连续工作的自动无损和无误状态切换、可改善RF功率放大器效率和线性的自适应数字闭环预校正(DPD)、能够保持时钟同步的同步以太网(Sync E)以及里德-所罗门或LDPC前向纠错(FEC)。FEC根据电路要求选择。LDPC FEC是无线回程应用的默认选择,而对于去程等低延时应用而言,Reed-Solomon FEC则更加适合。

LDPC实施方案经高度优化,并利用FPGA并行性帮助编码器和解码器完成计算。这可显著改善SNR。您可通过改变LDPC内核的迭代数量来应用不同级别的并行性,进而优化解码器的尺寸和功耗。此外,您还可根据通道带宽和吞吐量约束条件为设计建模。

该调制解调器解决方案还配备用于显示和调试的图形用户界面(GUI),并可提供通道带宽选择、调制方式选择等高级功能以及硬件寄存器设置等低级功能。为让图1所示的解决方案实现3.5 Gbps的吞吐量,该调制解调器IP需要以440 MHz的时钟速率运行。它将五个千兆位收发器(GT)用于连接接口,以支持ADC和DAC,并把另外一些GT用于10 Gb E有效载荷或CPRI接口。

毫米波收发器芯片组

ADI公司针对小型蜂窝回程应用,优化了其在该设计中使用的第二代硅锗(Si Ge)60 GHz芯片组。发送器芯片是一款完整的模拟基带转毫米波上变频器。采用以250MHz步进覆盖57GHz到66 GHz的改进型低相位噪声频率合成器,可支持至少64QAM的调制。输出功率已经提升到大约16 d Bm线性功率,而集成式功率检测器则可监测输出功率,使其不超过法定限值。

该发送器芯片可提供对IF和RF增益的模拟或数字控制。在使用更高阶调制的情况下,有时需要模拟增益控制,因为对幅度调制而言,离散增益改变可能会出错,导致出现误码。内置SPI接口可为数字增益控制提供支持。

对于在窄通道中需要更高阶调制的应用而言,可以向发送器中加入拥有更低相位噪声的外部PLL/VCO,并使内部频率合成器旁路。

图3显示了最高支持1.8 GHz带宽的发送器芯片的框图。MSK调制器选项可实现速率高达1.8 Gbps的低成本数据传送,而无需使用高成本、高功耗的DAC。

接收器芯片是该器件的辅助器件,同样经过优化,能够满足小型蜂窝回程的严苛要求。该接收器的特点是能够将输入P1d B大幅提升到-20 d Bm,并将IIP3提升到-9 d Bm,从而处理短程链路,短程链路中碟形天线具有高增益,会在接收器输入端产生高信号电平。

其他主要特性包括:噪声系数在最大增益设置下低至6d B;可调低通和高通基带滤波器;合成器与发送器芯片中的新型合成器相同,能够在57 GHz到66 GHz频段支持64 QAM调制;对IF和RF增益的模拟或数字控制。

图4显示了接收器芯片的框图。请注意,该接收器还包含一个AM检测器,用以解调开关键控(OOK)等幅度调制。此外,还可使用FM鉴频器解调简单的FM或MSK调制。这就是用于为QPSK恢复正交基带输出和解调更复杂的QAM调制的IQ解调器之外的附加功能。

发送器和接收器均采用4 mm×6 mm BGA型晶圆级封装。借助这些表贴器件,可实现回程应用无线电板的低成本制造。

图5所示的是示例毫米波调制解调器和无线电系统的框图。除FPGA、调制解调器软件和毫米波芯片组外,该设计还包含一些其他组件。其中包括双通道12位1 GSPS ADC;最高2.8GSPS的四通道16位Tx DAC;以及超低抖动时钟合成器(支持ADC和DAC IC上使用的JESD204B串行数据接口)。

演示平台

图6所示的平台由Xilinx和ADI公司共同创建,用于演示目的。该实施方案包括Xilinx开发板上的FPGA调制解调器、工业标准FMC板(包含ADC、DAC和时钟芯片),以及两块无线电模块评估板。

该演示平台包括用于调制解调器控制和视觉显示功能的笔记本电脑,以及用于复制典型毫米波链路路径损耗的可变RF衰减器。开发板上的FPGA可执行WBM256调制解调器固件IP。开发板上的工业标准FMC夹层接插件可用于连接基带板和毫米波无线电板。

毫米波模块可卡合在基带板上。模块具备用于60 GHz接口的MMPX连接器以及用于可选用外部本振的SMA连接器。该平台包含在频分双工连接的每个方向对应的250 MHz通道中演示高达1.1 Gbps点对点回程连接所需的全部硬件和软件。

模块化和可定制

由于FPGA高度模块化且可定制,因而能够降低为无线回程应用构建平台的成本。为小型蜂窝回程市场的毫米波调制解调器解决方案选择商用器件时,请选择高能效的FPGA/So C和高性能的宽带IP内核。高速也是为宽带通信和开关功能选择GT时应考虑的一个因素。此解决方案扩展能力出色,支持多种产品种类,包括以每秒数百兆位运行的低端小型蜂窝回程产品,以及同一硬件平台上的3.5 Gpbs回程产品。

至于无线电部分,收发器IC封装在表贴器件中,降低了制造成本。市场上的器件可满足小型蜂窝部署无线回程需求的功耗、尺寸、灵活性和功能要求。您还可采购专为完善无线回程链路配备的高性能数据转换器和时钟管理IC。

参考文献

[1]关于超高容量网络的演进及颠覆性愿景.国际无线工业联盟(IWPC),2014年4月.

60GHz 篇2

60 GHz毫米波通信的研究推动了面向PC、数字家电、智能便携终端等应用领域的发展, 能够实现设备间数Gbps的超高速无线传输。巨大的带宽、较高的发射功率和集成电路设计的进步使得毫米波技术成为吉比特级应用的主要方案。各国和相关国际组织都加大了力度进行理论研究和产业化。目前, 我国毫米波频谱标准主流为59~64 GHz和42~48 GHz两个频段。60 GHz国家标准即将出台, 45 GHz国家标准发展较晚, 正成为学术界新的研究热点, 进入快速发展期。未来我国5G发展的主要方向之一, 是着力探索毫米波频谱资源的开发利用, 致力开发超传输速率达10 Gbps的室内超大容量无线通信系统。

1 60 GHz无线通信的特点

在60 GHz频段内, 全球无需许可即可免费使用的带宽可达7~9 GHz (如图1所示) , 国际标准信道带宽为2.16 GHz。目前, 无线局域网、无线个域网近距无线通信标准主要工作在2.4 GHz、5 GHz频段, 而日益活跃起来的60 GHz无线通信技术由于高频信号的衰减非常严重, 特别适用于短距离高速无线通信。

60 GHz无线技术可用频带宽 (57~64 GHz) , 巨大带宽意味着灵活性和潜在容量;根据山农定理, 频谱带宽与信道容量是成正比的, 信道容量则直接决定了通信系统所能传输的最大速率, 因此使实现数Gbps的无线通信速率成为可能。60 GHz频段无线通信具有以下特点:

(1) 处于氧气吸收极点, 空间隔离度高, 传输安全性好, 抗干扰性强;

(2) 可用频带宽 (5~7 GHz) , 信道容量大, 发射功率大, 可实现吉比特级传输速率;

(3) 毫米波系统成形因子小, 可实现天线小尺寸和电路集成化, 易实现设备小型化;

(4) 60 GHz的天线系统能够把99.9%的能量集中在4.7°的波束范围内, 再加上氧气等对信号能量的迅速衰减, 使得不同链路以及系统间的相互影响很小, 可实现较高频率复用;

(5) 具有国际通用性和免许可性:全球大多数国家在2000年后, 陆续分配了7 GHz的频带带宽用于免授权高速无线通信的研究, 且各国在60 GHz附近有约5 GHz的共用频段;频谱资源完全免费, 大幅度降低了使用成本。

2 60 GHz无线接入技术标准分析

目前, 国际上正在制定和已经制定的60 GHz标准有3项, 分别是ECMA-387、IEEE 802.15.3c以及IEEE 802.11ad。其中, ECMA-387已经成为正式的国际标准ISO/IEC 13156-2009。近年出现的60 GHz技术规范还有:Wireless HD和无线吉比特联盟 (WiGig) 。现有支持1 Gbit/s以上数据速率的超高速无线通信的标准主要为两种[1]:IEEE 802.11ad和IEEE 802.15.3c。

国内无线个域网 (CWPAN) 标准工作组于2010年3月正式成立60 GHz标准项目组。由其制定的我国毫米波技术标准将于年内出台。

2.1 IEEE 802.11ad

IEEE 802.11ad形成于2009年1月, 是在IEEE802.11–2007基础上修订得来的。该标准设计了60 GHz频带高速数据传输的物理层和MAC层标准, 同时规定了WLAN PBSS (Personal Basic Service Set) 的工作方式。IEEE 802.11ad标准在保持IEEE802.11标准的网络架构不变和与IEEE 802.11管理平面后向兼容性的前提下, 实现了MAC服务接入点最大吞吐量为1 Gbit/s。此外, 该标准定义了在2.4/5 GHz和60 GHz频带之间快速会话的转换机制, 以及与其他工作在该频段系统 (如IEEE802.15.3c和ECMA-387) 的共存机制, 该标准已在2012年完成。

2.2 IEEE 802.15.3c

IEEE 802.15.3c是基于IEEE 802.15.3标准修订的, 批准于2009年9月, 是第一个突出实现吉比特短距离无线系统的标准[2]。该标准主要用于扩展可供选择的毫米波物理层和MAC层, 定义了3种物理层技术:单载波、高速接口 (HSI) OFDM和音视频 (AV) OFDM。采用了WPAN piconet (微微网) 的工作方式[3]。还定义了基于单载波π/2相移键控 (BPSK) 的低数据传输速率 (25 Mbit/s) 公共模式信令 (CMS) , 解决多物理层模式的共存问题。对异构天线类型, 这3种物理层都支持波速赋形。波速赋形利用两级机制来寻到最优的发送和接收波速, 实现高数据传输速率。

3 60 GHz无线接入技术研究进展

60 GHz无线通信系统主要包括PHY和MAC, PHY (物理层) 主要定义收发信机 (RF前端和基带处理后端) ;MAC主要涉及多址技术选择、无线资源管理、速率适配、波速控制和Qo S等, 目前收发信机结构的研究倾向于与现有集成电路封装技术相结合的低成本低功耗的小型单元电路或射频收发电路的实现。虽然该技术具有强大优势和广阔应用前景, 但是作为一种非常复杂的集成系统, 在具体实现上面临诸多挑战, 比如高网络吞吐量和高功率效率的MAC设计、系统级集成封装和测试等。国内外近年来在该技术领域取得了长足的发展。

3.1 信道建模

无线通信信道中无线电波传输机制非常复杂, 准确模拟出真实传播环境显得尤为重要。信道研究一直是通信系统研究的基础。当信道仿真实现后, 可以很容易实现对不同传输技术和信号处理算法的性能分析, 节省大量的试验测试费用。

60 GHz强衰落特性使其信号被有效限制在小范围空间内。信道模型类型取决于载频、带宽、环境类型和应用的特定系统, 如何排除影响实际信道的各因素[4], 建立科学准确且简单易实现的模型成为主要研究方向。目前所有60 GHz信道建模方法都是考虑天线影响的无线信道建模, 建模方法主要有经验 (基于测量) 型建模方法、射线跟踪性建模方法和统计性建模方法 (基于地理位置的统计模型和基于相关性的统计模型) [5]。

3.2 射频芯片

射频芯片对60 GHz无线通信系统的实现至关重要, 其性能直接决定着无线通信系统的功能实现和性能指标。2000年以来, 国际半导体设计企业和科研机构纷纷展开6 GHz硅基CMOS射频前端芯片的研究。欧美及日本显示出明显的领先优势。

(1) 学术界研究进展

2002年, 日本NEC公司宣布采用0.15μm Ga As Hetero-junction FET工艺实现了一种60 GHz的收发信机芯片, 可以实现1.25 Gbps的数据传输[6]。2006年, IBM研发出基于0.13μm Bi CMOS技术的60 GHz芯片组, 加外部封装的尺寸也仅12 mm见方, 能够实现不小于2 Gbps的信息传输速率[7]。

射频芯片研究主要分为两个阶段:早期是基于Ga As或Bi CMOS工艺, 采用该工艺的元器件电路性能较好, 但集成度低、成本较高, 器件难以商用化普及;随着半导体新工艺水平的不断提升, 后期采用传统CMOS工艺加工高集成度的单片芯片。

目前学术界关于射频芯片的研究如火如荼, 设计研发不断追求高性能高速率, 致力于获取较大的放大器增益和输出功率, 使得低功耗化设计成为一个研究方向。

东京工业大学在ISSCC 2011年发布了16QAM直接转换收发信机[8] (如图2所示) , 采用65 nm CMOS工艺, 配置阵列天线时最大数据速率10 Gb/s (QPSK) 、16 Gb/s (16QAM) ;发射机功耗为181 m W, 接收机为功耗138 m W。东京工业大学在该会议上还展示了60 GHz直接转换收发信机[9], 支持IEEE 802.15.3c标准的无线通信, 可采用16QAM/8PSK/QPSK/BPSK调制方式, 集成阵列天线的最大速率8 Gb/s (QPSK) 、11 Gb/s (16QAM) ;发射机功耗为186 m W, 接收机为功耗106 m W。

2013年的国际固态电路会议上加州大学伯克利分校的科研团队展示了低功耗60 GHz接收发射相控阵[10] (如图3所示) , 为了降低功耗, 功放和振荡器均采用0.7 V偏压, 混频器采用层叠结构, 接收机功耗为50 m W, 发射机功耗为60 m W, 天线为硅片上集成。该款芯片能够在收发芯片距离40 cm处实现10.4 Gbit/s的数据速度, 能量/比特比为11 p J/bit。

60 GHz通信系统一般采用QPSK、16QAM甚至64QAM调制方式来提高数据速率, 则要求对功率放大器的线性输出功率和回退程度提出更高的要求。因此, 克服高方向性和衰落的新技术成为研发的重点突破方向。

美国加州大学伯克利分校的科研团队在2011年展现了四单元相控阵接收发射系统[11] (如图4所示) , 采用直接变频结构, 基带电流分布式开关控制中频信号的相位偏移, 并采用开关式功率放大器来降低功耗, 锁相环所产生的信号采用Wilkiosn功分器送到四路接收发射通道, 每组接收/发射通道的功耗仅为34 m W。

IBM T J Watson研究中心在2011年的固态电路期刊上展示了0.13μm Si Ge工艺设计的16单元相控阵接收机[12], 每个接收前端单元在57~64 GHz频率范围内可实现360°相位可变 (精度为11.25°) , 并通过有源功率合成器进行功率合成。该单片系统功耗为1.8 W, 最大传输速率为4.54 Gb/s (单载波) 、5.25 Gb/s (OFDM) 。东京工业大学在2014年的固态电路会议上发表论文, 他们采用四片接收发射机单片芯片键合在一起 (如图5所示) , 可以实现最大数据速率10.56 Gbit/s (64QAM单通道) 、28.16 Gbit/s (16QAM四通道) , 这是目前相关文献报导里最高的数据传输速率[13]。

60 GHz无线通信的最终目标是研制高度集成、成本低廉、商用化的单片终端芯片。因此, 高集成商用单片化, 成为射频芯片组研发的终极目标。

2012年固态电路期刊上公布了东芝研发的一款全集成芯片组[14] (如图6所示) , 用于短距离/点对点无线通信。包括两个芯片, 含阵列天线的射频芯片 (RF IC) 和基带芯片 (BB IC) (含PHY/MAC层) 。芯片组可实现物理层数据2.62 Gb/s和MAC层吞吐量为2.07 Gb/s, 能耗为651 p J/bit。

松下在ISSCC 2013公布了可量产的毫米波通信用芯片组[15] (如图7所示) , 可实现超1 Gbit/s的数据传输。目标是用于智能手机等便携终端的超高速无线接口。芯片组基Wi Gig/IEEE802.11ad标准, 采用单载波调制, MAC控制电路嵌入基带IC。包括MAC控制电路在内的功耗在发送信号时为788 m W, 接收信号时为984 m W。芯片组评测结果:可实现最大传输速率1.8 Gbit/s (传输距离40 cm) 、15 Gbit/s (传输距离1 m) 。

2014年国际固态电路会议中, 东芝采用65 nm CMOS工艺研制了一款全集成的60 GHz收发芯片 (如图8所示) , 芯片中不仅集成了RF/PHY/MAC和PMU的电路, 包括射频收发系统、时钟频综系统、ADC/DAC电路和基带处理电路[16]。这是目前文献报导的集成度最高的60 GHz通信系统芯片。收发芯片相距4 cm时, 采用QPSK调制, 可实现通信吞吐量为2 Gbit/s的通信速率, 总功耗为1 268 m W。

(2) 产业界发展现状

目前国外企业正在努力推进60 GHz超宽带通信的无线收发芯片的研发, 在最近几年已经连续发布产品和系统解决方案。2010年5月, IBM和MTK (联发科) 在IEEE电子射频集成电路研讨会上展示了联合开发的60 GHz收发芯片[17], 芯片采用Si Ge Bi CMOS工艺, 可覆盖60 GHz的4个频段, 多层16位带宽的阵列天线集成在标准封装中。

Atheros在Computex 2011上展示的AR9004TB芯片组是全球第一款整合802.11n和802.11ad的芯片组, 传输速率 (60 GHz下) 为5 Gb/s。Wilocity Wi6120芯片提供60 GHz通讯功能, Atheros AR9462芯片提供2.4 GHz/5 GHz/蓝牙通讯功能。2014年1月Atheros和Wilocity推出业内第一款三频参考设计, 在一个模块上同时整合802.11ac和802.11ad无线功能。美国半导体公司Hittite2012年发布的HMC6000/6001芯片组, 采用Si Ge Bi CMOS工艺, 可应用于60 GHz室外点对点连接和室内消费类设备。

2014年2月矽映电子科技公司 (silicon image) 发布两款大吞吐量、低功耗、单芯片CMOS波束导向型60 GHz射频收发器 (Si I6340/Si I6342) , 将一个12信道射频收发器和所有必要的电路高度集成到单一芯片上, Si I6340将12根天线集成封装在一个芯片内, 缩小了尺寸, 扩大了波束导向角度。Si I6342将多条60 GHz射频信道连接到外置的12天线相控阵, 此相控阵可以直接绘在印刷电路板上以实现较高的天线增益, 扩大传输范围。

目前国内企业还未开发出与60 GHz宽带通信系统相关的收发芯片和解决方案。我国有多家科研院所和大学开始了毫米波技术的研究。其中, 清华大学针对60 GHz接收发射系统芯片进行了设计和流片, 基本可以满足60 GHz高速通信射频前端的要求。东南大学长期致力于毫米波硅基芯片的研究与开发, 在毫米波单片集成电路方面, 已完成60 GHz波段低噪声放大器、混频器、压控振荡器、倍频器以及分频器等设计与研制, 目前正开展单片收发信机前端的研发。

3.3 集成电路技术

60 GHz频段上主要有3类集成工艺: (1) 以Ga As和In P为代表的第3代和第4代半导体技术; (2) 以HBT和Bi CMOS为代表的Si Ge技术; (3) 以CMOS和BJT为代表的硅片技术。上述集成工艺的工作频率如图9所示, 易发现, 早期的硅片技术的工作频率最低, 小于10 GHz, 而第3、第4代半导体技术的工作频率最高, 而目前数字CMOS技术已经支持60 GHz。

Ga As技术能满足快速、高增益和低噪声等要求, 但价格昂贵。低成本小型化是集成电路技术主要考虑的发展目标。数字CMOS技术由于其相对成本, 高集成度, 代价小的解决方案已经基本上取代了Ga As基工艺以及其他半导体工艺, 在射频低频段中得到广泛应用。

3.4 天线技术

60 GHz毫米波信号的巨大损耗要求天线必须提供大带宽下的高增益和高效率。天线阵列波速赋形技术由于天线增益大、体积小和快速的电子可操纵性比较适用于60 GHz无线通信。目前实现阵列波速赋形技术存在很多技术难题, 比如:非视距的实时阻塞问题、高损耗的馈电网络、高集成平面化天线设计等。因此, 研究低成本、小型化、高增益、易集成易控的天线阵列, 成为60 GHz毫米波天线技术研究的主要内容。

4 结束语

60GHz 篇3

PPM是一种改变脉冲时间的调制方式。以BPPM为例，当调制数据为‘0’时，脉冲位置出现一个偏移；当调制数据为‘1’时，脉冲位置不变，脉冲间隔仍是脉冲周期。脉冲位置调制的波形为：

其中，n代表多用户系统中第n个用户；信号的幅度是a(n)，w(t)是持续时间为t的窄脉冲，θ表示的是由要传送的二进制符号dÂÂÁÁ控制的发射脉冲时延。

2 链路模型

链路预算用于确定发射机和接收机间能够成功运作的最远距离，在自由空间中链路预算模型如下：

路径损耗模型可表示为：

n是功率衰减指数，一般取值为2.2，λ是与中心频率fc相对应的波长。一个60GHz系统频率变化范围从59GHz到64 GHz，=fc61.5GHz，由此可得系统的发射功率限制为：

把热噪声作为主要干扰，接收机所需灵敏度为：

接收机灵敏度SR为接收机能够可靠检测的最小信号电平，N=kTWF,k是玻尔兹曼常数，T是室温（通常为290K）,NF为固有噪声电平，F为接收机的噪声系数，假设为0d B。

固有噪声电平为-76dBm，最小接受功率应大于或等于所需灵敏度。系统性能与最大通信距离之间的关系为：

3 信道容量

3.1 香农信道容量

假设信道是准静态、非选择性的高斯信道，香农公式：

其中w是系统带宽，SNR是信噪比。

信道容量与通信距离的关系可表示为：

3.2 基于MPPM无线通信系统的信道容量

信道容量是能够被信道可靠传输的最大信息量，表示为：

PPM信道容量等效于输入信号为等概率时的信道容量，即：

假定输入信号限定为M进制的正交星座信号，y=(yÂ,yÁ,....,yÁ)为接受向量，则信道容量公式为

v是y经任意可逆变换得到的一个随机向量。

计算M-PPM在标准AWGN信道下的容量：

定义传输函数X=Xj，接收向量y是条件独立的高斯随机变量，且：

根据（9）得到：

在（8）中使用（11），得到加性高斯白噪声信道下的正交信号的信道容量为：

4 MATLAB仿真

4.1 香农信道容量仿真

结果显示：一个60GHz无线通信系统，不同的功率衰减指数n的信道容量和通信距离关系。得出：随着通信距离的增加信道容量降低，相同的通信距离，功率衰减指数n越小信道容量越大。假设带宽为5GHz,n=2.2，通信距离1km时，可获得的最大信息传输率为25Mbps，保持信道容量不变，功率衰减指数n越小，可实现可靠通信的距离越远。

4.2 PPM调制下的信道容量分析

使用MATLAB仿真，得到：

一个5GHz带宽，MPPM调制下的60GHz无线通信系统：

2-PPM调制：SNR=5dB时数据率为3Gbps;SNR=15dB时数据率为5Gbps;

4-PPM调制：SNR=5dB时数据率为6Gbps;SNR=15dB时数据率为10Gbps;

8-PPM调制:SNR=5dB时数据率为7.5Gbps;SNR=15dB时数据率为15Gbps;

信道容量达到最大值后,信噪比SNR进一步增大,数据传输速率不会进一步提高。

随着SNR增加，不同进制的PPM调制数据传输速率整体呈现上升趋势，当SNR大于0dB时，调制数越大，数据传输率越高。高进制的PPM调制能显著提高系统数据传输速率。

一个5GHz带宽，采用MPPM调制下的60GHz无线通信系统而言：

2-PPM：通信距离D=50m，数据传输率为5Gbps，通信距离D=100m，数据率4Gbps;

4-PPM：通信距离D=50m，数据传输率为10Gbps,通信距离D=100m,数据率为8Gbps;

8-PPM:通信距离D=50m,数据传输率为15Gbps,通信距离D=100m,数据率为11.25Gbps;

通过比较得出：信道容量随通信距离的增加而降低，D相同时，M越高，数据传输速率越大。相同数据率（例如2.5Gbps）时，采用高进制的PPM能够提供可靠通信的距离更远。传输距离达到几十米时，信道容量发生锐减，通信距离进一步增加，信道容量呈下降趋势直至几乎为零，得出结论：60GHz无线通信系统适合短距离传输。

6结论

本文简要说明PPM调制原理，分析60GHz无线通信系统的链路模型，推导了香农信道容量和MPPM下的信道容量。分析仿真结果得出：60GHz无线通信系统适于短距离通信，高进制的PPM能显著提高系统数据传输速率，当数据率相同时，高进制的PPM能够提供的可靠通信距离更远。

摘要：本文主要研究60GHz无线通信系统在高斯信道下的香农信道容量及在脉冲位置调制(MPPM)下的信道容量。理论分析与推导得到香农信道容量与传输距离的关系函数,由MPPM调制原理及高斯信道的数学模型推导系统在MPPM调制下信道容量与信噪比、信道容量与通信距离间的函数关系,利用Matlab仿真,得到不同条件下的关系曲线。研究结果表明,60GHz无线通信系统在高斯信道下的信道容量是通信距离和信噪比的函数,该系统更适合于短距离无线通信。高进制的PPM调制能够显著的提高系统数据传输速率,当数据率相同时,高进制调制的PPM能够提供的可靠通信距离更远。

关键词：60GHz,信道容量,通信距离,信噪比

参考文献

[1]王静,杨旭,莫亭亭.60GHz无线通信研究现状和发展趋势.信息技术报.第32卷第3期.2008.3.

[2]S.Dolinar,1D.Divsalar,1J.Hamkins,1and F.Pollara1.Capacity of Pulse-Position Modulation (PPM) on Gaussian and Webb Channels,8-～11.

60GHz 篇4

60 GHz毫米波通信技术通过使用60 GHz附近的约7 GHz的带宽来实现其Gbit/s的传输速率。然而,在如此高频段进行高速传输,60 GHz毫米波技术面临许多技术上的挑战[3]。其中一个就是需要设计高速率、高精度的模数转换器(ADC)。传统的无线通信系统中一般使用8～12比特精度的ADC来采样接收信号来保证接收信号有足够的精度进行后续数字端的同步、均衡、解调等操作[4]。但对于60 GHz毫米波无线通信而言,这样高采样率、高精度的ADC不仅难于实现,而且功耗非常高。

针对高精度高采样率ADC难以实现的问题,已经有人从多方面进行了尝试。其中一种可行的方案是直接采用非常低精度的ADC进行采样[5,6],Madhow等人研究了在理想高斯白噪声信道下采用低精度ADC进行传输来逼近香农限,结果表明在低性噪比情况下低精度ADC带来的损失不大[6],不过直接降低ADC精度法现在还处在理论研究阶段,没有应用到实践。另外一种可行的思路是通过降低接收机对ADC的精度要求或采样率要求,以此来降低ADC的复杂度。时间交织ADC(TI-ADC,Time Interleaved ADC)就通过采用时间上并行的二个或多个高精度低采样率ADC来替代高精度高采样率ADC的作用[7]。这样使得每一个ADC的采样率降到了所需采样率的1/n,从而降低了ADC的设计复杂度。这种办法需要考虑多ADC同时工作时在时间、相位及增益同步方面引入的误差。和降低采样率要求类似,在文献[8]中,作者提出一种数模混合的方法来降低ADC的精度需求。不过作者并未提及数模混合方法的具体实现方式。

本文将探讨如何采用数模混合的接收方式来降低高速无线通信系统接受机端高采样率高精度ADC的设计复杂度。文章提出一种数模混合处理的均衡器结构,使得采用低精度ADC的情况下接收机仍然能很好的抵抗频率选择性信道带来的码间干扰问题,从而保证系统的误码率。在这种结构中,接收端模拟信号的动态范围在经接收机ADC采样前就先得到了降低,因此降低了所需ADC的精度。

1 系统模型

1.1 系统模型

图1是一个简单的基带数字收发平台。发送端的数据经过调制后被送入添加了频率选择性衰落和高斯白噪声的信道。码间干扰(ISI,Inter-Symbol-Interference)在这里被引入。在接收端,信号首先经过ADC被采样成数字信号,继而被送入判决反馈均衡器(DFE,Decision-Fee dBack-Equalizer)来消除之前引入的码间干扰。为了能取得良好的均衡效果,ADC的精度通常要求比较高,本文的目的就是探讨如何在保证均衡效果的情况下降低ADC精度。

1.2 混合均衡器结构

在现有的数字接收机中,信号完全在数字域进行处理。模拟信号由射频端接收,经过混频器下变频到中频或基带后直接送入ADC进行采样,然后在数字域进行后续的均衡、同步、频率和相位纠正等。对于全数字域处理的判决反馈均衡器,其结构如图2所示。

图2结构的优点在于前馈滤波器和反馈滤波器都在数字域实现,实现难度低,能够采用灵活的算法进行运算。缺点在于ADC采样时模拟信号的动态范围很大,为了达到良好的均衡效果,ADC的精度要求比较高。

本文对图2的滤波器结构进行改进,将“计算”部分放到数字域处理,而将“补偿”部分放到模拟域。对于图2所示的判决反馈均衡器而言,“计算”部分就是误差的计算和前馈滤波器、反馈滤波器系数的更新,“补偿”部分则是图中加法器所起到的作用。将“补偿”的部分提前到ADC之前,可以得到如图3所示的混合处理结构。

图3中,将加法器及判决反馈均衡器的前馈端放到了模拟域端,反馈滤波器和所有的计算部分都放在数字域端。信号在进入ADC采样前就经过了补偿,降低了信号的动态范围,能够减少对ADC采样精度的要求。但这种结构存在2个很重要的问题,第一是需要在模拟端实现前向滤波器,而模拟滤波器实现起来非常困难;第二是增加了一系列高采样率高精度的ADC开销,除了将需要补偿的值通过ADC转到模拟域进行相加以外,还需要把模拟滤波器系数的变化量转到模拟域去修改模拟前馈滤波器的系数。因此,图3所示的结构不但增加了设计复杂度,也增加了整个均衡器模块的功耗。

由于高速无线通信通常都选在高频段尽行通信,比如60 GHz毫米波通信系统工作在60 GHz附近。在高频段,反射对信号衰减非常大,因此主径来源于视距传输,其它路径均延时于主径之后,这个特性有助于对图3中所示结构进行简化。在判决反馈均衡器中,前馈滤波器的作用可以看作是将超前于主径的分量全部延迟到主径之后,反馈滤波器的作用则是消除延迟于主径的各路径的影响。因此对于毫米波信道而言,判决反馈滤波器结构中的前馈滤波器对均衡器效果产生的作用不大,故而可以将其去除,简化设计复杂度,同时也降低功耗。经过简化的数模混合的判决反馈滤波器如图3—图4所示。

分析图4所示结构所能带来的优化效果。经过拆分,模拟信号在经ADC采样前得到了补偿,动态范围变小,对ADC采样精度的要求变低,简化了ADC的设计复杂度也降低了ADC的功耗。相较于全数字的均衡器,图4中增加了一个高采样率高精度的ADC,高采样率ADC的设计复杂度不高,但功耗确是要纳入考虑的。因此图3—图4的结构总体而言在降低ADC设计复杂度方面的作用大些,降低功耗方面作用有待评估。

2 基于LMS算法的数模混合均衡器的结构

选用自适应的方式来进行数模混合滤波器的设计。LMS算法的算法复杂度低,同时也能取得不错的均衡效果,因此本文采用LMS算法设计数模混合均衡器。接下来首先利用LMS算法来推导图5所示的均衡器当中滤波器系数更新的算法。

图5从信号流的角度给出了图4所示滤波器各部分信号的表示。这里通过计算滤波后信号和判决之后的信号的差,不断对滤波器系数进行修正使得差值最小,从而达到均衡的目的。这里采用最小均方误差(MSE, Mean Square Error)准则来对滤波器系数进行迭代更新,即滤波器系数组{Ck}迭代更新的目标是使得下面变量εk的最小均方误差最小。

εk=dk-yk (1)

式(1)中,dk表示在第kth时刻所判决出的信息比特。(如果是信息之前的训练序列则dk代表第kth时刻训练序列的值)。εk=dk-yk代表当前时刻接收信号相对于信息比特的估算误差。接下来使用一种迭代的LMS算法来计算{Ck}[9]。推导过程如下:

首先,定义:

Ck=[c0(k),c1(k),...,cN-1(k)] (2)

Dk=[dk-1,dk-2,...,dk-N] (3)

其中,N代表反馈滤波器的级数。由以上两式,误差信号可以表示为:

undefined (4)

对于式(4),计算其梯度,得到:

∇Ck{ |εk|2}=∇Ck{ εkε*k}= 2εk∇Ck(ε*k) (5)

和

undefined (6)

为了使得最小均方误差最小,必须使得{Ck}的变化是朝着梯度ᐁCkE{|εk|2}的反方向,因此{Ck}的迭代公式为:

undefined

式(7)中μ为迭代步长。

根据公式(7),可以得出数模混合的均衡器的具体结构,如图6所示。图6中,经过多径干扰的信号S(t)在送入均衡器模块后,首先和均衡器给出的反馈信号C(t)做一次运算,消除估算出来的多径干扰分量。然后经ADC采样得到离散的量化的数字信号Y(n),Y(n)送入判决器得到经过判决后的接收信号d(n),d(n)和Y(n)作差得到判决的误差ε(n),再乘上迭代步长后送入反馈滤波器中对系数进行更新。同时,反馈滤波器组计算出新的补偿值C(n),送入ADC中转换为模拟值C(t)后对接收信号进行补偿。

3 均衡器性能仿真

在推导出数模混合均衡器结构之后,这一部分主要比较全数字均衡方式和数模混合均衡方式在同样的信道下采用同样级数的反馈滤波器所达到的均衡效果。包括:ADC采样前接收信号的动态范围(即图7中A点信号的动态范围)和特定ADC精度下的均衡效果。

首先来观察图7中所示A点的接收信号图,图8中分别给出了一组(600个点)比特信噪比ebn0=8时全数字均衡情况下ADC精度为5比特和数模混合均衡情况下ADC精度为5比特、3比特的A点接收信号图,其中,8(a)所示为数模混合均衡情况下ebn0=8,接收机ADC比特为5时ADC采样前信号的分布;8(b)对应为相同信噪比和接收机ADC精度下全数字均衡情况下ADC采样前的信号分布;8(c)为数模混合情况下ebn0=8,接收机ADC比特为3时ADC采样前的信号分布。

从图8(a)和(b)的比照可以看出,在同样的信道干扰条件下,数模混合方式的均衡器因为其在模拟端对信号进行了修订,ADC采样前信道的动态范围相比较于模拟端未做任何处理的全数字接收方式降低了近40%,因此用相同精度的ADC进行采样时数模混合方式无疑会采样更精确。从图8(b)和(c)的比较看出,数模混合均衡结构下,当ADC精度降低时,仍然可以获得比全数字均衡下更低的接收信号动态范围,低ADC精度的数模混合ADC对信号的采样精度和高ADC精度的数模混合ADC采样精度差别不大。

ADC接收信号的动态范围降低意味着同样比特数的ADC,其采样精度会比动态范围没有降低时增加,因此理论上分析来讲,在接收机使用ADC相同比特数时,用数模混合均衡器处理时的均衡效果比起全数字方式处理时的均衡效果要好,接下来给出在多种ADC精度情况下全数字接收和数模混合接收的误码率曲线,即Eb/N0-BER曲线,如图9所示。

图9给出了QPSK调制下,全数字均衡方式和数模混合的均衡方式结果的对比图。图9中给出了9种不同情况下的仿真曲线,其中,黑色实线代表未经过ADC量化的均衡器均衡结果,在这里可以看作是判决反馈均衡器的均衡效果上限。除了黑色之外,其余实线均表示混合处理方式下的误码率曲线,蓝色、绿色、红色和灰色分别代表ADC精度为4比特、5比特、6比特和7比特的情形,与之对应的全数字接收方式的误码率曲线均用对应颜色的虚线标出。每次仿真前会有200个符号长度的训练序列来对滤波器系数进行初始化设置。LMS算法中的迭代步长随着滤波器系数逐渐收敛到最优值从μ = 0.02慢慢递减到μ = 0.001。从图中可以看到,在混合均衡方式下一个4比特的ADC所达到的均衡效果介于全数字均衡方式下ADC精度为5比特和6比特的效果,两者在误码率为10-3时ebn0只差1 dB;同样,在混合均衡方式下一个5比特的ADC所达到的均衡效果介于全数字均衡方式下ADC精度为6比特和7比特的效果,在ebn0比较小的情况下几乎与全数字均衡方式下7比特的ADC相仿。因此,通过使用混合信号均衡器结构,QPSK基带传输接收机在仿真所用的信道下对接收端ADC精度的要求降低了2比特左右。

对于BPSK的调制方式和16QAM的调制方式,也有类似结果。

4 数模混合均衡器结构的优化

通过第三部分提出的数模混合均衡器结构(图6),可以发现在数字域到模拟域的转换当中,均衡器引入了一个DAC,这个DAC负责将数字域计算出的补偿值反馈到模拟域去进行修订,为了能获得良好的均衡效果,用于反馈补偿的DAC也要具有足够的精度,表1给出了第四部分QPSK不同ADC精度下的BER-Eb/N0曲线仿真时(见图9)对应DAC的取值。

从表1中可以看到,为了保证良好的均衡效果,DAC精度比均衡器结构中ADC的精度还要高。由于数模混合接收机结构所能带来的ADC精度要求的降低约2比特,因此如果需要用一个有着5比特精度ADC数模混合均衡器结构的接收机来取代一个7比特ADC的全数字均衡器结构的接收机,就需要另外使用一个6比特的DAC。在设计复杂度方面,DAC比ADC简单很多,因此总体而言,用数模混合均衡器结构进行替换后接收机的设计复杂度还是有所降低,但引入的ADC会带来额外的功率消耗,因此需要进一步探求数模混合均衡器的结构,使得该结构在降低设计复杂度时引入的额外功耗下降。

通过对数模混合均衡器的结果进行进一步分析,反馈信号在数模混合均衡器中主要起两种作用:(1)降低接收机ADC采样前模拟信号的动态范围;(2)补偿多径信道对信号造成的干扰。其中,对于第一点,只需要知道当前反馈信号的大概值,就能对模拟信号的动态范围进行降低。对于第二点,需要知道当前反馈信号的精确值,只有知道了精确值才能准确的将多径信道带来的影响从接收信号中消除。从一个固定字长的数据来看,其值的范围主要由符号位和高比特位来决定,其准确度则是由低比特位来决定。既然降低接收信号的动态范围只需要知道补偿信号的大致值,可以尝试将补偿信号分为两部分——代表信号大致范围的高比特位和代表信号精确程度的低比特位,将高比特位反馈到模拟端进行补偿,达到降低ADC采样信号的动态范围,同时初步补偿信号所受到的多径干扰。余下的低比特位直接在数字端对采样后的信号进行补偿,来弥补高位信息补偿精度不够的问题。这样,反馈DAC仅仅需要将少量的数字信号转为模拟信号,大大降低了DAC的精度。

依据上面的分析和考虑,本章对第三部分中图6的结构进行进一步优化,提出一种改进的混合信号均衡器。即将反馈信号拆成两部分,高位部分(通常包含高位的1～2比特,外加符号位)送入DAC转换成模拟信号后在模拟域对接收信号进行补偿,降低接收信号的动态范围;低位部分(余下所有位)在数字域直接补偿。这样,既降低了接收信号的动态范围,又降低了反馈DAC精度的要求,同时所有反馈信息均对接收信号进行了补偿,得到了不错的均衡效果。改进的混合信号均衡器如图10所示。

表2比较了不同ADC精度情况下DAC需要的比特数目。在对数模混合均衡器结构进行修订后,同样对其误码率性能进行了仿真,并同修订之前的误码率性能进行了比较,如图11所示。

5 结论

本文提出了一种能够应用于60 GHz毫米波高速通信系统接收机的数模混合的均衡器结构,该结构在数字域进行多径干扰的估计和计算,并将计算结果返回至模拟域进行补偿。分析结果表明,通过使用数模混合均衡器,接收机对ADC精度的需求降低。在同等情况下,相比较于传统的全数字的均衡器,数模混合均衡器能够在不改变均衡效果的前提下将ADC的精度降低约2个比特。从而降低了高速通信系统中接收机ADC的设计复杂度和功耗。

参考文献

[1] Singh H, Jisung O, Kweon C, et al. A 60 GHz wireless network for enabling uncompressed video communication. IEEE Communication Magazine, 2008; 12(46): 71—78

[2] Yong S K, Chong C C. An overview of multi-gigabit wireless through millimeter wave technology: potentials and technical challenges. EURASIP Journal on Wireless Communications and Networking, 2007;1: 1—10

[3] Singh J, Ponnuru S, Madhow U. Multi-Gigabit communication: the ADC bottleneck. IEEE International Conference on Ultra-Wideband, 2009: 22—27

[4] Walden R. Analog-to-digital converter survey and analysis. IEEE Journal.Select.Areas Comm, 1999;4(17): 539—550

[5] Sandeep P, Singh J, Madhow U. Signal processing for multi Gigabit communication. Information Theory and Applications Workshop, 2009: 201—205

[6] Singh J, Dabeer O, Madhow U. On the limits of communication with low-precision analog-to-digital conversion at the receiver. IEEE Transaction on Communications, 2009; 12(57): 3629—3639

[7] Sandeep P,Madhow U,Seo Munkyo,et al.Joint channel and mis-match correction for OFDM reception with time-interleaved ADCs:to-wards mostly digital multiGigabit transceiver architectures.Proc IEEEGLOBECOM,2008:1—5

[8] Sobel D A, Brodersen R W. A 1 Gb/s mixed-signal baseband analog front-End for a 60 GHz wireless receiver. IEEE Journal of Solid-State Circuits, 2009; 4(44):1281—1289