总线数据

2024-07-12

总线数据(共10篇)

总线数据 篇1

伴随着电子信息技术的迅猛发展, 航电系统 (Avionics Systems) 在航空器中的重要性日益凸显, 已经成为衡量其先进程度的最重要的标准之一。航电系统的发展依赖于各方面技术的突破和实现, 航空专用数据总线 (Aerospace-specific Data Bus) 技术正是其关键技术之一。航空专用数据总线技术与航电系统结构的发展相辅相成, 一项新的总线技术的发展催生了新一代航电系统结构的出现, 一种航电系统结构的提出也会促使新一代总线技术的产生。而本文则从航电系统结构的演变入手, 进而展开对传统总线和新一代总线多项技术的分析研究。

1 航电系统结构的演变

1.1 分布式模拟结构 (Distributed Analogue Architecture)

这类上世纪五六十年代出现的系统未采用数据总线, 各主要单元通过配线相互连接, 如图1 (a) 所示, 这就使得飞行器需要非常庞杂的配线。而模拟系统的设备大都比较笨重, 且较容易出现偏离和漂移现象, 在高低温时就更为明显。所以随着数字技术的发展和应用, 这种结构逐渐退出了历史舞台。

1.2 分布式数字结构 (Distributed Digital Architecture)

上世纪七十年代, 随着数字处理设备的逐渐成熟, 速度快、精度高、无漂移和偏离问题的数字结构应运而生。在这个阶段, 如图1 (b) 所示, 数据总线得到了应用, 例如民用标准ARINC429 (110kbit/s) 、英军标准串行总线Tornado (64kbit/s) 。数据总线的应用明显改善了各单元间的数据传输, 推动了系统设备统一化, 但在该阶段的设备仍只注重其功能, 维修性、扩展性较差。

1.3 联合式数字结构 (Federated Digital Architecture)

各个功能单元相互独立, 各单元之间通过军标数据总线连接, 如图1 (c) 所示, 这就是联合式数字结构的主要特点。这种结构的出现是与上世纪八十年代军标1553B数据总线得到广泛应用密不可分的。1553B数据总线在传输速率较之以前的数据总线提高了一个数量级的同时, 也使得系统结构的可靠性得到明显提升, 从而成为真正意义上的航空专用数据总线。但随着数据处理与通信的需求日趋提升, 这种结构的设备兼容性不高、系统开放性偏低、数据带宽有限等弊端也日渐显现, 制约了航电系统整体性能的提升。

1.4 综合模块化结构 (Integrated Modular Architecture)

上世纪九十年代以来, 商业现货组件 (Commercial-off-theshelf, COTS) 的理念催生了综合模块化航电 (IMA) 结构的产生, 这是一种由商业成熟的标准化功能单元构成的系统结构, 这些功能单元同时运行在一个共享的计算平台上[1], 如图1 (d) 所示。这种开放式标准化的结构大大提升了航电系统的可重用性、可移植性, 一定程度上满足了系统高性能、功能复杂性的要求。

2 传统航空专用数据总线

2.1 MIL_STD_1553B/1773总线

MIL_STD_1553B总线由美国自动化工程师协会于1978年发布, 全称为飞行器内部时分命令/响应式多路数据总线, 我国与之对应的标准是GJB289A-97。该总线采用冗余的总线型拓扑结构, 传输数据率可达1Mb/s。其主要功能是为所有连接到总线上的航电系统提供综合化、集中式的系统控制和标准化接口。该总线技术首先运用于美国空军F-16战斗机, 在过去的30多年中, 被成功地应用于多种战机以及导弹控制、舰船控制等领域[2]。

由于MIL_STD_1553B总线使用窄带宽的屏蔽双绞线, 难以在电磁干扰环境下提供高性能和高可靠性的高速数据传输, 1988年, 美国国防部发布了MIL_STD_1773, 利用光纤传输介质来取代屏蔽双绞线以及电缆, 其他的高层协议与MIL_STD_1553B相同。目前, MI L_S TD_177 3已发展到了双速率、高速度的阶段, 其中, 波音 (Boeing) 公司研制了基于MIL_STD_1773标准的双速率的收发器 (具有1 M b/s和2 0 M b/s两种速率) , 其中1 M b/s主要用于MIL_STD_1553B总线, 而20Mb/s主要用于高速数据传输。

1553B总线作为第一代军用数据总线技术, 在上世纪七八十年代日渐成熟并得到广泛的应用。然而, 随着对数据传输 (视频、音频、分布式数据) 应用的需求日益增加, 其有限的带宽 (1Mb/s) 已逐渐无法完全满足现代系统对数据传输的需要, 且集中的总线控制器给系统带来潜在的单点故障这一致命威胁, 被新架构的数据总线取代已是大势所趋。

2.2 ARINC429/ARINC629

ARINC429总线协议由美国航空电子工程委员会于1977年发布, 全称是数字式信息传输系统 (Digital Information Transfer System, DITS) , 我国与之对应的标准是HB6096-SZ-01。协议标准规定了航电设备及有关系统间的数字信息传输要求, 发送设备与接收设备采用屏蔽双绞线传输信息, 传输方式为单向广播式, 调制方式采用双极性归零制三态码, 传输数据率可达100Kb/s。ARINC429广泛应用在民航客机中, 如B-737, A310等, 俄制军用飞机也选用了类似的技术[3]。

作为传统航空专用数据总线, ARINC429总线有明显的不足。未采用总线控制器, 而采取了1个信息源使用1条429总线的单向广播式, 这在航电设备激增的情形下是难以想象的。加之ARINC429总线带宽非常有限, 接口也不支持新型微处理机, 因而导致数据传输延迟较明显, 难以满足现代航电系统的需求。其后, 波音公司在此基础上形成的总线数字式自主终端存取通信 (Digital Autonomo us Ter min al Access Communi cat ion s, DATAC) 方式, 即ARINC629总线, 也因先天不足, 仅在波音-777得到了应用。

2.3 STANAG3910

在20世纪90年代初, 北大西洋公约组织 (NATO:North Atlantic Treaty Organization) 在研制欧洲新一代战机时, 由于需要将军标1553B的数据传输速率提高到1Mbit/s以上, 提出了一种新的数据总线欧洲标准STANAG3910。STANAG3910也是一种指令/响应协议, 采用双速率传输总线结构, 高速光纤数据终端的传输速率可达20 Mbit/s, 并通过星形耦合器 (star coupler) 相连;通过军标1553B采用电子链接对其实施控制[4]。STANAG3910的提出是对MIL_STD_1553B系统的平滑的、有效的升级改进, 以提供高传输速率来满足发展需要, 并成功应用于在欧洲战斗机 (EFA) 和RAFALE战斗机。

3 新一代航空专用数据总线

3.1 FC

光纤通道 (Fibre Channel, FC) 技术是美国国家标准学会 (American National Standards Institute, ANSI) 于1998年开始制定的数据通信标准, 是将计算机通道技术和网络技术有机结合起来, 具有全新概念的通信机制[5]。以COTS为基础, 支持I/O通道所要求的带宽、可靠性以及网络技术的灵活性、连接能力和距离, 使得在同一物理接口之上运行当今流行的通道标准和网络协议成为可能, 现已成为一种高速传输数据、音频和视频信号的ANSI串行通信标准。

FC具有以下三个基本特点:

(1) 远距离高带宽传输。串行传输速率为133Mb/s~1.0625Gb/s, 数据吞吐量大, 适用于不同模块间大规模应用数据交换;以光纤、铜缆或屏蔽双绞线为传输介质, 介质最大传输速率可达10Gb/s, 最大传输距离达10km。

(2) 高可靠性与实时性。多种错误处理策略、32位循环冗余校验码 (Cyclic Redundancy Check, CRC) 以及利用优先级管理保证高可靠性;端到端传输延迟量小于10s, 支持非应答方式与传感器数据传输, 满足实时性要求。

(3) 可扩展性良好。开放式国际标准, 灵活的拓扑结构, 既可确保不同生产厂商的产品能够互相协作使用, 又能方便地增加和减少节点以满足不同应用的需求, 可有效地减少物理器件与附加设备的种类并降低经济成本。

面向不同的应用, 出现了一系列的适用于航电系统的总线协议, 如FC-AE、FC-AV、FC-RDMA等。特别是对正在更新换代的M I L-S TD1 5 5 3总线进行兼容, 增加了F C总线的通用性, 即F C-AE-1553。在军用领域, 已将多种航电网络协议映射到FC通道上, 已在航天、航空和航海工程中得到开发与应用, 并逐渐替代已被广泛使用30年的MIL-STD-1553标准。

3.2 AFDX

AFDX (Avionics Full Duplex Switched Ethernet) 是空客公司在商用交换以太网的基础上建立起来的。空客公司根据航空电子的需求, 基于ARINC429和MIL-STD-1553B, 在实时性、可靠性等方面进行了改进, 从而形成了旨在航空子系统之间数据交换而定义的一种电子特殊协议标准 (IEEE 802.3和ARINC664 Part7) [6]。在大中型运输机的航电网络的应用中, AFDX表现出很强的适应性。

AFDX网络为星型拓扑, 主要由端系统 (end-system) 、AFDX交换机 (switch) 以及传输链路 (link) 组成, 每台交换机大约能连接20个端系统, 形成接入交换网络;AFDX交换机之间通过背板总线连接, 形成骨干交换网络。

AFDX系统具有以下特点:

(1) 开放式系统结构。基于AFDX网络构建的航电系统符合国际标准化组织定义的开放式系统互连参考模型 (Open System Interconnect, OSI) , 对接口、服务和支持形式等均采用定义充分、使用广泛、公众支持的非专利规范。

(2) 分区技术和资源共享。AFDX采用与ARINC653相同的分区技术, 对运行在核心模块上的多个应用软件按功能划分为多个分区, 一个分区由一个或多个并发执行的进程组成, 分区内所有进程共享分区所占有的系统资源。AFDX采用交换机技术, 各个单元通过交换机进行数据交换。

(3) 高确定性和可靠性。AFDX网络提供的服务是有保障的服务 (Guaranteed Service) , 这主要体现在确定性和可靠性。AFDX的确定性主要表现在网络的最大传输延迟控制上, AFDX虚拟链路都有带宽分配间隔和最大的帧尺寸, 传输过程中引起的抖动有一定的范围限制, 是可控的[7]。在这种机制保障下, AFDX帧可按一定的顺序、无碰撞地进行传输, 交换机端口与主机的连接关系是确定的, 主机名与IP地址的对应关系是确定的, IP地址与MAC地址的对应关系是确定的, 端口的功能是确定的, 数据的含义是确定的, 报文的传递路径是确定的, 等等。AFDX网络引人了余度的概念, 帧可以同时在两条独立的路径上传输, 接收端系统只接收先到达的有效帧, 这就显著提升了系统的可靠性。

AFDX总线已经在欧洲空客A380和A400M中得到了应用, 多家国外公司如Rockwell-Collins和Condor等分别推出了AFDX的收发模块。而在国内, 基于AFDX的军机航电系统也正在进行研发测试当中。

3.3 TTE

时间触发以太网 (TTE, Time-Triggered-Ethernet) , 即以时间触发代替事件触发, 将通信任务通过合理的调度定时触发发送, 被称为时间触发流量。时间触发概念的提出, 其目的是在于通过全局的时钟精确同步, 可有效避免数据帧争用物理链路, 保证了通信延迟和时间偏移的确定性。时间触发与事件触发相比在系统确定性、资源损耗、可靠性、实时性上有很大优势。

TTE网络是在标准IEEE 802.3以太网上实现的时间触发网络协议, 作为完全分布的、严格确定性的安全关键性计算及联网平台, 走过了25年的开发历程, 目前支持100Mb/s和1000Mb/s速率, 10000Mb/s速率的TTE网络也在开发过程中[8]。

TTE总线技术兼容了时间触发协议和以太网技术的优势, 能够在同一个网络平台上兼容普通网络数据流、AFDX数据流和TTE网络数据流[9], 具备更高的安全性和强有力的容错机制, 拥有非常广阔的应用前景, 有望作为AFDX互连的子集, 在大中型飞机的综合化互联中扮演重要角色。

4 结语

一种航空专用数据总线的应用取决于该总线标准是否满足系统通信速率、可靠性、抗干扰、兼容性、可扩展等方面的要求。通过以上对多项航空专用数据总线技术的研究分析, 可以归纳出如图2所示的发展脉络。传统航空专用数据总线已越来越不能满足发展的要求, 而新一代航空专用数据总线优势明显, 极具成长性。基于新一代航空专用数据总线的系统在国外已得到一定程度的应用, 国内也应大力开展相关研究, 提升我国航电系统的综合一体化水平。

参考文献

[1]朱闻渊, 尹家伟, 蒋祺明.新型航空电子系统总线互连技术发展综述[J].计算机工程[增刊], 2011, 37 (12) :398-402.

[2]SAE.MIL-STD-1553B.Digital time division command/re-sponse multiplex data bus notice 2[S].USA:SAE, 1993.

[3]胡辛, 李红军, 曹闹昌, 向新.航空电子数据总线技术研究[J].现代电子技术, 2010, 33 (14) :96-98.

[4]马贵斌, 周国奇, 田珂.军用数据总线技术发展综述[J].电光与控制, 2010, 17 (6) :48-53.

[5]周强, 熊华钢.新一代民机航空电子互连技术发展[J].电光与控制, 2009, 16 (4) :1-6.

[6]赵永库, 李贞, 唐来胜.AFDX网络协议研究[J].计算机测量与控制, 2012, 20 (1) :8-10, 30.

[7]钟杰, 何民, 王怀胜, 郑力.AFDX构架及协议分析[J].电讯技术, 2010, 50 (1) :65-71.

[8]TTA-Group.TTEthernet Specification[Z].2008.

[9]刘晚春, 李峭, 何锋, 熊华钢.时间触发以太网同步及调度机制的研究[J].航空计算技术, 2011, 41 (4) :122-127.

总线数据 篇2

1553B以其高可靠性、易维修性、良好的操作方便性等优点成为目前应用最为广泛的数据总线,但随着军用通讯系统的数据传输量的`日益增长,这种数据总线的传输能力已经不能完全满足现代军用系统的需要.扩展数据总线的传输量、提高总线的传输速率将成为今后一段时期军用数据总线开发的主流.介绍、比较和分析了国内外现阶段应用的几种军用数据总线的构架及其优缺点.

作 者:马贵斌 周国奇 田珂 MA Guibin ZHOU Guoqi TIAN Ke 作者单位:马贵斌,MA Guibin(空军驻洛阳地区军代表室,河南,洛阳,471003)

周国奇,田珂,ZHOU Guoqi,TIAN Ke(中航光电科技股份有限公司,河南,洛阳,471003)

总线数据 篇3

关键词:LIN;PSoC;WieflessUSB

引言

LIN是一种低成本的串行通讯网络,用于实现汽车中的分布式电子系统控制。LIN的目标是为现有汽车网络(例如CAN总线)提供辅助功能。在不需要CAN总线的带宽和多功能的场合,比如智能传感器和制动装置之间的通讯,使用LIN总线可大大节省成本。

目前,低成本的局部互联网络LIN在汽车电子和工业控制中的应用越来越广泛,而基于LIN总线的协议分析和调试测试工具少且昂贵。大部分LIN总线开发工具存在一些问题:(1)调试LIN总线通常做法是通过网关将LIN帧转换成CAN帧,再用基于CAN的测试工具间接调试LIN,当网关出现问题时这种方式就行不通;(2)和PC连接时采用串口或USB接口等有线的连接方式,在特定环境无法引线的情况下无法进行现场开发调试。

SoC(System on a Chip片上系统)技术是将微控制器或DSP核、存储器、逻辑电路、I/O接口及其他功能模块综合在一颗芯片上的系统解决方案。由于处理器和存储器的可编程能力,使得这种以CPU为核心的解决方案具有很强的灵活性和可修改能力。赛普拉斯(cy—press)公司开发的PSoC是目前最具灵活性的基于微控制器的片上系统解决方案,它模块化的片内数字和模拟电路不仅具有很高的可编程性,而且还可以实现动态重新配置,即在运行时根据系统不同时刻的需求,通过编程动态地改变存储在片内闪速存储器中设定的参数.重新定义系统所需要功能模块的种类和数量,动态地完成芯片资源的重新分配,实现新的外围元器件的功能。采用PSoC可以迅速缩短设计周期,降低设计风险,保证系统资源的最大化、最合理化和最经济化应用,在无线、手持式设备、数据通信和工业系统设计等领域PSoC都有着广泛的应用。

WirelessUSB是Cypress公司专门针对短距离点到点或多点到点的无线连接而设计的一种低延迟、干扰免疫、低成本和低功耗的短距离无线网络,适合无线电脑外设和无线传感器网络应用。WirelessUSB的协议是轻量级的,可以在只带256字节RAM和8K字节ROM的8位微控制器中实现。WirelessUSB使用频分多址(FDMA)和码分多址(CDMA),可有效避开其它无线网络的干扰,能够与蓝牙、Wi-Fi等无线网络共存,在面向2.4GHz无线系统的同类产品中提供最佳的抗干扰性能。传输距离从10米(最高1Mbps)到50米(最高62.5Kbps),使用既有的USB架构,因此无须特别的驱动软件。

为弥补LIN网络开发工具的不足,本文提出的方案一基于PSOC的无线LIN总线分析仪,通过无线连接能并行调试多个LIN总线,在有效降低开发成本和提高开发效率的同时提供更好的扩展性和灵活性。

LIN总线分析仪硬件介绍

LIN总线数据分析系统由主机桥接器(1个)和总线监控终端(多个)两部分组成。总线监控终端采集LIN总线上的数据,通过无线网络发送给主机桥接器;主机桥接器从无线网络上接收LIN总线监控数据,通过USB接口发送到PC,由PC监控软件对数据做进一步处理。系统可以实现数据监听、错误检测、主机仿真、从机仿真等功能。

系统的硬件由主机桥接器(通过USB接口连接PC)和LIN总线监控终端(连接LIN总线)组成,LIN总线监控终端选用MCU+RF的构架,包括PSoC控制器、射频收发器、LIN收发器和电源管理等。

主机桥接器采用PRoC架构,在单芯片内集成了线性稳压器、enCoRe-U微控制器、USB设备和射频收发器,仅需极少的外部元件。

系统在选择控制器时考虑到功能的扩展,选用了功能强大的CY8C29466,它集成了性能为4M1PS的8位M8C处理器、32K的Flash、2K的SRAM,还集成了24/48MHz晶振、32KHz晶振,以及16个可编程的功能强大的数字用户模块、12个模拟用户模块和可编程的内部互联,可非常方便地选用多达100种的外设和设置连接方式,将PCB上大部分的元件和走线移到芯片内部,而且可动态重配置,开发非常灵活。

系统中的射频芯片选择CYRF6936,它属于WirelessUSB LP系列,是Cypress的第二代射频片上系统(Soc),兼容第一代的CYWUSB69XX器件。CYRF6936增加了一系列增强的特性,包括更广的操作电压范围(1.8~3.6V)、更小的工作电流、更高的数据率(最大速率为1Mbps)、更短的晶振起振时间、同步稳定时间和链路切换时间。CYRF6936可用于无线鼠标键盘、无线操纵杆、远程无线传感和控制、无线耳机、家庭自动化和自动化仪表等。

主机桥接器(Bridge)选用Cypress的PRoC(Programmable Radio On Chip)LP(Low Power)芯片CYRF69213。PRoC LP器件在一个芯片里集成了微控制器和射频收发器,是同样封装提供双重功能的单芯片解决方案,它主要集成了性能为4MIPS的8位M8C处理器、USB2.0低速接口、2.4GHz射频收发器,内部还集成了3.3V电压调节器和USB上拉电阻等,大大减少外部元件,缩小电路板面积,有效降低成本。CYRF69.213的主要用于无线网络的桥接器,将无线网络的数据通过USB接口发往PC机,同时将PC机的控制命令发给无线设备。

局部互联网络(LIN)是车身网络的最低层级的网络,它提供了传感器和执行器之间的低成本通信。本论文采用LIN总线驱动器MC33661符合LIN 2.0规范,很好地解决了以前的驱动器MC33399模式过于单一、无法调节翻转频率导致器件功耗较大、驱动功率不够等问题。

考虑到系统的外部电源、MCU和无线射频模块的工作电源、MCU的工作电流,电源模块选用带关断功能的低压差线性稳压器LT1121-5(5V稳压)和高效率的线性电压调节器AMS1117~3.3(3.3V稳压)。

LIN总线分析仪软件介绍

本系统的软件设计方案围绕着数据的提取、传输和处理。从数据流向上看,数据经过四个阶段的处理,分剐是LIN总线协议处理(

从总线上提取数据帧)、WirelessUSB协议处理、USB协议处理和PC监控软件的处理(显示监控数据和总线信息)。本系统软件可分成三大部分:总线监控终端、主机桥接器和PC,其中总线监控终端包括LIN协议处理和WirelessUSB协议处理,主机桥接器包括WirelessUSB协议处理和USB协议处理,PC包括USB协议处理和监控软件处理。

软件需要处理的任务

总线监控终端软件设计

LIN总线监控任务:该任务时刻监控LIN总线的活动,当有数据帧到达时,将接收到的数据帧放入无线发送缓冲区,同时还需处理冲突和数据出错。

WirelessUSB从机传输任务:该任务监控数据帧传送到主机桥接器,同时接收主机的配置信息,传递给LIN监控任务。

主机桥接器软件设计

主机USB设备监听任务:主要处理和USB主机的交互,时刻监听USB主机的请求事务。

WirelessUSB主机传输任务:主要功能是接收监控数据帧,传送给USB监听任务,同时将主机的配置信息传送给总线监控终端。

PC机监控软件设计:

主机USB传输任务:该任务主要处理主机与USB设备的交换,定时发送事务轮询USB设备。

主机输入输出处理任务:该任务主要处理USB数据与用户的交互。

LIN2.1协议各层的实现任务

LIN总线具有规范的分层结构,它定义了物理层、数据链路层和传输层的协议规范。物理层定义了LIN总线传输媒介的物理特性、总线驱动和接收特性、位速率误差和位定时和同步等。数据链路层实现数据帧接收和错误检测、波特率计算以及数据的包装,解包,负责报文过滤和恢复管理等功能。传输层实现了单帧或多帧数据传输,在应用层和数据链路层之间翻译数据帧,传输诊断请求和响应,提供外部总线的诊断接口,实现节点配置、识别和诊断。

数据链路层是LIN2.1协议的核心,负责发送和接收数据帧,处理信号的组帧和解帧。

LIN协议的数据链路层的PSoC实现

由于LIN总线分析仪既可以监听总线活动,也可以仿真主机或从机节点。重点介绍总线分析仪数据链路层的实现。总线分析仪的数据链路层的实现包括调度表定时、间隔场的产生、间隔场和同步场的接收以及数据的传输。

调度表定时是通过一个8位计数器(schedule Timer)来实现的。间隔场采用三个8位计数器产生,一个8位计数器(SB_Baud_Rate_Counter)用来产生波特率时钟,为后两个计数器提供时钟;一个8位计数器(sB_Bit_Time_Counter)用来在每个数据位的中间产生位时中断;一个8位计数器(Synchro_Break_Counter)用来产生实际的间隔场。

接收间隔场和同步场的硬件配置包括1个16位的定时器、1个16位的计数器和RX(串口接收)引脚。一个带输入捕捉的16位定时器用来计算间隔场和同步场上升沿和下降沿之间的时间。一个16位的计数器用来判断超时状态。RX引脚连接到定时器的输入捕捉,配置捕捉触发为上升沿或下降沿。同时,使能RX引脚的GPIO中断,所有的计算都在GPIO中断服务程序中进行。

数据传输阶段的硬件配置包括2个8位计数器、1个串口接收模块和1个串口发送模块。一个8位计数器(DR_Baud_Rate_Counter)用来产生波特率时钟;一个8位计数器(Bit_Time_Counter)用来在每个数据位的中间产生位时中断,串口接收模块(RX8)用来接收数据(UART 8N1编码格式);串口发送模块(TX8)用来发送数据(UART 8N1编码格式)。

相关处理如下:

缓冲器空中断:如果是第一次中断,则启动位时定时器并打开中断。如果要发送的字节数为O,则置最后字节已发送标志,否则发送下一字节数据,同时字节数减1。

接收缓冲器满中断:当工作监听模式时,将所有接收到的数据保存到临时缓冲区。分析仪如果处于发送状态时则立即中断返回,否则处理接收的数据。当工作在主机模式时,随后的处理与主机的接收中断处理相同。当工作在从机模式时,随后的处理与从机的接收中断处理相同。

数据传输位超时中断:当工作在主机模式时,中断处理与主机的位超时中断处理相同。当工作在从机模式时,随后的处理与从机的位超时中断处理相同。

数据传输位错误中断:位时计数器每位产生一次中断,在ISR中通过比较TX和RX引脚是否相同来判断是否有位错误。如果检测到位错误,将载人接收间隔场和同步场的硬件配置,退出帧传输。

主机节点的数据链路层实现包括调度表的定时、间隔场的产生、字节数据(包括同步场和PID)的发送和字节数据的接收。

从机节点的数据链路层实现包括间隔场和同步场的接收、字节数据(包括PID)的接收和字节数据的发送。

结语

航空电子数据总线技术研究 篇4

伴随计算机在航空电子系统中的广泛应用,总线技术应运而生。总线技术的出现是从系统工程的角度统筹设计航空电子系统的结果,目的是通过多路传输总线将机上各计算机构成分布式信息网络,实现信息的有效传输、共享,实现座舱的综合显示和控制,从而形成综合化的航空电子系统。

目前,总线技术已成为现代飞机的基本特点。具有代表性的总线标准包括MIL_STD_1553B和ARINC429等总线标准,在F-16,B-52,F-22,A310,B-747等飞机上广泛使用。随着电子技术的进一步发展,新型高速数据总线不断涌现,波音公司提出了ARINC629标准,美国F-22和F-35已开始使用光纤高速数据总线。本文对目前国内外使用较多的数据总线进行描述和优缺点分析;同时,介绍现阶段研究较热的部分高速总线技术。

1 MIL_STD_1553B

MIL_STD_1553B总线全称为飞行器内部时分命令/响应式多路数据总线[1],它是由美国自动化工程师协会在军方和工业界的支持下,正式公布于1978年,1986年~1993年进行了修改和补充。我国与之对应的标准是GJB289A-97。该总线采用冗余的总线型拓扑结构,传输数据率可达1 Mb/s ,典型的1553总线结构如图1所示。其主要功能是为所有连接到总线上的航空电子系统提供综合化、集中式的系统控制和标准化接口。该总线技术首先运用于美国空军F-16战斗机。在过去的30年中,MIL _STD_1553B 已成功地应用于多种战机,并且成功应用于其他控制领域,如导弹控制、舰船控制等。

2 ARINC429

ARINC429总线协议是美国航空电子工程委员会于1977年9月发表并获得批准使用的,它的全称是数字式信息传输系统(DITS)。协议标准规定了航空电子设备及有关系统间的数字信息传输要求。ARINC429广泛应用在民航客机中,如B-737,A310等,俄制军用飞机也选用了类似的技术。我国与之对应的标准是HB6096-SZ-01。ARINC429总线是面向接口型数据传输结构,总线上定义了2种设备,发送设备只能有1个,而接收设备却可以有多个。发送设备与接收设备采用屏蔽双绞线传输信息,传输方式为单向广播式,调制方式采用双极性归零制三态码,传输数据率可达100 Kb/s 。

虽然MIL-STD-1553B总线和ARINC429总线在目前应用广泛,但在应用中两种总线都暴露出不同程度的缺点。如:MIL_STD_1553B总线由于使用窄带宽的屏蔽双绞线,难以在电磁干扰环境下。提供高性能和高可靠性的高速数据传输,而且其最大的缺点是整个总线由集中的总线控制器来控制,整个总线系统的通信是在总线控制器的指挥下进行的,这给总线带来潜在的单点故障,影响可靠性,一旦总线控制器失效,将造成整个总线系统的瘫痪[2]。而ARINC429总线尽管舍弃了总线控制器,但其代价是为了使总线上信息有序传输而不相碰,只能1个信息源用1条429总线,这在航空电子设备激增的情形下是不允许的。当然,ARINC429总线还有其他突出的缺点,如带宽有限,技术陈旧落后,接口不能适应新的微处理机,异步回路,因而导致数据传输有延迟;当航空电子系统的综合规模增大时,由于ARINC429总线传输的不同步将是系统性能变坏。由于这些缺点,在这两种总线的使用过程中逐渐发展出进一步的替代标准MIL_STD_1773,STANAG 3910和ARINC629标准。

3 MIL_STD_1773

1988年,美国国防部发布了新的军用标准即MIL_STD_1773,这个标准主要是对MIL_STD_1553在传输介质上的一个改进,其利用光纤传输介质来取代屏蔽双绞线以及电缆,其他的高层协议与MIL_STD_1553B相同。MIL_STD_1773数据总线在20世纪90年代已被美国国家航空和宇宙航行局(NASA)和海军(NAVY)所使用,其中, F -18战斗机就使用这一标准。目前,MIL_STD_1773 已发展到了双速率、高速度的阶段,其中,波音(Boeing)公司研制了基于MIL_STD_1773标准的双速率的收发器(具有1 Mb/s和20 Mb/s两种速率) ,其中1 Mb/s主要用于MIL_STD_1553B总线,而20 Mb/s主要用于高速数据传输[3]。

4 STANAG 3910

在20世纪90年代初,北约(NATO)在研制欧洲新一代战机时,提出了一种新的数据总线欧洲标准——STANAG3910,这种标准主要是用来改进机载数据总线的传输速率,以适应新一代战机的发展要求。STANAG3910也是一种指令/响应协议,采用双速率传输总线结构。高速通道具有20 Mb/s的传输速率,以满足现今绝大多数战机航电子系统之间高速通信的要求,而低速率的MIL_STD_1553B通道主要控制高速率的通信。使用相同的传输介质可以连接STANAG3910系统和MIL_STD_1553B 系统[4] ,这样就可以很方便地对MIL_STD_1553B系统进行升级改进,并且20 Mb/s的高速通道既可采用光纤也可采用同轴电缆作为其传输介质。使用STANAG3910 可以非常有效地对现有MIL_STD_1553B系统进行升级,以提供高传输速率来满足未来战机的发展需要。这样就可以提高MIL_STD_1553B系统的使用寿命,在新一代战机所要求的高速数据总线和航空电子系统通信稳定性(使用MIL_STD_1553B总线的系统性能非常稳定)上取得较好的结合点[5]。事实上,欧洲2个军用战机项目均使用了该总线技术,如:英国、德国、意大利、西班牙联合开发的欧洲战斗机(EFA)以及法国单独研制的RAFALE战斗机。

5 ARINC629

ARINC629总线是波音公司为民用机开发的一种新型总线数字式自主终端存取通信(digital autonomous terminal access communications,DATAC),总线传输率为2 Mb/s,线性拓扑结构,符合Hans准则;从工作流程图(见图2)可以看出,任一终端能否占用总线,取决于2个因素:终端状态和总线状态。右边支路描述终端状态,当终端1次发送数据,则启动TI计数器,一直到TI计满为止则有可能再次发送数据;左边支路描述总线状态,当SG和TG未计满时,总线上出现信号(别的终端在发送)则将这两个计数器复位并重新计数,当SG和TG计满时,若总线上出现信号,则SG不复位,而TG必须复位。当这两条支路同时满足条件时,本终端才发送数据。比较而言,ARINC629具有自主控制、可双向传输、连接简单、“插入式”兼容等特点,因而在波音-777上得到了广泛的应用,成为机上信号处理、航空电子系统、动力系统、飞机构架系统及自动驾驶仪通信的基础。

MIL-STD-1773,STANAG3910,ARINC629等总线技术的出现在一定程度上缓解了军(民)用飞机对通信的需要;但随着技术的进步,新一代航空电子系统中开始要求大信息量的视频、声音、实时数据在设备间的传输,同时伴随着航电系统数据处理能力的快速提高(比上一代提高了2~3个数量级),为了解决数据的实时传输和与系统处理速度的匹配问题,则要求数据总线的通信速率相对三代机至少提高1 000倍达到千兆比特的传输速率。因此上述的机载通信协议已远远不能满足新型飞机的数据传输要求。比如,美军的F-22战机就采用了数据率为400 Mb/s的点对点光纤链路实现传感器到通用综合处理机(CIP)及CIP到座舱控制显示系统的高速数据传输;RAH-66侦察攻击直升机也使用了数据率为800 Mb/s的光纤传感器数据分配网络传输来自驾驶员夜视系统、目标搜索系统和毫米波雷达的数据。为了满足上述要求,就需要制定新的航空数据总线标准(如新型光纤通道技术)来取代以上标准。

6 新型光纤通道技术

光纤通道FC(fiber channel)技术是美国国家标准委员ANSI于1998年开始制定的数据通信标准,是将计算机通道技术和网络技术有机结合起来,具有全新概念的通信机制[6]。2005年开始小部分成熟的ANSI标准被ISO/IEC组织采纳作为国际标准,光纤通道标准共分5层:介质接口层、传输协议层、帧协议层、综合服务层和高层服务层。其传输速率可达数吉比特每秒,可有效地支持无压缩数字视频信号的传输,满足未来战机的发展需求,如F-16, F-15只需要581 Mb/s的传输速率。光纤通道的拓扑结构灵活多样,按网络功能和带宽的不同要求构成点对点型、交换网型、仲裁环型等结构。光纤通道技术受到国外尤其是美国军方的重视,美国军方专门成立了FC -AE ( fiber channel for avionics environment)小组,制定了航空电子版光纤通道( FC -AE)标准。美国F-35飞机在研制中,光纤通道技术已成为高速网络构建的基础。由于光纤通道网络在提供高速率传输的同时,还能够保证信号传输的质量,这就使得它非常适合新一代飞机使用。

7 结 语

航空电子系统选用数据总线的基础是该总线标准是否满足系统通信速率、可靠性、抗干扰、兼容性、可扩展等要求,MIL-STD-1553B和ARINC429总线技术,由于具有一系列优点,在飞机上得到了广泛的应用,但随着技术的发展,这两种总线技术已不能满足新型飞机的发展要求。

为解决这些问题,为新一代飞机的发展提供先进的数据总线技术,必须使用新型的数据总线技术。通过以上对数据总线技术发展的简要分析, FC技术由于具备的高速率的数据传输特性、高可靠性通信、扩展余度大等特点,非常适合航空数据通信的发展要求,应该成为我国航空用数据总线的研究和关注焦点。

摘要:对目前国内外运用较多的航空数据总线技术进行简要的介绍,根据实际使用情况分析了MILSTD1553B和ARINC429等总线技术的特点、存在的问题和缺陷。在此基础上描述了为适应新的通信需要逐步发展出来的新型总线技术,包括MILSTD1773,STANAG 3910,Arinc629,光纤通道FC等内容;由于FC技术具备高速率的数据传输特性,高可靠性通信、扩展余度大等特点,非常适合航空数据通信的发展要求。

关键词:航空数据总线,高速数据总线,光纤通道,航空数据通信

参考文献

[1]SAE.MIL-STD-1553B.Digital ti me division command/re-sponse multiplex data bus notice 2[S].USA:SAE,1993.

[2]LITTLE R.Advanced avionics for military needs[J].Com-puting&Control Eng.,1991,2:29-34.

[3]KI MJ H,BONE b R K,HARRANJ P,et al.Burst2 modebit error rate characterization of dual rate MIL-STD-1773transceiver[J].IEEE Photon Technical Letter,1997,9:238-240.

[4]GILLEN A,SHELTONJ.Introduction of 3910 high speeddata bus[C]//Proc.IEEE MILCOM’92.USA:IEEE,1992:956-960.

[5]BROWN D R.Issues concerning the i mplementation of highspeed optical data bus systems[C]//Proc.IEE Colloquiumon Future Military Avionic Architectures.London:[s.n.],1990:1-3.

总线数据 篇5

摘要:本文主要介绍支持USB2.0高速传输的EZ-USB FX2单片机CY7C68013,并详细说明用此芯片实现高速数据采集系统和相应的Windows驱动程序及底层固件程序的开发过程。

关键词:CY7C68013  USB2.0  数据采集  固件

1    引言

现代工业生产和科学研究对数据采集的要求日益提高,在瞬态信号测量、图像处理等一些高速、高精度的测量中,需要进行高速数据采集。现在通用的高速数据采集卡一般多是PCI卡或ISA卡,存在以下缺点:安装麻烦、价格昂贵;受计算机插槽数量、地址、中断资源限制,可扩展性差;在一些电磁干扰性强的测试现场,无法专门对其做电磁屏蔽,导致采集的数据失真。

通用串行总线USB是1995年康柏、微软、IBM、DEC等公司为解决传统总线不足而推广的一种新型的通信标准。该总线接口具有安装方便、高带宽、易于扩展等优点,已逐渐成为现代数据传输的发展趋势。基于USB的高速数据采集卡充分利用USB总线的上述优点,有效解决了传统高速数据采集卡的缺陷。

2    硬件设计

2.1支持USB2.0高速传输的CY7C68013

Cypress Semiconductor公司的EZ-USB FX2是世界上第一款集成USB2.0的微处理器,它集成了USB2.0收发器、SIE(串行接口引擎)、增强的8051微控制器和可编程的外围接口。FX2这种独创性结构可使数据传输率达到56Mbytes/s,即USB2.0允许的最大带宽。在FX2中,智能SIE可以硬件处理许多USB1.1和USB2.0协议,从而减少了开发时间和确保了USB的兼容性。GPIF(General Programmable Interface)和主/从端点FIFO(8位或16位数据总线)为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单和无缝连接接口。

CY7C68013的GPIF引擎具有自动传输数据结构的特性,这种特性使得外围设备和主机通过CY7C68013可以无缝的、高速的.传输数据。为了实现高速的数据传输,CY7C68013CPU不会直接参与数据的传输,而是直接利用GPIF的自动传输数据模式。图1和图2说明了主机IN和OUT数据传输过程。

2.1.1 端点缓冲区

FX2包含3个64字节端点缓冲区和4K可配置成不同方式的缓冲,其中3

个64字节的缓冲区为EP0、EP1IN和EP1OUT。EP0作为控制端点用,它是一个双向端点,既可为IN也可为OUT。当需要控制传输数据时,FX2固件读写EP0缓冲区,但是8个

SETUP字节数据不会出现在这64字节EP0端点缓冲区中。EP1IN和EP1OUT使用独立的64字节缓冲区,FX2固件可配置这些端点为BULK、INTERRUPT或ISOCHRONOUS传输方式,这两个端点和EP0

一样只能被固件访问。这一点与大端点缓冲区EP2、EP4、EP6和EP8不同,这四个端点缓冲区主要用来和片上或片外进行高带宽数据传输而无需固件的参与。EP2、EP4、EP6和EP8是高带宽、大缓冲区。它们可被配置成不同的方式来适应带宽的需求。

2.1.2 接口信号

在利用GPIF进行高速数据传输系统设计时,GPIF waveforms的编辑是非常重要的,它控制着整个数据传输过程的读写时序。此时CPU的作用已经非常小了,它只起着下载代码到内部RAM以及在固件中如何触发GPIF waveforms的作用。FX2专门为GPIF提供了外围接口信号,如8位或16位的数据线、控制信号、Ready信号以及地址线。

IFCLK(双向时钟信号):IFCLK是一个参考时钟,可以配置成输入或输出。当配置为输出时,IFCLK被FX2驱动为

30MHz或48MHz;当配置为输入时,时钟范围为5-48MHz。

GPIFADR[8:0](输出):GPIF使用GPIFADR信号为外部设备提供地址线,在总线上地址值是自增的。

FD[15:0](双向):这是USB主机通过FX2和外部设备进行数据传输的数据线,它可配置成8位或16位。当16位时,FD[7:0]代表端点FIFO

中的第一个字节,FD[15:8]代表第二个字节。

CTL[5:0](输出):FX2为外部设备提供了几个控制信号,如读写选通、使能等。

RDY[5:0](输入):FX2提供了几个状态检测信号,它可以检测外部设备的状态,如FIFO的空、满、半满等。

GSTATE[2:0](输出):这是调试信号,表示GPIF波形执行的状态,通常连接到逻辑分析仪上。

2.2   AD9238

AD9238是一个双通道的12位

A/D转换器,采用单3V供电,速度可以是20MSPS、40MSPS和65MSPS;低功耗,工作在20MSPS时,功耗为180mW,40MSPS时,功耗为330mW,65MSPS时,功耗为600mW;具有500MHz 3dB带宽的差分输入;片上参考源及SHA;灵活的模拟输入范围:1Vp-p~2Vp-p;适用于:超声波设备,射频通讯,电池电源仪器,低价示波器等。本系统采用20MSPS的AD9238,可充分发挥USB在高速传输模式下的数据传输优势。

2.3   数据采集系统

该数据采集系统整个框图如图3所示,该系统由以下几部份组成:USB控制器、FIFO、CPLD、AD9238以及数据采集前端电路。

图3 数据采集系统框图

CPLD主要是控制时序,时钟分频等。FIFO主要是起着高速数据缓冲作用,当FIFO半满时,数据开始向USB主机发送。我们采用的是同步FIFO,时钟信号接IFCLK,当FIFO的/RD信号和/OE信号有效时,每个IFCLK上升沿就输出一个数据;当FIFO的/WR信号有效时,IFCLK上升沿就读进一个数据。AD9238的20MHz时钟信号是通过CPLD分频所得。当程序使能AD9238的/OEB_A和/OEB_B信号时,AD9238双通道开始进行数据采集并向FIFO写数据。

系统前端的调理电路采用的是AD公司的AD8138,该放大器具有较宽的模拟带宽(320MHz,-3dB,增益1),而且可以实现将单端输入变成差分输出的功能。此项功能在现代高速模数变换电路中非常有用,因为几乎所有的高速A/D芯片都要求模拟信号为差分输入,虽然部分芯片的手册中提到对于单端输入信号也可使用,但这样一来会使A/D转换结果的二次谐波增大,降低信噪比(SNR)。AD8138很好的解决了这个问题,用户可以很容易的将单端信号转换成差分输出而不必使用变压器,并且它的输入阻抗高达6MΩ,可以直接与输入信号相连而省略隔离放大器,大大精简了电路结构。图4为AD8138的典型应用电路。

图4  AD8138典型应用电路

3

; 软件设计

3.1 Windows驱动程序设计

USB设备驱动程序基于WDM。WDM型驱动程序是内核程序,与标准的Win32用户态程序不同。采用了分层处理的方法。通过它,用户不需要直接与硬件打它道(在USB驱动程序中尤为明显),只需通过下层驱动程序提供的接口号访问硬件。因此,USB设备驱动程序不必具体对硬件编程,所有的USB命令、读写操作通过总线驱动程序转给USB设备。但是,USB设备驱动程序必须定义与外部设备的通讯接口和通讯的数据格式,也必须定义与应用程序的接口。

Cypress公司提供了完整的CY7C68013驱动程序源码、控制面板程序及固件的框架,这大大提高了用户开发的进度。用户只需稍加修改或不需任何修改即可使用所带驱动程序,软件开发者大量的时间主要集中在应用程序和固件的开发。本文所述的数据采集系统驱动程序就在原来的基础上进行了简单的修改来满足我们的需要。根据我们自己的需求,一般只需修改DeviceIoControl例程,如我们主要增加了控制数据传输函数、启动和停止AD、复位FIFO等,即IOCTL_START_AD、IOCTL_STOP_AD、IOCTL_RESET_FIFO。

3.2 底层固件设计

要实现USB2.0的高带宽数据传输,必须使用它特有的GPIF特性,在开发固件前,首先必须根据实际需要对GPIF waveform进行编辑。CY7C68013开发工具中带有一个GPIF Designer,如图5所示,编辑完waveform后,选择Tools->Export to GPIF.c File来输出GPIF.c文件,然后将该文件加入keil c工程进行编译。

由于CY7C68013的EP2、EP4、EP6、EP8四个端点共享4K FIFO缓冲区,所以在该系统中,我们将EP2配置成4K的缓冲区,并设置为IN。用EP1OUT作为AD的控制参数传递,如启动和停止AD数据输出、复位FIFO等。在固件程序中,最重要的就是TD_Init和TD_Poll()两个函数。

图5 GPIF Designer

在TD_Init()中主要完成GPIF相应寄存器的初始化,如下:

void TD_Init(void)             // Called once at startup

{

// set the CPU clock to 48MHz

CPUCS = ((CPUCS & ~bmCLKSPD) | bmCLKSPD1);

SYNCDELAY;

EP2CFG = 0XE8;     // EP2IN, bulk, size 1024, 4x buffered

SYNCDELAY;

EP4CFG = 0x00;     // EP4 not valid

SYNCDELAY;

EP6CFG = 0x00;     // EP6 not valid

SYNCDELAY;

EP8CFG = 0x00;     // EP8 not valid

SYNCDELAY;

FIFORESET = 0x80;  // set NAKALL bit to NAK all transfers from host

SYNCDELAY;

FIFORESET = 0x02;  // reset EP2 FIFO

SYNCDELAY;

FIFORESET = 0x00;  // clear NAKALL bit to resume normal operation

SYNCDELAY;

EP2FIFOCFG = 0x01; // allow core to see zero to one transition of auto out bit

&

nbsp;SYNCDELAY;

EP2FIFOCFG = 0x11; // auto out mode, disable PKTEND zero length send, word ops

SYNCDELAY;

EP6FIFOCFG = 0x09; // auto in mode, disable PKTEND zero length send, word ops

SYNCDELAY;

GpifInit ; // initialize GPIF registers

SYNCDELAY;

EP2GPIFFLGSEL = 0x02; // For EP2IN, GPIF uses FF flag

SYNCDELAY;

// global flowstate register initializations

FLOWLOGIC = FlowStates[19];      // 0011 0110b - LFUNC[1:0] = 00 (A AND B), //TERMA/B[2:0]=110 (FIFO Flag)

SYNCDELAY;

FLOWSTB = FlowStates[23];        // 0000 0100b - MSTB[2:0] = 100 (CTL4), not //used as strobe

SYNCDELAY;

GPIFHOLDAMOUNT = FlowStates[26]; // hold data for one half clock (10ns) assuming //48MHz IFCLK

SYNCDELAY;

FLOWSTBEDGE = FlowStates[24];    // move data on both edges of clock

SYNCDELAY;

FLOWSTBHPERIOD = FlowStates[25]; // 20.83ns half period

SYNCDELAY;

// reset the external FIFO

OEA |= 0x07;     // turn on PA0、 PA1、 PA2 as output pin

IOA |= 0x07;     // pull PA0、 PA1、 PA2 high initially

IOA &= 0xFB;     // bring PA2 low

EZUSB_Delay (1); // keep PA2 low for ~1ms, more than enough time

IOA |= 0x04;     // bring PA2 high and exit reset

IOA &= 0xFC;     // bring PA0、 PA1 low and enable AD

}

在TD_Poll()中主要完成外部FIFO状态的检测和数据的传输,主要程序部分如下:

void TD_Poll(void)

{

总线数据 篇6

本文介绍了一种自动记录ARINC429总线数据的测试设备 (以下简称429记录仪) , 下面分别介绍该429记录仪的技术性能、组成和设计方法。

1 技术要求

1.1 功能要求

429记录仪研制中要充分阻抗匹配问题, 同时也应考虑429总线驱动能力, 避免因传输距离过长造成误码或丢失数据现象。

记录仪应能记录被测件加电时刻, 并在被测件发送429数据后开始记录, 在被测件断电后停止记录, 记录被测件所有发送的429数据, 对所记录数据以被测件“上电”时刻为零时刻打统一时标。记录数据不应有漏帧、错帧。记录数据以磁盘文件形式存储, 并能对数据文件进行加载、显示、分析。

1.2 数据记录要求

数据记录结束后提醒操作者存盘, 同时应有文本框供操作者输入当前试验情况说明, 此说明与记录数据一并存入数据文件。

1.3 数据处理、分析要求

图形显示:操作者能根据实验情况, 对所记录数据进行选择, 对选择数据以图形方式显示。

2 设计方案

2.1 系统组成和工作原理

429记录仪主要由工业计算机、429数据接收卡、记录处理分析软件三部分组成, 如图1所示。

2.2 工业计算机

工业控制计算机, 根据用户的携带方便的要求, 选用便携式工业控制计算机。

2.3 4 2 9数据接收卡

新研的429数据接收卡, ISA总线接口, 两个429发送通道, 四个接收通道, 符合429总线标准。

ARINC429数据接收卡主要用来接收被测件通过429总线发来的数据, 并把数据传给主机进行处理。

数据接收卡的组成如下。

本ARINC429的数据接收卡的控制中心是8096单片机系统, 负责ARINC429数据的管理, 简化了电路系统的设计, 工作在16位数据传输方式下, 其原理图见图2。

其中ISA总线接口电路完成ISA总线和接收卡的通讯。双口RAM实现ARINC429数据的缓冲存贮, 采用8096CPU进行管理, 双口RAM中的数据可以被主控机快速地读走从而实现了主控机和模块之间的快速数据通讯, 实现并行存取, 减少了主控机的负担。

数据接收卡的工作原理如下。

发送过程:首先主机将需要发送的数据按帧的形式组织好, 将其放在数据接收卡的发送存储区, 当卡接收到发送命令时, 将数据沿ARINC429总线发送出去, 发送完毕后向主机发出中断申请, 主机可以重新装载数据, 命令模块发送出去。

接收过程:当数据接收卡接收允许接收命令时, 开始监视ARINC429总线, 总线上有数据时开始接收数据, 并把数据放到双口RAM的接收缓冲区中, 当缓冲区满时用中断向主机报告其状态, 并请求主机将数据从双口RAM中读走。

2.4 记录仪软件

软件的开发、运行环境。

测试软件的主要硬件对象429数据接收卡, 因此可有针对性地选择软件编程工具, 经比较, 选用NI公司的基于标准C语言的、开放式的编程环境LabWindows/CVI, 操作系统选用Windows 2000。

软件总体组成。

软件由两部分组成。数据采集模块, 主要包含数据记录和存储的功能。数据处理模块, 主要包括显示、打印、处理等功能。

数据采集模块的主要功能是在被测件测试的过程中, 把429信息采集下来, 按规定的格式存储。

数据采集的过程共分为以下4个阶段。

第一阶段, 等待“被测件准备”信号, 等该信号出现后, 记录时间。

第二阶段, 连续记录被测件传出的429总线信息, 并按照规范进行整理。

第三阶段, 停止记录。

第四阶段, 输入存盘文件名称, 试验备注, 存盘。

数据分析模块的主要功能是读取存盘文件, 对文件中记录的被测件信息进行显示、分析。数据显示的方式有列表显示、图形显示。图形显示采用标准图形控件来实现, 具有缩放、拖动、取值等丰富的功能, 便于进行数据分析。

存盘文件。

存盘文件的文件名由当前系统日期和时间组成的。

信息以ASCII码 (即文本) 文件形式存贮, 每行49个信息字 (其中第一个信息字为时间值, 第2~49信息字为被测件发送的数据, 具体文件内容格式为:

T T TDDZZXXXXDDZZXXXX……DDZZXXXX

其中, TTT为接收到信息的时间值 (以ms为单位) 。

数据信息字由DD、ZZ和XXXX三部分组成:

DD为429数据地址;

ZZ为8位组合信息, 由记录仪软件填充;

XXXX为16位429数据。

3 结语

总线数据 篇7

总线广泛应用于计算机、工业生产及各种测试设备。ISA总线为IBM公司推出的基于80286CPU的PC/AT微型计算机用扩展总线标准,MMИ总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMИ总线之间数据及控制信息的交换。在某型导弹测试设备中,工控计算机采用了ISA总线,而俄制测试设备采用了MMИ总线,2种总线数据模式和传输制式不同。本文以FPGA为核心,设计了ISA总线/MMИ总线2种总线之间的数据和控制指令转换电路,实际应用证明了该电路的可靠性。

1ISA总线和MMИ总线简介

1.1 ISA总线

ISA(Industrial Standard Architecture)总线是IBM公司于1984年进一步扩充XT总线标准而形成的。ISA总线标准支持24位的地址线、16位的数据线;支持11级中断IRQ3~IRQ7,IRQ9~IRQ12,IRQ14~IRQ15;支持7个DMA传输通道DRQ0~DRQ3,DRQ5~DRQ7;支持主从控制、I/O等待和I/O校验等功能。为了与XT总线保持向下兼容,ISA总线在信号功能的定义和物理接口上均作了特殊的安排,即保持原有的XT总线不变,重新增加一个36线的连接插槽,分成C,D两面,扩充的功能设计在C,D两面的信号线上[1]。其引脚定义如下:

(1) 数据总线SD0~SD7。SD0~SD7为8位双向三态数据总线,在芯片和主接口间传输命令、数据和状态。SD7为最高位。

寄存器选择引脚为SA4~SA9,SW DIP-6(板基址011001)和AEΝ¯。这些引脚决定转换是否响应I/O周期,当AEΝ¯为逻辑低电平且SA4~SA9与6位拨动开关值完全匹配时,内部产生一个片选信号,使转换响应I/O周期。

(2) 地址信号SA0~SA3。I/O读写操作时作为转换电路上FPGA芯片内的寄存器选择信号。

(3) 读写信号ΙΟR¯,ΙΟW¯。写操作中,转换在ΙΟW¯上升沿锁存数据。读操作中,当ΙΟR¯有效时,转换模块直接驱动8位数据线。

(4) 中断信号INTR。中断状态寄存器某使能中断为真时,INTR有效。对INTR的有效声明没有最小脉宽要求。

(5) I/O通道准备好信号IO CHRDY。IO CHRDY变低,表明当前I/O周期需要被延长。写周期中,当数据从ISA总线上被锁存时IO CHRDY变高。读周期中,数据有效时IO CHRDY变高。进行寄存器读写时IO CHRDY被拉低。IO CHRDY引脚用集电极开路逻辑门驱动,因此此信号会由一个内部上拉电阻上拉至逻辑高电平。

(6) 复位信号RESET。RESET信号有效时,触发转换模块,使FPGA硬重启。

1.2 MMИ总线

MMИ总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMИ总线之间数字及控制信息的交换,其基本技术性能如下:

(1) MMИ总线采用异步、字节串行、位并行、双向信息传输方式。

(2) MMИ总线采用负逻辑,模块服务请求信号(ЗОМ)和转换结束信号(КПp)除外。低电平电压为0~0.6 V,表示逻辑1(对于服务请求信号ЗОМ和转换结束信号КПp,逻辑1的电平为2.4~4.5 V);高电平电压为2.4~4.5 V,表示逻辑0(对于服务请求信号ЗОМ和转换结束信号КПp,逻辑0的电平为0~0.6 V)。

(3) 总线上挂接的程控单元模块最多为16个(包括控制器)。

(4) MMИ总线中最多包含92根信号线路。一个程控单元模块内所使用的线路最多不超过50根,最少不少于15根。每一个具体的程控单元模块所用的线路数量,可根据此模块的具体技术要求确定。

(5) 程控单元模块与MMИ控制器间总线电缆的最大长度不应超过1 m。

(6) 总线内的信息传输最大速度由程控单元模块与MMИ总线的信息处理能力决定,最大不超过100 Kb/s。

(7) 总线控制器与程控单元模块间的连接方式有2种:链型连接及星型连接。链型连接总线上的所有装置,包括控制器,都是并行连接的;其中的信号可以单向或双向传输;星型连接总线将MMИ控制器与单个程控单元模块一对一地连接到一起,其中的信号单向传输。

(8)MMИ总线线路可分以下6类:

数据线:“1 pИM,…,8 pИM”线路(数据总线);第1电平地址线——“Адр.ЭМ”线路(程控模块单元地址);第2电平地址线——“А0…А15”线路(信息寄存器地址);同步线——“Гт”(准备好),“Прием”(接收),“Выд.”(发送),“КнП”(传输结束)线路;控制线——“ИАЭМ”(初始化),“Запуск ЭМ”(触发),“ПОЭМ”(串行询问),“Ком.1……Ком.16”(控制指令)线路;中断线——“ЗОМ”(请求服务),“КПр”(转换结束)线路。

程控单元模块从MMИ控制器接收的所有指令都是寻址指令。在中断线内,模块服务请求信号“ЗОМ”具有高优先级,转换结束信号“КПр”具有低优先级。

2硬件设计

2.1 工作原理

如图1所示,转换电路由FPGA芯片EPF10K30-RI208-4、FPGA配置器件EPC2LI20、接收缓冲电路、地址比较电路和总线接收电路组成。工作原理如下:当转换电路工作时,首先根据FPGA配置器件内的文件对FPGA芯片进行自动配置,当ISA总线相应地址位与6位拨动开关值匹配时(拨动开关为预设待转数据模块地址),选中需要转换数据的地址,然后由ISA数据总线发送数据或命令,FPGA芯片中的译码电路结合地址总线信号和控制总线信号将控制数据转为MMИ总线对后级程控模块的控制指令,对后级模块实现控制。

当传递某MMИ程控模块的数据时,首先将MMИ程控模块初始化,然后由ISA总线发送“模块选址”数据,写入FPGA中地址寄存器后,经译码产生选址信号,并由触发器保持。选址后,ISA总线发送“初始化”指令,写入命令寄存器后,经译码产生初始化信号。当监测到“准备好”信号时,说明初始化成功,发送“清除模块选址”信号。

MMИ程控模块接收信息时,在被寻址且发出准备好信号后,ISA总线将要写入程控模块的数据先写入FPGA中的数据输出寄存器中,然后发送到MMИ数据总线上,发出“Прием” 接收信号,程控模块根据此信号将数据写入相应信息寄存器。信息接收结束后,取消“Прием” 接收信号,取消MMИ数据总线上数据。程控模块准备接收新的信息字节,并产生准备好的信号。

程控模块发送信息时,在被寻址且发出准备好信号后,由ISA总线控制沿“A0~A2”线路指定接收信息寄存器地址,并发出“Выд.”发送信号,程控模块根据此信号从发送信息寄存器沿MMИ数据总线发出信息字节,所发出的信息字节被读取到FPGA中的数据输入寄存器后由ISA总线控制读出。

2.2 FPGA配置器件电路

FPGA配置器件电路如图2所示,EPC2LI20为配置芯片,工作电压5 V或3.3 V,支持在系统编程(ISP)和菊花链配置,可重复编程;EPF10K30R1208-4为Altera 公司生产FPGA芯片,工作电压为5 V,包含逻辑单元1 728个,存储位数12 288位;JP为通过Quartus Ⅱ软件对配置芯片进行程序烧写接口[2]。

该配置电路采用PS配置方式,首先通过Quartus Ⅱ软件将FPGA的逻辑程序写入配置芯片EPC2LI20,该芯片数据具有掉电保护功能。上电后,配置芯片和FPGA同时复位,然后FPGA向配置芯片发送程序下载请求,配置芯片将存储的逻辑程序写入FPGA,对FPGA进行配置,配置完成后,FPGA内部的寄存器和I/O管脚均被初始化。完成初始化程序后,FPGA按照设计的逻辑功能正常工作,即按要求实现两种总线之间的数据转换。

2.3 地址比较电路

地址比较电路如图3所示。74SL14为带滞环比较的反向缓冲器,74SL85为4位数字比较器,6位的拨码开关为预存待转数据程控模块地址,74SL00为反向缓冲器[3,4]。拨码开关共有6位,每1位都可以是逻辑高电平“1”或是逻辑低电平“0”,故该拨码开关共有26个组合,可以代表26个程控模块的地址。如图3所示,拨码开关为011001,代表将要进行转换的数据来自地址为011001的程控模块,当控制信号给定的地址A27~A22与011001相符时,74SL00输出低电平,该低电平与ISA总线的读控制信号ΙΟR¯和写控制信号IOW#一起构成FPGA从ISA总线读数据或向ISA总线写数据控制信号。

3程序设计

实现ISA总线/MMИ总线之间的数据转换流程图如图4所示。程序开始后,首先与拨码开关比较得到待转换数据程控模块的地址,然后FPGA通过配置芯片进行初始化,初始化完成后,待转数据程控模块的地址写入FPGA,FPGA自动分配传输数据的通道;然后,由ISA总线(MMИ总线)发出数据传输请求信号,当MMИ总线(ISA总线)准备好接收数据后,发一个应答信号给ISA总线(MMИ总线),表示数据传输准备好,然后进行数据传输,一直到数据传输完毕;发送的数据写入接收端的数据缓冲器,MMИ总线(ISA总线)从数据缓冲器读出输出的数据发送到相应的程控模块,从而完成从ISA总线(MMИ总线)到MMИ总线(ISA总线)的数据转换[5,6]。

4实验结果

应用设计的ISA总线/MMИ总线转换电路以串行方式对一组数据进行转换。ISA总线向MMИ总线传输数据的实验结果如图5(a)所示,当ISA控制信号发出询问脉冲(第2个波形第1个脉冲)时,MMИ总线给出应答信号(第4个波形第1个脉冲);收到MMИ总线给出的应答(同步)信号后,ISA总线将数据信号11010101发送(第3个波形);由于MMИ总线数据信号采用的是负逻辑,因此,MMИ总线上收到了发送的信号00101010(第5个波形)。实验结果证明,设计的电路可以实现ISA总线到MMИ总线的数据转换。由MMИ总线向ISA总线传输数据的实验结果如图5(b)所示,当MMИ总线发送的数据为00110011时,ISA总线接收的数据为11001100。

用设计的电路插板更换导弹测试设备上的俄制电路插板,并用测试设备对某型导弹进行常规测试,测试结果符合测试要求。实际应用证明,设计的电路达到设计目的,可以可靠地实现ISA总线/MMИ总线之间的数据转换。

5结语

ISA总线和MMИ总线是2种完全不同的总线,ISA总线采用美制标准,而MMИ总线采用俄制标准,因此在俄制测试设备中,ISA总线/MMИ总线的转换电路板是必备的。本文设计的电路完全能代替俄制电路板实现数据转换功能,极大提高了部队装备的保障力;同时,由于俄制电路板价格较贵,因此采用国产器件实现的该转换电路也具有较高的经济价值。

摘要:某型导弹测试设备控制总线为通用的ISA总线,而通信接口总线为非标准的MMИ总线。在此以FPGA为核心设计了一种ISA总线/MMИ总线转换电路,该电路可以完成2种制式的数据和控制指令转换。给出了转换电路原理框图、FPGA配置电路和地址比较电路原理图。实验结果表明该电路具有转换数据准确,工作可靠等优点。实际应用表明,该电路完全能达到测试设备的要求。

关键词:FPGA,ISA总线,MMИ总线,数据转换

参考文献

[1]贺小亮,李艾华,王帆胜.基于ISA总线的数据采集卡的设计及应用[J].电子测量技术,2008,31(6):129-130.

[2]曲伟,孙志安.基于FPGA实现高速串行链路数据恢复的方法[J].计算机测量与控制,2011(19):219-221.

[3]李海峰,汪毅,陈晓冬,等.基于FPGA的单探测器偏振OCT信号解调系统设计[J].现代科学仪器,2011(7):15-17.

[4]麻志鹏,沈小林.PCI总线接口的FPGA设计与实现[J].2011(11):95-99.

[5]马彧,王丹利,王丽英.CPLD/FPGA可编程逻辑器件实用教程[M].北京:机械工业出版社,2006.

浅析数据通信中CAN总线技术 篇8

关键词:现场总线,CAN总线技术

随着科学技术的不断发展, 经过了两个世纪过程控制领域发生了巨大的变革。随着数字计算机的介人与发展, 20世纪70年代产生了“集中控制”的中央控制计算机系统。由于微处理器的发展十分迅速, 这就让其可以应用于多个方面, 因此数字通信网络就能够使用在工业过程现场, 从而出现了以微处理器为核心, 通过集成电路对信息进行采集、传输、处理、显示和优化控制等功能的智能设备。这在一定程度上帮助设备之间实现通信、控制, 而且提高了设备的可靠性、精度、可操作性和可维护性等性能。

1 现场总线技术

将智能现场设备和自动化系统连接的多站、双向和全数字化的通信系统就是现场总线, 其主要完成的是工业现场的智能化仪器仪表、执行机构、控制器等现场设备间的数字通信, 以及受高级控制系统和现场控制设备之间的信息传递, 或者是安装在控制室内的自动控制系统和生产区域的现场设备之间的一种串行数字式多点双向通信的数据总线, 或者是以单个分散的数字智能化的测量和控制设备作为网络节点, 并用总线相连接, 从而达到相互交换信息共同完成自动控制功能的网络系统与控制系统的目的。

目前常用的现场总线主要包括:Control Net和Ethernet/IP现场总线、TS61158现场总线、Profibus现场总线、FF HSE现场总线、P-NET现场总线、world FIP现场总线、Swift Net现场总线、FF H1现场总线、Interbus现场总线、PROFInet现场总线, 以及蓝牙和zlg Bee无线现场总线等。

2 CAN总线技术

CAN是ISO国际标准化串行通信协议中的一种控制器局域网。CAN-bus是目前国内外应用较为广泛的一种现场总线。在当前的很多行业中, 尤其是汽车产业中, 人们对安全、舒适、方便、成本、公害等多方面的要求越来越高, 因此多种多样的电子控制系统也就逐渐的被开发出。但是各个系统之间通信所用的数据类型以及对系统的可靠性等要求各不相同, 线束的数量随着多条总线构成情形繁多而增加, 为了满足需要, 1986年德国电气商博世公司开发出面向汽车的CAN通信协议。因此最早被用作汽车环境中微控制器通信的CAN-bus则负责在车辆各电子控制装置ECU之间实现信息交换, 从而形成汽车电子控制网络。

2.1 CAN-bus作为一种多主方式的串行通信总线, 其位速率较高、抗电磁干扰性较强、低成本的现场总线、极高的总线利用率、很远的数据传输距离 (长达10km) 、高速的数据传输速率 (高达1Mbit/s) 、可根据报文的ID决定接收或屏蔽该报文、可靠的错误处理和检错机制, 当检测出产生的任何错误时, 发送的信息就会遭到破坏, 此时便可自动重发等。当信号传输的距离达到10km时, CAN-bus依然能够提供的数据传输速率高达5kbit/s, 因此在工业自动化、医疗设备、汽车、船舶、制造业、航空工业等方面被广泛应用。并且由于CAN等通信协议的开发, 使得多种LAN通过网关进行数据交换能够得到实现。

2.2 CAN协议特点

2.2.1 多主控制。

当总线空闲时所有的单元都能够开始发送消息, 这就是多主控制。此时则是由最先访问总线的单元而决定发送权的 (CS-MA/CA方式) 。

2.2.2 消息的发送。

当总线空闲时与总线相连的所有单元都能够开始发送新消息。当存在多个单元同时开始发送消息时, 其优先级则根据标识符决定, 此时访问总线消息的优先级则是通过ID表示的。当多个单元同时开始发送消息时, 则是通过将各消息ID的每个位进行逐个比较而得。

2.2.3 通信速率。

设定适合的通信速率主要是根据整个网络的规模而定。在同一网络中传输时, 所有单元都必须设定成统一的通信速率, 当有单元的通信速率与其他不同时, 此单元则会输出错误信号, 此时则会妨碍整个网络的通信。当然在不同网络间, 可采用不同的通信速率。

2.2.4 系统的柔软性。

在总线上增加单元时, 由于与总线相连的单元并没有类似于“地址”的信息, 因此与总线相连的其他单元的软件、硬件和应用层等都不需要改变。

2.2.5 错误检测、通知、恢复功能。

在所有的单元中都能够实现检测错误功能。当检测出错误时, 错误单元则马上通知其他与总线相连的所有单元, 而当正在发送消息的单元检测出错误后, 则会强制结束当前的发送, 而强制结束发送的单元则会不断地重新发送该消息, 直到成功发送为止, 这就是错误恢复功能。

2.2.6 远程数据请求。

可通过发送“遥控帧”, 请求其他单元发送数据。

2.3 CAN总线错误分析

作为稳定可靠的一种现场总线, CAN总线对于错误的处理有专用的硬件逻辑机制。CAN总线错误状态主要有3种状态, 任何时候CAN总线始终处于以下三种状态中的一种:

(1) 主动错误状态。主动错误状态是指能够正常参加总线通信的状态, 当检查出处于主动错误状态的单元出现错误时, 输出主动错误标志。

(2) 被动错误状态。被动错误状态是较为容易引起错误的状态。处于被动错误状态是指, 该单元能够参加总线通信, 接收时为了不妨碍其他单元通信而没有积极地发送错误通知。当主动错误状态的单元如果没发现错误时, 即使处于被动错误状态的单元检测出错误, 没能发送错误报告而导致整个总线被认为是没有错误的。并且在发送结束后, 处于被动错误状态的单元不能立刻再次开始发送, 而在开始下次发送前, 必须在间隔帧期间内插人“延迟传送”, 既8个位的隐性位。

(3) 总线关闭态。总线关闭态表示不能参加总线上通信的状态, 此时信息的接收和发送均被禁止。

2.4 CAN总线协议中帧结构

在CAN协议中, 所有的消息都以固定的格式发送的, 包括错误帧、数据帧、过载帧、遥控帧和帧间隔这五种帧。数据帧和遥控帧有标准格式和扩展格式两种格式, 而标准格式有11个位的标识符 (ID) , 扩展格式有29个位的ID。

数据帧由7个段构成, 数据帧的构成如图所示。

从图中可知, 这7个段依次是帧起始、仲裁段、控制段、数据段、CRC段、ACK段和帧结束。

帧起始, 表示数据帧开始的段, 一个位的显性位;仲裁段, 表示该帧优先级的段;控制段, 表示数据的字节数和保留位的段, 由6个位构成, 表示数据段的字节数;数据段, 数据的内容, 可以发送从0-8个字节的数据, 从MSB (最高位) 开始输出;CRC段, 检查帧的传输错误的段, 由15个位的CRC顺序和1个位的CRC界定符构成;ACK段, 表示确认正常接收的段, 由ACK槽和ACK界定符2个位构成;帧结束, 表示数据帧结束的段, 由7个位的隐性位构成。

2.5 CAN总线的基本组织规则

对于现场总线中的CAN总线而言, 通常需要基于的基本规则主要包括四个方面:

(1) 总线访问

使用CAN总线时, 通常在总线空闲状态期间CAN控制器才能开始发送信息, 并且所有CAN控制器同步于帧起始的前沿。

(2) 仲裁

总线主节点是指在CAN总线的发送期间, 发送远程帧或数据帧的每一节点。遇多个节点同时开始发送时, 只有将具有最高优先权的节点变成总线主节点而发送。此种机理是基于用标识符和紧随其后的RTR位完成竞争的仲裁。

(3) 编码/译码

主要是用于对于帧起始、控制域、数据域等的填充技术进行编码。

(4) 出错标注

在发现发送位、填充、应答等错误时, 检测出错误的CAN控制器就会发送出1个出错标志, 并在下一位开始发送。

结束语

现场总线中的CAN总线技术因具备其特有的协议特点等, 使得CAN总线具有了错误分析等便于实际应用的优势, 这就使得应用CAN总线的系统能较好的实现功能, 为实现数字通信更好的服务。

参考文献

[1]张永春.基于CAN总线的分布式数据采集系统[J].仪表技术与传感器, 2010, 12.

[2]王德胜.基于CAN总线皮带机控制系统远程控制器的研究[J].中国矿山工程, 2010, 6.

多总线数据记录系统的设计与实现 篇9

目前,随着传感器技术、网络技术、通讯技术的发展,工业总线技术也由原先的专用串行总线发展到RS-485串口总线(简称485总线)、1553B总线、ARINC 429总线(简称429总线)和以太网总线等。

而国家目前的大型武器平台也向自动化、信息化发展,复杂性越来越高。这类武器系统通常由多个分系统、子设备组成,通过不同种类的总线连接在一起。为了对其进行测试,需要对多种总线的数据进行记录,事后分析数据得出武器性能指标。因此解决多种总线的数据记录问题成为关键。

1 总线介绍

1.1 1553B总线

1553B总线标准全称MIL STD 1553B(以下简称1553),该标准作为美国国防部武器系统集成和标准化管理的基础之一,被广泛的用于飞机综合航电系统、外挂物管理与集成系统,并逐步扩展到飞行控制等系统,涉及坦克、舰船、航天等领域。最初由美国空军用于飞机航空电子系统,目前已广泛应用于美国和欧洲的海、陆、空三军,而且正在成为一种国际标准。

GJB 289A-97《飞机内部时分制指令/响应型多路传输数据总线要求》简称GJB 289A,是我国制定的与美国1553相对应的军用航空总线标准,GJB 289A兼容1553。GJB 289A数据标准总线正在我国航空航天、武器平台等方面得到越来越多的应用,必将逐渐成为我国国防电子的重要的基础设施之一。

1.2 ARINC 429总线

ARINC 429总线是美国航空无线电公司(ARINC)制定的航空数字总线传输标准,定义了航空电子设备和系统之间相互通信的一种规范。随着国内航空业的发展,ARINC 429总线的应用日益广泛,已推广到许多航空设备中。与此同时在许多航空机载设备的检测维修中出现了大量对429信号的检测需求。

ARINC 429协议规定使用双绞屏蔽线以串行方式传输数字数据信息,信息为单向传输,即总线上只允许有1个发送备,可以有多个(≤20个)接收设备。总线的数据传输率为12.5~100kbps,传输字为32位。线路上的码型为双极性归零码。

1.3 RS-485串口总线[3]

RS-485总线采用一种平衡发送和差分接收数据传输的电气规范[1],已成为业界应用最为广泛的标准通信接口之一。它具有组网能力强(可驱动32个负载设备)、噪声抑制能力强、数据传输速率高、传输电缆长以及可靠性高等特点。因此,许多不同领域都采用RS-485作为数据传输链路。

1.4 以太网总线

以太网技术广泛应用于INTERNET网络、城域网、局域网。目前大型的信息武器平台也将以太网作为其主要的信息传送通道,各个分系统通过局域网组成作战网络,通过IP协议传送信息。

2 实现途径

多总线数据记录系统需要记录的是多条不同类型、速率、信息格式的数据,所以必须考虑数据的多样性、并发性以及速率突发性,特别是以太网数据,在某一时刻具有较快的发送速率。

该系统采用CPCI总线计算机来实现。CPCI总线计算机具有良好的扩展性、稳定性和加固性,能较好的适应武器平台对设备的环境要求。

软件方面采用多线程架构,每个线程接收一路总线数据,由单独的数据记录线程完成总线数据的记录。这样即保证了每一路总线数据的实时、高速、可靠的接收又能保证数据稳定、持续的记录。

在以太网数据记录方面,由于一般的网络是由交换机组成的交换式网络,应用软件点对点发送数据。而作为数据记录系统,不能改变原系统软件的功能,所以,准备采用网络镜像技术以及Sniffer技术完成对以太网数据的记录。

3 方案设计

3.1 硬件设计

该系统采用CPCI总线计算机来实现,系统计算机自带百兆/千兆自适应网络、485总线接口,然后通过加装1553B总线板卡、429总线板卡实现1553、429接口的扩展。

3.2 软件设计

软件作为一个综合数据记录软件配置项,它由以太网网络数据捕获组件、1553B总线数据监视组件、485串口数据接收组件、429总线数据接收组件、主框架组件组成。

软件采用多线程工作模式,动态管理各个组件,利用缓冲技术保证各类数据能够准确可靠的接收、记录。软件数据流如图1所示。

主框架包括综合记录软件的人机界面模块、消息映射模块、综合配置模块、综合数据记录模块、线程管理模块、缓冲区模块。它们各自独立,为以太网网络数据捕获组件、1553B总线数据监视组件、485串口数据接收组件、429总线数据接收组件提供界面、缓冲、记录、配置管理以及线程管理的服务。

人机界面模块和消息映射模块在MFC(Microsoft FundationClass)的基础上设计,它支持windows操作系统最新的应用,包括了众多的控件、样式、消息等设计,而且提供了网络支持。通过VC对程序的优化,软件运行也更加可靠和稳定。

综合数据记录模块完成对各个监视、捕获以及接收组件的结果数据进行存盘,是最终的数据结果。考虑到各个监视、捕获以及接收组件在多线程下运行,它们可能同时需要存储数据。综合数据记录模块为各个组件分配时间片,该模块只在时间片内存储相应组件的数据。这样大大提高了存储设备的利用率,加快了存储的速度,防止了因为存储设备速率低导致数据丢失的可能性。

线程管理模块以面向对象的形式设计,它设计为一个父类,各个监视、捕获以及接收组件继承于这个父类,自动实现线程管理提供的功能。线程管理模块实现线程启动、暂停、停止等线程基本功能,并且在其内封装了缓冲区模块,实现对监视、捕获以及接收组件子类的透明式缓冲功能。

缓冲区模块提供了在多线程下使用FIFO队列的能力。封装了入缓冲区和出缓冲区接口,为线程管理模块提供缓冲。

综合配置模块为各个组件提供读取配置信息以及保存、更新配置信息的功能。软件框架如图2所示。

3.3 技术要点

该设备主要的技术要点包含多线程管理、同步双缓冲区和网络数据捕获。

3.3.1 多线程管理[2]

线程(Threads)是比进程(process)更小的执行单元,CPU的调度与时间分配皆以Threads为对象。多线程能够提高多人、多任务程序接口的反应速度,产生Threads毫无困难,要让它们分工容易,而要让它们合作,要花费一些精力,否则,使用线程可能会引发数个潜在性的严重问题。

线程管理模块以面向对象的形式设计,它设计为一个父类(CThread),实现线程启动、暂停、停止等线程基本功能。各个监视、捕获以及接收组件继承于这个父类,自动继承线程管理模块提供的功能。多线程管理模块类图如图3所示。

3.3.2 同步双缓冲区

总线数据记录软件是由数据接收线程和数据记录线程协作完成的,它们之间存在数据同步的问题,为此我们单独设计了同步双缓冲区组件,一个缓冲区用于数据接收,另一个缓冲区用于数据记录,当记录缓冲区空置时,接收缓冲区与记录缓冲区通过指针互换。这样即保证了数据及时的接收,又保证了双线程之间数据的同步。

3.3.3 网络数据捕获[1]

网络数据捕获是利用Sniffer(嗅探器)技术,截获传送给其它计算机的数据报文。该技术被广泛应用于网络维护和管理。它工作的时候就像一部被动声纳,接收着来自网络的各种信息。

数据在网络上是以“帧”为单位进行传输。帧是根据通信所使用的协议,由网络驱动程序按照一定的规则生成的,然后通过网卡发送到网络中。在目标主机的一端按照同样的通信协议执行相反的过程。在正常情况下,网卡读入一帧并进行检查。如果帧中携带的目的地址和自己的物理地址一致或者是广播地址,网卡通过产生一个硬件中断将帧中所包含的数据传送给系统进一步处理;否则将这个帧丢失。

当网卡设为正常模式时,对网络的帧如上面说的一样进行处理和接收,显然这样就不能达到数据捕获的目的,因为我们要捕获的帧不是发给我们的。我们可以把网卡设为混杂模式,这样该网卡将接收所有在网络中传输的帧,无论该帧是广播的还是发送到某一指定地址的,这就为捕获数据形成了物理通道。

虽然网卡可以设为混杂模式捕获数据,但是现在的网络是基于交换机的网络,其数据帧是根据目的地址进行分发的,单个网卡将无法监听到所有正在传输的数据帧。利用交换机的网络镜像技术,可以将某个端口A的发送/接收数据镜像到另外一个端口B,我们只需在端口B利用Sniffer技术捕获数据即可。

4 结束语

武器系统信息化使得一套武器系统必须采用多种总线技术才能完成任务,也使得对应的测试系统必须能够采集记录多种总线的数据。因此研究多总线数据数据记录系统,使多种类型的总线数据能够快速、可靠、并行记录具有重要的意义。本文正是从这一点出发,对武器系统常用的总线进行分析,开发设计了多总线数据记录系统,对于其它的总线,在研究了该总线的特点后,开发相应的数据采集模块,可以方便的集成到该系统中。相信,本套数据记录系统对于提高武器测试系统采集模块的功能具有借鉴意义。

参考文献

[1]王石.局域网安全与攻防[M].北京:电子工业出版社,2007.

[2]BEVERIDGE J,WIENER R.Multithreading applications in Win32[M].Pearson Education,1992.

[3]龚建伟,熊光明.Visual C++/Turbo C串口通信编程与实践[M].北京:电子工业出版社,2005.

总线数据 篇10

FCS(Flight Control System)是现代电传飞机所具备的自动化飞行控制系统。它所依赖的用于传递飞行控制信息的通讯总线,称之为飞行控制总线。FCS总线数据指的是飞控系统工作的完整数据信息,称为百分之百的飞控数据信息,简称100%FCS数据信息。

随着我国航空技术的飞速发展,在飞行试验中不仅总线数据的采集方式发生着改变,而且试飞参数个数急剧增加(从原来的几十到现在成千上万),数据量从几个GB到上百GB成指数增加,及各课题参数处理要求多样,伴随着我院试飞工作的全面开展,后续型号任务的增多,处理人员的短缺等现状。

目前,飞行控制总线数据处理模式采用单机处理,多课题第一时间同时需要数据时,单机处理不能满足处理需求;当课题需要变更参数时,必须经过“编写文档→领导签字→提交文档”方可进行处理。针对以上的现状和问题,设计了飞行控制总线数据网络化处理软件。在C/S、B/S多层体系架构的飞行试验数据处理系统下,通过接收客户端选择的参数信息、时间段信息和数据信息,调用该网络化处理软件进行处理,在服务器端运行处理数据并回传结果数据给客户端,解决了单机版处理效率低和多课题参数处理难的问题。

1 软件运行结构图

以飞行试验数据处理系统为平台[1],利用分布式网络计算技术,以100%FCS中间件的形式进行数据处理。可以浏览、查询和下载相关数据信息,根据自己的需要,定义所要处理的参数、时间段等信息,实现海量试飞数据的快速处理,并可以利用系统提供的各种数据分析工具,实现数据报告输出和数据分析计算,解决了面向多用户数据处理、数据共享难题。分布式网络计算实现机制。用户通过浏览器实现数据处理服务请求的准备,服务器接到服务请求后,启动数据库系统中的100%FCS中间件接口软件,利用存储在阵列的试飞数据文件,完成用户的服务计算请求,然后将结果返回给数据处理系统。运行结构图如图1所示。

2 软件设计

2.1 软件设计结构框图

该软件采用模块化设计思路[2,3,4],主要由接口解析模块,参数校线解析模块,原始数据块整理模块和数据解析模块4个模块进行数据的处理。其软件的结构框图如图2所示。

通过客户端自主生成的接口信息文件,服务端通过解析接口信息,获取处理软件要处理的参数名称、个数,参数类型,时间段信息以及数据文件、校线文件、结果文件等的信息。

(1)参数校线解析模块

对100%FCS校线文件进行分析,获取不同的表号的参数信息,包括参数名称,参数类型,参数校线等信息进行分类存储,完成校线文件的解析,为参数数据的提取作好准备。

(2)原始数据块整理模块

根据100%FCS参数输出数据格式的特点,对原始数据进行整理,读取一帧数据,如果接收到的FCS数据块个数超过了定义的完整FCS数据块个数,那么就将这个数据块丢掉;如果接收到的FCS数据块个数等于定义的完整FCS数据块个数,那么就进行下面的数据解析模块处理;如果接收到的FCS数据块个数小于定义的完整FCS数据块个数时,需要考虑续接数据问题。

(3)数据解析模块

通过原始数据块整理模块取得完整的FCS数据块结合校线解析模块对每块数据进行添加校线,然后结合接口解析模块中的参数名进行数据解析,根据飞行试验数据处理系统接口输出文件格式要求,所有输出信息文件在服务器上存储在用户之前已经建立的任务单号文件夹内,计算结束后,返回给客户端和服务器上存储的任务单号相同的文件夹,用户通过点击系统界面下的输出报告输出相应的文本文件,码值文件。

2.2 软件设计总流程图

100%FCS总线数据网络化软件设计针对新型飞控数据采集器的特点,结合飞行试验数据处理系统软件的调用接口协议,应用分布式中间件技术编写了基于Web下的100%FCS总线数据网络化接口软件,为所有需要100%FCS总线数据处理的型号进行网络数据处理打下坚实的基础。如图3所示。

3 分布式中间技术

分布式中间件是存储在计算服务器的应用程序,用户发出分布式计算请求后,由服务器软件启动分布式计算,完成用户的数据处理任务。

分布式中间件[5]与用户应用端的分布式计算监控ActiveX控件之间需要进行信息通信,监控计算过程的状态。

针对非结构化的100%FCS试飞数据,将100%FCS数据处理软件以分布式中间件形式嵌入到试飞数据处理系统中,借助该系统,利用分布式中间件技术,通过和数据处理系统之间协调通信,软件快速地进行数据处理,并准确的将结果信息返回给数据处理系统,见图4。

(1)客户端ActiveX根据调度服务器列表中的IP及端口号循环尝试建立Socket通信[6],发出计算请求;

(2)客户端ActiveX与调度服务器建立连接后,调度服务器经过负载均衡计算,返回给客户端ActiveX一个计算服务器的IP及端口号;

(3)客户端ActiveX与计算服务器建立Socket连接;

(4)客户端ActiveX发出执行计算命令;

(5)计算服务器接收到计算命令后,启动确定的分布式中间件执行分布式计算任务,并将状态信息输出到控制台,计算服务器中的状态监控程序用管道技术[7]将分布式中间件的输出作为自己的输入,并通过Socket方式返回给客户端ActiveX;

(6)客户端ActiveX接收任务执行的状态信息,显示给用户;

(7)当分布式中间件执行完毕,计算服务器中的状态监控程序将最后的结果文件通过Socket传给客户端ActiveX;

(8)客户端ActiveX控件将文件保存至客户端,分布式计算结束。

4 使用情况

通过上述的软件流程图,在此设计了飞控网络化数据处理软件,实现了非结构化的飞行控制总线数据网络化处理,有效解决了处理人员紧缺、数据处理效率低的问题。图5为某型号100%FCS原始数据截取图。图6为调用100%FCS网络化数据处理软件处理图4数据的结果文件。

5 结语

100%FCS总线数据处理软件在科研飞机试飞数据处理中有着举足轻重的作用。本次通过飞行试验数据处理系统平台实现了100%FCS总线数据网络化处理,大大地提高数据处理效率。目前该网络化软件已经应用于多个型号的数据处理当中,数据处理速度完全能够满足我院“数据处理不过夜”的要求,数据处理结果已经成为试飞工程师排除系统故障的重要依据,为型号试飞的顺利进行提供了可靠的数据。

摘要:为了解决飞行控制总线数据处理效率低和多课题同一时间完成参数数据处理难的难题,在数据处理方法上提出新思路,以飞行试验数据处理系统为平台,采用分布式中间件技术,设计了飞行控制总线数据网络化处理软件,实现飞行控制总线数据的并发处理和数据分发。重点介绍了软件的体系结构、功能模块、算法设计,目前该网络化软件已经应用于多个型号的数据处理当中,处理效率满足飞行试验数据处理的需求。飞行控制总线网络化数据处理方法为随后的1553b总线数据网络化,FC总线数据网络化提供了技术参考。

关键词:飞行控制总线数据,网络化处理,软件设计,分布式中间件技术

参考文献

[1]王建军,党怀义.基于Web的分布式试飞数据处理系统结构设计[J].计算机测量与控制,2010,18(6):1452-1454.

[2]全国信息技术标准化技术委员会.GB/T8567-1988计算机软件产品开发文件编制指南[S].北京:中国标准出版社,1989.

[3]国防科工委.GJB438-1988军用软件文档编制规范[S].北京:中国标准出版社,1989.

[4]国防科工委.GJB437-1988军用软件开发规范[S].北京:中国标准出版社,1989.

[5]王柏,王红熳.分布计算环境[M].北京:北京邮电大学出版社,2000.

[6]STEVENS D L.用TCP/IP进行网际互连[M].北京:电子工业出版社,2001.

上一篇:饲料企业的营销管理下一篇:群众美术文化