ISA总线（精选4篇）
ISA总线 篇1
1. 前言
ISA总线是工业标准总线架构,在工控领域中历史悠久,是最早的系统级总线。ISA总线有时也称作I/O设备总线,可用来连接低速I/O设备。ISA总线作为工业总线的标准架构虽然如今在商业机中被后来的PCI总线挤出了历史舞台,但是由于利用ISA总线可以很方便地扩展中低速的I/O端口,因此在工业控制计算机中都保留了ISA总线。
USB总线协议从1995年11月由Intel和Microsoft公司倡导发起后,得到了迅速的发展,从最初的0.7到现在普遍使用的2.0版本,USB以其优越的热插拔特性得到了广泛的应用,USB总线取代传统的老式接口必将成为一种趋势。
市场上虽然出现了很多USB总线到其它总线转接的转换板,但是还没有出现USB总线到ISA总线转接的转接板,这正是本文研究的重点。
2. USB总线介绍
一个基于计算机的USB系统可以在系统层次上分为三个部分:USB主机、USB设备、USB互联。通用串行总线通常被称作USB总线,USB是Universal Serial Bus的简称。USB总线是连接外部设备的一个串口总线标准,它可以同时处理计算机与具有USB接口的多种外设之间的通信。
USB总线是通过总线枚举来识别设备的接入和移除的。一般而言总线枚举是指对总线上接入的USB设备进行识别和寻址操作。对许多总线而言,这一工作都是在启动时完成的,并且所搜集的信息都是静态的,而USB技术则允许在任何时候从USB总线上接入或拔除USB设备,因此USB总线的总线枚举操作是一种持续执行的工作。而且,USB总线枚举还包括发现和处理设备的移出。这是USB与以往一些总线技术的区别。
USB外设普及之后,将会使得PC机箱后面的各式各样繁杂的连接线变得简单,大多数老式的接口将被淘汰,如ISA接口、PS/2接口、串并行接口等,取而代之的是各种USB接口的外设。
3. I SA总线介绍
ISA总线最早是作为一种系统总线的,用在IBM-PC、IBM-PC/XT系列计算机当中,后来被标准化为工业总线标准,并且产生了深远的影响。由于技术的发展,ISA总线的传输速率跟不上处理器的速度,从而被其它总线所取代。然而由于ISA总线的低速使得其与现在的外设速率十分匹配,适合作为一种外围设备总线,用于扩展设备接口。并且ISA总线的地址线是非常多的,可以连接数量庞大的设备。综合这两点原因,ISA总线在工业控制领域仍然占有一席之地,并且ISA总线工业领域中的应用还会持续一段很长的时间。
ISA总线的引线分为:地址线、数据线、控制线、状态线和辅助与电源线五类。
(1)地址线:8位ISA的地址线是A0~A19,16位ISA在原来的基础上增加了LA17~LA23七根地址线。
(2)数据线:8位ISA的数据线是D0~D7,16位ISA在原来的基础上增加了D8~D15八根数据线,变成了16位的数据总线。
(3)控制线:包括中断请求线IRQ2~IRQ7;请求输入线DRQ1~DRQ3;DMA响应信号输出线;地址允许信号输出线AEN;地址锁存允许输出信号线ALE;I/O口读写输出信号线;存储器读写输出信号线;系统复位信号线等。
(4)状态线:I/O通道就绪输入信号线(I/O CH RDY),通道奇偶校验信号输入线。
(5)辅助与电源线:为总线设备提供电源。
ISA总线的这种结构使得其非常容易与单片机等控制器相连。
4. USB总线和I SA总线转接的实现
4.1 转接卡的设计原理
该转接卡利用CH375芯片完成USB设备端的设计,由CH375接收上位机传送过来的数据,再经过单片机处理后发送到ISA总线。单片机替代工控机总线控制器产生ISA总线的控制信号,并且CH375芯片屏蔽了Windows操作系统下的底层驱动;提供了上位机和下位机的接口函数以及与单片机等MCU的硬件接口。
4.2 CH375芯片介绍
CH375芯片是一个USB总线的通用接口芯片,支持USB-DEVICE/SLAVE设备方式和USB-HOST主机方式。CH375芯片在本地端提供了通用的被动并行接口和点对点的串行接口,可以方便地挂接到单片机/DSP/MCU/MPU等控制器的系统总线上。它内置了USB通讯中的底层协议,屏蔽了复杂的底层驱动。CH375芯片内置了电源上电复位电路,一般情况下不需要外部提供复位。
4.3 转接卡的硬件设计
该转接板卡通过USB接头和上位计算机连接,通过ISA接口插接在下位机的ISA插槽上。图1为其PCB图。
4.4 转接卡的软件设计
本设计中上位机用户界面程序是使用VB语言来编写的。VB语言是一种比较简单的面向对象的程序设计语言。图2是主程序界面,通过不同的按钮可以选择相应的程序进行操作。
上位机程序最主要的任务是将用户想要发送给I/O设备的数据准确地发送到设备,因此要解决的问题有:要发送到哪个设备、发送什么样的数据。这两个数据在实际应用中最终是要由主控制程序来决定的。例如音乐喷泉控制系统,哪个设备要喷水,哪个灯要亮,这些都是通过主控制程序发送数据给相应的设备来实现的。
为了便于以后的调试,本文调试程序设计成这两个数据均由用户手动输入。如图3和图4所示。
5. 转接卡的具体工程应用
以音乐喷泉控制系统为例,该系统从整体上说是由上位工控机、下位工控机和被控设备组成的。如图5所示,上位机和下位机通过专用的37针连接线连接,下位机和显示卡也是通过37针连接线连接的,显示卡通过控制柜再将控制信号接到被控设备,从而实现对实际被控设备的控制。
本转接卡在原来的控制系统中的应用,只要对上位机软件控制程序稍作修改就可以使用。并且提供了上位机的接口函数,这就使得本转接卡可以很方便地应用于音乐喷泉控制系统。
6. 结束语
本转接卡也可以很方便地应用于各种工控系统,但要注意,这块转接卡只接了读写控制信号,其它控制信号没做处理,因此只适用于简单的I/O口扩展。这是考虑到现在ISA总线的作用主要就是用来做I/O口扩展的。
参考文献
[1]易先威,刘伟,何方.基于ISA总线的USB协议栈的设计与实现[A].中国科学院,2005,11.
[2]边海龙,贾少华.USB2.0设备的设计与开发[M].北京:人民邮电出版社,2004.
[3]李肇庆,廖峰,刘建存.USB接口技术[M].北京:国防工业出版社,2004.
[4]Internal USB hub[N].Research Disclosure,2007.
ISA总线 篇2
总线广泛应用于计算机、工业生产及各种测试设备。ISA总线为IBM公司推出的基于80286CPU的PC/AT微型计算机用扩展总线标准,MMИ总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMИ总线之间数据及控制信息的交换。在某型导弹测试设备中,工控计算机采用了ISA总线,而俄制测试设备采用了MMИ总线,2种总线数据模式和传输制式不同。本文以FPGA为核心,设计了ISA总线/MMИ总线2种总线之间的数据和控制指令转换电路,实际应用证明了该电路的可靠性。
1ISA总线和MMИ总线简介
1.1 ISA总线
ISA(Industrial Standard Architecture)总线是IBM公司于1984年进一步扩充XT总线标准而形成的。ISA总线标准支持24位的地址线、16位的数据线;支持11级中断IRQ3～IRQ7,IRQ9～IRQ12,IRQ14～IRQ15;支持7个DMA传输通道DRQ0～DRQ3,DRQ5～DRQ7;支持主从控制、I/O等待和I/O校验等功能。为了与XT总线保持向下兼容,ISA总线在信号功能的定义和物理接口上均作了特殊的安排,即保持原有的XT总线不变,重新增加一个36线的连接插槽,分成C,D两面,扩充的功能设计在C,D两面的信号线上[1]。其引脚定义如下:
(1) 数据总线SD0～SD7。SD0～SD7为8位双向三态数据总线,在芯片和主接口间传输命令、数据和状态。SD7为最高位。
寄存器选择引脚为SA4～SA9,SW DIP-6(板基址011001)和
(2) 地址信号SA0～SA3。I/O读写操作时作为转换电路上FPGA芯片内的寄存器选择信号。
(3) 读写信号
(4) 中断信号INTR。中断状态寄存器某使能中断为真时,INTR有效。对INTR的有效声明没有最小脉宽要求。
(5) I/O通道准备好信号IO CHRDY。IO CHRDY变低,表明当前I/O周期需要被延长。写周期中,当数据从ISA总线上被锁存时IO CHRDY变高。读周期中,数据有效时IO CHRDY变高。进行寄存器读写时IO CHRDY被拉低。IO CHRDY引脚用集电极开路逻辑门驱动,因此此信号会由一个内部上拉电阻上拉至逻辑高电平。
(6) 复位信号RESET。RESET信号有效时,触发转换模块,使FPGA硬重启。
1.2 MMИ总线
MMИ总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMИ总线之间数字及控制信息的交换,其基本技术性能如下:
(1) MMИ总线采用异步、字节串行、位并行、双向信息传输方式。
(2) MMИ总线采用负逻辑,模块服务请求信号(ЗОМ)和转换结束信号(КПp)除外。低电平电压为0～0.6 V,表示逻辑1(对于服务请求信号ЗОМ和转换结束信号КПp,逻辑1的电平为2.4～4.5 V);高电平电压为2.4～4.5 V,表示逻辑0(对于服务请求信号ЗОМ和转换结束信号КПp,逻辑0的电平为0～0.6 V)。
(3) 总线上挂接的程控单元模块最多为16个(包括控制器)。
(4) MMИ总线中最多包含92根信号线路。一个程控单元模块内所使用的线路最多不超过50根,最少不少于15根。每一个具体的程控单元模块所用的线路数量,可根据此模块的具体技术要求确定。
(5) 程控单元模块与MMИ控制器间总线电缆的最大长度不应超过1 m。
(6) 总线内的信息传输最大速度由程控单元模块与MMИ总线的信息处理能力决定,最大不超过100 Kb/s。
(7) 总线控制器与程控单元模块间的连接方式有2种:链型连接及星型连接。链型连接总线上的所有装置,包括控制器,都是并行连接的;其中的信号可以单向或双向传输;星型连接总线将MMИ控制器与单个程控单元模块一对一地连接到一起,其中的信号单向传输。
(8)MMИ总线线路可分以下6类:
数据线:“1 pИM,…,8 pИM”线路(数据总线);第1电平地址线——“Адр.ЭМ”线路(程控模块单元地址);第2电平地址线——“А0…А15”线路(信息寄存器地址);同步线——“Гт”(准备好),“Прием”(接收),“Выд.”(发送),“КнП”(传输结束)线路;控制线——“ИАЭМ”(初始化),“Запуск ЭМ”(触发),“ПОЭМ”(串行询问),“Ком.1……Ком.16”(控制指令)线路;中断线——“ЗОМ”(请求服务),“КПр”(转换结束)线路。
程控单元模块从MMИ控制器接收的所有指令都是寻址指令。在中断线内,模块服务请求信号“ЗОМ”具有高优先级,转换结束信号“КПр”具有低优先级。
2硬件设计
2.1 工作原理
如图1所示,转换电路由FPGA芯片EPF10K30-RI208-4、FPGA配置器件EPC2LI20、接收缓冲电路、地址比较电路和总线接收电路组成。工作原理如下:当转换电路工作时,首先根据FPGA配置器件内的文件对FPGA芯片进行自动配置,当ISA总线相应地址位与6位拨动开关值匹配时(拨动开关为预设待转数据模块地址),选中需要转换数据的地址,然后由ISA数据总线发送数据或命令,FPGA芯片中的译码电路结合地址总线信号和控制总线信号将控制数据转为MMИ总线对后级程控模块的控制指令,对后级模块实现控制。
当传递某MMИ程控模块的数据时,首先将MMИ程控模块初始化,然后由ISA总线发送“模块选址”数据,写入FPGA中地址寄存器后,经译码产生选址信号,并由触发器保持。选址后,ISA总线发送“初始化”指令,写入命令寄存器后,经译码产生初始化信号。当监测到“准备好”信号时,说明初始化成功,发送“清除模块选址”信号。
MMИ程控模块接收信息时,在被寻址且发出准备好信号后,ISA总线将要写入程控模块的数据先写入FPGA中的数据输出寄存器中,然后发送到MMИ数据总线上,发出“Прием” 接收信号,程控模块根据此信号将数据写入相应信息寄存器。信息接收结束后,取消“Прием” 接收信号,取消MMИ数据总线上数据。程控模块准备接收新的信息字节,并产生准备好的信号。
程控模块发送信息时,在被寻址且发出准备好信号后,由ISA总线控制沿“A0～A2”线路指定接收信息寄存器地址,并发出“Выд.”发送信号,程控模块根据此信号从发送信息寄存器沿MMИ数据总线发出信息字节,所发出的信息字节被读取到FPGA中的数据输入寄存器后由ISA总线控制读出。
2.2 FPGA配置器件电路
FPGA配置器件电路如图2所示,EPC2LI20为配置芯片,工作电压5 V或3.3 V,支持在系统编程(ISP)和菊花链配置,可重复编程;EPF10K30R1208-4为Altera 公司生产FPGA芯片,工作电压为5 V,包含逻辑单元1 728个,存储位数12 288位;JP为通过Quartus Ⅱ软件对配置芯片进行程序烧写接口[2]。
该配置电路采用PS配置方式,首先通过Quartus Ⅱ软件将FPGA的逻辑程序写入配置芯片EPC2LI20,该芯片数据具有掉电保护功能。上电后,配置芯片和FPGA同时复位,然后FPGA向配置芯片发送程序下载请求,配置芯片将存储的逻辑程序写入FPGA,对FPGA进行配置,配置完成后,FPGA内部的寄存器和I/O管脚均被初始化。完成初始化程序后,FPGA按照设计的逻辑功能正常工作,即按要求实现两种总线之间的数据转换。
2.3 地址比较电路
地址比较电路如图3所示。74SL14为带滞环比较的反向缓冲器,74SL85为4位数字比较器,6位的拨码开关为预存待转数据程控模块地址,74SL00为反向缓冲器[3,4]。拨码开关共有6位,每1位都可以是逻辑高电平“1”或是逻辑低电平“0”,故该拨码开关共有26个组合,可以代表26个程控模块的地址。如图3所示,拨码开关为011001,代表将要进行转换的数据来自地址为011001的程控模块,当控制信号给定的地址A27～A22与011001相符时,74SL00输出低电平,该低电平与ISA总线的读控制信号
3程序设计
实现ISA总线/MMИ总线之间的数据转换流程图如图4所示。程序开始后,首先与拨码开关比较得到待转换数据程控模块的地址,然后FPGA通过配置芯片进行初始化,初始化完成后,待转数据程控模块的地址写入FPGA,FPGA自动分配传输数据的通道;然后,由ISA总线(MMИ总线)发出数据传输请求信号,当MMИ总线(ISA总线)准备好接收数据后,发一个应答信号给ISA总线(MMИ总线),表示数据传输准备好,然后进行数据传输,一直到数据传输完毕;发送的数据写入接收端的数据缓冲器,MMИ总线(ISA总线)从数据缓冲器读出输出的数据发送到相应的程控模块,从而完成从ISA总线(MMИ总线)到MMИ总线(ISA总线)的数据转换[5,6]。
4实验结果
应用设计的ISA总线/MMИ总线转换电路以串行方式对一组数据进行转换。ISA总线向MMИ总线传输数据的实验结果如图5(a)所示,当ISA控制信号发出询问脉冲(第2个波形第1个脉冲)时,MMИ总线给出应答信号(第4个波形第1个脉冲);收到MMИ总线给出的应答(同步)信号后,ISA总线将数据信号11010101发送(第3个波形);由于MMИ总线数据信号采用的是负逻辑,因此,MMИ总线上收到了发送的信号00101010(第5个波形)。实验结果证明,设计的电路可以实现ISA总线到MMИ总线的数据转换。由MMИ总线向ISA总线传输数据的实验结果如图5(b)所示,当MMИ总线发送的数据为00110011时,ISA总线接收的数据为11001100。
用设计的电路插板更换导弹测试设备上的俄制电路插板,并用测试设备对某型导弹进行常规测试,测试结果符合测试要求。实际应用证明,设计的电路达到设计目的,可以可靠地实现ISA总线/MMИ总线之间的数据转换。
5结语
ISA总线和MMИ总线是2种完全不同的总线,ISA总线采用美制标准,而MMИ总线采用俄制标准,因此在俄制测试设备中,ISA总线/MMИ总线的转换电路板是必备的。本文设计的电路完全能代替俄制电路板实现数据转换功能,极大提高了部队装备的保障力;同时,由于俄制电路板价格较贵,因此采用国产器件实现的该转换电路也具有较高的经济价值。
摘要：某型导弹测试设备控制总线为通用的ISA总线,而通信接口总线为非标准的MMИ总线。在此以FPGA为核心设计了一种ISA总线/MMИ总线转换电路,该电路可以完成2种制式的数据和控制指令转换。给出了转换电路原理框图、FPGA配置电路和地址比较电路原理图。实验结果表明该电路具有转换数据准确,工作可靠等优点。实际应用表明,该电路完全能达到测试设备的要求。
关键词：FPGA,ISA总线,MMИ总线,数据转换
参考文献
[1]贺小亮,李艾华,王帆胜.基于ISA总线的数据采集卡的设计及应用[J].电子测量技术,2008,31(6):129-130.
[2]曲伟,孙志安.基于FPGA实现高速串行链路数据恢复的方法[J].计算机测量与控制,2011(19):219-221.
[3]李海峰,汪毅,陈晓冬,等.基于FPGA的单探测器偏振OCT信号解调系统设计[J].现代科学仪器,2011(7):15-17.
[4]麻志鹏,沈小林.PCI总线接口的FPGA设计与实现[J].2011(11):95-99.
[5]马彧,王丹利,王丽英.CPLD/FPGA可编程逻辑器件实用教程[M].北京:机械工业出版社,2006.
ISA总线 篇3
数据采集系统在电力、电子、航天、航空、精密仪器、实时控制等领域都得到了广泛的应用。目前正朝着高速、高分辨率、高集成化、高可靠性方向发展。随着计算机技术的进步, 各种类型的计算机在生产、生活中得到了越来越广泛的应用[1]。基于计算机的数据采集系统可以充分的利用计算机强大的处理能力, 而且具有很好的通用性、易用性。因此, 目前许多科研人员都在开展计算机数据采集系统的研究。本文旨在研究一套超声信号的计算机采集系统, 该系统是智能化、图象化的现代超声检测设备中必备的装置, 是实现对超声信号进行综合分析的基础, 是从根本上提高超声检测灵敏度的可靠性的关键设备。
1整体方案
本设计是基于ISA总线标准的数据采集系统, 适用于具有ISA总线的所有计算机, 具有很好的兼容性。该数据采集卡对CPU处理系统没有过高要求, 从目前广泛使用的64位处理机到早期的16位处理机均能胜任, 操作系统可选用MS-DOS, WINDOWS、UNIX等, 在硬件安装上, 操作也非常简单, 使用时只需将接口卡插入机内任何一个ISA插槽内即可, 信号电缆从机箱直接接入。本数据采集卡的模拟信号有卡前端的DB37型插头输入, 允许对8路模拟信号进行采集, 采用单端输入方式, 插头外可提供+5 V和+12 V电源。
1.1数据采集卡的组成及工作原理
本卡以可编程逻辑器件8255为控制核心, 以A/D0809作为数据转换芯片, 将模拟电压信号转换为一系列二进制代码。通过ISA总线传送到计算机内部, 由计算机进行处理, 其逻辑框图如图1。
从图1可以看出, 基于ISA数据总线的数据采集卡主要包括以下几部分电路:信号输入电路、前端电路 (阻抗变换电路、采样/保持电路) 、模/数转换电路以及时钟逻辑电路。在A/D转换期间, 外部输入的模拟信号首先经模/数转换器变成数字信号, 在软件程序的控制下, 写入到8255, 采样停止后, 数据通过接口输送到计算机内部, 随后即可对其进行各种需要的分析与处理。此电路的核心芯片选用8255实现, 8255A是Intel公司生产的可编程输入输出接口芯片, 它具有三个8位的并行I/O口, 具有三种工作方式, 可通过程序改变其功能, 因而使用灵活方便, 通用性强, 可作为单片机与多种外围设备连接时的中间接口电路[2]。
1.2信号输入电路
信号的多路输入/多路选择是一种广泛用于计算机系统和通信系统的技术。本采样板采用一个37针插件DB1与外部电路进行联系它是从多个信号源中, 选择一路或几路信号进行输入。
1.3前端电路
前端电路 (阻抗变换电路、采样/保持电路) 是数据采集卡的前端输入电路, 利用LM318芯片组成射极跟随器和LF398组成采样/保持器来实现, 利用射极跟随器的高阻抗输入, 低阻抗输出, 将外界输入信号与电路板隔离开, 避免因外界信号的过大而烧坏电路板;利用LF398采样速度快、精度高、下降速度慢等优点实现信号的采样和保持[3]。
1.4多路选择电路
多路选择电路采用模拟开关CD4066实现, 因本数据采集卡实现对八路信号的采集, 其中第一路和第二路采集的是检波信号, 即信号的峰值点, 当输入电压信号经LM318隔离输出后, 经过二极管限幅, 对电容充电, 当充电达到最大值时, CD4066打开, 电容通过R5放电, 峰值电压信号被采集, 然后经LF398放大输出到ADC0809。
1.5 A/D转换电路
A/D转换电路是数据采集卡上最重要的组成部分, 它的性能决定着整块采集卡的性能。它与单片机8255连接电路原理图如图2所示, 在采样期间, 在时钟信号CLOCK的上升沿配合START信号将信号采回, 然后在ALE信号的作用下送至8255[4]。
1.6时钟逻辑电路
目前计算机内部自带时钟大多在几M以上, 而8255的工作时钟在500 k以下, 所以要对计算机ISA总线提供的时钟进行分频, 分频电路采用74LS197实现, 让其输出端Q0、Q1、Q2、Q3分别为一分频、二分聘、四分频、八分频, 分频后输出采用短路环形式, 根据不同计算机的ISA总线提供的不同时钟采用不同的分频形式。
2系统软件设计
采集卡驱动程序应具有控制采样的启动与结束、显示采集到的超声信号、可以把采集到的数据存储到硬盘上的功能。控制程序首先对采样系统的硬件系统进行初始化处理, 然后对一通道和二通道进行数据采样[5], 采样结束后延迟一定的时间 (采用查询方式, 等待ADC0809转换结束) , 读取数据, 进行显示、存储。具体程序由于篇幅原因未在此写出。
3数据采集系统性能测试
数据采集卡及其驱动程序制作完成后, 将本卡安装于ISA总线插槽内, 对其软硬件进行了测试。结果显示:.硬件电路连线良好, 没有出现需焊点和断线现象;各芯片供电电压正确, 芯片都能独立正常工作;观察ADC0809的触发信号、A/D转换结束信号、输出允许信号, 时序正确;观察各通道显示波形, 与输入波形相符合。从而证明本文研制的超声信号计算机采集系统, 已达到工程应用的标准, 可以用于超声检测的实际应用中。
4结束语
本数据采集系统是结合基于计算机的测量软硬件产品来实现灵活的、用户自定义的测量系统。本文详细阐述了基于ISA总线的超声信号计算机的数据采集系统。该系统对于实现超声信号的实时处理以及超声检测的自动化、图像化具有非常重要的工程应用价值。
摘要：介绍了基于ISA总线的超声信号计算机数据采集系统的硬件构成, 编写了采集卡的调试程序, 建立了完整的超声信号计算机采集系统。测试结果表明, 本卡可较好地完成超声信号峰值采集及保存, 满足了对超声信号的数据采集的要求。
关键词：超声信号,数据采集,ISA总线,A/D转换
参考文献
[1]王从民.数据采集系统的开发与应用[J].自动化仪表, 1994 (11) :21-23.
[2]徐曾澍.多功能单片计算机数据采集系统[J].哈尔滨建筑工程学院学报, 1994 (2) :33-35.
[3]杨拥民.单片机在数据采集中的一种应用[J].黑龙江自动化技术与应用, 1994 (1) :55-57.
[4]曹茂永, 冯彦军, 张逸芳.单片机高速数据采集系统[J].数据采集与处理, 1997 (2) :38-39.
ISA总线 篇4
关键词：ISA总线,计算机,DSP,通信
基于开放式数控系统最突出的优势在于: (1) 可移植性; (2) 可伸缩性; (3) 可互换性; (4) 可拓展性, 因此已逐步取代传统意义上基于封闭式的数控系统, 成为了数控技术的主流研究方向。在此类数控系统当中, 运动控制卡的模式建立在上下位机基础之上实现, DSP作为整个运动控制卡的核心, 在提升系统通信能力方面有着不可替代的重要意义。
1 数控系统基本结构及通信方式
DSP处理器大多为32位定点处理模式。此类处理器常规运行状态下的实时处理能力能够达到每秒150MI单位以上, 与之相对应的指令周期可达到6.67ns, 意味着该处理器在控制功能方面的实时性较好。将其应用于开放式数控系统的关键在于:针对不同类型的控制对象采取针对性的控制程序编写方案, 确保各类电机能够实现联动动作, 由此引导数控系统完成对不规则零件的加工工作。在整个数控系统保持正常运行的状态下, 运动控制卡与上位机之间的通信需要建立在ISA总线的基础之上实现, 并借助于驱动电路实现对电机运动动作的合理控制。与此同时, 上位机在对加工供电进行预处理的基础之上, ISA传递粗插补指令至下位机DSP当中。经由DSP负责完成对电机运动动作的控制, 同时可支持对加工状态的切换。同时, 整个系统的逻辑控制在FPGA支持下完成。
在整个数控系统的运行过程当中, 最关键的一点是如何实现PC机与下位机DSP之间的通信功能。这一点可以从如下方面进行分析:相对于中央处理器与外设而言, 它们之间实现数据传输的主要方式有几种类型 (查询式、中断式、DMA传送式) 。其中, 若采取查询式实现数据传输, CPU不具备对状态字进行读取与检测的功能, 在外设未达到传输标准的情况下, 需要CPU处于运转状态下等待, 因此大大降低了CPU工作的实时性;而若采取DMA传送式实现数据传输, 尽管对于较大的数据量通信环境有良好的适应性, 但对于存储器的访问仅支持单机完成。再加上整个开放式的数控系统在数据传输方面充分考虑实时性的问题, 因此通信量不会较大, 故而将数据传输方式选取为中断式。
在中断式的数据传输模式作用之下, 需要给双口RAM两侧分别分配相应的存储单元。以右侧地址为例, 在DSP面向其所对应储存单元进行输入操作的状态下, 左侧所对应的中断标志信号会切换至有效状态, 并在主机对中断指令进行响应的基础之上, 面向右侧储存单元进行输入操作, 对中断标志信号进行清除处理。需要注意的一点是:在PC与DSP相互实现通信的过程当中, 仅支持对同侧邮箱的输入功能, 以及对对侧邮箱的输出功能。
2 WDM驱动程序
Windows系统与个人PC计算机之间通信功能的实现需要依赖于设备驱动系统完成, 在ISA总线以及DSP的共同影响下, 整个数控开发系统所选取的驱动程序编写方案为WDM模式。此种驱动程序模型当中至少覆盖了两个驱动子程序, 一个作为硬件设备的驱动, 另一个作为总线驱动。其中, 前者的主要驱动任务是:对I/O初始化状态下所生成的中断事件进行驱动, 面向终端用户提供可靠且合理的控制方案;后者的主要驱动任务是:实现计算机主机与管理硬件系统的可靠连接。所产生的IRP首先需要被传输至设备堆栈当中的最顶层驱动程序位置, 按照上层过滤器驱动→功能驱动→下层过滤器驱动→总线驱动的方式逐步过滤至下层。在各层驱动过程中, 可直接对IRP的处理方案进行选取。
在明确WDM模型结构的基础之上, 就需要展开对驱动程序创建工作的研究。考虑到整个开放式数控系统的适应性, 因此在应用程序的创建方面选择Win 32作为主工具。因此, 在驱动程序与应用程序联动运行的过程当中, 两者之间的通信需要借助于如下方式实现:在对WDM驱动程序进行安装处理之前, 需要对所生成的“*.inf”格式文件进行修改, 并将其生成至“..sysobjchki386”地址下, 并按照系统所提供的WDM范例, 参照向导进行安装。安装完成后, 还可通过对SymbolLoader加载程序工具的实现, 对驱动程序进行加载与调试。
3 结语
在引入中断式传输方式的基础之上, 使得PC与DSP所对应的数据传输通信质量得到了大大提升。同时, 配合对WDM驱动程序的合理开发, 使得设备配置信息的生成质量明显提高。上述基于对ISA总线的计算机与DSP通信技术的开发与实现经验, 望能够为后续实践工作提供一定的参考与帮助。
参考文献
[1]王洪升, 钱峰, 田蔚风等.多DSP与PC机串行通信技术[J].仪表技术与传感器, 2004 (11) :46-49[1]王洪升, 钱峰, 田蔚风等.多DSP与PC机串行通信技术[J].仪表技术与传感器, 2004 (11) :46-49
[2]张锐.SPI接口协议实现的DSP与其它设备的通信技术[J].电工技术, 2003 (11) :36-37[2]张锐.SPI接口协议实现的DSP与其它设备的通信技术[J].电工技术, 2003 (11) :36-37
[3]毛剑琳, 伍星.单片机数据采集系统与TMS32OC31通信技术的研究[J].振动、测试与诊断, 2000, 28 (Z1) :213-216[3]毛剑琳, 伍星.单片机数据采集系统与TMS32OC31通信技术的研究[J].振动、测试与诊断, 2000, 28 (Z1) :213-216