DSP嵌入式系统（共10篇）
DSP嵌入式系统 篇1
0 引言
本文基于DSP处理器进行了数据采集与信号处理系统设计,利用DSP芯片实现数据通信、数字信号处理以及信号采集、分析与存贮功能。数据采集与信号处理系统主要由控制单元、显示器、通信单元及光电隔离电路组成。在控制单元中,主要进行了与主控DSP微处理器进行工作连接的时钟电路、复位电路及其他外围器件构成电路的设计,实现用于处理外部信号及数据,发布控制命令,完成与上位机的通信功能。本文主要给出控制单元及系统的软件设计。
A/D转换器是数据采集部分的核心器件,其性能的优劣对整个系统的性能起着至关重要的作用,因此要提高数据采集的精度和速度,就必须使用高速、高精度的A/D转换器。
本设计在对AD转换器进行选择时,主要从以下多方面来考虑:A/D转换器位数、A/D转换器的转换速率、满刻度误差、线性度、环境参数要求如输入范围、工作温度范围、供电要求、抗干扰性能等,以及数据接口要求,还综合考虑了测量不确定度、良好的低噪声特性、芯片体积以及是否拥有SPI数字接口,线路设计简单等因素[1]。综合AD转换器的各种性能指标,24位AD转换器选用LTC2400。
1 嵌入式系统的设计
本项目所研制的嵌入式系统是基于DSP处理器实现数据通信、数字信号处理以及信号采集、分析与存贮功能。该系统主要由控制单元、显示器、通信单元及光电隔离电路组成。这里主要阐述控制单元及系统软件的设计。
1.1 控制单元的设计
本设计中基于DSP的嵌入式控制模块电路原理如图一所示。
嵌入式控制模块电路主要由主控DSP微处理器、时钟电路、复位电路及其他外围器件构成,用于处理各种外部信号及数据,发布控制命令,完成与上位机的通信功能。
时钟电路采用XTAL2和XTAL1之间外接6MHz的石英晶体与内部放大器构成片内振荡器产生系统时钟。
复位电路采用上电自动复位。上电自动复位是通过电容充电来实现的。只要VCC的上升时间不超过1ms,就可以实现自动上电复位,即接通电源即可完成系统的复位初始化。
1.2 嵌入式系统的软件实现
嵌入式DSP系统的软件采用C语言编写,主要由嵌入式系统初始化程序、主程序、数据采集程序等组成。
嵌入式系统初始化程序主要完成对嵌入式芯片的I/O口、定时器和SPI接口的初始化及LED数码管段码的存放。
数据采集程序能使LTC2400在嵌入式DSP芯片的控制下完成对采集数据的转换和保存。
嵌入式系统实时进行电压检测。AD转换电路输出值改变,嵌入式DSP单元扫描得到的电压数值也随之而改变,程序将这个数值在显示器上显示输出。这样,显示器上显示的总是当前时刻的电阻箱的电阻值。
程序采用动态显示方式。动态显示,就是一位一位的轮流点亮各位显示器(扫描),对于每一位显示器来说,每隔一段时间点亮一次。显示器的亮度既与导通电流有关,也与点亮时间和间隔时间的比例有关。
数据处理计算方法是把嵌入式芯片实时采集到的数据按从千万位到个位的顺序逐位分离,依次显示在每一位显示器上。
嵌入式DSP控制芯片通过SCK管脚的信号来控制LTC2400工作。片选端CS脚一直是低电平。当CS为低电平时;若SDO脚输出的EOC信号为1,表示数据转换正在进行;EOC为0,表示数据转换已经完成,系统处于睡眠状态,其转换结果将保存在内部移位寄存器中。此时当SCK的上升沿到来时唤醒LTC2400,转换的数据将在SCK的下降沿串行输出。EOC通常在SCK的第一个上升沿被锁存,直到第32个上升沿锁存结束,同时,系统将在第32个下降沿开始新一轮的转换[2]。系统主程序流程图如图二所示。
1.3 软件抗干扰设计
本设计利用仿真软件Matlab中提供的相关工具方便、快速地设计了数字滤波器。设计中采用Matlab中的Simulink仿真模块,直接调用Simulink Library browser>DSP Blockset>Filtering>Filter Designers下的模块进行数字低通滤波器设计(见图三)。
针对在定点型DSP中实现浮点型的运算,采用了一种把浮点型运算转化为定点运算的函数库———IQ math Library。它是一个用C编写的浮点型算法在DSP上实现定点运算的高度优化和高精度的数学函数库。这些程序的应用,大大提高了系统的运算速度,缩短了系统开发的时间。
2 结束语
本文基于DSP芯片进行了嵌入式系统的设计,主要给出了嵌入式系统的控制单元、系统的软件设计及系统的抗干扰设计,实现了信号的采集、分析与存贮功能。
参考文献
[1]张俊谟.单片机中级教程——原理与应用[M].北京:北京航空航天大学出版社,2000.
[2]LTC2400数据手册[EB/OL].http://www.crystalradio.cn/thread-199786-1-1.html.
[3]胡汉才.单片机原理及其接口技术[M].北京:清华大学出版社,2003.
[4]谭浩强.C语言程序设计(第二版)[M].北京:清华大学出版社,1999.
[5]曾义芳.DSP基础知识及系列芯片[M].北京:北京航空航天大学出版社,2006.
[6]李真芳.DSP程序开发[M].西安:西安电子科技大学,2003.
[7]曹阳.DSP原理及实践应用[M].北京:机械工业出版社,2015.
[8]钱满义.DSP技术及其应用[M].北京:北京交通大学,2015.
DSP嵌入式系统 篇2
摘要：介绍了一种基于DSP芯片TMS320F206进行数值计算和实施控制的自动对焦系统。给出了系统的硬件构成和软件设计。该系统不仅充分发挥了DSP芯片的数值计算优势，而且拓展了其在人机对话和电机控制等输入输出方面的应用。
关键词：自动对焦DSP爬山搜索算法
现代社会是一个高度信息化的社会，多媒体技术的发展使图像信息的获取及其传输手段倍受瞩目。自动对焦技术是计算机视觉和各类成像系统的关键技术之一，在照相机、摄像机、显微镜、内窥镜等成像系统中有着广泛的用途。传统的自动对焦技术较多采用测距法，即通过测出物距，由镜头方程求出系统的像距或焦距，来调整系统使之处于准确对焦的状态。随着现代计算技术的发展和数字图像处理理论的日益成熟，自动对焦技术进入一个新的数字时代，越来越多的自动对焦方法基于图像处理理论对图像有关信息进行分析计算，然后根据控制策略驱动电机，调节系统使之准确对焦。
本文利用数字式CMOS图像传感器作为感像器件，运用DSP芯片采集图像信息并计算系统的对焦评价函数，根据优化的爬山搜索算法控制驱动步进电机，调节系统光学镜头组的位置，使系统成像清晰，从而实现自动对焦。这是一种数字式的自动对焦方法，其准确性和实时性使其在视频展示台和显微镜等设备中的应用具有广泛的前景。
1系统的硬件构成
一个典型的自动对焦系统应具备以下几个单元：成像光学镜头组、成像器件、自动对焦单元、镜头驱动单元。在本系统中，成像光学镜头组包括光学滤波器、变焦透镜组和对焦透镜组;成像器件是CMOS数字式图像传感器，输出图像信息的数字量;自动对焦单元由DSP芯片作为核心器件，图像信息的采集、计算、控制策略的选择和控制信号的产生都在这个单元中进行;镜头驱动单元包括步进电机及其驱动电路，该单元接受自动对焦单元的控制，驱动成像光学镜头组中的变焦透镜组和对焦透镜组进行位置调节，最终使图像传感器输出准确对焦的图像。系统的硬件结构如图1所示。
1.1数字式CMOS图像传感器
图像传感器是把光信号转换成电信号的装置。本系统采用1/3英寸数字式CMOS图像传感器OV7620，总有效像素单元为664(水平方向)x492(垂直方向)像素;内置10位双通道A/D转换器，输出8位图像数据;具有自动增益和自动白平衡控制，能进行亮度、对比度、饱和度、γ校正等多种调节功能;其视频时序产生电路可产生行同步、场同步、混合视频同步等多种同步信号和像素时钟等多种时序信号;5V电源供电，工作时功耗<120mW，待机时功耗<10μW。
OV7620工作时序图如图2所示。其中，PCLK是图像传感器的像素时钟，HREF是行同步信号，Y和UV是图像数据信号，VSYNC是帧同步信号，FODD是奇偶场信号。
1.2DSP控制系统
DSP芯片也称数字信号处理器，是一种特别适合于进行数字信号处理的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。本系统采用TI公司的DSP芯片TMS320F206进行数值计算和实施控制，采用40MHz有源晶振，经过分频后获得50ns的系统时钟周期。该芯片支持硬件等待状态，当BEADY引脚电平为低时，TMS320F206等待一个CLOCK1周期并再次检查READY，在READY被驱动至高电子以前，TMS320F206将不再继续执行。TMS320F206的工作时序图如图3所示。
1.3系统的硬件电路
系统的硬件电路如图4所示。图像数据Y0~Y7通过74LS245输入到DSP的数据端口D0~D7;行同步信号HREF、帧同步信号VSYNC、时钟信号CLOCK、像素时钟PCLK分别接至相应引脚配合数据采集;键盘输入用来手动控制变焦倍率;DSP通过数据端口送出步进电机运转所需的三相六拍脉冲时序，经过74S245缓冲和MC1413功率放大后，驱动步进电机工作。
图3和图4
2系统的软件设计
系统软件包括数据采集及处理、优化搜索算法、步进电机驱动和变焦跟踪等功能模块。系统软件流程图见图5。
2.1数据采集和计算
系统上电复位后，先对系统初始化，包括对DSP芯片TMS320F206内的RAM区进行功能划分、定义程序中的变量、驱动聚焦镜头的电机复位、设置DSP芯片TMS320F206的输入输出端口、设置TMS320F206的.等待状态等。
初始化工作完成后，系统进入数据采集和计算阶段，根据数字图像传感器提供的场同步、行同步和像素时钟等时序信号，可
以方便地选取不同的对焦窗口采集数据。采集完成后，马上计算相邻像素的亮度差值的平方和，并保存到TMS320F206的RAM中。由于TMS320F206提供的重复执行指令极大地节约了运算时间，因此一行数据的差值运算根据采集窗口的不同可在一至两行的时间内完成。一帧图像的数据采集都完成后，将每一行像素的亮度差值平方和累加，就得到这一桢图像的调焦评价函数。将调焦评价函数的最大值及此时的步进电机行程记录下来。一帧图像的数据采集和计算处理结束后，步进电机以一个较大的步长定向前进，重复数据采集和计算的过程，直到步进电机走完规定的行程。
2.2优化的搜索算法
本系统采用了一种优化的爬山搜索算法。控制策略为：先根据整个行程的调焦评价函数值，获得调焦评价函数与步进电机行程的关系曲线，从曲线上可以判断选择最大的步进电机步长。在判断选择时，既要保证不会错过调焦评价函数的最大值区域，同时又要满足以最少的步数走完全程。在获得全程最大调焦评价函数区域后，将步进电机步长减小，在最大值区域内进一步搜索更精确的对焦位置。采用这一策略，既不会发生误判或找不到对焦点的情况，又能以较快的速度进行对焦。软件设计为：电机驱动镜头从起始位置出发，先以等步长走一遍全程，记录下调焦评价函数最大值时的镜头位置，然后镜头回到调焦评价函数最大值位置的前一站，换用小步长，从调焦评价函数最大值位置的前一站走到最大值位置的后一站，记录下这一全程的调焦评价函数最大值时的镜头位置，如此反复搜索，最后镜头停止在调焦评价函数最大值处，使系统实现正确对焦。采用这一方法，既可以避免电机盲目反转，又能确保系统找到正确的对焦点，而且搜索历程短，有利于快速对焦。
3自动对焦实验结果
DSP嵌入式系统 篇3
摘 要：随着社会的发展，科技水平的进步，我们迎来了信息时代，在日常生活工作中随处可见信息化的影子，这势必会在一定程度上影响嵌入式网络技术的发展，该项技术是时代发展的必然趋势，能够广泛的运用在图像采集和传输的领域当中。而随着技术的逐步提升，无论是在工作中还是在生活中，人们在使用嵌入式系统对处理图像数据传输流的过程中对宽带的需求越来越高，文章将围绕DSP中嵌入式系统中的千兆数据关键传输技术方面进行研究分析。
关键词：DSP；嵌入式系统；千兆数据传输；关键技术
中图分类号：TN919.3 文献标识码：A 文章编号：1006-8937（2016）23-0026-02
1 研究背景分析
伴随着时代发展步伐的加快，信息技术革命的快速增长，人们已经广泛的接受和运用了图像处理技术，因而，数字化、高效、实时的图形处理技术成为专家进一步研究的重要课题。
从研究的成果方面来看，原有的8位和16位的处理器已经替换成了现在的32位和64位高速运算、大存储量的处理器，显著的提高了处理速度，同时为后续出现的嵌入式系统做好了铺垫。
1.1 嵌入式系统的概念
嵌入式系统的出现，标志着新技术的发展方向，较低的功耗、应用的多面性、较小的体积、较高的可靠性以及较强的性能等都是其较为突出的特点，无论是在网络通讯、国防军事方面，还是在工业控制、消费电子方面其都有广泛的应用。
嵌入式系统作为专用的综合性系统，其有效地将微处理器、应用软件以及操作系统汇集为一个整体，其中，嵌入式微处理器是核心元件。
1.2 DSP技术
在几十年的历史发展长河中，简单化的智能控制功能通过对单片机的广泛运用而得到实现。
随着不断发展和提升的技术水平，数据处理任务量的增加，数据精度和实时性要求的提高，在信号处理理论化、信号处理方式方法、计算机的技术水平等方面都得到显著提高的同时，低档次的单片机功能已经无法适应新时代发展的要求，这势必为DSP芯片的出现做好了铺垫。
DSP作为专用处理器被广泛应用在信号处理方面，人们称其为信息化社会或数字世界的引擎，无论是在指令算法还是在系统结构方面其都有独一无二的设计，因而在执行速度和编译效率方面均具有高效性。
并且，DSP正大规模地应用于嵌入式市场中，如：谱分析、数字滤波、图像的处理和分析以及FFT等领域。
由于大量信息数据的不断产生，百兆以内的通信速度已经无法适应图像数据的传输要求了，因而提出了更高要求的千兆数据传输技术。
2 关于嵌入式系统接入以太网技术的现状
2.1 不断提高的设计要求
人们早已提出了将以太网和嵌入式系统两者相结合的观点，但由于受到以太网确定性和速度性两方面的限制，这一观点难以实现，无法满足现代化工业通信网络发展的需求。并且各种网络通信的协议对嵌入式的系统运算速度和存储容量等都具有较高的要求。在实际的应用中，只有三十二位以上的处理器才能够满足这一要求，其他的处理器是难以满足的。
2.2 嵌入式以太网成熟的标志
随着DSP这一数字信号处理器的面世，实现了各种数字信号的实时处理算法，营造了新的数字信号应用、处理和研究的格局，提供了实际的工作环境，降低了工作成本。
如：TI公司的TMS320C6000这一系列的DSP芯片，其不但提供的系统存储容量充足，还具有高速、精确的运算能力，这标志着嵌入式以太网研究的条件已经趋于成熟。
2.3 系统设计的瓶颈
实际运用中，在嵌入式系统中植入以太网技术并不是一件容易的事情，在植入的过程中面临着多种问题的发生，如：人们在各个领域中广泛的利用高效的嵌入式处理器，显而易见越高的处理器性能，自然会非线性的增加功耗，这也使得在某些系统的设计过程中出现功耗问题，从而影响设计效果。
同时，技术的发展，几百上千兆的处理器主频状态已经不再是问题。随着逐渐加快的运算速度，若干个高速度处理器之间数据的传输以及高速数据流的输入输出对带宽的占用等都影响了系统设计。并且，多元化的系统设计必然会使得应用程序增大，这也是设计工作的难点之一。
3 设计的关键技术
3.1 系统整体结构设计的关键
为了实现高速通信的目标，减少DSP芯片的运行负担，提高其运算效率，就需要使用到高速的DSP+千兆以太网的控制器结构，在千兆以太网控制器中对网络层、物理层、传输层以及链路层进行分配。
TMS320C6455（下面简称C6455）是TI公司目前单片处理能力最强的高性能定点DSP，最高主频可达1.2 GHz，定点处理能力为9 600 MMAC/s。
C6455在具有高速计算能力的同时，还在片上集成的千兆以太网控制器，无须外加专用的以太网控制芯片，就可与其他以太网设备进行通信，从而有效提高了DSP与其他系统的高速数据传输能力。
C6455片上EMAC模块和VSC8201芯片均支持RGMII，GMII，MII，RTBI和TBI接口模式，因此两芯片之间可以方便的接口，这里采用了标准GMII模式。
系统整体结构的几个关键设计，有以下几方面：
3.1.1 系统时钟的选取
千兆以太网需要高精度的系统时钟才能可靠的传输数据，设计时必须采用高精度的晶振或晶体（精度在4位以上）；VSC8201允许引入25 MHz和125 MHz的时钟，从精度、布局布线和电磁兼容性几个方面综合考虑的问题，应采用25 MHz时钟。
3.1.2 硬件的布局布线
千兆以太网外部差分数据线上时钟高达125 MHz，在高时钟频率下，VSC8201与RJ45之间的信号线必须等长差分布线，才能保证数据传输的可靠性。同时，EMAC接口与VSC8201之间的数据线如TXD（7-0）和RXD（7-0）也必须尽可能的短，并且等长布线。
3.1.3 系统硬件复杂度
千兆以太网是一个高速接口，复杂的硬件设计会带来更多的不可靠性，因此应尽量降低系统的复杂度。一个有效的方法是，采用带变压器的RJ45网络插座，不仅能够降低系统的体积，还能有效提高系统的可靠性。
3.2 DSP硬件设计的关键
正如我们所知，千兆以太网的吞吐速率极高，为了符合这一特性，在与以太网控制器进行通信的过程中需要使用到高速的DSP数据总线。而存在于DSP芯片中的PCI总线正好拥有这一高效通信速率的特点。
在6000的系列中TMS320C64X是DSP的中心款，其是作为最高性能定点的DSP芯片存在，而在TI公司研发的第二代DM642，其在数字化的多媒体领域中被广泛运用，作为32位定点的处理器，能够达到600 HZ的主频状态，最大处理的能力在 4 800 MIPS以上。
需要注意的是，PCI在使用DM642为接口时，需要与相关的PCI2.2的协议规范相符合，能够满足PC99的各种要求，无论是PCI的主接口还是从接口都必须满足，选择32位数据总线或地址，具备单功能设备的特性，拥有中间地址译码，所有片上的RAM都能够通过PCI或EMIF的作用进行访问，设有独立的外部存储器；对于存储器的读块、读、写命令、读乘、CFG读、I/O等都能够发挥支持作用；从访问的突发长度没有限制；主设备的传输能够达到64 KB之多；满足单字传输I/O读写的能力等。
在6000系列的DSP中需要使用到两种电源，一种为外围器件的接口供电，一种为CPU的核心供电。根据C6000DSP型号的不同，其所使用到的核心电压也会有所差异。
因而，在上电的过程当中首先需要上电的是CPU的核心电源，也能够采取外设电源（I/O）与其同时上电的这样一种形式。当需要将电源关闭时，首先需要将DVdd关断，再将CVdd关断。
针对所采用的C6000DSP这一系统，应当确保每一个核心供电的电源都能够提供给DSP芯片2 A以上的电流，直至I/O电源上电为止。
4 结 语
千兆以太网在嵌入式图像处理系统中的广泛运用是时代发展的需求，是技术进步的必然趋势，笔者主要根据以往嵌入式以太网占用了较多DSP的问题进行研究分析，将新型的嵌入式的处理器形式构建了出来，提出了专用千兆以太网控制器通信技术的观点，并对这门技术进行了详细阐述，为该行业未来的研究及发展方向做出一点贡献。
参考文献：
[1] 赵贵海.基于DSP的嵌入式系统中千兆数据传输的关键技术研究[D].
天津：天津理工大学，2008.
[2] 杨永.基于高速DSP的千兆以太网嵌入式系统研究[D].天津：天津大学，
2007.
[3] 王为.基于FPGA-DSP的浮选图像系统多通道采集装置研制[D].长沙：
中南大学，2014.
[4] 冯欣欣.基于DSP阵列及千兆网接口的彩超信号处理系统设计与实现 [D].西安：西安电子科技大学，2011.
[5] 卿思奇.基于DSP的嵌入式眼动跟踪系统设计与实现[D].武汉：华中科 技大学，2011.
[6] 宋敏.基于DSP和嵌入式平台的在线电能质量监测系统设计[D].上海：
DSP嵌入式系统 篇4
1、系统总体设计
系统构成如图1所示, 包括图像传感器、数字信号处理器、外部存储单元、图像编码器和以太网通信及键盘控制单元等部分组成。数字信号处理器DSP用于图像处理和采集、显示等设备的控制, 图像传感器用于图像视频信号转换为DSP可以处理的数字信号, SDRAM作为DSP的外部存储器, FLASH存储源程序, 在上电时下载到DSP中, 图像编码器用于图像视频的编码显示, 以太网实现DSP与上位机的通信, 键盘作为控制信号的输入。
系统的核心处理器选择TI公司的TMS320DM642。DM642是基于TMS320C6000系列中的最高性能的定点DSP C64xCPU, 具有极强的处理能力和高度的灵活性及可编程性。DM642具有如下特点:
1) DM642具有增强型直接存储器存取控制器 (EDMA) , 可以通过64个独立的通道提供超过2G byte/sec的I/O带宽;
2) DM642有两级片内Cache (高速缓冲存储器) , 第一级包括一个直接寻址的16Kbyte的程序Cache, 一个16Kbyte的数据Cache;第二级为一个256Kbyte程序与数据共用的存储空间, 可分配为寻址存储空间或者Cache;
3) DM642包括一个64位外部存储器接口 (EMIF) , 可以与同步或异步存储器和外设无缝地接口, 总共外部寻址空间可达1024M byte;
4) DM642内部包括64个32位字长的通用寄存器以及8个独立的运算单元, 具有两个专用硬件乘法器, 在每个时钟周期内可执行2个16位×16位的乘法或4个8位×8位的乘法, 另外还包括6个算术逻辑单元, 在每个时钟周期内都可执行2个16位或4个8位的加减、比较、移位等运算。
5) DM642还具有3个可配置为输入或输出模式的数字视频端口 (VP0、VP1、VP2) , 这3个视频端口支持多种视频标准, 可以与常见的视频A/D、D/A芯片进行无缝连接, 方便了系统对图像数据实时处理的要求;
6) DM642包括10M/100M b/s以太网接入控制器, 计算机PCI控制器, 多通道串行音频接口, 管理数据输入输出模块等;
与其它DSP芯片相比, DM642的最大不同之处在于它具有三个可配置为输入或输出模式并且支持多种视频标准的视频端口, 因此可以方便的应用于数字图像处理、基于IP的音频传输、数字视频记录、机器视觉、医学成像、安全监视、数字相机等领域[2]。
2、系统硬件设计
2.1 图像采集模块设计
固体图像传感器现在主要有两类。一类是电荷耦合器件 (CCD, Charge Coupled Device) 图像传感器;另一类是互补金属氧化物 (CMOS, Complementary Metal Oxide Semiconductor) 图像传感器。虽然CMOS图像传感器的暗电流、灵敏度等方面不如CCD, 但在集成度、速度及成本等方面CMOS有明显的优势, 因此选择CMOS图像传感器作为图像采集模块。
经过对比不同公司, 不同型号的CMOS图像传感器, 最终确定使用Micron公司的MT9T001型CMOS图像传感器。它是一款300万像素 (2048×1536) CMOS彩色图像传感器, 该传感器将摄像镜头、行列扫描模块, 快照模块集成在一个芯片上, 提供了每一个像素10位的色彩分解力, 能捕获连续视频和按顺序的单帧图像信息, 可工作在彩色、黑白两种模式, 采用Digital Clarity Image Sensor Technology技术, 使得它有43dB的信噪比, 具有简单的接口, 功能寄存器多, 控制功能丰富的特点:窗口大小 (水平和垂直) 可随意变动、图像坐标原点任意定义、帧速率可调、隔行或列输出, 并可以通过I2C对其进行控制。
在本系统中, 选择TI公司的DM642型DSP作为系统的主处理器, 它在原始采集模式下, 有多种与图像传感器相连的方式。其中, 图像传感器可以与DM642通过视频端口的直接相连, 连接方式如图2所示。
在原始采集工作模式下, DM642的视频端口支持8、10、16、和20位数据。16、20位原始采集工作模式用于接收数据高分辨率数字图像数据。在本系统中, CMOS图像传感器MT9T001与DM642之间采用的是8位数据方式[3]。
MT9T001提供两线串行总线 (I2C) 接口, 通过这个接口改变传感器内部寄存器的设定值可以对传感器电子增益、像素积分时间、传感器曝光时间、输出图像大小、输出图像位置和图像输出帧率分别进行控制。
I2C总线接口由SDA (串行数据线) 和SCL (串行同步时钟线) 两条信号线组成。它通过SDA及SCL两根线在连到总线上的器件之间传送信息, SDA和SCL均为双向I/O线, 在实际应用中通过上拉电阻接正电源。I2C总线在传送数据过程中共有三类信号, 分别是:开始信号、结束信号和应答信号。这款图像传感器可以在默认方式下工作, 也可以通过配置寄存器对图像大小、曝光时间、增益调整和其他的一些参数进行设置。
2.2 图像处理模块设计
数字信号处理部分的SDRAM采用MT48LC4M32B (1Meg32 4banks) 。其内部的流水线结构和外部同步高速接口允许存储高速数据。MT48LC4M32B的单芯片存储容量可以达到128Mbit, 工作频率可以达到166MHZ, 它采用并行列地址复用的技术访问芯片内部单元[4]。
SDRAM用来补充DSP片内有限的存储资源, 提供高速大容量的外部数据存储空间。SDRAM采用MT48LC4M32B。该芯片内部有4个Bank, 每个Bank包含4096个行和256个列。寻址单元是32-bit, 所以MT48LC4M32B提供了16M字节的数据空间。图3是EMIF模块和SDRAM的电路方案。
DSP支持64-bit宽度的数据总线, 为了能够充分使用EMIF的传输效率, 系统使用两块SDRAM接入EMIF模块, 联合提供64-bit宽度的数据。因此外部数据存储区实际大小为32M字节, 地址空间配置在0x8000 0000～0x8200 0000。
2.3 图像显示模块设计
在本系统中, 使用的是Philips公司的SAA7105型视频编码器。该芯片有12路输入数字信号接口, 为了与CMOS图像传感器和输出的8位数字信号相匹配, 故将视频编码器的PD8～PD11信号接口悬空, 只使用其中的8位作为输入数字信号的接口。此款视频编码器的驱动时钟为27MHz, 采用3.3V供电, 通过I2C总线控制, 输入输出的像素时钟由DM642视频端口2的CLK1和CLK0提供。
在本系统中, 选择TI公司的DM642型DSP作为系统的主处理器, 它具有专用的视频端口用于视频输出, 内部集成FIFO, 能够与视频编码器无缝连接, 不需要额外设计FIFO和逻辑时序控制电路。因此, 视频编码器可以与DM642通过视频端口很容易的直接相连, 连接方式如图4所示。
在本系统中, 应用DM642视频端口2 (VPORT2) 来为视频编码器SAA7105提供数据信号, HSVGC、VSVGC、FSVGC相应的与VPORT2的VP2CTL0、VP2CTLl、VP2CTL2连接。
3、系统软件设计
3.1 图像采集与传输过程
1.系统上电后, 程序从Flash自举, 从而完成程序的导入及初始化工作。DSP通过I2C总线发出信号, 对CMOS图像传感器等设备进行初始配置;
2.当CMOS图像传感器开始工作后, 将采集到的图像信息转化为数字信号, 送入处理器DM642, 图像数据首先存入DM642输入视频端口的FIFO;
3.当FIFO半满, 即到达设定的阈值时, DSP发出信号产生EDMA中断, 启动EDMA通道, 对FIFO中的图像数据进行搬运, 将其存入SDRAM中, 等待图像处理。
4. 当图像数据信息被DM642处理后, 被送入另一个缓存区
内, 当有图像采集要求时, 便触发EDMA中断, 启动EDMA通道;
5. EDMA通道将经过DSP处理后的图像数据信息从缓存区搬运至DM642的显示FIFO内;
6. 当有显示要求时, 经FIFO输出的数字图像信息通过视频编码器进行图像编码并送入显示器进行显示。
本系统的整体流程图如图5所示。
3.2图像算法的设计
目前的图像传感器都是单色的, 即只有灰度的变化。为了得到彩色的图像, 普遍采用的方法是在传感器的表面覆盖一层7彩色滤色器。滤色器的格式有多种, 目前最常用的是Bayer矩阵模式的排列方式, 即每个像素点对应一种色光, 其中, R感应红光, G感应绿光, B感应蓝光, G的采样率是B、R的两倍, 原因是人眼对绿色信息要比蓝色、红色敏感。
采集的图像信息在每个像素的位置上只有一种颜色分量可以获得, 如果需要复原另外两种缺少的颜色分量, 就必须通过相邻的像素进行估算, 这个过程就叫CFA插值。在本系统中所使用的MT9T001型CMOS图像传感器就是通过彩色滤波阵列 (CFA) 获得图像的彩色信息。本系统中采用信号相关插值法对采集的图像进行色彩恢复, 利用R、G、B三个分量高度相关的特性。也就是说, 在计算缺少的G分量的时候可以利用R、B的分量信息, 即在相邻的小区域内设DR=G-R, DB=G-B, 可以认为DR和DB为常数, 这样就可以对G分量进行插值计算完成后, 用得到的G分量再来得出R、B分量。其计算公式为:
其具体操作如下:
(1) 利用公式 (1) 计算R2周围G1、G2、G3、G4处的区域常数因子KR1、KR2、KR3、KR4的值;
(2) 按公式 (5) 计算R2处的G分量G2;
(3) 由公式 (6) , 利用插值后的G分量G2'得到R2位置的B分量;
(4) 在R位置的G、B分量插值方法与B位置的G、R插值方法相同。
经过实验分析, 与常见的边缘检测法等色彩恢复算法相比, 信号相关插值法的峰值信噪比 (PSNR) 值最大, 即使用信号相关插值法将原始Bayer格式图像进行色彩恢复后得到的图像峰值信噪比最好, 因此, 在实际使用中选用此种方法。
总结
本文提出了一种基于DSP的图像采集与显示系统。在DSP的控制下, 以CMOS图像传感器采集图像数据, 由视频编码器对图像进行编码并送入显示器进行显示。该系统能同时实现图像的高速采集和实时显示, 能够应用于安防监控、精密测量和图像检测等诸多领域。
参考文献
[1].〔日〕米本和也.CCD/CMOS图像传感器基础与应用[M].北京:科学出版社, 2006.
[2].赵建伟, 尹岗.基于DM642的数字图像采集小系统[J].测控技术, 2006, 25 (5) :74-77.
[3].余国华, 冯启明, 基于CMOS图像传感器的视频采集系统设计[J], 武汉理工大学学报, 2004, 28 (1) :145～147.
DSP嵌入式系统 篇5
关键词：RESET BOOT HPI CPLD的延时 时序
DSP的速度较快，要求译码的速度也必须较快。利用小规模逻辑器件译码的方式已不能满足DSP系统的要求。同时，DSP系统中经常需要外部快速部件的配合，这些部件往往是专门的电路，可由可编程器件实现。CPLD的时序严格、速度较快、可编程性好，非常适合于实现译码和专门电路。本文以MAX7000系列为例，具体介绍其在以TI公司的TMS320C6202为平台的网络摄像机系统中的应用。
DSP嵌入式系统 篇6
《高速DSP与嵌入式系统》是我校针对通信与信息工程学院信号与信息处理专业的硕士研究生开设的一门专业课程。通过该课程的学习，使学生了解图像、视频、音频等信号处理对DSP性能的要求，掌握高速DSP的结构特点、性能指标、应用领域和开发方法，了解目前最为常用的几类高速DSP，能够根据具体应用进行合适的DSP选型;了解和掌握与DSP有关的几类典型的嵌入式实时操作系统的基本原理、模块结构和系统特点，为学生今后进行基于嵌入式系统的高速DSP应用系统的设计开发打下良好的基础。
1 课程特点分析
作为一门重要的面向研究生的专业课程，有其自身的特点，具体表现为：
(1)具有很强的学科交叉性。虽然本课程面向信号与信息处理专业的硕士研究生开设，但涉及到很多相关学科专业，比如计算机专业、电子专业等，这与目前电子信息技术各学科专业相互渗透、交叉融合的大趋势是一致的。
(2)涉及的基础理论知识多。需要学生在较熟练的掌握数字信号处理、图像处理、视频处理、操作系统原理的基础上，再来学习本课程，会有事半功倍的效果。否则，若只对某种技术一知半解，学习本课程会感觉困难而逐渐失去兴趣。
(3)与实际工程开发紧密联系。本课程的最终培养目标是让学生具有实际DSP工程开发的能力，因此与其它基础理论课程相比具有非常强的实践性。这一培养目标与社会实际需求相一致，试想如果一个学生学习完本课程后，在进行DSP开发时，只会纸上谈兵，而没有任何的实际动手能力，在进行项目开发时是不能提供任何帮助的。
(4)包含实验教学课时。为了培养学生的实践动手能力，本课程包含占总课时1/4的实验课时。
(5)本课程实验教学涉及具体DSP芯片的接口参数，讲授内容类似于产品说明书，学生听课感觉比较枯燥。
2 目前课程教学存在的问题
由本课程的固有特点，目前课程教学中存在的问题主要在以下几个方面：
(1)理论教学与实验教学脱节。常常是先在教室用课件进行理论教学，讲授DSP与嵌入式系统的理论基础，再到实验室进行实验教学，讲授具体实验DSP芯片的计算功能和接口参数。这就使得理论教学与实验教学产生脱节，理论不能很好地指导实验，而实验又不能很好地验证理论。
(2)课程内容涉及知识广泛，课程教学时重点不突出。由于课程本身涉及到多学科专业知识，教师讲授及学生学习过程中都不易抓住重点，导致所学非所用，学生实际拿到DSP板子进行开发时由于缺乏相关知识而无所适从。
(3)教学方法常显得有些刻板。比如DSP理论教学中，常对DSP设计原理进行介绍，而较少讲授为什么要采用这样一种原理或设计方法;而实验教学中，常只对DSP板的接口参数像产品说明书一样介绍，学生听起来索然无味，教师讲起来也比较辛苦。
(4)实验教学中常仅使用DSP实验板的示例程序，实验内容较为陈旧。学生能把示例程序运行起来，就算大功告成，导致学生做实验没有成就感，甚至对做实验存在抵触情绪，觉得做实验没有用。
3 课程教学改革的具体方案
针对本课程的内在特点和目前课程教学中存在的问题，我们做了大量的调研工作，比如本课程在本学科专业中所处的位置和发展趋势、选课学生对本课程的兴趣和学习能力等，并以此进行教学改革。根据调研情况，笔者认为如何使学生快速产生对本课程的学习兴趣，并在有限的课时内了解和掌握DSP技术和嵌入式系统的原理和框架结构，进而通过实验具有DSP和嵌入式系统开发的能力，而且能够做到举一反三，适应DSP开发领域技术飞速发展的需求是本课程教学要努力达到的目标。具体的教学改进方案如下：
(1)把理论教学与实验教学紧密联系。打破以往理论课在教室用课件讲授而实验课才到实验室上课的传统模式，可以在具备教学硬件条件的实验室中进行理论课内容的讲授，这样在讲授相关理论时可以非常直观地用硬件产品作为示例讲授，容易抓住学生的兴趣，事半功倍。
(2)课程教学中突出重点。由于本课程涉及的内容很多，无法在有限的课时中详细讲授所有内容，学生也无法短时间内接受太多内容。在与学生的座谈中，很多学生也反映希望老师能重点讲授与实验相关的理论内容，这样能更好地做到所学即所用。因此在教学过程中，我们将理论和实验教学内容认真梳理，将涉及的重要内容和技术原理讲清讲透，而相对不太重要的内容则只讲基本原理和框架，留下时间给学生查找资料自行学习。
(3)更多地进行示例教学。由于本课程的实践性很强，理论知识一定要应用于实践，提高学生的实际DSP系统设计和开发能力是本课程的培养目标。更多地进行示例教学有助于提高学习效率，而且讲通讲透一个示例后，学生可以容易地移植到另一个示例，而不至于讲了很多内容，学生还是一知半解，弄不清主要框架和总体流程。
(4)课程讲授时可以使用总体设计框架和具体模块讲解相结合的方式。总体设计框架的讲解可以给学生总体认识，此时可不必太纠缠于技术细节，以提高学生总体框架的设计能力;而具体模块的详细讲解可以给学生具体技术细节的优化设计能力。
4 结束语
高速DSP和嵌入式系统在现代生产和生活中的应用领域越来越多，企业对DSP和嵌入式系统的开发人才需求极大，这就需要高校在培养DSP开发人才时能做到与企业接轨，了解企业的需求。教师在教学过程中要与时俱进，不断吸收本领域的新技术，并根据学生的特点和基础进行特色教学。
摘要：本文针对《高速DSP与嵌入式系统》课程实践性强、涉及其它领域的专业知识多等特点,根据理论与实验教学的实际经验,提出了总体框架与具体模块相结合、理论与实验相结合的教学方式,提高了教学效果。
关键词：DSP,嵌入式系统,教学改革
参考文献
[1]高雪飞,安永丽,DSP实验教学的改革与创新[J].科技信息,2012,6:290-291.
[2]段丽娜,《DSP原理与应用》课程教学研究与实践[J],科技信息,2012,7:295-296.
DSP嵌入式系统 篇7
1 控制系统类型的选择
控制系统的结构类型包括分布式控制系统和集中式控制系统。分布式控制系统适应性强, 扩展灵活, 是一种比较理想的机器人控制方式[2]。但如果用于这种小型控制机构, 会造成控制系统结构复杂, 成本高昂, 造成不必要的资源浪费。所以, 基于所需设计控制系统的要求, 本项目选择了结构简单, 易于实现的集中式控制系统。又出于对系统精简、安全和价格的考虑, 采用嵌入式集中控制系统作为本项目的控制系统。
嵌入式系统内核小, 专用性强, 利于控制系统精简, 同时也利于实现系统安全[3]。嵌入式系统通常都具有低功耗、体积小、集成度高等特点, 有利于控制系统设计趋于小型化[4]。
在控制方式上, 虽然开环到闭环的发展是控制系统发展的必然。但考虑到开孔切割对精度要求相对较低, 以及开发成本、难度和现场工作环境, 本控制系统采用以步进电机为伺服电机的开环控制和示教再现的工作模式。
2 控制系统的硬件构成
2.1 控制核心的选择
常见的嵌入式运动控制核心有以下几种:
2.1.1 单片机:控制方便, 性价比很高。但处理速度和运算能力有限。
2.1.2 DSP:具有强大的运算和处理能力, 并具有很高的运行速度。可实现复杂的数据运算。
2.1.3 ARM:速度很快, 功耗低, 外设丰富, 但是数据运算和处理能力相对于DSP较弱。
2.1.4 FPGA:运行速度快, I/O资源丰富, 开发灵活。新型FPGA可以用内部乘法器、寄存器和内存块构造软核[5]。
由于本控制系统中的核心处理器需独立对切割轨迹参数进行计算, 需要强大的计算能力和数据处理能力, 所以选择运算能力最强的DSP芯片作为本控制系统的控制核心。虽然新型FPGA可以用内部乘法器、寄存器和内存块构造软核, 不过FPGA的功耗较大, 一般情况下构造DSP不如专用DSP方便, 且成本较高[6]。
根据本控制系统的要求, 并查阅了大量的国内和国外的参考文献和参考资料, 最后选定使用TI公司的TMS320F28335 DSP作为控制系统的核心处理器。
TMS320F28335型数字信号处理器是TI公司生产的主要用于电机数字化控制的2000系列DSP控制器的新成员。它具有150MHz的高速处理能力, 具备32位浮点处理单元, 6个DMA通道, 有多达18路的PWM输出, 其中有6路为TI特有的更高精度的PWM输出, 12位16通道ADC。得益于其浮点运算单元, 用户可快速编写控制算法而无需在处理小数操作上耗费过多的时间和精力, 与前代DSP相比, 平均性能提高50%, 并与定点C28x控制器软件兼容, 从而简化软件开发, 缩短开发周期, 降低开发成本。
2.2 控制系统的硬件结构
控制系统的硬件结构由四大部分组成:
2.2.1 控制核心部分:
由DSP芯片和一些能使DSP芯片正常工作的外围器件组成。主要功能是负责整个系统的管理以及运动学计算、轨迹规划等复杂运算, 是控制系统的核心部分。
2.2.2 脉冲发生部分:主要由计数器8254芯片组成, 主要功能是产生并发送脉冲信号。
2.2.3 输入部分:由键盘接口芯片和键盘组成。主要功能是完成
人机交互, 包括参数的输入, 操作者对系统的控制等等, 这里选用了比高公司的HD7279芯片作为键盘接口芯片。
HD7279芯片是一种通用的可编程键盘显示接口芯片, 它通过串行接口与处理器相连。键盘部分提供的扫描方式, 可以和具有64个触点的键盘或者传感器相连, 对键盘不断扫描, 自动消抖, 自动识别按键, 给出编码, 并向微处理器中请中断。
2.2.4 显示部分:由一块单色液晶显示屏构成。也是人机交互的一部分, 主要功能是显示操作界面和系统状态。
3 控制系统的软件结构
数控火焰切割系统实际是一种轨迹伺服控制系统。在开始切割前计算好节点数据以及进行插补所需的数据, 然后根据分段进行插补, 控制割枪的运行轨迹, 切割出符合要求的圆孔形状。控制系统的软件流程如下:
3.1 系统初始化:上电后, 首先对DSP芯片和其他功能芯片运行初始化程序。
3.2 系统参数设置:控制系统相关参数设置, 包括速度系数、示教方式、火焰宽度等等。
3.3 类型选择:选择想要切割的圆孔类型, 并进入对应的参数输入界面。
3.4 输入参数并计算理论数据:
根据所选择的类型输入相关的参数并计算得出各运动轴运行的理论数据。由于切割形状的特殊性, 设备采用的是圆柱坐标。
3.5 较零:将割枪自由调整到设定好的切割零点位置, 也就是切割的起始点。
3.6 示教:
由于实际所要切割的板材壳体不可能是完全标准的几何体, 总会存在一定的线性误差和圆度误差。按照理论生成的空间数据无法准确走出实际所需轨迹, 所以可以通过示教方式对理论空间曲线轨迹做补偿处理。在示教阶段, 在切割板材表面选择包括零点在内的几个示教点, 设备按照理论数据进行示教运动, 在示教运动过程中通过传感器把各个轴在示教点的运动量信息反馈给DSP, 计算得出相应的补偿数据。示教结束后, 各运动轴会自动回到零点位置。
3.7 自动切割:切割机器人根据理论数据和补偿数据, 多轴联动, 走出所需的切割轨迹。
4 结论
此控制系统的切割运动精度已经在实际设备上得到了初步验证, 精度完全可以满足实际的需要。控制板成本低廉, 生产中出现问题时, 只需及时更换控制板即可继续生产, 不会影响生产进度。控制系统人机交互友好, 显示界面直观、清晰, 操作者只需要具备最基本的文化知识, 就可以轻易使用该切割设备。在接下来的工作中, 还需要注意做好电气保护, 增强系统抗干扰性。
参考文献
[1]甄洪栋.数控切管机控制软件的研究[D].山东大学, 2006.[1]甄洪栋.数控切管机控制软件的研究[D].山东大学, 2006.
[2]白建云.从集散式控制系统到现场总线控制系统[J].电力学报, 2006, 21 (1) :16-19.[2]白建云.从集散式控制系统到现场总线控制系统[J].电力学报, 2006, 21 (1) :16-19.
[3]张谦.嵌入式系统与嵌入式智能控制器设计方法[J].中原工学院学报, 2005, 16 (4) :4-7.[3]张谦.嵌入式系统与嵌入式智能控制器设计方法[J].中原工学院学报, 2005, 16 (4) :4-7.
[4]陈光明.基于嵌入式系统的机器人控制器研究[D].天津理工大学, 2006.[4]陈光明.基于嵌入式系统的机器人控制器研究[D].天津理工大学, 2006.
[5]柴固恒.基于ARM和FPGA的嵌入式开发平台设计与实现[D].厦门大学, 2009.[5]柴固恒.基于ARM和FPGA的嵌入式开发平台设计与实现[D].厦门大学, 2009.
[6]邱云周.基于DSP和FPGA的运动控制技术的研究[D].四川大学, 2004.[6]邱云周.基于DSP和FPGA的运动控制技术的研究[D].四川大学, 2004.
DSP嵌入式系统 篇8
目前大多数嵌入式设备中都需要一定的内部定时系统,这样不但可以实时记录数据,而且能够向外界提供带有时间信息的数据,供日后数据分析和检索。有些CPU芯片中集成了RTC(实时时钟)控制器,使用比较方便。然而有些芯片诸如DSP(数字信号处理器)不具备内部RTC功能,这样就需要在外部扩展RTC控制芯片来实现RTC功能。
在我们开发的基于TI公司C5000系列的DSP嵌入式实时处理系统中,使用Dallas公司的串行时钟芯片DS1302。通常对DS1302的控制都是由CPU产生模拟串行控制协议。这样CPU的软件开销较大、效率较低,而且不能提供精确的控制时序。本文设计了基于CPLD(复杂可编程逻辑器件)产生访问DS1302的串行控制时序,实现DSP对DS1302的读写控制。
1 DS1302的基本功能
DS1302是美国Dallas公司推出的一款高性能、低功耗、具有内部RAM的串行RTC芯片,它不但能够提供年、月、日、星期、时、分、秒的计数功能,而且自身具有闰年补偿。DS1302内部具备31字节的RAM供用户自定义使用。通过外部的电池供电,可以在系统断电的情况下,仍然保证RTC的正常工作和用户数据的完整性。DS1302具有两路电源供电通道:主电源通道以及电池备份电源通道。当主电源大于电池备份电源0.2 V左右,由主电源对芯片提供工作电压,否则由电池备份电源供电。芯片的工作电压范围较宽,可达到2.5 V～5.5 V。另外,如果选择了涓流充电功能,在正常情况下,主电源还可以对电池备份电源进行慢速充电,有效延长了备份电池的使用寿命。
2 硬件接口设计和CPLD逻辑设计
在DSP嵌入式实时处理系统中,硬件组成的基本框架是由DSP+CPLD(复杂可编程逻辑器件)构成。DSP通过总线访问CPLD内部的RTC控制寄存器,而由CPLD来实现低层访问RTC芯片的时序。
2.1 硬件接口电路设计
硬件接口电路设计比较简单,需要CPLD提供3根串行IO线与DS1302的SCLK、RST和I/O进行相连。晶体采用32.768 kHz,备份电池采用可充电镍镉电池。接口电路如图1所示。
2.2 CPLD逻辑设计
CPLD逻辑框图如图2所示。
CPLD内部实现了RTC芯片的控制功能,它采用分层结构设计,由总线接口模块、分频模块、控制器状态机模块和串行时序产生模块组成。
1)总线接口模块
总线接口模块实现DSP总线访问RTC控制器的2个寄存器(命令寄存器和数据寄存器),另外还产生状态机翻转的触发信号;命令寄存器用于暂存写入DS1302的命令字,数据寄存器用于暂存写入、读出DS1302的数据。
2)分频模块
分频模块用于对高频时钟进行分频,产生满足DS1302串行时序要求的控制信号。
3)控制状态机模块
控制状态机模块是整个控制器的核心模块,用来产生读、写移位操作的状态转换。状态机由空闲状态、开始启动状态、写命令字状态、写数据状态和读数据状态组成,如图3所示。当DSP通过总线访问RTC控制器时,状态机开始启动一次状态翻转。首先将命令字写入DS1302,然后通过判断命令寄存器的最低位来判断是一次写操作还是读操作,最后将数据写入或读出DS1302芯片。状态机最后回到空闲状态结束一次操作。
4)串行时序产生模块
串行时序产生模块实现DS1302底层物理层通信。这里完成了单字节读操作和单字节写操作。这2种操作都是在状态机的控制下严格产生的,满足DS1302时序要求。特别要注意的是,写操作是时钟下降沿写入数据,而读操作是时钟上升沿读出数据,这里采用状态机控制可以很好地解决不同操作使用不同时钟沿的问题。
a)单字节读操作。一次单字节读操作由16个时钟组成,前8个时钟向DS1302发送命令字节,后8个时钟从DS1302读取指定的数据。命令字节由读/写位、地址位、时钟/命令位组成,作为写操作读/写位为0。从时序上看,如图4所示,芯片送数据时是下升沿采样,CPLD读数据的时候是上升沿采样。移位的次序是从低位在前,高位在后的顺序。
b)单字节写操作。一次单字节写操作也是由16个时钟组成,前8个时钟向DS1302发送命令字节,后8个时钟向DS1302指定的位置写入数据。命令字节由读/写位、地址位、时钟/命令位组成,作为写操作读/写位为1。从时序上看,如图5所示,CPLD写命令和写数据都在时钟下降沿采样。移位的次序是从低位在前,高位在后的顺序。
3 软件驱动设计
CPLD内部控制器逻辑为DSP控制DS1302提供了一个非常方便的通用接口平台。访问DS1302内部年、月、日、星期、时、分、秒寄存器和内部RAM地址可以通过写入不同的命令字来实现。
命令字的格式如图6所示。每个位的定义如下:命令字节的最高位bit7必须是“1”,否则禁止对DS1302进行操作。第6位是时钟/日历或者RAM选择位,当它为“0”时表示对时钟/日历进行操作,反之表示对RAM进行操作;第5位到第1位这5位表示操作时钟/日历或者RAM的地址,当它们全为“1”时表示多字节突发式读、写方式。在本文设计的通用模式逻辑访问方式下,不支持多字节突发式读、写方式,因此只能采用单字节操作模式。命令字节最低位bit0为“0”时表示写操作,反之为读操作。
软件流程如图7和图8所示。
根据DS1302命令字的格式,在软件中设计了各种命令字的宏定义:
#define RTC_SEC_RCMD 0x81 //秒数据读命令字
#define RTC_SEC_WCMD 0x80 //秒数据写命令字
#define RTC_MIN_RCMD 0x83 //分数据读命令字
#define RTC_MIN_WCMD 0x82 //分数据写命令字
#define RTC_HR_RCMD 0x85 //时数据读命令字
#define RTC_HR_WCMD 0x84 //时数据写命令字
#define RTC_DATE_RCMD 0x87 //日数据读命令字
#define RTC_DATE_WCMD 0x86 //日数据写命令字
#define RTC_MONTH_RCMD 0x89 //月数据读命令字
#define RTC_MONTH_WCMD 0x88 //月数据写命令字
#define RTC_DAY_RCMD 0x8B //星期数据读命令字
#define RTC_DAY_WCMD 0x8A //星期数据写命令字
#define RTC_YEAR_RCMD 0x8D //年数据读命令字
#define RTC_YEAR_WCMD 0x8C //年数据写命令字
#define RTC_WP_RCMD 0x8F //写保护读命令字
#define RTC_WP_WCMD 0x8E //写保护写命令字
#define RTC_RAM_OFFSET 0xC0 //RAM数据起始偏移地址
#define RTC_WP_ENABLE 0x80 //RTC使能
#define RTC_WP_DISABLE 0x00 //RTC禁止
通过读、写RTC两种最基本的函数,在结合软件内部的数据结构,很容易实现时钟/日历或者RAM数据的访问。
4 结束语
本文介绍了如何在嵌入式DSP实时处理系统中,使用CPLD控制DS1302获得系统时间的方法。另外,可以将重要数据保存到DS1302的内部RAM中,即使断电后这些参数也不会丢失,恢复供电后程序继续运行。串行时钟芯片DS1302具有体积小,连接简单、成本低等优点。将它的控制功能集成到CPLD中,能够提高系统的可靠性,减少对DSP的GPIO资源占用,提高程序的运行效率,在实际的系统运行中起到了良好的效果。通过分层设计的软硬件系统结构,能够非常方便地移植到其他嵌入式平台中。
摘要：在许多嵌入式应用场合需要实时时钟的功能,通常DSP(数字信号处理器)芯片并不具备此功能,因此在实际使用过程中需要外扩实时时钟芯片来解决该问题。文中介绍了串行时钟芯片DS1302的功能以及在DSP嵌入式实时处理系统中的应用,给出了基于CPLD(复杂可编程逻辑器件)的控制器逻辑设计和DSP底层软件驱动编写的方法,指出了逻辑设计中需要注意的问题。实现一种分层、高效和可移植的嵌入式系统。经过长期的试验,实时时钟运行稳定准确,取得了良好的效果。
关键词：DSP,实时时钟,DS1302,CPLD
参考文献
[1]王晨光,孙运强.串行时钟芯片DS1302在温度测量记录仪表中的应用[J].电子测试,2008(12):65-69,75.
[2]李文玉.例谈实时时钟/日历芯片DS1302的具体应用[J].电子制作,2007(9):43-45.
DSP嵌入式系统 篇9
无功功率平衡对提高电网的经济效益和改善供电质量至关重要。根据电力工业的现状与发展,新型无功补偿装置的研制和应用是我国当前电力系统需要解决的重大关键技术课题。基于MCR的动态无功补偿装置具有在容性至感性无功范围内连续可调、产生谐波小、易于维护、成本低等优点,适用高电压,可直接用于直到1150k V的任何电压等级的电网中,对于提高电网的输电能力,调整电网电压,补偿无功功率,以及限制过电压都有非常大的应用潜力。因此对其进行认真的研究和设计研制具有十分重要的工程实际意义。然而随着电抗器技术的不断完善,对控制系统的要求也越来越高[1,2,3]。目前MCR的控制系统采用单个CPU处理,处理速度已经受到了很大的影响。本文采用双CPU的处理系统,BF506F完成相应的数字信号处理,ADu C7026完成了控制系统与人机界面的操作,大大的提高了控制系统的响应速度,从而使磁控电抗器的控制更加可靠、灵活,稳定,可以满足电力系统对无功补偿功率连续、平滑调节的要求。
1 控制系统的功能
(1)可以选择是手动,自动触发磁控电抗器;
(2)实时快速地采集数据:电网中三相电压、电流信号、电网频率,磁控电抗器铁芯和铁芯气隙处的温度,晶闸管温度以及故障电流信号;
(3)处理采集信号:快速傅里叶变换(FFT),计算电网的有功功率,无功功率和功率因数,晶闸管触发角,谐波含量;
(4)显示信息:当前时间,系统实时工作频率、电压有效值、有功功率、无功功率、功率因数、晶闸管触发角、铁芯温度、铁芯气隙出温度、晶闸管温度、谐波含量;
(5)磁控电抗器(MCR)控制特性
式中I*为基波电流标幺值,β反映了铁芯饱和程度,即半铁芯在一个工频周期内铁芯的饱和时间,且β=2arccos(1-Bd/Bs),Bs为铁芯磁化曲线饱和值,Bd为直流偏磁。
MCR中晶闸管触发角α和铁芯饱和度β的关系
根据处理数据结果计算出相应的晶闸管触发角α,通过控制磁控电抗器(MCR)二次侧直流回路晶闸管触发角,来改变二次侧直流的电流,从而达到平滑调节磁控电抗器容量的目的[4]。
2 控制硬件原理
控制系统工作原理如图2:高压侧是电抗器与电容器的简化模型,电抗器是感性负载而电容器容性负载,固定容性负载,通过改变晶闸管触发角就可以改变感性电流大小,这样改变感性电流大小,就实现了感性无功和容性无功变化。控制箱中装有晶闸管、二极管以及光纤接收电路。如图2所示右侧控制系统,通过光纤将高低压隔离,起到安全保护作用。电网中的A、B、C三相电压首先经过一级PT将1000V电压转换为100 V,然后进入采样板,经过采样板SPT205B(3/1)型二级电压互感器转换成2.5V电压信号,经信号调理电路处理后,DSP进行采样。同样的原理,电网中的A、B、C三相电流信号,经两级CT0(CT1采集故障电流)和信号调理电路处理后,DSP进行采样;同时磁控电抗器采样板,还要采集温度传感器输出的信号。控制系统对采集的数据处理计算后,通过DSP的I/O口发出触发脉冲,控制磁控电抗器。
系统的控制原理有两种:两CPU之间通过UART口来进行数据传输,手动触发时,通过按键手动设定触发角,然后进DSP处理发出触发角,然后DSP采集数据计算处理,观察晶闸管触发后,系统的有功无功,功率因素;自动触发时,DSP采集三相电压、电流、温度传感器信号,数据处理后发出触发角,同时把想要显示的数据输入ARM7,进行显示。
2.1 BF506FDSP和ARM7的特点
BF506FDSP处理器内核:400MHz(800MM-ACS)性能68KBL存储器,4MB可执行闪存,内置12位双通道SAR ADC低功耗,2个SPI、2个SPORT、2个UART和1个PPI接口,ADC控制模块可与外部ADC实现无缝接口,并执行同步采样,2个三相PWM单元,CAN控制器和移动存储器接口,8个通用计数器和2个32位升/降计数器,支持旋转计数,12个外设DMA通道和2个存储器对存储器DMA通道[5,6];
PWM单元,CAN控制器和移动存储器接口,8个通用计数器和2个32位升/降计数器,支持旋转计数,12个外设DMA通道和2个存储器对存储器DMA通道[5,6];
ARM7处理器具有高速缓存处理宏单元还提供8KB缓存、读缓存和具有内存管理功能的高性能处理器,支持高密度16位的Thumb指令扩展;支持片上调试,支持64位乘法指令,支持嵌入式系统调试的Embedded ICE模块。内置12位的A/D模块,1个PWM单元和2个UART[7,8,9,10]。
2.2 电源模块(掉电保护装置)
控制系统通过开关电源输出15 V电源,经稳压电路处理后提供给系统,因为系统需要3.3 V、5 V、1.8 V、1.5 V多种电源,所以在设置的时候选用不同等级的AMS1117转换芯片。考虑到系统有时候会掉电,运用ICL7673设置了相应掉电保护模块。系统掉电时,掉电保护装置保证控制系统有足够的时间将正在处理的数据保存,这样保证了数据不会丢失。
2.3 信号采集模块
首先将输入信号经过电压和电流互感器转换成1.0 m A和2.5 m A的信号,然后滤波,相位补偿,经信号调理电路后转换成0~5 V电压信号,输入到DSP采样模块,考虑到系统中含有谐波分量,需用RC低通滤波,截止频率为f,根据截止频率的计算公式f=1/2πRC,可以先确定电容C1的大小,再计算出电阻R1的大小,滤波电路的相位补偿电路是补偿信号在采集过程中相位偏移,电压抬升电路将负半波信号抬升,输入到系统的A/D采样模块。而相位补偿计算入在图3中,假设Uo=(a+bj)Ui,要使U和Uo同相,必须使参数b等于0。经分析计算可知
这里可以通过调节R2、R3的大小确定a值,再根据式(2)、(3)算出R4和C2。
2.4 晶闸管驱动和检测模块
晶闸管驱动电路采用的脉冲变压器,选用脉冲变压器响应速度快,具有很高的抗干扰能力;漏感小,保证了更好的输出脉冲波形;该模块驱动功率大,隔离强,性能好,电路简单可靠性高使用方便。电路图如4所示:DSP输出控制脉冲,控制三极管的开断。当DSP输出高电平的时三极管导通,脉冲变压器初级输入电压Uo=Vcc-Vcc/R1,通过调节R1的大小就可以改变输入脉冲变压器的电压,当DSP输出为低电平时,三极管截止,脉冲变压器输入电压Uo=0:通过控制三级管可以提供给脉冲变压器一个脉冲电压。R2、D1起到续流的作用,D2、D3、R3起到整流的作用。图5仿真波形是触发角α=120°时晶闸管导通电压波形,电流波形以及二极管电流波形。
晶闸管是否导通直接关系到磁控电抗器的补偿效果,所以本系统设计了晶闸管检测电路,监控晶闸管是否正常触发。检测电路图如图6所示:晶闸管两极电压经过电压互感器PT隔离,经桥式整流、滤波(通过调节R4、C1可以改变滤波截止频率),经过比较电路后(调节R2可以改变基准电压)然后输入到三极管基极,当晶闸管不导通时,基极为高电平三极管导通,DSP接收到高电平;反之,DSP接收到低电平。
2.5 通信及人机对话模块
系统运用RS232与计算机进行通信,DSP和ARM都可以单独与计算机进行通信。协议进行设定:用标准异步串行通信协议,只使用数据接收(RXD)线和数据传输(TXD)线,两机通信采用同一波特率,每个命令字节(10位)包括一个低电平起始位、8位数据位、1个高电平停止位。控制系统每隔一段时间控制系统与计算机通信一次,将系统采集的数据传输到计算机,供工作人员分析数据。
控制系统运用ARM7实现LCD(320*240)显示和键盘的控制,本系统可以实现自动投切,自动触发,也可以手动触发,通过键盘来输入晶闸管触发角,键盘控制使用的是ARM7外部中断。
3 软件设计
系统开始初始化,然后开始采样电流电压信号,过零检测实时跟踪电网的频率,在A、B、C三相电压的每次过零点处,DSP相应外部中断,在中断子程序中以三相电压的过零点作为晶闸管触发角α基准,来找出相应晶闸管触发角α,调节磁控电抗器二次侧的直流,从而达到补偿效果。系统软件流程图如图7:为了提高系统的精确度,处理数据采用快速傅里叶(FFT)处理采集的数据,将采集的数据傅里叶展开,取出基波进行计算,有功功率和无功功率,还可以非常方便的计算出谐波含量,提高了控制系统的处理精度。
4 结束语
本文基于DSP芯片BF506F和ADu C7026设计了磁阀式可控电抗器的控制装置。能够实时采集电网信号,监控磁控电抗器铁芯气隙,晶闸管温度,而且高精度转换快速处理数据,实现对磁控电抗器容量进行有效和平滑地调节,达到动态无功补偿的目的。
本系统创新点
(1)硬件方面:采用双CPU,BF506F和ADu C7026,DSP采用的是国内最先进BF506F,400 MH的指令执行速度,内置4MBFlash存储器,内置一个特别ADC控制模块(ACM)可以自己独立设置采样模式,选择采样通道,不占用DSP内核处理的时间,这样大大的节省了DSP处理的执行时间从而提高了DSP的数据处理速度。数据传输采用DMA(Direct Memory Access)通过硬件实现存储器与存储器之间、存储器与ADu C7026之间高速数据传送,不需要内核干预,减少中间环节,而且存储器地址的修改和传送均有硬件自动完成,极大的提高了传送速度和工作效率[5]。设计系统的掉电保护模块和晶闸管检测模块等。
(2)软件方面:软件程序可靠性高,具有看门狗保护程序。采用快速傅里叶(FFT)处理采集数据,可以利用功率因数和电压稳定两种控制原理来控制磁控电抗器进行补偿无功,系统采用了PI控制,可以实现快速稳定的调节晶闸管触发角?,同时控制进行自动和手动切换控制磁控电抗器。
摘要：首先介绍基于BF506F和ADuc7026磁控电抗器控制系统要实现的功能,控制系统工作原理,然后针对本系统的几个创新点,如:系统掉电保护模块、BF506F特有的A/D采样模式、晶闸管驱动检测模块和通信人机对话模块进行了详细的说明,并且针对部分的硬件电路给出了相应的实验测试结果,最后介绍了系统的软件设计流程。
关键词：磁控电抗器,无功补偿,自动化控制,BF506F,ADuC7026
参考文献
[1]何立民.单片机应用系统设计[M].北京:北京航空航天大学出版社,1990.
[2]陈柏超.新型可控饱和电抗器理论及应用[M].武汉:武汉水利电力大学出版社,1999.
[3]尹忠东,刘虹,陈柏超,等.磁阀式可控电抗器的研究[J].变压器,1998(7):3-6.
[4]艾朝阳章健李耀基于TMS320F2812的磁控电抗器的设计[J].微计算机信息,2008(11):160-161,247.
[5]王兆安,杨君,刘进军.谐波抑制和无功补偿系统[M].北京:机械工业出版社2004.
[6]Analog Devices,ADSP-BF50x Blackfin~Processor Hardware Reference[M].reliminary Revision2010.
[7]Analog Devices,ADSP-BF50x Blackfin.Evaluation System Manual[M],2009.
[8]孙来军,刘明亮,庄培栋,等.ADuC7026原理与应用[M].北京:电子工业出版,2009.
[9]潘继军基于ARM的嵌入式系统实验分析[J].微计算机信息,2006(5):129-132,66.
DSP嵌入式系统 篇10
自适应光学系统能实时探测光波波前受大气湍流扰动引起的随机相位畸变, 并将测量到的信息加到波前校正元件上, 使波前畸变得到实时校正, 因此广泛运用于天文观测和激光大气传输中[1,2,3,4]。自适应光学系统对波前动态扰动的补偿能力直接关系到天体目标的成像质量和激光的聚焦效果, 通常采用以下几个指标来衡量:点扩散函数 (Point Spread Function, PSF) , 斯特列尔比 (Strehl Ratio, SR) , 半高全宽 (Full Width Half Maximum, FWHM) 和调制传递函数 (Modulation Transfer Function, MTF) 。
对自适应光学系统的性能进行评价, 传统实现手段是在自适应光学系统中搭建成像系统。自适应系统工作时, 成像系统负责采集目标的远场图像, 在事后对自适应光学系统的性能进行离线计算与分析。这种方法存在以下缺点:不能直观实时地反映自适应光学系统的校正性能;需要搭建成像系统, 使自适应光学系统的结构更加复杂化, 同时不可避免地会引入额外的像差;根据目标的图像特性, 该方法只能用于点目标的自适应光学系统, 不能用于扩展目标的自适应光学系统, 如太阳自适应光学系统。
随着自适应光学技术的发展, 在线评价自适应光学系统的性能成为了一个重要的研究方向。哈特曼波前传感器是一种以斜率测量为基础的波前测试仪器, 可以检测波前相位分布的时间特性和空间特性, 根据这些信息可以得到被测波前的近场和远场情况[5,6,7]。因此, 可以根据残余斜率进行自适应光学系统的在线性能评价。欧洲南方天文台ESO的SPARTA (Standard Platform for Adaptive optics Real Time Application) 平台中将数据通过网络传输到协处理机群, 基于Linux系统实现自适应光学系统在线的性能评价[8], 支持的波前处理机的帧频会受到网络速度的限制, 且集成度不高。为此, 本文提出了一种基于FPGA和DSP的嵌入式处理平台设计, 根据哈特曼波前传感器探测的残余波前斜率, 在自适应光学系统闭环工作时实现其性能指标的计算。
1 自适应光学系统性能指标描述
点扩散函数PSF描述了目标像平面上的光场分布, 可以表示为
式中:FT表示傅里叶变换;||2表示求模的平方;P (x, y) 为光波波前, 可以表示为
其中:A (x, y) 是光瞳函数, Φ (x, y) 是入射波前的相位分布, 可根据残余波前斜率G, 利用泽尼克模式波前复原算法[1]计算得到:
其中:D是重构矩阵, 由哈特曼波前传感器子孔径的布局决定;A是泽尼克多项式系数向量;i是泽尼克模式复原的阶数;ai是向量A的元素表示形式;Zi (x, y) 是第i阶泽尼克多项式。
峰值SR为实际光束轴上的远场峰值光强与其衍射极限峰值强度之比, 反映了远场轴上的峰值光强变化。计算时, 需要在截止频率内归一化能量。
半高全宽FWHM指探测目标远场图像上半峰值之间的宽度, 从分辨力方面反映自适应光学系统对波前畸变的校正能力。
光学传递函数 (Optical Transfer Function, OTF) 描述对比度和相位与空间频率的关系, 可由PSF的傅里叶变换变换得到。MTF为OTF的幅值, 反映光学系统传递对比度的能力。
2 基于FPGA和DSP的嵌入式处理平台设计
嵌入式处理平台的结构如图1所示, 主要由CPCI接口模块、协处理模块、主处理模块和网络通信模块组成。信号接口模块采用CPCI接口将残余斜率数据信号和同步信号由波前处理机以数据流的形式顺序进入处理平台, 协处理模块实现前端数据信号的缓存, 主处理模块根据协处理模块提供的数据信号, 实现自适应光学系统性能指标的计算, 并控制网络通信模块将计算结果传输到上位机。
2.1 协处理模块
残余斜率数据由波前处理机经CPCI接口进入到协处理模块中, 在同步信号的控制下实现存储。协处理模块采用FPGA芯片XC6VLX240作为处理器。XC6VLX240是Xilinx公司开发的一款Virtex6系列产品, 有37 680个Slices, 600个用户IO口, Block RAM空间容量为14 976 k B。
FPGA的片内逻辑由地址生成模块和乒乓缓存模块组成, 如图2所示。地址生成模块使用计数器对同步信号中的数据有效信号进行计数, 计数结果作为当前残余斜率数据所对应的哈特曼波前传感器的子孔径位置, 同步信号中的帧有效信号负责对计数器清零。乒乓缓存模块使用两片RAM构成, 由地址生成模块寻址, 将残余斜率以乒乓交替的方式进行缓存。每次存储连续的L帧残余斜率, L由自适应光学系统波前处理机的帧频和成像CCD的曝光时间决定。
2.2 主处理模块
主处理模块根据协处理模块缓存的残余波前斜率计算自适应光学系统的性能指标, 采用DSP芯片TMS320C6747作为处理器。TMS320C6747是TI公司开发的一款浮点型数字信号处理器, 主频为300 MHz, 有两个外部存储器接口空间:EMIFA和EMIFB。FPGA、FLASH和网络通信模块与DSP的EMIFA空间相连接, SDRAM与DSP的EMIFB空间相连接。
DSP内部的程序以2个任务相互配合的方式运行。首先, 任务1从FPGA中获取连续的L帧残余斜率, 计算曝光时间内自适应光学系统的性能指标。计算过程如图3所示。
1) 采用泽尼克波前复原算法, 根据残余波前斜率G计算残余波前相位Φ, 如式 (3) 。主要包括:由残余波前斜率G计算泽尼克多项式系数矩阵A, 由A计算残余波前相位。
2) 由残余波前相位分布、光瞳函数计算残余入射波前, 如式 (2) 。
3) 根据弗朗禾费衍射理论, 对残余入射波前做二维傅里叶变换并求模的平方, 得到点扩散函数PSF, 如式 (1) 。
4) 在截止频率内对点扩散函数PSF的能量进行归一化, 计算斯特列尔比SR和半高全宽FWHM。
5) 对点扩散函数PSF做二维傅里叶变换并求模, 得到调制传递函数MTF。
对于L帧残余斜率, 上述计算过程中从第1) 步到第3) 步的求解过程需要循环L次, 在根据L帧残余斜率得到长曝光情况下的点扩散函数后, 再求解各性能指标。
任务1结束后, 任务2获得处理器的使用权, 控制网络通信模块将自适应光学系统性能指标的计算结果基于TCP协议, 通过网络传输到上位机。当任务1运行时, 任务2阻塞, 当任务2运行时, 任务1阻塞, 二者交替循环运行, 如图4所示。
DSP的片内存储器资源有限, SDRAM用于扩展DSP的片外存储器容量, 提高DSP存储数据和程序的能力 (例如式 (3) 中所述的重构矩阵D、泽尼克多项式Zi等都是存放在SDRAM中) 。设计中使用了两片SDRAM芯片HY57V56162, 扩展容量为512 MB。在程序运行时, 根据需要搬移相应的数据到数字信号处理器的片内存储器中, 解决数据容量大与数据存储在片外时程序运行速度受限的矛盾。
2.3 网络通信模块
以太网接口电路主要由MAC (Media Access Layer, 媒质访问层) 和PHY (Physical Layer, 物理层) 两大部分构成, TMS320C6747包含了MAC控制功能, 只需外接PHY芯片以提供以太网接入通道即可。设计中使用的PHY芯片是KSZ8001, 由MICREL公司生产, 支持10/100 MHz以太网速率, 由主处理器DSP控制, 实现与上位机的通信。
2.4 可视化人机界面设计
为了对嵌入式处理平台进行设置, 设计了一个友好的人机界面, 如图5所示。该可视化人机界面基于Lab Windows/CVI, 用于控制上位机与嵌入式处理平台的网络连接、设置性能指标参数的存储、实时监控自适应光学系统等。
3 设计验证
为了检验嵌入式处理平台计算的正确性, 产生残余斜率数据, 分别在MATLAB和该嵌入式处理平台上进行自适应光学系统性能指标的计算, 并对二者的计算结果进行比较。使用的哈特曼波前传感器的子孔径排布为1313, 如图6所示。
3.1 运算精度
图7 (a) 是点扩散函数PSF的真实值, 是在MATLAB平台上得到的, 图7 (b) 是在嵌入式处理平台上得到的, 二者的计算误差如图7 (c) , 其中误差均值为2.1×10-20, 均方根误差为9.7×10-11 (能量归一化到1) 。根据点扩散函数PSF计算斯特列尔比SR的误差为1.5×10-3, 半高全宽FWHM在x方向上的误差为4.9×10-4倍衍射极限, y方向上的误差为9.7×10-5倍衍射极限。图8 (a) 是模式传递函数MTF在x方向上的真实值, 是在MATLAB平台上得到的, 图8 (b) 是在嵌入式处理平台上得到的, 二者的计算误差如图8 (c) , 其中误差均值为5.1×10-4, 均方根误差为6.8×10-4。图9 (a) 是模式传递函数MTF在y方向上的真实值, 是在MATLAB平台上得到的, 图9 (b) 是在嵌入式处理平台上得到的, 二者的计算误差如图9 (c) , 其中, 误差均值为5.0×10-4, 均方根误差为6.7×10-4。可以看出, 该嵌入式处理平台的计算精度很高。
3.2 实时性
自适应光学系统的性能指标点扩散函数PSF、斯特列尔比SR、半高全宽FWHM、调制传递函数MTF用{P}k表示, 下标表示该组性能指标是利用第k组数据信号计算得到的。输入数据信号、FPGA、DSP的时序图如图10所示。
当FPGA对第k+1组数据信号进行缓存时, DSP根据第k组数据信号进行计算。由于FPGA与DSP之间的数据交换采用了乒乓读写的方式, 第k+1组残余斜率数据将被写入FPGA的乒乓缓存模块的另一个缓存区, 不会影响DSP从乒乓缓存模块中读取第k组数据信号。自适应光学系统的性能指标的计算延时Tdelay定义为从波前处理机输出一组L帧数据信号的最后一个数据到该组性能指标计算完成的这段时间, 刷新周期Trefresh定义为输出第k-1组性能指标{P}k-1到输出第k组性能指标{P}k之间持续的时间。计算延时Tdelay和刷新周期Trefresh与协处理器FPGA和主处理器DSP运算消耗的时间有关, 最终由波前处理机的帧频、成像CCD的曝光时间和主处理器DSP的计算速度决定。
4 结论
本文提出了一种嵌入式处理平台的设计, 根据哈特曼波前传感器探测的残余波前斜率, 在自适应光学系统闭环工作时实现其性能指标点扩散函数PSF、斯特列尔比SR、半高全宽FWHM和调制传递函数MTF的计算, 改变了该领域内国内尚属空白的现状。该处理平台基于FPGA和DSP的架构, FPGA作为协处理器, 实现前端的高速数据缓存, DSP作为主处理器, 实现后端复杂的信号处理, 具有很高的精度。性能指标的计算延时和刷新周期由自适应光学系统中波前处理机的帧频、CCD的曝光时间和主处理器DSP的计算速度决定。该嵌入式处理平台体积小, 易于大规模集成, 在不改变硬件实现的基础上, 可应用于不同的自适应光学系统。
摘要：为了实现自适应光学系统性能的在线实时评估, 提出并设计了一种基于FPGA和DSP的嵌入式处理平台。该嵌入式处理平台以FPGA作为协处理器, 实现前端的高速数据缓存, 以DSP作为主处理器, 实现后端复杂的信号处理;根据哈特曼波前传感器探测的残余斜率, 在线实时计算自适应光学系统的点扩散函数、斯特列尔比、半高全宽和调制传递函数。结果表明, 系统点扩散函数计算误差为10-11量级, 斯特列尔比的计算误差为10-3量级, 半高全宽的计算误差为10-4倍衍射极限, 调制传递函数计算误差为10-4量级。该嵌入式处理平台具有运算精度高, 结构简单, 便于系统集成, 通用性强等优点。
关键词：在线性能评估,点扩散函数,斯特列尔比,半高全宽,调制传递函数,自适应光学系统
参考文献
[1]周仁忠.自适应光学[M].北京:国防工业出版社, 1996:180-188.ZHOU Ren-zhong.Adaptive Optics[M].Beijing:National Defence Industry Press, 1996:180-188.
[2]饶长辉, 姜文汉, 凌宁, 等.自适应光学系统对实际大气湍流波前的时域校正效果[J].光学学报, 2001, 21 (8) :933-938.RAO Chang-hui, JIANG Wen-han, LING Ning, et al.Temporal Correction Effectiveness of Adaptive Optics System for Light Wave Atmospheric Propagation[J].Acta Optica Sinica, 2001, 21 (8) :933-938.
[3]JIANG Wen-han, LI Ming-quan, TANG Guo-mao, et al.Adaptive optics image compensation experiments on stelar objects[J].Optical Engineering (S0091-3286) , 1995, 34 (1) :15-20.
[4]杜荣清, 张小军.大行程变形镜有限元分析[J].光电工程, 2011, 38 (5) :30-34.DU Rong-qing, ZHANG Xiao-jun.Finite Element Analysis on the Technology of Large-stroke Deformable Mirror[J].Opto-Electronic Engineering, 2011, 38 (5) :30-34.
[5]姜文汉, 鲜浩, 杨泽平, 等.哈特曼波前传感器的应用[J].量子电子学报, 1998, 15 (2) :228-235.JIANG Wen-han, XIAN Hao, YANG Ze-ping, et al.The application of Hartmann wavefront sensor[J].Chinese Journal of Quantum Electronics, 1998, 15 (2) :228-235.
[6]胡诗杰, 许冰, 侯静.H-S波前传感器在测量光束质量因子M2中的应用[J].光电工程, 2002, 29 (2) :6-9.HU Shi-jie, XU Bing, HOU Jing.Application of Hartmann-Shack Wavefront Sensor to Measurement of Beam Quality Factor M2[J].Opto-Electronic Engineering, 2002, 29 (2) :6-9.
[7]LI Hua-gui, JIANG Wen-han.Application of H-S Wavefront Sensor for Quality Diagnosis of Optical System and Light Beam[C]//In ICO-16Satellite Conference on Active and Adaptive Optics, Garching, Germany, Aug9-13, 1993:369-375.