数据采集卡（精选11篇）
数据采集卡 篇1
随着虚拟仪器技术出现, 各种数据采集卡出现在科研、生产等众多应用场合。然而, 市面上的板卡其有限的定时/计数器个数成为多路数字传感器信号采集的瓶颈, 已无法满足测量系统的构建, 有必要探索新的数字信号频率量的测量方法。本文针对此情况提出了采用模拟通道、数字通道采集数字传感器信号, 用软件实现定时、计数功能测量频率的方法, 并与传统的数据采集方法所得的数据进行了分析、比较。
1 测量方法介绍
1.1 多路转换开关扩展定时/计数器测量数字传感器信号方法
采用定时/计数器测量数字传感器信号是最常规的方法。可以实现一个定时/计数器测量多个数字传感器的一对多式测量。该方法共用到:数字输出通道、多路转换开关CD405l BE、定时/计数器。具体方法在此不作详述。
1.2 模拟通道测量数字传感器信号方法
采用模拟通道测量数字传感器信号的方法, 就是把传输出的脉冲信号通过模拟通道采集进计算机, 通过设置采样数和采样频率, 使采样时间内包含若干个脉冲周期, 通过数据采集卡模拟信号输入通道将脉冲信号完整采集进来后, 利用Lab VIEW里面的提取单频信号子vi可以获得信号频率。
1.3 数字通道测量数字传感器信号方法
数字通道常用于开关量的测量, 不适宜做脉冲信号采集。以PCI-6024E为例, 该卡使用DAQ-STC芯片包括3个定时器组, 它们分别控制着模拟输入、模拟输出和通用定时/计数功能。显然, 数字通道没有硬件时钟, 称之为静态DIO。静态DIO依赖于系统, 若用静态DIO测量脉冲信号, 只能在软件中采用while循环, 通过读取信号的下降沿变化循环监测I/O口状态。但其速度会根据主机的处理能力发生变化, 无法保证采样精度。借用模拟输入、输出或者定时/计数器时钟作为数字任务的定时源。利用Lab VIEW里面的提取单频信号子VI可以获得信号频率。
实验用Nl公司PCI-6221数据采集卡数字关联I/O的最采样频率1 MHz, 远远高于流量计的最高信号频率为1400Hz。采用模拟通道采集符合香农定理, 能达到所需要的精度。同时, 在软件中设定获得多个值后求均值, 可以有效地解决压力脉动问题。
2 测量方法的实验研究
2.1 实验系统介绍
为简化实验, 我们在JSP-04E自组装液压试验台上, 构建了如图1所示的试验系统, 将两个流量传感器的输出信号分别分成三路, 接到多路转换开关、模拟通道1和2、数字通道1和2上, 利用Lab VIEW的多线程功能, 采用一个采集卡进行试验, 以确保3种方法采集的数据是相同的。
2.2 数字流量传感器
该测量系统选用LWGY-6型数字流量传感器, 输出信号为方波信号, 由采集卡和计算机对一定时间内方波的个数计数, 即可完成流量的测量。其流量测量公式为:其中q流量, f为测得的频率, k为传感器标定系数。
2.3 实验结果和数据分析
图2为模拟通道采集的脉冲信号效果图, 右端Devl/ai0表示采用设备一。即:PCI-6221的第一条模拟通道。
表1是使用PCI-6221分别采用三种方法在测得的三处流量数据表, 在液压试验台上对LWGY-6型数字流量传感器进行测量的结果。
表1数据可以看出, 采用三种方法测量流量的数据基本一致, 精度很高。实验证明采用本文方法获得精确的流量测量结果, 是一条解决采集卡定时/计数器个数有限行之有效的方法。
结束语
通过以上实验分析, 我们可以得出以下结论:a.可以充分利用数据采集卡中模拟通道资源。采集卡中模拟通道的数量较多 (一般为16路) , 采用该方法可以减少采集卡的数量, 简化数据采集系统。采用该方法, 可以解决测频法中“+1误差”问题, 精度高。b.可以充分利-用数据采集卡中模拟通道资源。数字I/O通道一般有16路, 采用本方法后, 不用增加定时器/计数器采集卡。其缺点是需要外部提供时钟, 程序稍微复杂。优点是, 其采样频率高。c.被测信号频率低的情况下, 推荐使用模拟信号扩展方法;在被测信号频率高的情况下, 推荐使用数字关联I/O, 并且最好用模拟输出时钟或者定时/计数器时钟。d.本方法是对硬件的应用创新, 无需增加硬件设备, 结构简单, 可以降低成本。同样适合于其它虚拟仪器软件如:Visual C++、Visual Basic、Labwindows/CVI、HPVEE等。
参考文献
[1]姜万, 牛慧峰, 赵春艳, 等.基于虚拟仪器的电液比例方向阀静动态特性综合CAT系统[J].传感器技术学报, 2005:13-22.
[2]李光提.虚拟仪器在0CS003液压实验台上的开发及应用[D].泰安:山东农业大学, 2004:44-68.
[3]冯雪.数据采集卡性能指标与应用[J].工业控制计算机, 2008, 21 (5) :10-11.
[4]谭保华, 王垫, 熊健民.基于USB总线技术的高速数据采集卡研制[J].计算机测量与控制, 2008, 16 (12) :1982-198.
数据采集卡 篇2
摘要：讨论了基于USB接口的高速数据采集卡的实现。该系统采用TI公司的TUSB3210芯片作为USB通信及主控芯片，完全符合USB1.1协议，是一种新型的数据采集卡。
关键词：USB A/D FIFO 固件
现代工业生产和科学研究对数据采集的要求日益提高，在瞬态信号测量、图像处理等一些高速、高精度的测量中，需要进行高速数据采集。现在通用的高速数据采集卡一般多是PCI卡或ISA卡，存在以下缺点：安装麻烦;价格昂贵;受计算机插槽数量、地址、中断资源限制，可扩展性差;在一些电磁干扰性强的测试现场，无法专门对其做电磁屏蔽，导致采集的数据失真。
通用串行总线USB是1995年康柏、微软、IBM、DEC等公司为解决传统总线不足而推广的一种新型的通信标准。该总线接口具有安装方便、高带宽、易于扩展等优点，已逐渐成为现代数据传输的发展趋势。基于USB的高速数据采集卡充分利用USB总线的上述优点，有效解决了传统高速数据采集卡的`缺陷。
1 USB数据采集卡原理
1.1 USB简介
通用串行总线适用于净USB外围设备连接到主机上，通过PCI总线与PC内部的系统总线连接，实现数据传送。同时USB又是一种通信协议，支持主系统与其外设之间的数据传送。USB器件支持热插拔，可以即插即用。USB1.1支持两种传输速度，既低速1.5Mbps和高速12Mbps，在USB2.0中其速度提高到480Mbps。USB具有四种传输方式，既控制方式(Control mode)、中断传输方式(Interrupt mode)、批量传输方式(Bulk mode)和等时传输方式(Iochronous mode)。
考虑到USB传输速度较高，如果用只实现USB接口的芯片外加普通控制器(如8051)，其处理速度就会很慢而达不到USB传输的要求;如果采用高速微处理器(如DSP)，虽然满足了USB传输速率，但成本较高。所以选择了TI公司内置USB接口的微控制器芯片TUSB3210，开发了具有USB接口的高速数据采集卡。
1.2 系统原理图
系统原理图如图1所示。
整个系统以TUSB3210为核心，负责启动A/D转换，控制FIFO的读写及采样频率的设定，与主机之间的通信及数据传输。
2 USB数据采集卡硬件
2.1 TUSB3210芯片
TUSB3210是TI公司推出的内嵌8052内核并带有USB接口的微控制器芯片。TUSB3210有256字节的内部RAM，8K字节的程序RAM，512字节的USB数据缓冲和端点描述块EDB(Endpoint Descriptor Blocks)，4个通用的GPIO端口P0、P1、P2、P3，I2C接口电路，看门狗电路等。
数据采集系统的设计 篇3
张连华
摘要：单片机作为微型计算机的一个分支。其应用系统的设计方法与一般的微型计算机应用系统的设计在许多方面是一致的。但由于单片机系统通常作为系统的最前端。设计时更应注意应用现场的工程实际问题，使系统的可靠性能够满足应用的要求。数据采集是单片机应用系统中最为重要和普遍的应用要求。数据采集的对象可以是温度、压力、流量等各种物理量。数据采集系统可以是复杂控制系统的一部分。也可以是配备显示(或打印)输出的独立系统(或仪表)。
关键词：单片机；温度；设计
中图分类号：TP274+.2文献标识码：A文章編号：1000-8136(2009)35-0164-02
1模拟通道的组成
模拟通道的一般构成见图1。
1.1传感器
传感器把被测的物理量(如温度、压力等)作为输入参数，转换为电量(电流、电压、电阻等)输出。物理量性质和测量范围的不同。传感器的工作机理和结构就不同。通常传感器输出的电信号是模拟信号(已有许多新型传感器采用数字量输出)。当信号的数值符合MD转换器的输入等级时，可以不用放大器放大；当信号的数值不符合A／D转换器的输入等级时。就需要放大器的放大。
1.2多路开关
多路开关的作用是可以利用一个A／D转换器进行多路模拟量的转换。利用多路开关轮流切换各被测回路与A／D转换器间的通路，以达分时享用A／D转换器的目的。常用的多路开关有CD4051／CD4052和AD7501／AD7502等。
1.3放大器
放大器通常采用集成运算放大器，常用的集成运算放大器有OP-07，5G7650等。在环境条件较差时，可以采用数据放大器(也称为精密测量放大器)或传感器接口专用模块。
1.4取样保持器
取样保持器具有取样和保持两个状态。在取样状态时，电路的输出跟随输入模拟信号变化；在保持状态时，电路的输出保持着前一次取样结束前瞬间的模拟量值。使用取样保持器的目的是使A／D转换器转换期间输入的模拟量数值不变，从而提高A／D转换的精度。常用的取样保持芯片有LF398，AD582等。
当前输入的信号变化与MD转换器的转换时间慢的多时，可以不用取样保持器。
1.5A／D转换器
A／D转换器的主要指标是分辨率，A／D转换器的位数与其分辨率有直接的关系。8位的A／D转换器可以满量程的1／256进行分辨。A／D转换器的另一重要指标是转换时间．选择A／D转换器时必须满足采样分辨率和速度的要求。
2数据采集系统的设计
2.1设计要求
设计一个温度数据采集系统，被测温度范围是0-500度，被测点为4个。要求测量的温度分辨率为0.5度。每2s测量一次。
2.2器件选择
传感器选用镍铬一镍硅热电偶，分度号为K(旧分度号为EU-2)。当温度为500度时，热电势为20.64 mV。
满量程为500度。对于0.5℃的分辨率要求，A／D转换器要具有0.5／500=111000的分辨能力。8位的A／D转换器的分辨能力为1／256。10位的A／D转换器的分辨能力为1／1024。5G14433具有1／2048的分辨率。
每2s对4点进行一次巡回检查时，每点取样时间为2s/4=0.5s，即1s取样2次。对于5G14433．当外接电阻Rc为300 kn时，时钟频率为147 Hz,每秒转换约9次。
另外，还需要将热电偶输出的20.64 mV的信号放大到5G14433的输入电压为2V，放大器的增益为2000／20.64=96.9。为了提高放大器的抑制共模干扰的能力，多路开关选用差动多路转换器CD4052。
由于温度信号变化缓慢，可不用取样保持器。
2.3硬件电路
数据采集系统的模拟输入通道电路见图2。
图2中未画出显示及输出部分电路，数据放大器可以选用单片高性能数据放大器芯片，也可以采用普通运算放大器组合而成。
2.4软件流程
加固型数据采集卡振动分析与设计 篇4
随着电子设备的功能不断增强,电子设备的结构也越来越复杂,随之带来的问题也越来越多,设备能否保证其可靠性也越发重要。为了保证电子设备的可靠性,使其能够适应各种振动冲击环境,就必须认真分析电子设备的动态性能; 而很多电子设备的结构过于复杂,要分析电子设备的动态特性难度较大,于是比较可行的办法就是从印制电路板出发,运用有限元分析和模态分析方法对其进行动力学分析,探索出一套切实有效的印制电路板抗振加固优化设计,以提高印制电路板的可靠性,具有现实意义。
本文选定的电路板是某型导弹发射车控制计算机的适配板卡,它的主要功能是对信号进行实时的数据采集处理,在对板卡进行振动试验时发现故障,以此为出发点,在分析了数据采集卡的结构特点及选择合适的建模方法后建立了其有限元模型,使用ANSYS分析软件进行理论模态分析,根据模态分析所得出的振型来确定系统的薄弱环节,并提出了数据采集卡的抗振加固优化设计方案。
1 板卡设计介绍
板卡是一块尺寸为160 × 233. 35 × 1. 6mm的标准6UCPCI板卡,使用的材料是FR - 4,板厚1. 5mm,安装方式为由分布在各边的螺栓固定。
某加固型数据采集卡是某型导弹发射车控制计算机的适配板卡,需具备良好的抗振加固性能; 元器件作为构成设备的基础,设备的故障以元器件的失效方式表现出来。为了确保设备的可靠性,首先必须正确地选择和使用元器件,对所有有条件进行筛选的元器件必须进行筛选; 选用元器件主要从以下几个方面着手:
( 1) 元器件的技术性能、质量等级、使用条件等应满足产品的要求。
( 2) 优先选用经实践证明质量稳定、可靠性高、有发展前途且供应渠道可靠的标准元器件。杜绝已淘汰的元器件的使用。
( 3) 在产品设计时,应最大限度地压缩元器件的品种、规格及其生产厂点。
( 4) 要严格控制新研元器件的使用,未经技术鉴定的元器件不得在产品中使用。
根据上述原则,板卡的元器件布局图如图1 所示,板卡选择的主要芯片如表1 所示。
2 建立有限元模型及理论模态分析
2. 1 建立有限元模型
数据采集卡是一块尺寸为160 × 233. 35 ×1. 6mm的标准6U板卡,其上安装的许多元器件和模块给印制板带来了附加的质量和刚度,影响了印制板的动态特性。为了得到正确的印制电路板动态特性,必须要建立正确的有限元模型。
印制电路板的有限元建模方法主要有以下几种: 1简单成型法,即印制板上的附加元器件、模块一律不予考虑,忽略元器件对PCB刚度和质量的影响,整个印制电路板用基板处理。2总质量等效法,即不考虑元器件对印制板刚度的影响,只考虑附加质量对PCB的影响。3总质量/刚度等效法,该方法同时考虑了元器件的附加质量以及附加刚度的影响。4局部等效法,对于各局部区域分别求等效质量和等效刚度。5直接有限元成型法,直接对电路板建立完整的有限元模型。
对比几种建模方法,本文采取第1种和第5种相结合的方法,忽略体积和质量都较小的元器件和模块,即忽略小元器件对整个印制板刚度的影响,仿真得到的固有频率,数据较为保守。大元器件利用有限元成型法根据其实际位置进行布局,建立整块板卡以及主要原器件的详细模型。
板卡的特性组成参数如表2 所示,将板卡以及元器件等效为长方体,采用3D实体单元SOLID92属性,采用ANSYS网格划分工具Meshtool将板卡实体模型进行网格划分,划分结果如图1 所示。
2. 2 理论模态分析
模态分析可以得到设计中的结构或者机器部件中的振动特性,即固有频率和振型; 固有频率和振型是承受动载荷结构设计中的重要参数。通过模态分析,可以在结构设计上减少共振,了解结构对于不同类型的动载荷的响应情况,有利于在其他分析中估算出求解控制参数,优化参数,缩短计算时间。涉及到的动力学基本方程为:
式中,M为结构质量矩阵,C为结构阻尼矩阵,K为结构刚度矩阵,x为节点位移矢量,为节点速度矢量,为节点加速度矢量; F( t) 为随时间变化的载荷函数。当为自由振动并忽略结构阻尼时,上式变为:
当发生谐振动时,特征方程为:
因此,对于一个结构的模态分析,可得到系统的第i阶固有频率 ωi和主振型Xi。
划分完网格的模型安装方式选择四角由四颗螺栓固定,利用Current - LS方式( 最小二乘法) 进行理论模态分析计算,得到的印制板前5 阶固有频率如表3 所示。
3 抗振优化分析与设计
3. 1 板卡厚度分析
进行板卡的厚度分析时,将其他参数固定。将厚度分为1mm,1. 6mm,2. 0mm,2. 5mm四类。板卡弹性模量为14Gpa,密度为1850kg /m3,泊松比为0. 28。 芯片的弹性模量为16Gpa,密度为2420kg / m3,泊松比0. 3。板卡安装方式为四角固定,主要元器件按照实际位置进行安放。将所有属性设置完毕之后,进行模态分析,得到前5 阶固有频率如表4 所示。
分析表中数据可以得知,板卡厚度从1mm到2. 5mm的变化过程中,印制板的一阶固有频率提高了25Hz,其余各阶固有频率均有不同程度地提高。因此,在配合结构的前提下,应尽可能地提高印制板的厚度。
3. 2 材料属性分析
进行板卡的材料属性分析,将板卡的弹性模量分为1. 4Gpa、2. 4Gpa、3. 4Gpa、4. 4Gpa四类; 保持芯片的弹性模量,板卡厚度设置为1. 6mm,元器件位置保持不变,采用四角固定板卡形式。进行模态分析,得到结果如表5 所示。
从表5 中可以看出,板卡的一阶固有频率随着其弹性模量从1. 4 到4. 4 变化的过程中增长了29. 46Hz,在其他因素不变的情况下,板卡的固有频率随着板卡的自身弹性模量的增加有一定的提升。
3. 3 安装方式分析
进行板卡安装方式分析时,将板卡厚度,板卡弹性模量固定,元器件按照实际进行布局。板卡尺寸为160mm × 233. 35mm × 1. 6mm,将板卡安装方式分为以下几种:
1四角固定。
2160mm短边各加4 颗螺钉进行固定。
3160mm短边各加4 颗螺钉,安装DB9 连接器一端安装4 颗螺钉。
4在方案3的基础上,再在装有CPCI连接器的长边处加3 颗螺钉。
5在方案4的基础上,平行于160mm短边,在板卡中心线上均匀打3 颗螺钉。
进行模态分析,得到数据见表6,可以看到,采用方案1四角固定的方案下,板卡的固有频率较低,会造成PCB的最大振幅增大,容易导致板卡发生共振破坏; 方案2、3中在板卡的短边均增加了螺钉,板卡一阶固有频率提高,但是由于军用电子设备要求一阶固有频率至少应为200Hz,因此不能满足要求; 方案5与方案4中长边增加了螺钉,使板卡一阶固有频率增加了很多,方案5对比于方案4在平行于板卡短边中心线处又增加了3 颗螺钉,使板卡一阶固有频率达到了345. 89,符合军用板卡一阶固有频率200Hz的最低要求。因此在制板过程中应在
四边约束尽量增加固定点,在元器件布局以及布线允许的情况下,板卡中部增加几个固定点,可以更好地提高其固有频率。
3. 4 元器件布局分析
对元器件布局进行模态分析时,仅选取了电源模块和FPGA两个大元器件,分别采用4 种元器件安放方式:
1将两个大元器件放在板卡中间。
2将两个大元器件在板卡的160mm短边各放一个。
3将两个大元器件在板卡的233. 35mm长边各放一个。
4另取PCI9030、双口RAM芯片,将以上4 个大元器件在板卡各边各放一个。
分析表7 中数据,可以得到: 将元器件放于板卡中间时,板卡固有频率很小,而将芯片从中心位置向四边约束靠近的情况下,板卡的一阶固有频率增加。因此元器件PCB布局时要考虑将体积和质量较大的元器件安放于靠近安装点的位置,系统的固有频率可以得到提高,元器件内部动应力得到降低。
4 结束语
本文借助分析软件ANSYS,结合某加固型数据采集卡,建立了有限元模型,对其进行了模态分析,从板卡厚度、板卡材料属性、板卡安装方式、板卡元器件布局四个方面入手,进行了板卡的抗振优化分析与设计,提出了提高板卡固有频率的方法,具有现实的意义。
参考文献
[1]李春洋.印制电路板有限元分析及其优化设计[D].长沙:国防科学技术大学,2005.
[2]李朝阳.电子设备的抗振动设计[J].电子机械工程,2002,18(1):51-53.
[3]邱成悌,赵惇殳,蒋全兴.电子设备结构设计原理[M].南京:东南大学出版社,2001.
[4]Steinberg D S.Vibration Analysis for Electronic Equipment[M].2nd ed.New York:John Wiley&Sons,1988.
[5]程诗叙.印制电路板与集成电路组件的模态分析及振动可靠性研究[D].成都:电子科技大学,2005.
[6]罗圣和.印制电路板组件的振动分析与控制[D].西安:西安电子科技大学,2012.
[7]阳丁.电子产品减振及优化方法研究[D].成都:电子科技大学,2012.
数据采集：为有源头活水来 篇5
几乎任何规模企业，每时每刻也都在产生大量的数据，但这些数据如何归集、提炼始终是一个困扰。而大数据技术的意义确实不在于掌握规模庞大的数据信息，而在于对这些数据进行智能处理，从中分析和挖掘出有价值的信息，但前提是如何获取大量有价值的数据。
数据源复杂多样
从大数据的概念我们可以知道，大数据的数据源主要为网络日志、视频、图片、地理位置等等各类网络信息，而这些数据的汇集是实现大数据实施的基础，所以大数据应用建设离不开网络信息数据采集这一核心环节。
不管是政府还是企业，浏览器里的搜索、点击、网上购物、其他数据（比如气温、海水盐度、地震波）、新闻信息、网友留言、网友个人信息、产品信息、人事信息等等都是大数据应用的重要目标，这些信息数据是政府企业战略决策的重要依据。
大数据环节下的数据来源非常多，而且类型也多种多样，存储和数据处理的需求量很大，对于数据展现也非常的高，并且很看重数据处理的高效性和可用性。
谈及数据采集利器，我们最熟悉的就是遍布身边的摄像头，不到10年的时间，城市里的任何一个角落放眼望去就全部是摄像头了。随着互联网技术的大发展，能够接入互联网的终端越来越便宜、在人群中覆盖率不断提高，以致于我们拥有了一个可以覆盖大部分人口的传感器网络。比如我所在的淘宝网，每天有亿级别的用户访问、购物。在传统的工业时代，我们永远无法知道一个人在超市做了什么、也很难分析每个人在超市买了什么东西，尽管你有收银数据。而在互联网这个每个人都带着传感器的时代、一切行为都可能被记录、分析、用于优化你未来的体验。
精准分析之数据采集要真实可靠
现今，数据的作用正在迅速膨胀并变大，它影响着企业工作战略的制定，虽然现在企业可能并没有意识到网络信息数据采集的不到位给自身工作带来的问题和隐患，但是随着时间的推移，人们将越来越多的意识到数据对企业的重要性。当下大部分公司都有自己的渠道，即自己的方式去收集数据。对数据来说有两个方面：一个就是通过分析以后给客户的数据；另外一个就是公司内部用。给客户的数据首先就要保证准确性，这个很重要。还有它的出处是不是官方的？另外这些数据是不是涉及到别人的隐私？关于公司内部使用的数据，通常更注重如何与业务发展、产品完美结合。
数据分析和数据挖掘的重点都不在数据本身，而在于如何能够真正地解决数据运营中的实际商业问题。但是，要解决商业问题，就得让数据产生价值，就得做数据分析和数据挖掘。而在数据分析和数据挖掘之前，首先必须保证采集到高质量的数据。只有通过对所需数据的全面准确采集，形成数据流规模，然后再对数据流进行分析，这样分析出的数据结果对决策行为才有指导性作用。
采集数据源种类繁多，以及采集速度要快更是一个严峻挑战，因为采集过程本来就是数据质量问题的主要来源。采集数据源杂乱，采集速度又快，如果不能及时进行数据质量处理，就会导致数据质量问题的堆积，越来越严重。所以在采集环节，就必须引入实时数据质量监控和清洗技术，通过强大的集群和分布式计算能力，提高数据采集性能和数据质量监控性能，利用强大的分布式云计算技术，实现数据抽取、数据清洗以及数据质量检查工作。
完成全面数据采集后，就应该有准确的分析和使用数据能力，透过对采集数据的深入分析，了解事件的事实真相和事件背后的社情民意，预判各种事件的发展走向，这些变动对整个大局会产生什么样的影响，影响是否会阻碍自身的健康发展，这都需要我们用数据来衡量，用数据反映出的事实来指导我们工作策略的制定，让我们的工作决策理性化而不是经验化。
数据采集未来是一个很大的市场，因为分析的数据模型可以根据需求和思维做，但所有的前提是你的数据采集要准，现在的问题一个是采集不到，一个是采集错了，还有一个是采集效率受到网络带宽限制，这几个都做不到的话数据价值很难用起来。
当数据采集遇上隐私安全怎么办？
随着移动互联、云计算等技术的飞速发展，无论何时何地，手机等各种网络入口以及无处不在的传感器等，都会对个人数据进行采集、存储、使用、分享，而这一切大都是在人们并不知晓的情况下发生。你的一举一动、地理位置、甚至一天去过哪些地方，都会被记录下来，成为海量无序数据中的一个数列，和其他数据进行整合分析。
比如，当你用手机扫描二维码，并将其用微博转发的时候，你的消费习惯、偏好，甚至你的社交圈子的信息，就已经被商家的大数据分析工具捕获。大数据平台在提供服务的同时，也在时刻收集着用户的各种个人信息：消费习惯、阅读习惯甚至生活习惯。这些数据，一方面给人们带来了诸多便利，但另一方面，由于数据的管理还存在漏洞，那些发布出去或存储起来的海量信息，也很容易被监视、被窃取。
大数据散发出不可估量的商业价值。但让人感到不安的是，信息采集手段越来越高超、便捷和隐蔽，对公民个人信息的保护，无论在技术手段还是法律支撑都依然捉襟见肘。人们面临的不仅是无休止的骚扰，更可能是各种犯罪行为的威胁。大数据时代，谁来保护公民的个人隐私？既是每个人都应当思考的问题，也是政府部门不可推卸的责任。
嵌入式USB便携数据采集卡研究 篇6
CY7C68013属于EZ-USB FX2系列, 架构图如图1所示:
FX2集所有USB外围要求的特点于一身, 为外围提供D+、D-两条USB连接线, SIE (串行接口引擎) 对串行数据编、解码, 并进行错误校验、位填充和其他USB传输的信号级任务。最终将串行数据变为并行数据与USB Interface间通讯。SIE操作在全速和高速模式, 为了增加USB2.0的带宽, 端点FIFO和从FIFO是一致的, 这样可以节省内部数据传输时间。CPU是增强的8051内核, 使用内部RAM来存储程序和数据。CPU在USB通讯中的角色是双重的, 第一, 通过控制端点服务主机请求, 实施高速USB协议。第二, 可以使用普通的8051功能。对USB通讯来说, 51内核的功能只是简单的配置接口, 监控传输, 本身并不会参与到传输中。
2 采集卡硬件电路设计
2.1 AD转换部分硬件设计
该设计中使用了AD7492作为主采样器件, 这是一款12位高速, 低功耗, 持续逼近型ADC, 操作电压2.7V-5.25V, 设计中使用了SV单电源供电, 采样频率高达1MSPS, 内部有低噪音、宽带宽的跟踪保持放大电路, 可以处理的带宽达到10MHz。
AD7492很容易与微处理器或DSP接口。输入信号从CONVST的下降沿开始被采样, 转换也从此点启动。忙 (BUSY) 信号线在转换起始时为高电平, 880ns后跳变为低电平以表示转换结束。没有与此过程相关的管线延时。转换结果是借助标准CS和RD信号从一个高速并行接口存取的。AD7492采用先进的技术来获得高数据通过率下的低功耗。在5V电压下, 速度为1MSPS时, 平均电流仅为1.72ma;它还可对可变电压/数据通过率进行管理。在5V供电电压和500kSPS数据通过率下的消耗电流为1.24mA。
这款芯片可以操作在全休眠模式或者部分休眠模式, 在转化结束后, 芯片自动进入休眠模式以减小高速时的功耗, 休眠模式可以通过pS/FS引脚选择, 其电路图如图2所示。
2.2 CPU与EEPROM的接口电路
CY7C68013芯片本身不带ROM, 所以扩展一片64Kbit的I2C串行E2PROM存储程序代码。该芯片为低功耗应用而开发, 可以充分利用FX2的I2C接口而不用占用其它I/O接口, 电路图如图4所示。
2.3 CPU与键盘、显示的接口电路
由于56引脚的68013只有PA, PB, PD三组IO, 对于12位的AD, 使用了PB, PD的第二功能, 配置为FD (Fifo Data) 。这样就只剩下PA口8个引脚可用, 不足以完成键盘、显示、测试预留等功能。所以采用了PCF8574 I2C转I0口的方式进行扩展。这样也可以留出足够的IO口用于扩展和测试。 I2C总线是PHILIPS公司推出的芯片间串行数据传输总线, 两根线 ( (SDA, SCL) 即可实现完善的全双工同步数据传送。能够十分方便地构成多机系统和外围器件扩展系统。I2C器件是把I2C的协议植入器件的I/0接口, 使用时器件直接挂到I2C总线上, 这一特点给用户在设计应用系统带来了极大的便利。I2C器件无须片选信号, 是否选中是由主器件发出的I2C从地址决定的。而I2C器件的从地址是由I2C总线委员会实行统一发配。PCF8574A的从地址是0x70a, 本设计中用到的显示模块是FDC-645模块, 是由六位数字显示的串行LCD。模块中常用的引脚有WR, CS和DAT, 占据了CPU的PA^3, PA^4, PA^5。
3 采集卡固件程序设计
关于USB的中断部分可以通过固件架构来负责处理。它针对USB事件的用户程序代码的声明提供了多个相对应的副函数钩子, 而固件架构之所以会这样设计与规划, 这是由于当Windows出现“发现新硬件”的窗口精灵时, 在等待用户按下“OK”信息按钮的这段时间, Windows就会忽略重新设备列举事件。
固件架构包含了很多的副函数钩子, 这些钩子就是应用程序之间的桥梁, 用于应用程序间互相交换数据等。所有的副函数钩子可以分为三类, 即工作分配器、标准设备请求剖析器、USB中断服务例程等。
工作分配器主要包括以下几个函数, void TD_Init (void) 在初始化 (包括设备重新列举前和后) 时被调用, 可在此设置全局变量的初始值。Void TD_Poll (void) 在设备操作过程中重复调用, 要执行的工作要在该函数中完成。
固件的while (1) 循环中调用了该函数。BOOL T'D_Suspend (void) 在设备固件进入中止模式前加以调用。void TDee Resume (void) 在外部有Resume事件时才会调用, 执行此函数后, 设备进入全功率模式。
设备请求剖析器主要包括取得描述符、设置接口、取得接口、取得配置等等的若干个函数。他们在固件架构解出程序代码后, 如果要实现上述功能, 便调用这些剖析器函数。如果在这些函数里面返回“TRUE”, 则实现该命令, 否则就忽略该请求不做任何事情。以取得设备描述符函数为例:
返回TRUE, 当设备有该请求时, 固件架构将实现该请求。其它与此类似。固件的中断服务例程中包括了对USB中断的服务处理。如端点的数据输入输出中断, USB中止中断, USB设置封包 (setup token) 中断等等。
4 结论
本文综合了USB技术与嵌入式技术的优点, 完成了数据采集卡硬件和软件部分的设计, 并从理论的角度分析了采样的速度。对于硬件的设计, 因为涉及到高频信号, 抗干扰性的设计尤其重要。建立在良好的硬件的基础上, 软件的设计相对较为简单。本文中主要从USB设备的特点和结构, 并进一步介绍了Linux下USB设备驱动程序的编写和使用等内容。不同的USB设备需要不同的驱动程序, 这些需要根据设备的功能以及用户对设备的要求来编写。由于设备文件系统的使用, 对于设备可以像操作文件一样使用, 不用记忆每个驱动中不同的入口函数等内容, 利于设备使用方法的统一。
参考文献
[1]刘曼平.DSP与PC机的无线交换调制模块设计[J].微计算机信息.2008, (20) .
[2]周立功.ARM嵌入式系统软件开发实例[M].北京:北京航空航天大学出版社, 2005.
[3]张斌, 高波.Linux网络编程[M].北京:清华大学出版社, 2000.
[4]张弘.USB接口设计[M].西安:西安电子科技大学出版社, 2002.
[5]王琳, 商周, 王学伟, 等.数据采集系统的发展与应用[J].电测与仪表, 2004, (08) .
数据采集卡 篇7
关键词：FPGA,PCI,数据采集
数字信号处理的出现改变了信息与信号处理技术,而数据采集作为数字信号处理的前期工作,在整个数字系统中起到关键性作用。
1 数据采集系统
数据采集是指从待测设备中自动采集信息的过程。图1显示了基于PC机的典型数据采集系统的各项组成部分。
选用PC机作为控制系统操作平台,为了能和外部设备通信,PC机提供了外置的USB、串口、并口及内置的ISA、PCI等接口。PCI总线[1]接口速度快、系统占用率低,有完备的即插即用管理体制,是目前计算机插卡式外设总线的事实标准。本文利用FPGA通过PCI接口芯片与计算机进行通信,FPGA外接FIFO存储器,A/D转换数据直接存储在FIFO中,实现了数据的高速采集与连续稳定数据流的输出。
2 数据采集硬件设计
PCI数据采集板卡的硬件整体框架如图2所示。
2.1 PCI总线接口设计
PCI总线[2]是一个地址/数据、命令/字节选择信号复用的总线。它采用主从信号双向握手的方式来控制数据的传输,其接口电路设计和传统总线接口电路设计有较大的差别,所以必须严格遵守PCI总线规范所规定的技术规范。本文采用PLX公司的PCI9054[3]作为PCI总线的接口控制器。PCI9054是专用的PCI接口芯片,它主要是将复杂的PCI时序转换为简单的时序。
2.2 FPGA设计
FPGA设计用超高速集成电路硬件描述语言(Very High Speed Integrated Circuit Hardware Dessription Language,VHDL)[4,5]实现,设计软件选用Quartus II。VHDL设计主要分为:总线读写设计,A/D控制设计,D/A控制设计,定时/计数器设计及DIO设计。
2.2.1 总线读写设计
总线读写设计是FPGA设计的顶层模块,主要完成PCI9054与本地的通信,实现数据的正确传输。PCI9054单周期读、写和DMA读的VHDL语言时序控制状态机如图3所示。状态0为空闲状态,状态1为总线保持状态,状态2为DMA读状态,状态3为单周期写状态,状态4为读写操作完成状态。
2.2.2 控制信号说明
ADS#:地址选通信号,双向。表示地址有效及新的总线访问周期的开始,在总线访问周围的第一个时钟周期有效。BLAST#:突发传输结束信号,双向。由当前本地总线主动方驱动,用来表明总线传输的最后一个数据传输。LW/R#:写/读信号,双向。低位读,高为写。LHOLD:保持总线请求,输出。请求使用本地总线。当控制可以实现时,本地总线仲裁回应LHOLDA。
2.2.3 A/D控制设计
A/D控制是数据采集卡的主要部分,设计主要包括:A/D采样时钟的产生,分组采集控制,触发设置及FIFO读写控制等。
(1)A/D采样时钟的产生。
采样时钟的产生主要是根据设定的采样频率产生具有一定低脉宽的信号,这是为了在转换完成时能正确地读出转换数据。值得注意的是,在FIFO溢出的情况下及分组采集的组间间隔时间段内要停止输出采集脉冲。
(2)分组采集控制。
分组采集是按照内外时钟源分别进行设计的。首先根据组循环次数及首末通道设置计算出一组内总共要采集的点数,即:一组内总共要采集的点数=(末通道-首通道+1)* 组循环次数。
在内时钟模式下,启动A/D转换后,在每次转换完成后采集点数加1,直至加到一组内总共要采集点数为止,此时停止输出转换脉冲,而后进入组间间隔时间,开始对基准时钟进行计数,计到设定的组间间隔值后输出转换脉冲,再次进入转换计数周期,依此重复下去。
在外时钟模式下,当检测到外时钟下降沿时开始输出转换脉冲并在转换完成后进行计数,直至加到一组内总共要采集的点数为止,此时停止输出转换脉冲,当再次出现外时钟的下降沿时,便开始新的一组分组采集。
(3)触发设置。
触发设置是根据板卡控制字中的触发源、触发方向及触发类型共同决定的。
(4)FIFO读写控制。
FIFO的读是由PCI9054发起的,在PCI9054读周期,在满足地址条件的情况下,产生FIFO的读信号,将A/D数据传输到主机。
FIFO的写信号是由A/D芯片的STS信号控制的,当STS信号由高变为低时表示本次转换完成,且数据线上数据有效,而FIFO是在下降沿启动写周期,上升沿将数据打入FIFO中,因此只需将STS信号取反后赋给FIFO的写信号。
3 硬件设计的测试
在板卡的设计过程中,硬件设计的测试是按如下步骤进行的:首先通过功能仿真及时序仿真排除设计上的大部分错误;其次通过PCItree软件进行测试,通过简单的功能测试,如开关量输入输出;然后通过简易演示程序测试;最后通过高级程序的全面测试。在不同的测试阶段会发现各种设计问题,再将设计回归到功能仿真及时序仿真,反复修改完善程序,直到最终满足功能设计要求。
4 结束语
本文完成了基于FPGA的PCI数据采集卡的设计,板卡实现了查询、中断和DMA等多种方式读取数据,可实时采集数据,实现大容量数据的缓存,有效地解决对数据高速采集和传输的需求。可直接插在PC机或与之兼容的计算机内任一PCI插槽中,构成各领域的数据采集、波形分析和处理系统,也可构成工业生产过程监控系统。
参考文献
[1]李贵山.PCI局部总线开发指南[M].西安:西安电子科技大学出版社,2000.
[2]尹勇,李宇.PCI总线设备开发宝典[M].北京:北京航空航天大学出版社,2005.
[3]杨恒,卢飞成.FPGA/VHDL快速工程实践入门与提高[M].北京:北京航空航天大学出版社,2003.
[4]王振红.VHDL数字电路设计与应用实践教程[M].北京:机械工业出版社,2006.
基于USB2.0的数据采集卡 篇8
高速和高精度的数据采集系统成为了现在数据采集的主流,也是今后发展的一种趋势。要突破速度和精度的瓶颈,主要是在A/D转换、主控CPU、以及CPU与主计算机的接口上提高工作性能。相对于处理速度和精度受限的传统MCU,当前主流的DSP、FPGA、ARM等控制核心由于其突出的性能已经成为了科技、工程的主导。在与主机接口方面,ISA、PCI和VXI都是基于PC机的插槽的,这不仅受到主机插槽个数的限制而且还会受到PC机箱内高频信号的干扰,从而影响精度和稳定性。而通用串行总线(Universal Serial Bus,简称USB)的出现则很好的解决了以上的冲突,它使高传输速度、易扩展性、方便的即插即用有机的结合在了一起,使得计算机外围设备的连接更具单一化。这些特点使得U S B将成为接口总线主导。在A/D采样方面,要充分考虑到被采样对象的性能特点,以更好地平衡速度与精度的关系,这是考虑问题的关键点[1]。
2 设计概述
在本设计当中,由于首先要满足采集的速度和实时性要求,其次还要尽量考虑系统的可扩展性,所以在系统中选用目前在高速数字技术领域得到广泛应用的现场可编程门阵列FPGA(Field Programmable Gate Array)作为整个系统的控制中心。用USB作为与上位主机的通信接口,并利用外部FIFO存储器来做存储数据与读取数据之间的缓冲区[2]。
前端的A/D采集选用的是AD9042芯片,它是采样频率可控的高速A/D器件,最高的采样频率为41 MHz。FPGA完成对A/D的启停、采样频率等所有的控制,并根据USB控制器的通信信息完成相应的采样频率调整。A/D转换的结果也由FPGA建立通道将数据存入外部FIFO中缓存。后端的处理就交由USB控制器来完成。当FIFO半满标志有效的时候,USB控制器便从FIFO中读入数据直到空标志有效。这样,数据便被存入USB控制器自身的端点FIFO中,而后通过USB事物将数据传送给主机。整个的数据流过程对外部FIFO提出了很高的要求,它不但要有很高的操作频率而且要能够无缝的与USB控制器实现GPIF连接。不仅如此,由于会出现两个控制器同时对FIFO读写的情况,所以外部FIFO要支持全异步读写操作。而我们选用的CY7C4255(8K x18)完全满足上述几点要求,它的操作频率可以达到100MHz。如图1整个采集系统的功能框图
3 A/D采集的控制与存储
3.1 采样部分
AD9042的所有控制都是由FPGA来完成的,采样获得的数据也由FPGA来建立数据通道保存在外部FIFO中。而FPGA对AD9042采样频率的控制的具体参数是通过与USB控制器通信来获得的,而USB控制器的参数则是从主机获得。在这样的控制流下,FPGA与A/D之间的接口电路示意图如下图2.
FPGA的输入时钟为48MHz,通过verilog HDL语言对FPGA的配置,可以使得的FPGA输出各种基于48 MHz的频率来控制采样,这里我们不需要用PLL来倍频,只需要用基频来分频就可以满足要求了。整个采样控制和数据通道时序都用HDL语言将FPGA配置好,这样FPGA就能够可靠的控制采样和将采样数据送入外部FIFO中。由于篇幅有限,控制A/D采样和数据流传送的HDL代码就不详细列出了。
3.2 存储部分
A/D采样得到的数据流需要快速的写入到外部FIFO中,这就要求FPGA实现写FIFO的各种逻辑并结合采集部分的时序逻辑将数据写入FIFO中。这部分的电路示意图如下图3.
FPGA与FIFO之间的控制连接其实只有WEN和WCLK两跟线。WEN控制写使能,而WCLK控制写入的频率,这个频率应该和采样频率一致,这样才能保证采样数据无损失的被缓存入FIFO中。FIFO的满状态也要和FPGA连接在一起,它表明FIFO已经存满数据,不可以再写入。状态信息也要在配置PFGA的时候充分考虑进去,这样才能保证整个系统的可靠工作。
4 USB接口设计
4.1 控制器与外部FIFO的连接
在这一个系统当中,USB接口扮演了重要的角色,它不仅要完成配置数据和控制命令的传输,更重要的它要完成整个采集数据的发送。这个设计选用的USB2.0协议的控制芯片为CYPRESS公司的FX2系列的CY7C68013。它主要包括USB2.0的收发器,串行接口引擎(SIE),增强51内核,8.5KB的RAM存储器,4KB的FIFO存储器以及可编程接口(GPIF)。FX2有一个通用的可编程接口,由于它几乎支持所有通用的总线,这使得FX2可与外部的ASIC、DSP等其他处理芯片很方便的直接连接和通信[3]。在本设计当中正是利用了该接口与外围的FIFO存储器相连,形成一种独特的数据传输方式—GPIF椨隖IFO进行数据的交换。GPIF方式下,增强51内核就不参与数据传输,USB接口和外围电路直接共享片内FIFO。这样就突破了51内核参与高速数据传输的瓶颈。GPIF方式下,外部FIFO与USB之间的传输不是一次只传输1个字节,而是以突发数据流的形式实现,这样很好的解决了USB高速模式下的带宽问题。FX2与外部FIFO的连接要保证了GPIF传送,其中要特别注意的是GPIF下特有的3个控制信号和3个状态信号的连接,他们要对应连接到外部F I F O的控制和状态管脚,如图4所示。
4.2 控制器固件代码
固件代码是在板子上电之后从外部EEPROM加载到控制器片内XRAM中的。这部分代码要通过调试手段事先下载到外部EEPROM中。USB控制器的固件程序其实就是完成USB各种事物及USB设备功能的代码,主要是对标准请求的支持和对用户自定义功能的支持。FX2系列的控制器有一套完整的固件开发环境,可以方便的在环境中开发各种基于USB的应用。本次设计的整体固件程序的流程如图5。
TD_Init初始化函数是程序的重要函数,在该函数中完成了CPU相关和USB相关的初始化工作,如中断配置,USB端点配置,GPIF配置等。TD_Poll是系统的主循环函数,它完成主要的用户级功能,USB设备所需要完成的动作都应该在这个主循环中实现,当然也可以在某些中断函数中实现。除了上述两个主要函数外,固件中还有各种中断接口,可以在需要的地方填加代码完成相应的动作。固件中的所有标准请求都将在端点0中断函数中被处理,而其他大量数据的传送命令在端点2中断函数中实现。固件代码里要完成相关的命令动作,并与FPGA通信以实现具体的行为控制。而采集通道的数据传送则在主循环TD_Poll函数中依靠配置和触发端点6来完成。数据的传送通道是端点2和端点6。端点2为OUT端点,接受来自主机的数据或命令;端点6为IN端点,通过GPIF方式从外部FIFO读入的数据被直接放入该端点的FIFO中等待向主机传送。主机通过标准请求启动采集任务后,将会不断的发送IN命令要求USB设备回传采集得到的数据。而控制器接受命令后开始启动GPIF传输,将外部FIFO的数据不断的发往主机。固件中另一个重要的问题就是GPI F相关代码的填加。由于GPIF功能是用户可选的,所以要想使用它,必须将配置和启动代码内嵌到固件中,完好地与固件其他模块配合。GPIF传输的实现需要对FX2内部的相关寄存器进行配置并将配置代码内嵌到固件的初始化部分。而配置代码的生成可以借助CYPRESS发布的GPIF Designer工具以图形化的方式完成,最终以源代码的形式填加到固件中。整个固件代码整合后可以通过CY-PRESS发布的调试工具把目标文件下载到芯片中进行板级调试。由于代码在XRAM中运行,所以调试不需要烧写任何EPROM或FLASH而显得非常方便。
5 结束语
本设计充分利用了USB接口总线诸如:传输速率高、使用方便、支持热插拔以及工作可靠性高等优势,并有效的结合了目前在数字领域里得到广泛使用且具有开发周期短、开发低复杂度、频率高、灵活性强以及可扩展性好等特点的可编程逻辑器件CPLD/FPGA,使得整个板卡简洁、高速、高效。系统充分发挥了高速A/D的可控采样率以及USB控制器的高速GPIF接口的性能,突破了数据采集各个关口的瓶颈,从而建立了从采样端到PC接口端的高速数据通路。本系统从某种程度上反映了当前单板系统的构架特点和发展趋势--简洁,灵活,快速。而U S B总线与可编程逻辑器件的出现正是迎合了这种需求。这些技术的出现不仅大大提高了数字技术在各领域的应用,而且也极大地促进了数字技术的进一步发展[4]。本次设计的数据采集板已经在实验室中参与常规实验,结合相应的PC端的显示程序可以形成一个1 MHz—20 MHz的示波器,并有很好的实际效果。
摘要：本文利用高速A/D器件、FPGA和USB控制器设计了一个高速数据采集卡。系统利用高速AD器件和FPGA来完成前端的数据转换和存储。数据先被存储在外部FIFO中,之后由USB控制器将缓存中的数据通过GPIF方式快速读入并通过USB接口传递给上位机,最后由上位机完成后端的相关处理。
关键词：数据采集,USB2.0,GPIF
参考文献
[1]吴量.高速数据采集系统的设计[J].电子测量技术.2006,(29:)85-86
[2]王成儒,李英伟.USB2.0原理与工程开发[M].国防工业出版社.2004,7
[3]常丹华,王军波.基于DSP和USB的高速数据采集与处理系统设计[J].电子技术应用,2006,(11:)102-104
数据采集卡 篇9
数据采集卡是数据采集系统中重要的硬件之一,在有些场合,例如教学实验室,如果每台计算机都配备一块采集卡,则代价较高,利用率也较低。因此,实现采集卡的共享是较好的解决方案。Laview的DataSocket技术能较好地实现数据采集卡的共享,即多台计算机共享一台计算机(服务器)上的采集卡,数据采集卡共享程序可以用于一个局域网内的计算机组。
2 DataSocket技术
DataSocket由DataSocket API与DataSocket Server两部分组成。DataSocket API是用于用户访问网络数据的接口,DataSocke Server负责提供DSTP协议和管理底层网络通信。利用DSTP实现现场数据网络共享,必须要用到DataSocket Server。
DataSocket API是协议独立的、编程语言独立和操作系统独立的用于简化二进制数据传输的API。它的实现方式可以是ActiveX控件、LabWindows/CVI C代码库或一系列LabView VI,因此可以在任何编程环境中使用它。
DataSocket Server是一个轻量级的独立组件。DataSocket API访问DSTP对象时就是通过访问它来实现现场数据的传输的。DataSocket Server通过自动管理与客户端的连接,从而极大简化了TCP编程,用户可以不用了解任何TCP/IP编程的知识。
通过DataSocket Server广播数据需要3种“角色”——发布者(Publisher)、DataSocket Server和接收者(Subsciber)。发布者通过DataSocket API向DataSocket Server写入数据,接收者通过DataSocket API从DataSocket Server读取数据。发布者和接收者都是DataSocket Server的客户端。利用DataSocket Server实现现场数据的网络共享时,发布者、接收者和服务器之间的关系如图2所示。
3 数据采集卡共享的设计方案
NI公司提供的RDA(remote device access)技术可实现对远程数据采集卡的访问。用户可以利用Measurement&Automation Explorer来进行远程数据采集卡的设置,设置完成后,在本地机上就会出现一块虚拟的数据采集卡,并且分配有相应的设备号。为了避免多个客户机同时访问一个远程数据采集卡时发生冲突,导致程序出错,必须考虑在服务器端增加任务管理程序,以对客户机的请求进行管理。而在客户机中,用户先要向服务器提出申请,服务器响应后,才能调用本机LabView中的采集程序,启动配置远程采集卡,并进行数据采集。RDA Server会自动把采集到的数据传送回客户机。如果采集卡正被占用,则服务器不会响应新的客户机请求,这样可以避免多个客户机同时访问一个远程采集卡时发生的冲突。数据采集卡共享示意图如图2所示。
3.1 RDA技术实现远程数据采集的配置
利用RDA(Remote Device Access)技术共享服务器上的设备,在客户机上编程直接控制服务器上的DAQ设备,实现远程数据采集。
RDA在编程方面与使用本机DAQ设备完全一样。在LabView中利用RDA技术实现远程数据采集的步骤如下:
第一步,配置RDA服务器。RDA服务器需要安装NI-DAQ6.0(或更高版本)以及DAQ设备,设置服务器的IP地址,例如192.168.0.1,其子网掩码为255.255.255.0。然后启动服务器上的Remote Device Access Server即可。若有必要,可以在DAQ设备的属性对话框中设置RDA访问密码。
第二步,设置客户机。RDA客户端应安装与服务器相同版本的NI-DAQ,否则DAQ设备会无法连接。设置客户机的IP地址,例如192.168.0.2,其子网掩码为255.255.255.0。RDA客户机的设置比较复杂,通常按照下列步骤进行:
1)在客户机的MAX(Measurement&Automation Explorer)左侧目录树中的Devices and Interfaces项的右键弹出菜单中选择“Create New”,在Create New窗口选择RDA/Ethernet Device。
2)在随后出现的Select Remote Computer对话框中输入服务器的IP地址或计算机名。
3)在随后出现的System对话框中设定设备号,若服务器上的DAQ设备设置了RDA访问密码,则还需在Password栏中输入正确的密码。
至此,就完成了客户机上RDA设备的添加,客户机的MAX左侧目录树中会出现这个RDA设备。从此以后,用户可以像在本地一样操作该设备。在客户机上直接编写DAQ软件,实现远程数据采集。
3.2 服务器工作流程
启动服务器程序,自动运行DS Server Manager和RDA Server程序。接着,读取用户请求信息,如果没有请求信息,则继续扫描;如果有客户机请求信息,则对客户机请求信息按照请求时间或者优先级排序,给优先级最高者以许可访问响应信息。然后。等待客户机返回任务完成信息,如果接到完成信息,则完成一次循环,并重新读取客户请求信息,开始新的循环。
3.3 客户机工作流程
向DS Server发出请求信息,等待服务器给出响应信息;从DS Server读取响应信息,然后进入用户自己设计的采集任务,调用本地的采集程序完成采集。调用计时程序查向自己的任务所占用的时间是否超过请求时间,如果超过请求时间或者用户终止采集任务,则需向DS Server写入任务结束信息,从而客户机程序结束。
4 共享数据采集卡程序设计
4.1 服务器端程序设计
程序使用两组变量:请求信息变量(任务结束变量)rq和服务器响应变量rp。服务器程序前面板有两个页面,一个页面显示当前正在等待或者处理的任务信息,另一个页面显示已处理的任务列表。请求信息和响应这两组变量分别为一个整型数组,由于不需要用户修改,因此前面板隐藏了这两个变量。为了使服务器程序能在不同的机器上运行,可利用前面板的变量所具有的DataSocke Connection属性来实现前面板的DS连接。在Connect To中指定URL时,格式是“dstp://machine name/variable name”,其中machine name可以是机器名,也可以是IP,对于本机则可以使用localhost或者127.0.0.1来设定。请求信息初始设定为1000,即如果请求信息为1000,则表示没有请求信息;如果请求信息小于1000,则表示有请求信息,其值等于具体的请求时间。服务器判断请求信息的最小值,如果不等于1000,则表示有请求信息,服务器给予响应。服务器响应后,客户机开始运行采集程序,完成后,需要给请求信息重新赋值为1000,作为采集任务结束的标志。一旦服务器判断到这个标志又变为1000后,则可以开始新的循环。
4.2 户客机端程序设计
客户机程序除了用户设计的采集程序外,需要用到3个子程序:建立连接、超时判断和结束连接。建立连接子程序的作用是向服务器发送请求信息,并且等待得到响应信息,一旦得到响应信息,该子程序就结束。响应信息需要4个参数:客户端编号、请求时间、服务器名称和远程采集设备号。其中,客户端编号作为服务器识别来自不同客户机请求的标志,服务器名称可以是机器名或IP,需要先利用Measurement&Automation Explorer设置好远程采集卡之后,才可以使用远程采集设备号。超时判断的作用是判断采集程序是否运行超时。结束连接的作用是发送结束任务信息0给DS Server变量rq,相应元素赋值为1000,让服务器知道任务已经结束。
在进行数据采集时,服务端要启动RDA Server,用以完成客户机访问服务器采集卡的任务,因此服务器程序不必调用任何采集程序,只对客户机的请求进行响应和判断任务是否结束即可。而客户机上的程序则在请求被响应之后,可以像使用本机的采集卡一样使用服务器上的采集卡,直接调用LabVIEW中的采集程序,完成自己的采集任务,实现远程数据采集。
5 结语
DataSocket技术是NI公司提供的一个网络测控系统开发工具。DataSocket遵循TCP/IP协议,并对底层进行高度封装,所提供的参数简单、友好,只需要设置URL,就可以用于实时数据传送,通过DataSocket技术我们能较好地实现了数据采集卡的共享。
摘要：数据采集是科学实验的一个重要环节,数据采集卡是数据采集系统的一个关键硬件。利用DataSocket技术能较好实现数据采集卡的共享,提高了设备的利用率和降低实验成本。
关键词：数据采集,DataSocket,Labview,RDA
参考文献
[1]侯国屏,王坤,叶齐鑫.Labview7.1编程与虚拟仪器设计[M]清华大学出版社.2005(2):413-416.
[2]陈锡辉,张银鸿.Labview8.2程序设计从入门到精通[M]清华大学出版社.2007(1):322-325.
[3]郑诗樵,黄文达.基于LabVIEW的网络实验仪器的开发[J].实验室研究与探索.2005,1(24):26-27.
[4]李海涛.在LabVIEW中实现基于C/S结构的远程数据采集[EB/OL].[2009-03-10].http://blog.csdn.net/kw123/archive/2006/07/03/869293.aspx.
[5]杨忠仁,饶程,邹建,彭珍莲.基于LabVIEW数据采集系统[J].重庆大学学报.2004.2(27):33-36.
[6]燕延,马增强,杨明.基亏LabVIEW的数据采集与处理软件编程技巧[J]微计算机信息.2005,5(21):153-154.
[7]杨忠仁,饶程,邹建,彭珍莲.基于LabVIEW数据采集系统[J].重庆大学学报.2004,2(27).33-35.
[8]张炯,方湘陵.基于虚拟仪器技术的远程实验室[J].实验室研究与探索,2007,(26).9:12-13.
轮荷称重仪数据采集系统 篇10
摘要：根据轮荷称重仪的工作原理和应变片组桥方式，设计一套轮荷称重仪数据采集系统，数据采集系统由下位机硬件与上位机软件组成，硬件部分是通过选择合适的电子器件和合理的设计电路原理图及PCB设计；软件采用LabVIEW编程技术.轮荷称重仪获取车轮对倾翻台面的径向压力，倾翻台下面的应变片由于力的作用产生应变，下位机获取数据信号，通过串口通信模块，下位机与上位机数据采集系统进行指令和数据的传输，将采集到的信号进行处理，由上位机面板把信息传达给用户.此系统具有数据采集与处理、数据实时显示与存储、数据后期处理和工作温度进行监测等功能.
关键词：数据采集系统；轮荷称重仪；多通道
DOI： 10.15938/j.jhust.2015.03.004
中图分类号：TH39
文献标志码：A
文章编号：1007-2683 （2015）03-0019-05
O 引 言
车辆的质心和质心位置等参数对车辆的一些性能指标有一定影响，例如车辆的操控性、稳定性、机动性、制动性等，精确地测量车辆质心位置是必要的，而现有车辆质心测量法难以实现多轴车辆的质心位置测量，因此提出在倾翻台上应用轮荷测量仪来测量多轴车辆的质心，本文根据多通道轮荷测量仪使用工况的特点，设计了一套与其相应的数据采集系统，可以实现对多通道数据实时采集与处理、对测量结果的后续处理和对系统工作环境温度的监测等功能.该数据系统由下位机硬件与上位机软件两部分组成.下位机硬件负责对信号调理、数据采集与处理、数采显示及温度监控等.通过现场总线将数据传送给上位机，上位机可以实现多通道数据的切换采集、数据的实时显示与存储及系统工作环境温度的监测与报警等功能.本文主要介绍了轮荷测量仪的工作原理和下位机硬件的设计.
1 轮荷测量仪的工作原理
该轮荷测量仪是一种多通道一体式轮荷称重仪，多套轮荷称重仪安装在倾翻台面上，通过调整称重仪相互之间的间距，来满足不同车型的测量要求.轮荷称重仪的主要功能是获取车轮对倾翻台面的径向压力，首先实现从轮荷称重仪局部应变再到电信号的转换，继而利用数据采集系统对该电信号进行采集与处理.
1.1 轮荷测量仪的结构模型
轮荷称重仪的结构模型如图1所示，轮荷测量仪是基于电阻应变式称重传感器而设计的一个板桥型秤体，在合金板底部靠近支撑的区域加工4个等距等宽等深的矩形槽，在矩形槽内黏贴应变片，用来检测轮荷测量仪在受力时所发生的形变.
轮荷称重仪是一个在长度、宽度及各个横截面方向上规则的弹性结构体，根据材料力学变形固体的连续性、均匀性、各向同性假设，称重仪可以看做由n条平行排列的弯曲梁组成.分析其中一条梁的力学性能，其受力分析如图2所示，
当等效梁只受到法向力F、的作用时，在1、2、3、4位置处的弯矩分别为：
令1、2、3、4位置处矩形槽内表面的应变分别为 ，则有
式中：yi为矩形槽内表面到中性轴的距离；E为称重仪材料的弹性模量； 为矩形槽内表面对中性轴的惯性矩.
由于每个矩形槽的尺寸都一致，所以每个矩形槽内表面到中性轴的距离都相等，每个矩形槽内表面对中性轴的惯性矩也相等，即
1.2 轮荷称重仪的组桥方式
在称重仪的4个等宽等深的矩形槽表面等间距粘贴应变片，每4个应变片在长度方向相连接构成一组全桥电路，一共粘贴9组，这样称重仪将会有9组桥路的传感器信号输出，具体的贴片组桥方式如图3所示，
应用支路电流法，算得每组桥路的输出电压为：
将式（1）～（5）代人式（9）得到称重仪上每组桥路输出电压为：
假设称重仪上的载荷为Fo，称重仪桥路输出电压就是9组桥路输出电压之和，用公式表示为：
式中： 为称重仪电桥输出的电压之和； 为每组电桥的供电电压；Ko为应变片的灵敏系数；Yi为应变片粘贴表面到中性轴的距离；L2为同侧矩形槽间距； 为某个等效梁上的总载荷分量；E为称重仪材料的弹性模量；，，为应变片所在截面对中性轴的惯性矩；Fo为称重仪上加载载荷.
2 数据采集系统的总体设计
该数据系统的设计包括下位机，RS - 232串口通信和上位机，下位机是以单片机作为整个数据采集系统的硬件控制核心，通过它的逻辑控制完成对数据的采集与处，主要有通道选择模块、信号放大模块、信号滤波模块、模数转换模块、MCU模块，通过RS-232总线将数据传送给上位机，上位机可对数据进一步的处理与存储，应用LabVIEW软件开发上位机交互界面，主要有用户登录模块、单/多通道采集模块和温度监测模块，轮荷仪数据采集系统的总体结构如图4所示.
2.1 数据采集系统的硬件设计
硬件设计也就是下位机，它是整个轮荷称重仪数据采集系统的重要部分，要完成多路传感器信号的采集、输出数字量测量结果，硬件设计需要完成电源模块、多通道控制选通、信号调理、A/D模数转换、数字显示、温度监测及通信接口模块等工作.通过选择合适的电子元件，完成整体电路原理图设计及PCB设计，通过电路板焊接与调试，最终完成多通道数据采集系统硬件电路的设计，硬件实物图如图5所示.
2.1.1多通道选择控制电路设计
轮荷称重仪具有9个通道的输出信号，每个单通道的信号都需要被采集，针对本系统传感器信号的特点采用多路模拟开关，实现每个通道的分时选通.被测信号是差分双路信号，使得单路模拟开关不适用，本系统最终选择3个多路模拟开关CD4052.具体应用电路如图6所示，通过单片机的1/0端口操控CD4052的工作状态，完成对于多通道信号的切换控制.
图6模拟开关CD4052电路原理图
2.1.2
A/D转计换器
在轮荷仪测量系统中，需要把采集来的模拟信号转换成MCU能识别的数字信号，那么A/D转换器是必不可少的，综合考虑系统对ADC的转换精确度、采样速率、线性度及接口特性等方面的需求，本文选择了性价比较高的TM7709模数转换芯片，其应用电路原理图如图7所示
2.1.3 逻辑控制元件
逻辑控制元件MCU是整个硬件电路的核心单元，通过单片机的控制来完成各个功能模块之间有效地运行，以及对数据的实采集和传输.本系统选用了STC90C516RD+型号单片机作为控制器件.通过C语言编写的程序指令，实现了通道选择、数据获取、实时显示及通信接口控制等功能，高效、有序地完成了系统的逻辑控制.
2.1.4 数据显示电路设计
本系统可以在硬件电路上直接显示数据测量结果，根据显示功能设计的要求，采用两个四位一体的八段数码管，并选用TM1638芯片来驱动控制这两个数码管.单片机通过3个I/O口对TM1638进行读写控制操作，实现彼此间的串行数据通信，以显示测量结果.数据显示电路原理图如图8所示.
2.1.5 串口通信接口电路设计
通信接口电路是实现下位机与上位机之间相互通信的桥梁.在串行通信中，下位机和上位机需选择相同的接口标准，才能进行正常的相互通信.在本系统的设计中，因计算机上的串口是RS - 232负逻辑电平，所以选择MAXIM公司的MAX232换芯来设计电平转换电路.串口通信的实现电路原理图如图9所示.
2.1.6 温度监测与报警电路设计
由于硬件电路中的芯片都有各自的温度工作范围，工作环境温度会对系统的测量精度与稳定性产生影响，严重时可能导致系统工作失灵，所以对下位机硬件的]二作环境进行温度监测.采用DS18820与有源蜂鸣器组建了温度监测与报警电路，一旦工作环境温度超出设定的范围，蜂鸣器会自动呜叫发出警告，温度监测与报警电路设计如图10所示
2.2 上位机软件的开发
轮荷称重仪数据采集系统的下位机也就是硬件部分，只是对数据进行了数据处理，有一定的局限性.为了将采集到的数据进行进一步地运算处理与存储，开发上位机软件设计是必不可少的一部分.采用虚拟仪器软件LabVIEW来编写上位机界面，通过RS-232串口计算机可以与下位机之间进行数据传输.上位机对数据进行提取与采集控制，实现数据存储、波形实时显示及数据管理等功能.根据数采系统的功能要求，用上位机软件设计了单通道采集、多通道采集、数据管理及温度监测4个控制界面，多通道采集界面如图11所示.
3 结 论
数据采集卡 篇11
数据采集在现代工业生产及科学研究中的重要地位日益突出,同时对实时采集、实时传输、实时处理的高速数据采集的要求也不断提高。此外,对于不同的场合,数据采集系统的数据采样参数要求也不同。工业生产与科研领域中对数据采集研发提出了以下的要求:
(1) 接口简单灵活且有较高的数据传输率;
(2) 采集器体积小、抗干扰能力强、能够对数据做出快速的存储,并及时进行分析和处理;
(3) 设计周期短,能快速适应市场需求。
USB 2.0以其即插即用、支持热插拔的灵活性,以及高达480 Mb/s的传输速率,成为了高速数据传输接口的首选。而FPGA以其工作频率和集成度高、稳定性良好、抗干扰能力强等优点,逐步成为各领域数据采集数字电路的首选。FPGA集成软核有设计周期短、设计投入少等优越性,且不涉及具体的物理实现,可以方便移植到各种FPGA硬件平台,极大提高了它的灵活性和适应性。基于此本 文设计一款采用USB 2.0接口实现与PC机数据传输的高速数据采集卡,它既能实现采集卡与 PC机的方便连接,又能保证较高的传输率和合适的性价比[1]。
1 数据采集和传输系统方案设计
数据采集和传输系统主要由USB 2.0通道、FPGA和A/D转换器组成,如图1所示。
CY7C68013是Cypress公司推出的EZ-USB FX2系列智能USB接口芯片。其作用是将主机所发送的命令序列经USB 2.0端口输出,实现对数据采集系统的控制;同时把A/D转换器采集的数据以高速的数据序列形式发送到主机。其中,USB 2.0端口提供一个能和计算机连接的数据传输接口[2]。
FPGA利用内部的SRAM提供数据输入/输出的双缓冲功能。采用双缓冲的原因同USB中的大端点所配置的双缓冲类似,均是防止数据的溢出和保证数据传输的连续性。
A/D转换器将所要采集的模拟量转换成数字量,通过滤波和放大后,由FPGA接收、缓冲、存储,经USB 2.0端口传回至主机工作站。高速A/D转换器采用转换速率为20 MHz的MAX1425[3]。
系统工作过程为:主机通过CY7C68013给数据采集系统一个采样控制命令,存入FPGA的控制寄存器中。FPGA根据该命令向A/D转换器发出相应控制信号。由于ADC采样频率为10 MHz,为了和PC运行速度相匹配,在FPGA内部生成一个FIFO缓存器。A/D转换器在FPGA的ADC接口控制电路控制下,把模拟信号转换成数字信号,并将指定通道的采样数据存入FPGA内部FIFO缓存。同时,FPGA的USB接口控制逻辑查询CY7C68013是否空闲,如果空闲,那么由FPGA的USB接口控制逻辑将指定通道的采样结果,从FPGA内部FIFO缓存送入CY7C68013的内部FIFO[4]。
当内部的FIFO容量达到一定程度后,CY7C68013自动将数据打包传送到PC机。由于固件程序把CY7C68013设置为特定的自动模式,因此CY7C68013把数据送往PC机期间的所有操作无需CY7C68013中CPU的干预,从而保证足够的数据传输速率。采样过程中FPGA的USB接口控制逻辑依次取走批量数据,在USB接口打包传送时A/D转换持续进行,FPGA内部FIFO也被持续写入转换结果[5]。
2 硬件设计
该数据采集卡由高速A/D转换模块、FPGA控制模块和USB 2.0控制模块组成。A/D转换电路如下:
A/D转换电路是整个系统的重要组成部分。由低通滤波器、多路选择开关和A/D转换器构成,如图2所示。本文选用Maxim公司的A/D转换芯片MAX1425。
8路模拟输入信号分别经过由运放THS4052构成的抗混叠低通滤波器去除高频成分,防止信号产生“混叠现象”。1/8模拟信号选择器根据来自FPGA板的地址码,控制模拟信号选择器74HC4051选通8路输入中的1路到输出端,送到A/D转换器MAX1425将模拟信号转换为数字信号。MAX1425的控制信号由FPGA板提供,在控制信号的作用下以适当的时序完成转换工作[6]。
3 软件设计
USB 数据采集系统中的软件设计分为3部分:固件设计、驱动程序设计和用户端的应用程序设计[7]。本设计中的驱动程序采用 CYPRESS FX2 开发包中提供的 USB 驱动程序,此程序使用方便,运行稳定。 用户端的应用程序采用NI公司的LabVIEW软件,这是一款基于图形化程序设计,功能强大的虚拟仪器软件。
3.1 USB 控制器的软件设计
CYPRESS 公司为简化并加速用户使用 EZ-USBFX2芯片进行 USB 外设的开发过程,在 FX2 开发包中提供了一个完整的 USB 固件程序架构,可在 KEIL C51 环境下开发,设计时只需根据自己的系统情况对程序架构中的相关程序进行修改即可使用CYPRESS提供的 EZ-USB CON-TROL PANEL可方便地对固件进行调试,已编译好的固件代码可通过USB控制器中的I2C接口下载到E2PROM中[8]。
3.2 FPGA 的软件设计及仿真
采集卡中的 FPGA 主要产生各种控制信号的时序及对采样的数据进行扩展后以FIFO 方式进行传输。对 FPGA 程序的开发采用硬件描述语言 VHDL,在 ALTERA 公司提供的Quartus Ⅱ7.2 软件中进行编程、调试[9]。
A/D 采样时钟信号只需在 FPGA 内部对 50 MHz 进行分频即可,为保证两路采样控制信号时序的一致性,可将分频后的信号通过 D 触发器的Q和Q输出,从而产生两路相位差为 180°的20 MHz时钟。 FIFO 则利用 FPGA 内的 EAB 资源,调用了ALTERA公司提供的参数化模块库 LPM中 lpm_fifo 元件然后根据实际需要设置lpm_fifo的参数[10]。
VHDL 语言的 lpm_fifo 元件调用说明和参数设置如下:
signal sums wire0:std-logic-vector(7 downto 0); —中间信号定义
signal sums wire 1:std-logic;
component lpm_fifo-lpm_ fifo 件调用说明
port (data :in std-logic -vector (7 down to 0 ); —8位数据输入
Wrreq :in std_logic; —写信号
rdreq :in std_logic; —读信号
clock : in std_logic; —工作时钟
aclr : in std_logic; —异步清零
q :out std_logic vector(7 down to 0); —8位数据输出
Full :out std_logic);
end component;
…
q<=sums- wire0(7 down to 0);full<=sub_ wire 1;
lpm _fifo_component :lpm _fifo —调用元件 lpm_fifo
generic map( —类属映射
lpm_Width =>8, —定义数据宽度为8位
lpm_numwords=>4 096, —缓存深度为4 096 B
lpm_widthu =>12, —地址线宽度为12
lpm_showahead=>off, —关闭先行数据输出开关
lpm_hint=>"use_eab =on,maxi-
mize_speed=5") —打开内部EAB,最大速度约束等级为5
port map(rdreq=>rdreq, —端口映射
aclr =>aclr,clock=>clock,
wrreq =>wrreq,data=>data,
q =>sub_ wire0 ,full=>su} wire 1);
本设计采用了异步并行A/D转换,对双路A/D电路进行分时采样控制.其采样后的数据在FIFO内传输的时序仿真波形如图3所示。由于是分时采样,ADC器件实际采样数据周期为50 ns,当FIFO读取周期为25 ns时,可确保采样数据在FPGA内传输的准确性。
若采用采样率为40 MS/s的ADC器件,FIFO读取周期仍为25 ns时,其采样数据在FIFO内传输的时序仿真波形如图4所示可以看出,由于FPGA内部门级延时的存在,对进入FIFO的采样数据时序要求较高,否则就会发生数据丢失。
4 结 语
与传统的数据采集卡相比,基于USB 2.0和FPGA的高速数据采集卡既可对信号进行40 MS/s的高速采样又能与PC机便捷连接。采集卡先由AD603对采样信号处理,然后使用异步并行A/D数据转换技术由两路采样率为20 MS/s的ADS805组成的ADC电路进行采样。这种设计有效地抑制了噪声,扩展了采集卡的采样率,降低了对采样数据传输的时序要求。同时,使用VHDL语言在FPGA内部设计一个FIFO,实现与USB控制器的数据高速无缝传输,简化了硬件电路,并具有很好的可编程性。
参考文献
[1]沈维聪,陈东龙.基于FPGA软核的高速数据采集系统设计[J].微型机与应用,2011(7):25-28.
[2]罗苑棠.CPLD/FPGA常用模块与综全系统设计实例精讲[M].北京:电子工业出版社,2007.
[3]李英伟.USB2.0原理与工程开发[M].北京:国防工业出版社,2007.
[4]高光天.模数转换器应用技术[M].北京:科学出版社,2000.
[5]罗玉平,陈海涛,施业斌,等.基于FPGA的USB2.0控制器设计[J].电子技术应用,2002,28(12):53-56.
[6]李朋勃,张洪平.基于FPG和USB2.0的高速数据采集系统[J].单片机与嵌入式系统应用,2009,30(9):32-34.
[7]黄大勇.基于USB2.0接口的高速数据采集系统设计[J].现代电子技术,2007,30(24):69-72.
[8]孙加存.电子设计自动化[M].西安:西安电子科技大学出版社,2008.
[9]王鹏,吴尘.基于USB和FPGA的高速数据采集卡[J].南通职业大学学报,2010(3):91-94.