基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用（精选6篇）

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用 篇1

生产和科研领域对测试的要求越来越高，所需测试和处理的数据量也越来越巨大，有时需要多个测试仪器同时进行测试，各测试仪器之间又需要进行数据交换;而且测试领域也越来越广泛，有些现场不适合工作人员亲临，这时就需要通过网络进行控制。以太网技术在数据采集处理系统中的应用如图1所示。

与工业现场应用比较多的现场总线比较，以太网最大的特点是开发性好、成本低。通过把复杂的TCP/IP协议封装而提供各种网络测试技术，使网络测试的开发变得不再复杂。同时，由于网络测试带来巨大效益，使网络测试在测试自动化领域得到广泛应用。以太网作为分布式测试的一个网络方案，其潜力无疑是巨大的。

图1 数据采集处理系统中的以太网应用

以太网接口控制器和DSP微处理器的价格不断下降，使得将以太网直接集成到基于DSP等嵌入式系统的测试、采集、工业I/O设备中成为越来越明显的趋势。基于以太网的I/O设备是将以太网接口直接嵌入到设备内部，所以使得设备更简洁，体积更小，安装也更灵活。和一些目前应用于工业的其它通信方案比较，以太网方式通常需要功能更强大的微处理器和更大的内存。而网络和计算机技术的发展，特别是DSP技术的应用，可以大大降低这方面的成本。

2 数据采集处理系统的硬件设计

该系统以TI公司的TMS320C6000系列DSP中的TMS320C6211和10/100M自适应以太网控制芯片MX98728EC为核心，主要包括ADC数据采集、DSP数据处理和以太网接口三个部分。图2为数据采集处理系统框图。

2.1 TMS320C6000 DSP

TMS320C6000是美国TI公司于推出的新一代高性能DSP芯片。这种芯片是定点、浮点兼容的DSP。其定点系列是TMS32C62XX，浮点系列是TMS320C67XX。TMS320C6000片内有8个并行的处理单元，分为相同的两组，芯片的最高时钟频率可以达到300MHz。当芯片仙部8个处理单元同时运行时，其最大处理能力可以达到2400MIPs。本数据采集处理系统采用TMS320C6211，其主要特别如下：

相±

・每个周期8条32位指令

・8个高度独立的功能单元，包括6个32/40位的运算器和2个16位的乘法器(32bit结果)

・32个32位通用寄存器

图2 数据采集处理系统框图

・灵活自由的数据/程序定位，L1/L2存储器结果：4K字节L1P程序Cache、4K字节的L1D数据Cache、64K字节L2通用RAM/Cache

・32位外部存储器接口(EMIF)：对异步存储器的无缝接口，如SRAM、EPROM;对同步存储器的无缝接口，如SDRAM、SBSRAM;共512M字节外部存储器可寻址空间

・增强的DMA(EDMA控制)：16个独立通道

・两个32位通用定时器

・支持JTAG边界扫描标准，调试时可以方便可靠地控制DSP上面的所有资源

2.2 以太网控制器MX98728EC

MX98728EC是一个通用的单片10/100M快速以太网控制器，通过它的主机总线接口，可以实现各种各样的应用，而不需要或者只需极少的外部控制逻辑。单片机的解决方案可以减小电路板的尺寸，减少板上芯片的数量，以降低系统的成本。MX98728EC的特点如下：

・32位通用异步总线结构，支持频率最高达33MHz

・单片解决方案，集成了10/100M TP收发器

・可选的外部收发器MII接口

・完全兼容IEEE 802.3u协议

・支持16/8bit打包缓冲数据宽度和32/16bit主机总线数据宽度

・分离的TX和RX FIFO，支持全双工模式，独立的TX和RX通道

・丰富的片上寄存器，支持各种各样的网络管理功能

・支持16/8bit的用于打包缓冲器的SRAM接口、支持片上FIFO的突发DMA模式

・自动设置网络速度和协议的NWAY功能

・可选的EEPROM设置，支持1kbit和4kbit的EEPROM接口

・支持软件EEPROM接口，方便升级EEPROM的内容

图3 DSP和以太网接口部分硬件设计

2.3 系统结构

2.3.1 ADC数据采集部分

CPLD1由DSP提供时钟信号，主要作用是提供扫描表SRAM的地址，扫描表SRAM的数据由DSP写入。扫描表输出的数据用来设定A/D转换的`通道和仪表放大器的增益。ADC采用14位的LTC1416。32路模拟信号通过多路复用器后，其中一路信号被选中，进入仪表放大器，放大之后进入ADC。ADC的转换时钟由DSP的定时器提供。

2.3.2 DSP数据处理部分

ADC转换后的14位数据通过FIFO进入DSP进行处理，FIFO采用4片CY7C425形成乒乓结构，以实现模拟信号的不间断采样。DSP扩展一片Flash Memory作为DSP的程序存储器，另外还扩展了一片SRAM作为程序缓存。脱机运行时，DSP将Flash中的程序写入SRAM，再写入DSP内部RAM。CPLD2主要用于控制FIFO的读写，并且提供以太网接口部分的控制信号。DSP系统中的数字信号处理算法主要实现滤波、采样率变换、非线性修正、温漂修正等。

2.3.3 以太网接口部分

以太网主控芯片MX98728EC通过RJ45接口连接以太网，扩展一片SRAM作为以太网数据收发存储器，另外又扩展一片EEPROM以存储以太网卡的MAC地址、IO基地址、中断线选择等配置寄存器的初始化数据。CPLD3通过DSP高位地址线的译码控制以太网芯片的片选并提供以太网接口部分的复位信号等。DSP和以太网的接口部分硬件如图3所示。

(本网网收集整理)

3 数据采集处理系统的软件设计

软件编程时应该充分利用硬件资源及开发工具，使代码达到所期望的性能，并且在DSP嵌入式系统的基础上集成已经封装的TCP/IP协议栈，增加网络连接代码。由于DSP系统硬件以及以太网协议的复杂性，本系统中的软件编程是一个难点。

在本系统的软件设计过程中，采用了TI公司的基于C6000系列DSP的实时操作系统DSP/BIOS以及DSP/BIOS提供的实时数据交换功能RTDX(Real-Time-Data-eXchange)。DSP/BIOS针对DSP的应用环境，通过一系列的对象模块向开发者提供了一个实用优秀的实时操作系统。它可以寿命用户提高软件的模块化程度、并行性和可维护性等，有利于降低系统成本和缩短开发周期，运行于该操作系统之上的应用程序在开发时间、软件维护、升级等方面都有了极大的提高。实时数据交换功能是DSP/BIOS提供的一个全新的功能。在很多应用中要求DSP不停下来，而需要从主机中实时地读取数据或者向主机实时地输出数据。

因为本系统的软件结构较为复杂，涉及的算法较多，故应采用模块化、由顶向下、逐步细化的结构化程序设计方法。这一方法可节省软件工作量、提高工作效率。图4为简化的数据采集处理程序流程图。

实践证明，根据以上方案设计基于DSP和以太网的数据采集处理系统，可以很好地实现对模拟信号的采集和处理。在此基础上，也可以将其作为其于DSP和以太网的网络测试平台开发过程中的调试工具，从而加速把以太网集成到测试、采集和工业I/O仪器中的开发进程。

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用 篇2

因此, 把DSP引入到音频等信号的处理和计算机宽带网络技术 (SHDSL) 中去, 使数字化和网络化相结合, 成之成为集采集、传输、视听功能于一体的高速网络接口系统, 可广泛应用于石油测井、地震勘探以及远距离的实时监控系统之中, 为它们提供高速的传输速率和实时监控。

一、系统的工作原理及总体设计

本系统是一个嵌入式以太网操作系统, 以DSP为核心CPU, 主要完成数据的采集和处理, 同时DSP芯片与网络接口控制器芯片RTL8019AS构成以太网接口, 使用SHDSL技术实现数据的高速远距离传输, 它与上位机又构成一个主从式的控制系统。

二、硬件电路设计

2.1TMSVC5402和RTL8019AS的硬件电路设计

VC5402和RTL8019AS的硬件连接如图1所示。将DSP的数据总线低16位经电平转换后接RTL8019AS的16位数据总线, RTL8019AS在复位的上升沿锁定IOCS16脚的电平, 其值决定数据总线的宽度, 高电平时为16位总线方式, 低电平时为8位总线方式。为提高收发速度, 采用16位总线方式, 将IOCS16接高电平。

由于RTL8019AS没有外接初始化的EPROM, 故其复位时命令寄存器 (CR) 的I/O地址值为缺省值0X300, 为满足RTL8019AS的ISA时序, A5~A19的连接必须使其地址锁定在0X300, 因此将A5~A19引脚接地。VC5402的I/O口读写控制信号IS、IOSTRB、R/W等信号经过译码后与RTL8019AS的IOR、IOW连接。由于VC5402的I/O读/写速度很快, 将RTL8019AS的IOCHRDY信号与VC5402的外设准备信号READY相连。另外, 将SMEMY和SMEMW接高电平, 屏蔽了远程自举加载功能。

2.2电源设计和复位电路

TMS320VC5402采用3.3V和1.8V电源供电, 其中I/O采用3.3V电源供电, 芯片的核采用1.8V电源供电。而实际常用的只有5V电源, 所以必须采用电源转换芯片。选用TPS7333和TPS7301两块电源转换芯片, 分别接上适当的外围电阻, 构成电阻分压器, 即可调整两块芯片的输出电压分别为3.3V和1.8V。

在设计的时候, 我们将TPS7333和TPS7301的复位端连接到一起, 同时复位VC5402, 同时我们也可以利用这个复位电路给RTL8019AS复位。三极管的基极通过一个电阻连接到TPS7333和TPS7301的复位端。

三、系统软件设计

本系统软件的主要功能是在以TMS320VC5402为核心的硬件平台上实现数据的高速网络传输。本系统软件开发流程图, 主要包括系统配置、系统的初始化和主程序。主程序中主要实现TCP/IP的解析和数据的封装, 以及DSP对数据进行的各种处理。

四、小结

本文将SHDSL宽带接入网技术和DSP技术应用于工业领域是一项开创性的工作, 二者的结合将大大拓宽DSP的应用范围。同时, CPLD的桥梁作用在DSP的开发中得到了充分的体现, 在本系统中完成了电平匹配、数据缓冲和译码等功能。最后在基于DSP的嵌入式系统中, 实现了简易的TCP/IP协议, 带有以太网接口的DSP应用系统可以通过双绞线或同轴电缆与PC机构成一个高速局域网, 并且DSP可以通过PC机接入互连网, 进一步延伸DSP的应用领域。

摘要：在石油测井系统中, 进行远距离数据传输时, 系统传输速率太小, 目前其最大传输速率也只能达到500Kbit/s, 这样的传输速率已经不能满足需要。基于以上背景, 本文设计了一个以DSP (TMS320VC5402) 为核心CPU、使用SHDSL技术应用于工业领域的高速数据传输系统, 其最大传输速率为2Mbit/s, 最大传输距离可达到7.5km。

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用 篇3

INTRODUCTION

With the wide use of the networked, intelligent and digital distributed control system, the data acquisition system based on the single-chip is not only limited in processing capacity, but also the problem of poor real-time and reliability.In recent years, with the rapid development of the field of industrial process control and the fast popularization of embedded ARM processor, it has been a trend that ARM processor can substitute the single-chip to realize data acquisition and control.Embedded ARM system can adapt to the strict requirements of the data acquisition system, such as the function, reliability, cost, size, power consumption, and so on.In this paper, a new kind of remote I/O data acquisition system based on ARM embedded platform has been researched and developed, which can measure all kinds of electrical and thermal parameters such as voltage, current, thermocouple, RTD, and so on.The measured data can be displayed on LCD of the system, and at the same time can be transmitted through RS485 or Ethernet network to remote DAS or DCS monitoring system by using Modbus/RTU or Modbus/TCP protocol.The system has the dual redundant network and long-distance communication function, which can ensure the disturb rejection capability and reliability of the communication network.The new

generation remote data acquisition and moni-toring system based on the high-performance embedded ARM microprocessor has important application significance.STRUCTRUE DESIGN OF THE WHOLE SYSTEM

The whole structure chart of the remote data acquisition and monitoring system based on embedded ARM platform is shown in Figure 1.In the scheme of the system, the remote I/O data acquisition modules are developed by embedded ARM processor, which can be widely used to diversified industries such as electric power, petroleum, chemical, metallurgy, steel, transportation and so on.This system is mainly used for the concentrative acquisition and digital conversion of a variety of electrical and thermal signals such as voltage, current, thermal resistance, thermo-couple in the production process.Then the converted data can be displayed on the LCD directly, and also can be sent to the embedded controller through RS485 or Ethernet network communication interface by using Modbus/RTU or Modbus/TCP protocol.The data in the embedded controller platform is transmitted to the work-stations of remote monitoring center by Ethernet after further analyzed and pro-cessed.At the same time, these data can be stored in the real time database of the database server in remote monitoring center.The system has the dual redun-dant network and long-distance communication

function, which can ensure the disturb rejection capability and reliability of the communication network.The hardware platform of the Remote I/O data acquisition system based on emb-edded ARM uses 32-bit ARM embedded microprocessor, and the software plat-form uses the real-time multi-task operating system uC/OS-II, which is open-source and can be grafted, cut out and solidified.The real time operating system(RTOS makes the design and expansion of the application becomes very easy, and without more changes when add new functions.Through the division of the appli-cation into several independent tasks, RTOS makes the design process of the application greatly simple.Figure 1 Structure of the whole system THE HARDWARE DESIGN OF THE SYSTEM

The remote I/O data acquisition system based on embedded ARM platform has high universality, each acquisition device equipped with 24-way acquisition I/O channels and isolated from each other.Each I/O channel can select a variety of voltage and current signals, as well as temperature signals such as thermal resis-tance, thermocouple and so on.The voltage signals in the range of 0-75 mV ,1-5V ,0-5V, and so on, the current signals in the range of 0-10mA and 4-20 mA, the thermal resistance measurement components including Cu50, Cu100, Pt50, Pt100, and the thermocouple measurement components including K, E, S, T, and so on.Figure2.Structure of the remote I/O data acquisition system based on ARM processor The structural design of the embedded remote I/O data acquisition system is shown in Figure 2.The system equipped with some peripherals such as power, keyboard, reset, LCD display, ADC, RS485, Ethernet, JTAG, I2C, E2PROM, and so on.The A/D interface circuit is independent with the embedded system, which is independent with the embedded system, which is system has setting buttons and 128*64 LCD, which makes the debugging and modification of the parameters easy.The collected data can be sent to the remote embedded controller or DAS, DCS system by using

Modbus/RTU or Modbus/TCP protocol through RS485 or Eth-ernet communication interface also, and then be used

for monitoring and control after farther disposal.The system of RS485 has a dual redundant network and long-distance communication function.As the embedded Ethernet interface makes the remote data exchange of the applications become very easy, the system can choose RS485 or Ethernet interface through jumper to communicate with host computer.Ethernet interface use independent ZNE-100TL intelligent embedded Ethernet to serial port conversion module in order to facilitate the system maintenance and upgrade.The ZNE-100TL module has an adaptive 10/100M Ethernet interface, which has a lot of working modes such as TCP Server, TCP Client, UDP, Real COM, and so on, and it can support four connections at most.Figure3.Diagram of the signal pretreatment circuit

Figure 3 shows the signal pretreatment circuit diagram.The signals of thermo-couple such as K,E,S,T etc and 0-500mV voltage signal can connect to the positive end INPx and the negative end INNx of the simulate multiplexers(MUX directly.The 4-20mA current signal and 1-5V voltage signal must be transformed by resis-tance before connecting to the positive end INPx and the negative end INNx of the MUX of certain channel.The RTD thermal resistance signals such as Cu50, Cu100, Pt50 and Pt100 should connect one 1mA constant current before connecting to the positive end INPx and the negative end INNx of the MUX of certain channel.Figure4.Diagram of ADC signal circuit Figure 4 shows the ADC signal circuit, which using the 16-bit ADC chip AD7715.The connection of the chip and the system is simple and only need

five lines which are CS(chip select, SCLK(system clock, DIN(data input, DOUT(data output and DRDY(data ready.As the ARM microprocessor has the characteristics of high speed, low power, low voltage and so on, which make its capacity of low-noise, the ripple of power, the transient response performance, the stability of clock source, the reliability of power control and many other aspects should be have higher request.The system reset circuit use special microprocessor power monitoring chip of MAX708S, in order to improve the reliability of the system.The system reset circuit is shown in Figure 5.Figure5.Diagram of system reset circuit

SOFTWARE DESIGN AND REALIZATION OF THE SYSTEM

The system software of the remote I/O data acquisition system based on embedded ARM platform use the real-time operating system(RTOS uC/OS-II, which is open-source and can be grafted，cut out and solidified.The key part of RTOS is the real-time multi-task core, whose basic functions including task management, resource management, system management, timer management, memory management, information management, queue management and so on.These functions are used though API service functions of the core.The system software platform use uC/OS-II real-time operating system core simplified the design of application system and made the whole structure of the system simple and the complex application hierarchical.The design of the whole system includes the tasks of the operating system and a series of user applications.The main function of the system is mainly to realize the initialization of the system hardware and the operating system.The initialization of hardware includes interr-upt、keyboard、LCD and so on.The initialization of operating system includes the control blocks and events control blocks, and before the start of multi-task schedu-ling, one task must be started at least.A start task has been created in this system, which is mainly responsible for the initialization and startup of clock, the start-up of interruption, the initialization of communication task module, as

well as the division of tasks and so on.The tasks must be divided in order to complete various functions of the real-time multi-task system.Figure6.Functional tasks of the system software Figure6 shows the functional tasks of the system software.According to importance of the tasks and the demands of real-time, the system applications are divided into six tasks with different priority, which including the tasks of A/D data acquisition, system monitoring, receive queue, data send, keyboard input, LCD display.The A/D data acquisition task demands the highest real-time requirements and the LCD display task is the lowest.Because each task has a different priority, the higher-priority task can access the ready one by calling the system hang up function or delay function.Figure7.Chart of AD7715 data transfer flow Figure 7 shows the data conversion flow of AD7715.The application A/D conversion is an important part of the data acquisition system.In the uC/OS-II real-time operating system core, the realization process of A/D driver depends mainly on the conversion time of A/D converter, the analog frequency of the conversion value, the number of input channels, the conversion frequency and so on.The typical A/D

conversion circuit is made up of analog multiplexer(MUX, amplifier and analog to digital converter(ADC.Figure8.Diagram of the application transfer driver Figure8 shows the application procedure transfer driver.The driver chooses the analog channel to read by MUX, then delay a few microseconds in order to make the signal pass through the MUX, and stabilize it.Then the ADC was triggered to start the conversion and the driver in the circle waiting for the ADC until its completion of the conversion.When waiting is in progress, the driver is detecting the ADC state signal.If the waiting time is longer than the set time, the cycle should be end.During waiting time of the cycle, if the conversion completed signal by ADC has been detected, the driver should read the results of the conversion and then return the result to the application.Figure9.Diagram of serial receive Figure9 shows the serial receive diagram with the buffer and signal quantity.Due to the existence of serial peripheral equipment does not match the speed of CPU, a buffer zone is needed, and when the data is sending to the serial, it need to be written to the buffer, and then be sent out through serial one by one.When the data is received from the serial port, it will not be processed until several bytes have been received, so the advance data can be stored in buffer.In practice, two buffer zones, the receiving buffer and the sending buffer, are needed to be opened from the memory.Here the buffer zone is defined as loop queue data structure.As the signal of uC/OS-II provides the overtime waiting mechanism, the serial also have the overtime reading and writing ability.If the initialization of the received data signal is 0, it expresses the loop buffer is empty.After the interrupt received, ISR read the received bytes from the UART receiving buffer, and put into receiving buffer region, at last wake the user task to execute read operation with the help of received signal.During the entire

process, the variable value of the current bytes in recording buffer can be inquired, which is able to shows whether the receive buffer is full.The size of the buffer zone should be set reasonable to reduce the possibility of data loss, and to avoid the waste of storage space.CONCLUSIONS

With the rapid development of the field of industrial process control and the wide range of applications of network, intelligence, digital distributed control System, it is necessary to make a higher demand of the data accuracy and reliability of the control system.Data acquisition system based on single-chip has been gradually eliminated because the problem of the poor real-time and reliability.With the fast popularization of embedded ARM processor, there has been a trend that ARM processor can alternate to single-chip to realize data acquisition and control.The embedded ARM system can adapt to the strict requirements of the data acquisition system, such as the function, reliability, cost, size, power consum-ption, and so on.In this paper, A kind of ARM-based embedded remote I/O data acquisition system has been researched and developed, whose hardware platform use 32-bit embedded ARM processor, and software platform use open-source RTOS uC/OS-II core.The system can be widely applied to electric power, petroleum, chemical, metallurgy, steel, transportation and so on.And it is mainly used in the collection and monitoring of all

kinds of electrical and thermal signals such as voltage, current, thermal resistance, thermocouple data of the production process.Then these data can be sent to the remote DAS, DCS monitoring system through RS485 or Ethernet interface.The system has the dual redundant network and long-distance communication function, which can ensure the disturb rejection capability and reliability of the communication network.基于嵌入式ARM平台的远程I / O数据采集系统的研究和开发

导言

随着网络化，智能化，数字化分布式控制系统的广泛使用，基于单芯片的数据采集系统不仅在处理能力上受限制，并且在实时性和可靠性方面也出现了问题。近几年来，随着工业过程控制领域的迅速发展和嵌入式ARM处理器的迅速普及，ARM处理器代替单芯片实现数据的采集和控制成为了趋势。嵌入式ARM系统能适应数据采集系统的严格要求，如功能性，可靠性，成本，体积，功耗等等。

在本文中提出一种新型的基于ARM嵌入式平台的远程I / O数据采集系统已被研制开发，它可以衡量各种电气和热参数，如电压，电流，热电偶，热电阻等等。那个测量数据可以显示在液晶显示器的系统中，同时可通过使用Modbus / RTU或的Modbus / TCP协议从RS485或以太网网络传送到DAS或DCS远程监控

系统。该系统具有双冗余网络和长途电通信功能，它可以确保通信网络的干扰抑制能力和可靠性。基于高性能嵌入式ARM微处理器的新一代远程数据采集和监控系统具有重要的应用意义。

整个系统的结构设计

基于嵌入式ARM的平台的远程数据采集和监控系统的整个结构图在以下的图1中展示。在这系统的计划中，通过使用广泛用于多种行业如电气电力，石油，化工，冶金，钢铁，运输等的嵌入式ARM处理器来开发远程I / O数据采集模块。该系统主要用于的集中采购和将各种电和热信号如电压，热电阻，热电偶在生产过程中进行数字转换。转换的数据可直接在液晶显示器上显示，也可以通过使用的Modbus / RTU或的Modbus / TCP协议的RS485总线或以太网网络通信接口被发送到嵌入式控制器。嵌入控制器平台的数据通过进一步以太网的分析和处理被传送至远程监控中心的工作站。与此同时，这些数据可以存储在远程监控中心数据库服务器的实时数据库中。该系统具有双冗余网络和远程通讯功能，它可以确保通信网络的干扰抑制能力和可靠性。

基于嵌入式ARM远程I / O数据采集系统的硬件平台使用32位ARM嵌入式微处理器和软件平台使用的是开源的并且可移植，削减和巩固的实时多任务操作系统的第二代UC / OS核心。实时操作系统（RTOS）使设计和应用的扩大变得非常容

易，增加新的功能时也没多大变化。通过几个独立的任务的应用，实时操作系统使得应用的设计过程极为简单。

系统的硬件设计

基于嵌入式ARM平台的远程I / O数据采集系统具有很高的普遍性，每个购置设备配备24收购方式的I / O渠道且彼此孤立。每个I / O通道可以选择不同的电压和电流信号，以及温度信号如热电阻，热电偶等。在05V的,010毫安和4100TL智能嵌入式以太网串口转换模块。该ZNE500mV的电压信号可以直接接到模拟多路复用器（复用器）的INPx正极和INNx负极。45V的电压信号必须用阻抗转换。热电阻的电阻信号如Cu50，Cu100，Pt50和Pt100应在接到某些频道的复用器INPx正极和INNx负极前连接一1毫安的恒流源。

图4显示了使用16位ADC芯片AD7715的ADC信号电路。芯片与系统的连接非常简单，只需要CS（芯片选择），SLCK（系统时钟），DIN（数据输入），DOUT（数据输出）和DRDY（数据准备）5根线。

由于ARM微处理器具有高速，低功耗，低电压等优点，这使它在低噪音，纹波权力，瞬态响应性能，时钟来源的稳定，功率控制和许多其他方面需要有更高的要求。为了改善系统的可靠性该系统复位电路中使用特殊的微处理器电源监测芯片MAX708S。图5展示了该系统复位电路。

系统软件的设计与实现

基于嵌入式ARM平台的远程I / O数据采集系统的软件使用的是开源的并且可移植，削减和巩固的实时多任务操作系统的第二代UC / OS核心。RTOS的关键部分是实时多任务的核心，其基本功能包括任务管理，资源管理，系统管理，计时器管理，内存管理，信息管理，队列管理等。通过API服务职能核心使用这些功能。

该系统软件平台使用的是单一化的uC/ OS第二代实时简化操作系统核心，使整个结构系统简单和应用层次复杂。整个系统的设计包括操作系统的任务和一系列的用户应用程序。系统的主要职能是实现系统硬件和操作系统的初始化。硬件初始化包括中断，键盘，液晶显示器等。操作系统初始化包括控制模块和事件控制，在多任务调度前，至少有一个任务开始。一个开端任务已建立在这一系统，这系统主要负责初始化和启动的时钟，开办中断，通信任务模块的初始化，以及任务分工等。为了完成实时多任务系统的多种职能那个任务必须被划分。

图6显示系统软件的功能任务。根据任务的重要性和实时要求，系统的应用曾划分为六个不同优先级的任务，其中包括A / D数据采集任务，系统监控，接受队列，数据传送，键盘输入，液晶显示屏显示。A / D数据采集任务要求最高的实时要求和液晶显示器显示任务是最低的。因为每个任务都有不同的优先事项，通过使用系统挂断功能或延迟功能更高的优先任务可以开始已经准备好的任务。

图7显示的是AD7715的数据转换流。A / D转换器的应用是数据采集系统的一个重要组成部分。在uS/ OS的第二代实时操作系统的核心中，A / D驱动程序的实现过程主要取决于A / D转换器的转换时间，有转换价值的模拟频率，输入通

道的数量，转换频率等等。典型的A / D转换电路由模拟复用器（复用器），放大器和模拟到数字转换器（ADC）组成。

图8显示了申请程序转移的驱动程序。驱动程序可以在模拟通道读取由复用器，那么几微秒的延迟，以便使信号通过多路开关，并使其稳定。然后，当转换开始时，ADC被触发，并且驱动程序在一个周期内等待ADC的触发，直到完成转换。当等待的进展，该驱动程序检测ADC的状态信号。如果等待时间比规定的时间越长，周期应该结束。在等待的周期时间，如果转换完成ADC的信号被检测到，驱动程序应改为转换的结果，然后将结果返回给应用程序。

图9显示了缓冲区和信号量的序列接收图。由于外围串行设备的存在CPU的运行速度匹配，一个缓冲区是必要的，当数据发送到序列，它必须被写入缓冲区，然后通过串行逐一地被发送出去。当从串行端口收到数据，这些数据将不会被处理直到收到一些字节，因此先前的数据可以存储在缓冲区中。在实践中，两个缓冲区，一个接收缓冲区和一个发送缓冲区，它们是需要从内存开放出来。在这里缓冲区像循环队列数据结构一样被定义。

由于uC/OS-II提供额外时间等待机制的信号，串口也具有额外的阅读和写作能力。如果收到的数据信号初值为0，它表示循环缓冲区是空的。在中断收到后，ISR从UART接受缓冲区中读到收到的数据，并投入接收缓冲区域，最后通过收到的数据开始用户执行读操作的的任务。在整个过程中，变量价值目前字节在存储缓冲区中的字节的变量值是可以被询问的，这能够表明接收缓冲区是否已满。为了降低数据丢失的可能性和避免浪费存储空间应合理地设置缓冲区的大小。

结论

随着工业过程控制领域的快速发展和网络，智能，数字化分布式控制系统广泛应用，有必要发展对数据准确性和控制可靠性要求更高的系统。由于较差的实时性和可靠性基于单片机数据采集系统已逐步被淘汰。随着嵌入式ARM处理器的迅速普及，ARM处理器替代单芯片实现数据采集与控制成为了一种新的趋势。嵌入式ARM系统能够适应数据采集系统的严格要求，如功能，可靠性，成本，大小，耗电量等等。

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用 篇4

小型无人机数据采集与通信系统的设计与实现

小型无人机不论在军事还是民用方面都得到了广泛的应用,其导航、姿态、采集数据信息都需要串口与机载单片机进行通信,并且需要将传感器数据传送至地面控制站进行分析.设计实现由GM8125芯片进行单片机串口的扩展,通过传感器HMR3300和ITRAX02对无人机的姿态、导航数据进行采集,并通过GSM MODEM MC35将数据传送至地面控制站.

作 者：龚晓莉 李健 GONG XIAOLI LI JIAN  作者单位：内蒙古呼和浩特内蒙古工业大学信息工程学院,010051 刊 名：微计算机信息  PKU英文刊名：CONTROL & AUTOMATION 年，卷(期)： 23(34) 分类号：V2792 关键词：串口扩展   数据采集   电平转化   无线通信  

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用 篇5

毕业设计（论文）任务书

专业班级 学生姓名

一、题目

二、主要任务与要求

三、起止日期 年 月 日至 年 月 日

指导教师 签字（盖章）系 主 任 签字（盖章）

年 月 日

—1—

河 南 理 工 大 学 万 方 科 技 学 院

毕业设计（论文）评阅人评语

专业班级 学生姓名 题目

评阅人 签字（盖章）职 称

工作单位

年 月 日

—2—

河 南 理 工 大 学 万 方 科 技 学 院

毕业设计（论文）评定书

专业班级 学生姓名 题目

指导教师 签字（盖章）

职称 年 月 日

—3—

河 南 理 工 大 学 万 方 科 技 学 院

毕业设计（论文）答辩许可证

经审查，专业 班 同学所提交的毕业设计（论文），符合学校本科生毕业设计（论文）的相关规定，达到毕业设计（论文）任务书的要求，根据学校教学管理的有关规定，同意参加毕业设计（论文）答辩。

指导教师 签字（盖章）

年 月 日

根据审查，准予参加答辩。

答辩委员会主席（组长）签字（盖章）

年 月 日

—4—

河 南 理 工 大 学 万 方 科 技 学 院 毕业设计（论文）答辩委员会（小组）决议

院（系）专业 班 同学的毕业设计（论文）于 年 月 日进行了答辩。题目 答辩委员会成员 主 席（组长）委 员（成员）委 员（成员）委 员（成员）委 员（成员）委 员（成员）委 员（成员）

答辩前向毕业设计答辩委员会（小组）提交了如下资料：

１、设计（论文）说明 共 页

２、图纸 共 张

３、评阅人意见 共 页

４、指导教师意见 共 页

—5—

根据学生所提供的毕业设计（论文）材料、评阅人和指导教师意见以及在答辩过程中学生回答问题的情况，毕业设计（论文）答辩委员会（小组）做出如下决议。

一、毕业设计（论文）的总评语

二、毕业设计（论文）的总评成绩

毕业设计答辩委员会主席（组长）签名

委员（组员）签名

年 月

—6— 河南理工大学万方科技学院本科毕业论文

摘要

电网继电保护及故障信息处理系统由主站系统、通信网络和子站系统3 部分组成。该系统的应用价值和作用主要体现在主站系统的功能设计上。在综合分析国内各种继电保护及故障信息处理系统的基础上, 着重论述了主站系统的硬件、软件平台构架及功能模块的设计。硬件平台构架的设计充分考虑了系统的独立性、安全性和可靠性;软件平台的设计对两种可行的方案进行了比较, 分析其合理性;功能模块的设计基于故障信息的合理分类从故障分析的各个角度对功能模块进行合理划分。最后简要地展望了主站系统未来的发展趋势。

关键词：继电保护;故障录波;故障信息处理;管理信息系统;系统设计。

河南理工大学万方科技学院本科毕业论文

目 录

1.绪论.........................................................10 1.1 继电保护研究现状...........................................11 1.2 系统保护..................................................11 1.3 继电保护发展趋势..........................................12 1.4 常用保护..................................................15 1.5 基本任务及要求............................................15 1.6基本原理....................................................18 1.7继电保护组成................................................19 1.8 系统概述..................................................19 2.硬件平台设计................................................21 2.1 主站系统的独立性...........................................21 2.2 主站系统的可靠性..........................................21 2.3 主站系统的安全性..........................................21 2.4 主站系统的硬件平台........................................22 3．软件平台设计................................................22 4．应用功能设计................................................25 4.1 主站系统的信息划分.........................................25 4.2 主站系统的应用功能划分.....................................25 5.结语.........................................................30

河南理工大学万方科技学院本科毕业论文

1.1 继电保护研究现状

随着电网规模的扩大和全国联网的发展,电力系统中投入电网的各种保护、自动装置、故障录波器等设备越来越多。在出现故障时，这些设备记录了大量的数据和信息,如何综合利用这些信息来判断故障的元件和性质、故障重演、保护动作分析和录波分析，已成为分析电力系统事故和辅助调度员进行故障处理的重要课题。目前，网络通信技术得到了快速的发展，变电站已经具备了以数据方式向电网调度中心传输各种信息的能力，如何有效地综合运用这些信息从而提高整体调度智能信息化水平成为推动电网故障信息系统研制开发的主要动力。

1.2 系统保护

实现继电保护功能的设备称为继电保护装置。虽然继电保护有多种类型,其装置也各不相同,但都包含着下列主要的环节：①信号的采集，即测量环节；②信号的分析和处理环节；③判断环节；④作用信号的输出环节。以上所述仅限于组成电力系统的各元件（发电机、变压器、母线、输电线等）的继电保护问题，而各国电力系统的运行实践已经证明，仅仅配置电力系统各元件的继电保护装置，还远不能防止发生全电力系统长期大面积停电的严重事故。为此必须从电力系统的全局和整体出发，研究故障元件被相应继电保护装置动作而切除后，系统将呈现何种工况，系统失去稳定时将出现何种特征，如何尽快恢复系统的正常运行。这些正是系统保护所需研究的内容。系统保护的任务就是当大电力系统正常运行被破坏时，尽可能将其影响范围限制到最小，负荷停电时间减小到最短。

大电力系统的安全稳定运行，首先必须建立在电力系统的合理结构

1河南理工大学万方科技学院本科毕业论文

1计算机化

随着计算机硬件的迅猛发展，微机保护硬件也在不断发展。电力系统对微机保护的要求不断提高，除了保护的基本功能外，还应具有大容量故障信息和数据的长期存放空间，快速的数据处理功能，强大的通信能力，与其它保护、控制装置和调度联网以共享全系统数据、信息和网络资源的能力，高级语言编程等。这就要求微机保护装置具有相当于一台pc机的功能。继电保护装置的微机化、计算机化是不可逆转的发展趋势。但对如何更好地满足电力系统要求，如何进一步提高继电保护的可靠性，如何取得更大的经济效益和社会效益，尚需进行具体深入的研究。

2网络化

计算机网络作为信息和数据通信工具已成为信息时代的技术支柱，它深刻影响着各个工业领域，也为各个工业领域提供了强有力的通信手段。到目前为止，除了差动保护和纵联保护外，所有继电保护装置都只能反应保护安装处的电气量。继电保护的作用主要是切除故障元件，缩小事故影响范围。因继电保护的作用不只限于切除故障元件和限制事故影响范围，还要保证全系统的安全稳定运行。这就要求每个保护单元都能共享全系统的运行和故障信息的数据，各个保护单元与重合闸装置在分析这些信息和数据的基础上协调动作，确保系统的安全稳定运行。显然，实现这种系统保护的基本条件是将全系统各主要设备的保护装置用计算机网络联接起来，亦即实现微机保护装置的网络化。

3河南理工大学万方科技学院本科毕业论文

1.4 常用保护

传统保护

1、电流保护。多用于配电网中，分为：电流速断保护、限时电流速断保护和定时限过电流保护。

2、距离保护。

3、差动保护。新兴保护

基于暂态的保护，如行波保护等。

1.5 基本任务及要求

电力系统继电保护的基本任务是：

(1)自动、迅速、有选择性地将故障元件从电力系统中切除，使故障元件免于继续遭到破坏，保证其他无故障部分迅速恢复正常运行。

(2)反应电气元件的不正常运行状态，并根据运行维护的条件(如有无经常值班人员)而动作于信号，以便值班员及时处理，或由装置自动进行调整，或将那些继续运行就会引起损坏或发展成为事故的电气设备予以切除。此时一般不要求保护迅速动作，而是根据对电力系统及其元件的危害程度规定一定的延时，以免暂短地运行波动造成不必要的动作和干扰而引起的误动。

(3)继电保护装置还可以与电力系统中的其他自动化装置配合，在条件允许时，采取预定措施，缩短事故停电时间，尽快恢复供电，从而提高电力系统运行的可靠性。

电力系统继电保护的基本要求是：

继电保护装置为了完成它的任务，必须在技术上满足选择性、速动性、灵敏性和可靠性四个基本要求。对于作用于继电器跳闸的继电保护，5河南理工大学万方科技学院本科毕业论文

能满足灵敏性要求的继电保护，在规定的范围内故障时，不论短路点的位置和短路的类型如何，以及短路点是否有过渡电阻，都能正确反应动作，即要求不但在系统最大运行方式下三相短路时能可靠动作，而且在系统最小运行方式下经过较大的过渡电阻两相或单相短路故障时也能可靠动作。

系统最大运行方式：被保护线路末端短路时，系统等效阻抗最小，通过保护装置的短路电流为最大运行方式；

系统最小运行方式：在同样短路故障情况下，系统等效阻抗为最大，通过保护装置的短路电流为最小的运行方式。

保护装置的灵敏性是用灵敏系数来衡量。4）可靠性

可靠性包括安全性和信赖性，是对继电保护最根本的要求。安全性：要求继电保护在不需要它动作时可靠不动作，即不发生误动。

信赖性：要求继电保护在规定的保护范围内发生了应该动作的故障时可靠动作，即不拒动。

继电保护的误动作和拒动作都会给电力系统带来严重危害。即使对于相同的电力元件，随着电网的发展，保护不误动和不拒动对系统的影响也会发生变化。

以上四个基本要求是设计、配置和维护继电保护的依据，又是分析评价继电保护的基础。这四个基本要求之间是相互联系的，但往往又存在着矛盾。因此，在实际工作中，要根据电网的结构和用户的性质，辩证地进行统一。

7河南理工大学万方科技学院本科毕业论文

1.7 继电保护组成

一般情况而言，整套继电保护装置由测量元件、逻辑环节和执行输出三部分组成。

测量比较部分

测量比较部分是测量通过被保护的电气元件的物理参量，并与给定的值进行比较，根据比较的结果，给出“是”“非”性质的一组逻辑信号，从而判断保护装置是否应该启动。

逻辑部分

逻辑部分使保护装置按一定的逻辑关系判定故障的类型和范围，最后确定是应该使断路器跳闸、发出信号或是否动作及是否延时等，并将对应的指令传给执行输出部分。

执行输出部分

执行输出部分根据逻辑传过来的指令，最后完成保护装置所承担的任务。如在故障时动作于跳闸，不正常运行时发出信号，而在正常运行时不动作等。

1.8 系统概述

电网继电保护及故障信息处理系统是由子站系统、主站系统和连接二者的通信网络构成。系统的总体结构如图1 所示。子站系统的主要任务是负责采集变电站内的微机保护装置、故障录波器及各种电子智能设备的信息, 并负责把这些信息规范化后上传至主站系统。子站系统安装于厂站现场, 采用分布式结构, 一般包含多个子站, 每个子站一般由一台保护管理机或集控中心来完成站内装置信息的采集和通信。

9河南理工大学万方科技学院本科毕业论文

2.硬件平台设计

2.1 主站系统的独立性

主站系统侧重于在电网发生故障后实时地进行故障处理和故障分析,E M S 等侧重于电网正常运行时的实时监视和控制。因此, 主站系统与E MS 等现有系统应该是相互独立的, 所以宜采用相对独立的硬件平台, 以避免不同系统之间的干扰。

2.2 主站系统的可靠性

电网故障的突发性决定了主站系统必须具有很高的可靠性, 以保证故障时故障信息的可靠上传。为此, 采用冗余设计, 设置两台服务器作为主/ 备用通信服务器, 且每台通信服务器均可通过拨号网络或电力专线数据网络与子站系统通信。同时, 通信服务器最好采用U N IX 操作系统和基于U N IX 的底层通信服务, 因为U N IX 具有W in do w s 无可比拟的安全可靠性和灵活开放性。

2.3 主站系统的安全性

根据我国电力二次系统安全防护的总体要求,电网继电保护及故障信息处理主站系统的大多应用属于二级安全区的非控制生产区, 而W e b 信息发布的应用应属于三级安全区的生产管理区。根据安全等级和防护水平的要求, 主站系统的二级安全区与三级安全区之间应该设置安全隔离的硬件防火墙,并采取签名认证和数据过滤等措施。此外, 为了防止主站系统的数据遭到网络黑客或病毒的侵扰, 主站系统与外部系

1河南理工大学万方科技学院本科毕业论文

有如下两种设计方案:方案1 : 采用通信服务层和应用服务层2 层软件体系结构, 直接操作数据库。如图3 所示, 该方案结构简单, 易于实现。

方案2 : 采用3 层软件体系结构, 即在方案1 的基础上, 把通信服务层和应用服务层中的数据访问逻辑独立出来构成数据访问服务层。如图4 所示。

3河南理工大学万方科技学院本科毕业论文

数据的一致性。

4．应用功能设计

4.1 主站系统的信息划分

主站系统所处理的信息都来源于各个子站, 从时间上可以划分为电网正常时的信息和电网故障时的信息。此外, 还可以按照不同的角度对这些信息进行划分。

a.按照信息的来源不同, 分为: 来自录波器的录波文件列表和录波文件, 来自微机保护装置的开关变位信息、保护动作信息、故障简报等, 来自其他采集装置的状态信息等。

b.按照信息的类型不同, 分为开关量信息(开关信息、保护动作信息等)和模拟量信息(电压、电流等)。

c.按照信息的意义不同, 分为动作类、状态类、自检类等。d.按照故障时信息到达主站时间的优先不同,依次分为: 故障简报, 保护动作信息、开关变位信息、保护的录波数据等, 故障录波器的录波信息等。

e.按照获得信息的方式不同, 分为主站召唤的信息和子站上传的信息。另外, 主站系统还可以允许用户对到达主站的信息自定义分类, 例如分为重点信息、一般信息和次要信息等, 以方便用户识别重要信息。主站系统的应用都是基于以上信息进行信息管理和故障分析的, 不同的信息分类方式直接关系到应用功能模块的设计。

4.2 主站系统的应用功能划分

主站系统的作用主要定位于电网发生故障后实时/ 准实时的故障

5河南理工大学万方科技学院本科毕业论文

息过滤配置、信息规范化、对信息加以分类从而识别和剔除误传信息等, 以方便后续的故障诊断和故障分析基于有效信息进行。

c.故障发生后, 主站系统必须提供各种完整分析模块, 最大化地利用所有的信息帮助用户全面分析故障。波形分析模块能分析录波文件, 显示各个通道数据的波形, 并可进行谐波、相量图、序分量、功率以及高频信号、开关信号等的分析。故障诊断专家系统模块帮助用户定位故障元件, 并分析哪些保护误动、拒动或是正确动作。故障测距模块提供多种单端和双端测距算法, 精确定位线路故障地点, 针对线路两端录波数据不完全同步的情况, 系统提供了基于电压模值稳定和基于不同步角计算的非同步双端测距算法进行测距, 还可以辅助以过零点、突变量、人工调节等多种原理性和可视化的同步手段, 使同步误差限制在一个采样点以内, 进而利用同步测距算法, 提高双端测距的准确性。动作行为分析模块通过分析保护的动作原理并用实际测量值验算动作方程来分析保护动作的行为, 可以帮助用户找到保护误动/ 拒动是否是整定值不适合所引起, 或者是保护本身原理的缺陷所引起。

d.故障开始后, 子站系统按照信息的优先权来分批传送各类故障信息。主站系统对故障的处理过程是按照信息到达主站的时间先后进行逐级分析,并最终形成完整的故障分析报告。整个过程是分时间、分层次的, 这样处理将方便调度分析人员逐步认清故障的性质和原因, 分析故障过程兼顾了快速判断和全面分析的效果。其关系如图5 所示。

7河南理工大学万方科技学院本科毕业论文

9河南理工大学万方科技学院本科毕业论文

c.主站系统应进一步提高故障智能诊断水平,增加故障辅助决策等功能, 例如可以提供网络等值计算、继电保护整定计算、故障状况评估和故障恢复辅助系统等模块, 使该系统真正发展成为一个全方位的故障处理系统。

1河南理工大学万方科技学院本科毕业论文

基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用 篇6

DSP具有丰富的指令系统、高效的运算速度以及大存储器的高速寻址能力,同时具有灵活的接口和通信能力,便于组织多处理器并行运算、流水作业以及资源共享。其处理速度和运算精度都在不断提高,大大促进了雷达、声纳、通信等领域电子技术的发展。为了获得更多信息,需要探测更多的通道和更宽的频带,由此采样到高速、海量的原始数据流,并实时处理。数字信号处理器的飞速发展,使得高速信号处理得到普及[1,2]。各个领域的信号处理也具有了基本相同的处理结构,主要由三个部分组成:1. 模拟信号转换为数字信号的采样模块;2. 完成大量数据处理的信号处理模块;3. 重现模拟信号的信号再生模块。通用数字信号处理平台由PC和可扩展的DSP处理板组成,DSP以高性能的数据流运算完成实时信号处理,而PC完成信号处理结果数据的显示以及人机交互。随着应用规模的不断扩大,PC和DSP之间实时通信的数据带宽增大,成为系统设计的瓶颈。本文介绍了在工程中已经实现的PC与DSP之间实时高速数据通信的实用技术。

2 通用信号处理平台简介

2.1 硬件结构及特点

本文描述的通用数字信号处理平台采用AD公司的ADSP21060数字信号处理器,该处理器采用超级哈佛结构,40ns指令周期,可以完成32bit定点运算或32/40bit浮点运算,具有120MFLOPS的峰值运算能力。每块DSP处理板由六片ADSP21060数字信号处理器组成一个并行处理系统,每片ADSP21060具有六路传输速率为40MByte/s的LINK ports,LINK ports由片内I/O处理器控制,I/O处理器和片内运算控制单元并行工作[2,5]。通过LINK ports处理板内的ADSP21060以及板与板之间的ADSP21060组成了一个交织的数据流处理及通信网。

通用数字信号处理平台基于CPCI(COMPACT PCI)总线微型计算机系统,总线上的各个设备占用的I/O、存储器空间以及中断等都可以由主机(PC)统一分配,不会出现设备冲突,同时可以根据需要裁剪DSP处理模块。

通用数字信号处理平台通过CPCI总线扩展DSP处理板,通过板外LINK ports扩展数据通路,组成一个可灵活裁剪、性能强大的信号处理平台。

2.2 软件结构及特点

信号处理应用一般具有多通道数据、数据流量大、算法复杂等特点,应用于通用数字信号处理平台必然是多任务并行操作,多个任务之间又有复杂的数据交换。所以,通用数字信号处理平台采用实时多任务操作系统Virtuoso管理平台的硬件配置、资源分配与共享等。Virtuoso是WindRiver公司针对DSP处理器环境设计的嵌入式实时多任务操作系统[4]。

这样,通用数字信号处理平台开发人员主要关心数字信号处理问题本身,将问题划分为多个任务。每片DSP可以运行一个或多个任务,或者一个任务由多片DSP完成,这主要由任务运算量和DSP处理能力的比较决定。一般情况下,数字信号处理问题在通用数字信号处理平台的实现可以看成是数据流处理的问题。

2.3 数据流处理框架

在雷达、声纳、通信等领域的数字信号处理可以简单描述为模拟信号的再生并发射、单路/多路数据的采样(分割为帧数据)、帧数据的一级或者多级处理、产生结果数据。在这个流程中,往往由PC控制DSP的执行动作和传递处理参数;由PC获取结果数据并显示;并且由PC处理人机界面等,如图1所示。

3 PC与DSP之间的实时高速通信

结合工程背景分析查询方式下PC与DSP实时、高速数据通信技术。

3.1 工程背景

①24路通道A/D信号采样,采样周期为96k,数字化16bit(2Byte),数据帧周期为8ms,每路每帧数据768点,A/D采样数据由PC实时存盘;②每个信号处理周期为1248数据帧,既1248×8ms=9984ms;③DSP信号处理模块对数据帧实时处理,经过多级信号处理后,结果数据帧长为256点,浮点型(4Byte),帧周期为256ms,共48路,每个信号处理周期为39帧(39×256ms=9984ms),结果数据由PC显示。那么每个信号处理周期PC与DSP之间通信的数据量及数据通信率计算如下。

768×24×2×1248+256×48×4×39=46800KByte (1)

46800KByte/9984ms×1000=4687.5KByte/s (2)

A/D采样数据缓存在A/D板DSP芯片,DSP处理结果数据分别缓存在四个DSP芯片。其系统框图如图2所示。

为了防止数据混叠,与PC数据通信的A/D板DSP缓存和DSP结果数据缓存都采用了双缓存技术,既DSP缓存数据到存储器A时,PC与DSP存储器B通信,DSP缓存数据到存储器B时,PC与DSP存储器A通信。

3.2 平台数据通信率实验

通用数字信号处理平台PC与DSP之间的数据通信有两种方式:1. CPU方式CPCI总线数据通信;2. DMA方式CPCI总线数据通信。经过实验测得不同数据帧长、单个或多个数据缓存区两种方式下数据通信时间如表1所示(取100次实验样本的平均值)。

从表1分析得出,小数据量通信CPU方式高效,而大数据量通信DMA方式明显高效,并且无需运算控制单元干预。表中最后一行表示PC相继与5个DSP数据缓存区通信。通信的数据包括五个部分:A/D采样数据(48×768Byte)、DSP处理结果数据(单片48×256Byte,共有四片)。在切换数据存储区的情况下,通信时间明显增加。即使DMA方式下的通信时间(约13ms)也大于A/D采样数据帧周期(8ms),所以必须对A/D采样数据帧进行缓存。DSP片内存储器空间较小,需要使用共享片外存储器。为了和DSP处理结果数据通信周期相同,需要缓存32组A/D数据帧。每片DSP处理板共享外存为2MByte,缓存32组A/D数据帧为768×24×2×32=1152KByte,所以使用两块DSP处理板片外存储器,分别定义为储存器A、储存器B(双缓存技术)。这样A/D采样的数据和DSP处理结果数据通信周期均为256ms。缓存后的A/D数据帧采用DMA方式CPCI总线通信,DSP信号处理结果数据采用CPU方式CPCI总线通信。

3.3 周期同步

在PC与DSP数据通信前,需要有一个握手过程,使得PC与DSP之间数据通信周期同步。根据数字信号处理系统多为数据流周期处理的过程,查询方式是实现周期同步的一种有效方法。PC与DSP数据通信周期同步示意图如图3所示。

图3中横轴表示时间,平行排列的横轴分别为模拟信号输入、A/D采样、DSP处理和PC处理等系统的流程。每个8ms周期A/D采样数据成帧,由LINK ports分两路数据传输,一路传输到DSP处理板进行处理,另一路传输到共享外存缓存。A/D板DSP片内设计一状态量,当A/D采样32帧数据后,设置状态量有效,表示存储器已满。PC完成上一周期A/D采样数据存盘和DSP结果数据显示后,查询A/D板内的状态量。当查询到状态量有效后,PC开始DMA方式CPCI总线数据通信,完成数据通信后,设置状态量为无效,这个过程周期反复。DSP处理结果数据的通信同样处理。要求PC在256ms内完成这些动作,否则会出现数据通信的紊乱。

4 结束语

本文介绍的通用数字信号处理平台查询方式下PC与DSP之间的实时、高速数据通信技术已经在工程中得到了应用,经过长时间的应用测试得出,数据通信的性能和稳定性都达到了要求。中断方式下PC与DSP之间的实时、高速数据通信也有同样的结论。随着通用信号处理平台二期的开发,PC与DSP之间实时数据通信会有更高的带宽。

参考文献

[1]李启虎.数字式声纳设计原理.合肥:安徽教育出版社,2002.

[2]苏涛等.DSP实用技术.西安:西安电子科技大学出版社,2002.

[3]通用信号处理平台实用说明书.北京:中科海讯科技有限公司.2001.

[4] Virtuoso user guide for Version 4.1.Eonic Systems,Inc.2000.