锁相环实验心得体会

2024-07-09

锁相环实验心得体会（通用6篇）

锁相环实验心得体会篇1

摘要：在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。

关键词：全数字锁相环数字环路滤波器数字单稳态振荡器

1引言

数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。

锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路(DPLL)就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路，其组成框图见图1示。

当锁相环中的鉴相器与数控振荡器选定后，锁相环的性能很大程度依赖于数字环路滤波器的参数设置。

2K计数器的参数设置

74297中的环路滤波器采用了K计数器。其功能就是对相位误差序列计数即滤波，并输出相应的进位脉冲或是借位脉冲，来调整I/D数控振荡器输出信号的相位（或频率），从而实现相位控制和锁定。

K计数器中K值的选取需要由四根控制线来进行控制，模值是2的N次幂。在锁相环路同步的状态下，鉴相器既没有超前脉冲也没有滞后脉冲输出，所以K计数器通常是没有输出的；这就大大减少了由噪声引起的对锁相环路的误控作用。也就是说，K计数器作为滤波器，有效地滤除了噪声对环路的干扰作用。

显然，设计中适当选取K值是很重要的。K值取得大，对抑止噪声有利（因为K值大，计数器对少量的噪声干扰不可能计满，所以不会有进位或借位脉冲输出），但这样捕捉带变小，而且加大了环路进入锁定状态的时间。反之，K值取得小，可以加速环路的入锁，但K计数器会频繁地产生进位或借位脉冲，从而导致了相位抖动，相应地对噪声的抑制能力也随之降低。

为了平衡锁定时间与相位抖动之间的矛盾，理想的情况是当数字锁相环处于失步状态时，降低K计数器的设置，反之加大其设置。实现的前提是检测锁相环的工作状态。

3工作状态检测电路

图2为锁相环状态检测电路，由触发器与单稳态振荡器构成，fin为输入的参考时钟，fout为锁相环振荡器输出的时钟移相900。fout对fin的抽样送入单稳态振荡器。

在锁定状态如图3，fout与fin具有稳定的相位关系，fout对fin抽样应全部为0或1，这样不会激发振荡器振荡，从而lock将输出低电平；而失锁状态时如图4，fout与fin出现相位之间的滑动，抽样时就不会出现长时间的.0或1，单稳态振荡器振荡，使lock输出高电平。锁相环的锁定状态保持时间的认定，可以通过设置振荡器的性能。在FPGA设计中，要采用片外元件来进行单稳定时，是很麻烦的，而且也不利于集成和代码移植。单稳态振荡器的实现也可以在FPGA内实现，利用计数器的方法可以设计全数字化的上升、下降沿双向触发的可重触发单稳态振荡器。

锁相环实验心得体会篇2

光电技术专业实验教学担负着将发展中的现代技术及时引入教学中的使命。为了能够使用光通信系统在实验室里观察到光通信的工作过程, 利用锁相环 (PLL) 技术设计制作一套光纤通信实验系统。这套为光纤通信的雏形装置, 是利用激光光束通过光纤传送语音信息的传输实验装置, 具有电路简单、工作稳定可靠、直观性强、成本低廉、通信质量好的特点。

一、实验光纤通信系统的组成及电路设计

实验装置主要设计思路是以通信原始模式为基础 (信源→信道→信宿三大模块) , 在此基础之上在收发端分别加上发光调制装置和接收 (光信号) 解调装置, 同时利用光传输介质 (以光纤为主) 进行信息的传送, 这样设计此光纤通信实验装置的模块方案基本完成。主要包括由半导体发光二极管LED及其调制, 驱动电路组成的光信号发送器、传输光纤和由光敏晶体三极管3DU5, 装换电路及功率放大电路组成的光信号接收器三个部分组成。

实验系统中发送器和接收器的信号发送和接收主要利用锁相环 (PLL) 技术构成。锁相环 (PLL) 技术是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。其主要功能是为无线电发射中使频率较为稳定的一种方法, 主要有VCO (压控振荡器) 、PD (鉴相器) 和LF (环路滤波器) 三部分组成。压控振荡器给出一个信号, 一部分作为输出, 另一部分通过分频与鉴相器所产生的本振信号作相位比较, 为了保持频率不变, 就要求相位差不发生改变, 如果有相位差的变化, 则鉴相器的电压输出端的电压发生变化, 去控制VCO (压控振荡器) 直到相位差恢复, 最终达到锁频的目的。

现在常使用集成电路的锁相环, CD4046是通用的CMOS锁相环集成电路, 其特点是电源电压范围宽 (为3V～18V) , 输入阻抗高 (约100MΩ) , 动态功耗小, 在中心频率f0为10kHz, 下功耗仅为600μW, 属微功耗器件, 采用 16 脚双列直插式。CD4046锁相环采用的是RC型压控振荡器, 当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2使用。

对于光纤通信设备中光发送器件和光接收器件的选择, 一般情况下一端发射装置使用发光二极管 (LED) 或一束激光将光脉冲传送至光纤, 光纤的另一端的接收装置使用光敏元件检测脉冲, 而光纤在传输信号的过程中有一定的损耗, 这就要求光源和光宿的参数要符合光纤传输的最低损耗。所以为了获得最佳的传输效果, 光源LED的发光中心波长必须在传输光纤呈现低损耗的0.85μm、1.3μm或1.6μm红外光附近, 而光电检测 (接收端) 器件的峰值波长也应与该波长接近。本实验装置中光发送端采用发光中心波长为0.85μm附近的GaAs (砷化镓) 半导体发光二极管作为光源, 光接收端则采用峰值响应波长为0.8～0.9μm的光敏晶体三极管 (3DU5) 作为光电检测器件。

二、光信号的发送器设计

(一) 半导体发光二极管LED及其特性。

光纤通信系统中对光源器件在发光波长、电光效率、工作寿命、光谱宽度和调制性能等方面有特殊的要求。制作半导体发光二极管LED时只要材料的选取和成分控制适当, 就能使作为光源的发光二极管LED的发光中心波长与传输光纤低损耗波长一致。本实验装置采用的是HFBR—1424型半导体发光二极管 (砷化镓) 。在正常使用情况下, LED两端的正向压降约为1.5V左右, 由二极管的电光特性可知, 为了使传输系统的发送端能够产生一个无非线性失真、峰—峰值又最大的光信号, 在使用LED时应先给它加一个适当的偏置电流。本系统中取其值为50mA, 保证了LED工作在特性曲线的线性部分。

(二) LED的驱动、调制电路。

激光光纤通信实验系统发送器中LED的驱动和调制框图如图1所示, 主要由信号放大电路、锁相环 (PLL) 调制电路、LED驱动电路三部分组成。锁相环 (PLL) 的集成化, 使得通信电路能够以崭新的面貌出现, 此次光通信实验系统中采用的芯片CD4046是构成光通信电路的核心器件。

在实际设计中, MIC为驻极体话筒, 是将语音信号转换成电信号, 通过集成运算放大器5G26进行信号的放大。其输出去调制锁相环CD4046中的压控振荡器, 形成受音频调制的调频信号, 从锁相环压控振荡器输出端激励一个电流放大器 (设计中用三极管3DG12) , 驱动半导体发光二极管LED, 此时LED将发出强度不变的光 (光功率一定) 。为了使光功率随着音频信号变化, 必须通过放大电路中的电位器W对LED的驱动电流加以调制, 从而使LED发送出光强随音频信号变化的光信号, 并经光纤连接器接入光纤。

三、光信号的传输

光纤是一种利用光的全反射原理进行信息传递的工具, 其结构由纤芯、包层和涂覆层组成。其中只允许一种电磁场形态的光波在纤芯内传播的称为单模光纤, 其模间色散很小, 适用于远程通讯, 而还有一种多模光纤, 它容许不同模式的光于一根光纤上传输, 由于多模光纤的芯径较大, 故可使用较为廉价的耦合器及接线器, 多模光纤的纤芯直径为50μm至100μm。

光纤在现代光通信系统中担负着远距离、高质量传输光信号 (信息) 的任务。光纤的损耗决定了它传输信息的距离有多远;光纤的模式性质决定了它携带信息的容量多少。本实验系统中采用的是纤芯直径为50μm、折射率为1.62、包层直径为125μm的多模光纤。同时光纤两端均配有专用的光纤连接器, 使之能够连接发送端和接收端。

四、光信号的接收器设计

(一) 光敏晶体三极管3DU5及其特性。

光敏晶体三极管是接收光信号并将其转化成为电流 (称光电流) 的传感器件。它工作在反向偏置电压状态, 只要有光照就会产生反向电流, 与照射的光功率成正比, 此关系称为光敏晶体管的光电特性。其响应度值与入照射光波的波长有关。本实验光通信系统中采用的是光敏晶体三极管3DU5, 它的光谱响应波长为0.4～1.1μm之间, 峰值响应波长在0.8～0.9μm范围内 (正好与光发送器中发光二极管LED的发射波长范围一致) , 其灵敏度最高。

(二) 光电转换、解调电路。

在设计的实验系统中, 此模块的功能是将光信号进行接收与转换, 同时利用锁相环CD4046对电信号实现调频、解调, 结构框图如图2所示。

接收器首先由光纤传输过来的光信号通过连接器照射在光敏晶体三极管3DU5的窗口内, 再由3DU5管将光信号 (调频信号) 转变成为与光功率成正比的电信号, 送至锁相环CD4046中的相位比较器输入端与压控振荡器输出进行比较, 得到一个经过低通滤波器滤除载频的调制电压, 最后从内部源极跟随器输出, 再经过由集成功放LA4100组成的音频功率放大器放大后由扬声器还原成语音信号。

发送端调频信号的中心频率通过CD4046中压控振荡器的控制频率端口外接电容确定, 一般可调在200KHz左右。接收端的解调频率可调在接近载频上, 即与发送端频率相同。同时由压控振荡器的控制端口外接适合的电阻、电容构成的低通滤波器, 其截止频率可选取在音频频段的上限 (3KHz左右) 。由于锁相环CD4046功耗极低, 且电压范围宽, 因此本实验系统选取直流12V电压作为电源。

五、实验演示

利用这一光纤通信的雏形装置进行通信实验。将发送器和接收器接通电源, 通过光纤连接器正确连接光纤, 用发送端的驻极话筒对准音频源 (音量调节较小位置, 以保证光电器件工作在线性范围) 。这时音频信号送入发送器, 在接收器后面的扬声器 (喇叭) 立即会发出同样的音频信号。实验效果达到预期, 完成了光纤通信的基本过程。

六、结语

以锁相环CD4046为核心器件构成的光纤通信实验系统, 实验原理通俗易懂, 演示了光通信的工作过程。这一实验装置为学生提供了充分的动手机会, 触摸到最新科技发展的脉搏, 很适合职业技术学院电子、通信、光电专业的实践教学, 具有极大的应用和推广价值。

参考文献

[1].刘志海.光通信实验系统:功能与测试[J].光电子技术与信息, 2004

三阶数字锁相环设计与仿真篇3

关键词：传递函数,根轨迹,阻尼系数,环路带宽

0 引言

二阶锁相环分析设计简便易懂,理论上无条件稳定,用简单明确的方法实现对几乎任何准则下的性能最佳,当输入信号的频率和信噪比在很大范围内变化时,能保持锁定。但是随着中国空间技术的发展,地面设备需要跟踪更大的多普勒频率范围和多普勒频率变化率,而且要求的稳态相差更小,二阶锁相环已经不能完全适应任务的需要。因此,三阶锁相环开始被广泛应用。

关于三阶环的基本跟踪性能,一般认为:三阶锁相环的稳定性和跟踪性能差,而且分析和设计显得复杂难懂。然而,研究表明:若选择环路阻尼系数为临界阻尼和过阻尼,三阶环路难于捕获的缺点可以克服。关于三阶锁相环的稳定性,可以设计足够的增益稳定储备来保证。

同时随着数字技术的成熟,系统设计均采用大规模集成电路实现,飞行器遥控、遥测、跟踪定位和信息传输都采用数字化设计,所有环路设计均采用数字锁相环。

1 三阶锁相环分析

三阶锁相环的线性分析与二阶锁相环一样,主要包括:① 求环路滤波器的传递函数F(s);② 求环路的传递函数H(s);③ 求误差传递函数E(s);④ 绘制根轨迹图分析其稳定性;⑤ 分析过渡过程;⑥ 求稳态相位误差;⑦ 求环路噪声带宽;⑧ 求环内噪声引起的相位抖动。对三阶环路的线性分析只给出结果公式,分析过程从略。

在频率斜升输入时,按照维纳最佳滤波器准则,三阶锁相环路滤波器的一种传递函数为:

$F (s) = \frac{1 + s τ_{2}}{s τ_{1}} + \frac{1}{2 s^{2} τ_{1} τ_{2}}$ 。 (1)

阻尼系数γ表达式为:

$γ = Κ_{v} Κ_{d} \frac{τ_{2}^{2}}{τ_{1}}$ 。 (2)

式中,Kv为NCO控制灵敏度;Kd为鉴相增益。

三阶环路闭环传递函数为:

$Η (s) = \frac{θ_{0} (S)}{θ_{i} (S)} = \frac{γ τ_{2}^{2} S + γ τ_{2} S + γ Κ}{τ_{2}^{3} S^{3} + γ τ_{2}^{2} S^{2} + γ τ_{2} S + γ Κ} | \begin{array}{l} \in < < 1 \\ δ < < 1 \end{array}$

。 (3)

式中,K=τ2/τ3。

误差传递函数为:

$\begin{array}{l} E (s) = \frac{θ_{e} (S)}{θ_{i} (S)} = 1 - Η (s) = \\ \frac{τ_{2}^{3} + [δ Κ τ_{2}^{2} + \in τ_{2}^{2}] S^{2} + δ \in Κ τ_{2} S}{τ_{2}^{3} S^{3} + γ τ_{2}^{2} S^{2} + γ τ_{2} S + γ Κ} 。 (4) \end{array}$

式中,∈=τ2/τ1。

频率特性:把式(4)中的S用jω代替即可得到系统的频率特性。

环路的特征方程为:

τ $_{2}^{3}$ S3+γτ $_{2}^{2}$ S2+γτ2S+γK=0。 (5)

当γ由0变到∞时,用不同的K值,求解式(5)的根,绘制成根轨迹图。零点由传递函数的分子多项式的根来确定。

根据根轨迹图进行稳定性分析可知,为使捕获失败的可能性最小,阻尼系数必须是临界或过阻尼状态。一旦锁定后,为使稳态相位误差最小,应使K值尽可能大,确定出K和γ的取值为:

$Κ_{\max} = \frac{1}{4}, γ = 3.375$ 。

对于可变信号的增益稳定储备:

$20 \lg \frac{γ}{Κ} = 20 \lg \frac{3.375}{1 / 4} = 22$ dB。

在0<∈≤0.1、0<δ≤0.1范围内,最大瞬态相位误差与∈和δ的依赖性不大,当二者近似为0时,峰值响应为 $θ_{e} B_{L}^{2} / Δ \dot{ω} = 1.22$ 。这样,若假定失锁时允许的最大相位误差为1 rad,当BL=10 Hz,则最大的 $Δ \dot{ω} = 13.05 Η z / s^{2}$ 。

为了减小稳态相位误差,希望∈和δ做得很小,而K在允许范围内做得大些。

根据噪声带宽定义,三阶锁相环环路带宽为:

$B_{L} = \frac{γ (γ - Κ + 1)}{4 τ_{2} (γ - Κ)}$ Hz。 (6)

2 参数计算及实例仿真

三阶数字锁相环滤波器参数计算可分为3步:

第1步:计算相关参数。

① 根据NCO时钟和数据位数可以得到NCO控制灵敏度Kv;

② 鉴相器进行幅度归一化,则鉴相增益Kd=1;

$③ Κ_{\max} = \frac{1}{4}$ ;

④ γ=3.375。

第2步:计算F(s)。

环路带宽BL确定以后,把Kv、Kd、K、γ分别带入式(2)和式(6),可以得到τ1和τ2,把τ1和τ2带入式(1)得到三阶锁相环滤波器的传递函数F(s)。

第3步:计算F(z)。

把F(s)进行双线性变换,得到三阶锁相环滤波器的z参数传递函数F(z)。

三阶数字锁相环滤波器的z参数传递函数F(z)表达式为:

$F (z) = \frac{a + b z^{- 1} + c z^{- 2}}{1 - 2 z^{- 1} + z^{- 2}}$ 。 (7)

由式(7)可以得到三阶数字锁相环滤波器结构,如图1所示。根据上述参数计算方法,结合工程实际,利用matlab仿真工具,对三阶数字锁相环的实际应用进行了系统仿真,仿真模型框图如图2所示。

系统参数设置如下:

输入信号中心频率:F0=65 536 Hz;

采样率:Fs=552 960 Hz;

环路滤波器更新频率:Fs′=5 120 Hz;

NCO控制灵敏度:Kv=(2×π×552 960)/(232);

NCO中心频率:Fv=65 536 Hz;

鉴相增益:Kd=1;

γ=3.375;

K=0.22;

BL=50 Hz。

从示波器观察I支路、Q支路信号稳定过程可知:该方案所设计的三阶数字锁相环能够快速入锁,环路从开始到稳定需要的时间是9×10-5 s,而且跟踪性能稳定。改变γ或k值,环路性能相应变化,与线性分析结果一致。数控振荡器(NCO)的结构框图如图3所示。

3 结束语

本文对三阶数字锁相环进行了线性分析,研究了参数选取方法、实现框图并仿真了其跟踪性能。在实际应用中,本文提出的三阶数字锁相环实际跟踪效果与仿真结果基本吻合,但由于受到器件水平、截位误差和各种噪声的影响,其特性比仿真结果略有恶化,但不影响实际应用。

参考文献

[1]万心平.锁相技术[M].西安:西安电子科技大学出版社,1990.

[2]胡华春,胡玉.数字锁相环原理与应用[M].上海:上海科学技术出版社,1990.

UPS中软件锁相环的设计篇4

关键词：UPS,锁相环,DSP

0 引言

UPS的广泛使用,促使人们对其进行更深入的研究,以提高性能。在双变换在线式UPS中,当逆变电路发生故障或者当负载在冲击性或过载时,逆变器停止输出,旁路接通,由电网直接向负载供电。因此,UPS在进行逆变供电和旁路供电的切换瞬间,就有可能因为两者不同步而发生严重的波形扰动,极有可能损坏UPS或负载。为保持对负载供电的连续性,要求UPS的输出始终保持与市电的锁相同步,这就对锁相环提出了较高的要求。传统的锁相环电路一般由鉴相器、环路滤波器、压控振荡器及分频器组成,硬件电路复杂,易受外界环境干扰,锁相精度不高。而由DSP实现的软件锁相环简化了硬件电路,具有更强的抗干扰能力和更实际的应用效果。

TI公司的TMS320LF2407A是一款最适合运动控制的芯片,广泛应用于UPS的逆变控制输出,该芯片的执行速度可以达到40MIPS,指令周期只有25ns,从而使得复杂的逆变控制算法能够在UPS中得以应用。

1 系统总体设计

系统的总体设计框图如图1所示。将市电和UPS的逆变输出电压先进行降压隔离,然后通过过零检测电路(如图2所示)将正弦波变为方波,输入到DSP的CAP1和CAP2引脚。

过零检测电路中在LM339输出端加上拉电阻,主要是考虑到整个电路对驱动、功耗和速度的要求。R7、R8构成一个滞回比较器,输出信号通过R7改变同相端的参考电压,以消除输入信号正反过零产生的抖动。

当电压由负到正过零时,LM339输出端产生上升沿,将此信号输入到DSP的CAP1。引脚CAP1、CAP2在系统初始化程序中预设置为上升沿触发中断。利用通用定时器2作为其时基,定时器2的时钟预定标因子设为32,即对40MHz的内部时钟进行32分频,使得一个计数周期为0.8μs。当捕获输入引脚上检测到所设的上升沿时,定时器2的计数值被捕获并存入到一个2级深度的FIFO中。通过计算堆栈中两次捕获到的差值可以得到UPS逆变输出与市电输入之间的相位差,进而调整逆变输出的频率和相位,最终达到与市电同频同相。

2 锁相环的软件设计

CAP1、CAP2分别捕捉市电和UPS逆变输出信号的上升沿,并将捕获值存入CAPFIFO中,每次捕获会产生捕获中断,在该中断服务程序中对CAPFIFO中捕获的值进行计算,得到市电与UPS输出电压的相位差及市电频率。另外在产生逆变输出波形的PWM中断中,根据相位差调整逆变输出波形的频率和相位以得出与市电同频同相的参考正弦波。参考正弦波生成的关键在于确定每一个调制周期的角度增量。

2.1 捕获中断的软件实现

软件锁相的工作就是如何确定UPS输出和市电之间的相位差,然后计算出对应时刻的逆变器参考正弦波Uref,参考正弦波生成的关键在于每一个调制周期角度增量的确定。设每一个调制周期角度增量为△θ,则:

式中,TPWM为逆变器的调制周期,Tref为参考正弦波周期。

在每一调制周期角度增量确定的情况下,每一次执行PWM中断服务程序时,参考正弦值Uref可由下式得出:

△θ的值由两部分组成,一部分根据测得的市电周期求得,另一部分体现对相位的调整,根据市电与UPS输出电压之间的相位差获得。公式:

CAP中断中得到市电周期及两者相位之差,并计算出△θ1和△θ2,在PWM中对△θ1、△θ2进行相位指针的求取及简单的运算,再通过查表输出与市电同频同相的参考正弦波。CAP中断流程图如图3所示。若CAP1和CAP2同时触发,说明市电和UPS输出是同频同相的,则直接返回中断,并设置标号flag为0;反之,若两者不同相,则CAP1和CAP2触发的时间不一样,对应地可判断标号flag是否为1。每次中断发生时都会将此时定时器中的计数值存入相应的CAPFIFO,通过计算两者计数之差来计算时间差△T,即:

式中,Nups为捕捉到UPS输出上升沿对应的定时器计数值;Ns为捕捉到市电上升沿对应的定时器计数值。

然后确定相位的超前滞后关系:当△TTs/2时,逆变输出超前与市电输入,将相位调整量设为负值。

2.2 参考正弦波的生成

参考正弦波的生成关键在于△θ的求取,其中△θ1的求取:

式中,Tout为初步调整后的周期值。

△θ1的求取,有可能导致输出电压的周期超过UPS标准,因此在调节过程中会出现振荡现象。为了避免振荡引起的锁相速度减缓问题,在△θ2的求取过程中,可设置4个固定的相位调整值进行分级调整,并设3个相位差值作为采用调整量的参考:

3 结语

锁相环实验心得体会篇5

锁相环 (PLL) 是一个相位误差控制系统, 它的基本组件包括鉴相器、环路滤波器和压控振荡器, 三者共同形成一个负反馈环路结构。由于锁相环路具有独特的信号捕获与跟踪性能, 它在卫星通信、第三代及第四代移动通信、电力电子技术、电力传动、无线电通讯等各个领域得到了广泛的使用。锁相环的跟踪性能是“锁相技术”课程教学中的重点内容。但由于锁相环路的相位模型相对复杂, 并且需要用到较多的S域分析、微分方程求解等知识, 学生在学习过程中普遍感觉比较抽象, 无法建立起对锁相环的动态跟踪特性的直观感性认知。

Vis Sim是一种功能强大的图形化原型建模和仿真软件[1], 该软件能够提供可拖放功能块的直观界面, 并包含有丰富的元件库和强大的数学运算模型, 还可将其他仿真软件中的元器件容易地转化为通用数学模型, 更能够与C++、DSP和集成的Matlab模块共享。目前利用Vis Sim进行自动控制系统建模、分析与开发的研究已受到广泛关注[2,3], 同时Vis Sim也被应用于电子线路、自动控制原理、嵌入式控制器DSP的实验教学中[4,5,6], 并取得了较好的教学效果。

本文首先对锁相环的跟踪性能进行理论分析, 然后采用Vis Sim仿真平台进行锁相环的构建与动态跟踪性能仿真, 给出当输入信号存在相位阶跃和频率阶跃两种情况时锁相环的相位误差变化曲线和动态跟踪输出波形, 从而帮助学生深刻理解锁相环的同步跟踪作用。

二、锁相环的跟踪性能分析

锁相环路的跟踪特性就是环路对不同输入暂态相位信号的响应。当锁相环处于锁定状态时, 环路输入信号相位θ1 (t) 会发生各种不可预知的变化, 如果环路工作在理想跟踪状态下, 则在输入信号相位和频率发生变化时, 输出信号的相位和频率就可以时刻与输入信号保持一致。这需要环路有一个跟踪的过程:开始会出现瞬态过程, 有瞬态相位误差产生;然后是环路处于稳定状态。锁相环路的瞬态相位误差与稳态相位误差统称为跟踪特性。锁相环跟踪性能的优劣通过观察环路相位误差θe (t) 随着时间的变化就可以直接判断, 理论上可以采用闭环误差传递函数来进行分析。当输入信号的频率或者相位变化规律不同时, 环路的跟踪过程也不同。常见输入信号的变化形式有相位阶跃和频率阶跃。

(一) 输入相位阶跃信号的锁相环跟踪性能分析

假设t<0时锁相环工作在锁定状态, 在t叟0时输入信号相位发生改变, 当输入相位阶跃信号时θ1 (t) =Δθ。利用锁相环的相位误差函数对输入相位阶跃信号的跟踪性能分析可知[7], 它的相位误差响应曲线的形状由阻尼系数ζ值决定, 当0<ζ<1时, 响应曲线为衰减振荡, 振荡频率由环路的固有谐振频率ωn决定。当ζ>1时响应曲线无振荡。当ζ=1时环路处于临界阻尼状态。稳态相位误差出现在瞬态过程完全消失之后, 对采用有源比例积分滤波器的二阶环路, 其稳态相位误差为零, 即可以无误差地跟踪相位阶跃信号。

(二) 输入频率阶跃信号的锁相环跟踪性能分析

当输入频率阶跃信号时θ1 (t) =Δwt, 式中Δw表示频率阶跃量.此时的暂态过程与输入相位阶跃信号时类似[7], 即当0<ζ<1时, 环路处于欠阻尼状态, 响应曲线为衰减振荡, 振荡频率也由ωn决定;当ζ>1, 环路处于过阻尼状态是一个非振荡过程。当ζ=1时环路处于临界阻尼状态。对采用有源比例积分滤波器的二阶环路, 其稳态相位误差也为零。

三、基于Vis Sim的锁相环跟踪性能仿真

(一) 基于Vis Sim的锁相环仿真模型

图1.给出了利用Vis Sim仿真软件中的元件库建立起来的锁相环仿真模型, 其中鉴相器采用简单的复数乘法器元件, 它有两个复信号输入端Z1和Z2, Z1端接复数形式的参考输入信号, Z2端接压控振荡器反馈回来的复信号, 鉴相增益为Kd=1。由于其输出端Z输出的是复信号, 所以在将其送入环路滤波器滤波之前, 要经过一个拆分器元件将复数信号拆分为实数部分和虚数部分, 然后将表示虚数部分的实信号送入后面的环路滤波器进行滤波。环路滤波器采用的是构成二阶锁相环路的滤波器元件。最后将压控振荡器元件输出的复信号经过一个共轭处理后送到鉴相器中。为了分析环路的相位误差特性, 将复数形式的参考输入信号的相位 (即输入相位θ1 (t) ) 与复数形式的压控振荡器输出信号的相位 (即输出相位θ2 (t) ) 送到一个差值运算器元件中, 其输出即为相位误差信号θe (t) 。

环路滤波器用来滤除鉴相器误差电压中的高频分量和噪声, 其参数的选择对环路的捕捉特性、稳定特性、噪声的滤除以及环路的噪声带宽都有很大的影响。通常在锁相环设计中先设定环路的噪声带宽、固有振荡频率以及阻尼系数等参数, 然后再计算出环路滤波器的参数。在Vis Sim仿真软件中环路滤波器的参数设置界面如图2.所示, 其中环路滤波器的类型 (Loop Filter Type) 可设置为有源比例积分滤波器 (Active) 和无源比例积分滤波器 (Passive) 。参数的设置方法有环路带宽设置法 (Loop Bandwidth) 和固有振荡频率 (Natural Freq) 设置法, 即给定环路带宽BL或者固有振荡频率ωn, 以及阻尼系数ζ (Damping Factor) , 压控振荡器的增益 (VCO Gain) K0, 鉴相器增益 (Detector Gain) Kd后, 系统就可以自动计算出环路的ωn或者BL, 并进一步计算出环路滤波器的参数τ1和τ2 (Tau1和Tau2) 。如图2中所示, 选择环路滤波器的类型为无源比例积分滤波器, 然后选取环路带宽设置法并设BL=0.5Hz, 并进一步设ζ=0.7071, K0=10Hz/V, Kd=1V/rad后, 系统可自动计算出环路的固有谐振频率ωn=0.95645rad/s以及无源比例积分滤波器中的参数τ1=68.683939和τ2=1.462676994。

压控振荡器的参数设置界面如图3 (a) .所示, 参数有压控振荡器的中心频率 (Center Frequency) , 输出信号的幅度 (Amplitude) , 初始相位 (Initial Phase) 和压控振荡器的增益 (VCO Gain) 以及积分方式 (Integration Method) 。在本文所做的仿真中设置输出信号的中心频率为2Hz, 幅度为1V, 初始相位为0°, 并采用欧拉积分方法 (Euler) 。输入参考信号选取复信号源元件, 它的参数设置界面如图3 (b) .所示, 除了可以设置频率、幅度、初始相位以外还可以设置相位输出模式 (Phase Output Mode) 和输出电压的单位 (Unit) 。在本文所做的仿真中设置相位输出模式为展开形式 (Unwrapped) , 输出电压的单位为伏特。

(二) 输入相位阶跃信号的锁相环跟踪性能仿真

设输入参考信号的频率与压控振荡器输出信号的中心频率一致, 即为2Hz。但是初始相位相对于压控振荡器输出信号的初始相位有一个相位阶跃值Δθ, 图4.给出了当Δθ=30°, BL=0.5Hz, ζ分别为0.5, 0.7071和3时相位误差随时间变化的曲线。可以看出当0<ζ<1, 相位误差会在稳定值附近上下振荡, 振荡的产生会使瞬态过程出现过冲现象, 即环路相差的瞬时值比稳定值大, 且ζ越小振荡越大。当ζ>1时环路的暂态响应无过冲现象。由前面的理论分析可知采用无源比例积分滤波器的锁相环可以无误差的跟踪相位阶跃信号, 即稳态相位误差为零, 图4.中的仿真结果验证了这一结论, 虽然不同的阻尼系数引起的振荡不同, 但最后相位误差都趋近于零。固定Δθ=30°, ζ=0.7071, 图5.给出了BL=0.3, 0.4和0.5Hz时相位误差的变化曲线, 可以看出环路噪声带宽越小, 瞬态相位误差出现最大过冲值的时间越大。通常输入相位阶跃信号时, 瞬态相位误差出现最大过冲值的时间与噪声带宽之间的关系可表示为T过冲=3π/8BL (s) 。为了观察环路的动态跟踪特性, 设输入参考信号的频率与压控振荡器输出信号的中心频率为0.2Hz, 且固定Δθ=30°, ζ=0.7071和BL=0.5Hz, 图6.给出了环路的动态跟踪输出波形, 可以看出在大约6秒左右压控振荡器的输出信号完全跟踪上了输入相位阶跃信号。

(三) 输入频率阶跃信号的锁相环跟踪性能仿真

设压控振荡器输出信号的中心频率为2Hz, 且输入参考信号的初始相位与压控振荡器输出信号的初始相位相同, 都为0°。图7.给出了当频率阶跃量Δf=0.1Hz, BL=0.5Hz, ζ分别为0.5, 0.7071和1.5时, 相位误差随时间变化的曲线可以看出此时相位误差曲线的变化规律与存在相位阶跃时类似, 即当0<ζ<1时, 相位误差会在稳定值附近上下振荡, 且ζ越小振荡越大。当ζ>1时环路的暂态响应无过冲现象。虽然阻尼系数不同相位误差随时间变化不同, 但最后相位误差都趋近于零, 验证了前面的理论结果。固定Δf=0.1Hz, ζ=0.7071, 图8.给出了BL=0.3, 0.4和0.5Hz时, 相位误差随时间变化的曲线, 可以看出环路噪声带宽越小, 瞬态相位误差出现最大过冲值的时间越大。通常输入频率阶跃信号时, 瞬态相位误差出现最大过冲值的时间与噪声带宽之间的关系时可表示为T过冲=3π/16BL (s) 。为了观察环路的动态跟踪特性, 设输入参考信号的频率为0.15Hz, 压控振荡器输出信号的中心频率为0.2Hz, ζ=0.7071和BL=0.5Hz, 图9.给出了环路的动态跟踪输出波形, 可以看出在大约6秒左右压控振荡器的输出信号完全跟踪上了输入频率阶跃信号。

四、结语

Vis Sim是一种功能强大的图形化建模和仿真软件, 本文在Vis Sim仿真平台上建立了二阶锁相环的仿真模型, 并对锁相环输入信号发生相位阶跃和频率阶跃两种情况下的锁相环跟踪性能进行了仿真, 给出了相位误差变化曲线和动态跟踪输出波形的仿真结果, 从而使学生更容易理解锁相环的动态跟踪性能, 有助于为今后工作中进行锁相环电路的设计与应用打下良好的基础。

摘要：锁相环的跟踪性能是“锁相技术”课程教学中的重点内容。本文首先对锁相环的跟踪性能进行理论分析, 然后基于VisSim仿真软件建立了二阶锁相环的仿真模型, 并对锁相环的跟踪性能进行了仿真。给出了锁相环的输入信号存在相位阶跃和频率阶跃两种情况下的相位误差变化曲线和动态跟踪输出波形。通过仿真, 学生更容易理解锁相环的动态跟踪性能, 有助于为今后工作中进行锁相环电路的设计与应用打下良好的基础。

关键词：锁相环路,跟踪性能,VisSim

参考文献

[1]Visual Solutions.Vis Sim/Motion User's Guide[M].Visual Solutions, Inc., 2001.

[2]沈艳霞, 纪志成, 姜建国.基于Vis Sim的无刷直流电机的仿真模型[J].哈尔滨:电机与控制学报, 2003, 7 (4) .

[3]纪志成, 程永奇, 沈艳霞.基于Vis Sim的永磁同步电机矢量控制系统建模与仿真[J].北京:系统仿真学报, 2005, 17 (7) .

[4]李红伟, 王洪诚, 赖欣.Vis Sim在“电力拖动自动控制系统”教学中的应用[J].南京:电气电子教学学报, 2008, 30 (2) .

[5]宋春宁, 黄清宝, 林小峰, 宋绍剑.Vis Sim软件在自动化专业实验教学中的应用[J].上海:实验室研究与探索, 2013, 32 (11) .

[6]吴定会, 江俊, 纪志成.基于V is Sim/M ATLAB电子线路的蒙特卡罗分析[J].北京:计算机仿真, 2005, 2 (8) .

锁相环实验心得体会篇6

1 系统设计

系统总体设计方案如图1所示，其中GPS接收模块可以输出由GPS信号中的秒脉冲信号。在FPGA模块中，实现了一个由计数器和数字延迟线构成的高精度鉴频鉴相器和一个由卡尔曼滤波以及PI控制器构成的数字环路滤波器。DAC模块将环路滤波器的输出转换为对晶振频率的控制量，从而构成一个数字锁相环。在环路锁定的情况下，本地振荡器的振荡频率即可与GPS星载原子钟保持严格同步。

2 电路设计

2.1 高精度鉴频鉴相器的设计

在传统的鉴相器设计中，通常只是利用一个计数器对输入信号进行计数，受到电路的工作频率限制，其精度大约在10 ns量级。由此产生的量化误差，将对系统的准确度造成很大影响。为了达到1e-10甚至更高的准确度，就需要提高时间测量的精度。在以往的设计中，通常采用专用TDC芯片测量，但其成本高，对PCB设计很敏感。为此，本系统在采用计数器进行粗测量的同时，利用Xilinx公司的FPGA内部的高速进位资源，构建了一个数字延迟线，实现了100 ps量级的细测量，即在FPGA内部实现了一个TDC单元，从而降低了频率量化对系统准确度的影响。另外，从相位噪声的角度分析，提高鉴相器的量化位数，也可以有效地降低量化噪声对系统相位噪声的影响。

由于秒脉冲的时间相对测量精度比较长，为了实现大范围的测量，设计中采用了鉴频鉴相器测量GPS秒脉冲与本地振荡器的偏差。如图2所示，其中由100 MHz时钟驱动的粗计数器实现了频率的测量，而由数字延迟线构成的鉴相器，可以测量远小于一个时钟周期的相位误差。

如图2，同步器的功能是将异步的秒脉冲信号与时钟同步，作为计数器的同步置零输入，由两级D触发器的级联构成，用于保证时序裕量可以让潜在的亚稳态可能性降到最低，即保证当触发信号在时钟信号的保持建立窗口中到达时，可以让触发器有足够时间恢复到稳定状态。计数器为一个同步置零计数器。为了在大约1 s的时间内对100 MHz时钟进行计数，计数器的位宽被设计为27 bit。

数字延迟线则是用于测量同步触发信号与异步秒脉冲之间的时间差，是本测量模块的关键。为了实现高精度时间测量，本系统采用了一种基于抽头延迟线的方法，其中延迟线由多个延迟单元组成，每个延迟单元都有相同的传输时延τ。通过采样初始脉冲在线路中传播时线路的状态，利用内插法，完成对两个触发脉冲时间间隔的测量，从而获得秒脉冲与本地振荡器的相位差。

在FPGA中，有乘法器、比较器、加法器，可以将专用进位连线连接成进位链。由于加法器实现简单，可以清晰地显示出进位信号的逻辑关系。因此加法器是最适合实现延迟线内插器的方案。

为实现对输入信号的时间内插，就需要使待测信号沿进位链传播。串行进位加法器的表达式如下：

如图3所示，设置输入A为全1，输入B最低位为待测量信号，其余为0。当外部信号输入为0时，加数的最低位为0，所有输出都为1，进位链上没有信号。当外部输入变成1时，B的最低位变成1，这时最低位输出0，进位信号变为1，进入进位链传播。输入信号沿进位链传播的同时，也被逐级延时，这时，加法器的输出中0的个数，代表了输入信号经过的延迟单元的个数。这样，就实现了对输入信号的内插。

可以看出，从加法器的输出中可以获得需要的延迟信息，这就需要在加法器的输出端每一位后加一个锁存器，用以测量结束时保存进位链的状态。在本设计中锁存器的时钟端需要严格同步，这样采集到的信息才有意义，才能代表时间延迟信息。同时，在锁存器的时钟信号即结束信号的保持建立窗口中，加法器的输出会发生改变，会带来亚稳态的问题。为了解决这个问题，本设计在第一个锁存器之后又加入两个由工作时钟驱动的锁存器构成的同步器。

本设计中最关键之处是利用进位链实现延迟线的布局与布线。以Spartan 3系列FPGA为例[2]，CLB是FPGA内的基本逻辑单元，每个CLB都包含一个可配置开关矩阵，此矩阵由4个输入、一些选型电路(多路复用器等)和触发器组成。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。

一个CLB由4个相同的SLICE组成。SLICE中的进位逻辑包括一个进位专用多路复用器和一个进位专用异或门组成。进位逻辑的延时在CLB中和相邻的CLB中都有专用连接，这些连接的延迟几乎为零。这就为利用进位链构成内插延迟线创造了条件。

在Spartan3系列FPGA中，CLB中的左侧两个SLICE的CIN/COUT直接与垂直相邻的CLB中左侧的两个SLICE的COUT/CIN相连，右侧亦然。以Spartan3系列的XC3S200FPGA为例，该FPGA共有24行20列共480个CLB,1 920个SLICE，故FPGA上在最大情况下共可配置40个96 bit的进位链。

经过实验，在ISE环境下直接调用加法器的IP核，并将XST综合选项设置为面积优先。在布局布线后用FPGA Editor检查底层结构，就可以得到理想中的内插器结构。经过MODELSIM后仿真，结果可以看出该延迟线是均匀的。在实际测试中，由于相邻的两个延迟单元可能会同时落入锁存器的保持建立窗口中，导致分辨率的降低，最终数字延迟线的分辨率约为200 ps。

最后，在同步触发信号到达时，锁存延迟线信息，就可以得到温度计码的结果，再经过优先编码以后，送出中断，通知microBlaze读取结果。

2.2 环路滤波器

不同于一般ADPLL，由于GPS秒脉冲信号频率低、信号在传输中易受到干扰的特点，本系统不能使用通常的N-before-M等数字环路滤波器。

本系统采用的LEA-5S GPS模块输出的秒脉冲信号精度有效值为30 ns,99%精度小于60 ns。在进行滤波之前，首先要根据上文所述进行数据有效性判断，再进行数据合成(用本次计数器值为高位，内插器结果为低位，减去前一次内插器结果)以及硬限幅处理[3]，将与理想秒脉冲相差过大的数据剔除后，将结果送入卡尔曼滤波器。

在滤波器设计上，采用了卡尔曼滤波+PI控制方法，有效滤除了噪声，减小了系统超调与震荡，同时将零差降到最小[4,5]。

卡尔曼滤波器是一个最优化自回归数据处理算法。卡尔曼滤波是一种递归的估计，利用获知上一采样状态的估计值以及当前状态的观测值就可以计算出当前状态的估计值，因此不需要记录观测或者估计的历史信息。相比FIR或滑动平均等滤波器，卡尔曼滤波可以节约大量的存储空间，更利于在低密度FPGA上的实现。

由于卡尔曼滤波需要大量矩阵运算，且需要浮点数来保持其精度以保证最后的收敛，同时，本系统对滤波计算的时间并非十分严格，故本系统中的卡尔曼滤波器在MicroBlaze核中利用C语言实现。KALMAN滤波流程图如图4所示。

在卡尔曼滤波中，动态系统维数、观测系统维数均设为1。同时，应对X0进行初步估计，可以使滤波器收敛速度加快。

滤波后得到当前时刻误差的估计值，将其送入PI模块。在锁相环系统设计中，通常在VCO外再添加一个积分项，来构成一个2类锁相环，以保证系统的收敛，同时消除零差[6]。在PI控制器整定的过程中，先调整比例系数，再调整积分系数，通过实验找出最优值。

2.3 DAC及晶振电路设计

本设计中，晶振选择的型号为TCEBBCS-10.000TCXO，其牵引范围为±8 ppm，在使用中能够基本满足要求，在未来，如将TCXO替换为OCXO,可以进一步提高系统的稳定度。另外可以选择牵引范围更窄的晶振，以进一步提高系统的最小分辨率。

在DAC选择上，需要满足低噪声的要求。本设计DAC选择16 bit高性能的AD5541，其采用R-2R结构设计，噪声可满足全16 bit精度输出，非缓冲输出可以直接驱动晶振的控制端。

3 测试结果及分析

图5是利用CHIPSCOPE抓取的秒脉冲偏差与卡尔曼滤波后的结果。可以看出，卡尔曼滤波器对GPS信号的跳变有比较好的滤除作用。

系统的测试结果如表1所示。

本文介绍的晶振频率同步系统，利用数字锁相环将晶振的输出频率同步于GPS星载时标，从而获得了一个高稳定度、高准确度的本地振荡器。其中，高分辨率数字鉴频鉴相器可以减小系统的量化误差，提高精度。环路滤波器中的卡尔曼滤波器可以很好地抑制GPS秒脉冲对系统造成的干扰。此外，系统的测量单元集成在FPGA之内，降低了系统的成本、体积，提高了稳定性。该系统可以广泛应用于通信网络、测试测量等各个领域，为其提供高质量免校准的频率基准。

摘要：为满足现代通信技术、雷达技术、电子测量以及光电应用领域对高稳定度高准确度时钟的要求,设计了一种基于数字锁相环的晶振同步系统。系统以基于FPGA数字延迟线的高分辨率鉴频鉴相器以及在MicroBlaze核中实现的卡尔曼数字环路滤波器为核心,通过16 bit DAC微调本地晶振振荡频率,使其同步于GPS秒脉冲,从而获得了高准确度高、稳定度的本地时钟。

关键词：GPS,FPGA,频率校准,延迟线,卡尔曼滤波器

参考文献

[1]曾祥君,尹项根,林干,等.晶振信号同步GPS信号产生高精度时钟的方法及实现[J].电力系统自动化,2003,27(8).

[2]Xilinx.Spartan-3generation FPGA user guide.2010.

[3]党晓圆,单庆效,肖昌言,等.基于GPS与北斗双模授时的压控晶振校频系统的研究与设计[J].计算机测量与控制,2009,17(11).

[4]Cui Baojian.An improved time synchronous system basedon GPS disciplined rubidium[C].International Conference onIntelligent Computation Technology and Automation,2009,29.

[5]张莹,周渭,梁志荣.基于GPS锁定高稳晶体振荡器技术研究[J].宇航计测技术,2005(2).

【锁相环实验心得体会】推荐阅读：

微机实验心得06-11

btob实验心得05-10

ccna实验心得08-16