频率步进雷达数字信号处理

频率步进雷达数字信号处理（共3篇）

频率步进雷达数字信号处理 篇1

频率步进雷达数字信号处理

摘要：综述了频率步进雷达系统设计与信息处理中的主要问题,包括系统参数设计、目标抽取算法、与Chirp子脉冲的.兼容性、与圆锥扫描体制的兼容性等等,并论述了不同情况下多普勒效应的影响及其解决方法,提出了相应的数字信号处理方案. 作者： 毛二可龙腾韩月秋 Author： 作者单位： 北京理工大学电子工程系雷达技术研究所, 期 刊： 航空学报 ISTICEIPKU Journal： ACTA AERONAUTICA ET ASTRONAUTICA SINICA 年，卷(期)： ,22(z1) 分类号： V243 关键词： 雷达 距离高分辨 频率步进 信息处理 机标分类号： TN9 V44 机标关键词： 频率步进雷达数字信号处理STEPPED FREQUENCY系统参数设计目标抽取算法兼容性多普勒效应圆锥扫描信息处理系统设计处理方案子脉冲体制方法 基金项目： 国防预研基金

频率步进雷达数字信号处理 篇2

关键词：幅相不平衡,距离像,校正,镜像

频率步进雷达要发挥正常的功能, 必须对接收机I/Q通道的信号进行数据处理。由于两通道包括高放、混频、中放、A/D等器件[1,2], 电路的电参数存在一定的偏差, 使I/Q接收通道两路信号会产生幅度和相位不平衡, 影响目标的成像。为改善雷达性能, 有必要消除I/Q通道的幅相不平衡。

1数字化接收

1.1 系统流程

在整个雷达的信号接收及处理过程中, 目标回波和耦合的发射信号经过正交混频后输出视频信号, 视频信号放大后经过A/D采样, 进行数字化处理, 完成数字化后的视放信号在DSP中进行雷达信号处理[3]。系统流程如图1所示

1.2 硬件设计

1.2.1 正交混频电路

电路中使用正交混频器HMC555, 其输入信号带宽为31～38 GHz, 输出信号带宽为0～3.5 GHz, 混频器采用两个平衡混频器单元和一个90°移相单元, 对RF和LF信号的输入进行混频得到相位相差90°的两路正交混频输出, 其参数完全能够满足电路设计需要。HMC555内部结构如图2所示[4]。

混频电路如图3, 其工作过程为:CHV2242a为压控振荡器, 在控制电压Vt的作用下, 产生微波信号, 经过功分器后得到两路信号, 其中一路作为发射信号发射出去, 另一路作为本振信号, 与经过放大的回波信号在I/Q双路正交混频器HMC555中混频, 得到两路正交的混频信号, 混频信号经过两级放大之后输出。

1.2.2 A/D采样电路

采用的芯片LTC1407A-1是14位的双路串行ADC, ±1.25 V差分电压输入, 3线串行数据接口, 每路的采样速率可以达到1.5 MSPS, 能够满足防撞系统视频信号采样的需要。在CONV信号的上升沿作用下, 同时对两路-1.25～+1.25 V的差分输入电压信号实现数字化采样, 并锁存在片内的寄存器中。内部结构如图4所示[5]。

采样电路如图5所示, 混频信号由P1, P2输入, 两接头都有50 Ω的匹配电阻, 差分输入端接有耦合电容, 对低频成分有一定的抑制作用[6]。ADC在CONV信号的作用下, 将采样的I/Q两路信号由模拟量转换为数字量, 并在时钟的作用下串行输出。

1.2.3 DSP芯片

电路中选用的ADSP-BF533是ADI公司生产的Blackfin系列高速数字信号处理器芯片中功能比较强大的一款芯片[7,8]。主要用到它的SPORT1端口, 完成串行和多处理器的通信工作。由图5可以看出, SPORT1端口的接收同步时钟RFS、位时钟RCLK与ADC的转换开始时钟CONV、位时钟SCK相连, 接收数据位DR和ADC的输出数据SDO相连。在时钟信号和同步信号的共同作用下, 对A/D的采样数据进行接收处理。

2距离成像

2.1 实验成像

基于以上电路的设计, 利用角反射体作为目标点进行实验。雷达朝向一个固定方向发射一串载频线性跳变的连续波, 目标距离大约在9.5 m。根据反射回波, 可以得到目标的距离信息, 如图6所示。

图6所示的距离方向每个单位刻度代表0.5 m。由图可以看出, 目标出现在第19个刻度 (9.5 m) , 在第239个刻度 (119.5 m) 出现了一个虚假目标, 其幅度也比较大, 会影响系统对目标的识别能力。

2.2 误差分析

为了便于分析, 将I通道作为增益和相位的参考, 将增益和相位误差均置于Q通道中[9], 在两通道中分别引入幅度失衡因子K, 相位误差θ, 实际接收到的回波信号:

含有误差的复包络信号为:

undefined

式中:Δω=-2πl/N。由式 (2) 可以看出, 含有误差的复包络信号含有两个复频率点Δω和-Δω, 做IDFT有:

undefined

式中:α=A (1+Kejθ) / (2N) ;β=A (1-Ke-jθ) / (2N) 。

在频率点Δω处, 主频分量的幅度是等式右边第一项的绝对值, 即失衡后的目标幅度F (Δω) =A (1+Kejθ) /2;在频率点-Δω处镜频分量的幅度是等式右边第二项的绝对值, 即失衡后的镜像幅度F (-Δω) =A (1-Ke-jθ) /2;在k=l处产生距离像, 在k=N-l处产生虚假目标。

2.3 误差消除

对式 (1) 进行变换, 可以得到[10]:

等号右边是两路幅度和相位平衡的正交信号, 即理想的I/Q通道输出信号。只要设法求得K*cos θ和K*sin θ, 就可达到通道均衡的目的。根据式 (3) , 两个复频率点Δω和-Δω的信号幅度分别为:

分别展开可以得到:

并且:

式中:F (Δω) *表示F (Δω) 的共轭。K*cos θ和K*sin θ的表达式为:

最终校正结果为:

由此可见, 经过校正之后, I/Q两路信号保持正交性, 幅度、相位不平衡被消除。

2.4 实验验证

利用2.3节推导的校正方法, 对实验数据进行校正。校正之后的一维距离像如图7所示。

由图7可以看出, 经过校正之后, 目标点被保留, 镜像点被消除。达到了抑制镜像点的目的, 解决了I/Q通道不平衡给目标成像带来的影响。

3结语

实际电路中电参数的变化会导致雷达接收机I/Q通道幅相不平衡, 对雷达成像造成影响。本文采用校正I/Q通道幅相不平衡的方法, 消除了幅相不平衡造成的影响, 在实验中具有实用性。

参考文献

[1]高飞, 王永良, 陈辉, 等.通道失配对STAP性能的影响分析及均衡结果[J].信号处理, 2009, 25 (4) :563-566.

[2]梁兵, 陶海红, 沈福民.提高旁瓣相消性能的自适应通道均衡技术[J].火控雷达技术, 2004, 33 (1) :34-39.

[3]王良.Costas编码跳频体制车载前视雷达关键技术研究[D].石家庄:军械工程学院, 2009.

[4]HITTLE.HMC555[EB/OL].[2010-05-05].http://ku-cun 21ic.com.

[5]Linear Technology Corporation.LTC1407-1/LTC1407A-1Serial 12-Bit/14-Bit, 3Msps simultaneous sampling ADCswith shutdown[EB/OL].[2009-11-11].http://www.uccs.edu.

[6]Linear Technology Corporation.LTC2641/LTC2642 16-/14-/12-Bit VOUT DACs in 3mm×3mm DFN[EB/OL].[2009-11-11].http://www.uccs.edu.

[7]陈峰.Blackfin系列DSP原理与系统设计[M].北京:电子工业出版社, 2004.

[8]Analog Devices Inc..ADSP-BF533 BlackfinTM processorhardware reference[EB/OL].[2003-12-10].http://www.eetindia.co.in.

[9]RICHARDS Mark A.雷达信号处理基础[M].刑孟道, 王彤, 李真芳, 译.北京:电子工业出版社, 2008.

浅谈频率步进雷达及其系统实现 篇3

关键词：频率步进信号

1 频率步进信号理论

采用矩形子脉冲合成频率进步信号是比较典型的做法，当频率进步信号的合成带宽一定时，其距离分辨率也就决定了，而矩形子脉冲模式下，脉冲重复频率决定了雷达的不模糊作用距离，重复频率越高，不模糊距离越大，相应数据率就很低，反之数据率就会很高，因此矩形脉冲的数据率与不模糊作用距离就成了一对矛盾。用CHIRP子脉冲代替矩形脉冲，可以解决数据率与作用距离的关系，子脉冲为CHIRP的频率步进信号称为调频步进信号。

2 调频频率步进信号处理流程

对于调频步进信号处理，首先要进行子脉冲匹配滤波得到压缩后的窄脉冲，其次对窄脉冲作脉间IFFT处理。调频步进高分辨处理成像。

上述关于调频步进信号处理的方法是在目标静止的前提下，实际目标经常是运动的，其处理方法也会有所不同。

3 宽带频率步进雷达系统的设计

3.1 参数设计

本文参考CAMBER雷达的设计方法，采用脉冲压缩比为320的线性调频信号，脉冲宽度20微秒，占空比20%，重复频率10K。权衡系统的各方面性能及同时能满足所需的距离分辨率要求（0.3米），信号的合成带宽定为1024M赫兹，调频点设计为128个，子脉冲带宽16M赫兹。

3.2 系统总体组成及部件设计

3.2.1 频率综合器设计

频率综合器主要实现宽频带雷达信号的产生，包括中频信号生成和射频信号生成两个部分。其中中频信号的产生采用直接数字频率合成原理（DDS），射频段则采用倍频器和混频器实现。

3.2.2 接收机设计

信号经过腔体滤波器引起功率损失1dB，最后一级中频滤波引起功率损失3dB。每个隔离器引起的功率损失为0.5dB，此外在两次变频时，会引起回波功率的大幅降低，下降10dB，功分器引起4 dB功率损失，因此整个接收之路会引起功率下降31dB。接收机输入信号动态范围为-106～-30dB，接收机噪声系数4dB，中频输出信号距中心频率1.5倍信号带宽外谐波抑制可达45dBc。

3.2.3 处理机系统设计

该系统信号处理机应包括如下功能：

①对工作时序进行控制，保证整个雷达系统的正常工作；②对A/D 中频采样的进行数字接收处理，完成数字正交下变频和滤波抽取；③采用相位导出测距和测速算法实现目标径向距离和速度的精确测量；④利用精确测量获得的速度信息，对目标回波进行速度补偿，使用频域拼接法得到高分辨一维距离像；⑤通过基于宽带模糊函数的多帧联合处理算法，完成目标的二维高分辨成像；⑥利用多天线干涉的工作机理完成目标角度的测量。

3.2.4 信号处理机硬件结构

①中频采集单元采用一块ZD_6ADC_400M数据采集板实现，该板采用FPGA+ADC思想，采用标准cPCI+ZD总线架构所构建的采集板卡。板载2片高性能Virtex5系列SX95T芯片，可以同时实现6通道数据同时采集，分辨率达14bits，采样频率为20～400Msps，触发电平为3.3VTTL。②定时单元采用一块ZD_TCR通信定时板，该板基于cPCI 6U标准板型通信定时时钟板。板载1片高性能FPGA 芯片Virtex IV，提供PCI、内部自定义总线、同步总线、LINK、UART、GPIO。③处理单元采用三块T2FP6U_4DSP_ZD信号处理板，该板基于高性能DSP芯片TS201实现，采用标准cPCI+ZD总线架构所构建的信号处理板卡。单板载有4片TS201芯片，处理能力达14.4GFLOPs，每片含有四个Link接口，可实现片间互联、与FPGA和底板互联等；板间定义了定时同步总线，并通过CPLD与DSP中断、FPGA相连。④存储单元采用一块ZD_FLASH存储板，该板采用Virtex5 Pro系列FPGA+C6455系列DSP的架構，集成多片Nand Flash，单板存储容量可达384GB～1.5TB，单板持续存取带宽大于600MHz，对外接口采用RapidIO。⑤通信接口单元采用一块后IO接口板，该板非通用型板卡，主要采用AM26LS31系列芯片，主要功能是接收外部输出的各类信号，将RS422差分信号转换为TTL信号输入；将TTL信号转换为RS422信号输出。⑥信号处理机各单元之间数据传输采用一块SRIO_Switch_ZD板实现，该板基于高性能SRIO交换芯片Tsi568A和TMS32C6455实现数据交换，采用标准cPCI+ZD总线架构，提供RapidIO、以太网以及PCI标准总线接口等。

4 结语

本文分析了基于调频频率步进宽带信号雷达系统设计实现，从调频频率步进信号原理、X波段频率步进雷达系统设计，本文主要完成对调频频率步进信号原理分析及X波段频率步进雷达系统设计。

当前关于X波段频率步进雷达系统已经取得初步效果，还需要进一步深入研究改善系统的性能。对系统存在的幅/相误差，研究更加有效的补偿算法，将系统误差