同步数据采集器（共11篇）
同步数据采集器 篇1
傅里叶变换光谱技术具有光谱分辨率高、光通量大、通道数量多的优点,是目前工作波段应用最广泛的光谱分光技术[1]。傅里叶变换光谱技术利用迈克尔逊干涉仪(或改进的形式)对入射光进行干涉,探测器把干涉信号转换为电信号,经模数转换,成为时域干涉图。干涉图与入射光的光谱图存在傅里叶变换关系,对干涉图实施傅里叶逆变换,就可获得入射光的光谱信息。
星载傅里叶光谱仪的干涉信号采集需要多通道同步采集,而且对数据采集系统的采集传输速度和精度提出了较高要求。通常数据采集系统采用MCU或DSP作为主控制器,控制ADC(模数转换器)、存储器和其他外围电路工作。由于指令周期以及处理速度的影响,单片机对于多通道数据采集,往往达不到要求。DSP擅长处理密集的乘加运算,不适合完成外围电路复杂逻辑控制。对于高速多通道数据采集,FPGA有MCU和DSP无法比拟的优势。FPGA时钟频率高,内部时延小,全部控制逻辑由硬件完成,速度快,组成形式灵活,可以集成外围控制、译码和接口电路[2]。
在干涉式大气垂直探测仪研制过程中,我们设计了一种基于FPGA的多通道同步数据采集系统,利用FPGA实现了多达64路信号的同步采集时序控制、存储扩展、USB接口控制等功能,完成了多路干涉信号的高速、高精度的同步采集。
1硬件设计
对于多通道模拟信号同步采集,模拟信号采样保持后,有两种处理方法。一是采用采用多片无差别ADC构成阵列来实现,二是采用多路模拟开关加单片ADC[3]。由于信号输出的路数很多,采用64并行输出是不合理的,并且成本较高,所以在满足性能指标要求下,采用第二种方法。
同步采集的硬件电路主要有采样保持电路(SampleandHoldAmplifiers)、多路选择电路(Multiplexer)、ADC、FPGA主控电路和USB 2.0接口电路组成,如图1所示。64路红外模拟信号放大、滤波处理后送到数据采集系统,在FPGA的控制下,经过采样保持、多路转换和数模转换后,进入FPGA。最后通过USB 2.0接口传送到PC机。
1.1数据采集模拟电路
本系统如图1,对调理成-2.5～+2.5V信号,在前向通道中使用16片4通道采样保持器SMP-04采样保持,再使用2片32通道的多路模拟开关ADG 732依次选择64路信号。ADC器件选择LTC1414。在每个周期的开始,FPGA通过编程输出脉冲至采样保持器和多路选择器。定时逻辑送出脉冲至采样保持器对模拟输入取样,然后选择一个通道的模拟输入,最后完成A/D转换。总之,FPGA提供采样保持、多路转换和A/D转换电路模块所需要的各种状态和控制时序逻辑。
1.2 FPGA及其外围电路
系统采用FPGA构建多路同步数据采集系统控制电路。FPGA采用ALTERA公司CycloneII系列的EP2C35实现。EP2C35提供多达33,216个逻辑单元(LE)、35个18×18位乘法器、483,840比特内部RAM块、专用外部存储器接口电路、4个锁相环(PLL)和高速差分I/O等功能[4]。FPGA的配置芯片,采用EPC8,容量达8 MBits。仪器要求以高速率非连续方式存入数据,以较低的速率连续方式把数据传给卫星。数据存储量应至少满足存储产生一次干涉图的所有数据(64幅干涉图)。FPGA模块外扩了SRAM选择CY7C1041CV33(256 K×16 Bits)。
傅立叶光谱仪数据采集系统中,由FPGA实现的功能模块包括数据采集电路时序控制、片上双口RAM存储控制、外部存储控制、USB传输控制和数据打包排序等功能,如图2所示。
数据采集电路时序控制模块主要完成外部A/D芯片、多路模拟开关、采样保持电路的选通时序、逻辑控制。在QuartusII软件集成的内部逻辑分析工具SignalTapII得到的设计时序如图3所示。
EP2C35有多达483 Kbits片上RAM,在FPGA内部生成双口RAM,作为数据采集的输入缓存。片上双口RAM存储控制模块实现上述功能。
数据打包排序功能包括将14位干涉数据通过移位寄存器扩展成16位,并且在本模块内部设计一个存储扫描表(RAM块),按照通道采集顺序,将采集方式、通道顺序、数据有效标志等打包到干涉数据中。
由于USB2.0接口工作在FIFO从模式状态,FPGA内部的USB传输控制实际上就是FIFO的读写时序控制,本设计中采用同步FIFO读写控制。
1.3 USB接口电路
干涉信号采集电路和光谱反演和现实系统采用USB2.0接口传输。USB2.0接口全速运行是可达480 Mbits/s。接口芯片采用Cpress公司EZ-USB FX2系列的CY7C68013A。FX2 集USB2. 0收发器、智能串行接口引擎(SIE)、增强的8051内核、I2C总线接口以及通用可编程接口(GPIF)于一体,既负责USB事务处理也兼具微处理器的控制功能,可用做USB外设的主控制芯片[5]。在本系统中,高速数据流从数据采集部分向主机方向传送,FX2 工作在从模式(slave mode),将FIFO交给外部设备控制器控制。其接口如图4所示。这种方式下外部控制器可像普通FIFO 一样对FX2 的多层缓冲FIFO 进行读写,FX2可以和FPGA 直接通信而无需8051 固件的参与。
2 软件设计
系统软件包括三个部分:USB外设端的固件、主机客户驱动程序以及主机端应用程序。
应用程序通过客户驱动程序与系统USBDI(USB Device Interface)进行通信,由系统产生数据的传送动作,固件则响应各种来自系统的标准要求,完成各种数据的交换工作和事件处理。在FX2开发包和相关工具的基础上,可简化和加快软件开发。
Cypress公司为EZ-USB系列FX2芯片提供了用KeilC51开发的固件库和固件框架。固件框架实现了初始化芯片、处理USB标准设备请求及挂起状态下的电源管理等功能。固件设计的主要工作是根据自定义设备修改固件框架中的PERIPH.C文件。固件存储在PC上,当设备与主机连接时,固件通过软配置从主机装载到EZ - USB FX2片内RAM执行。设备配置、有效端点、工作方式、设备功能等都可以通过改变固件进行再配置。
USB 驱动程序处于应用程序和设备端固件之间,使操作系统识别USB设备, 并建立起主机端和设备端之间的通讯。为了加快开发速度,在本数据采集系统中使用的Cypress自带设备驱动程序。
主机端应用程序用于将采集得到的数据文件进行解包、进行傅里叶逆变换转换成干涉图和相应的参数进行显示,同时允许用户针对每次采集任务对采集系统进行采集参数可视化设定和流程控制等。
主机端应用程序由文件处理模块,界面显示模块和采集/ 传输控制模块组成。文件处理模块用于将每次采集得到的数据在计算机中按照特定的格式生成数据文件;界面显示模块用于波形和参数的显示;采集/ 传输控制模块用于对每次采集任务的参数和采集进度进行可视化的设定和控制,例如:设定采集通道,连接设备,启动和停止采集,启动数据传输等。程序流程图如图5所示。
3 结束语
该方案采用FPGA实现系统的控制,完成多通道红外干涉信号的采集、处理与传输。利用FPGA可以在线编程的特点,根据不同的应用需要进行功能扩展,进一步增加了系统应用的灵活性。同时采用高速USB2.0接口,能够较好地和软件配合在FPGA和PC间快速传输大量数据而不丢失需要采集的数据,具有高速、高可靠性等优点。本文给出的多通道同步数据采集系统,已成功地用于星载傅里叶光谱仪预研项目中。
摘要：多通道同步数据采集是星载傅里叶光谱仪研制的关键技术之一。介绍了一种基于FPGA的64路通道数据同步采集系统,实现了高速高精度红外干涉信号采集。本系统用FPGA实现了干涉信号采样时序控制、打包排序和USB接口的传输控制等功能,具有实时性好、抗干扰性强的优点,并且具有一定的通用性。
关键词：数据采集,FPGA,USB,采样保持
参考文献
[1]吴瑾光,等.近代傅立叶变换红外光谱技术及应用(上).北京:科学文献出版社,1994:1—2
[2]林长青,孙胜利.基于FPGA的多路高速数据采集系统.电测与仪表,2005;42(473):52—54
[3]Kirianaki N V.Data acquisition and signal processing for smart sen-sors.England:John Wiley&Sons Ltd,2001:51—58
[4]Cyclone II Device Handbook,Volume1,2005.1—6.http://www.altera.com
[5]CY7C68013A/CY7C68014A/CY7C68015A/CY7C68016A EZ-USB FX2LP?USB Microcontroller.Rev.J,2005,1—2.http://www.cypress.com
同步数据采集器 篇2
微网由于自身容量小、结构复杂、对负荷影响敏感和易产生扰动及谐波等特点，微网的状态估计以及优化控制一直以来都由于信息采集系统的缺失而存在不同程度的困难。信息技术以及GPS/北斗技术的发展为组建价格低、高可靠的电力信息采集系统提供先决条件，也为微电网的可靠控制运行提供了重要保证。
同步电能信息采集系统可以获得实时相角、频率、幅值以及谐波信息，并有望应用到微电网系统的许多方面，例如：微电网的状态估计、静态稳定的监测、暂态稳定的预测及控制、故障分析、扰动源定位以及优化运行控制。需要利用这些数据资源深入研究分布式电源暂态过程中和微网的运动轨迹，研究各控制环节对分布式电源功角轨迹的影响，研究不同的控制方式以及设备产生谐波以及谐波传播的机理，研究在不同工况下实现最优微电网经济运行策略。在GPS技术出现前，这种研究还是不现实的，目前仍是微电网研究的空白。微电网涉及到众多设置、电网结构复杂以及具有一定的时变性，研究一个价格低、高可靠、分布广的电力信息采集系统对微电网的进一步深入研究是十分有意思的。
微电网是一个可以实现自我控制、保护和管理的自治系统，它作为完整的电力系统，依靠自身的控制及管理供能实现功率平衡控制、系统运行优化、故障检测与保护、电能质量治理等方面的功能。由于微电网的这些特点，我们就针对于微电网进行信息的同步采集。我们以IAR为程序编写平台，完成通过PPS信号我们将通过单片机的UART模块去读取GPS返回的数据，将其中的时间信息提取出来，然后在通过单片机的IO口去读取AD采样的值，这其中，对每次AD采样的都要打上相应的时标，每当采集128次数据后，对所得到的数据进行傅里叶变换，然后就可以得到一个周期的128个采集点的电压、谐波的次数、相角以及每点的准确时间等任务；最后通过UDP方式将这些信息通过网口发送到电脑，在电脑的上位机上可以监测到数据。
关键词：微电网信息；GPS；Udp协议；ARM-STM32
中图分类号：TM76 文献标识码：A 文章编号：1674-7712 （2014） 16-0000-01
微电网由微型电源供电，作为一个配电与用电网络，势必会存在多数节点，在对其进行实时监控的过程中，需要得到各节点的信息，如电压、相交以及功率潮流，为了达到采集的信息的同步，我们势必要对各地的时钟进行校准，这样才能将信息进行有效地处理，得出正确的结论，所以我们采集GPS校时系统。
我们先用MT-285授时GPS定位模块获得标准时间，利用其在采集时间时发出的TTL信号作为触发信息，当时刻为我们所需要动作的时间时，我们利用STM32读出该时刻以及该时刻的另个项目硬件的信息（模拟微电网的一个节点）。
为了达到各节点的信息可以同时处理，进行宏观监测和调度，我们还需要利用UDP将信息通过网口发到电脑上，方便控制中心随时提取，进行统一分析。
下面说下实施的措施：
（1）采用ARM—STM32作为CPU，需要对所用的外围模块及其相关功能进行初始化，包括串口模块，中断模块，systicks时钟，定时器，系统时钟，GPIO引脚，udp协议，IP地址，FFT变换，AD采样；
（2）利用串口UART进行GPS信息的读取，通过GPS集成模块上的RXD引脚与STM32的UART1相連，从而实现GPS信息的读取。同时通过GPRMC格式读取字节确定GPS准确信息，实现连续定位；
（3）利用PPS秒脉冲进入中断，获取系统时钟内部计数寄存器值，其差值即为每秒间隔，从而避免CPU内部晶振运行不准导致的秒间隔错误，其间隔用于后续毫秒计算；
（4）采用外围MAX125AD模块进行信息采集，MAX125AD芯片不断进行信息采集，当采集完一组数据后，芯片发送INT中断信号至CPU，CPU对INT信号进行下降沿捕获，捕获成功进入中断处理程序，存储电压信息，并记录采样时刻；
（5）在AD采集信息时通过SysTick->VAL给采样点打上时标，但是时标是内部寄存器计算值，在信息传送时读者无法理解该值的含义，需要转换成ms便于读者理解，更好把握采样点时间；
（6）从电力系统中吸收的畸变电路可以分解为基波和一系列的谐波电路分量。利用Nyquist采样定理，即采样频率fs至少是原信号最高频率fc的二倍以上（fs>2fc），才能正确地表达原信号的信息，采集128个样点最多可分解成0～63次谐波分量；
（7）为了实现实时监控微电网信息，需要在采集完电压信息并进行FFT变换后将相关信息发送至网络上。在这里，我们采用udp协议，在FFT变换后马上传送至网路上，通过TCP调试助手监控信息传送，判断信息。
本项目以IAR为软件编写和运行平台，以GPS为校时系统，利用STM32采集和处理数据，最终将数据通过以太网口传输到计算机上。从而达到带有时标数据的采集，方便同步处理。
参考文献：
[1]张信权，梁德胜，赵希才.时钟同步技术以其在变电站的应用[J].继电器，2008（09）：69-73.
[2]彭刚，春志强.基于ARM Cortex-M3的STM32系列潜入式微控制器应用实践[M].北京：电子工业出版社，2011.
同步数据采集器 篇3
在现今的众多领域中，人们对众多微弱信号的测量精度要求越来越高，有一些特殊领域对精度提出较高要求的同时对多个通道信号采集的同步性也提出了较高的要求，比如石油地震勘探、测井以及微震动检测等领域，采集数据的准确性直接影响到整个系统的精度。
近几年来随着电子技术的快速发展，基于Δ-Σ结构的高精度模数转换器（ADC）应运而生。其采用的过采样技术，不仅提高了精度，同时也在很大程度上提高了A/D基带内的信噪比（SNR）。本文以ADS1274和STM32为核心设计了一种具有24位高精度的多通道微弱信号同步采集系统，和传统的循环采集系统相比，该系统具有节省硬件资源、结构简单、可靠性高、成本较低[1]等特点。
1 24位A/D转换器ADS1274
ADS1274是TI公司推出的一种基于ADS1271的24位四通道Δ-ΣA/D转换器，具有高速、高分辨、低功耗、低速四种工作模式。高速模式下转换速率可达144 kS/s，高分辨率模式下输出信噪比达108 dB，低功耗模式下耗散功率[2]仅35 mW。ADS1274数据输出采用串行接口方式，具有SPI和Frame Sync两种串行接口方式。工作模式和串行接口方式由模式控制引脚MODE和串行接口格式控制引脚Format进行设置，可通过硬件跳线设置，也可由微处理器通过I/O口编程控制，接口非常简单。
2 系统方案设计
多通道微信号数据采集系统的原理框图如图1所示，微弱震动信号经过调理以后送入ADS1274，实现高精度多通道同步微弱信号的采集。STM32通过SPI通信协议将数据取回，然后再利用串口将数据送入PC机，以便对数据进行近一步的处理。
3 硬件电路设计
3.1 放大电路
由于ADS1274的设计采用差分输入，本设计采用TI公司推出的双路低失真电压反馈放大器THS4012和具有关断功能的全差动输入放大器THS4130组成，如图2所示，放大电路同时实现单端转差分功能，满足ADS1274的输入要求，从而进一步发挥全差分ADC具有的出色的共模抑制性能。
3.2 STM32与ADS1274接口电路
本文选取ADS1274作为转换模块，采用SPI协议TDM模式与MCU进行通信，数据由DOUT1口送出。ADS1274与STM32的接口电路如图3所示。STM32的SPI引脚，分别与ADS1274的SCLK和DOUT1相连。操作PA口分别与ADS1274的CLK,DRDY,SYNC,PWDN[1:4],FORMAT[2:0]和MODE[1:0]引脚相连。分别向ADS1274提供时钟，设置工作模式。这样的连接方式，一方面可以根据提供不同频率时钟来获得不同的转换速率；另一方面也可以根据不同的需求来设置其不同的工作状态，以便于降低功耗。
3.3 参考电压电路
ADS1274以及THS4130的正常工作都需要提供一个2.5 V的参考电压。本设计采用REF1004I-2.5和高速单电源轨至运算放大器OPA350组成基准电压，产生电路如图4所示，其电路抗干扰能力强、稳定性出色。
3.4 电源转换电路
电源对A/D转换电路来说是十分重要的，电源供电电压稳定与否将直接影响到A/D转换结果的精度。ADS1274的正常工作需要5 V,3.3 V和1.8 V的供电电压。经过反复对比，本设计采用TPS73633DBVT和TPS73618DBVT芯片提供3.3 V和1.8 V电压。5 V电压则由电源直接提供。
4 软件设计
系统的软件编程设计主要是控制ADS1274工作状态和将数据读取回来发往PC。采用Keil4-MDK软件环境下，使用C语言进行程序的编写。系统工作主程序流程图如图5所示，主要包括MCU的初始化，A/D模块，SPI，串口和中断的配置，上位机发送不同的命令控制A/D对数据的转化以及串口对数据的发送。
子程序流程图如图6所示，以DRDY信号作为外部中断源，触发中断，进入中断后SPI主机发送12 B的数据，提供SCLK时钟读取DOUT1串行输出的4个通道的数据，通过串口将数据发送给上位机，上位机数据处理软件对数据进行处理，最终完成数据采集。
上位机对数据的处理软件采用VB 6.0进行设计[3]，兼容于Windows 7/XP操作系统，使用方便。其能够对数据进行数据与波形的显示，中值平均滤波和相敏检波等处理。
5 实验结果
在系统软硬件设计完成后，对系统进行微调以后，利用信号发生器、直流稳压电源和数字万用表，对系统进行测试。4个通道采集幅度和频率相同的信号，测量结果如表1所示。
6 结论
本文设计了一种高精度的多路同步数据采集处理系统，可以满足多路数据的同步采集。利用串行通信方式进行传输，设计简单、成本较低、可靠性稳定。通过实验测试表明，该系统精度满足微震动检测系统的设计指标，可用于各种震动检测数据采集系统。基于本设计，也可以采用自组菊花链的方式，组成更多路同步数据采集系统，以满足更多路微弱信号检测系统和高精度精密测量系统，可以应用于过套管电阻率测井仪器、地震勘探、医疗器械和安全监测等，应用前景可观。
摘要：针对微震动检波系统,设计了一种Δ-Σ技术的24位高分辨率的四通道同步数据采集系统。该系统以ADS1274为核心,采用高性能MCU-STM32F103作为系统的控制单元,具有高分辨率、高速、低功耗和低速等四种工作方式。采用RS 232通信接口接收上位机命令和传送数据,上位机中VB 6.0开发的数据处理软件对数据进行进一步的处理,比如对数据的波形进行显示、滤波等处理。
关键词：数据采集,ADS1274,Δ-Σ技术,数据处理
参考文献
[1]严正国,张家田.高分辨同步数据采集处理系统设计[J].中国计量学院学报,2006(3):192-195.
[2]TI.Quad/octal,simultaneous sampling,24-bit analog-to-digital converters[R].US:TI,2011.
[3]高春艳,安剑,巩建华.学通Visual Basic的24课堂[M].北京:清华大学出版社,2011.
[4]蒙博宇.STM32自学笔记[M].北京:北京航空航天大学出版社,2012.
[5]王飞,张家田.多通道高准确度数据采集系统设计和应用[J].电气应用,2013(3):72-75.
诺基亚变身数据采集器 篇4
方法/步骤
1需要准备的有能扫描到智能手机的蓝牙扫描枪(本次偶就拿夏浪科技的蓝牙扫描枪Z3000做例子，因为比较便宜啦~~)，Nokia 6120C，有条码的物品。
2打开蓝牙扫描枪的开关。
3打开手机蓝牙，把“SUMLUNG BA10”设置为“新配对设备”。
4打开之前安装的SumlungScan软件，连接到SUMLUNG BA10，显示连接成功。
5现在打开手机的短信(或者记事本等输入窗口)，开始扫描数据，数据就能自动扫描到短信(或者记事本)里了。
6注意啦：光标在哪里，数据就会扫到哪里噢~~!
同步数据采集器 篇5
“环环相扣”测試系统，保障基础信息对接准确。西城局队对网络连接、程序运行、数据兼容性等各类情况开展了系统稳定性测试工作，对测试中发现的问题，及时进行解决并记录解决措施。同时，针对系统要求新、采价员素质差别大、日常采价工作要求高等特点，开展系统连贯性测试，避免程序出现逻辑性错误。
“学用结合”培训指导，确保数据源头操作规范。西城局队在讲解数据采集注意事项、CPI手持数据采集系统特点、特殊问题处理措施等培训内容的基础上，采取“理论+实践”的指导模式。一方面，选取部分具备工作经验的老采价员，采取“老人带新人”的组织方式，对新聘用的采价员进行“一对一”的指导，以便其及时适应CPI手持数据采集系统，切实保证源头数据质量的一致性和准确性；另一方面，局队组织全体采价人员模拟程序演练，研究高效的数据采集方式，让数据采集系统真正实现数据质量和采集效率的双提高。
“全面控制”完善数据审核，确保上报数据准确无误。西城局队采取深入采价点开展定期抽查、督导等方式，保证数出有据。同时借助管理端程序中即时显示的调查时间、上报地点等相关信息，不断提高对调查员队伍的管理力度，切实实现用PDA开展价格调查的定时、定点。
同步数据采集器 篇6
关键词：同步LED,现场可编程门阵列,数字视频接口实验,千兆以太网
0 引 言
随着LED市场的不断发展, 作为高新技术产品的LED显示屏的需求量越来越大, 它以动态范围广、亮度高、寿命长、工作性能稳定等优势逐渐成为显示媒体中的佼佼者。LED显示屏控制系统主要分为同步与异步两种类型。当屏体与信号源同步时则称之为同步LED显示屏控制系统, 反之则称异步LED显示屏控制系统[2]。同步控制系统相比于异步控制系统更为复杂, 要求带宽大、信息处理能力强。因此高速实时的数据采集和传输成为同步LED显示屏控制系统中一个重要且关键的环节。
本研究详细介绍了基于FPGA同步LED全彩屏控制系统中高速实时数据采集与发送模块设计方案。
1 整体硬件结构设计及功能
1.1整体硬件结构概述
本设计支持1 024×768分辨率的视频数据传输, 实现800×600分辨率RGB全彩LED屏显示控制, 每种颜色256级灰度。支持实时动画、视频显示, 保证高亮度、不闪烁、画面流畅, 刷新率在60 fps以上。
整体硬件结构如图1所示, 信号源为PC机, PC机通过DVI接口与设计硬件相连, DVI解码电路对接收的DVI信号解析后, 将像素数据传送给FPGA处理单元, 进行缓冲, 然后按照LED屏的级联方式, 对数据整理, 并经过FPGA的转换处理送以太网发送器。整体硬件结构如图1所示。
1.2各功能模块介绍
根据不同的功能划分, 可以将上面的整体硬件结构分为两大模块:①数据采集模块, 对PC机的DVI口的T.M.D.S信号采集, 然后解码恢复24位并行数字像素数据, 传给FPGA进行处理;②数据发送模块, 基于FPGA根据千兆以太网协议将像素数据进行帧处理, 然后送给物理层芯片将数据进行物理层编码, 通过以太网连接器发送数据。
2 基于DVI接口数据采集模块
2.1DVI接口简介
DVI全称Digitial Visual Interface, 是由DDWG (Digital Display Working Group, 数字显示工作组) 发明并推广的。它的基础是Silicon Image 公司的PanalLink 接口技术, Panalink接口技术采用的是T.M.D.S. (Transition Minimized Differential Signaling, 最小化传输差分信号) 作为基本电气连接。T.M.D.S.运用先进的编码算法把8 bit数据 (R、G、B中的每路基色信号) 通过最小转换编码为10 bit数据 (包括行场同步信息、时钟信息、数据DE、纠错等) , 经过DC平衡后, 采用差分信号传输数据。DVI接口协议支持单链路T.M.D.S.和双链路T.M.D.S.两种方式。单链路的传输速率可达4.9 Gbps, 双链路可达9.9 Gbps[3,4]。
2.2DVI解码电路设计
2.2.1 DVI解码电路框图
DVI口编码后输出的是差分信号, 利用解码芯片恢复视频数据QE[23..0], 其中24位并行像素数据分为RED[7..0], GREEN[7..0], BLUE[7..0], 行同步信号HSYNC, 场同步信号VSYNC, 数据使能信号DE和像素时钟OCLK, 输出给FPGA控制芯片使用。图中RX2-和RX2+表示红色数据的差分信号, RX1-和RX1+表示绿色数据的差分信号, RXC-和RXC+表示时钟的差分信号[5]。
2.2.2 DVI解码芯片
目前市场上使用最多是的是TI公司和Silicon Image公司提供的DVI接口收发芯片。TI提供相对更加丰富且使用更方便的接收芯片, 例如, TPFP101、TFP401等系列芯片无需用户设置高速差分信号的匹配电阻[3]。本研究采用TFP401A, 它采用先进的0.18 μm CMOS处理工艺, 使用1.8 V核心电压和3.3 V的I/O电压, 具有低噪声和低功耗特性, 其PowerPAD封装技术可以保证芯片工作的热稳定性, 单链路可支持165 MHz时钟频率[6]。该芯片能支持到UXGA (1 600×1 200) 分辨率的视频源信号, 本设计视频源分辨率为1 024×768, 因此选用TFP401A满足设计要求。
2.2.3 DDC接口设计
DVI接口支持即插即用功能, 要求接收设备符合VESA的DDC2B或更高版本的通讯协议, DDC2B构建在I2C总线上, 通过DDC (显示数据通道) 通道来传递显示设备的EDID (扩展显示标识数据) , 从而实现PC机对显示设备的识别和正确配置。EDID内部包含了显示设备的EDID版本信息、色度系数, 以及可支持的分辨率、场频、行频等参数[7]。不同的显示设备EDID信息配置不同, 本设计中EDID信息配置是针对分辨率为800×600的LED全彩显示屏。
本研究中EDID数据存放在DVI解码电路的AM24LC02芯片中, 该芯片为2 KB (256×8) , I2C总线、CMOS工艺的串行EEPROM存储器。电源VCC的范围为 2.7 V～5.5 V, 可以通过把 WP引脚接电源来对整个存储器写保护, 此时, 存储器的内容不可更改。将DVI接口插座的第16脚 (热插拔检测端) 通过1 kW上拉电阻和第14脚 (+5 V电源端) 相连, 构成显示设备的HPD (热插拔检测) 信号。AM24LC02芯片的时钟线 (SCL) 、数据线 (SDA) 和DVI接口插座的第6、7脚相接, 当系统上电时, AM24LC02 在时钟 SCL 的同步控制下通过 DDC 通道向PC机传送 EDID数据。只有当PC机识别和正确配置后, T.D.M.S链路才会被激活。
3 基于千兆以太网接口像素数据发送模块
本研究实现800×600分辨率RGB全彩显示控制, 每种颜色灰度值为8 bit, LED屏幕刷新率至少每秒60次, 那么数据传输速率为:800×600×60×8×3=691.2 Mbit/s。本设计采用千兆以太网技术实现高速、可靠的数据传输。
3.1千兆以太网发送模块设计整体概述
介质访问控制 (Media Access Control, MAC) 是以太网设计的核心部分, 位于OSI模型中的数据链路层, 主要实现帧发送、帧接收、MAC控制以及千兆介质网关接口管理等4大功能。另外PCS和PMA分别代表物理层的物理编码子层和物理介质接入层[8]。本研究发送模块通过使用Altera提供三态以太网MAC控制IP核, 可将IP核配置为所需模式并进行IP核参数设置, 将IP核设置为千兆以太网MAC模块, 实现吉比特以太网链路, 物理层由以太网物理层 (PHY) 层提供。MAC模块与PHY器件通过GMII (Gigabit Media Independent Interface, 千兆媒质无关接口) 接口连接, 设计方框图如图3所示。
3.2三态以太网MAC控制IP核配置
在CycloneII系列的FPGA中, Altera提供了可参数化的千兆以太网megacore解决方案[7]。可配置MAC模块以及可选择的物理层PCS模块和PMA模块, 其中MAC模块支持10/100/1 000 Mbps。对以太网IP核对配置主要包括如下几个部分[9]:
(1) Core Configuration:核配置选项, 配置以太网功能模块, 是否包含PCS模块、FIFO模块, 配置接口类型、端口数等;
(2) MAC Options:MAC配置选项, 配置MAC模块功能;
(3) FIFO Options:FIFO存储器选项, 可设置FlFO存储器类型以及存储器数据长度;
(4) PCS/SGMII Options:物理介质接入层模块配置页面, 配置物理层。
3.3吉比特以太网物理层 (PHY) 器件
以太网PHY器件是物理接口收发器, 它实现物理层。吉比特以太网的物理层接口标准主要有4种:GMII、RGMII (Reduced GMII) 、TBI (Ten-Bit Interface) 和RTBI (Reduced TBI) 。GMII是标准的吉比特以太网接口, 它位于MAC层与物理层之间。本研究采用National DP83865作为PHY器件。且MAC核与PHY器件通过GMII接口连接, 如图4所示[10]。
4 测试结果
DVI接口采集芯片测试结果如图5～图7所示。
5 结束语
本研究采用Altera公司的cycloneII系列FPGA芯片, 通过DVI接口技术和千兆以太网技术实现同步LED显示屏的高速数据采集与实时发送。系统很多功能由FPGA实现, 外围器件少, 所以体积小、处理速度快、可靠性高。该采集发送系统可以应用到同步LED大屏幕显示器中, 满足其对实时的数字像素信息传输的要求。
参考文献
[1]王炜, 冯永茂, 丁铁夫.基于FPGA高速实时数据传输系统设计方案[J].微计算机信息, 2008, 24 (26) :134-136.
[2]俞彬杰.基于FPGA的全彩色LED同步显示屏控制系统的设计[D].上海:上海交通大学自动化系, 2008.
[3]Digital Display Working Group.DVI Specification Revision.0[M].Digital Display Working Group, 1999.
[4]王春军, 潘昉晟.DVI接口在嵌入式系统中的应用[J].计算机工程, 2005 (20) :207-208.
[5]徐秀知, 冯永茂, 陈宇, 等.DVI数字视频接口的硬件设计[J].电子器件, 2006 (4) :1280-1283.
[6]Texas Instruments, TI PanelBusTM.TFP401A datasheet[M].Texas Instruments, 2003.
[7]李政江, 陈文彬, 何其锐.DVI接口应用系统的设计[J].国外电子元器件, 2007 (3) :31-34.
[8]于洪涛, 丁铁夫, 郑喜凤, 等.基于FPGA的千兆以太网光纤转换器的设计[J].中国光学与应用光学, 2009 (4) :352-357.
[9]詹俊鹏, 李鹏.基于Altera FPGA的千兆以太网实现方案[J].电子设计工程, 2009 (2) :50-52.
同步数据采集器 篇7
1 设计方案
各类文献中针对数据采集合并系统的实现方法主要大致有两种:一种是基于FPGA+DSP结构的同步采样方法;另一种是基于FPGA+ARM结构的同步采样方法。这两种方法都是利用FPGA进行采样数据的接收和处理, 利用DSP或ARM芯片实现通信的功能, 将采样数据按格式打包发送给二次设备。为了保证数据的同步, 两种方法都采用了同步采样法, 即按设定的采样速率由FPGA产生采样脉冲发送给电子式互感器, 互感器接收到采样信号后开始进行采样动作并将数据发送给FPGA, 由FPGA将数据整理后才传送至主控芯片。这两种方法实现的合并单元有一定的局限性:
(1) 由FPGA+DSP或FPGA+ARM组成的系统虽然资源丰富, 可以满足多任务、大流量、高可靠性的特点, 但开发这样的装置需要两个庞大的系统, 与外围接口电路也会很复杂, 设备开发成本高、经济性差。
(2) 由于采样方式是同步采样, 电子式互感器和采集合并系统之间需要上行和下行两条通信线路, 增加了线路的架设成本。
(3) 同步采样的可靠性不能保证, 由于线路的延时不同, 即使是FPGA向多个电子式互感器同时发送了同步采样信号, 但互感器的采样不能保证绝对的同步, 为后面测量和保护数据的计算带来了误差。
针对上述系统的局限性, 本文提出了一种基于FPGA的多路数据高速异步采集合并系统。该系统利用FPGA芯片的强大功能, 以一片FPGA芯片为核心取代了上述系统的双核结构, 实现了实时接收电子式互感器采集的数字信号, 并利用插值运算将采集的数据进行同步, 使系统无需使用同步采用, 大大提高了系统的实时性和可靠性, 降低了系统的设计和运营成本。
2 系统实现
2.1 系统的硬件组成
本设计主控芯片采用altera公司的低功耗、高性能FPGA芯片EP4CE40F23C7。该芯片具有39600个逻辑单元 (Logic Elements, LE) 、232个M9K程序存储模块, 4个锁相环, 1161216位片上RAM资源, 最多329个用户定义I/O, 芯片资源非常丰富, 完全符合设计要求。整个硬件系统以该芯片为核心, 通过光纤通信, 将采集来的数据分通道送入FPGA中, 由FPGA对各个通道的数据进行并行处理, 最后按照标准组合成数据帧通过光纤传送给二次设备。硬件构成框图如图1所示:
为了给硬件生产提供方便, 本文在硬件设计中加入了兼容性设计, 如表1所示。表1中三种FPGA芯片其资源均可满足本系统的要求, 而且封装皆为484脚BGA封装。通过比对三个芯片的管脚, 可以看到除了表1中所列出的21个管脚功能不一样以外, 这三个芯片其余管脚功能完全一模一样。在PCB设计时, 按照表1中兼容后管脚定义一列来设计硬件, 就可以完成三个芯片的兼容性设计。这样在生产时三个芯片皆可以使用, 避免了因芯片市场波动所造成的生产中断和成本波动, 保障了生产效率。
2.2 系统的软件设计
系统的主要工作任务是接收最多12路的采样信号, 对采样信号进行同步处理, 然后按照约定格式组帧并发送到二次设备。根据系统要求, 按照自顶向下的模块化软件设计思路将整个系统分为两个核心模块:串行数据接收模块、数据同步模块。
2.2.1 串行数据接收模块
本模块实现接收远方一次设备通过光纤传来的串行数据帧。数据帧格式如图2所示, 1位起始位, 8位数据位, 1位停止位, 1位空闲位, 无奇偶校验位。双字节数据, 高字节先发, 低字节后发, 通信波特率为2M。一个完整的数据包包含10帧数据, 每帧数据11位, 总计110位数据, 可以一次传输4路采样信号。串行数据接收模块流程图如图3所示。
2.2.2 数据同步模块
一次设备AD采样点数是一个周波 (50Hz) 采200个点, 而二次设备利用测量和保护数据进行计算时只需要80采样点。而且许多二次设备需要的采样信号来自不同设备、不同间隔的电流和电压信息, 如图5所示, 因此, 必须使不同协议规则的电流和电压信息同步到统一的时间间隔上。
本系统利用差值同步法, 将不同间隔的数据同步到同一间隔上, 差值同步法计算公式如图6所示。本模块的目的就是找到同步点的左右时标和左右通道数据, 然后带入公式计算得到同步点的差值数据。
3 实验结果与分析
将以上两个关键模块设计好后, 在顶层将这些模块联合起来, 就组成了数据采集合并系统总模块, 如图6所示。经过编译, 可以看到总模块共消耗3240个逻辑单元和48个M9K程序存储模块。一个数据采集合并系统模块可以并行处理4路采样数据, 而整个系统最多有12路采样数据, 需要用到3个这样的模块, 芯片硬件资源消耗不到25%, 芯片的资源完全满足系统的要求。
我们得到了总模块的时序仿真图如图7所示。从时序图中可以看出, 远方一次设备每隔100us采样一次, 一个完整的数据包总计110位数据, 按照2M波特率计算, 需要55us时间来传送, 剩余45us为空闲时间。利用FPGA并行工作的特点, 可以同时对12路数据进行差值同步, 从而保证了在45us的时间内完成数据的同步和交互的任务, 满足了系统实时性和高可靠性的要求。
4 总结
本文设计了一个基于FPGA的高速数据采集同步系统, 用FPGA作为核心处理器, 实现了数据接收、数据同步和数据通信的三大功能, 仿真实验表明:基于FPGA的多路数据采集合并系统方法可行, 可以满足合并单元多任务、大流量、高可靠性的需求。此外, 系统硬件简单, 通用性好, 成本低廉, 具有广阔的应用前景。
参考文献
[1]胡国, 唐成国, 徐子安.数字化变电站新型合并单元的研制[J].电力系统自动化, 2010, 34 (24) .
[2]金午桥, 洪宪平.变电站自动化新技术的应用研究[J].电网技术, 2000, 24 (5) .
[3]郭志忠.电子式电流互感器研究评述[J].继电器, 2005, 33 (14) .
[4]殷志良, 刘万顺, 秦应力.一种基于FPGA技术的电子式互感器接口实现新方法[J].电力系统自动化, 2004, 28 (14) .
[5]刘琨, 周有庆, 张午阳.电子式互感器合并单元时间同步问题的解决方法[J].电力系统通信, 2006, 27 (161) .
同步数据采集器 篇8
随着科技的发展，测试逐渐在人民生活和国家建设中占有越来越重要的地位。数据采集是指将振动、温度、压力、流量、位移等模拟量采集转换成数字量后，经过上位机应用软件分析、计算、仿真等进行存储、处理、显示或打印的过程，相应的系统称为数据采集系统[1]。测试设备的发展是朝着更加便携更加智能的方向发展，从解放初期的大型测量设备到今天的各种各样便携式采集仪和智能化设备，使得测试变得更加简单可靠。
在数据采集领域中，时间同步技术是保证同步的基础。时间同步可以采取有线方式，也可以采取无线方式[2]。同步线同步适合近距离设备之间的同步，精度高而且稳定;以太网时钟同步协议PTP(Precision Time Protocol)是基于局域网实现测试系统高精度同步[3];卫星授时理论上能够让任何可接收到卫星信号系统之间实现同步(目前北斗卫星只能覆盖亚太地区)。本文主要研究我国自主研发的北斗在数据采集仪之间同步授时的应用。
1 北斗授时应用于我国数据采集仪之间同步的可行性分析
1.1 卫星信号的覆盖范围
北斗卫星信号的覆盖范围是北纬5°～55°和东经70°～40°之间的区域，上大下小，最宽处大约在北纬35°，包括我国大陆及台湾等岛屿、海域，还包括我国周边的部分国家和地区[4]。在此范围内能够全天候全天时地提供高精度定位、授时和短报文通信服务。此外，由于北斗卫星位于赤道上空36000km的静止轨道，高度约为GPS卫星的1.8倍，接收机相对卫星的可工作仰角范围为10°～75°，遮蔽角比GPS小，信号不易被接收机附近的高大物体遮蔽，该特点特别适合我国一些高山地区的测试环境。
1.2 北斗授时同步性能
授时脉冲的同步性能体现在上升沿同步精度和上升沿斜率两方面。北斗系统单向无源授时只要锁住一颗可用卫星，即可获得授时信息，北斗星历电文的更新率为每分钟一次，分脉冲(Pulse Per Minute,PPM)的授时精度服从正态分布，授时脉冲的1σ精度在100ns以内，秒脉冲由授时卡根据星历信息再处理获得，精度在300ns以内。
为测试北斗授时脉冲的同步精度设计了北斗与GPS的授时脉冲触发对比试验，将北斗秒脉冲和GPS秒脉冲同时引入示波器，记录两个脉冲的上升沿时间差。随机抽取1200组数据进行统计，北斗与GPS的秒脉冲时间误差主要分布在0.5μs的范围内，已满足数据采集系统同步测量要求。如图1所示。
1.3 可扩展的用户容量
北斗导航系统具有单向和双向2种授时功能，根据不同的精度要求，提供100ns(单向授时)和20ns(双向授时)的时间同步精度[5]。授时技术的可扩展性受到用户容量的限制，因此必须考虑北斗授时的用户容量限制问题。
在单向授时模块已知用户机精密坐标的情况下，北斗信号接收模块不需要与地面中心控制系统进行交互就可知卫星信号传送至地面中心控制系统的传输时延。双向授时是通过定时接收机与地面中心控制系统交互的方式来进行授时，因此系统的用户容量取决于中心站允许的信道阻塞率、询问信号速率和用户的响应频率，用户数量受到一定的限制。一般情况下当同步相量测量装置的接收天线安装好后就不会移动位置，因此可在安装好后将天线的位置坐标通过软件写入北斗授时模块中，授时模块在知道位置坐标的情况下采用单向授时方式，用户设备容量就不受限制[6]。
2 方案设计
数据采集仪的硬件模块框图如图2所示。
系统主要模块包括:模拟信号调理与ADC采集模块，FPGA控制模块，DSP数据处理模块，北斗信号接收模块TD3015，以及电源和晶振等。
模拟信号调理部分可接各种振动或声传感器的模拟信号，输入有AC、DC、ICP等多种模式，并由软件通过FPGA控制。前端采用2级运放和可编程增益放大，总体效果达到最佳。
模拟转换器ADC采用CIRRUS LOGIC公司业界最新的CS5381,24位分辨率，动态范围120Db，可以设置多种采样频率，单通道最高可达192kHz。另外，它使用了一个5阶多位△-∑调节器，结合数字滤波器和简化器，并可选择数字滤波模式，从而无需外置抗混滤波器，由于采用差分结构，可提供卓越的抗噪性能。
FPGA采样XILINX公司的XC3S500E，其性价比高，配合1GB的大容量DDR2存储器，主要负责把ADC出来的数据汇总、缓存、发送给处理器，并可以进行实时基线校正和滤波等，处理速度快。并负责前面调理电路的控制。
数据处理、存储与传输模块采用TI公司的ARM+DSP多核处理器OMAPL138，主频可达527MHz，体积小，功耗低，处理器之间通信效率高，内部集成了SD卡、DDR、USB、SATA、UART、以太网MAC、实时时钟等接口。其中，ARM负责网络通信与存储等任务;DSP为定浮点兼容C674X核，可实时进行基线校正、IIR滤波、FFT变换、各通道相关和传函、加窗、统计最大最小值及各种平均值的计算。
同步模块主要完成不同采集仪之间的同步。TD3015双模授时模块支持BD2 B1频点和GPS L1频点的双模授时，内部集成了具有中国自主知识产权的BD2 B1/GPS L1双模SOC基带芯片和一个可配置的BD2 B1/GPS L1双模射频芯片，能够实现高精度、低成本的解决方案。其功能框图和电路设计如图3-4所示。
设计中TD3015模块通过RF＿IN连接SMB接口，外部可接支持BD2 B1/GPS L1有源授时天线，并对其供电。空中卫星信号被天线接收后发送给射频芯片，射频芯片内部经LNA放大、混频处理后送到中频滤波器，然后通过VGA和AGC，再经过AD转换成数字中频信号送给基带芯片[7]。基带芯片接收到射频芯片送来的数字中频信号，经过捕获和跟踪、定位解算等一系列算法处理后，通过串口输出NMEA数据并给出1PPS信号和TIMEMARK信号[8]。
3 数据采集仪之间的同步与晶振频率偏差的校准
在TD3015的$BDZDA信息中就包含有跳秒修正参数，而且一旦授时有效，北斗模块可以自己计算并更新到准确的UTC时间，实现精准对时。北斗模块可以通过解析还能够发送出准确的1pps(秒脉冲)，该秒脉冲与卫星发送的UTC时间严格对准，模块在每一秒发送一个周期的方波脉冲，此时钟可以作为标准同步时钟源，当达到所设置的同步时间后，以此时钟作为采样的触发信号，方可同步采集数据。
在一个设备中存在多个模拟数字转换器，要实现设备之间的同步，首先应解决的是一个设备中多个模拟数字转换器之间的同步，这个过程是由FP-GA配合模拟数字转换器来统一完成的，通过FPGA对同步命令端口的控制，达到各通道之间的同步。另外相对于其他设备，整个AD转换电路的同步时钟也是由FPGA发出，进行统一控制的。ADS1281的同步是通过管脚SYNC来实现的，当有一个共同的事件同时操作在多个ADS1281的SYNC管脚时，就能够同步多个模数转换的进行。
不同地点仪器之间的同步过程。首先，设置每台仪器在同一个时刻开始同步采集，当TD3015接受到北斗卫星发出的1pps时，比对接受到的UTC时间和本身设置的时间是否一致，如果一致下一个秒脉冲到来时，就初始化各台仪器的AD，由于AD初始化需要一定的时间，必须等各台仪器AD初始化完成之后的下一个秒脉冲到来时，各台仪器才开始采数，这时各台仪器已经同步工作了。
晶振频率的误差分析。晶振选用丰雁公司的普通晶振:65.536MHz、±30ppm。假设两台仪器同步误差为0，晶振经过pll锁相环3倍频，由晶振的上下极限偏差带来的相位差计算如下:F晶振=65.536MHz(1±30ppm)、信号频率F=100Hz,AD输入的采样频率需要满足:F采×512×N=F晶振，下极限偏差偶分频的采样频率fs1=21332.693Hz，上极限偏差偶分频的采样频率fs2=21333.972Hz。
N是采样的已到的点数，取N为一个周期的点数，计算得到Δδ=0.021599°，10秒相位差Δδ=0.21599°，100秒相位差Δδ=2.1599°，随着时间的增长相位差逐渐增大。
由于老化或温度变化引起的误差对频率的影响极为缓慢，它不会突然改变晶振频率。如果能够测得老化或温度变化对晶振的影响，就可以通过软件补偿频率误差。AD用的时钟是由晶振通过FPGA分频所得，分频数写在FPGA寄存器里面，因此可以通过控制寄存器里面的分频值来微调FPGA输出的分频时钟，由于每次微调的数值为晶振的整个周期，为了使每次微调的精度更高，可以先由FPGA内部的pll倍频晶振的频率，使它向上接近200MHz，当晶振越高，每次微调改变的时间差周期越小精度就越高。以TD3015接收到北斗信号发出的1pps为标准秒脉冲，计数这一秒钟晶振倍频上升沿的个数为N1，然后计算在1pps内，以晶振理论值倍频计算脉冲的个数为N2。假设需要的采样频率为Fs，由理论晶振倍频频率值分频算得分频值为N，现在通过N1和N2来修正N的值。
分析过程如下:
1秒钟实际频率与理论频率的频率差:
如果f采>=ΔN
在当前的1秒内，ΔN为正N每隔α个周期加1、ΔN为负N每隔α个周期减1，下一次又变回原来的N，再隔α个周期又加1或减1,1秒内这样循环。把β作为ΔN也代入式(3)中继续式(3)-(4)的理论上一直迭代直到β为0，这里实际编成测试就迭代一次。
如果f采<ΔN:
在当前的1秒内，ΔN为正N每隔1个周期加α、ΔN为负N每隔1个周期减α，下一次又变回原来的N，再隔1个周期又加α或减α，1秒内这样循环。把β作为ΔN也代入式(3)中继续式(3)-(4)的理论上一直迭代直到β为0，这里实际编程测试就迭代一次。经过一次迭代补偿修正后再计算晶振的上下极限偏差偶分频得的采样频率，下极限偏差偶分频的采样频率fs1=21333.3328732Hz，上极限偏差偶分频的采样频率fs2=21333.3337934Hz，代入式(1):
0.0000155°/0.021599°=1393.5，可见修正后的相位差减小了1393.5倍。
4 结果分析
信号频率100Hz，采样频率21333Hz左右，测得两台仪器不同步相位差和同步相位差如图5-6所示，在测试中发现，同步功能对于各测点之间的相位差影响很大，当不使用任何同步功能时，不同设备之间的相位差达到了143度，如图6所示。而进行北斗同步之后相位差回到了0.004度，由于实际同步开始有1个周期的最大可能相位差0.001度左右，还有环境温度影响，迭代也不完全，导致实测的结果不如理想的结果，如图6所示。
5 结束语
本文通过TD3015芯片完成北斗同步在数据采集仪中的应用设计，通过秒脉冲及时间信息实现无线同步功能，并通过晶振频率偏差补偿的方法，实现不同采集仪的同时采集功能，且数量不受限制，达到了预期的目标，对分布式数据采集系统的同步问题提供了一种可行的工程方法。
摘要：为了解决数据采集仪之间远距离同步的问题,提出采取北斗授时和晶振频率误差补偿的方法。首先通过从北斗卫星信号覆盖范围、卫星授时精度、可扩展的用户容限等方面的分析,探讨了北斗授时应用于我国数据采集仪之间同步的可行性;接着介绍了同步数据采集仪的硬件设计,然后分析了晶振频率的偏差对数据采集仪同步性能的影响,并通过软件方法补偿晶振频率的误差;最后通过实际测试结果进行验证。
关键词：数据采集仪,北斗同步,频率修正
参考文献
[1]何朝阳,高金萍.基于PCI总线的高速高精度实时数据采集系统[J].计算机测量与控制,2003,11(5):371-374.
[2]郑菁.时间同步系统在电信网的应用研究[J].通信世界,2004(1):36-37.
[3]关松青,肖昌炎,夏晓荣.IEEE 1588协议在工业以太网中的实现[J].计算机工程,2011,37(6):237-238.
[4]Sandhoo K,Turner D,Shaw M.Modernization of the global positioning system[C].Proceedings of the 13th International Technology Meeting of the Satellite Division of the Institute of Navigation,Salt Lake,2000:2175-2183.
[5]王文瑜,基于北斗卫星的授时系统研制[D].北京:北京邮电大学电子工程学院,2008.
[6]陈孟元,凌有铸,王冠凌.北斗卫星导航系统与GPS互备的广播电视授时单元[J].电视技术,2010,34(6):60-63.
[7]杨阳,项力领,胡智慧.基于双模导航定位模块的视频字符叠加系统[J].吉林大学学报(信息科学版),2013,31(5):501-507.
同步数据采集器 篇9
1 系统硬件
1.1 硬件结构
基于TMS320C6416的多路同步数据采集及压缩系统主要由多通道同步数据采集模块和数据无损压缩模块组成(图1)。外部6通道模拟信号首先经调理电路进行滤波及跟随等预处理后,由XC3S200AN控制A/D同步采集6通道模拟信号,待6通道数据转换完成,XC3S200AN将6通道数据写入FPGA内部的输入FIFO,在输入FIFO半满后触发DSP中断,DSP经EMIF接口从FIFO中读取数据,DSP将采集的数据高速压缩后经MCBSP0写入XC3S200AN的输出FIFO,最后由RS422传输给数据综合器进行进一步处理。
1.2 多通道同步数据采集模块
数据采集模块采用ADS8365作为模数转换芯片,ADS8365内部带有采样保持电路,支持6通道同步采集,采样速率最高为250kHz,转换精度为16bit。FPGA选用高性能XC3S200AN器件,其内有2×106门,30Kbit分布式RAM,288Kbit的块RAM,同时集成有500KByte的ISF存储器。
FPGA的编程配置采用内部主SPI模式(电路连接如图2所示),简化了设计,提高了系统的集成度和可靠性。在内部主SPI模式的电路连接中,FPGA模式的管脚配成M[2∶0]=(0∶1∶1),同时FPGA的辅助电压必须是3.3V。在设计过程中,通过设置VS[2∶0]来确定FPGA访问ISF存储器的速度。
1.3 DSP信号处理模块
TMS320C6416是基于C64xx DSP核、具有两级缓存结构的低功耗数字信号处理器,同时拥有串口、SPI、USB及以太网等丰富的外设接口[2]。由于DSP的数据读取速度比FPGA采集A/D数据的速度快得多,因此要在FPGA和DSP之间设计一个缓冲。系统利用ISE 10.1中自带的IP核在FPGA内部设计了一个8KByte 16位的FIFO,FPGA控制A/D转换完毕后,将数据暂时写入内部FIFO,在FIFO半满后触发DSP中断,DSP再通过EMIFA接口读取FIFO的数据。FPGA内部FIFO与DSP之间的信号连接如图3所示。内部FIFO的数据输出和A/D转换完毕后,将数据暂时写入内DSP并与外部存储接口(EMIF)的数据总线相连,内部FIFO的半满信号(HF)与DSP的中断相连,内部FIFO的读使能(RD_EN)信号与DSP EMIF片选信号EMIF_CS2取反后相连,内部FIFO的读时钟(RD_CLK)信号与DSP EMIF的输出使能相连。这样就可以把内部FIFO映射到TMS320C6416 EMIF的存储器空间里了,实际的存储地址空间为0xA000 0000～0xA1FF FFFF。
2 软件
2.1 FPGA的实现
Xilinx FPGA的开发环境为ISE 10.1,FPGA的硬件描述语言用Verilog编写,主要包括ADS8365、内部FIFO和RS422总线传输的控制。
FPGA控制ADS8365进行采样转换,在一次转换完成后,FPGA控制ADS8365在FIFO模式下读取6通道的转换数据,并将A/D通道地址信息一起写入输入FIFO。同时,FPGA接收MCBSP0发送的数据,然后根据RS422总线的传输要求,将数据发送至数据综合器。
2.2 TMS320C6416的实现
TMS320C6416的开发环境为CCS 3.3 SR12,为提高程序的可移植性,DSP程序都基于CSLr编写。TMS320C6416在本系统中的工作流程如图4所示。上电以后,首先初始化DSP的CSL函数库、GPIO、MCBSP、EMIF和EDMA,然后初始化内部2MByte FIFO。当DSP处理器检测到输入FIFO半满信号,DSP从输入FIFO中读入一定量的数据,当有sbuf待处理标志时,DSP对sbuf内的数据进行压缩,然后将压缩后的数据与被压缩前的数据大小进行比较,如果压缩后的数据大于压缩前的数据,则函数返回值ret设为0,即将原dbuf内的数据写入内部FIFO;如果ret为1,则将压缩后dbuf内的数据写入内部FIFO。
DSP处理器中的数据输出模块采用EDMA-MCBSP工作模式,使得数据输出模块可以独立于CPU后台工作,因此在输出发送中,在EDMA中断里通过监测DSP内部缓存FIFO与外部输出FIFO中数据的状况,重新配置装载EDMA参数表OPT,启动EDMA传输。
3 压缩算法
压缩算法的选择主要以压缩效率和压缩去除率为依据。本设计为噪声数据实时无损压缩模块,故采用了静态模型的算术编码(Arithmetic Code,ARC)压缩算法。算术编码从全序列出发,采用递推形式连续编码。它不是将单个的信源符号映射成一个码字,而是将整个输入符号序列映射为实数轴上[0,1)区间内的一个小区间,其长度等于该序列的概率,再在该小区间内选择一个有代表性的、介于0～1之间的二进制小数[3]作为实际的编码输出,达到高效编码的目的。
算术编码在编码前要求预先统计各信源的符号概率,但无须排序,只要编、解码端使用相同的符号顺序即可。本设计采用的静态模型ARC算法,其信源概率模型在编码之前就己经建立,编码过程中不再更新,故压缩效率与输入字节数关系不大,运算量较小。
4 系统测试
笔者对系统的压缩性能进行了测试,测试中数据采集模块以27kHz的采样速率实时采集某噪声信号进行压缩处理。测试信号为某实测噪声信号,用测试仪将其还原为如图5所示的曲线,数据压缩过程中分组长度为2 048Byte,采用一阶差分预处理。通过试验测得如图6所示的压缩去除率与分组压缩时间关系图。由试验结果可知,系统的平均压缩去除率为57.65%,达到了设计要求。
5 结束语
笔者设计实现了一个高速同步多通道数据采集及压缩系统。系统以ADS8365、XC3S200AN和TMS320 C6416为核心器件,同步采集6通道某遥测信号,通过改进优化ARC算法,实现实时无损压缩处理。本系统对提高遥测系统的无限带宽利用率,缓解带宽通信紧张和改进遥测系统的测试性能具有一定的现实意义,可以推广应用于多种数据采集场合。
参考文献
[1]Xu Y,Ye W D.The Study of Compress of Fast Varying Parameter in Telemetry System[J].Remote Measure-ment and Control,2008,29(1):63～67.
[2]江思敏,刘畅.TMS320C6000DSP应用开发教程[M].北京:机械工业出版社,2005:345～367.
用心采集数据，提升实验效率 篇10
一、指导仪器的用法
数据也称观测值，它来自实验测量、观察。测量和观察的准确性在实验过程中起着重要的作用。如果实验过程中，某种仪器使用不当或观察方法不正确，就会使实验数据失真，出现错误的实验结论。
例如，有位教师在测量水的温度时对一杯热水的温度变化进行测量，要求学生每隔2分钟观察一次杯中水的温度，然后记录下来。教师忘记强调读数时不能拿出温度计，结果学生在实验的过程中为了方便观察，每隔2分钟就把温度计拿出水面，使数据失真，严重影响最后的测量结果。
由此可见，指导学生正确地测量是获取真实的数据的基础，也是成功探究的一个重要因素。教师要耐心、认真地指导学生正确地使用实验仪器，指出使用过程中的注意事项。
二、精心选择材料
在探究活动中，教师要让学生选择典型的有结构的材料，因为只有这些材料才能凸显事物的本质特征，才能从中捕捉客观的数据，得出结论。
如在教学“物体在水中是沉还是浮”时，按照书本的意图，教师让学生自备萝卜来研究由同一种材料构成的物体在水中的沉浮规律，结果有些组改变萝卜的轻重和体积大小后，沉浮不变；有些组在改变萝卜的轻重和体积大小后，沉浮有变化，先浮后沉，这到底是怎么回事呢？教师发现，有些组的萝卜是空心的，切小后，由于长时间浸在水中，萝卜的重量增加，大于浮力，因此比较容易下沉。教师课前预设的“改变萝卜的轻重和体积大小，沉浮不变”与学生的实际结果产生了矛盾，数据缺乏客观性，不能得出正确的结论。假如在课前，教师能考虑到萝卜的这些特殊因素，让学生选择有结构的材料来做实验，学生就能轻而易举地发现由“同一种材料构成的物体在水中改变它们的轻重和体积大小，沉浮不变”的规律。
因此，教师在学生实验前，要为学生精心挑选有结构的材料，努力创造条件让学生采集到客观的数据，发现规律性的东西。在每一次实验前，教师必须反复尝试，发现实验中较难控制的无关变量，了解实验中需注意的事项，为学生的实验能顺利进行，为实验后学生能获取客观的数据做好充分的准备。
三、制定研究方案
实验研究方案的设计是得到有效数据的前提和保障。在实验前，教师要指导学生设计和制定周密的实验方案，站在学生的角度，与学生一起思考实验中可能出现的突发情况，使学生对即将开展的实验了然于心，这样就不会产生错误数据和无效数据了。
在“100毫升水能溶解多少克食盐”的实验中，有这样一个案例：
师：100毫升水大约能溶解35克食盐，你们如何证明？
生1：先测出一勺盐是多少克，再一勺一勺地放进水杯里，数出有几勺盐，再折算成几克。
师：一勺盐有多有少，怎样保证每一勺基本相同？
生2：用筷子在勺子上平勺，保证每次都一样。
师：那么怎样加盐呢？
生3：我们组打算一勺一勺地加。
生4：这样不行，应该先放15勺再放10勺然后慢慢减少，最后一勺一勺地放。
师：你们为什么要这么放呢？请说明理由。
生4：我们在上次做实验时发现，越到后面，食盐溶解的速度越慢。一开始食盐溶解得快就多放节省时间，后来溶解慢，就要一勺一勺地放，否则不知道水里还能溶解几勺盐。
师：最后一勺盐要不要计算？为什么？
生5：不计算，因为这勺盐已经不能溶解。
在案例中，教师充分把握了实验的细节，让学生在思考、议论中发表各自独特的见解，攻破实验中的一个个难点。这样，学生就能在有限的时间内顺利地做实验，少走弯路，有效地保证每一个实验数据的准确性，成功地完成实验任务，揭示规律。可以说，统计数据来源于实验方案，有了好的方案才有真实的数据，才能保障得出的结论是正确的、科学的。
四、设计记录方式
学生对科学概念的建构还处于直观形象的阶段，必须有直观并富有冲击力的证据放在面前，才能得出准确的结论。因此，教师要帮助学生设计形式多样的记录方式，整理、汇总数据，并借助直观的数据变化，挖掘事物的本质。如在“抵抗弯曲”中，宽度和厚度会影响纸的抗弯曲能力，但是厚度比宽度抗弯曲的能力更强。教材上的两个实验是独立的，虽然最后也有比较，学生也能模糊感觉厚度抗弯曲能力更强一些，但是总觉得没有说服力，如果这时将两者的数据结合起来，设计成表格，效果就不一样了。
通过横向、纵向的数据的观察和比较，学生就能发现，纸越宽抗弯曲能力越强，纸越厚抗弯曲能力越强。同样的条件下，纸的厚度抗弯曲能力比宽度更强。
在执教“一天的垃圾”时，我请学生在课前收集家中一天所产生的垃圾的量，通过Excel表格汇总数据。然后，我引导学生把这些垃圾的数量折算成学生能看得见的塞满垃圾的大垃圾袋的个数，之后继续折算为塞满垃圾的教室的数量，让学生进一步感受数据的冲击力。
在四年级上册的“温度与气温”中，教师可以用折线图记录学生一天中测量的不同时间段的气温。
通过折线图，学生能直观形象地感受到一天中温度的变化规律——从凌晨开始先慢慢上升，下午两点开始慢慢下降。如果用表格记录，是达不到这一视觉效果的。
在“点亮小灯泡”中，我让学生尝试用多种方法点亮小灯泡并画出简单的电路实物图。对四年级的学生来说，这有一定的难度，弄不好会影响教学的进度，但又不能没有记录，怎么办？我在教学实践中事先剪下一组灯泡和电池实物图，让学生采取贴图画导线的方法记录，这样既省时又高效。
总而言之，实验离不开记录，形式多样且切实有效的记录方式，为学生铺设了一条道路，使原本杂乱、无序的数据变得有序，更利于学生找寻、分析事物的规律。
五、开展实验探究，完成数据的收集
为了采集到全面而真实的实验数据，学生要全身心地投入实验。但是有的学生要么随便填数据，要么干脆空着，这样的实验效果可想而知，学生根本不可能从中发现事物的潜在规律，勉强找到的这些所谓的数据也毫无实证价值。因此，教师要为学生创设一个安静的实验探究氛围，给学生充足的时间，让学生集中精力，按实验步骤有条不紊地操作，及时把握时机收集有效的数据，从数据信息中发现问题。
数据是学生观察和实验的最重要的实证之一，是作出解释的最重要的依据，是学生形成科学认识的有力武器。在小学科学教学中，我们要充分利用数据，用事实说话。采集数据是数据求证活动中的重要环节，数据的有效性将直接影响学生对数据的整理和分析以及运用数据进行解释的实效性，因此，教师一定要把采集有效数据放在首要位置。
同步数据采集器 篇11
北京阿尔泰科技发展有限公司(Beijing Art Technology Development Co.，Ltd)近日推出首款高速同步自校准数据采集卡PXI8510。继推出PXI总线同步采集卡PXI8002、PXI8008后，这是首款高速同步自校准数据采集卡，在满足客户高速同步数据采集的同时，方便了客户对板卡的校准工作，完全通过软件进行校准，免去了繁琐的手动调节工作。
PXI8510采集卡采用当前世界范围内得到广泛认同与应用的PXI总线方式，提供8路差分模拟量输入通道，16位分辨率，每通道高达500 kS/s采样率，支持程控增益，支持主DMA采集方式。由于可对多通道模拟量输入信号进行同步采集，因此PXI8510适用于高等物理、雷达、声纳、超音波应用、汽车测试或飞机噪声测试等检测，以及需要对多点信号同步侦测的领域。同时，高精度多通道同步自校准的设计，能有效地帮助客户节省整个PXI系统的构建成本与使用空间。
PXI8510每个通道具有独立的ADC, 可提供较高的采样率与动态精确性，同时提供多量程信号输入设定，可以接受包括±10 V、±5 V、0～10 V、0～5 V的量程信号范围并且提供8组数字量I/O。阿尔泰科技PXI8510除了搭配阿尔泰标准VC++高级测控演示程序之外，也提供了用VC、VB、C++Builder、LabVIEW、LabWindows/CVI、Matlab、Delphi、C#、组态软件等语言平台，支持二次开发，并提供大量的高级演示程序(包括波形显示、连续不间断大容量存盘、高级数据分析等功能)。同时，PXI8510在软件上配备了功能强大的软件库函数资源，可以在Windows2000、XP、Win7、Vista等多种操作系统下快速地构建富有个性化的控制系统。了解更多详情，敬请访问：http://www.art-control.com。