视频显示信号（共7篇）
视频显示信号 篇1
摘要：电视监控系统的迅速发展和普及, 应用大屏幕显示器、彩色等离子体显示器是理想的大屏幕显示器;但是美中不足的是现有的彩色等离子体显示器普遍没有适合电视监控系统中多路视频全电视信号同时输入、画面分割显示的接口电路, 针对这种需求, 提出了一种经济实用的接口电路设计方案。
关键词：多路视频全电视信号,画面分割显示,SAA7113数字视频解码器,AM-209M多画面实时处理,SAA7121视频编码
随着电视监控系统的迅速发展和普及应用, 很多应用场合对监控系统的显示器尺寸要求越来越大, 作为大屏幕显示器件的彩色等离子体显示器 (PDP) 将会被广泛地应用在电视监控系统中。视频全电视信号是指将图像信号、复合同步脉冲、复合消隐脉冲、色同步等信息按一定规律编码、转换, 变换成的一路综合信号, 而多路视频全电视信号是电视监控系统最常遇到的信号传输显示方式;目前彩色PDP没有专门的多路视频全电视信号接口电路, 为了更好的适应电视监控系统中多路视频全电视信号输入方式对显示器输入接口电路的需要, 提出了一种多路视频全电视信号接口电路设计方案。本接口电路可同时接收、输入多达16路的视频全电视信号, 或者输入1~16路之间的任意几路信号, 也可以只输入1路视频信号作为普通的视频接口使用。当多路视频信号输入时, 电路对这几路信号进行处理, 变换成一路视频全电视信号输出给下一级的处理电路, 多路画面在屏幕上以画面分割的方式同时显示;最多可以同时分割显示16路画面, 屏幕显示也可以随意以1、4、9、16画面显示的方式在1~16画面之间切换。
本接口电路主要由16路视频解码、多画面处理、视频编码等部分组成。图1所示是接口电路的组成框图。图1中, 视频输入1~16是视频全电视信号 (CVBS) , 这些信号通过视频解码器SAA7113 (A/D) 可转换成标准的CCIR656 YUV 4:2:2格式数据。多画面处理器AM-209M主要用来对视频解码器SAA7113的输出信号进行混合处理, 并将处理后的信号送入视频编码器SAA7121 (D/A) , 将其编码成一路全电视信号输出到彩色PDP现有的视频输入电路, 完成多画面在PDP屏幕上的画面分割显示。
SAA7113数字视频解码器用来把复合视频输入信号CVBS或亮、色分离视频信号S-VIDEO解码成标准ITU 656 YUV4:2:2格式的8位数据, SAA7113支持NTSC、PAL制式, 可自动监测50Hz、60Hz场频信号, 并可在PAL制式和NTSC制式下自动转换。芯片内部有亮度、色调、色饱和度控制电路, 并提供有I2C总线接口, 本系统通过I2C总线配置SAA7113。系统由16片SAA7113组成16路视频输入通道。解码数据输出端VPO[7:0]接在视频画面分割芯片AM-209M的Camera_n_vdin[7:0]数据线上, n∈ (1, 2..., 8) , 同时将通道1~8解调数据输出接在主片 (master) 上, 通道9~16解码数据输出接在从片 (slave) 上。
AM-209M是一种带有记录、运动检测和回放等功能的多画面实时处理芯片。支持CCIR 656YUV 4:2:2编解码数据格式和多画面、画中画、画外画处理模式;单芯片可进行9通道画面实时显示 (30帧/秒) , 两芯片可连接16通道画面并实现实时显示 (30帧/秒) ;通道信息的存取和控制通过8位并行数据接口来实现。
AM-209M芯片有2个16Mbitt SDRAM芯片接口, 一个用做显示数据缓存, 一个用做记录缓存。同时芯片内部还有SDRAM读写操作控制逻辑, 因而无需外部控制。有两个编码芯片接口, 每个芯片接口都包含8个数据线和1位clock信号线, 输出则是多个视频输入混合处理后的CCIR 656格式数据。其内部结构框图如图2所示。
当用AM-209M实现16画面分割显示时, 可用两芯片组成16个输入通道以构成主从式结构, 主片的slave管脚接地, 从片的slave管脚接VCC, 主片的记录通道信号线rec_vdout[7:0]连接到从片监视信号线mon_vdout[7:0], 主片的监视输出通道mon_vdout[7:0]作为视频画面分割器的监视输出, 从片的记录输出通道rec_vdout[7:0]作为分割器的记录输出。主从芯片信号线的连接方法见图3所示。两片AM-209M最多可组成16个画面, 速度为30帧/秒, 能满足实时播放要求。
SAA7121是视频编码芯片, 主要功能是把标准YCb Cr (CCIR 656) 或者MPEG格式数据编码成复合视频输入信号 (CVBS) 或亮色分离视频信号Y/C。SAA7121支持NTSC和PAL, 并具有Y、C和CVBS三个信号的数模转换器。基本编码函数由副载波生成、彩色调制和同步信号内插组成。SAA7121可按主动方式或从动方式工作。
本接口电路是在彩色PDP接口电路基础上增加一个多路视频全电视信号输入接口, 在不影响彩色PDP原有性能前提下, 方便实现了电视监控系统中多路视频全电视信号同时输入到一台显示器显示的需求。电路简单、成本低、性能可靠, 极大地促进了彩色PDP显示器在电视监控系统中的广泛应用。
参考文献
[1]杨磊等.闭路电视监控系统[M].第二版.北京:机械工业出版社, 2004, 2.
[2]丁玉美等.数字信号处理[M].第二版.西安:西安电子科技大学出版社, 2001, 1.
[3]余兆明等.数字电视传输与组网[M].第一版.北京:人民邮电出版社, 2003, 9.
[4]安全与自动化[J].
双路视频动态特效显示设计 篇2
关键词：双路视频,特效显示,混合显示,多路视频监控
现如今, 不管是安防系统, 还是各种需要实时检测目标状态的领域, 多路视频的采集及其按照用户的各种需求控制视频显示方式十分常见。各个行业的技术水平在不断提高, 人们对多路视频的要求也越来越高, 以满足不同情况下的需求。多路视频采集及其特效混合显示是安防、舞台转播、新闻转播等方面的重要组成部分, 是一种高效实用的综合性系统。当然, 因为多路视频的特效混合显示能够对多路图像进行多样的实时处理, 所以, 在多种场合都会应用它。随着计算机和网络的迅速发展, 图像处理与数字信息传输技术也不断发展, 多路视频的采集及其混合特效显示也随之发展, 并且在视频显示模式上应用了许多图像处理的算法, 提高了图像质量, 使视觉效果越来越好。
现今, 多路视频采集与显示活跃在各个领域, 比如钢铁冶炼, 利用视频监控来代替人工监控, 有效避免了工人在高温环境下的作业危险;在农业中, 则利用双路视频实时记录农作物的生长情况, 以便更详细地了解农作物的生长;在日常生活中, 多路视频的运用更是数不胜数, 包括各种生活的实际需要、娱乐需要和监控需要等。
在视频、图像处理中, 每一帧图片都是由分辨率所对应数量的像素组成的, 每个像素的表示则是由几个不同的颜色通道组成, 而颜色通道则对应着色彩空间, 即用若干维度的变量来表示某一色彩。在色彩空间中, 同样有着如同几何空间一样的三维描述方式, 它一般会用3种相对独立的通道来表述颜色, 但从不同的角度来描述就会有不同的色彩空间, 它们从不同的角度去衡量对象时有不同的侧重点。常见的色彩空间有RGB、HSV和YUV等。
本文主要提出了一种基于DSP高速计算系统的实时双路视频动态特效显示设计方案, 实验结果验证了包括组合特效、混合特效、alpha混合等特效效果设计的正确性。
1 双路视频动态特效显示系统与特效设计
1.1 双路视频动态特效显示系统
本设计以双路视频信号采集、处理和显示为内容, 基于DSP硬件平台, 利用视频解码芯片和2个捕获视频端口VPO、VP1组成了既互相独立又互相联系的双通道视频捕获系统, 以此实现对输入视频的双通道实时采集。这样做的目的是设计一种基于DSP的双路视频信号实时动态显示系统, 实现多种双路视频交互功能, 包括单独显示、组合显示、画中画显示和画面缩放, 并支持混合特效显示, 以满足多种情况下的显示需求。这是一种低成本的视频信号特效显示系统方案。
1.2 双路视频动态特效设计
1.2.1 画中画特效设计
画中画指的是在一段视频中的一个小面积区域上播放另外一段视频, 而本设计中还添加了画中画区域的放大、缩小、移动。它的实现方式是, 在576×720分辨率的帧图片下, 利用摄像头采集到的两路视频帧, 通过输出到特定缓存区来改变不同像素的色彩空间值, 从而达到画中画的显示效果, 继而再通过主机与DSP的串行通信, 实现对画中画区域大小、移动等操作。具体操作就是将cap Frame Buf_1根据指定的范围缩小, cap Frame Buf_2不变, 分别赋值给dis Frame Buf的不同区域。画中画分为背景与景中画, 所以, 需要定义景中画的范围, 其余的则都是背景。本设计中利用景中画起始坐标、大小来确定景中画位置, 并且通过串口来控制起始坐标、大小, 从而实现对画中画整体效果的控制。
1.2.2 混合缩放特效设计
图像缩放是数字图像处理中经常用到的, 因为设计中需要将某个尺寸的图片放大或缩小到另一个尺寸, 所以, 本设计使用了消耗资源最少的最近邻插值。最近邻插值是一种比较方便、简单的缩放方式, 缩放方案就是将像素指标设置为相距其最短的像素指标, 如图1所示。在缩小的过程中, 如果2∶1缩小, 在最近邻插值中, 实际上是简化4个像素为1个, 即直接将左上角的像素指标作为缩小后的像素指标。在放大的过程中, 如果1∶2放大, 在最近邻插值中, 实际上是将1个像素扩张为4个, 即直接以左上角的像素指标作为放大后图像的4个像素指标。最近邻插值的优点是方便、简单、计算量很小、消耗资源少, 直接赋值即可, 很适合实时性的处理, 缺点就是产生的图像局部有块状。
1.2.3 alpha混合特效设计
alpha混合在游戏领域的应用十分广泛, 目的就是实现2帧图片的可调节的半透明混合显示。在实现过程中, 对于2帧图片的对应像素, 可将其RGB分量按权重相加得到新的像素RGB分量, 从而得到alpha混合的初步效果。在alpha混合处理中, 它能够达到2帧图片的任意比例透明混合, 也可以在图像上添加透明的视觉特效, 比如光源、烟雾和火光等。
在alpha混合中, 有一个特别需要注意的地方, 就是防止色彩的失真。alpha混合算法是在RGB空间进行处理的, 所以, 对于那些原本不是用RGB色彩空间表示的, 就需要转换, 转换公式为:
式 (1) (2) (3) 中:k, alpha为参数;R, G, B为对应的颜色值。
公式中有许多浮点数的计算, 并且参数经过一定的近似, 会在空间转化过程中造成色彩的失真, 并且在alpha混合计算时的乘除法也会造成色彩的失真。因此, 在DSP系统的处理过程中, 需要控制参数的精度, 使程序运行的速度在达到要求的情况下尽量削弱色彩的失真度。当然, 最好的方式就是只通过位运算, 避免乘除运算。
2 动态特效显示实验结果
2.1 画中画组合特效显示
图2是画中画效果的画面记录。图2 (a) 为初始化景中画大小的画面, 图2 (b) 和图2 (c) 为通过串口来控制景中画大小和位置之后的画面。图2 (b) 是改变大小后的效果, 图2 (c) 是改变位置后的效果。经实验测试, 画中画效果程序周期大概在20帧/s, 测试方案是:在程序中添加变量frame记录处理帧数, 运行程序, 经过一段时间后暂停程序, 记录frame, 再继续运行程序, 经过10 s, 暂停程序, 记录frame。2个frame相减除以10就是每秒处理的平均帧数。
2.2 混合缩放特效显示
图3为混合缩放效果的实验记录, 图3 (a) 左上角缩小图为视频1, 整体为视频2。图3 (b) 和图3 (c) 是视频1和视频2的转换过程。图3 (d) 右上角为视频2, 整体为视频1。混合缩放实现的是类似各种直播场合切换分会场与主会场的效果。当画面1为主显示画面时, 将画面2缩小置于主画面的左上角;同理, 当画面2为主显示画面时, 将画面1缩小后显示于主画面右上角。本设计实现了两路视频的显示切换, 同时, 保留非主显示画面的缩小画面。
2.3 alpha混合特效显示
图4为alpha混合效果的实验记录图, 它表现了2帧在不同alpha值下的混合效果。其中, 下半部分的图像没有处理, 是一路原图像, 将上下2幅图作对比, 上半部分图像的alpha混合效果更为明显。图4 (a) 到图4 (d) 分别是alpha值从小到大的一组图片, 图4 (a) 视频1比例最大, 图4 (d) 视频2比例最大。文中已经提到, 由于视频数据采集缓存区cap Frame Bu里的数据是YUV格式, 而alpha混合算法需要的是RGB格式, 因此, 在转换过程中, 计算误差等原因会导致色彩失真。图4中, 书架比较亮的地方就出现了色彩失真的情况。在实验设计中, 尝试对高亮度区域进行限制处理。这样做, 虽然在一定程度上缓解了失真程度, 但还是残留着一些失真的像素。
3 结束语
本文简要介绍了一个在电脑主机上通过串口控制的双路视频特效显示系统设计方案, 它能够根据用户需求对两路图像进行切换单独显示、组合显示、画中画显示、画面缩放和alph显示等, 并在每个显示特效中控制各种参数的变化, 比如画中画的画面大小, 支持添加用户可选的图像增强算法, 以适应不同的拍摄环境。实验结果表明, 画中画组合特效、缩放特效、alpha混合特效满足系统的设计需求, 在多种图像显示系统中具有比较强的使用性。
参考文献
[1]张军, 赵静.DSP芯片的特点及其应用[J].现代电子技术, 2001 (11) :79-81.
[2]薛长松, 李书义.基于DM642的双通道视频采集系统[J].河南大学学报, 2007, 37 (3) :305-306.
[3]于进才, 马岚.PAL制、NTSC制与CIF的转换原理[J].现代电视技术, 2003 (11) :78-80.
[4]臧博, 吴裕斌, 曹丹华.基于GIO/FVID的DSP视频处理驱动程序[J].技术纵横, 2006 (8) :27-30.
[5]Lissner I, Urban P.Toward a Unified Color Space for Perception-Based Image Processing.IEEE Transactions on Image Processing, 2012, 21 (3) :1153-1168.
[6]李秀英, 袁红.几种图像缩放算法的研究[J].现代电子技术, 2012, 35 (5) :48-51.
[7]邓林华, 柳光乾, 李学宝.基于插值算法的图像缩放的应用研究[J].微计算机信息, 2010, 26 (11) :23-24.
视频显示信号 篇3
1 LKJ装置信号故障案例
以北京铁路局LKJ装置应用情况为例, 近期连续发生几起机车信号设备与LKJ装置由于通信不良造成的设备故障, 故障现象主要为机车信号显示正常、LKJ装置信号显示异常, 主要故障分类为:
(1) 机车信号显示正常, LKJ装置信号显示正常, 速度等级显示异常;
(2) 机车信号显示正常, LKJ装置显示为灭灯;
(3) 机车信号显示正常, LKJ装置部分通道显示为灭灯 (例如在轨道低频信息为绿灯信息时, 机车信号显示正常, LKJ装置显示为灭灯, 接收其他色灯信息时正常) 。
2 原理分析
2.1 机车信号输出原理
2.1.1 机车信号继电器输出
机车信号继电器采用DS2Y-S-DC5V继电器, 机车信号主机板CPU控制锁存器输出, 为了能可靠地驱动继电器, 锁存信号经由达林顿管阵列芯片MC1413或ULA2003反向放大驱动后, 连接到继电器输入。继电器输出塔状排列见图1。平时只有1个继电器吸起, 这样较好地控制了继电器阵列的功耗。所有灯位输出通过光藕反馈读回CPU板, 可以进行输出检查。继电器具有2组接点, 一组用来进行点灯输出, 另外一组用来进行继电器吸起或落下的检查。
2.1.2 机车信号光耦输出
机车信号主机板CPU控制锁存器, 然后通过光耦进行隔离输出, 输出方式为正向驱动, 光耦输出最小按12 mA设计。光耦输出原理见图2, 光耦与继电器一样都可实现隔离方式的输入、输出, 光耦作用原理见图3。机车信号非点灯信号主要提供后级设备1个电平信号, 所需电流容量不大, 因此采用体积小的光耦输出方式, 光藕采用TLP521系列光藕。机车信号采用GB型号的光耦最小电流传输比为100%, 其集电极-发射极耐压最小为55 V。
2.1.3 机车信号闭环反馈原理
机车信号主机是一个闭环系统, 所有的安全输出 (灯位、速度等级、JY和ZS等信息) 都通过反馈检查。反馈检查信号采用隔离方式输入, 信号通过33 kΩ电阻进行限流, 然后接到光耦输入, 隔离后的光耦输出信号通过锁存器74HC373接到系统总线进行处理。
2.2 LKJ装置信号处理原理
L K J装置主机数字量输入插件完成对机车信号的采集, 并将转换后的电平送到数据总线, 供监控记录插件采样。插件共有16路开关量输入通道, 由机车信号输入通道和机车信号自检电路两部分组成。
2.2.1 机车信号输入通道
为提高机车信号抗干扰能力及电平转换, 机车信号通过光电隔离后再输入到并行输入口, 以第一路LD (绿灯) 信号通道为例, 机车信号输出电路原理见图4。
输入50 V绿灯机车信号:V33是顺向二极管, 防止绿灯信号接反时烧损元件, 并阻止自检信号50 VCS回灌到机车信号的绿灯信号端子, R17和R18起限流和分压作用, C32是抗干扰电容, 可以吸收瞬间高压, 从而保护后级电路, V25防止极性接反时毁坏元器件, 稳压管Z9起抗干扰作用。当有50 V绿灯机车信号输入时, 根据基尔霍夫回路定律, 可以估算OP3光电二极管中约有3 mA的电流通过时, 光电三极管导通, 5 V电压经过R53和电容C9滤波, 再送到D3施密特非门整形, D3输出脚为低电平, 发光二极管LD9 (面板指示灯1A灯) 亮, 表示有50 V绿灯机车信号输入, 最后经D5 (三态双向总线收发器) , 送到数据总线供CPU读取。
D5为74HC245三态双向总线收发器, 其第19脚为低电平时, 输出才跟随输入。即50 V机车信号经过电平转换后, 保证主机接收到正确信号, 即便信号输入有高频干扰信号, 74HC14前的电容C9和R53组成的低通滤波电路也能将其吸收。电路设计保证当输入在80%～100%额定电压时, 作输入逻辑“1”处理;当输入在低于60%额定电压时, 作逻辑“0”处理, 以避免误信号。以此类推, 可以依次判定各路信号通道是否正常, 数字量输入插件自检完毕后各灯对应含义见表1。
2.2.2 机车信号自检电路
机车信号自检电路 (见图5) 用于给机车信号通道的输入端送50 V电压信号50 VCS, 检测机车信号通道是否正常。
该电路包括D7 (74HC74) 、光耦OP5、三极管Q1及其外围元件, 以及V33、R18等。OP5 (TLP627) 是高压光耦, 其4、3脚耐压大于300 V;D1'D0'为1 0时自检;WRITE*是数据读写信号, 高电平时读, 低电平时写;R68是上拉电阻, C40是抗扰电容, 防止瞬间高频干扰对AM1的影响;AM1为开关量输入板的板选信号, 为低电平时监控记录板操作此板;D7 (74HC74) 是D触发器, D为输入端, Q为输出端。CLK为触发端, 上升沿触发。SD为置位端, 低电平有效时Q输出高电平, 此处接VCC, SD一直处于无效状态。CD为复位端, 低电平有效时Q输出低电平;SYSFAIL*是OC门信号, 高电平靠上拉电阻产生, R69为其上拉电阻。
当监控记录插件要对机车信号通道进行自检时, 使数据线D1D0=1 0。使AM1有效、WRITE*写有效, 产生对D7的触发信号, D7输出D1'D0'=1 0。光耦OP5导通、三极管Q1导通, 50 VCS送出50 V自检信号。50 VCS信号通过V33、R18等送入机车信号通道。系统故障信号SYSFAIL*加于D7的复位端CD, 当系统故障时对D7复位, 使D1'D0'=0 0, 禁止自检信号输出。
3 故障分析
造成机车信号正常, 监控灭灯的原因众多, 涉及双方设备间接口、内部器件及其他设备影响等。如果故障仅为瞬间突发, 分析过程中无法使故障现象复现, 要首先考虑是否为外界干扰造成。重点检测机车信号输入通道稳压管是否良好, 机车信号主备机是否有切换记录。否则, 检修人员应首先对连接电缆、插头进行检查, 确保接插良好;其次将主机数字量输入板重插几次, 排除故障原因为设备接触不良、电缆松脱等。如果经紧固、重新插入后故障消除, 说明接触不良。如未消除, 而用良好备用部件插入后正常, 说明替换下来的部件已经损坏或性能下降, 根据插件电路原理图作进一步分析。检修人员可参考以下几种情况深入分析。
(1) 机车信号显示灭灯, LKJ装置也无信号显示。由于机车信号采用的是二乘二取二的安全结构, 一般情况不会出现2块主机板同时故障, 因此该故障可能由2块主机板共有部分导致。如输入电源高压或低压;输出线缆混电;地面信号异常导致主机双路比较不一致等。
(2) 机车信号正常, LKJ装置无任何显示。该故障可能由于接插件接触不良、机车信号点灯电源电压输出低、LKJ装置数字量输入插件片选芯片或三态总线收发器74HC245故障。
(3) 机车信号正常, LKJ装置无灯位信息, 但有SD1、SD2、SD3信息。由机车信号继电输出原理可知, SD1与各灯位信息的输出电源为同一路50 V电源, 如果监控无灯位信息, 但却能收到SD1, 则应考虑检查机车信号至LKJ装置连接电缆或LKJ数字量输入板是否存在异常或接插件是否接触不良。
(4) 机车信号正常, LKJ装置无灯位、SD1信息, 但有SD2、SD3信息。由于光耦输出存在压降, 因此光耦输出的信息 (SD2、SD3) 比继电输出的信息 (灯位信息及SD1) 电压值低。所以, 当LKJ装置能收到电压值较小的SD2、SD3信息, 而未收到电压值较大的灯位、SD1信息时, 应考虑检查机车信号电源电压输出是否正常。
4 故障查找
4.1 检查LKJ主机与机车信号主机之间的连线
检查LKJ主机X32插头与机车信号X22插头之间所有的电缆及插头, 是否有松动、虚接、断股等问题;测试监控主机电缆线G32T到GX22T电缆线有无“虚、短、断、脱”等现象, 使用万用表进行现场测量, 特别是各色灯通道是否有短路现象, 摇表测量对地电阻值应显示无穷大。
4.2 检查50 V电压是否正常
(1) 首先测量LKJ主机X32T的1、2脚有无50 V电压。如果有50 V电压, 再依次测量X32T插头上各信号的管脚有无50 V电压。如果没有电压, 则证明LKJ主机至信号主机间断线。
(2) 如果X32T的1、2脚没有50 V电压, 则检查机车信号有无50 V电压输出。如果有电压, 证明机车信号主机译码输出电压值正确。无电压则可判定为机车信号故障, 有电压则可判断为数字量输入插件故障。
4.3 检查数字量输入插件
如果设备连接没有问题, 50 V机车信号送入LKJ装置后, LKJ装置仍显示灭灯, 可确定为数字量输入插件故障或LKJ装置电源板故障, 可按照以下流程查找插件故障处所。
(1) 外观检查。目测插件外观应良好、无进水水渍, X1、X2插针无歪斜和氧化现象;插件原件应无脱落、氧化锈蚀、外壳起鼓、过热变色、变形、松脱短路、虚焊、翘起;仔细检查稳压二极管Z1—Z16是否有裂纹。
(2) 电阻检查。用数字万用表测量VCC对GND (X1-DBZ2对X1-DBZ4) 阻值应大于1 MΩ, 50 V对50VG (X1-DBZ26对X1-DBZ28) 阻值应大于1 MΩ。
(3) 上电检查。将数字量输入插件插入正常的LKJ主机, 诊断仪连接LKJ主机后上电;诊断仪色灯电压设定在35～36.5 V之间, 用诊断仪分别送L—B、B0—B7 (即SD1、SD2、SD3、ZS、JYJ等) 信号, 观察插件面板相应的指示灯应点亮, 且LKJ显示器应显示数字量输入插件自检正常;诊断仪色灯电压设定在28.5～30 V之间, 用诊断仪分别送L—B、B0—B7 (即SD1、SD2、SD3、ZS、JYJ等) 信号, 观察插件面板相应的指示灯灭;测量LKJ电源板12 V输出是否正常。
5 防范措施
5.1 机车信号改造
(1) 为确保机车信号输出电压稳定, 可对机车信号主机进行改造, 封连机车信号主机板L2跳线 (见图6) , 使机车信号动态点灯电源和50 V主机工作电源并联输出, 确保电压输出正常。
(2) 对机车信号主机硬件、程序进行修改, 当机车信号主机板输出电压不足38 V时进行主备切换, 且当A、B机工作电压均达不到36 V时, 不进行点灯输出, 使机车信号和LKJ装置点灯条件保持一致。
5.2 加装电源监测
在机车信号主机加装电源监测装置, 实时监测机车信号输入到LKJ设备的电压, 低于设定电压值时记录并报警, 用以判断是机车信号故障还是LKJ设备故障, 提高故障分析、查找的针对性。
5.3 加强LKJ记录数据分析
对LKJ运行记录数据文件认真分析, 发现运行途中有机车信号灭灯, 个别数字量输入板通道检测、恢复的记录, 要立即对连接电缆和机车信号50 V电压进行检查, 并对数字量输入插件下车检测。
6 结束语
LKJ信号显示异常大多由设备本身故障引起, 车载设备检测人员应加强出入库检测工作, 及时发现故障隐患。LKJ设备大中修要严格按照铁道部检修规程规定的检修范围和标准进行检修作业, 严格检测、检修作业质量。发生故障后检修人员要保护好第一现场, 争取在故障现象复现时查出故障处所。质量分析人员要随时留意“蛛丝马迹”, 及时发现隐形故障, 消除故障隐患。LKJ设备厂家要通过新技术研发, 不断提高LKJ系统设备的稳定性, 为铁路运输提供良好的安全保障。
参考文献
[1]杨志刚.LKJ2000型列车运行监控记录装置[M].北京:中国铁道出版社, 2003
[2]中华人民共和国铁道部.列车运行监控装置 (LKJ) 技术规范 (V1.0) [S].北京:中国铁道出版社, 2008
视频显示信号 篇4
随着嵌入式设备的广泛应用,ARM体系结构的微处理器芯片已广泛应用于无线产品、PDA、GPS、网络及消费电子产品等各个领域。作为高性能、低功耗的RISC处理器芯片, ARM芯片在嵌入式设备和手持设备中应用占有的比例越来越高。目前S3C2440是应用最为广泛的嵌入式处理器,芯片上集成了丰富的常用外设接口,简化了便携式系统的设计。在S3C2440上能够集成各种主流嵌入式操作系统比如Linux、Windows CE,使ARM能够对自身丰富的内存外设资源进行有效的管理与分配,对响应的中断,DMA功能合理利用,实现复杂控制的功能和较为复杂的通信协议。
Windows CE 5.0是微软推出的32位嵌入式操作系统,该操作系统基于WIN32 API与Windows 95/98图形用户界面的嵌入式操作系统,具有模块化、结构化、图形界面化等特点。Windows CE是分层操作系统,其中内核层与应用程序层是与硬件配置无关的软件层,所以Windows CE对于不同的硬件平台多具有非常好的移植性,只要针对不同硬件平台开发相关的板级支持包(BSP)完成移植工作。
Camera Interface(简称CAMIF) 是专门为图像采集设计的接口,也是S3C2440唯一的高速外设接口。该模块支持ITU-R BT.601/656 YCbCr 8bit标准图像输入;最大支持 4096 × 4096 像素图像;共有两路独立DMA通道,P通道和C通道,对应于图像预览和静态图片的存储。两路DMA都可以对采集到的图像进行旋转和镜像操作,本文使用S3C2440作为Windows CE 5.0的硬件平台设计并实现CAMIF模块驱动,该驱动通过DMA方式将外部的图像数据ITU-R BT.656实时显示。
1 视频数据的实时接收
CAMIF是专门针对视频采集设计的高速IO接口,采集的数据具有输入数据量大,实时性高的特点。图像数据采集模块按照8比特并行向CAMIF模块传入ITU-R BT.601/656 YCbCr数据,传入的图像数据经过CAMIF模块处理以DMA的方式存储在事先分配好的S3C2440的SDRAM缓冲区中并将接收完的奇数和偶数场信号“拼成1帧图像”,再将该图像数据写入LCDCDMA实现图像的实时显示。
对于P通道,CAMIF模块DMA共有4个PINGPONG存储空间,每一个通道对应图像的一场数据,4个存储空间可以存储2帧图像,这样就保证了图像接受和显示的实时性。
2 CAMIF模块原理
2.1 CAMIF模块配置
2.1.1 配置ITU-R BT.656模式
CAMIF支持ITU-R BT.656 YCbCr 8bit标准图像输入,将S3C2440的GPIO设置为对应的CAMIF功能:图像数据接口CAMDATA0～CAMDATA7,时钟数据接口CAMPCLK。ITU-R BT.656时序如图1所示。
根据ITU-R BT.656协议,每行视频数据块的开始和结束分别包含定时基准信号SAV(Start Of Active Video)和EAV(End Of Active Video),每个定时基准字包括四个字组成:0xFF,0x00,0x00,0xXY。前三个字是固定前缀,最后一个字代表场、行消隐信息,根据S3C2440数据手册CAMIF模块可以捕获定时基准字来代替ITU-BT.601规范下的行、场同步信号。
2.1.2 初始化CAMIF模块
使能CAMIF模块时钟,根据S3C2440数据手册CAMIF使用AHB时钟,必须大于CAMPCLK。ITU-R BT.656标准输出时钟是27MHz,S3C2440的AHB总线时钟HCLK经过主时钟FCLK分频后达到100MHz,满足CAMIF时钟要求。
通过配置相关GPIO为CAMRESET功能,复位外部图像采集模块;配置模式为外部输入模式(共两种模式:外部输入,色棒模式),其中色棒模式是测试模式,由CAMIF内部产生图像信息;清除所有输入FIFO溢出标志位;使能ITU-R BT.656模式;根据ITU-R BT.656规范设置CAMPCLK极性。
2.2 CAMIF模块DMA配置
CAMIF通过DMA方式存储接收到的ITU-R BT.601/656 YCbCr格式数据,每场图像数据对应一个PINGPONG存储空间。
PINGPONG存储空间在SDRAM空间中分配出一个保留段,该段是独立于Windows CE内核和应用程序RAM段,大小由图像尺寸而定。例如分辨率是320×240,格式为16-bit RGB,不经过CAMIF任何剪裁,4个PINGPONG可以存储2帧图像,每个PINGPONG存储一场图像数据大小是75kB。
在生成Windows CE映像之前先在Platform Builder 5.0配置文件中声明该CAMIF驱动的DMA存储段,在OEM或应用层,通过API MmMapIOSpace或者VirtualAlloc 、VirtualCopy函数向内核申请并分配该段DMA存储空间返回一个指向该段存储空间的指针,或者通过API SetKMode函数在OEM层将用户模式切换为内核模式,再直接引用该段DMA对应的虚拟地址实现对该段DMA的访问。在修改完配置文件后还需重新生成Windows CE映像文件。
在CAMIF驱动中,根据图像尺寸计算每场数据的大小以及起始地址,将起始地址分别写入相应PINGPONG地址寄存器(CIPRCLRSA1～4)中,完成了对DMA存储空间的保留与配置。
经过调试,尽管CAMIF驱动只使用了P通道作为DMA传输通道,而且C通道和P通道是独立的,但是必须设置C通道的PINGPONG存储地址,如果没有设置C通道存储地址,无法产生奇(偶)场对应的中断事件,导致数据接收不成功。
2.3 CAMIF模块图像剪裁、缩放设置
2.3.1 图像剪裁
CAMIF图像剪切相关寄存器是CIWDOFST,图像剪裁原理如图2所示。
SourceHsize和SourceVsize是输入到CAMIF未剪裁的图像宽度和高度,通过设置WinHorOfst和WinVerOfst水平和垂直剪裁图像,剪裁后的宽度和高度分别如式(1)-(2)所示。
TargetHsize_xx=SourceHsize-2×WinHorOfst (1)
TargetVsize_xx=SourceVsize-2×WinHorOfst (2)
2.3.2 图像缩放
P通道缩放相关寄存器是CIPRSCPRERATIO,CIPRSCPREDST,CIPRSCCTRL,图像缩放原理如图3所示。
图像放大只是局部放大,必须得先对图像进行剪裁,再按照一定比例进行放大,并且需要保证放大后的图像尺寸不大于原始图像尺寸。需要用到图像剪裁中的WinHorOfst与WinVerOfst值剪裁出原始图像的一部分,在对该部分按照水平垂直比率分别为式(3)-(4)进行放大。
SourceHsize/SRC_Width (3)
SourceVsize/SRC_Vsize (4)
对于图像缩小,按照缩小后图像的尺寸DST_Width、DST_Height计算水平和垂直缩小比例,设置相关寄存器实现图像缩小,图像缩小后的数据量以及尺寸都会减小。
剪裁和缩放都是在CAMIF模块中进行的,由于S3C2440内部没有硬件乘法器,和其他专用的视频处理单元,难以进行实时的、复杂的图像处理操作,图像压缩等实时要求高的运算,一般需要DSP协处理器完成。
3 视频显示原理
在Windows CE下,显示驱动是分层驱动,该驱动分为MDD、PDD层。PDD层在OAL层实现,功能包括初始化LCD模块,设置LCDCDMA地址用于存储LCD像素点的DMA地址;MDD层使用基本图形引擎(GPE)类来实现,MDD层通过访问PDD层对硬件进行操作并且为内核提供DDI接口,内核使用DDI接口实现LCD显示。
S3C2440具有LCD外设接口,可以通过大多数TFT-LCD进行显示。S3C2440的LCD模块有专门的LCDCDMA通道,可以保证显示的实时性。
外部视频处理模块按照ITU-R BT.656规范输入YCbCr视频格式信号,再经过CAMIF模块的处理转为可以直接显示的16-bit RGB数据并通过DMA将16-bit RGB数据存储到事先开辟好的对应PINGPONG数据存储区。驱动将CAMIF模块DMA接收的视频数据通过LCDCDMA送到LCD上实时显示。
显示是在分辨率800×480,主显示模式16bpp的7寸TFT-LCD上完成的。实时显示分辨率320×240或640×480的ITU-R BT.656图像数据。
4 结束语
本文在Windows CE 5.0上编写了CAMIF驱动,实现了通过CAMIF模块对ITU-R BT.656格式图像数据进行剪裁、缩放,并通过DMA方式接受16-bit RGB数据,再将接受的数据通过LCDCDMA在LCD上实时显示。
由于S3C2440内部没有硬件乘法器,难以用于实时数据处理,但CAMIF作为S3C2440唯一的高速外设接口,可以与DSP进行通信,只要产生ITU-R BT.601/656 YCbCr格式的标准时序则DSP可以作为S3C2440的协处理器。
CAMIF驱动不足之处在于没有通过操作系统提供的图像接口显示数据,只是通过S3C2440的LCD模块DMA显示数据。今后的工作重点在于将SDRAM保存的视频数据通过微软提供的Windows CE支持的流媒体处理的开发包DirectShow实时播放。
摘要：通过Platform Builder定制支持Camera Interface模块P通道DMA的Windows CE 5.0系统。该系统适用于三星S3C2440平台,在S3C2440硬件平台上运行的Windows CE 5.0系统环境下,配置Camera Interface模块ITU-R BT656格式数据被剪裁和缩放并通过4个DMA通道实现实时视频数据的接收及“乒乓”数据缓存。并实现将数据缓冲区中图像数据在TFT-LCD上实时显示,最高分辨率可以达到640×480,实时显示速率达到22帧每秒。
关键词：Windows CE 5.0,剪裁,缩放,Camera接口,液晶模块DMA,ITU-RBT.656
参考文献
[1]何宗键.Windows CE嵌入式系统[M].北京:北京航空航天大学出版社,2006.
[2]吴明晖.基于ARM的嵌入式系统开发与应用[M].北京:人民邮电出版社,2004.
[3]王旭东,徐刚.基于Windows CE.Net 4.2嵌入式操作系统多媒体播放器的应用研究[J].微计算机信息,2006,22(17).
[4]刘大鹏,马孝江.基于Windows CE的嵌入式操作系统实时性分析[J].自动化技术与应用,2002(1).
[5]舒云.基于ARM平台上Windows CE操作系统的内核定制与应用研究[D].2007.
[6]闫国英,郭宝增,王芳.Windows CE.NET及其在嵌入式系统中的应用[J].微机发展,2005,15(1).
[7]Jeffrey Richter,王书洪.Windows高级编程指南[M].3版.北京:清华大学出版社,1999.
[8]马跃,刘瑞,吴文江.基于Windows CE.NET的数控系统实时性能测试与分析[J].小型微型计算机系统,2007,28(12).
[9]陈晓明,王治森,董伯麟,等.基于Windows CE 5.0的嵌入式数控系统实时性研究[J].工业仪表与自动化装置,2007(6).
[10]田东风.Windows CE应用程序设计[M].北京:机械工业出版社,2003.
视频显示信号 篇5
1 方案的选择
众所周知, DSP最大的优势是运算能力非常强大。在模拟信号的采集方面, DSP也独具优势, 因为大多DSP芯片都含有片内A/DC (模/数转换器) 。以TI公司的高性能32位定点DSP芯片TMS320F2812为例, 其指令处理速度达150 MIPS (Million Instruction Per Second) ;片上含有丰富的外设, 包括片上A/DC。另外, DSP开发工具CCS对C语言的支持也将大大降低开发难度。开发过程如下:程序首先对A/DC进行初始化, A/DC中断发生时采集信号并在中断服务子程序中将数据存储到指定数组。数据采集结束后, 调用FFT (快速傅里叶变换) 子函数进行频谱分析。但在实际开发过程中发现, 使用CCS观察A/DC采集到的信号波形与用示波器观察的被采集信号有较大的幅度误差, 这将直接导致计算的频谱结果与理论频谱误差较大。即使采用软件A/DC校准后, 也只能改善0.5%[1]。
与DSP相比, FPGA除因其有大量的乘法器和存储器而具有运算能力强的优势外, 还具有逻辑/时序控制的优势, 以及板级布线简单和成本低的优势[2]。但是硬件描述语言如Verilog HDL和VHDL都不如C语言灵活, 因此FPGA一般只适合重复性强的计算。本文将综合考虑信号采集、FFT算法的特点及数据的图形化显示, 详细介绍使用FPGA实现信号频谱分析和显示的方法。
2 系统组成
系统实现如下功能:通过FPGA控制A/DC芯片采集模拟信号, 并对得来的数字信号进行FFT, FFT计算结束后, 将计算结果存储到结果存储器中, FPGA以此作为VGA (视频图形阵列) 的数据源, 控制VGA将频谱分析结果以图形方式显示出来。系统组成如图1所示。
3 控制A/DC
FPGA驱动A/DC采集模拟信号。本系统选用8位高速A/DC TLC5540对模拟信号进行采样, 其最高采样频率可达40 MSPS (Million Samples Per Second) , 转换精度可达0.781 5×10-3, 是理想的高速A/DC。TLC5540工作过程如下:在每个时钟信号的下降沿采集模拟信号, 经3个时钟周期延时后第N次采样的数据被送到内部数据总线上, A/DC的输出存储在FIFO (先进先出) 中。FIFO不需要地址信号, 其数据宽度和A/DC的输出数据宽度一致, 深度是FFT运算的点数。当FIFO为“满”状态时, 将向控制模块发出请求, 经允许后则将数据写入FFT运算模块的两个用于存储实部的双口RAM中作为FFT运算的初始数据。
4 FFT的实现
FFT运算的特点是蝶形单元计算的重复性, 特别适合使用FPGA实现。按频率抽取 (DIF) 基2蝶形运算单元结构的数学模型为
undefined
式中, undefined为旋转因子。FFT有多种形式的运算流图, 本系统采用按频率抽选的顺序输入、倒序输出的结构。这种结构中每级运算的结构是固定的, 方便寻址 (在地址产生模块中实现) , 因此非常适合FPGA硬件编程[3]。
4.1 FFT运算单元
本设计采用乒乓操作提高运算速度, 保证蝶形运算模块不会因为数据的载入而停止运算。FFT运算的框图如图2所示。FFT单元中含有两块乒乓RAM[4], 每块乒乓RAM又是由两块完全相同的双口RAM构成, 分别存储实部和虚部。计算过程中, 乒乓RAM1中的一块RAM参加运算, 另一块则从外部接收下一个FFT运算的数据。乒乓RAM2内部也有一块RAM参加运算, 另一块则向外部输出上次FFT运算的结果。一次FFT运算完成后, 两块乒乓RAM做一次乒乓, 如此反复, 直到FFT计算结束, 并将结果求模输出到结果存储器 (VGA显示的数据源) 。控制模块主要控制各功能模块的协同工作。
4.2 蝶形运算单元
蝶形运算单元是FFT运算的基本运算单元。基2蝶形运算中存在1次复数乘法、1次复数加法和1次复数减法。加法器的设计使用了超前进位加法器。乘法器为了减少部分积数目采用二阶的Booth编码实现[5], 并采用树形加法器来增加部分积求和的速度。
对于乘法操作:undefined有树形结构的8×8乘法器结构, 如图3所示。1位乘法Yx[0]等可用1个与门实现, 共需8个。同时共需要7个16位加法器 (等于操作数位数减1) 。由于计算中包含着0操作, 所以在实际操作中加法器的位数并不需要16 位。例如:Yx[0]+2Yx[1]= (00000000y7y6y5y4y3y2y1y0) x0+ (0000000y7y6y5y4y3y2y1y00) x1, 实际有效的操作只有9位, 其他都是0操作。将其稍加优化就可用8位加法器实现同样的操作:
undefined
改进后的8位树形乘法器需要4个8位加法器、两个10位加法器和1个12位加法器。这样就减少了进位链的位数, 同时也减少了对硬件资源的占用。最后, 由于乘法器将导致数据宽度以2N-1成指数增长, 因此必须将乘法器的输出进行截取。
4.3 存储单元和地址产生单元
本设计使用了大量的存储器。存储模块用于存储旋转因子、 蝶形运算中间结果和FFT的模。旋转因子事先计算好并存储在ROM (只读存储器) 中, 蝶形运算的输入数据和输出数据分别存储在两个双口乒乓RAM中。
地址产生单元负责产生蝶形运算的输入数据地址、回写数据地址和旋转因子地址。当前FFT的运算级数和当前级运算过的蝶形数也在该单元中记录, 这比由控制单元记录这些信息再传送给地址产生单元以期产生正确的地址方便许多。下面以128点FFT为例说明上述各地址的生成方法:
5 VGA显示
在嵌入式领域中, 通常采用LCD (液晶显示器) 和VGA作为显示器件。一般, LCD的分辨率较低, 更适合显示文本。本设计选用驱动VGA绘制频谱曲线。实现VGA显示的设计重点在于实现水平时序、垂直时序和两者的组合时序, 即根据刷新频率确定主时钟频率, 然后由主时钟频率和图像分辨率计算出行总周期数。分频采用计数的方法。
本系统用画直线的方式图形化显示信号的频谱。输入参数为:由结果存储器中的数据经适当变换得到起点和终点的横、纵坐标。水平、垂直方向的增量可以根据起点和终点坐标判断出其横向和纵向宽度, 以两者宽度绝对值较大者的方向为基准方向, 其宽度绝对值为基准宽度, 分别计算出线段由起点向终点运动的水平和垂直方向像素增量,
undefined
像素位置的计算方法如下[6]:设起点坐标为 (a1, b1) , 终点坐标为 (a2, b2) , 假设基准方向为横向 (如果基准方向是纵向, 只需将a和b互换) , 当前步长为i (取1) , 当前步长横坐标:a1-sgn (a1-a2) ×i, 当前步长纵向坐标:undefined为取绝对值) 。最后取计算结果的整数部分。根据以上操作, 将基准方向像素宽度作为步长, 进行循环计算得出每一步对应的像素点, 再将像素点输出到VGA显示器, 从而画出线段。
6 结束语
本系统选用FPGA而没有选用DSP作为设计的核心, 主要出于以下考虑:首先, 使用FPGA控制高速A/DC实现模拟信号的数字化比使用DSP的片内A/DC有更高的精度和速度;其次, FFT运算具有一定的重复性, 更适合用FPGA实现;再者, FPGA可实现大量的存储器, 而DSP在计算多点FFT时一般需要外扩存储器。
本文使用FPGA实现了信号的采集及频谱显示, 有效解决了FFT蝶形运算的两个主要问题:一是实现复数的加减及乘法运算并保证运算的精度;二是实现对蝶形的输入输出序列的寻址。另外, 本设计采用了一种简易的在VGA上画线的方法, 该方法比传统的Bresenham算法更快, 且省略了多步浮点运算, 更适合于在嵌入式系统中应用。设计时分别使用了Modelsim和Synplify进行功能仿真和综合;使用了Quartus II进行布局布线并下载到EP2C20Q240C8芯片中验证。验证结果表明, 本系统可以满足高速采集和对大量数据做频谱分析的要求。
参考文献
[1]Texas Instruments Inc.F2810, F28121, F2812 ADCCalibration[DB/OL].http://www.ti.com, 2004.
[2]刘延波.基于USB2.0远程光纤接口板的设计与实现[J].光通信研究, 2004, (5) :44-46.
[3]潘明海, 刘英哲, 于维双.一种基于FPGA实现的FFT结构[J].微计算机信息, 2005, (9) :156-158.
[4]吴继华, 王诚.Altera FPGA/CPLD设计 (高级篇) [M].北京:人民邮电出版社, 2005.
[5]姜宇柏, 黄志强.通信收发机的Verilog实现[M].北京:机械工业出版社, 2007.
视频显示信号 篇6
1债务契约中会计稳健性的角色之辨:分析的背景
一般认为,稳健会计信息提高了债务契约的有效性,这在Watts(2003)[1]的文献中得到了综合体现。该文以传统的委托代理理论为起点,从机制设计的角度,分析了稳健性在降低代替成本、提高债务契约效率中的作用:低估的收益和净资产限制了管理者的过度分红,并为债权人提供了保护,因而降低了债务过程的代理成本,促进了债务契约效率。Zhang(2008)[2]更是从债务契约执行的全过程来审视稳健性对契约效率的改进。由于稳健性对损失的及时确认使得出借人在事后能够及时违约而保护了自身利益,贷款人则能在事前获得较低的借款利率,由此提高了债务契约的效率。
但是,也有部分研究者认为会计稳健性不能提高债务契约的有效性(Frankel等,2007[3];Gigler等,2009[4];Sunder J.等,2000[5])。其中,Gigler等(2009)明确指出,稳健性可能会影响会计盈余的信息含量,从而降低信号传递功能,导致债务契约的低效率。
正是基于对稳健性促进债务契约效率的质疑,一些研究者(Callen等,2010[6];Jiang,2010[7])开始借助不对称信息模型,从合同设计、信号传递的视角,评估稳健性的功能。本文试图根据这一思想,对信息不对称程度存在差异的情况下,会计稳健性对债务契约效率的影响进行分析。
2非对称信息下稳健会计在债务契约中的信号显示效能:分析与推论
事实上,为了理解稳健性对债务契约效率的影响,必须建立一个分析的框架前提———在这个框架中,稳健会计是作为一种信号显示机制、来解决债权人和借款人之间信息不对称的。在此基础上,尝试对稳健性在债务契约中发挥的信号传递功能进行理论分析和解释,以便认识会计稳健性在债务契约中的作用。
2.1假设条件
(1)假设有两类借款人,好的贷款人和坏的借款人;同时,贷款人(出借方)可能拥有也或许并不拥有借款人的确切信息。需要明确,所谓的契约高效率是指债务的立约使得贷款人(出借方)因误判而造成的总预期成本达到最低。而该误判包括了第Ⅰ类错误(弃正错误,即一个可行的项目因为会计信号传递了错误预警而被清算终止)和第Ⅱ类错误(存伪错误,即针对不可行的项目,会计信号并没有传递预警)。
(2)假设公司在第0期拥有一个债务融资为K元的项目,而在第1期里会计信息系统提供了一个关于项目最终收益的含有噪音的会计信号y。然后,公司面临两个选择,其一是继续进行项目,其二是选择终止项目、从而获得项目的清算价值M。而如果项目得以继续的话,它将在第2期产生一个不确定的现金流x,这个现金流会以同样的概率等于xH或xL(xH>xL)。为简化起见,设无风险报酬率为0。而同时设E(x)>K>M>xL,以保证在起始期,项目的净现值为正,贷款人(出借方)和剩余索取者都不愿在事前对项目进行清算。
(3)假设两种会计模式下发出的会计信号分别为:
首先,在中立会计模式下,会计信号y服从[0,1]的均匀分布,并且分布函数由贝叶斯法则,y在x发生基础上的条件概率密度函数为。因而,如果会计信号y的值较高,那么就意味着项目现金流在第2期表现为xH的概率更大。该条件概率密度函数(Probability Density Function,PDF)如图1所示。
用D来代表被选择的借款面值(它将决定利息率),那么如果项目在第2期继续的话:贷款人(出借方)会在xH发生时,得到数量D(xH>D);在xL发生时,得到xL(xL<D)。D在平衡式中不低于M。
其次,稳健性会计模式的情形,则通过引入参数δ来定义(δ与x实现条件下y的分布偏斜程度有关)。用f(y︱xi;δ)来代表在真实现金流为xi(i∈{H,L})的情况下、稳健性水平为δ的会计信号的概率密度。
在下面的分析中,都假定f的密度函数为如下形式:
这一密度函数如图2所示,其特征是:δ的值越低,稳健性程度越高(当δ=1时,会计信息系统就是中立的);当稳健性程度提高时,f(y︱xH;δ)变得更平,f(y︱xL;δ)变得更陡,导致较高概率地产生较低的收益信号,这与会计稳健性的含义一致。
(4) 假设存在有两种类型的借款人:
一类是在项目继续到第2期仍保持给各方以回报(好的类型);另一种则在项目的第1期之后,通过分红或资产替换的形式,把数量为T的利益从贷款人(出借方、债权人)转移给剩余索取者(坏的类型)。虽然借款人知道自己所属的类型,但是贷款人(出借方)却并不知道借款人的确切类型,然而贷款人(出借方)知道借款人为好类型的概率为p(p∈[0,1],可以将p解释为市场中好类型借款人所占的比例)。
(5) 假设释放的信号及其正确传递的概率(信息不对称程度)如下:
就在借款人和贷款人(出借方)签订贷款合同之前,一个有关贷款人类型的信号S被释放出来,同时该信号均被双方所观测到。信号S随机地反映了贷款人所属的类型:当类型为好的时候,信号为好的(用SG表示)概率是q;同时当类型为坏的时候,信号为坏的(用SL)的概率也是q(可见,q为传递正确信号的概率)。同时,传递错误信号的概率为(1-q),即类型为好的反映为坏,类型为坏的反映为好
2.2 分析过程
理论上,贷款人(出借方)出于自我保护的考虑,会鉴于借款人向剩余索取者(股东)输送利益的可能性,而对好类型的借款人索要较高的利率;相反对坏类型的借款人提供较低的利率。然而,当贷款人(出借方)不能准确地区分借款人类型时,他将基于对类型分布的了解、考虑到两种类型贷款人相结合的可能性,而索要适中的混同利率。这种情况下,好类型借款人有两种选择:可以通过昂贵的方式(比如很高程度的稳健性或严密的契约)显示自己的类型,这样坏类型的借款人将不能模仿他,由此获得较低的利率;同时,也可以选择和坏类型的借款人一样,采用同样的稳健性和契约,进而被索要混同利率。坏类型的借款人则乐于和好类型的借款人混合在一起,享受混同利率。但是,在好类型借款人做出显示的情况下(处于一种分离均衡),坏类型的贷款人就不得不接受高利率的合同——因为模仿好类型借款人的成本过于昂贵。
事实上,好类型借款人是否有动机显示自己的类型,取决于参数p,q,S和可能的参数T。可以认为,在没有信号S时,这种动机严格递减为p;并且存在一个p*∈[0,1],当p< p*时,好类型贷款人总是会做出选择显示自己的类型。我们以下分析,只针对这种情境(而其他的情况,即p比较大,也就是说好类型的借款人概率很高,于是贷款人(出借方)的风险意识和利率价格要求不是很强烈,因而分析意义不大,所以不给予考虑)。
可以证明,一个提供好(坏)信号SG(SB)的借款人属于好类型的更新概率严格递增(减)为q。这进一步意味着,对任意的p,存在一个q(p):如果q>q(p),只有拥有坏信号的好类型借款人存在动机用信号显示他的类型,而有好信号的好类型借款人则选择与有好信号的坏类型借款人进行混合。这是因为,当q高时(即信息不对称程度低),信号S能够提供有关借款人类型的充分信息,也就是说,好(坏)类型借款人产生坏(好)信号的概率(1-q)会很小。如果贷款人(出借方)收到坏的信号,又缺少来自借款人的可信显示,那么他在很大概率上将会把发出坏类型信号的借款人当做坏的类型来看待,并索要一个较高的混同利率。然而,如果收到的是好信号,贷款人(出借方)则更新他对贷款人类型的看法,并按更新后的看法向借款人索要一个较低的混同利率。由于发送好信号的坏类型借款人数量很少,所以这个混同利率将十分接近于好类型借款人通过昂贵的信号显示而获取的利率水平。因此,发送好信号的好类型借款人将宁愿选择与发送好信号的坏类型借款人混合在一起;而发送坏信号的好类型借款人则会发现,通过使用更高水平的稳健性和更固定的契约,将自身和发送坏信息的坏类型借款人进行区分是有益的。在这种情况下,发送好信号的好类型借款人和坏类型的借款人(无论发送好信号还是坏信号)将采用会计准则要求的最低稳健性水平,并且为了达到债务契约效率的最大化而调整契约;而相反的是,发送坏信号的好类型借款人则会使用高水平的稳健性和固定的契约来显示自己的类型。
然而,在信息不对称程度比较高(即q的值比较低)的时候,信号S不能提供很多有关贷款人类型的信息。给好类型和坏类型借款人的混同利率相当的高,所以全部好类型的借款人(无论是好信号还是坏信号)会有动机(这取决于转移款项的大小,T)通过较高水平的稳健性和更固定的契约来(信号)显示自己的类型。针对中等水平的T,好类型借款人则更愿意显示他们的类型。但是为了阻止坏类型借款人效仿,他们不得不选择十分严格的契约,或者十分稳健的会计,或者适中水平的契约与稳健性的组合。而从本文的分析来看,事实表明,适中水平的契约和稳健性带来的经济效率的损失最小。
2.3 分析得出的推论
由上述分析过程,可以认为:
(1)当信息不对称程度低的时候,坏类型借款人和发送好信号的好类型借款人使用同样的低水平稳健性和契约;然而,发送坏信号的好类型借款人则使用高水平的稳健性和契约;
(2)当信息不对称程度高,并且潜在的转移水平是中等的情况下,存在一种分离均衡,即好(坏)类型借款人使用高(低)水平稳健性和契约;
(3)当信息不对称程度高时,平均来看,采用高程度稳健性和契约的借款人比采用低水平稳健性和契约的借款人,获得了更低的利息率。
3 信息不对称程度与会计稳健性的债务契约效率:推论证明
针对以上的分析过程及推论,此处做一证明:
3.1 无借款人信号显示的情况
在没有信号S时,存在着一个p*∈[0,1],使得好类型的借款人无论是通过较高水平稳健性与更为固定的契约(因此将被要求更低的利息率)来显示自己的类型,还是通过与坏类型借款人采用同样水平的稳健性和契约(因此将被索要更高的利息率)与这些坏类型借款人进行混合,完全没有区别。贷款人(出借方)将保护自身避免债务人将财富转移给剩余索取者(股东)。
3.1.1 完美信息条件下
让我们先关注贷款人(出借方)拥有借款人类型完美信息的情况。如果贷款人属于好的类型,在第1期有一个观测信号y,那么对贷款人(出借方)而言,继续项目的价值如下:
V(D,y;
对借款人而言,继续项目的价值为:
U(D,y;
给定会计稳健性水平δ∈[0,1],一个债务契约{D,yc}(其中,D代表内含利率;yc为契约水平,在这个水平以下,项目就会清算)。在第0期,给定稳健性δ和债务契约yc,贷款给贷款人(出借方)带来的预期回报为:
好类型借款人的预期回报为:
而正如Gigler等(2009)[4]所指出的那样,效率意味着贷款人选择最低的稳健会计,即δ=1。借款人需要做到:
这样,最优债务契约{D*,y*}可以通过如下方程组定义:
如果借款人是坏的类型,在第0期,给定的会计稳健性水平δ和债务契约yc借款给贷款人(出借方)带来的预期回报为:
这样最优债务契约{D**,y**}可以通过以下方程组定义:
容易证明:y**=y*,D**>D*。这样,仅有的好类型借款人与坏类型借款人之间在最优债务契约上的区别就是,贷款人(出借方)为补偿未来的(利益)输送而对坏类型贷款人索要更高的利率。对两种类型,从投资中获得的预期总剩余是一样的。因为贷款人(出借方)总会得到一个期望回报K,对好类型和坏类型而言,预期回报是一样的。
应用f函数式,我们可得到最优契约产出:δ*=δ**=1,并且
3.1.2 不完美信息条件下
当贷款人(出借方)不能辨别借款人类型时,他从混同均衡中给自己以价格保护。因而,在第0期,给定会计稳健性水平δ和债务契约yc,借款给贷款人(出借方)的预期回报是:
式(8)中,p是借款人属于好类型的概率。在这种情况下,最优债务契约{Dpooling,ypooling}由以下方程组定义:
可以证明,ypooling=y**=y**,并且D**>Dpooling>D*。这样,虽然没有效率损失,但好类型借款人交叉补贴了坏类型借款人。给定稳健性δ和债务契约y,好类型借款人的预期回报
为得到分离均衡,则需建立好类型借款人和坏类型借款人的两个参数组{Dg,yg,δg}、{ Db,yb,δb},以使:这两个组令每种类型借款人的预期回报都最大化;任意一类借款人将发现模仿另一类借款人是无益的。这要求{Dg,yg,δg}为以下问题的解:
后一个程式表示,好类型借款人在两个约束条件下都最大化了他的预期回报。其中,个人理性约束式(IR)确保贷款人(出借方)乐于参与契约{Dg,yg,δg};而激励相容约束式(IC)使得坏类型借款人不愿意装扮成好类型借款人。该问题的解带来所述命题。
在分离均衡中,坏类型借款人将获取最优契约{Dg,yg,δg}={D**,y**,δ**=1},因而坏类型借款人的预期回报是:
假设没有信息不对称,两类借款人的预期回报相同,于是
由于议价能力在借款人一方,式(IR)约束固定。由式(IR),
将其带入式(IC),得到:
式(IC)也固定,因为否则好类型可以在不违反分离均衡的情况下优化。因此,需要在A+B=C下最大化A。使用函数形式获得f,在均衡中得出:
3.2 有借款人信号显示的情况
引入贷款人(出借方)和借款人收到的有关借款人类型的信号S。我们来说明,对任意p*,存在一个q*(p*),当q>q*(p*)时,有好信号的好类型借款人愿意与有好信号的坏类型借款人进行混合;而有坏信号的好类型借款人选择显示自己的类型。相反,当q<q*(p*)时,所有好类型借款人选择将自己与坏类型借款人进行区分。可以推断借款人将采用如下策略:当q>q*时,如果信号是坏的,他有机会用高稳健性水平和更固定契约来说明他属于好的类型,并寻求一个贷款人(出借方)接受的低利率(三个变量是内生性的),否则它仅仅提供和坏类型借款人一样的契约。相反,如果信号是好的,好类型和坏类型借款人混合在一起,并提供相应的契约。当q<q*时,所有好类型借款人(无论信号是好还是坏)选择通过(同样的)高稳健性和更固定契约显示自己的类型,贷款人(出借方)将接受这两个契约(一个来自于做出显示的好类型借款人,另一个来自于分离均衡中的坏类型借款人)。
在观测到了坏信号之后、并在借款人显示他的真实类型之前,贷款人(出借方)会更新其认定对方是属于好类型借款人的可能性的判断,即,Q'=Prob(Goodtype
观察到了好信号SG之后,贷款人(出借方)也会更新他认定对方是属于好类型借款人的可能性的判断,即,Q=Prob(Goodtype
各种情境下,确切的契约条件的计算,类似于在无信号情况下提出的程序。在低信息不对称情况下(q>q*),当信号是好的,将出现契约
到此,证明结束。
4 分析的结论与解释
通过以上分析和证明,我们可以看到,在信息出现较高程度不对称的情况下,稳健会计信息的提供能够使好的贷款人受益。从理论上看,在信息不对称程度较高的情况下,采用较高程度稳健性的贷款人,能够获得更低的利息率。而事实上,由于本文考虑了非对称信息条件下会计选择所具有的信号传递功能,其分析为信息观理论指导下稳健会计选择的作用评估提供了新的分析思路。
参考文献
[1] Watts R L.Conservatism in accounting.partⅠ:explanation and im-plications.Accounting Horizons,2003;17(September):207—221
[2] Zhang J.The contracting benefits of accounting conservatism to lend-ers and borrowers.Journal of Accounting and Economics,2008;45(February):27—54
[3] Frankel R M. Litov L P. Financial accounting characteristics and debt covenants. Working Paper. Washington University. 2007.
[4] Gigler F, Kanodia C, Sapra H,et al. Accounting conservatism and the efficiency of debt contracts. Journal of Accounting Research, 2009;47(June): 767—797
[5] Sunder J,Sunder S V,Zhang J.Borrower conservatism and debt con-tracting.Working Paper.Kellogg School of Management.Northwest-ern University.2009
[6] Callen J L,Chen F,Dou Y,et al.Asymmetry of information,wealthappropriation and the debt contracting demand for accounting conser-vatism.Working Paper.University of Toronto.2010
视频显示信号 篇7
科技术语一般产生于科学技术发达的国家。同一事物或概念也可能同时在不同国家探讨和出现, 因而会产生许多内容相同而形式不同的术语。另外, 在术语的移植过程中, 也会产生不少同义不同形的术语。术语的混乱, 成了国际学术交流的障碍, 这就需要语言学家和科技工作者共同努力解决术语规范化问题。不少国家成立了全国性的术语委员会, 专门负责整理审定各种术语。我国也在加大制订修订相关专业术语的力度。
在此, 就视频显示专业中经常出现的容易混淆的一些术语根据我国的标准对以下术语的定义, 结合测量方法进行一下解释和说明, 希望能对从业者有所帮助。
首先, “图像分辨力”、“图像分辨率”和“图像清晰度”。图像分辨力 (picture resolution) 在我们的国标《视频显示系统工程技术规范》 (GB 50464-2008) 中的定义是:表征图像细节的能力。对图像信号, 常称为信源分辨力, 由图像格式决定, 通常用水平和垂直方向的像素数表示。对成像器件而言, CRT通常用中心节距表示, 面阵LED、CCD、LCD、PDP、DLP、LCOS、OLED等固有分辨力成像器件, 通常用水平和垂直方向的像素数表示。在《应用电视术语》 (GB/T 15466-2007) 中对图像分辨力是这样定义的:表征图像细节的能力。这种能力由图像格式决定, 通常用于水平和垂直方向的像素数表示。验证此项指标实际上就是数出成像器件的水平和垂直方向的像素数。
在我们招投标过程中, 无论是招标文件还是投标文件我们会经常看到将“图像分辨力”写成了“图像分辨率”, 往往混淆了这两个概念。“图像分辨率”实际上是“图像清晰度” (picture definition) 的同义词, 《视频显示系统工程技术规范》 (GB 50464-2008) 的定义是:“人眼能察觉到的图像细节清晰程度, 用电视线表示”。什么是“电视线television line (TVL) ”?它是“在图像水平或垂直方向等于光栅高度的距离上所能分辨的黑白相间的线数, 是测试电视系统分解力的单位, 用TVL表示。”
《应用电视术语》 (GB/T 15466-2007) 中对“清晰度”的定义是:“人眼对电视图像细节清晰程度的量度, 用电视线表示;同义词‘分辨率’”。由此可见, “图像分辨率”与“图像分辨力”根本不是一回事。而有些从业人员误认为我们所说的“像素数”代表的是“分辨率”;而清晰度是“像素数”, 这就大错特错。在实际考核清晰度指标的方法是:采用复合测试图信号作为视频测试信号源, 将视频显示单元调整到规定的正常工作状态, 文中以下所涉及“规定的正常工作状态”都须按以下规定进行调整显示单元。规定的正常工作状态是指图像亮度和对比度 (灰度等级) 应按下列方法进行调整: (1) LED视频显示系统应将LED视频显示系统显示屏的亮度级和灰度级设置在最高位置。 (2) 将极限八灰度等级信号输入投影型、电视型单元视频显示系统, 调整对比度和亮度控制器位置, 直到极限八灰度等级信号能够清晰分辨的极限状态。此时对比度、亮度的位置分别定义为“正常对比度位置”和“正常亮度位置”。 (3) 将十阶梯信号输入投影型、电视型拼接视频显示系统, 调整对比度和亮度控制器位置, 在保证亮度尽可能大的情况下, 使十阶梯信号能够清晰分辨, 此时对比度、亮度的位置分别定义为“正常对比度位置”和“正常亮度位置”。将显示屏的控制器、色温置于默认设置。将复合测试图信号输入到显示屏, 读出水平重显率和垂直重显率;观测显示图像的楔形线簇, 记录显示屏正确显示楔形线对应的刻度值, 单位为电视线。这个刻度值即为显示屏的清晰度, 如图1所示。
还有就是对我们已有的标准术语与厂家术语之间的差异问题, 比如:我们在《视频显示系统工程技术规范》和《应用电视术语》中都对“像素中心距pixel pitch”作了定义:相邻像素中心之间的距离。而在实际使用中, 许多厂家习惯的说法是“像素点间距”, 但其所指内容和定义是一致的, 都是指“相邻像素中心之间的距离” (参见GB 50464-2008) , 这倒没有太大的问题。可“LED像素失控率ratio of out-of-control pixel”和厂家俗语“盲点率”所代表的意义就不完全相同了, “像素失控率”在国家标准中的定义是:“发光状态与控制要求的显示状态不相符的LED像素占总像素的比率。”而“盲点”表示的是不能发光的LED像素, 而没有将发光状态与控制要求的显示状态不相符的情况表达出来。在实际测量中, 根据相关标准此项指标的测量方法是这样的:首先, 让显示屏显示最高灰度级红色, 用目测法数出不发光的像素数然后关闭红色, 用目测法数出红色常发光像素数;红色像素失控率等于红色像素常发光数和不发光数的和与显示屏总像素的比, 取百分数。蓝色像素失控率和绿色像素失控率的测量方法同上, 不过需分别将显示屏置于最高灰度级蓝色和绿色时, 目测和计算出其相应的数值;取红绿蓝色像素失控率中最高值认定为整屏像素失控率。
“亮度均匀性luminance uniformity”是“显示屏各区域相互之间亮度一致性的程度”, 用百分比表示, 现实是我们的从业者往往把它说成是“亮度均匀度”, 其实, 如果他们知道这个术语的表示方法, 也不会误称其为“亮度均匀度”了。对于LED型、投影型和电视型视频显示单元来说, 其亮度均匀性的计算过程是先将视频显示系统单元调整到正常工作状态;再将全白场信号输入到显示屏, 用亮度计测量规定的1～13点的亮度值L1～L13;然后, 计算出其中心区域9个点的平均值L0, 再从13个点的测试值中找出与9个点平均值L0偏离最大的亮度值Li;这样通过以下运算即可得到此屏的亮度均匀性了:亮度均匀性=1-| (Li-L0) /L0|×100%。如图2所示。
而“色度均匀性chromatic uniformity”是“视频显示屏的色度一致性。”其结果用小数来表示, 而不是用百分比表示。
“对比度Contrast ratio”:对于背投影方式, 是同一图像画面中亮区与暗区平均亮度的比。对于正投影方式, 是同一图像画面中亮区与暗区平均照度的比。而对于LED显示屏用“通断比ratio of all white and all black”表示, 指在正常工作状态下, 100%信号电频的全白场图像与0%信号电频的全黑场图像的亮度之比。
电视型视频显示单元的测量过程如下:首先, 将视频显示单元调整到正常工作状态;再将黑白窗口信号输入到单元屏, 用亮度计分别测量L0、L1、L2、L3和L4的亮度值, 就可以通过以下公式计算出电视型视频显示单元的对比度了, 对比度C=L0/Lbp, 其中:Lbp表示L1到L4的平均值。如图3、图4所示。
投影型视频显示单元的对比度测量过程是:首先将视频显示系统单元屏调整到正常工作状态;将棋盘格信号输入到单元屏, 用亮度计分别测量白格和黑格的亮度值;投影型视频显示单元屏的对比度C=LW/LB。式中LW表示所有白格亮度的平均值;LB表示所有黑格亮度的平均值, 如图5所示。
LED视频显示单元的通断比测量步骤如下:首先, 将LED视频显示单元调整到规定的正常工作状态;分别将全白场信号和全黑场信号输入到显示屏, 并相应地测量显示屏中心点的亮度Lw和Lb;通断比C=Lw/Lb。式中:L棋盘格信号表示LED视频显示系统中心点的白场亮度;Lb表示LED视频显示系统中心点的黑场亮度。