视频信号接口（共7篇）
视频信号接口 篇1
摘要：电视监控系统的迅速发展和普及, 应用大屏幕显示器、彩色等离子体显示器是理想的大屏幕显示器;但是美中不足的是现有的彩色等离子体显示器普遍没有适合电视监控系统中多路视频全电视信号同时输入、画面分割显示的接口电路, 针对这种需求, 提出了一种经济实用的接口电路设计方案。
关键词：多路视频全电视信号,画面分割显示,SAA7113数字视频解码器,AM-209M多画面实时处理,SAA7121视频编码
随着电视监控系统的迅速发展和普及应用, 很多应用场合对监控系统的显示器尺寸要求越来越大, 作为大屏幕显示器件的彩色等离子体显示器 (PDP) 将会被广泛地应用在电视监控系统中。视频全电视信号是指将图像信号、复合同步脉冲、复合消隐脉冲、色同步等信息按一定规律编码、转换, 变换成的一路综合信号, 而多路视频全电视信号是电视监控系统最常遇到的信号传输显示方式;目前彩色PDP没有专门的多路视频全电视信号接口电路, 为了更好的适应电视监控系统中多路视频全电视信号输入方式对显示器输入接口电路的需要, 提出了一种多路视频全电视信号接口电路设计方案。本接口电路可同时接收、输入多达16路的视频全电视信号, 或者输入1~16路之间的任意几路信号, 也可以只输入1路视频信号作为普通的视频接口使用。当多路视频信号输入时, 电路对这几路信号进行处理, 变换成一路视频全电视信号输出给下一级的处理电路, 多路画面在屏幕上以画面分割的方式同时显示;最多可以同时分割显示16路画面, 屏幕显示也可以随意以1、4、9、16画面显示的方式在1~16画面之间切换。
本接口电路主要由16路视频解码、多画面处理、视频编码等部分组成。图1所示是接口电路的组成框图。图1中, 视频输入1~16是视频全电视信号 (CVBS) , 这些信号通过视频解码器SAA7113 (A/D) 可转换成标准的CCIR656 YUV 4:2:2格式数据。多画面处理器AM-209M主要用来对视频解码器SAA7113的输出信号进行混合处理, 并将处理后的信号送入视频编码器SAA7121 (D/A) , 将其编码成一路全电视信号输出到彩色PDP现有的视频输入电路, 完成多画面在PDP屏幕上的画面分割显示。
SAA7113数字视频解码器用来把复合视频输入信号CVBS或亮、色分离视频信号S-VIDEO解码成标准ITU 656 YUV4:2:2格式的8位数据, SAA7113支持NTSC、PAL制式, 可自动监测50Hz、60Hz场频信号, 并可在PAL制式和NTSC制式下自动转换。芯片内部有亮度、色调、色饱和度控制电路, 并提供有I2C总线接口, 本系统通过I2C总线配置SAA7113。系统由16片SAA7113组成16路视频输入通道。解码数据输出端VPO[7:0]接在视频画面分割芯片AM-209M的Camera_n_vdin[7:0]数据线上, n∈ (1, 2..., 8) , 同时将通道1~8解调数据输出接在主片 (master) 上, 通道9~16解码数据输出接在从片 (slave) 上。
AM-209M是一种带有记录、运动检测和回放等功能的多画面实时处理芯片。支持CCIR 656YUV 4:2:2编解码数据格式和多画面、画中画、画外画处理模式;单芯片可进行9通道画面实时显示 (30帧/秒) , 两芯片可连接16通道画面并实现实时显示 (30帧/秒) ;通道信息的存取和控制通过8位并行数据接口来实现。
AM-209M芯片有2个16Mbitt SDRAM芯片接口, 一个用做显示数据缓存, 一个用做记录缓存。同时芯片内部还有SDRAM读写操作控制逻辑, 因而无需外部控制。有两个编码芯片接口, 每个芯片接口都包含8个数据线和1位clock信号线, 输出则是多个视频输入混合处理后的CCIR 656格式数据。其内部结构框图如图2所示。
当用AM-209M实现16画面分割显示时, 可用两芯片组成16个输入通道以构成主从式结构, 主片的slave管脚接地, 从片的slave管脚接VCC, 主片的记录通道信号线rec_vdout[7:0]连接到从片监视信号线mon_vdout[7:0], 主片的监视输出通道mon_vdout[7:0]作为视频画面分割器的监视输出, 从片的记录输出通道rec_vdout[7:0]作为分割器的记录输出。主从芯片信号线的连接方法见图3所示。两片AM-209M最多可组成16个画面, 速度为30帧/秒, 能满足实时播放要求。
SAA7121是视频编码芯片, 主要功能是把标准YCb Cr (CCIR 656) 或者MPEG格式数据编码成复合视频输入信号 (CVBS) 或亮色分离视频信号Y/C。SAA7121支持NTSC和PAL, 并具有Y、C和CVBS三个信号的数模转换器。基本编码函数由副载波生成、彩色调制和同步信号内插组成。SAA7121可按主动方式或从动方式工作。
本接口电路是在彩色PDP接口电路基础上增加一个多路视频全电视信号输入接口, 在不影响彩色PDP原有性能前提下, 方便实现了电视监控系统中多路视频全电视信号同时输入到一台显示器显示的需求。电路简单、成本低、性能可靠, 极大地促进了彩色PDP显示器在电视监控系统中的广泛应用。
参考文献
[1]杨磊等.闭路电视监控系统[M].第二版.北京:机械工业出版社, 2004, 2.
[2]丁玉美等.数字信号处理[M].第二版.西安:西安电子科技大学出版社, 2001, 1.
[3]余兆明等.数字电视传输与组网[M].第一版.北京:人民邮电出版社, 2003, 9.
[4]安全与自动化[J].
视频信号接口 篇2
1 信号集中监测站机上COM口的测试与故障处理
2013年7月份青岛电务段青西地区雷击灾害严重, 青西二场的信号集中监测的很多设备都受到雷击, 从路由器、交换机到信号集中监测站机, 以及各种采集机都受到不同程度的损坏, 导致了站场图上没有开关量信息和部分模拟量信息。
青西二场站场图信息是通过CTC维护机通过COM1口传输到信号集中监测站机, 遇到这种情况如何判断是采集机的故障还是信号集中监测站机的故障亦或是CTC维护机的故障呢?这时信号集中监测计算机上串口的好坏是处理此类故障的关键。判断COM口好坏只需一块小小的短路冒就能解决, 如图1。将黑色短路冒插在232COM2口的2、3针脚。打开串口调试程序, 将程序中的串口变更COM2口, 点击自动发送后, 查看数据接收板块状态:如果接收数据到说明COM2口没问题, 如果接收不到, 则COM2口损毁。也可以用此方法测试COM1口的好坏。
2 MOXA卡接口的测试与故障处理
信号集中监测计算机上除了自带的232COM口外还要连接其他设备, 最重要的莫过于MOXA卡了。MOXA卡主要分为辉煌厂家的C104HS和卡斯柯的CI134I两种型号。
2.1 C104HS接口的测试与故障处理
C104HS的4个口都是232COM口, 属于主机上232COM口的扩展, 和主机上的232COM口没有区别, 在日常故障处理时可以通过在COM口上的2、3针脚插短路冒来来判断MOXA卡四个串口的好坏。
2013年11月份胶济客专章丘客信号工区电源屏没有时实值, 而电源屏信息就是通过MOXA卡的COM3口传输到信号集中监测计算机上的, 通过上述方法测试之后, 判断得知COM3口不通信。更换COM口, 修改配置文件后立即恢复了实时值。
2.2 CI134I接口的测试与故障处理
卡斯柯厂家的MOXA卡CI134I分出的四个串口是422/485口, 4串口卡上左上角的2组指拨开关分别用作设置4个端口的工作方式和串口类型。
因为422/485的内部通信协议不同, 无法用上述方式来测试四个口的好坏, 处理与此类MOXA卡有关的故障时, 可以先将四个串口拨成相同的串口类型, 都是422或者都是485, 拨好之后用专用的串口线将两个串口对接起来通过超级终端来测试四个口的好坏。
在winxp下可以用超级终端来判断四个接口的好坏具体方法如下流程:程序———附件———通讯———超级终端, 建立两个超级终端, 选择不同的串口COM3, COM4, 保存———点击还原默认值———文件———属性———设置———ASCII码———本地回显键入的字符, 在COM3窗口随便键入字符, 在另外一个窗口COM4窗口中同步出现该字符, 说明COM3, COM4这两个串口没问题。同样也可以使用串口调试工具, 选择不同的串口, 手动发送一串字符的方法来确定。
3 CAN卡接口测试与故障处理
CAN卡的好坏判断比较繁琐, 它必须接入设备后才能判断, 在做CAN卡判断时, 应在车站天窗点内施行。当与CAN总线设备的通信全部中断时, 应检查CAN卡的好坏。检查方法:将各对接CAN总线的通信逐个断开, 看通信是否恢复, 以判断是否是某一个CAN接口设备影响了整个通信。然后将各CAN总线设备单独与主机上CAN卡连接, 检查通信是否连通, 如果通信始终不通, 在确认连线和配置无误下, 可判断CAN卡损坏。
在日常生产中, CAN卡损坏的几率非常小, 一旦出现所有与CAN通信中断, 本着处理故障应该以第一时间恢复设备正常运行为目标的原则, 首先应该做的是重启计算机, 大部分的CAN通信中断问题都可以通过重启计算机解决, 我段管内青西四场和中至站的CAN通信中断时都是重启计算机后自动恢复的。
4 网卡接口的测试与故障处理
判断网卡好坏的方法有多种, 比如在DOS里输入Ping127.0.0.1, 该地址是本地循环地址, 如发现本地址无法Ping通, 就表明本地机TCP/IP协议不能正常工作, 如果可以Ping通, 输入IPConfig来查看本地的IP地址, 然后Ping该IP, 通则网卡工作正常, 不通则是网卡出现故障。如果计算机上的是集成网卡, 则可以增加一块独立网卡, 安装驱动, 分配IP后, 连接网络, 能通则集成网卡坏。
5 结语
图像信号的以太网接口电路设计 篇3
本接口电路主要包括编码器和解码器两部分, 总体设计框图如图1所示。下面对各模块加以介绍。
为了能够处理不同格式的图像信号, 编码器具有3个不同输入接口, 图像信号输入接口模块的作用就是将各个接口输入的图像信号转变为统一的格式 (ITU-R BT.656) , 送到ADV202的图像信号接口。用一个三选一电路结构选出其中一路送到ADV202。
ADV202是由美国模拟器件 (Analog Devices) 公司推出的一款单片JPEG2000编解码芯片。如图2所示, ADV202包含一个小波变换引擎、三个熵编解码器、片上存储器系统和一个嵌入式RISC处理器, 它能够提供完整的JPEG2000压缩/解压解决方案。ADV202的专用图像信号接口可直接支持ITU-R BT.656等多种图像信号格式。输入的图像信号数据经过像素接口被送往小波引擎。小波引擎支持最高6级的9/7和5/3小波变换, 变换所得的系数写入片内存储器。接着, 熵编解码器组将这些系数按照JPEG2000标准进行编码。内部DMA提供了存储器间的高带宽传输以及各功能模块和存储器间的高性能传输。ADV202内嵌的32位RISC处理器通过固件对芯片的工作进行控制。ADV212作为ADV202的升级版芯片, 可以直接替换电路中的ADV202。
FPGA是电路的控制器, 由它对编码器和解码器的工作进行协调。采用Xilinx公司的Spartan-3系列FPGA。本电路在FPGA内搭建的微处理器系统主要包括:嵌入式微处理器Micro Blaze;两个外部存储器控制器 (EMC) , 分别用来接口ADV202和以太网控制器;一个I2C控制器, 用于EEPROM的读写及部分芯片的初始化;一个UART, 可以连接到PC机串口, 提供系统工作信息并允许对系统的工作进行一些外部控制;一个中断控制器, 响应来自各处的中断使系统正确运作。
系统中的编码器上电之后, 微处理器首先初始化图像信号输入接口模块的芯片组, 以便捕捉到输入图像信号后, 根据要求选出一路送到ADV202的图像信号接口。接着, 微处理器开始进行ADV202的配置, 通过I2C总线把存储在EEPROM里的编码固件读出来载配到ADV202中, 再把JPEG2000编码参数也写入ADV202。ADV202启动工作后, 一旦码流FIFO到达事先设定的门限值, 就向微处理器发出一个中断信号。微处理器读出码流, 打包为以太网帧, 送到以太网接口模块准备发送到网络中。另外, 微处理器还能响应来自UART的中断, 对ADV202的某些配置参数 (比如输出码流速率等) 进行修改。
以太网接口模块的核心是以太网控制器。选用SMSC公司的LAN91C111, 这是一款针对嵌入式应用的快速以太网控制器, 内部集成了SMSC/CD协议的媒体访问控制层 (MAC) 和物理层 (PHY) , 符合IEEE802.3/802.3u-100BaseTX/10Base-T规范。使用LAN91C111的好处在于它包含了MAC层, 不需要再额外购买IP核 (在EDK中, MAC层的IP核是需要单独付费购买的) , 并且节约了FPGA的资源。LAN91C111的工作控制也比较简单, 微处理器只需把以太网帧以一定格式存入发送FIFO, 它就能在网络空闲的时候, 通过网络变压器和RJ45接头把这一帧送到以太网上进行传输。
由图1可以看到, 解码器的结构与编码器几乎完全一致, 只是把图像信号输入接口模块替换为输出接口模块。输出接口模块的作用是把ADV202解码输出的BT.656格式图像信号经转换后由DVI接口送至显示器播放。在实际的硬件实现时, 把这一块集成到编码器上, 从而编解码器在一块电路板上实现, 切换功能时只需对软件进行改变。
针对图像信号在互联网上广泛传输的需要, 设计了一个基于硬件的以太网接口电路, 可以实现将图像信号接入以太网传输, 接入速度快、运行稳定。
摘要：介绍了一款接口电路, 可以直接将图像信号接入到网络上传输或处理。较详细地介绍了电路的设计思路和实现方法。本电路具有比较广阔的实际应用前景。
关键词：图像信号,网络传输,ADV202芯片,MicroBlaze处理器
参考文献
[1]姚庆栋等著.图像编码基础[M].北京:人民邮电出版社.
[2]吴乐南著.数据压缩的原理和应用[M].北京:电子工业出版社.
[3]ISO/IEC JTC1/SC29/WG1.T.800-2002, In-formation technology-JPEG2000image cod-ing system:Core coding system[S].2002.
开放型网络视频接口规范研究 篇4
随着网络视频监控的发展,产业链的分工越来越细。有的厂商专门做IPC(网络摄像机),有的厂商专门做DVS(视频编码器),有的厂商可能专门做DVR(编码存储)等,然后集成IT产品,可能是硬件产品,也可能是一套软件。为了实现不同商家生产的电子设备间的兼容,需要一套统一的标准化的网络视频接口协议规范。
为此,2008年5月,安讯士联合博世及索尼公司三方携手共同成立了一个国际开放型网络视频产品标准网络接口开发论坛,命名为ONVIF(Open Network Video Interface Forum,开放型网络视频接口论坛),并以公开、开放的原则共同制定开放性行业标准[1]。
2 ONVIF规范简介
2009年7月,开放型网络视频接口论坛正式发布了ONVIF第一版规范。2010年11月,开放型网络视频接口论坛发布了ONVIF第二版规范。2012年5月,开放型网络视频接口论坛发布了ONVIF第三版规范。该规范描述了网络视频的模型、接口、数据类型以及数据交互的模式;定义了ONVIF规范的框架结构,分为规范综述、IP配置、Web Services框架、设备发现、设备管理、事件处理和安全七个部分。
3 ONVIF规范的架构
ONVIF规范涵盖了完整XML(eXtensible Markup Language,可扩展标记语言)架构及Web Service描述语言Web Service Description Language(WSDL)定义。为了实现即插即用,规范定义了设备发现程序。规范中的设备发现机制基于扩展的WS-Discovery协议。
3.1 实现机制
3.1.1 XML架构
XML架构是用于定义和验证XML数据的内容和结构的文档,通过XML架构定义(XSD)语言定义和描述某些XML数据类型。XML架构元素(元素、属性、类型和组)用于定义某些XML数据类型的有效结构、有效数据内容和关系。XML架构还可为属性和元素提供默认值。
XML架构是以元素(Element)、属性(Attribute)和类型(Type)三者构成的,元素定义所包含的数据,属性则指定元素的特征。
3.1.2 Web Services
Web Services是在同一IP网络使用开放的、平台无关的网络服务标准的集成应用的一种标准化方法,其中网络服务标准包括XML,SOAP 1.2[第一部分]和WSDL 1.1。XML用来描述数据,SOAP协议用来规范消息传递,WSDL用来描述服务。
服务端使用XML构建WSDL服务描述文档,客户端根据这个文档生成SOAP请求,该请求被嵌入HTTP POST请求中一起发送到Web Services所在的Web服务器。Web Services请求处理器解析收到的SOAP请求,调用相应的Web Services。然后再生成相应的SOAP响应。Web服务器得到SOAP响应后,再通过HTTP响应的方式把信息送回客户端。
3.1.3 SOAP消息
SOAP(Simple Object Access Protocol,简单对象访问协议)是基于XML和HTTP的请求/响应RPC(Remote Procedure Call,远程过程调用)协议。一条SOAP消息就是一个普通的XML文档,包含下列元素:
(1)强制的SOAP Envelope元素,SOAP信封是整个文档的根元素,是必须有的元素,相当于邮寄信件的信封;
(2)可选的SAOP Header元素,是SOAP信封的第一个直接子元素,文档的头部信息,相当于信的开头部分;
(3)强制的SOAP Body元素,也是SOAP信封的直接子元素,提供一个简单的消息转换机制,包含所有的调用和响应信息,相当于信的内容;
(4)可选的Fault元素,提供处理消息时发生错误的信息。
3.2 组成框架
3.2.1 设备发现
规范中定义的接口是基于WS-Discovery标准的Web Services接口,这个标准允许使用已经存在的Web Service框架,不需要再申请新的服务或地址。服务端只提供服务地址,用户获得服务地址的同时便得到了设备的所有信息。
3.2.2 设备管理
通过设备发现服务功能,获得设备的服务地址,即设备管理服务的地址。设备服务是所有其它服务的入口点,是ONVIF标准必须支持的服务选项。设备管理服务分为设备能力、网络、系统和安全四个子模块,每个子模块可进一步细分不同的功能。
3.2.3 事件处理
事件处理是基于OASIS(Organization for the Advancement of Structured Information Standards结构化信息标准促进组织)提出的WS-BaseNotification和WS-Topics规范。这些规范都允许一个完整的通知框架的反复使用,不需要重新定义事件处理的规则,基本格式和信息交互模式。
3.2.4 IP配置
IP配置部分定义了IP配置规范的要求和建议,IP配置包括:IP网络交互能力,静态IP配置和动态IP配置,如主机名、IP地址、时间协议等。
3.2.5 安全性
这部分贯穿整个ONVIF规范,介绍了网络安全的具体要求。规范分别定义了两个不同信息交互级别上的安全机制:传输级和信息级。
规范同时也定义了以端口为基础的网络安全机制:IEEE802.1。
3.2.6 云台控制
云台控制就是PTZ控制。P、T、Z分别代表水平旋转、倾斜和变焦运动,彼此之间相互独立(如图1)。
4 ONVIF规范的未来
由于采用WSDL+XML模式,不同厂商所提供的产品,均可以通过一个统一的“语言”来进行交流。方便了系统的集成;终端用户和集成用户不需要被某些设备的固有解决方案所束缚。大大降低了开发成本;不断扩展的规范将由市场来导向,遵循规范的同时也满足主流的用户需求。XML极强的扩展性与SOAP协议开发的便捷性将吸引到更多的人来关注和使用ONVIF规范。
在安全防范、网络视频监控系统迅猛发展的今天,效率和质量的领先所带来的价值不言而喻。ONVIF规范提供了这样的潜质。
参考文献
[1]曾铮,吴明辉,应晶.简单访问对象协议SOAP综述[A].
[2]ONVIF.ONVIF Core Specification Version 2.2[S/OL].
[3]开放融合_ONVIF推动网络视频产业发展__省略_执导委员会主席JonasAnd.
[4]洞察ONVIF论坛的最新发展方向_专访ON_省略_执行委员会主席JonasAnd.
[5]开放的ONVIF标准将会赢得更多市场先机__省略_委员会主席JonasAnder.
视频信号接口 篇5
关键词：USB接口技术,信号发生器,CH375,单片机
信号发生器是一种能产生标准信号的电子仪器，是工业生产和电工、电子实验室中经常使用的电子仪器之一。传统的信号发生器是由分立元件组成的，不仅体积大、重量沉、移动也不方便，设计起来不容易实现。另外在众多的计算机接口中，USB技术日益成熟，应用日趋广泛和深入，从最初的USB 1.0到最新的USB3.0，速度在不断提升，性能也日益完善。如果能在信号发生器应用中融合USB接口技术在一些特定场合则不仅可以提高信号发生器的数据传输率，也使信号发生器使用更加方便和简捷，性能也更优越。
基于USB(Universal Serial Bus)接口技术信号发生器的设计，融合了USB接口技术的优点，更新了传统信号发生器的设计理念，使得该信号发生器具有结构简单、体积小、重量轻、价格便宜、移动方便等特点。在使用过程中用户还可以结合实际需要对仪器进行二次开发。该系统的设计基础是由于现在的USB设备集成度越来越高，容量越来越大可以将大容量数据完整地保存在U盘。这是基于USB接口技术信号发生器设计的基础，并使整个系统的更新和性能的升级更加方便快捷。
1 系统分析
1.1 系统原理分析
系统方框图如图1所示，由图1所示系统分为数据采集模块电路和数据发送模块电路两大部分组成。
数据采集模块由“USB存储设备”和“USB接口芯片-CH375”构成。工作原理是通过单片机调用CH375程序库对USB存储设备数据进行读写。然后将数据暂存于单片机的内部扩展RAM。
数据发送模块由“CPU-单片机”来完成的。主要的工作是按照特定的应用场合将USB存储设备的数据以一定的速率发送给接收方。
1.2 系统方案选择
系统设计思想应由带USB接口的数据采集模块和数据发送模块两部分组成。将USB设备连接到数据采集模块以后，通过USB接口芯片将数据读到单片机的缓冲区，经数据发送模块把数据发送出去。
因此该系统分为数据采集模块和数据发送模块两大部分。数据发送模块在硬件上只需要一片单片机，而数据采集模块要涉及到USB接口技术。所以在进行项目开发的方案选择中，不必过分考虑单片机的因素，只需针对不同功能的应用，对相应类型的不同的USB接口芯片的特性进行比较分析以选择合适的USB接口芯片。为了提高项目开发的效率，一般情况下还必须遵循以下准则：
1)需要熟悉芯片的硬件体系结构和相关的固件编程语言，以及详尽的硬件文档;2)要有良好的USB接口芯片的开发工具包，便于进行固件下载和调试的开发系统;3)要有可以提供芯片固件的范例代码，典型的USB设备驱动程序和界面应用程序等，开发人员只需在其基础上稍加修改即可使用;
4)关于USB接口芯片的价格，应尽量选择性价比最高的芯片。
总之，正确的选择是成功的开始，可以节省大量的时间和金钱，为此笔者决定选用USB接口芯片—CH375和MCS—51系列单片机(STC89C516RD+型号单片机)。首先由于南京沁恒公司推出的CH375是USB总线的通用接口芯片，支持USB-HOST主机方式和USB-DEVICE/SLAVE设备方式，可以方便地挂接到单片机/
DSP/MCU/MPU等控制器的系统总线上。外部单片机可以通过CH375按照相应的USB协议与USB设备通讯。而且CH375还内置了处理mass-Storage海量存储设备的专用通讯协议的固件，外部单片机可以直接以扇区为基本单位读写常用的USB存储设备(包括USB硬盘/USB闪存盘/U盘)。其次南京沁恒公司提供了详尽的CH375芯片资料，以及范例代码和用于读写USB设备的文件级子程序库。用户可以很方便的调用文件级子程序库对USB设备进行操作。最后从经济上考虑芯片使用者可以在南京沁恒公司的网站上对样品进行免费申请，这样即节约了成本也省掉很多时间。
2 硬件设计与实现
2.1 数据采集模块实现
由图2可以看出数据采集模块电路，它由USB接口芯片CH375和USB存储设备构成。CH375的TXD引脚通过1KΩ左右的下拉电阻接地或者直接接地，从而使CH375工作于并口方式。CH375和单片机的P0口和P2口构成了8位数据读写总线(D0～D7)和片选控制线(CS#和A0)以及中断输出(INT#)。当WR#为高电平并且CS#和RD#及A0都为低电平时，CH375中的数据通过D7～D0输出;当RD#为高电平并且CS#和WR#及A0都为低电平时，D7～D0上的数据被写入CH375芯片中;当RD#为高电平并且CS#和WR#都为低电平而A0为高电平时，D7～D0上的数据被作为命令码写入CH375芯片中。单片机可以通过CH375按照相应的USB协议与U盘通讯。
芯片的ACT#引脚用于状态指示。当U盘断开后，该引脚输出高电平;当U盘连接后，该引脚输出低电平。CH375的ACT#引脚外接串了限流电阻的发光二级管LED2，用于指示相关的状态。如果电源上电过程较慢并且电源断电后放电时间较长，那么CH375将不能可靠复位。可以在RSTI引脚与VCC之间跨接一个电容C3，同时可以减少干扰。另外退耦电容C1和C2应尽量靠近CH375的相连引脚;D+和D-信号线贴近平行布线，尽量在两侧提供地线或者覆铜，减少来自外界的信号干扰;尽量缩短X1和X0引脚相关信号线的长度,为了减少高频时钟对外界的干扰,可以在相关元器件周边环绕地线或者覆铜
一般情况，单片机在处理U盘的文件系统需要实现SCSI/UFI/RBC命令层、Bulk-Only传输协议层、USB基本传输：控制/批量和USB-HOST硬件接口芯片。但由于CH375是一个通用的USB-HOST硬件接口芯片，内置了相关的固件程序，所以实际的单片机程序只需要调用程序库处理FAT文件系统层。这样可以很方便的将数据读进来。
2.2 数据发送模块电路实现
由图3可知数据发送模块实际为STC89C516RD+单片机。因此在硬件上很简单易行只需将P1.0和P1.1用作时钟线和数据线，主要工作是在软件上实现和接收方进行对接，便以对信号的控制传输。
3 系统软件设计
3.1 软件设计思想
在对单片机应用系统进行软件设计时，经常要用到汇编语言和C语言。汇编语言它能直接操作硬件占用资源少，指令的执行速度快，程序执行效率高。但其指令系统的固有格式受硬件结构的限制很大，可移植性差。C语言有功能丰富的库函数、编译效率高、有良好的可移植性。结合C语言和汇编语言的特点本系统的软件设计采用C语言编程。
本系统的软件设计采用模块化设计的方法，整个程序主要包括主程序、CH375初始化程序、U盘初始化程序，数据采集程序和数据发送程序。主程序结构简单，初始化后调用多个子程序后形成死循环的主框架。其中还包括了各个基本操作程序如：检测程序、向CH375的命令端口写入命令程序、向CH375的数据端口写入数据程序和从CH375的数据端口读出数据程序。
3.2 程序流程图
从流程图可知程序一开始就进入了串口初始化程序设置定时器工作方式以及波特率。紧接着开始调用程序库运行CH375初始化程序设置USB工作模式。如果初始化不成功则检查操作状态错误则显示错误代码，然后测试CH375工作状态即向数据端口写入数据返回的数据应该是测试数据取反。当初CH375始化成功后接着调用U盘初始化程序，包括查询磁盘及文件状态、查询U盘是否准备好以及查询U盘容量。如果U盘初始化程序运行成功，就调用程序库开始读取卫星云图数据，否则检查操作状态,错误则显示错误代码。
由于系统并没有使用外部扩展RAM只使用单片机的内部RAM(1K字节)。一般U盘中的文件数据都很大，因而只能先读一个扇区(一个扇区为512字节)的数据到单片机缓冲区，然后开始调用数据信号发送程序把单片机缓冲区里的数据发送出去。发送完一个扇区的数据后，紧接着读取存储在U盘的卫星云图数据的第二个扇区到单片机缓冲区，再调用数据信号发送程序发送给接收方即电子应用系统。这时就进入了循环读写程序直到把数据发送完整。
4 系统调试分析
4.1 硬件调试
某些USB设备带电插入时常出现如下问题。1)单片机复位或者CH375复位;2)单片机或者CH375突然工作不正常，失去控制;3)CH375芯片的工作电流突然增大。并且持续如此，时间长了芯片发热烫手。
由于U盘内都有退耦电容，当U盘插入USB插座时，电路板必然要对其充电，使得瞬间充电电流很大(瞬间峰值可达A级)，所以导致主机端的电源电压VCC突降，这个电压突降过程可能只有几十微秒甚至几百纳秒，但是一旦被CH375电路检测到，就会被当作电源上电或者电源下电，从而有可能导致CH375和单片机被复位。另外，由于U盘插入过程引起的电压突降是一种不确定的瞬时状态，例如几十纳秒的电压突降，有可能使CH375不完全复位，并且，由于CH375的V3引脚接有电容，所以如果在U盘插入过程中，电源电压突降到2.5V以下，而CH375的V3引脚被其外接电容保持在3.5V以上，出现CH375的普通引脚电压超过电源引脚VCC的特殊情况，从而容易导致CMOS电路CH375出现大电流闩锁，芯片发热，长时间还会损坏。
出现上述问题时有如下几种解决方法。
1)给USB插座单独供电，这样，即使USB设备刚插上时存在电容充电过程，也不会影响单片机和CH375。变通方法是，将5V主电源分别通过两个独立的限流电感后(或者在PCB中电源线分开走)，一组提供给CH375和单片机等，另一组提供给USB插座。
2)在USB插座前串接限流电阻或者电感，并在USB插座电源上并联储能用的电解电容。如果用电感也可以限制电流突变，防止电源电压突降，但是用电感在USB设备拔出后，容易在USB插座中产生过冲高压，所以必须接储能电容。
3)其他临时的解决方法：(1)在USB设备与USB插座之间加入USB延长线。(2)在主电源上并联较大的储能电容，在U盘插入时提供足够的瞬时电能，减少对电源电压的影响。
本系统采用的是第二种方法在USB插座前串接阻值为2欧的限流电阻R2，在插座电源上并联储能用的电解电容C6和C7。
4.2 软件调试
在调试数据采集模块时，需要用到串口调试助手，以便监控数据能否成功的读取。在串口调试助手定义的波特率如果和程序定义的不匹配则会在计算机显示乱码，这种情况是绝对不允许发生的。由图4可知，数据采集模块的软件设计思想。首先调用程序库对CH375进行初始化，如操作成功的话接着查询U盘及文件状态，否则检查操作状态如果错误则显示错误代码，然后测试CH375的工作状态，该步骤主要是向数据端口写入数据，返回的数据应该是测试数据取反，否则CH375出错应强制数据同步。接下来的步骤是查询U盘及文件状态、查询U盘是否准备好和查询U盘容量。如果某一步骤没有执行成功，就检查操作状态如果错误则显示错误代码。否则就开始调用程序库，读取U盘的数据到单片机缓冲区。
在对数据采集模块进行调试之前，首先要对CH375芯片的数据端口和命令端口以及单片机内部扩展RAM进行地址分配，否则是不能对芯片进行成功操作。由于CH375是工作在USB总线上其CS#端口是不能直接接地，因此将该端口和A0端口分别接在单片机的P2.7和P2.0上。对于没有用到的地址可以至1也可至0，一般情况是将命令端口最后一位至1，数据端口最后一位至0以便区分。
当调用数据采集模块完成一个扇区的数据采集以后，接着调用数据发送模块程序。在发送数据信号时只需单片机的两个I/O口作为时钟线和数据线。数据流的格式是没有起始位和停止位的，所以不能用串口发送数据。
因此发送数据可以这样：从单片机的缓冲区读一个字节，当时钟信号来一个高电平就发送一个D7位，低电平不发送。当下一个时钟信号高电平来到时再发送这个字节的D6位，然后进入8次循环直到把一个字节发送完整。当发送完成一个字节后，紧接在发送第二个字节。这样依次循环直到把缓冲区里的数据发送完整。
由图5可知当初始化完成后就进入到了中断服务程序并开始发送数据。首先判断单片机缓冲区里的数据是否发送完成，否则开始发送缓冲区里的第一个字节。由于接收方用一个8位移位寄存器接收，所以得将一个字节的D7～D0位依次发送，当把一个字节的8bit发送完成后。接着判断是否把缓冲区里的数据发送完成，否则进入循环发送U盘数据信号。当把单片机缓冲区里的数据发完之后，就调用数据采集模块程序读取存储在U盘里数据。
这里需要说明，由于用到了时钟线和数据线但并不意味着就必须使用I2C总线。本系统发送数据只需一片单片机就可以实现数据的发送。因此硬件电路很简单这对于节约硬件成本，降低系统的复杂性，提高系统的可扩展性有很大的优势。
5 结束语
综上所述本系统只需应用到常用的MCS-51单片机和USB接口技术就能设计出简单易行的数据信号发生器，通过系统方案的整体设计以及调试，可以实现所需数据信号的采集与发送。该系统能够读写U盘的数据，并以一定的速率通过I/O口发送给接收方。比起体积大重量沉、移动不够方便、不具备用户对仪器进行定义及编程的功能的普通信号发生器的确有许多优点。
参考文献
[1]戴佳,戴卫恒,刘博文.51单片机C语言应用程序设计实例精讲[M].2版.北京:电子工业出版社,2009.
[2]萧世文.USB 2.0硬件设计[M].北京:清华大学出版社,2003.
[3]何为民,潘仕彬.计算机组成与嵌入式系统[M].北京:北京航空航天大学出版社,2007.
视频信号接口 篇6
在高速信号采集设备中,高速采集和实时数据的存储是一对固有矛盾。特别是在一些强调便捷性的场合中,这个问题愈发突出。该问题与设备接口、数据存储介质和控制方式三个方面相关[1,2,3]。目前数据采集系统的接口方式很多,如RS 232串行口、并行口、ISA总线、PCI总线、PXI总线、USB等。RS 232明显满足不了速度的要求,PCI总线和PXI总线速度快,但是该接口方式通用性比较差,软件复杂,不易实现。USB 2.0传输速度可达480MSPS,支持即插即用,方便快捷,通用性强[4]。数据存储介质多采用硬盘。硬盘具有体积大,容量大的特点。然而NAND FLASH具有体积小,速度快,操作方便的优点。
采集控制多采用虚拟仪器设备,这类设备需要使用电脑,功能强大,还需要操作系统的支持。采用FPGA作为控制核心,具有体积小,灵活等特点。所以采取USB和FPGA及NAND FLASH的采集设备具有灵活、便捷、高速的特点。采取间断性的采集方式能够很好地解决高速采集与实时数据存储之间的固有矛盾
1 采集设备系统设计
该系统能够实现最高采样率80 MHz,其采样宽度为14位,输入电压峰峰值为2 V,最大存储容量为2 GB。该系统由6大部分组成,分别是模/数转换单元、缓存单元、USB传输单元、数据存储单元、总控制单元、系统的电源设计。系统框图如图1所示。
1.1 模/数转换单元
A/D转换的最高采样率为80 MSPS,输出为14位的二进制补码数据。芯片支持差分模拟信号的输入,并且输出CMOS兼容电压。
1.2 缓存单元
由于前端A/D的最高采样率为80 MSPS,因此需要先对数据进行缓冲后才能将数据不丢失存储;又因为要满足最高采集1 MB的连续模拟信号,且不丢失数据因此缓存的容量至少为采用的异步型SRAM IS61LV51216,存取时间为10 ns,单片容量为1 MB,故满足了这个要求。
1.3 数据存储单元
按便携式采集不能采用磁介质存储设备,同时还需要较存储容量,因SAMSUNG公司的K9K8G08UOA芯片作为存储芯片具有体积小,重量轻,单片容量8 Gb等特点。并且可以更换为单片64 Gb的NAND FLASH芯片实现目前8倍存储容量的升级,故采用它。
1.4 USB传输单元
采用USB接口[5,6]进行数据传输具有方便、灵活的特点。采用CY7C68013 USB控制芯片容易实现将采集后的数据传输到电脑。
1.5 总控制单元
总控单元采用2片FPGA作为采集存储的控制核心,型号为EPC2C8208。总控制单元负责控制协调模/数转换单元、缓存单元、数据存储单元以及USB传输单元之间的数据传输,以实现系统的整体设计功能[7]。
1.6 系统的电源设计
在整个系统中利用5 V为直接输入电压(5 V电压可以是电压源输入的也可以利用USB总线供电),利用电源转换芯片LT 1764-3.3得到3.3 V电压,用PTH05000得到1.2 V电压。
2 采集设备系统工作模式
该采集系统采取数据导入和采集两种工作模式;两种工作模式独立工作方式来降低系统复杂度,采集模式在采集控制按键按下后开始信号采集,数据存储完成后进行LED报警表示采集完成;数据导入模式中存储的数据从FLASH中向计算机中导入,导入完成后提示。采用SRAM和FLASH双乒乓的方式进行工作模式.系统实现最大的信号的吞吐率。图2,图3分别为2种工作模式的流程。
3 系统软件实现
软件部分分为FPGA读/写FLASH及SRAM软件模块、CY7C68013进行USB传输软件模块、人机接口上位机软件模块三个部分[8,9]。
3.1 FPGA读/写FLASH及SRAM软件模块
该功能利用VHDL语言产生,模块主要由SRAM读/写、FLASH读/写及读/写切换3个部分组成。时序如图4所示。
3.2 CY7C68013固件程序模块
固件程序主要负责初始化工作并完成相应的配置。其程序框架如图5所示。
3.3 上位机软件模块
本设计中上位机的应用程序利用VC++6.0来开发,它通过驱动程序完成对外设的控制和通信,当程序启动后自动查询是否有设备连接如果有则用CreateFile()系统函数打开此设备,获得该设备在操作系统中的句柄(HANDLE),然后通过该句柄用DeviceIO-Control()系统函数向驱动程序发送控制字。驱动程序根据控制字向硬件层发送IRQ并与设备通信[10]。
4 实际效果
该测试时钟和信号均由信号源输入。采集完毕后通过USB将数据上传到电脑,并用Matlab进行波形显示。
图6给出输入信号频率分别为1 MHz和80 MHz时实际采样存储后的仿真波形,2幅图的输入电压幅度相同(-0.5～+0.5 V),采样后的数值大小不同,因为输入信号频率的变化引起传输通路阻抗的改变,从而使实际A/D输入端的电压发生变化,所以数值不同。
5 结语
经过最终测试,该系统最高采样率为80 MHz。能够采集存储的正弦波信号对以下信号采样不丢失。2G BYTE的数据存储,灵活的通过USB接口上传到电脑上,以实现对数据的分析。并且体积轻小、便于携带。系统在设计之初考虑了系统的可扩展性。可扩充为2片16位的SRAM和4片NAND FLASH芯片,这样只要在软件方面修改,就可以实现两路的乒乓FLASH存储,这样采集及存储的效率还会提高1倍。并且如果将板上的NAND FLASH用同一系列的更大容量芯片来代替可进一步提高存储容量。
参考文献
[1]李旭,秦丽.基于FPGA和USB 2.0的高速信号采集系统设计[J].科技信息,2006(5):23-24.
[2]肖忠祥.数据采集原理[M].西安:西北工业大学,2003.
[3]李凯.海量存储技术[J].有线电视技术,2006(10):65-71.
[4]戴方兴.存储接口与海量存储技术概览[J].红外,2003(6):22-27.
[5]周立功.USB 2.0与OTG规范及开发指南[M].北京:北京航空航天大学出版社,2004.
[6]萧世文,宋延清.USB 2.0硬件设计[M].北京:清华大学出版社,2006.
[7]罗朝霞,高书莉.CPLD/FPGA设计应用[M].北京:人民邮电出版社,2007.
[8]李金平.电子系统设计[M].北京:电子工业出版社,2007.
[9]王诚.Altera FPGA/CPLD设计[M].北京:人民邮电出版社,2005.
视频信号接口 篇7
TI公司推出的DM6446芯片在视频处理领域被广泛的使用,其基于ARM+DSP双核架构,同时具备了通用处理器(GPP)和专用数字处理器(DSP)的功能[1]。它的视频处理子系统(VPSS)同时包含了视频采集的接口——视频处理前端(VPFE),以及视频显示的接口——视频处理后端(VPBE),这也是其能够在视频处理领域崭露头角的重要组成部分[2,3]。DM6446能够同时支持标准时序PAL/NSTC制式的数字和模拟视频输出,也支持非标准模拟VGA显示接口[4],但这些模式的视频输出的分辨率都较低,不适用于需要大分辨率显示的场合。
要让其支持高清显示,就必须通过编程配置,实现高清显示所需的时序控制信号。DM6446支持并行的24位RGB888视频数据输出,经过外部芯片编码转换后送给显示器显示。这里采用的编码芯片是TFP410,它接收并行的图像数据以及同步控制信号,经过编码转换后,按照DVI标准传输给显示器进行显示[5]。
文中第1部分介绍了高清数字视频接口设计的整体结构;第2部分介绍了TFP410的配置和使用方法;第3部分介绍了实现高清数字显示所需的VENC的参数配置方法,同时结合OSD窗口配置给出了实际的高清数字视频显示结果。
在目标板上,720P(1 280×720@60 Hz)、1 080P(1 920×1 080@60 Hz)以及WUXGA(1 920×1 200@60 Hz)分辨率的数字视频显示都能够稳定运行,说明这里提出的高清数字视频显示接口设计方案是正确、可行的,对基于DM6446高清数字视频显示应用具有重要参考意义。
1 高清数字视频显示接口整体结构
整个DVI高清数字视频显示接口的结构如图1所示,主要可分为DM6446的VPSS接口部分以及DVI驱动器TFP410接口两部分。
VPFE从外部采集到视频数据后存储于DDR2中的指定位置,VPBE中的在屏显示模块(OSD)也在DDR2中有对应的缓冲区,这些模块与DDR2之间的数据传输都有专门的读写逻辑控制,以保证数据的传输带宽满足系统要求。对于高清显示的支持,主要是对VPBE中的视频编码模块(VENC)的时序控制部分的正确配置,包括VENC时钟、OSD时钟和输出给TFP410的像素时钟,以及视频的行同步、场同步信号等,这些在后面会有具体介绍。
TFP410主要起到视频数据编码的作用,将前面由VENC输出的图像数据以及同步控制信号经编码后用差分串行的方式(T.M.D.S)传输给显示器,这可以保证数据在传输过程中的抗干扰能力。同时,TFP410包含有一个I2C接口,使得DSP可以通过它配置DVI驱动器的工作模式。在系统上电后,TFP410能够检测到显示器是否连接,这样DSP便可以通过检查相应的状态位来决定是否发送视频数据。
2 TFP410的工作模式配置
TFP410支持的最高像素时钟为165 MHz,能够满足高清数字视频显示的需求,其总共有两种配置方法:引脚直接配置法和I2C配置法。采用引脚直接配置的方法,上电后芯片可以直接工作在既定模式下,但是功能比较单一,工作模式不够灵活。采用I2C配置的方法,便可以根据需要调整芯片的工作模式,包括数据采集的时钟沿、数据位宽、数据采集延时等。通过读取TFP410中的相关状态寄存器,DSP端的应用程序还能够获得图像传输的相关信息,包括水平、垂直全局分辨率,以及显示器是否连接等。
TFP410的I2C可访问寄存器共有256个,其中绝大多数是保留使用的,在实际使用中,需要操作的寄存器更是少数。在这里,只需配置寄存器CTL_1_MODE、CTL_2_MODE、CTL_3_MODE即可,其他的都可以按照默认配置,一般情况下无需改变。设置CTL_1_MODE.PD#=1使芯片从节电模式恢复到普通模式;设置CTL_、使能行、场同步信号输入,设置CCTL_1_MODE.TDIS=0使能芯片T.M.D.S电路输出。CTL_2_MODE主要用于主机检测显示器状态,而CTL_3_MODE则主要负责数据采集过程中的时延控制。对TFP410的基本配置流程如图2所示。
在图2中,仅仅是列出了必须配置的寄存器,其余寄存器可以不用修改,一般不影响使用。配置CTL_1_MODE=0x37,使器件工作模式为:24位数据宽度、单端像素时钟(VCLK)输入、在VCLK上升沿采样输入数据。配置好TFP410后,DM6446只要按照高清数字视频的标准时序输出相应的图像数据和同步控制信息,就能够将OSD上的内容通过DVI接口显示到LCD显示器上。
3 VENC及OSD配置
3.1 VENC配置
当VENC工作在标准模式(Standard Mode)下时,只能够输出标准的PAL/NTSC同步时序,在此模式下输出的画面分辨率最大只有720×576,这在许多场合已经不能满足使用需求。其实VENC本身能够支持的画面分辨率远不止于此,只是若要输出大分辨率的画面,就必须自己编程产生视频同步控制时序,也即让VENC工作于非标准模式(Non-standard Mode)[6,7,8]。
VENC主要由3大块组成:模拟视频编码模块(数模转换DACs)、数字视频输出模块(数字LCD控制器)以及时序发生器()。其中,模拟视频编码模块只能工作于标准模式下,因此,在配置输出非标准模式下的数字画面时,应该禁用DAC。对于数字LCD控制器部分的编程,主要是设置输出图像数据的格式(并行24位RGB888)以及配置输出LCD_OE(数据输出使能)指示信号。而对时序发生器的编程配置,则是输出高分辨率数字画面的关键所在,整个VPSS的时钟分布控制结构如图3所示。
根据VESA DMT标准,显示1 080P画面所需像素时钟[9]为148.5 MHz。从图3可以看到,VPSS的时钟共有4个来源可以选择:其中MXI为芯片主要输入时钟,其频率仅有24 MHz,不能满足要求;PCLK是由外部输入的视频采集时钟,在这里也不适用;VPBECLK是专门的辅助时钟输入,而PLL2_divider1是内部倍频时钟,这两者经过配置都可以在高清数字视频显示接口设计中使用。在这里,主要是采用PLL2_divider1时钟。由PLL2提供给VPSS的时钟与输入时钟的关系如下所示[10]:
通过配置锁相环PLL2控制器的PLLM=21,DIVID-ER1=3,便可以得到148.5 MHz的像素时钟。通过寄存器VPBE_PCR.VENC_DIV位可以选择VENC_CLK是否为VPSS_CLK的一半,当VENC_DIV=1(需要VPSS_CLKCTL.DACCLKEN=1)时,输入时钟将被2分频,VENC_CLK变成74.25 MHz,这正好是显示720P画面所需的像素时钟。而且,148.5 MHz的像素时钟也能够同时支持WUXGA画面的显示。相同的时钟输入能够同时满足多种高清分辨率图像的显示要求,这就为不同显示分辨率间的切换提供了编程上的便利性。
输出给TFP410的像素时钟VCLK,以VENC_CLK为基准,可以通过时钟样式寄存器VENC_DCLKPTNn以及VENC_DCLKPTNn A(n=0~3)自定义自己的输出波形和周期,可配置的波形周期为64位。从图3中可以看到,整条VCLK输出链路还受内部使能位VCLKE、极性控制位、以及输出管脚三态控制的层层控制。要输出时钟,则必须正确配置所有的控制位。在这里,通过配置,使得输出时钟VCLK与内部VENC_CLK相等,时钟的流向如图3中的加粗黑实线所示。
经过DCLK的配置,已经能够得到显示720P,1 080P、WUXGA画面所需的74.25 MHz及148.5 MHz的像素时钟VCLK。VENC在VCLK的上升沿输出图像数据,不过由于实际传输的数据有些是用于视频消隐的,必须有相关信号来指示有效视频数据的范围,这就是视频同步时序信号。视频同步主要有行同步(HSYNC)和场同步(VSYNC),具体定义可以参见相关文档[3]。最后,依据VESA DMT标准和实测结果,得到的整个VENC相关寄存器配置情况如表1所示。
表1主要给了在只提供148.5 MHz像素时钟情况下,要实现720P,1 080P和WUXGA分辨率画面显示,VENC所必须配置的寄存器的值。按照表中的参数进行设置后,输出时钟VCLK、编码时钟VENC_CLK以及窗口时钟OSD_CLK三者相等。VPBE_PCR可用于配置时钟频率在74.25 MHz和148.5 MHz之间切换,以满足在720P和1 080P(或WUXGA)显示分辨率下系统对编码时钟的需求。
3.2 OSD配置
经过VENC的配置,系统已经支持高清数字视频的输出,由于VENC编码数据来自于OSD模块,所以要输出有效数据,还必须对OSD模块进行配置。DM6446的OSD模块共支持两个视频窗口VIDWIN0/1和两个位图窗口OSDWIN0/1,还有透明矩形光标窗口(Regular Cursor)。其中,视频窗口VIDWIN0作为所有窗口的画布窗口,其他所有窗口的显示范围都必须在此窗口内,而且在显示其他窗口之前也必须使能VIDWIN0。所有的OSD窗口都有独立的使能控制位,当所有的窗口都不使能时,VENC将只显示OSD中由寄存器MODE.BCLUT、MODE.CABG指定的背景色。
OSD窗口位置的确定与VENC中的同步时序有关。所有窗口的基准位置为(BASEX,BASEY),同时利用(xxx_XP,xxx_YP)来确定相对位置。一般的,设置BASEX=HSTART,BASEY=VSTART,这样,窗口的基准点便与显示器的左上角零点对齐。由于VIDWIN0是所有窗口的画布窗口,因此在实际使用中使该窗口的大小与VENC中指定的显示分辨率相等,从而使VIDWIN0完全覆盖整个显示器屏幕。
视频窗口和位图窗口在DDR2 SDRAM中都有对应的缓冲区用于保存窗口中的像素数据,缓冲区的起始位置由xxx_ADR指定,窗口数据行偏移量由xxx_OFST指定。起始位置寄存器xxx_ADR的值是可以动态改变的,并且改变后的值只有在下一帧同步信号(VSYNC)到来时才起作用,这样我们便可以在内存中开辟多个窗口缓冲区,以增加窗口的显示效率。这里配置OSD窗口主要是为VENC提供显示数据,其他有关OSD模块的配置可以参考其说明文档[3],这里不赘述。
3.3 实际显示效果
在实际显示OSD窗口的过程中,要保证VIDWIN0的分辨率不超过VENC中显示的有效分辨率(HVALID x VVALID),而其他所有OSD窗口的范围都不能超出VIDWIN0,否则将会导致画面显示不正常。虽然VENC输出分辨率已经能够达到1 080P和WUXGA,但在这个高清分辨率显示下,只有VIDWIN0能够用于视频显示,其他窗口必须保持关闭状态,这主要受制于OSD模块的传输带宽。而在VENC配置为720P分辨率的情况下,能够稳定实现多个窗口同时显示,如图4所示。
在这里,VIDWIN0、VIDWIN1、OSDWIN0的大小分别为1 280×720,800×600和640×480,像素格式分别为3字节RGB888、2字节的YUV422和2字节的RGB565。此时显示器显示的行同步信号频率为45.2 k Hz,帧同步频率为60.2 Hz,分辨率为1 280×720,说明高清数字视频显示接口工作正常,能够稳定实现在高分辨率下的多窗口同时在屏显示。
4 结语
利用DM6446的数字视频输出接口,搭配DVI驱动芯片TFP410,通过对芯片内部时钟以及视频编码模块(VENC)时序发生器的正确配置,实现了电路结构简单、配置灵活的高清数字视频显示接口。在目标板上,这里提出的高清数字视频显示接口方案能够稳定显示720P、1 080P及WUXGA分辨率的画面,说明该方案易用、可行,具有实用性,对于扩展基于DM6446的数字视频显示接口具有重要参考意义。
参考文献
[1]Texas Instruments.TMS320DM6446 digital media system on chip[R].USA:Texas Instruments,2010.
[2]Texas Instruments.TMS320DM644x DMSoc video processingfront end(VPFE)user’s guide[R].USA:Texas Instruments,2010.
[3]Texas Instruments.TMS320DM644x DMSoc video processingback end(VPBE)user’s guide[R].USA:Texas Instruments,2011.
[4]周永录,姚寒冰,代红兵,等.一种基于DaVinci DM6446的非标准VGA接口设计与实现[J].计算机应用研究,2008,25(12):3841 38-43.
[5]Texas Instruments.TI PanelBus digital transmitter[R].USA:Texas Instruments,2011.
[6]王艳艳,郅晨,张俊业.基于TMS320DM6446的数字视频输出显示技术的设计与实现[J].计算机工程与设计,2009,30(4):811-815.
[7]张彦龙.基于DM6446的立体图像显示系统和视频捕捉系统的设计与实现[D].天津:天津大学,2007.
[8]GONZALES Juan,FRAGER Neal,LINK Ryan.Digital videousing DaVinci SoC[R].USA:Texas Instruments,2007.
[9]VESA.Proposed VESA and industry standards and guidelinesfor computer display monitor timing(DMT)[S].[S.l.]:VESA,2008.