电路功耗（精选7篇）
电路功耗 篇1
0引言
功耗对于集成电路的进一步发展起着至关重要的作用,尤其对于集成电路更加精密化的设计来说,如果功耗问题难以解决,那么对于更精密更微小的集成电路的研制是个非常大的阻碍。因此,对集成电路的功耗估计和降低电路功耗问题已经在各个领域中得以开展。本文在介绍了集成电路的功率损耗研究背景下,首先对低功耗技术的应用进行了诠释,进而介绍了集成电路总功耗的估计方法,最后介绍了在集成电路上进行低功耗设计的方法。
1 低功耗技术综述
系统中的功率损耗大多是由于集成电路的的工作时的功率损耗,它主要包括集成电路的供电电压,工作频率,电路性能,外部环境,接口技术等。
系统的功率效率取决于软、硬件设计决策与应用系统工作性能的匹配程度。低功耗机制并不只是针对电池供电设备的设计约束条件,它也是许多高性能有线系统的一个主要考虑因素。在嵌入式设计中使用的处理器的功耗可能只占系统总功耗预算的较小一部分,但你对系统和软件体系结构的抉择可能会对总的处理性能、功率消耗和电磁干扰(EMI)性能产生重大影响。对电池供电的系统而言,较低的总功耗可能意味着你的设计得益于更长的电池寿命,亦即能使你选用较小的电池来减少系统的体积、重量和成本。
对一些系统来说,通过降低功率的损耗可以减少系统对散热的过度依赖,这种系统通常自身不会发出很多的热量。这种系统不仅放出的热量少而且发出的噪音也会很少,这是由于这些系统对风扇散热的需求较少,因此其风扇的功率相对较小,从而使得不会发生大风扇造成过度噪音的状况。这些系统在功率达到最高点的时候功率损耗小,能够承受高功率对器件承受力的影响,从而增强系统的性能。
集成电路的功耗可以分为静态功耗和动态功耗。静态功耗是指在集成电路不工作时发生的功率损耗,尽管电路在静止状态下产生功率损耗较小,但是由于系统中电路数量庞大因此不容忽视。尤其对于长时间处于不工作状态的系统中,其静态功耗的积累变得不可忽视。静态功耗的原因是三极管PN结反向偏置产生的漏电流,在PN结上产生功率的损耗。虽然漏电流很小,但是由于集成电路中大量的反向偏置产生的漏电流的累积,有可能造成器件的发热。降低漏电流大小的方法是完善器件的工艺处理以及降低器件的供电电压,例如现在大多数器件都采用3.3V以取代传统5V供电电压。这些漏电流广泛存在于系统的核心芯片以及外围电路中,对核心芯片的主要影响是造成芯片的过度发热,可能造成工作状态的错误,对外围电路的功率损耗则会造成系统整体上的功率损耗,造成能源的浪费。动态功耗指的是电路在工作过程中产生的信号的变化引起,动态功耗与系统的供电电压,频率等有关。在长时间处于运行中的系统中动态功耗占主要部分,静态功耗可以忽略,动态功耗可以用P=CFU来进行粗略的计算,这其中C是开关电容,F为开关频率,U是电源电压。动态电容在系统中是由系统自身所影响,主要由系统的生产工艺水平造成的,当系统硬件部分已经成型后,基本不可能发生根本性的变化。而电源电压对动态功耗的影响较大,随着电源电压的提升,动态功耗呈现出直线型的提高。并且随着系统开关频率的提高,在单位时间内工作次数的增加也会造成系统动态功耗的提高。
2 集成电路功耗估计
集成电路功耗估计可以用下式表示 :
( 3-1)
其中,P为集成电路总功率的损耗,C是系统的节点电容, UDD为集成电路系统的供电电压,f为系统的工作频率,
是系统状态切换的参数,即单位周期内系统状态变化的平均次数,QSC 为每次转换过程中瞬间发生短路时电流中含有电荷的数量,Ileak 为系统开关管的漏电电流。
在公式 (3-1) 中,代表电路的工作状态发生变化时产生的功率损耗,也就是节点电容在状态变化时对电流中电荷的充放电造成的功率消耗的大小,尤其在工作状态变化频繁的工作电路中,这种由于工作状态变化产生的功率损耗占了主要的部分 ; 指的是系统发生短路时产生的功率损耗,这是由于系统发生短时的二极管或者三极管PN结瞬间导通产生的损耗,尽管这部分损耗发生的时间很短暂,但是由于短路电流很大,因此此损耗也不可忽视。指的是系统泄漏电流造成的损耗,也就是系统的静态损耗,在系统工艺水平基本固定的前提下,考虑降低系统的供电电压,尤其在长时间处在静态状态下的系统中,这种静态损耗不可忽视。由上面的分析我们可以知道,若是想降低集成电路的动态损耗,一方面可以通过降低节点电容和系统供电电压的大小、并且在不需要特别精密的计算的前提下降低系统的工作频率,另一方面可以通过降低系统节点的阈值,从而在静止状态下降低系统的静态损耗,尤其是系统泄漏电流无法很好预测和控制的前提下。通过对这些参数进行改善,可以有效地控制集成电路的功率损耗,因此低功耗集成电路的设计的根本目的是对这些参数进行有效的设计。
3 集成电路低功耗设计的策略
集成电路低功耗的设计是一个综合性的问题,需要将系统分成多个层次,大的方面分为软件和硬件层,在硬件层又可以分为多个层次,进而在系统各个层次中通过使用不同的策略降低损耗,并且各个层之间通过配合从整体上降低系统的功率损耗,从而达到提升系统性能的特点。下面介绍一些基本的低功耗设计的方式 :
(1) 尽可能的降低系统芯片或者电路的面积和性能,通过系统指令的并行运行以及模糊控制从而在软件上对性能做出弥补,从而降低由于面积过大造成的系统功率损耗 ;
(2) 在系统时钟上,关闭不使用的模块时钟,这些不参与系统正常运行的模块的时钟应该在系统初始化的时候尽可能的关闭 ;
(3) 由于可编程逻辑电路在功率损耗上要远远大于系统中专用的模块电路,因此尽可能的使用专用的电路进行功能的实现 ;
(4) 对软件算法进行优化,尤其对循环较多的算法进行优化可以降低对系统硬件的依赖 ;
(5) 开发新的集成电路产品工艺,从根本上解决由于工艺设计上的缺陷导致的电路的损耗过大。
在系统的工艺级别上,我们通过降低集成电路的体积,不仅能够对使用者来说有着更好的体验,更为系统的功耗降低加大了可能,但是这对系统实现其本来的功能提出了更高的要求。对系统集成度的增加使得系统中芯片数量减少或者数量降低,从而达到降低功耗的目的。与此同时,系统集成度的提高使得系统中线路损耗降低,进一步减少了总功耗。上述两个方法是在系统集成度提高的前提下进行的。然而对于系统的供电电压的降低仍然能够有效地降低系统功耗,然而这种降低系统工作电压的方式需要进一步研制出体积更小的电平转换电路。除了系统工作电压外,二极管阈值电压的改进也是一个新的目标。到现在,大多数集成电路的阈值电压都设定在0.7V至1.0V之间,这种高阈值的电源造成了开启功率损耗的增加。在5V的工作场合中,这种高阈值电压可以降低漏电流的消耗,从而降低静态功耗,而且在抗噪声干扰上有着独特的优势。然而在3.3V以及更低电压的工作场合中,0.7V显然已经造成了过多的功率损耗,并且在抗噪声干扰方面已经超过了限制,目前对降低二极管阈值电压的研究已经有许多研究成果。
4结论
本文针对集成电路低功耗进行了全面的分析,通过对功率损耗的产生以及功率损耗对集成电路的危害,提出了集成电路功率损耗的估算方式,并且给出了估算的公式,可以通过最快的速度对集成电路功耗进行估算。文章的最后提出了集成电路降低功耗的措施,给出了降低功耗的目标和方向。
超低功耗集成电路技术研究 篇2
一、现有的集成电路的超低功耗可测性技术
在集成电路的发展进程中, 超低功耗集成电路的实现是一项综合工程, 需要在材料、电路构造及系统的功耗之间进行选择。可测性技术所测试出的数据影响制约着集成电路的发展。但随着集成电路在不断发展过程中趋于形成超大规模集成电路结构, 这就导致在现有的测试技术中, 超大规模的集成电路板容易过热而导致电路板损坏。现有的超低功耗可测性技术并不能满足对现有芯片的测试, 并不能有效地通过对日益复杂的集成电路进行测试, 因此在对超低功耗集成电路技术进行研究的同时, 还要把握现有的集成电路的超低功耗的可测性技术不断革新, 以摆脱现有测试技术对集成电路板发展的制约[2]。
二、超低功耗集成电路研究发展方向
2.1 现有的超低功耗集成电路技术
在实际的操作过程, 超低功耗集成电路是一项难以实现的综合性较强的工程, 需要考虑到集成电路的材料耗能与散热, 还要考虑到系统之间的耗能, 却是往往在性能和功耗之间进行折中的选择。现有的超低功耗集成电路大多是基于CMOS硅基芯片技术, 为了实现集成电路的耗能减少, CMOS技术是通过在在整体系统的实现设计, 对结构分布进行优化设计、通过对程序管理减少不必要的功耗, 通过简化合理地电路结构对CMOS器材、结构空间、工艺技术间进行立体的综合优化折中。在实际的应用工程中, 通过多核技术等结构的应用, 达到降低电路集成的耗能, 但是睡着电子原件的不断更新换代, 使得现有的技术并不能达到性价比最优的创收。
2.2高新技术在超低功耗集成电路中的应用
随着电子元件的不断向纳米尺度发展, 集成电路板的性能得到了质的飞跃, 但是集成电路芯片的耗能也变得日益夸张, 因此在集成电路板的底层的逻辑存储器件及相关专利技术、芯片内部的局域之间的相互联通和芯片间整体联汇[3]。通过有效的超低功耗的设计方法学理论, 进行合理的热分布模型模拟预测, 计算所收集的数据信息, 这种操作流程成为超低耗解决方案中的不可或缺的部分。
现在的主要的超低功耗技术有, 在集成电路的工作期间采用尽可能低的工作电压, 其中芯片的核电压为0.85V, 缓存电压0.9V。通过电压的有效控制能够减少电路集成技术所运行期间所造成的热量散发, 从而导致芯片过热。对非工作核的实行休眠的栅控功耗技术, 减少芯片的运作所需要承受的功。通过动态供电及频率技术对集成电路芯片进行有效的控制节能。为了实现超低功耗集成电路, 需要从器材的合理结构、对电路元件材料的选择、空间上的合理分配等多个层次进行努力。通过有效地手段减少芯片在运作过程中所存在的电力损耗, 从而降电能功耗在电路总功耗中所占的比例, 这样能够将集成电路板的耗能有效地控制。利用高新材料形成有效的多阀值CMOS/ 功率门控制技术, 对动态阀值进行数据监控, 可以有效地减少无用的做功, 有效地减少器件泄漏电流。通过对多门学科知识的应用实践及高新材料的实际应用, 能够有效地进行减少集成电路的功耗。
三、结语
综上所述, 在集成电路的发展进程中, 超低功耗集成电路的实现是一项综合工程, 需要在材料、电路构造及系统的功耗之间进行选择, 但往往在性能和耗能之间做出折中选择, 这就导致了集成电路的利用不能达到最大。随着高新技术和材料的应用, 有效地控制住了无用电流做功的损耗, 但该项技术尚不成熟, 并没有得到广泛应用。因此在超低功耗集成电路的技术研究过程中还有很长的路要走。
参考文献
[1]B.Zhou, Y.Z.Ye, X.C.Wu, Z.L.Li.Reduction of test power and data volume in BIST scheme based on scan slice overlapping[M].in IEEE International Symposium on Circuits and Systems.2009:2737-2740
[2]何蓉辉等, 一款通用CPU的存储器内建自测试设计[J].同济大学学报, 2002年10月, 30卷10期, 1204~1208.
电路功耗 篇3
根据CMOS电路功耗的分类, 本章主要介绍动态功耗和静态功耗两个方面的功耗估计和低功耗设计技术的发展趋势, 最后介绍了与低功耗相关的一些技术, 当前低功耗设计技术的研究内容主要包括功耗估计和功耗优化两大部分, 但两者又有紧密联系。为了进行低功耗设计, 就必须对己设计出的电路进行平均功耗、最大功耗估计, 这是进行低功耗设计的前提和基础。而功耗优化是低功耗设计的最终目的和衡量标准。对于指定功能的电路, 必须针对电路功耗进行反复优化, 直到电路的功耗满足要求为止。
首先介绍下功耗估计:功耗估计是指通过一定的方法和工具, 在芯片实现前预先得到电路功耗的预计值。目前主要有平均功耗估计和最大功耗估计两大领域, 前者主要影响着移动设备电池的成本和使用时间, 后者则直接影响到电路的可靠性、封装成本及电池的性能。由于电路规模越来越大, 如何快速而准确地估计出电路的功耗是一个非常重要的研究课题。
基于模拟的方法通过选取大量的输入向量对电路进行模拟, 求得具体功耗值, 取其平均值作为估计值。只要模拟时间足够长, 就可以得到非常高的平均功耗估计精度。但这种方法的缺点是对于大规模电路, 无法在较短的时间内, 得到满意的平均功耗估算精度, 因此应用的关键是如何对较少的向量快速地进行模拟, 得出相对准确的功耗估计值。当前较多的是利用法和遗传算法, 虽然比较准确, 但仍需要耗费大量的时间。
非模拟的方法是通过产生一些关于电路的确定的或随机的信息来计算电路功耗, 如基于统计的方法、自动测试图样法等。这些方法虽然在速度上有明显的改善, 但在准确性上却稍有逊色。
如何在电路设计的不同层次上对其功耗进行快速、准确地估计仍然是集成电路设计中的一个热点和难点问题。很多软件公司都推出了功耗估算的工具, 主要针对寄存器传输门、门级和晶体管级的电路功耗估算, 精确度各有差异, 但目前为止都只能较为精确的估算动态功耗, 对静态功耗基本上直接引用工艺库中数据, 精确度很低。
2 CMOS电路功耗设计的基本理论
在集成电路发展的过程中, CMOS电路之所以得到大规模应用, 一个非常重要的原因就在于它的低功耗特性。
2.1 动态功耗优化方法
(1) 降低电源电压。
动态功耗与电源电压的平方成正比, 因此减小电路电源电压编无疑是降低电路功耗的最有效的方法。不需要改变电路的结构降低工作电压就可以取得减小功耗的显著效果, 而且降低电压是针对整个芯片, 而不是针对某一个单元, 因此降低工作电压比减小负载电容和减小跳变率更易见效。
(2) 降低负载电容。
动态功耗与负载电容成比例, 因此减小负载电容成为降低功耗的另外一个重要途径。在CMOS电路中, 电容主要由两方面构成一方面是器件栅电容和节点电容, 他们和器件工艺有关另一方面是连线电容。值得注意的是, 随着工艺的发展, 连线电容己经超过器件电容。减小负载电容不仅减小电路的动态功耗, 还能提高电路的工作速度, 因此是进行功耗优化的一个很重要的手段。为了减小电容, 在工艺方面可以选择小的器件, 物理设计时减小连线长度。
(3) 降低开关活动性跳变率。
电路的动态功耗与工作频率、输入信号跳变率单位时间内信号在高低电平之间跳变的次数都成比例关系。但实际设计中, 一般不采用直接降低工作频率的方法, 因此只能从减小跳变率入手。大家知道, 若信号活动性为零, 即使负载电容很大, 它也不消耗能量, 因此我们可以采用门控时钟法和门控电源法。当某个或几个模块不需要执行任务、甚至整个系统处于休眠状态时, 可以将这些模块或整个系统的时钟部分或全部屏蔽掉, 从而停止了相应部分全部时序电路和部分逻辑电路的翻转, 大大减小电路的功耗。
值得注意的是, 在有些CMOS电路中, 伪跳变占据了相当一部分开关活动性。由于此类信号没有任何作用, 因此它造成系统功能的白白损失。伪跳变由电路中的比较器、进位加法器、解码器等运算逻辑部件形成, 它一旦形成便向下一级电路传播, 直到寄存器为止。因此, 它所造成的功耗与它流过的路径有关。它传播经过的单元越多, 浪费的功耗便越多。为了降低伪跳变带来的浪费, 一种办法是消除伪跳变的产生另一办法是缩短传播长度。
2.2 静态功耗优化技术
(1) 阈值电压对漏电流的影响。
随着电源电压的减小和阈值电压的增大, 电路的功耗迅速减小, 但电路延时也急剧增大。因为电源电压是影响功耗的最大因素之一, 因此我们可以通过降低MOS管的阈值电压来降低动态功耗。但亚阈值电流却随阈值电压的降低呈指数形式增长, 电路的静态功耗也相应随之增长。进入深亚微米工艺后, 管阈值电压不断降低, 导致亚阈值电流增大, 从而使得漏电流功耗迅速增大, 己经不能被忽视了。目前, 在电路设计技术上, 降低亚阈值电流比较有效的方法是采用多阈值技术。多阈值技术在保证电路性能的同时, 能有效地减小电路的漏电流, 从而降低电路的静态功耗。
(2) 阈值电压的调节方法。
对于双阈值或多阈值电路闭值调节方法, 应根据实际情况而定。掺杂方法的优点是每个器件的闽值都可通过掩膜编程来调节, 每多一种闽值均需要增加一张掩膜, 因此增加了制造成本。偏压方法不需要多加掩膜, 但其缺点是需要额外的衬底偏压电路, 增加了电源的布线复杂度, 因此它对单个器件不太合适, 但比较适合管子数目较多的标准单元的功耗优化设计。
3 设计中的一些方法
3.1 总线
对某些电路的设计来说, 它会包含相当数量的总线。由于总线会带来大负载、长连线、大电阻等效应, 所以, 总线的功耗要占整个芯片总功耗的15%～20%。为了降低这一部分功耗, 可以利用一些特定的编码来减少信号的变化数, 以降低由数据传输而造成的功耗。一般可采用One-Hot (如下图) (在一个二进制数中, 只允许一个数位不同于其它各数位的值) 或Gray码 (任何两个连续的数字, 其对应的二进制码只有一个位的数值不同, 其余位数值均相同) 在访问相邻的两个地址的内容时, 其跳变次数比较少, 这样可以避免额外功耗的产生(见图1)。
3.2 门控时钟
对于时序逻辑电路, 时钟树消耗的功耗约为整个芯片功耗的15%～45%。为了减少这一部分功耗, 可以采用门控时钟 (clock gating) , 使一些暂时不工作的器件处于非触发状态, 当需要这些器件工作时, 可以用使能信号触发它们, 通过这一方法可以减少不必要的功耗。需要注意的是, 门控时钟信号应置于相对较高的层次, 而不是针对某个特定的触发器。如果这样的话, 会造成不必要的clock skew (时钟之间的时间差, 见图2) 。
4 结语
随着技术的进步, 人们不仅要求器件的高速度而且已慢慢把目光转向器件的工作寿命。这就要电路设计者在设计时不仅要考虑电路的速度, 而要考虑到电路的功耗。系统规划及一些细节问题直接影响电路或系统的最终功耗。
参考文献
[1]周润德[译].超大规模集成电路与系统导论[M].北京电子工业出版社, 2004.
[2]陈贵灿, 程军, 等[译].模拟CMOS集成电路设计[M].西安西安交通大学出版社, 1988.
电路功耗 篇4
密码技术是保障数字电视产业界及其运营商健康、迅速稳健发展的基石[1]。目前数字电视机顶盒[2]芯片的硬件安全水平良莠不齐。现代攻击技术多采用价格低廉的非侵入式攻击来提取机顶盒中的配对密钥。其中差分功耗分析技术是目前应用最广泛,技术发展最成熟的非侵入式攻击技术。该技术通过测量芯片在加密和解密控制字的过程中所泄露的功耗变化信息来获取密钥。如图1所示为采用差分功耗分析技术来提取配对密钥,进而实现控制字共享的原理图。
2 差分功耗分析攻击技术及原理
早在1998年6月,Kocher等人[3]就提出了基于智能卡微处理器的功耗分析攻击技术。随后,国内外的相关专家学者对该方法进行了一系列的研究。随着信息安全攻击技术以及大规模集成电路的发展,功耗分析的攻击方向已经逐渐从软件向硬件、集成电路方向转移。而现代数字机顶盒大都是采用专用集成电路(ASIC)方式来实现的。因此,研究ASIC密码芯片的抗攻击能力对于提高数字电视机顶盒芯片的安全性十分重要。到目前为止,有关ASIC密码芯片的差分功耗攻击报道较少[4]。刘鸣等人提出了一个适用于研究功耗分析及抗分析的理论研究平台[5],但是该平台自动化程度不高,仿真精度也不够。本文在文献[5]提出的功耗分析研究平台基础上,对其进行了改进。此外,还基于该平台设计了DES密码电路,并进行了差分功耗分析研究。
对于现代密码设备来说,大部分是以半导体逻辑门为基本单元构建的。其中CMOS逻辑门是使用最为广泛的一种,由互补型的上拉PMOS和下拉NMOS晶体管电路组成的,功耗模型可以表示为
式中:Pslat为静态功耗,即漏电流导致的功耗。在CMOS元件没有任何转换活动时,电源和地之间仍然存在少量的漏电流,可将其近似为0。Pdyn为动态功耗,只发生在逻辑门翻转时刻,由瞬时短路电流功耗和输出电容充电功耗组成。从本质上来说,密码设备处理不同数据所对应的功耗,主要表现为内部逻辑门电路翻转所产生的功耗。差分功耗分析则主要通过探测电路内部逻辑门翻转导致的功耗泄露,进而获取到密钥等隐秘信息。以CMOS反相器为例,当输入电压为高电平时,NMOS管导通,PMOS管截止,输出为低电平;当输入电压为低电平时,NMOS管截止,PMOS管导通,输出为高电平。图2给出了基于HSPICE仿真的CMOS反相器功耗图,其中横坐标表示时间,纵坐标表示反相器总的功率消耗。从图中可以看出来反相器在未发生翻转时,功耗接近于0,翻转时刻功耗迅速增加(图2中的电流尖峰位置)。因此,攻击者可以通过分析电路的功耗特征来推断逻辑门是否发生翻转,进而推测电路内部的数据运行状态。
对DES密码电路实施差分功耗分析攻击,首先需要N个随机明文输入PTI。对每个明文输入PTIi(1≤i≤N)执行密码运算过程中所泄露的功耗信息进行离散采样,采集到的功耗记为Si[j](j为采样时间点),相应的密文输出为CTOi。定义一个与密钥及已知非常量数据密切相关的区分函数,记为D(·),依据D值,可以将采集到的功耗信息Si[j]分成以下2个集合
对集合S0和集合S1中的功耗信号分别求平均值
式中:|S0|和|S1|分别表示集合S0和集合S1中的元素个数,且|S0|+|S1|N。将上述2个平均值相减,可以得到DPA偏差信号
如果猜测密钥正确,则T[j]中会出现明显的偏差尖峰。反之,猜测密钥错误。
3 功耗分析仿真研究平台设计
对于ASIC密码芯片来说,除了遵从一般ASIC芯片的设计流程之外,还需要对其安全性进行验证。其中,安全性验证主要体现为对芯片的抗功耗分析能力的验证。虽然生产后的安全性测试可以对其抗功耗分析能力进行验证,但是这并不能有效降低芯片的生产风险。尤其是芯片从设计、生产到测试验证本来就需要耗费一定的时间和资源,这给密码芯片的生产研制流程提出了更高的要求。因此,在生产前利用软件平台对芯片的安全性进行验证,生产后再通过相应的硬件平台验证,可以大大降低密码芯片的生产风险。本文立足目前主流的EDA工具,参考一般IC设计流程,开发了一个功耗分析仿真研究平台。图3所示为平台流程图。
与文献[5]中提出的功耗分析研究平台相比,本平台在以下两个方面进行了改进:
1)自动化程度
利用本平台进行功耗分析仿真研究时,无需额外设计转换程序等,只要按照图2给出的相应软件进行各阶段设计,即可完成功耗分析能力验证。
2)仿真速度及精度
本平台采用XA和Hspice软件进行电路仿真,该部分是本平台的核心。这2个软件均为Synopsys公司的电路仿真工具。其中,Hspice是业界精确电路仿真领域的“黄金标准”,其提供了一流的仿真及分析算法,并使用经晶圆厂认证过的MOS器件模型进行仿真。XA是一种易于上手的快速仿真工具,具有嵌入式仿真智能,能自动识别器件、拓扑和层级,并部署最高效的技术,以达到对任何设计类型的精确仿真。此外,该工具支持Hspice器件模型输入以及Hspice网表仿真,可以直接使用Hspice网表在XA中运行仿真。当set＿sim＿level为7时,采用XA仿真即可达到Hspice的仿真精度。对于本文设计的DES密码电路来说,采用Hspice进行一次功耗采集大约需要30～40 min,而采用XA仅仅需要2～3 min。基于以上分析,Hspice通常用于芯片内部分电路的精确仿真(如S盒),而XA通常用于对整个芯片的电路仿真。
4 基于DES密码电路的差分功耗分析
依据以上提出的功耗分析仿真研究平台,本文设计了一个DES密码电路,并对其进行差分功耗分析研究。如图4所示为DES密码算法的原理图。图中还给出了实施差分功耗分析攻击时所选取的区分函数D。由于本文所实施的仅为一般差分功耗分析攻击,这里将图中S盒输出中的某一位作为区分函数D。
为了方便研究,本文忽略初始置换及其逆置换步骤。因为这2个阶段对差分功耗分析没有影响。本文是基于0.18μm的CMOS工艺库来设计DES密码电路的,并采集了分别加密200组随机明文时产生的功耗信息。这里选取第1轮加密运算时S1盒输出的第1位为选择函数D,对输入S1盒的前6 bit子密钥进行猜测。依据差分功耗分析原理,对采集到的功耗图进行处理,可以得到实验结果见图5。图中,横坐标表示时间,纵坐标表示DES密码电路所获取的电源电流。此外,正确密钥对应的功耗曲线是用黑色绘制的,其余是用灰色绘制的。从图中可以找到最明显的偏差尖峰位置(画圈部分),即猜测密钥正确。剩余的42位子密钥可以通过同样的方法获得。
5 结论
本文开发了一个功耗分析仿真平台,并基于该平台对设计的DES密码电路进行了差分功耗分析。本文的研究工作提高了对相关密码芯片进行生产前安全性检测的效率,为数字电视机顶盒安全性的提高提供了参考。
参考文献
[1]鲁业频,蒋全胜,陈初侠.密码学技术在数字电视应用中的现状与发展[J].电视技术,2011,35(17):4-7.
[2]鲁业频,陈兆龙,张鹏.浅谈数字电视机顶盒的关键件[J].电视技术,2006,30(5):19-21.
[3]KOCHERP.JAFFE J.JUN B.Introduction to differential power analysis and related attacks[R].[S.1.]:Cryprography Research Inc.,1998.
[4]ORS S B,G0RKAYNAK F,OSWALD E,et al.Power-analysis attack on an ASIC AES implementation[C]//Proc.ITCC'04.[S.I.]:IEEE Computer Society,2004:546-552.
电路功耗 篇5
大功率可调制直流电流源属于一种航空试验用的特种开关电源,输出一种特定脉动的直流电流,其脉动的波形可选、脉动频率连续可调。该电源采用BUCK电路,由于线路杂散电感的存在,在开关管关断瞬间会在开关管两端产生很高的关断过电压,严重时会导致开关器件失效[1,2]。
RCD缓冲电路是抑制开关器件关断过电压的有效措施[3,4],可有效保护IGBT器件的工作安全。文献[5]分析了RCD充放电型吸收电路的原理和应用特点,在大电流装置中存在电阻损耗大的缺点。文献[6]提出了一种RCD放电阻止型缓冲电路,可显著降低电阻中的损耗。
本文针对大功率可调制直流电流源的特点,设计了一种RCD放电阻止型缓冲电路,并与RCD充放电型缓冲电路进行了试验对比研究,定量分析了两种缓冲电路在功耗方面的显著差异。理论分析与实验结果表明,RCD放电阻止型缓冲电路的功耗明显小于充放电型缓冲电路,体积更小、效率更高。
1 RCD缓冲电路的选择与设计
大功率可调制直流电流源的主电路结构如图1 所示,它由AC-DC不控二极管整流电路和DC-DC直流调制电路两部分组成。AC-DC部分主要为DC-DC部分提供合适幅值并且相对稳定的直流电压,DC-DC部分完成输出电流脉动波形的控制,输出电流波形及其参数则由远方计算机通过串行通信进行设定。DC-DC电路为典型的BUCK电路,工作中IGBT受到关断过电压的侵扰。
RCD缓冲电路通常由限流电阻、吸收电容和快恢复二极管构成,是抑制IGBT关断过电压的有效措施。根据不同的主电路结构和应用场合,缓冲电路的形式多样、结构各异。针对图1 所示电路,IGBT的缓冲电路可有RCD充放电型和RCD放电阻止型两类,如图2 所示。
1.1 RCD充放电型缓冲电路
图2a为RCD充放电型缓冲电路,其中Cs为吸收电容,用于吸收开关管V关断时线路杂散电感Ls中储存的能量;限流电阻Rs为吸收电阻,用于限制Cs的放电电流和阻尼LC振荡;VDs为快恢复二极管,在Cs充电时旁路Rs,以便提升吸收效果。
在开关管的周期性的开关过程中,吸收电容不断地重复着充放电过程。在IGBT开通期间,电容通过电阻和IGBT形成放电回路并放电至零电压;当IGBT关断时,续流二极管开通,此时形成电源Udc—Ls—VDs—Cs—D—Udc的充电回路,当Cs充电到达到Udc时,由于杂散电感Ls继续释放能量,Cs电压继续上升,到达峰值up,此时Cs充电结束。由于up高于Udc,所以充电结束后Cs会再经由Cs—Rs—Ls—Udc—Cs放电,最终Cs两端电压等于Udc。这一过程如图3a所示,显然,在IGBT关断期间充电到电容中的能量在IGBT开通期间都消耗到了电阻上,导致电源效率低、电阻体积大、装置温度高。
1.2 RCD放电阻止型缓冲电路
图2b为RCD放电阻止型缓冲电路,其特点在于吸收电容Cs经由Rs与直流电源并联,因此,Cs初始电压为Udc。在IGBT开通期间,不再通过IGBT形成RC放电回路,电容Cs保持初始电压Us直到IGBT关断时刻;当IGBT关断时,续流二极管D开通,此时形成电源Udc—Ls—Cs—VDs—D—Udc的充电回路,充电能量来自杂散电感上的储能,电容两端电压由Udc上升至Up,然后再经由Rs放电,最终又回到Udc。这一过程如图3b所示,显然,电阻上消耗的能量仅仅是杂散电感上储能的一部分,能耗大大降低。
综上所述,RCD充放电型缓冲电路与RCD放电阻止型缓冲电路的缓冲原理相同,两种缓冲电路都是通过电容电压不能突变的原理来缓冲器件关断过电压,但是,与RCD充放电型缓冲电路相比,RCD放电阻止型缓冲电路省去Cs经由Rs和开关管放电的过程,这对装置的高频化和提高效率有一定促进意义。
1.3 RCD参数设计
1.3.1 吸收电容Cs
由图3 可知,在IGBT关断期间,当杂散电感中的能量全部转移到电容时,电容电压达到峰值Up。设额定输出情况下IGBT关断前流过电感Ls的电流为IL,则电容电压达到峰值时有以下关系:
设IGBT的额定电压为UT.N,则电容电压峰值必须满足:
于是,电容须满足如下关系:
根据式(2),吸收电容耐压应不小于IGBT额定电压。
1.3.2 吸收电阻Rs
对于RCD充放电型吸收电路,电阻Rs主要起限制IGBT开通时Cs的放电电流。设IGBT额定电流为IT.N,极端情况下电容峰值电压达到IGBT额定电压,则要求:
电阻Rs的取值还应满足电容器在IGBT最小占空比所对应的开通时间内放电完毕。设IGBT的开关频率为fs,最小开关占空比为 λmin,若近似认为电容器经过6倍放电时间常数后放电完毕,则Rs还应满足以下关系:
对于RCD放电阻止型缓冲电路而言,Rs主要起阻尼LC振荡的作用,其取值可以略大于RCD充放电型吸收电路中的取值。
1.3.3 二极管Ds
RCD缓冲电路的二极管应选择快恢复二极管,并与IGBT的开关频率相匹配。
2 RCD缓冲电路功耗分析
2.1 理论分析
任何一种实际电路,都不可避免存在损耗。RCD缓冲电路的损耗主要体现在其吸收电阻的损耗上。由前述分析可知,RCD充放电型缓冲电路的吸收电阻Rs产生的功耗包括杂散电感Ls存储的能量和直流电源对电容Cs充电的能量。
若不考虑反馈回电源的能量和IGBT导通内阻时,一个开关周期内RCD充放电型缓冲电路的损耗,即吸收电阻Rs耗散的能量为
式中:Ls为线路中杂散电感;IL为IGBT关断前流过Ls的电流;Udc为直流侧电压;Cs为吸收电容。
在同等条件下,RCD放电阻止型缓冲电路吸收电阻耗散的能量仅为
在Ls= 1 μH ,Cs= 1 μF的条件下,表1 给出了不同Udc和IL情况下,RCD放电阻止型缓冲电路功耗与RCD充放电型缓冲电路功耗之比。由表1可以看出,RCD放电阻止型缓冲电路功耗小于RCD充放电型缓冲电路,且随着直流电压的升高,其占RCD充放电型吸收电路损耗的百分比越小。
降低缓冲电路损耗不仅可以提高电源效率,还可以使装置更加紧凑、吸收效果更好。通常,缓冲电路应该紧邻功率器件装设以便保证吸收性能[7],电阻功耗减小的直接效果是电阻的体积更小,从而缓冲电路引线更短,也节约了功率器件的外围空间。
2.2 电阻额定功率的选择
因开关管频繁的通断,缓冲电路中Rs承受的功率都是瞬时值,所以器件选型时Rs的额定功率难以确定。根据缓冲电路1个开关周期内吸收电阻的功耗对开关周期求平均来确定吸收电阻的功率。1个开关周期内吸收电阻耗散的能量已由式(6)、式(7)给出。
大功率可调制直流电流源IGBT开关频率fs=5 k Hz,Ls=0.2μH,Cs=1μF,Udc=75 V,RL=0.3Ω。根据1个开关周期内能量守恒,计算流过寄生电感Ls的电流为
式中:Io为输出电流;λ 为Io对应的占空比。
可调制电流源满载输出200 A,对应 λ =0.9,由式(8),IL=178 A,代入式(6)得,W1=5.981 m J,则RCD充放电型缓冲电路吸收电阻所需功率为
由式(7),W2=3.168 m J,则RCD放电阻止型吸收电路吸收电阻所需功率为
当Io= 50 A时,对应 λ = 0.225,计算可得RCD充放电型缓冲电路吸收电阻功耗P1=15 W,而放电阻止型缓冲电路吸收电阻功耗仅为P2=1 W。
由以上计算可以看出,不同负载电流下RCD放电阻止型缓冲电路电阻所需功率均小于充放电型缓冲电路,且开关频率会影响RCD缓冲电路电阻的功耗,开关频率越高,损耗越大。
3 实验验证
为了在同等条件下验证两类RCD缓冲电路的性能,器件选型相同:二极管采用IXYS公司DESI 2x101 型快恢复二极管;吸收电容采用1 μF CBB电容,吸收电阻均为6.8 Ω/15 W金属铝壳电阻。在额定输出电流为200 A的可调制直流电流源上进行了实验验证,电流源开关器件为英飞凌公司FF450R06ME4 型号IGBT,测试条件:电流源开关频率5 k Hz,输出电流50 A。
图4为1个开关周期内充放电型缓冲电路吸收电阻上电压波形。上面波形为IGBT两端电压波形,下面为吸收电阻Rs上电压波形。IGBT开通时Cs经Rs放电,造成了电阻电压的第1 个尖峰;IGBT关断后,由于Ls的能量转移到Cs导致Cs电压高于直流输入电压,Cs向直流侧电容放电,造成了电阻电压第2个尖峰,与理论分析相吻合。
图5 为1 个开关周期内放电阻止型缓冲电路吸收电阻上电压波形。IGBT开通前Cs电压等于Udc(见图3),IGBT开通瞬间,由于续流二极管有较大的反向恢复电流,再加上负载电流,导致Udc有较大跌落,此时Cs电压几乎全部加到了Rs上,造成了图中IGBT开通瞬间Rs两端较大的电压尖刺;第2 个电压尖峰产生原因与充放电型相同。
根据示波器读数,对实验结果进行一阶指数衰减拟合,计算1个周期内RCD充放电型吸收电路电阻消耗的能量为
化简得
式中:U1为图4所示第1个电压尖峰,读数为75 V;U2为第2个电压尖峰,读数为40 V。
同理,图5所示RCD放电阻止型吸收电路电阻消耗的能量为
U3为图7所示电压尖峰,读数为30 V。计算得:
即RCD放电阻止型缓冲电路电阻消耗的能量仅为RCD充放电型缓冲电路电阻消耗能量的12.46%。
图6与图7分别为采用充放电型与放电阻止型RCD缓冲电路后,IGBT承受的电压波形。由实验结果可以看出,两种缓冲电路吸收效果相当,但RCD放电阻止型吸收电路关断时间更短,更适用于开关频率较高的场合。
4 结论
在分析了RCD充放电型和RCD放电阻止型两类缓冲电路的工作原理和参数选择的基础上,着重比较研究了两类缓冲电路的功率损耗,并给出了不同直流电压和电流时放电阻止型缓冲电路损耗与充放电型缓冲电路损耗的比例关系。在额定输出电流200 A的直流电流源上进行了实验验证,结果表明:放电阻止型RCD缓冲电路功耗显著小于RCD充放电型缓冲电路,而且关断过程更短,更适用于开关频率较高的场合。
摘要：针对可调制直流电流源IGBT关断过电压问题,进行了缓冲电路设计。分析了RCD充放电型和RCD放电阻止型缓冲电路的工作原理,介绍了参数设计方法,并对两类吸收电路的损耗进行了量化分析比较。在额定电流200 A的可控直流电流源上进行了实验,结果表明:RCD放电阻止型缓冲电路损耗显著小于RCD充放电型缓冲电路,效率更高,体积更小,更适用于开关频率较高的场合。
关键词：缓冲电路,直流电流源,功率损耗
参考文献
[1]马晋,王富珍,王彩琳.IGBT失效机理与特征分析[J].电力电子技术,2014,48(3):71-73.
[2]赵正毅,杨潮,赵良炳.对三电平IGBT变流器两种缓冲电路的研究[J].中国电机工程学报,2000,20(12):42-46.
[3]赵正毅,魏念荣,赵良炳.一般缓冲电路的模型及三电平IGBT变流器内外元件电压不平衡机理[J].中国电机工程学报,2000,20(6):30-34.
[4]陈以明,龚春英.大功率双管正激变换器次级吸收电路的研究[J].电力电子技术,2010,44(3):20-24.
[5]徐晓彬.大功率全桥变流器次级整流吸收电路研究[J].电力电子技术,2009,43(1):41-42.
[6]Lin S Y,Chen C L.Analysis and Design for RCD ClampedSnubber Used in Output Rectifier of Phase-shift Full-bridgeZVS Converters[J].IEEE Trans.Industrial Electronics,1998,45(2):358-359.
[7]王兆安,张明勋.电力电子设备设计和应用手册[M].第3版.北京:机械工业出版社,2009.
[8]范镇淇,侯凯,李伟邦.IGBT串联阀吸收电路的研究[J].电气传动,2013,43(7):72-76.
电路功耗 篇6
系统芯片(system-on-chip)设计在国内外得到了越来越多的重视。所谓系统芯片,即将尽可能多的集成电路知识产权(IP)模块集成到一片单硅片上。目前,系统芯片有向两个方面发展的趋势,一方面,继续遵循Moore's Law,即利用最新的集成电路加工工艺,在单位面积内集成更多的晶体管,不断地提高芯片的运算处理能力,其代表是INTEL公司研制的集成了千万门级以上晶体管的通用处理器芯片,这不是本研究的重点;另一方面,是利用比较成熟的加工工艺,将模拟采集与处理电路、数模及模数转换电路、微控制器及微处理器、编码/解码器、基带处理器、电源/电池管理电路、基准源等集成在一个硅片上,实现一个“片上系统”,并通过系统级封装技术将该片上系统和传感器、执行器及其它分立元件集成在一起,进而形成一个自治的微系统(autonomous microsystem),这被称作More Than Moore。
与前者相比,More Than Moore虽然不要求超强的运算处理能力,但强调多种功能在系统芯片上的复合和集成。由这样的片上系统构成的传感器结点,体积小、功耗低,可以在各种环境下长时间、不间断的工作,实现信息的采集/处理/传输的一体化。针对普适医疗(pervasive healthcare)的系统芯片设计是报告人做为中科院“百人计划”入选者的重点研究方向。
所谓普适医疗,即通过便携式、可穿戴或可吞咽式的医疗健康电子设备,在尽量不影响人的正常生活节奏和活动规律的情况下,对其重要的生理信息,如心率、血压、体温等,进行远程监控;并利用嵌入智能算法提供实时生物反馈,从而起到预防和保健的目的。我国在21世纪面临着如何有效改善人民健康水平的重大挑战。国务院新近颁布的《国家中长期科学技术发展规划纲要(2006~2020)》指出,重大疾病防治要战略前移,重点研究开发自主知识产权的心脑血管病和肿瘤等重大疾病的早期预警和诊断、疾病危险因素早期干预等医疗健康技术。普适医疗与我国正在推广的“全民健康科技行动”密切相关,是国家重点发展领域之一。
低功耗集成电路设计及系统级集成是实现普适医疗的关键技术。低功耗设计非常重要,因为普适医疗电子设备基本由电池供电,且要求有较长的连续工作时间。低功耗设计优化可以在不同的设计层次上实现,如,系统级、算法级、逻辑结构级、电路级、版图及工艺级。其中,在系统级、算法级和电路级上的优化设计需要建立在对生物医学信号深入理解的基础上。系统芯片设计在降低系统功耗的同时,可以减少设备的几何尺寸,从而增加其“普适型”,将其对日常起居和活动等的干扰减至最低。而这恰恰是目前限制这类设备普及的一个重要方面。对于可吞咽电子胶囊而言,系统芯片设计意味着更小的体积和更长的工作时间。推而广之,低功耗医学集成电路系统芯片在微型化、集成化、网络化、数字化、智能化(取开头的英文字母,即MINDS)的普适医疗电子设备中有着极大的应用前景。
我国是一个发展中国家,医疗卫生资源是有限的。如果拥有了自主知识产权的低功耗医学集成电路系统芯片的关键技术,就可以以点带面,带动一批国内相关的医疗器械和保健器具制造企业,开发出一系列低成本的医疗保健电子设备,从而满足我国广大人民群众日益提高的卫生保健需求。其结果是缓解了看病难、看病贵的现状,并缩短了我国医疗保健设备行业与国际领先水平的差距,具有一定的战略意义。有鉴于此,报告人瞄准国际前沿,在现代微电子技术、信息技术与生物医学工程学多学科交叉的基础上,开发自主知识产权的医学系统芯片(医芯)及完善相应的IP库。
近年来,国家通过科技部863超大规模集成电路重大专项等各种途径,大力扶持我国自主知识产权的通用和专用微处理器的研制和开发,成效显著。目前我国拥有龙芯、方舟、C*CORE、众志等一系列自主知识产权的CPU内核,同时也涌现出了中星微电子和炬力集成等一批进军国际市场的IC设计企业。但是,这些国产芯片的主要应用场合为多媒体和个人计算机,并不针对生物医学应用。国内对生物医学系统芯片的研制开发起步较晚,尚未有商业化的产品出现。在学术研究领域,目前主要有清华大学的王志华教授和东南大学的王志功教授等在从事相关领域的研究工作。
国际上,以PHILIPS和TI等公司为代表的大公司早已瞄准生物医学应用领域,开发出了一系列适用于医学信号采集和处理的系统芯片,如Cool Flux DSP芯片和OMAP极低功耗处理器芯片等。一些相对规模较小的公司则将产品设计集中在特定的生物医学应用,例如,ZARLINK公司推出了针对植入式医疗电子设备的无线收发器芯片,Aurelia Microelettronica推出了针对多导联ECG信号采集和处理的集成电路芯片,Toumaz正在研制适用于躯感网的极低功耗系统芯片,等。与国际工业界对生物医学系统芯片产品开发相对应,国际学术界对生物医学系统芯片的研究经常见诸报道,近三年来在IEEE各会刊上发表的关于生物医学集成电路设计的文章50余篇,涵盖了模拟,数字和射频等方面。
医芯应用方面,国际上正在进行的主要项目有美国佐治亚理工学院的智慧衫(Smart Shirt)项目;美国Vivo Metrics公司开发的生命衫;美国麻省理工学院的MIThril项目;欧盟IST FP5项目-ZMON;欧盟IST FP5项目-WEALTHY;欧盟IST FP6项目-My Heart;欧盟IST FP6-NMP-2项目-BIOTEX;法国的VTAMN项目;德国Fraunhofer IZM开发的具有传感功能的T恤衫,等。这些项目的一个共同点是注重产学研结合,以应用为导向,其中的有些研究成果已经成功的转化为产品。在中国,由香港中文大学的张元亭教授负责的“卫士”(WISSH)和保健衫(h-Shirt)项目,以及空军医学工程研究所的俞梦孙院士及其团队的研究成果代表了国内的领先水平。
市场需求方面,先以监护类医疗电子产品为例,国际上的发展趋势是利用系统芯片设计这一核心技术,实现产品的微型化、智能化、无线通信、可穿戴式和低功耗。然而,我国医疗器械企业由于技术条件限制,仍以台式监护仪为主打产品,产品中使用的核心集成电路芯片绝大部分为国外产品,企业缺乏自主知识产权,制约了其产品的更新换代和市场竞争力,在产品创新上与国际领先水平的差距正在拉大。另一方面,国内的集成电路设计企业更多的将资源投入到通用处理器、通信/移动多媒体及消费类电子产品中的专用处理器的开发,对适用于监护类医疗电子产品的专用集成电路芯片的开发投入极少。这就造成了产业链上游的IC设计企业和产业链下游的医疗电子整机企业的脱节。因此,开发自主知识产权的低功耗医学系统芯片和IP库,可以缩短我国医疗电子产品与国际水平的差距,祢补产业链脱节,提高我国医疗器械企业的国际竞争力。
同时,快速成长的家用医疗健康电子市场已经是半导体供货商最看好的商机。根据市场研究机构Databeans预测,到2011年,全球医疗器材市场将突破2000亿美元,在医疗电子方面将达900亿美元左右市场规模。家用医疗电子的市场规模将从2007年的146亿美元增长至2011年的200亿美元左右,与微电子相关的产值将增长至40亿美元左右。这类设备的代表是血糖仪和血压计,每年销量在3000万台左右,占据家用医疗电子60%以上市场份额。其整机平均售价在500元左右,成本约在200元左右,集成电路芯片组的价格占成本的50%左右。换言之,仅在血糖仪和血压计市场中,医芯潜在市场份额就有30亿元(成本价格),再加上在数字温度计/听诊器,心率/健身检测系统,便携式心电/脑电仪,脉搏血氧测定仪等其它普适医疗产品的应用,即可达到100亿元左右的市场规模,可谓前景看好。
2 技术方案——工作原理、性能指标、优缺点分析
医芯开发的总体技术方案是:在深入理解生物医学信号采集和处理的基础上,利用一系列先进的集成电路设计方法学,采用“医学应用驱动微电子设计”的设计思路,突破低功耗医学芯片设计的若干关键技术,研制出满足普适医疗需求的系统芯片组,初步建立医学集成电路核心IP库,实现在不少于二种典型的普适医疗电子仪器中的应用,并验证其带来的突破性的技术优势和市场价值。
工作原理方面,普适医疗电子产品对体积、功能、功耗和成本要求严格。系统芯片必须集成信号采集/数据处理/信道编码等功能,需要开发的IP包括生理信号采集、混模信号处理、基带处理等。同时需要提出适合于低功耗生物医学系统芯片设计的体系结构。芯片要完成对不同生理参数的实时采集和智能处理,要在对生物医学信号采集和处理深入理解的基础上,在系统级和算法级上创新。另外,要采用规范化的IP设计方法开发系统芯片。考虑到未来几年内的IP复用,流片工艺选择0.18µm,部分IP完成0.13µm和90nm工艺物理验证。
技术挑战来自微电子工程和生物医学工程两方面。总而言之,普适医疗设备由于其独特性,对芯片的要求要高于常规产品,主要集中在以下几点:低功耗。由于人体的生理周期长,有时需要几小时到几十小时的连续监测,因此需要超低功耗,工作模式必须优化,如带宽和电源管理的选择。低成本。采取的措施是尽量进行系统级集成,批量生产,设计上采用可配置的系统芯片方案。智能化。集成传感器、微处理器和能实时处理,context-aware的智能算法。小型化。采用系统芯片及高密度集成方案,需要针对多种干扰,如,物理参量、数字/模拟、发射/接收等实现最优化设计。无线通信。实现在体信号的实时双向无线传输。
在技术指标方面,芯片将集成模拟前端处理(Analog Front-end)的功能。开发适用于多种生理信号采集的增益可调的高精度低失调IP,其单通道-3d B带宽在50KHz,共模抑制比在100d B以上,输入失调电压在0.1m V以下,功耗在100u W以下。片上集成低功耗10-bit的SARtype多通道模数转换和相应的数模转换功能。
芯片将集成生物医学信号实时处理的功能。需要开发低功耗医学信号处理协处理器。算法协处理器至少应该集成:可变增益和中心频率的滤波功能;时域、频域联合分析的低功耗数字设计与实现;生理信号的形态学分析(如对心电信号波形的聚类分析)。协处理器功耗小于1m W/MHz,与嵌入实现的方案相比,采用协处理器方案的工作效率(完成指定运算的单位功耗)提升一个数量级(10X)以上。
芯片集成人体近端工作的基于人体通道(Biochannel)的无线射频收发器及相应的基带处理器,收发器整体功耗在5m W以下;通信速率在1Mbps;通信距离:在体内0.5m,体表2m以内;发射功率小于10u W。在基带方面需要考虑芯片间的时间校准和同步。
芯片集成通用微处理器ARM7TDMI和静态存储器(通过ARM及Foundry授权)功能模块。开发适合于系统芯片的,兼容AMBA总线的低功耗总线以及通用系统外设。建立规范的生物医学系统芯片设计IP库,采用0.18µm CMOS工艺流片。
图1所示是一个典型的心电监护仪器的硬件组成框图。这类设备一般采用一个或多个微控制器,再配以一些外围电路如放大电路,滤波器,传感器,触发器,LCD显示驱动及射频电路组成。这种方案采取分离元件,无论是从价格上,功耗上,面积上,还是性能上都无法和定制的医芯专用芯片相比较。目前市面上尚没有类似的专用系统芯片。还有,由于人体各种生理信号的幅值和频率集中在一个相对集中的范围之内,只需采用GPA(可调节增益放大器),该专用芯片即可以满足绝大多数人体生理信号的采集处理,从而真正意义上实现了该芯片面向普适医疗领域的通用型。
3 研制工作进展——已完成的实验、演示、样机(提供图片)、应用示范、产业化等工作
在芯片设计方面,课题组已经完成两次基于中芯国际0.18µm CMOS工艺的MPW流片。部分IP已经通过硅验证,基本达到设计指标的要求。图2所示为芯片的系统框图(左图)和第二次MPW的芯片microphotograph(右图,分模拟、数字两个芯片)。
同时,课题组采用‘医学应用驱动微电子设计’的思路,在芯片开发的同时,自行设计并完成了人体传感器网络开发套件(见图3)。
电路功耗 篇7
DS3655具有篡改检测比较器输入,连接至阻性防篡改网络、外部传感器和数字联动装置,对其进行连续的超低功耗监测。该安全监控器持续监测主电源,发生电源失效故障时,自动切换到外部电池电源,以保持器件和外部电路的正常工作。DS3655还持续监测电池电压,当电池电压不正常时启动篡改响应。为便于防御分析,发生篡改事件时,历时秒计数器将冻结处于运行中的32位计数器的值。此外,内部数字温度传感器还具有用户可设置的温度门限,在热攻击情况下提供篡改响应。
每个器件具有唯一的64位序列号,为产品追踪提供不同的ID。DS3655工作在-40℃～+85℃扩展工业级温度范围,提供无铅、4mm×4mm、16焊球CSBGA封装,以增强其安全性。