保持电路（精选4篇）
保持电路 篇1
在激光报警设备中,对于脉宽、上升沿及下降沿的时间均为ns量级,脉冲功率密度为kW/cm2以上,脉冲能量密度为mJ/cm2以上的高速激光信号,无法直接用A/D采集,需对信号的真实峰值采样保持,以便使用常规的A/D转换技术。经典的正峰值保持电路频带窄、转换速率慢、线性差且下垂速率快,不适于高速采集。因此文中在基于经典的正峰值保持电路基础上通过改进获得了一种厚膜集成改进型激光信号保持电路[1]。
1 设计过程
1.1 技术指标
技术指标如表1所示,VCC=15.0±0.2 V,VEE=-15.0±0.2 V;输入脉冲信号Vin;脉宽为30 ns;上升沿为5~15 ns;幅度为0.6~5 V;频率为100 Hz。
注:A组分组中1、2、3分别表示+25 ℃、+125 ℃、-55 ℃下静态试验;4、5、6分别表示+25 ℃、+125 ℃、-55 ℃下动态试验。
1.2 外形结构
外形结构如图1所示。
本产品是将脉宽30 ns、上升沿5~15 ns、幅度0.6~5 V、频率100 Hz的激光脉冲信号进行采样处理,实现正峰值保持功能。其设计思路遵循可靠、实用的原则,在满足用户性能指标的前提下,集中保证产品的高可靠本质,并针对模块处理的高速激光信号,设计思路以线路简洁、器件反应速度快为目标。
1.3 确立方案
采样保持电路如图2所示。
1.4 确定线路
通过仿真手段在用户的协助下确定线路图。
(1)传统的正峰值采样保持电路。
图3所示为传统的正峰值采样保持电路,由于受仿真模型的限制,仿真使用MAX4182运放模型和1N914二极管模型,输入信号采用脉宽为200 μs的脉冲进行仿真。
如图3所示,输出与输入差异较小,即正峰值保持基本未得到有效的实现,根据技术要求,在用户的协助下文中增加了一级闭环回路给电容充放电来实现正峰值保持指标。
(2)改进型正峰值采样保持电路,如图4所示。
图4中用SW1模拟开关控制节点V51状态,改变VOUT输出,SW1闭合,V51接GND,若VOUT输出幅值低于0.7 V的窄脉冲,则SW1断开,V51悬空,其输出幅值为2.7 V窄脉冲的整流保持。如图4所示,增加一级闭环回路给电容充放电有效解决了正峰值保持问题。
1.5 元器件的选取
通过仿真确定了基本线路,针对输入激光信号的需求选择高速响应的元器件进行试验。图4中关键元件是运放MAX4182和二极管1N914,必须寻找高速运放和高速二极管才能满足输入激光信号的要求[2]。
第一次试验中运放选用OP27、高速三极管,试验结果显示:(1)捕获的波形发生畸变,上升沿很差。(2)峰保功能输出幅值变化大。与用户沟通后,在用户的建议下高速运放选用AD810,高速采样选用2EK80B型砷化镓二极管,结果表明,基本功能已实现,但电压跌落率指标差,经分析发现由于AD810的输入偏置电流较大,造成充放电电容C5的保持电荷泄放快,从而导致电压跌落率指标差。将C5改为阻容并联网络来改善电压跌落率。
仿真线路中的控制开关选用高速开关AD201HS来控制电容C5的充放电。开关的输入信号接地,控制信号为逻辑“0”时,开关打开,峰值保持电路正常工作;反之,当开关的控制信号为逻辑“1”时,开关闭合,将C5直接短接至地,瞬间放电,峰值保持电路不工作。电路原理图如图5所示。
其工作过程如下:第一级AD810高速运放U1处理的结果,通过ADG201HS高速开关U6直接送至U2和U3组成的正峰值检出保持电路,再经U4、U5、D3、D4组成的闭环回路送至C5,通过C5的充放电实现峰值保持功能。
2 可靠性要求
采样保持电路应用于激光报警设备,对可靠性有一定的要求,所以可靠性贯穿于整个设计过程。
(1)从器件选择上进行优化:
采用裸芯片的集成电路、二极管、稳压管、指定厂家电容、厚膜印刷电阻、96 %的Al2O3基片。
(2)平面布局和结构设计:
根据线路特点及外形尺寸要求,采用28线全金属平行缝焊结构,由于该模块本身属于小功率模块,28线金属结构可充分散发模块工作时自身产生的热量,保证器件长期工作的稳定性。
2.1 可靠性预计全电路失效率
λP=πλb (1)
其中
π=πE·πL·πQ·πT·πF (2)
经查阅相关文件资料:环境系数为πE=1;成熟系数为πL=3;湿度应力系数为πT=1;质量系数为πQ=0.25;电路功能系数为πF=1.2。
代入得
π=0.9 (3)
基本失效率
λb=ASλC+λRTNRT+∑λDCNDC+λSF (4)
衬底面积为AS=3.5×1.9=6.65 cm2;网络复杂度失效率为λC=0.16;工艺封装失效率为λSF=0.4;膜电阻数为NRT=26;膜电阻网络失效率为λRT=0.005;二极管NDC=6,λDC=0.065;模拟电路NDC=7、λDC=0.16;片电容NDC=35、λDC=0.04。得
∑λDCNDC=0.065×6+0.16×7+0.04×35=0.39+0.96+1.4=2.75 (5)
将AS、λC、λRT、NRT、λSF、及式(5)代入式(4)得
λb=6.65×0.16+0.005×26+2.75+0.4=1.064+0.13+2.75+0.4=4.344 (6)
将式(3)、式(6)代入式(1)得
λP=0.9×4.344=3.909 6(10-6/h)
即可靠性指标理论计算值为
1/λP=1/3.909 6×106 h≈2.6×105 h
2.2 试验情况
产品经125 ℃,1 000 h负荷试验后,指标合格,无失效[3,4,5]。综上所述预计该产品可靠性高,其指标为2.6×105 h。
3 结束语
本品可对激光信号进行预处理,完成峰值保持,对窄脉冲信号的捕捉尤为灵敏。峰值保持功能电压跌落率低,可通过充放电网络调节、控制精度高。其特点为:
(1)体积仅为:39.5×27.0×7.1。(2)全金属屏蔽密封外壳,整机调试方便。(3)集成度、灵敏度高,且易于控制。经对工艺的优化,提高了质量可靠性,因此产品被广泛应用于激光报警设备当中。
摘要：由于经典的正峰值保持电路频带窄、转换速率慢、线性差、且下垂速率快,不适于高速采集。文中在经典的正峰值保持电路基础上,通过改进获得了一种厚膜集成的改进型的激光信号保持电路,并根据技术要求,在用户协助下通过增加一级闭环回路给电容充放电来实现正峰值保持指标。通过仿真论证了电路的模块化和高可靠性设计原则。
关键词：激光信号,采样保持电路,高速运放,厚膜集成
参考文献
[1]童诗白.模拟电子技术基础[M].北京:高等教育出版社,2010.
[2]段尚枢.运算放大器应用基础[M].哈尔滨:哈尔滨工业大学出版社,2010.
[3]王锡吉.电子设备可靠性工程[M].西安:陕西科学技术出版社,1999.
[4]丁振东,王娟锋,朱祺.实现激光角度欺骗干扰的几个条件[J].电子科技,2012,25(10):122-124.
[5]李波,曾晓东.微片激光器线性调频技术的研究[J].电子科技,2010,23(4):14-16.
电池电压暂降保持电路的设计 篇2
针对电压暂降的问题，电能质量治理领域中的研究者们提出了众多解决方案。例如，Westinghouse公司研制了世界上第一台动态电压恢复补偿系统并安装在美国Duke电力公司的电网系统中，用以保证某自动纺织厂的供电质量[1]。在此，笔者在比较4种电压暂降解决方案后，设计了一种简单且经济有效的电池电压暂降保持电路，为系统的高可靠性和高稳定性运行提供一种有参考价值的方法。
1 电压暂降的概念(1)
电压暂降是指在极短的时间内电压突然下降(与稳定工作电压偏差较大)，然后在相对比较短的时间内又重新恢复正常的现象。电压暂降深度为系统的电压额定值与电压暂降过程中的最小值之差。IEEE推荐标准(IEEE Std.1159～1992)中对电压暂降的定义为:工频电压有效值的下降，其持续时间为10ms～1min。另外，也有文献将相移作为描述电压暂降的特征量之一[2]。
典型的电压暂降是由重型负荷的启动引起的，当大功率负荷瞬间启动时会引起一个瞬间的冲击电流，该电流比系统稳态下的电流大得多，造成电池电压在某一时刻突然偏离正常工作范围，然后经过很短的一段时间后又恢复正常。在这段极短的时间里，很可能会影响电器和电子设备的性能。因此电压暂降的危害和影响十分突出，并且将成为电工界最为重要的电能质量问题。
2 电压暂降的案例分析
在日常生活中经常会出现电压暂降现象，笔者以汽车电子控制系统中的电压暂降现象为例进行分析。车辆启动瞬间，蓄电池需要很大的电流供应发动机让它转动，并且会在数百毫秒内产生低压脉冲。但是对于使用时间较长的蓄电池来说，由于蓄电池和导线上的内阻较大，这种低压脉冲很可能会造成车用辅助电源重启，使汽车电子控制系统陷入混乱。图1为蓄电池电压时间曲线，可以看出，24V的蓄电池在车辆启动瞬间电池电压会暂降到8V左右，且维持时间长达100ms。最后，由于控制系统不断重启导致车辆无法正常启动，影响日常出行[3]。该现象的主要原因是在蓄电池电压暂降时没有足够的电能接续，因此可以从电源电路设计方面加以解决。
在信息业工作中，据统计，80%的服务器瘫痪和45%的用户端数据丢失与出错，均与电压暂降有关[4]。
在高新科技、大型敏感工业用户中，如半导体、芯片制造业中，电压暂降也会产生巨大影响，造成经济损失[5]。
电压暂降对常用电子设备的影响也很大。研究表明，当设备的供电电压突然降至额定电压的50%以下，并且维持20ms以上时，接触器就会脱扣，甚至停止工作[6]。
3 电源保持电路的设计
3.1 几种方案对比
方案1———UPS不间断电源模块[7]。UPS模块在工作前先将能量存储下来，当工作中蓄电池的电压跌落至某一门限值且被检测到时，UPS模块自动将内部存储的能量释放给后级辅助电源，并且能够在一定时间内保持稳定，给系统一个持续电能补充，使之稳定工作。UPS模块的实用性较强，但造价相对较高，对蓄电池的要求也相对较高，而且还涉及到电池定期维护和更换的问题，属于高能耗产品。
方案2———动态电压调节装置[8]。动态电压调节装置的原理是通过逆变器将暂降后的电压提升到系统稳定时的电压。对于电压暂降到30%～40%的情况，该装置都能起到很好的补偿作用，并且能够保证在2ms内进行动态响应和补偿。动态电压调节装置具有不需要蓄电池、免维护等优点，适用范围广，但价格昂贵，不适合直流低压产品。
方案3———辅助电源切换[9]。图2为辅助电源切换电路。如果电压监测电路监测到24V蓄电池A瞬间下降，则光耦立刻工作并采用24V蓄电池B进行电压补偿，使系统稳定运行。该电路控制简单、价格低廉，但效率不高，很容易受到外界干扰，且对象单一。
方案4———电容储能供电。在负载电路的电源部分添加电容储能供电电路，利用大电容的充放电原理，负载能够在短时间内不受蓄电池电压暂降的影响，继续正常工作。该电路简单、价格经济且方案可靠有效。
针对电池电压暂降的问题，采取适当的方法保证产品的核心系统正常工作是极其重要的。对比4种可行的方案后，就可靠性、器件价格及占用空间等多方面的考虑，以方案4最为经济有效。
3.2 电路设计
根据方案4，笔者设计了一个可靠有效的电池电压暂降保持电路，具体如图3所示。
当系统正常稳定工作时，控制器由24V蓄电池进行供电，比较器U1A同向端经24V输入电压又经电阻R1和R2分压后，被钳位二极管钳位到5V,U1A的反向端电压为2.5V，比较器U1A输出为高电平，此时DCDC电源芯片正常工作，并将5V电源电压升压，通过稳压和限流电路将大电容充电到一个合适的电压值V2。另外，比较器U1B经过同向端和反向端的OC门输出高电平，MOS管不导通。
在大功率负载启动的瞬间，由于蓄电池供应负载需要很大电流，所以蓄电池电源24V会出现暂降情况。当电池电压掉落到触发电压(约7V)时(如果触发电压太低，则掉电中断还未触发，MCU已经无法正常工作，所以选择触发电压时，要考虑系统掉电的最低电压;同时还要考虑整个电路的干扰信号，应尽可能多地滤除外部干扰信号，防止误触发掉电中断)，比较器U1A(OC门输出)的同向端电压小于反向端，则比较器U1A输出低电平，即DCDC电源芯片停止工作;同理，比较器U1B的输出也变低，MOS管导通，电容进行放电，为控制器供电，使负载能够在短时间内不受蓄电池电压暂降的影响，继续正常工作。
4 实测结果
图4所示为实际测量的掉电保持时间波形图，CH2表示蓄电池电压，CH1表示CPU的供电电压。可以看出，电源电压24V掉电到7V左右后又掉到5V，此时CPU持续工作，维持时间约185ms。
实测结果表明，笔者设计的电池电压暂降保持电路有效地防止了电压暂降问题。
5 结束语
电压暂降是影响电能质量的重要因素，笔者针对此问题设计了一个电池电压暂降保持电路。该电路应用低成本的运放芯片、DCDC电源芯片、电解电容和尽可能少的辅助元件，实现了电池电压瞬间跌落的动态、快速补偿。该电路结构简单、占用空间小，触发电压可以精确选择控制，能够适用于绝大多数产品。目前，笔者设计的电池电压暂降保持电路已成功应用于杭州盟控有限公司的柴油发电机组控制器产品中，效果理想，表明该保持电路具有良好的可行性与实用性。
参考文献
[1]Woodley N H,Morgan L,Sundaram A.Experience with an Inverter-based Dynamic Voltage Restorer[J].IEEE Transactions on Power Delivery,1999,14(3):1181~1186.
[2]吴玉蓉,刘会金,孙丽萍,等.电能质量问题中的电压暂降[J].电力建设,2002,(8):64~67.
[3]王海滨.车辆辅助电源的电容型UPS设计[J].移动电源与车辆,2010,(3):1~6.
[4]李成章.如何为计算机网络选配UPS电源[J].世界产品与技术,2000,(4):48~49.
[5]Buxton R.Protection from Voltage Dips with the Dynamic Voltage Restorer[C].IEEE Half Day Colloquium on Dynamic Voltage Restorers-Replacing Those Missing Cycles.Glasgow:IET,1998:3/1~3/6.
[6]Reid W E.Power Quality Issues-Standards and Guidelines[C].Pulp and Paper Industry Technical Conference.Nashville:IEEE,1994:108~115.
[7]孙强.UPS的基本配置[J].电世界,2004,45(2):29.
[8]崔晨耕.电压跌落及其抑制[J].西安航空技术高等专科学校学报,2010,28(1):23~25.
保持电路 篇3
辐射监测γ相机可以近实时的显示辐射场定量图像,进而快速定位γ放射源,减少人员受照时间。峰值保持电路是γ相机的核心电路,是γ相机成像功能实现的基础。我院在“十一五”科研基础能力建设期间进口了一台美国RMD公司生产的γ相机(RadCam2000TM),在中核集团优先发展项目“辐射场γ热点成像系统应用技术研究”支持下,充分解析该γ相机,根据实际需要、元器件的性价比、以及元器件的采购情况,重新设计了γ相机的峰值保持电路,对于辐射监测用γ相机的国产化具有积极意义。
1 总体设计
γ相机探头由晶针型CsI(Na)闪烁晶体、位置灵敏光电倍增管(position sensitive photomultiplier tubes,PSPMT)、双锥针孔准直器及一个三层屏蔽体(材料组合为“钢_铅_钢”)组成。PSPMT采用日本Hamamatsu公司生产的R2486-03,它由栅网型倍增器(12级)和十字型阳极丝(16×16)构成,由末级倍增极发射的电子群到达X、Y两个方向的阳极丝上时,在电子到达位置处分流,产生四个信号分别为XA,XB,YA,YB,因而γ射线的能量E=XA+XB+YA+YB,位置
峰值保持电路包括6部分:信号调幅及滤波电路、信号叠加电路、峰值保持电路、峰值检测电路、采样保持电路、ADC电流驱动电路。
1.1 信号调幅及滤波电路
信号调幅、滤波电路的调幅功能通过电位器实现,滤波功能应滤掉前置放大电路输出的4路信号(时间常数为2 μs)两侧的低频和高频信号。该电路采用了OP42GS(ANALOG DEVICES公司的高速精密JFET输入运算放大器),还具有信号反相作用(信号由负脉冲变为正脉冲)。
图1为滤波电路的原理图,传递函数为:
由图2可知:该电路对于500 kHz(即T=2 μs)的信号,放大倍数达到最大值,对低频和高频信号有明显的过滤作用。
1.2 信号叠加电路
信号叠加电路采用2片LT1037CS8(Linear Technology公司的低噪声高速精密运算放大器),将信号调幅、滤波电路处理的4路脉冲信号(XA,XB,YA,YB)叠加,主控制电路将总脉冲峰值时刻作为4路脉冲共同的峰值时刻。
1.3 峰值保持电路
1.3.1 峰值保持原理[1,2,3,4,5]
峰值保持电路的作用是提取输入的峰值,并产生输出VO=VI(peak)。为了实现这个目标,让VO跟踪VI直至输入到达峰值。这个值会一直被保持,直至一个新的更大的峰值出现。此时,电路会用新的峰值更新VO。图3(a)给出了一个输入和输出时域波形的例子。峰值保持电路可应用于测试和测量仪器仪表中。
由上面的描述,可以确定下面4个模块:
(1) 用来保持最近峰值的模拟存储器,即电容器,它存储电荷的功能使它充当一个电压存储器,V=Q/C;
(2) 当一个新的峰值出现时,用来进一步对电容充电的单向电流开关,即二极管;
(3) 当一个新的峰值出现时,使电容电压能够跟踪输入电压的器件,即电压跟随器;
(4) 能周期地将VO重新置零的开关,这是用三极管放电开关和电容相并联实现的。
在图3(b)的电路中,上述功能分别是由CH、D2、OA1和SW实现的。OA2的作用是对电容电压进行缓冲,以防止通过R和任何外部负载所引起的放电。另外,D1和R可以防止OA1在检测到峰值后出现饱和,因此当一个新的峰值出现时,可以加快恢复速度。这个电路的工作原理如下。
当一个新的峰值到达时,OA1的输出V1为正,D1截止D2导通,如图4(a)所示。OA1利用反馈通路D2- OA2-R使它的输入端之间保持虚短路。由于没有电流流过R,就会使VO跟踪VI。通常把这种模式确切地称为跟踪模式,在此期间,OA1流出的电流经过D2对CH充电。OA1的输出比VO高了一个二极管的压降,即VI=VO+VD2(ON)。
在经历了峰值以后,VI开始下降,这也使OA1的输出开始下降。因此,D2截止和D1导通。这就给OA1提供了另一条反馈通路,如图4(b)所示。由虚短接概念,OA1的输出此时比VI低了一个二极管压降,即V1=VI-VD1(ON)。通常把这种模式称为保持模式,在此期间,电容电压保持恒定,R的作用是给D1提供一个电流通路。
观察发现,将D2和OA2接在OA1的反馈通路上可以消除由D2上的电压降和OA2的输入失调电压所引起的任何误差。在OA2的输入端只要求输入偏置电流必须足够的低,这样才能使峰值之间的电容放电最小。对OA1的要求是它应具有足够低的直流输入误差和足够高的输出电流能力,以便在短暂的峰值期对CH充电。另外,由于ro1和CH,以及OA2引入了反馈环路极点,因此需要稳定OA1。这通常可以用适当的补偿电容分别与D1和R相并联实现。一般而言,R的数量级是几千欧,补偿电容的数量级是几十皮法。
容易发现,反转二极管的方向可以使电路检测到VI的负峰值。
1.3.2 峰值保持电路
如图5所示,峰值保持电路4个模块选型:
(1) “模拟存储器”应选用低漏电流和低介质吸收的电容,如聚苯乙烯、聚丙烯和聚四氟乙烯等型号;电容值必须足够大,才能降低漏电流的影响,同时它也必须足够小,才能在短暂的峰值期间,快速充电,可取折衷值1 nF;
(2) “二极管”可选择通用器件,如IN4148;
(3) “电压跟随器”选用AD847JRZ(ANALOG DEVICES公司的高速低功耗单运放);
(4) “开关”可选择通用三极管,如2N3904。
OA2采用具有低输入偏置电流特性的LF356M(National Semiconductor公司的JFET输入运放)对电容电压进行缓冲。补偿电容C2的作用是在跟踪模式期间,稳定具有容性负载的运算放大器OA1(AD847JRZ)。在PCB(印刷电路板)上,采用保护环包围所有与OA2的同相输入端相关的引线,可以显著消弱PCB的漏电流,同时保护环也具有屏蔽噪声的作用。
当处于跟踪模式时,D2和C12形成一个低通滤波电路,但是D2动态电阻不固定,造成极点不固定,这个不稳定的极点经U2进入反馈回路,容易造成跟踪信号时出现阶梯,通过和C12串联一个电阻R21,在反馈回路中引入了一个零点,增强了电路的稳定性。若R21放在C12之前,由于充电电流经历一个由无到有,又从有到无的过程,即中间出现峰值,这就在R21上形成了压降,以致最终的输出信号在峰值过去后有一个下降,因此需将R21放在C12之后,以减少此影响,并且R21取值不宜过大,根据观测选择R21为100 Ω。
1.3.3 峰值检测电路
峰值检测电路在“峰值保持”电路基础上,产生脉冲峰值时刻信号,此信号的作用为:
(1) 作为“峰值保持”电路的模拟存储器置零信号;
(2) 作为“采样保持”电路的采样指令信号;
(3) 触发ARM工控核心板T2368BI启动A/D转换。
采用的主要芯片为:LM361M(National Semiconductor公司的高速差分比较器)、LT1011(ANALOG DEVICES公司的精密比较器)、74HC123D(Philips Semiconductors公司的带复位功能的双路可再触发单稳多谐振荡器)、HC74(Texas Instruments公司的带复位与置位的双路双稳态多谐振荡器)、AHC08(Texas Instruments公司的2输入四正与门)、MM74HC32M(Fairchild Semiconductor公司的2输入四或门)。该电路采样指令信号的保持时间(可调节)根据A/D转换与数据读取过程调节,略大于两过程时间之和即可,约40 μs。模拟存储器置零信号的保持时间(可调节)应确保电容C12(模拟存储器)充分放电,5 μs即可。该电路还可进行高低阈值判断;可设置低阈值,以屏蔽部分噪声。
1.3.4 采样保持电路
采样保持功能是数据采集和A/D转换过程的基础,具有两种状态:采样(采集输入信号并同时传送到输出端)与保持(保持最新的采集值直到下次采样),采样保持放大器用作ADC的前端。
采样保持电路采用AD684JQ(ANALOG DEVICES公司的单芯片四通道SHA),每个通道都能在不到1 μs的时间内采集一个信号,保持值的下降率低于0.01 μV/μs,出色的线性度和交流性能使它成为高速ADC的理想前端。
1.3.5 ADC电流驱动电路
ADC电流驱动电路采用HA9P5002-5(Intersil Americas公司的电流缓冲器),可增强采样保持电路的信号输出能力,与后面的AD转换电路匹配。
2 电路改进
通过电路调试,做了如下两项改进:
2.1 峰值保持电路改进
改进的峰值保持电路如图6所示。
(1) 降低二极管漏电流。
当二极管被反相偏置时,它会吸收一个漏电流,温度每上升10 ℃,这个电流也会增加1倍。图6中,采用第三个二极管D3和上拉电阻R2,以消除二极管漏电流的影响。在跟踪模式期间,D2,D3二极管对相当于一个单向开关,但电压降是原来的两倍。在保持模式期间,R2将D3的阳极拉起,使它与阴极具有相同的电位,这样就消除了D3的泄漏,只用D2来保持反向偏置。
(2) 降低复位开关漏电流。
如图6所示,开关由两个3N163增强型P-MOS-FET来实现。给它们的栅极加上一个负脉冲会使两个FET都导通,CH放电。一旦脉冲结束,两个FET截止;然而,因为R3将M1源极拉至与漏极具有相同的电位,M1的泄漏就被消除了;仅用M2维持开关电压。
2.2 PCB改进
采用四层板取代原来的二层板,不仅可以缩小电路板尺寸,而且可以提高信噪比。
3 结 语
实验证明,该电路可准确、实时捕捉脉冲信号的峰值,同时具有结构简单、调试方便、性能优良等优点,可广泛应用于各种脉冲分析系统。
参考文献
[1][美]赛尔吉欧.佛朗哥.基于运算放大器和模拟集成电路的电路设计[M].3版.西安:交通大学出版社,2009.
[2]胡创业,席宏强.一种实用的峰值保持电路[J].核电子学与探测技术,2009,29(2):379-380.
[3]彭宇.一种新型电荷灵敏前置放大器和成形峰保持混合电路[J].核电子学与探测技术,2007,27(6):1005-1008.
[4]苏弘.一种适用于高速窄脉冲的峰值保持电路[J].核电子学与探测技术,2007,27(2):254-256.
[5]易先军,叶春生.基于FPGA的高速数字峰值保持器设计[J].现代机械,2005(4):9-10.
[6]张尧琴,杭娟,王玉凡.基于EDMA的FPGA与DSP图像传输的设计与实现[J].电子科技,2012(1):39-41.
[7]巩蓓蓓,任爱锋,胡方明.基于FPGA数据流控制动态可重构的实现[J].现代电子技术,2011,34(3):49-52.
[8]李聪玲.液氧/煤油发动机试验控制系统软件架构与设计[J].火箭推进,2009,35(2):46-53.
保持电路 篇4
随着无线通信和互联网多媒体业务的高速发展, 对于流水线A/D转换器的需求日益增大。采样保持电路作为流水线A/D转换器的前端, 对流水线A/D转换器的性能具有决定性的影响。因此, 如何设计出高性能的采样保持电路并以较低功耗实现, 已成为设计高速高精度流水线A/D转换器的关键之一。
这里采样保持电路采用全差分结构, 能够很好地减小采样失调误差和偶次谐波失真[1], 抑制来自衬底的共模噪声[2];使用栅压自举技术, 极大地提高了开关的线性度;采用底极板采样技术[1]降低了电荷注入和时钟馈通效应;采用高性能的运算放大器, 减小了由于有限增益和不完全建立带来的误差[3]。
1 采样保持电路结构
常见的CMOS采样保持电路有两种结构:电荷转移型和电容翻转型[4]结构。电容翻转型结构相比电荷转移型结构有较大的反馈因子和较小的电容, 所以电荷翻转型结构具有实现面积较小、噪声和功耗较低[5]等优点, 更适合应用于高速流水线A/D转换器中, 因此本文采用电容翻转型结构 (如图1所示) 图2为其时钟时序图。图1中CK1s是加在图中对应开关上的时钟信号。
2 增益自举运算放大器的设计
运算放大器是采样保持电路的核心, 其有限的增益和有限的摆率、带宽, 分别决定着采样保持电路的精度与速度。电容翻转型结构采样保持电路的反馈系数β为:
undefined
式中:Cs为采样保持电路的采样电容;Cp为运放输入端的寄生电容。由于Cs远大于Cp, 所以理论上β为1。运算放大器的有限增益误差为[6]εG=1/ (βAOV) , 该增益误差必须小于LSB/2, 从而:
undefined
运算放大器的带宽决定着小信号的建立时间, 对于闭环形式的运算放大器来说, 建立误差[6]如式 (3) 所示:
undefined
式中:ts为建立时间, ω-3 dB为闭环运算放大器的3 dB带宽。此误差必须小于LSB/2, 即:
undefined
在两相不交叠时钟下, ts与采样频率fs的关系为:
undefined
当运算放大器处于闭环状态时:
undefined
因此:
undefined
为满足式 (2) 和式 (8) , 本文中运算放大器采用增益自举结构。电容翻转型结构采样保持电路中运算放大器的输入共模电压和输出共模电压必须相匹配, 这就要求运算放大器具有大的输入共模范围, 折叠式结构的运算放大器能够满足这一条件。因此, 运算放大器采用折叠共源共栅运算结构。为获得低噪声并提高相位裕度, 本文采用PMOS管作为输入管[1]。如图3所示为运算放大器的整体图。其中, AP和AN为辅助运算放大器, 在不影响主运算放大器的带宽的前提下, 通过提高主运算放大器的输出电阻而提高其增益[7]。为了不影响主运算放大器的输出范围, 辅助运算放大器同样采用折叠共源共栅结构;为了提供大的输入共模范围, AP和AN分别采用NMOS管和PMOS管作为输入管, 如图4所示。辅助运算放大器接成跟随器形式, 用来稳定输出共模[8]。需要注意的是辅助运算放大器引入了零极点偶对, 为了消除其对运放建立特性的影响, 辅助运算放大器的单位增益带宽应在主运算放大器的单位增益带宽和第一非主极点之间[9]。为了使整个运算放大器的建立时间较短, 设计时应提高辅助运算放大器的第一非主极点, 使辅助运算放大器的相位裕度在75°以上[10]。
整个运算放大器采用开关电容共模反馈 (SC-CMFB) [11]来稳定输出共模电压, 如图5所示。之所以选择SC-CMFB, 主要是由于SC-CMFB不限制运算放大器的输出摆幅, 而连续时间共模反馈 (CT-CMFB) 会限制其输出摆幅, 因此, SC-CMFB更加适合应用于本电路中。再者, SC-CMFB不消耗静态功耗, 更加适合于低功耗设计中。
3 栅压自举开关
与输入相连的采样开关对采样保持电路的性能有重要的影响, 为了达到13位以上的线性度 (SFDR) 的要求, 这里采用栅压自举 (Bootstrapped) 开关[12], 如图6所示。当时钟CK为低电平时, M9和M8导通使开关M12栅压为低电平, 开关M12断开, 同时自举电容C3充电至VDD;当CK为高电平时, M5导通, 使M7的栅电压为低电平, 从而M7导通, M11随之导通, 这样C3上的电压直接加在开关M12的栅源两端, 由于C3两端的电压不能突变, 因此M12栅源电压恒为VDD, 不随输入信号的电压而变化, 这样开关M12就具有很高的线性度。在此, C3取值比较大, 为3 pF, 以此减小M11的栅电容和电路中寄生电容对C3上电荷的分配效应。开关M12中晶体管应具有较大的W/L, 这样M12的导通电阻RON较小, 从而τ=RONCs较小, 输入信号可以在采样相中完全建立。
4 仿真结果
这里采用TSMC 0.18 μm 1P6M CMOS工艺设计了一个电源电压为3.3 V的全差分采样保持电路。使用Cadence Spectre工具进行仿真验证。图7为运算放大器的频率响应, 表1为运算放大器的仿真参数。
在采样频率为100 MHz、负载电容为2 pF时, 输入Vpp=2 V, 频率为12.5 MHz的正弦波, 采样保持电路输出端建立的波形如图8所示;输入Vpp=2 V, 频率为48.437 5 MHz的正弦波, 对其输出波形进行离散傅里叶变换, 得出频谱图, 如图9所示。从图9中可以看出, 其无杂散动态范围达91 dB, 有效精度可以达到13位。
5 结 语
这里设计了一个高性能的采样保持电路。采用全差分结构, 很好地减小了采样失调误差和偶次谐波失真, 抑制来自衬底的共模噪声;采用栅压自举技术, 极大地提高了开关的线性度;采用底极板采样技术降低了电荷注入和时钟馈通效应;设计了带SC-CMFB的高性能的运算放大器, 在降低功耗的同时, 减小了由于有限增益和不完全建立带来的误差。该电路工作在3.3 V电源电压下, 消耗静态功耗仅为16.6 mW。在100 MHz的采样频率下, 输入2Vpp的奈奎斯特频率信号该电路能达到91 dB的SFDR, 其有效精度可以达到13位。
摘要：采用TSMC0.18μm1P6M CMOS工艺设计了一种高性能低功耗采样保持电路。该电路采用全差分折叠增益自举运算放大器和栅压自举开关实现。在3.3V电源电压下, 该电路静态功耗仅为16.6mW。在100MHz采样频率时, 输入信号在奈奎斯特频率下该电路能达到91dB的SFDR, 其有效精度可以达到13位。
关键词：流水线ADC,采样保持电路,栅压自举开关,增益自举运算放大器
参考文献
[1][美]Behzad Razavi.Design of Analog CMOS Integrated Cir-cuits[M].陈贵灿, 译.西安:西安交通大学出版社, 2003.
[2]David A Johns, Ken Martin.Analog Integrated Circuit De-sign[M].曾朝阳, 译.北京:机械工业出版社, 2005.
[3]Phillip E Allen, Douglas R Holberg.CMOS Analog Circuit Design[M].冯军, 译.北京:电子工业出版社, 2005.
[4]HungChih Liu, Zwei Mei Lee, Jieh-Tsorng Wu.A15b40MS/s CMOS Pipelined Analog to Digital Converter with Digital Background Calibration[J].IEEE Sol.Sta.Circ., 2005, 40 (5) :1047-1056.
[5]Yang Wenhua, Dan Kelly, Iuri Mehr, et al.A3V340mW14b75MS/s CMOS ADC with85dB SFDR at Nysquist input[J].IEEE Sol.Sta.Circ., 2001, 36 (12) :1931-1936.
[6]Mikael Gustavsson, Wikner J Jacob, Nianxiong Nick Tan.CMOS Data Converters for Communications[M].New York, Boston, Dordrecht, London, Moscow:Kluwer Academ-ic Publishers, 2002.
[7]Mrinal Das.Improved Design Criteria of Gain-boosted CMOS OTA with High-speed Optimizations[J].IEEE Trans.on Circ.and Syst.-II, 2002, 49 (3) :204-207.
[8]Luo Yang, Yang Huazhong.A High Performance CMOSSample and Hold Circuit[J].Microelectronics, 2005, 35 (6) :658-661.
[9]Klaas Bult, Govert J G M.Geelen.A Fast Setting CMOS Op Amp for SC Circuits with90dB DC Gain[J].IEEE Sol.Sta.Circ., 1990, 25 (6) :1379-1384.
[10]Mohammad Mahdi Ahmadi.A New Modeling and Optimi-zation of Gain-boosted Cascode Amplifier for High-speed and Low-voltage Applications[J].IEEE Sol.Sta.Circ., 2006, 53 (3) :169-173.
[11]Ojas Choksi, Richard Carley.Analysis of Switched-capaci-tor Common-mode Feedback Circuit[J].IEEE Trans.on Circ.and Syst.II, 2003, 50 (12) :906-917.