可编程逻辑控制器件

可编程逻辑控制器件（通用8篇）

可编程逻辑控制器件 篇1

在现代的通信及基于FPGA[2]的图像数据处理系统中,经常要用到大容量、高速度的存储器。而在各种的随机存储器件中,SDRAM的价格低,体积小,速度快,容量大等优点而获得大家的青睐。但是SDRAM的控制逻辑比较复杂,对时序的要求也比较严格,使用很不方便,这就要求有一个专门的控制器,使用户能方便的操作SDRAM。该文中提出了一种基于FPGA的通用SDRAM控制器[1]的设计,通过verilog来实现。在FPGA的内部采用状态机的方式来实现状态的转换,采用主状态机控制多个次级状态机的形式。且每个状态机的状态数控制在10个以下,保证了内部状态转换的速度。

1 SDRAM简介

在本次设计中,采用ISSI的IS42S16160B作为控制的目标。它支持166、133、100MHZ三种时钟频率。采用了54引脚的TSOP封装,工作电压为3.3V。采用同步接口的方式,所有的信号都是在时钟的上升沿触发。具有16位的数据总线和13位的地址总线,其中地址总线是时分复用的。A0-A12是行总线,在需要列地址的时候,A0-A8提供列地址。它的主要引脚还有CLK(时钟信号)、CKE(时钟使能信号)、/CS(片选信号)、/RAS(行地址选通信号)、/CAS(列地址选通信号)、/WE(写使能信号)、BA(bank选择信号)、DQM等。

通常一个SDRAM会有多个bank,每一个bank的行地址和列地址都是通过地址总线输入的,通过BA的值来控制最后要选通的bank,在对bank进行读写前,必须激活行选通信号。换页读写的时候要对关闭的行进行预充电,然后再激活新的行进行读写。在对SDRAM进行正常的操作之前要对它进行初始化。

2 SDRAM控制器的设计

SDRAM控制器内部由接口模块、命令解析模块、命令响应模块和数据通道共四部分组成,其模块图如图1所示。

控制器内部的各个功能模块之间的转换是由一个主状态机控制多个次级状态机来控制实现的,为了更加快捷的进行状态转换和保证控制器的时序满足要求。每个状态机的状态数都保持在10个以下。控制器的状态流程图如图2所示。

IS42S16160B型SDRAM芯片是由4个bank组成,每个bank由8192行512列的16位存储阵列构成。芯片上电以后需要200μs的稳定时间,然后需要对所有的bank进行一次预充电,充电完成之后要进行至少8个周期的刷新,刷新完成后进行模式寄存器的设置,在模式寄存器设置完成后就进入了正常的工作模式、即转入idle状态。此时用户可以对SDRAM进行正常的读写。

2.1 SDRAM控制器接口模块

在对SDRAM进行完初始化工作后,用户可以通过控制器的接口模块来输入指令来控制SDRAM数据的读写。数据接口模块的主要功能是连接控制器内部寄存器与外部接口,根据不同的数据类型定义合适的寄存器。保存用户输入进控制器的指令码、地址、读写数据等信息。例如:cmd_r<=cmd:同时将指令码交与命令解析模块解析。为命令响应模块提供可靠的地址信息和写入数据。此模块直接与外界连接,可以通过它来与控制器内部进行数据交换。同时还提供控制器内部全局时钟信号,设计将控制器的内部时钟信号与外部信号反相,这样在外部时钟的信号的上升沿将数据输入之后,在经过半个周期之后就可以被内部时钟信号控制采样。与采用同一个时钟信号相比能够节省半个时钟周期的时间。并且存取数据时可以有一定的时序余量,提供足够的建立时间和保持时间,避免时序冲突,出现不稳定状态。

2.2 SDRAM控制器命令解析模块

命令解析模块对输入进去的cmd等命令进行解析,输出相应的指令给命令响应模块。例如当cmd为001的时候,解析出为读命令。这是主状态机就会跳转到读状态进而控制读状态内部次状态机来进行读数据操作。此外在命令解析模块还包含对SDRAM模式寄存器的设置,可以设置SDRAM的突发读写长度和预充电周期。寄存器设置值是在SDRAM初始化的时候通过接口模块输入,也可以在idle状态输入。

2.3 SDRAM控制器命令响应模块

该模块的作用是根据命令解析模块解析出来的操作指令,做出符合SDRAM读写规范的操作动作。对SDRAM的操作是通过控制FPGA与SDRAM相连接引脚的高低电平来实现的。读、写、自动预充电读、自动预充电写和预充电命令等都是通过此模块作用于SDRAM。在带自动预充电的突发读写模式中,使用小的状态机来控制数据的读写顺序和读写状态,保证读写数据的正确性。在此模式下,每一个时钟周期都可以进行数据读写,不需要再等待行消隐和列消隐,节省读写时间。带自动预充电的读写模式可以连续的对数据进行读写,在前一个突发长度结束之后可以接着进行数据读写,这样就可以节省掉单独进行预充电所需要消耗的时间。

2.4 SDRAM控制器数据通道模块

数据通路的工作比较简单,主要就是保证控制器读、写数据信号线和从SDRAM得到的数据之间能畅通连接。但是需要注意的是SDRAM的数据输入输出引脚是双向的。所以在定义接口是要用wire型,同时用assign语句赋值,尽量减少数据传送的时间延迟。如:assign sdr_dq=(r_w==1)?sdr_dq_reg:16'bz。

3 SDRAM控制器的功能验证

3.1 SDRAM控制器的软件仿真验证

本设计中功能仿真是在quartus ii 9.0[3]的环境中用verilog编写testbench的方法,以modelsim作为仿真工具,通过检查波形来完成。

SDRAM控制器控制SDRAM进行写读操作的仿真图如图3所示。clk0是内部时钟,它与系统时钟反相,内部信号的传递、状态机的转换等都是在内部时钟的上升沿触发。在图中可以看到在行激活后两个周期将写命令和数据同时给SDRAM,因为这里设置的是长度为4的突发长度,所以将连续写入4个数据,其列地址是自动变化的。上面已经介绍,在SDRAM进行读写的时候可以被其他的读写操作中断,在进行写操作时,命令变成读,这时就会执行突发的读操作,且不用消耗等待预充电的时间,只需经过一个列消隐时间就可以从给定的地址中读出数据。

3.2 SDRAM控制器的FPGA验证

Signal Tap II[4]嵌入式逻辑分析仪提供了一种对器件进行实时测试的方法,它可以随设计文件一起下载到目标芯片中,用以捕捉目标芯片中有关信号节点处的信息,而不影响芯片的正常工作。Signal Tap II将测试得到的信号暂存于目标器件的片内RAM中,再通过器件的JTAG端口和USB Blaster II编程线将采得的信号传出,以供计算机进行分析。

控制器在ALTERA公司的Cyclone-II系列EP2C70F896芯片上实现验证。综合后共使用了615个逻辑单元,占用资源<<0.1%;使用了105个引脚,占用资源17%;使用了一个PLL,占用资源25%。经片上调试后,完全可以控制SDRAM进行数据的读写。通过逻辑分析仪采集回来的读写信号如图4所示。sdr_dq信号是SDRAM的读写信号线,上面的小间隔不是毛刺,而是时间单位变大之后无法显示原来数据宽度所致。放大后的读信号如图5所示。数据显示SDRAM控制器可以很好的控制SDRAM进行读写,且读写转换之间不需要再等待更多的时间进行预充电。突发读写数据时序良好,没有出现不稳定状态。

4 结束语

用硬件描述语言进行电路与系统的设计是当前EDA技术的一个重要特征。用高级语言进行电路设计,可以灵活的修改参数,增加电路的可移植性。该文在详细研究了SDRAM的主要原理、结构和时序的基础上,针对目前内存技术的迅猛发展及其应用日益广泛的趋势,研究了一种基于verilog hdl的SDRAM控制器,并在通过一系列的逻辑仿真、综合、FGPA硬件验证后得以实现。结果表明控制器对SDRAM的读写操作可靠稳定,读写时序满足SDRAM的需要,读写数据转换及突发读写所需的时间也比较少,能方便快捷的控制高速。

参考文献

[1]Ying Xu,Aabhas S.Agarwal,Brain T.Davis.Prediction in Dynamic SDRAM Controller Policies[J].Lecture Notes in ComputerScience,2009,56:128-138.

[2]夏宇闻.Verilog数字系统设计教程[M].北京:北京航空航天大学出版社,2008:67-72.

[3]郑亚民,董晓舟.可编程逻辑器件开发软件Quartus II[M].北京:国防工业出版社,2006:125-130.

[4]吴继华,王诚.Altera FPGA/CPLD设计(高级篇)[M].北京:人民邮电出版社,2005:245-254.

可编程逻辑控制器件 篇2

关键词： 可编程逻辑器件 教学软件 实验教学 教学内容

随着集成电路技术的迅猛发展，作为电子设计自动化（eda）硬件基础的大规模可编程逻辑器件（programmable logic devices，pld）得到广泛应用，pld通过编程可以灵活方便地构建和修改数字电子系统。pld设计技术的发展和普及给数字系统设计带来了革命性的变化，传统的“固定功能集成块+连线”的设计方法正逐步退出历史舞台，而基于大规模可编程逻辑器件的设计方法正在成为电子系统设计方法的主流。作为电子科学与技术专业课的《大规模可编程逻辑器件设计》，主要讲授大规模可编程逻辑器件的原理与应用，帮助学生了解和熟悉大规模可编程逻辑器件设计的基本思想，掌握数字系统设计的方法、cpld/fpga器件、流行的eda设计软件和hdl设计语言等，并通过范例教学和实验课的上机实验，使学生掌握用verilog和vhdl语言设计开发常用的数字电路和数字系统的技能，提高解决实际问题的能力[1]。

在实际的教学与实验过程中，教学手段和教学方法过于单一，仅仅通过多媒体课件的教学手段，由教师讲授程序范例，缺乏学生的课堂参与和互动，难以使学生较好地掌握eda设计软件和硬件描述语言（hdl）等。此外，该课程的实验教学内容较多，需要在实验课前指导学生掌握有关的eda设计软件操作，而仅通过课堂教学和多媒体课件难以实现教学目标[2，3]。因此，依据电子科学与技术专业本科生的该课程实际教学情况，笔者详细分析了实验教学过程中存在的问题，提出了关于实验教学的改革方案。

一、目前教学中存在的问题

1.在课堂教学方面，教学手段和教学方法过于单一，仅由教师讲授程序范例，缺乏学生的课堂参与和互动，难以提高学生的实践和动手能力。教师在课堂上采用常规讲法，费时费力，学生对所讲内容仍无法彻底理解，难以实现对所学知识的灵活运用。

2.在实验课程方面，存在学生对实验准备严重不足，对实验缺乏独立思考的能力等问题。课前预习严重不足，导致实验课时，学生把大多数时间、精力放在程序的编写和设计上。由于大多数学生都是第一次接触硬件描述语言，对verilog语法不能很好地理解和运用，例如并行语句等，程序设计占用时间过多，导致调试、仿真、修改、完善时间不够，部分学生不能完成实验任务。

3.在考查学生实际操作能力的实验考核阶段，缺乏对学生实际掌握有关eda软件操作的能力进行量化考核的有效手段和工具。截至目前，该课程只是通过卷面的考试来考核学生对有关eda设计软件和hdl设计语言等的掌握效果，没有通过实验考试来考核学生实际动手能力的过程，只是对学生利用hdl语言编写相关设计程序进行考试，对eda软件的操作考核只是停留在卷面上，这种死记硬背通过考试的方法不适合《大规模可编程逻辑器件设计》这门以实践为主、强调动手能力的课程。

综上所述，在大规模可编程逻辑器件设计课程的教学过程中还存在一些严重影响教学质量的因素。为了响应国家“十二五”规划中明确提出的建设创新型国家的任务，培养创新型大学生的要求，我们必须逐步改革和完善现有的教学模式、教学手段和实验方法[4，5]，提高教学质量，为培养开创未来的全面发展型人才奠定基础。

二、实验教学改革的整体规划

为了优化实验教学和实践环节，提高学生的动手能力，突出实验教学的重点，必须摒弃传统的教学思路，重新构建实验教学体系。在实验教学中要贯彻“激发兴趣、夯实基础、引导创新、全面培养”的教学方针，通过对教学手段和实验方法的改革，扩展“范例”教学模式，对教学内容进行重新设计，采用新的教学手段，整个课程主要围绕大规模可编程逻辑器件实际的设计开发流程展开，加强课堂教学与实践的紧密结合，使学生明确本课程的学习目标是掌握大规模可编程逻辑器件的具体设计和使用流程，进而提高学生的课堂参与度和互动性，增强其学习主动性。

三、实验教学改革的具体内容

对实验教学内容的设计要坚持“从实践出发，通过实例化教学，强调设计流程，提升学生参与度和互动性”的原则[6]。实例化程序和设计流程是本课程的主要内容，要求学生对hdl语言和eda软件设计流程等深入理解[7]，熟练掌握。因此，这部分教学内容要通过教学演示软件进行详细讲解，并利用该软件作为教学手段提高学生在课堂教学中的参与性和互动性。

对实验考核部分，通过实验考试软件系统对学生的实际实践能力进行考核，并给出量化的评判和考核结果，根据考核结果有针对性地给出如何提高其实验实践能力的指导性意见，使该实验考试软件系统不仅成为进行实验考核的有效手段，而且作为学生检验自己实际动手能力的标准，根据评判结果缩短学习差距，增强学习效果。具体的实验教学改革内容如下：

1.《大规模可编程逻辑器件设计》课程教学演示软件系统方案设计及开发。开发用于《大规模可编程逻辑器件设计》课程的教学演示软件，通过该软件的使用，与具体实验实践相结合，强化课堂教学效果，提高学生对eda软件的掌握能力。在教学演示软件设计和开发过程中，如何选择教学的实例化程序，如何设计教学演示软件系统，使得其与实践过程一致并提高学生的参与度和互动性是需要解决的关键问题。首先给出典型器件的结构模型，分析其各组成电路的结构，明确具体的设计要素和使用流程及方法，然后通过实例化教学，运用verilog和vhdl讲授程序设计，进而逐步完成大规模可编程逻辑器件的全部设计流程和下载。并通过对电子科学与技术专业本科生实际课堂教学的运用，考察该软件系统的教学效果，对该软件系统进行改进和完善，进而提高学生的课堂参与度和互动性，增强其学习主动性。2.《大规模可编程逻辑器件设计》课程实验考试软件系统设计与开发。开发用于《大规模可编程逻辑器件设计》课程的实验考试软件系统，在实验考试软件系统的设计和开发过程中，如何有针对性地考核学生实际掌握有关eda软件操作的技能，对考核结果进行量化评判，并针对每个学生的成绩给出量化的指导性意见，帮助其提高实践能力是需要解决的另一个关键问题。通过该软件系统可以对学生掌握有关eda软件的操作能力做量化的考核，给出具体的评分标准和结果，对学生的实际操作能力做出量化的、具有实际指导意义的评判，从而为课程教学和学生学习及实验教学的改进和实践能力的提高制定明确且切实有效的目标。

四、结语

《大规模可编程逻辑器件设计》是一门强调实验教学和实践环节的课程，只有通过强化实验教学，才能提高学生实践和创新能力，而教学演示软件的引入可以强化课堂教学效果，提高学生的实验动手能力和具体操作技巧。实验考试软件的引入可以对学生的实际操作能力做出量化的、具有实际指导意义的评判，从而为课程教学和学生学习及实验教学的改进和实践能力的提高制定明确且切实有效的目标，进而有效提高实验教学质量，为培养具有实践创新能力的科技创新型人才奠定基础。

参考文献：

可编程逻辑控制器件 篇3

关键词：教学实践,课程建设,可编程逻辑器件,Verilog HDL语言

1 课程背景

CPLD/FPGA的应用开发是电子类和计算机工程类专业的一门重要的工具类专业课程。通过本课程的学习, 使学生在了解CPLD/FPGA内部结构原理的基础上, 掌握利用硬件描述语言Verilog HDL进行数字系统设计的方法, 掌握使用常用开发工具进行硬件电子电路系统的设计开发过程, 以适应现代电子技术发展需求, 提高学生对数字系统的研发能力。

通过该课程建设, 旨在研究并建立适应计算机工程专业方向这门课程的软硬件教学环境, 使学生在掌握Verilog硬件描述语言理论知识的同时, 更注重在实践中的应用。同时将业界最新的知识和技巧融入到教学过程中, 侧重知识的先进性和实用性, 使学生掌握当前嵌入式软件开发的精髓和开发调试技巧, 提高学生对数字系统的研发能力, 达到我校应用型人才培养的办学目标。

课程建设前的教学情况, 教学大纲比较陈旧, 不符合业界新的知识和技巧, 不能授于学生先进和实用的知识;缺乏合适实践环节的训练, 使学生难以将理论知识和实践相结合, 动手能力得不到锻炼;课件比较死板沉闷, 难以调动学生上课积极性和学知识的兴趣性。

2 教学内容设计

2.1 开发平台选择

Quartus II是Altera公司的综合性PLD/FPGA开发软件, 它支持原理图、VHDL、Verilog HDL等多种设计输入形式, 软件还内嵌有综合器以及仿真器, 这些都可以完成从设计输入到硬件配置的完整PLD设计流程。

Verilog HDL (HDL:Hardware Description Language) 语言是一种以文本形式来描述数字电路和系统硬件结构和功能行为的高级编程语言, 用它可以表示逻辑电路图、逻辑表达式, 还可以表示数字逻辑系统所完成的逻辑功能行为。使用Verilog HDL描述硬件的基本设计单元是模块 (module) 。一个模块相当于一个实际的电路元件。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言, 都是在20世纪80年代中期开发出来的。两种HDL均为IEEE标准。其中Verilog起源于C语言, 易学易用, 编程风格灵活、简洁, 易掌握, 而VHDL起源于ADA语言, 格式严谨, 不易学习。

如图1所示为课程实验和课程设计所用到的FPGA实验箱。

FPGA教学实验箱把分离的模块全部整合到一块FPGA教学实验箱底板上, 以该底板为基础, 充分采用模块化设计思想。该实验箱箱底板采用标准的IDC插针, 它可以可将FPGA核心模块、I/O模块、A/D模块、D/A模块通过插针连接到实验箱底板上。实验箱底板上专门开辟了一块用户自定义区域, 包括了三相D/A模块、单片机&外设接口模块、多路线性电源模块等, 极大的方便了设计者的使用。

结合本校学生特点, 本门课程实验装置采用FPGA教学实验箱, 编程语言采用类似于C语言的Verilog HDL, Quartus II软件作为开发工具软件。

2.2 教学内容规划

可编程逻辑器件应用课程教材采用北京航空航天大学出版社的《Verilog数字系统设计教程》, 要求学生在了解CPLD/FPGA内部结构原理的基础上, 掌握利用硬件描述语言Verilog HDL进行数字系统设计的方法, 掌握使用常用开发工具Quartus II软件进行电子系统的设计开发过程, 以适应现代电子技术发展需求, 提高学生对数字系统的研发能力。总学时为48学时, 其中理论课32学时, 实验16学时。理论课学时分配如下:

1) Verilog的基本知识2学时, 讲述硬件描述语言HDL概念及其分类;Verilog HDL语言的历史, 应用情况和设计方法;FPGA芯片内部结构基本原理。

2) Verilog语法的基本概念讲述2学时, 先举几个简单的例子, 引申出Verilog模块的基本概念和编程方法要求;再讲述验证Verilog模块功能正确与否的测试模块的编写。

3) Verilog语法基础知识4学时, 对Verilog语言的模块结构、数据类型、各类运算符及表达式等方面做讲解。

4) 各类语句知识8学时, 主要对条件语句、case语句、循环语句、顺序块语句、并行块语句、生成语句、结构说明语句及常用系统任务等做了讲解, 并在最后举例解释说明。

5) Verilog HDL模型的不同抽象级别2学时, 分别从门级结构和行为描述级进行举例说明, 给Verilog HDL模型的不同抽象级别建模的过程和方法,

6) 编写和验证简单的纯组合逻辑模块2学时, 主要对加法器、乘法器、比较器、多路器等几个常见的纯组合逻辑模块进行建模和验证。

7) 同步状态机的原理、结构和设计6学时, 主要讲述状态的概念和结构;Mealy状态机和Moore状态机的不同点;重点举例讲述如何用Verilog来描述可综合的状态机, 该部分是本课程的重点知识, 通过举例同学生息息相关的现实问题引申出如何描述可综合的状态机。

8) 深入理解阻塞和非阻塞赋值的不同4学时, 主要讲授阻塞和非阻塞赋值的异同、Verilog模块编程要点、Verilog层次化事件队列、阻塞赋值及一些简单的例子。

课程实验设计与学时分配如表1所示:

3 课程教学具体实施方案

1) 教学内容建设

在理论教学方面, 本课程紧密跟踪学科前沿, 及时充实教学内容, 形成教学科研互促互动。依据本课程在教学计划中的地位和课程的特点, 形成一套以应用能力培养为主的教学素材库, 主要有:

教学指导文件包括:理论课教学大纲、课程设计教学大纲、教学计划。

教材包括:理论教材和实训教材。

教与学的媒体包括:教学教案、教学课件、课程作业、教学案例、实验内容。

并建立课程重要内容的习题库和试题库, 以及进行实际应用系统的毕业设计。

2) 教学方法的改革

以现代化教学手段为依托, 以充分利用多功能教室、多媒体教室、校园网等综合应用的现代化教学手段, 实行启发式、项目式、研讨式等多种教学方法灵活应用的教学方法, 形成一套能够使抽象的内容形象化、深奥的内容通俗化的课程教学模式。

3) 加强实践环节

在课程建设中注重学生实践能力的培养。教学团队在理论课开设的同时, 利用现有实验环境, 调研行业嵌入式硬件开发要求和最新技术, 建立紧密配合理论教学内容的硬件实验环境, 并编写配套实验指导书和课程设计指导书;使学生的理论和实践相结合, 激发学生学习兴趣和实践能力的培养。

4 课程教学效果

1) 课程教学对教学质量的促进

通过该课教学, 特别利用生动的课件, 贴近实际应用的案例分析, 及灵活多变的实验教学, 使学生提高了学习《可编程逻辑器件应用》课程的兴趣, 充分了解该课在嵌入式系统设计的重要性。另一方面, 通过课程的教学使学生拓宽了视野, 学到一种全新的基于硬件电路的设计方法。大大增强了学生独立学习的能力, 学生不再满足于老师的被动教学方式, 开始主动学习, 学习效果大大提高, 学习成绩逐年提高。

2) 综合实践能力提高

课程教学打破传统的教学方式, 先举简单例子, 引申出需讲解知识点, 再综合实际应用实例讲解。整个教学过程采用实例贯穿式教学, 由浅入深, 逐步引出知识点的运用与实现。学生在学习知识点过程中这种跟实际应用实例相结合的方式, 能更好理解理论知识。另课程采用多媒体教室授课、实验室验证实验与课后习题复习相结合, 使学生的理论知识进一步与实践实验相结合, 激发学生学习兴趣和实践能力的培养。最后利用一周时间, 让每个学生在FPGA实验箱上设计一个较大型、综合性的可编程逻辑控制器, 加深学生对本课程专业知识和理论知识的认识和理解, 提升学生应用本课程知识体系, 进行应用系统硬件、软件开发的能力, 培养了学生的综合实践开发能力。

5 结语

本课程是计算机工程方向专业学生的重要的专业必修课。通过本课程的学习, 使学生在了解CPLD/FPGA内部结构原理的基础上, 掌握利用硬件描述语言Verilog HDL进行数字系统设计的方法, 掌握使用常用开发工具Quartus II软件进行电子系统的设计开发过程, 以适应现代电子技术发展需求, 提高学生对数字系统的研发能力。本课程教学主要内容涵盖Verilog HDL语言的编程规则和方法, 对硬件电路中的组合逻辑模块和时序逻辑模块从不同抽象级别进行建模和验证, 及利用Verilog HDL语言描述可综合的状态机。教学方式采用多媒体教室授课、实验室验证实验与课后习题复习相结合, 由浅入深, 使学生的理论知识与实践实验相结合, 激发学生学习兴趣和实践能力的培养, 达到良好的教学效果。

参考文献

[1]王金明.数字系统设计与Verilog HDL (第4版) .北京:电子工业出版社, 2011

[2]周润景.基于Quartus II的FPGA/CPLD数字系统设计实例 (第2版) .北京:电子工业出版社, 2013

可编程逻辑控制器件 篇4

《可编程逻辑器件》课程是我校“电子信息工程专业”的核心课程, 是“电子信息科学与技术”专业和“通信工程”专业的必修课程, 同时也是“电气工程及其自动化”专业的选修课程, 受益学生数量众多。作为一门能够直接应用于工程实际的技术课程, 其教学内容与培养目标具有明确的针对性, 与当前电子信息、通信、计算机等行业的企事业单位的技术应用需求具有较好的一致性。通过本课程的学习, 学生能够熟悉现代大规模集成电路的设计流程, 理解自上而下的设计理念和模块化设计策略, 掌握可编程逻辑器件的基础知识及开发工具的使用方法, 可以使用高级硬件描述语言独立设计中等规模逻辑电路系统[1]。本课程旨在培养学生具备现代数字电子系统的设计能力, 这为学生对后续相关课程的学习及实践能力的培养都具有积极作用。

1 课程教学的现状分析

笔者在《可编程逻辑器件》课程的教学实践中, 发现本课程的教学模式与预期的教学效果仍存在一定偏差, 主要分析如下:

1.1 在教学内容方面

侧重于“以课堂教学为中心, 以知识传播为中心, 以教师为中心”, 偏重于理论教学, 与本课程的教学要求和教学特点不相吻合。虽然近年来, 学校的实验教学条件与环境得到了很大改善, 但是在本课程的教学模式上, 大多教师仍采用“理论教学-实验教学”的单一进程方式, 缺少“实践-理论-再实践-再理论”的知识自我学习与自我凝练的过程, 实验教学与相关理论教学在内容上的紧密结合性有待于进一步改善和提高。

1.2 在教学效果方面

由于本课程属于电子信息类学科的专业课程, 课程内容涉及多门专业基础课, 包括电路基础、数字电路技术、计算机接口技术、编程语言等, 具有较强的逻辑性和严密性, 若任课教师不能有效地激发和培养学生对本课程的学习兴趣, 则难以让所有学生都跟上教学进度, 达到“滚雪球”式的教学效果。作者在教学实践中发现, 每次在课程教学的后半期, 授课班级基于本课程的学习情况会呈现较明显的两极分化状态, 大部分学生能够熟练掌握课程内容, 但是也存在少量学生对课程的基础概念仍模糊不清。

1.3 在教学评价方面

本课程具有工科专业课程的一般共性, 即课程作业和试题一般具有统一、明确的标准答案, 主观分析类型的考核方式相对缺少, 这使得部分学生的考核成绩不能完全反映出其对课程内容的掌握水平[2]。例如, 本课程的设计习题往往存在几种不同思路的解决方案, 但是作者在批改作业、综合测试及实验考试的过程中发现, 经常出现大部分学生, 乃至全班都使用同一种解决方案的情况, 这主要是因为在现有的教学模式下, 学生对课程内容无法彻底理解, 更难以实现对所学知识的灵活运用[3]。另外, 课程考核方式的单一性也可能会导致部分学生出现借鉴, 甚至抄袭他人作业的懒惰行为, 从而不利于培养学生的独立思考能力。

基于以上对《可编程逻辑器件》课程特点、人才培养方向以及教学现状问题的分析, 为了满足高层次实用型和创新型人才培养的需求, 有必要对本课程的教学内容和教学模式进行改革与创新。

2 基于微课的课程教学改革探究

2.1 微课概念及特点

微课以构建主义为指导, 利用情境教学法设计教学, 通过创设典型情境, 激起学生的学习兴趣, 从而用情感活动加强认知活动[4]。微课是信息技术发展与教育变革时代相结合的产物, 也是技术与教学应用融合的高级阶段[5]。目前学术界对微课的概念尚未形成统一的定义, 国内学者对微课的研究范畴包括“微教学过程”[4]、“微教学活动”[6]、“微教学资源”[7]等不同领域。微课的一般设计与制作流程如图1所示。

微课的出现并不是对现有课堂教学模式的颠覆[8], 而是对传统课堂学习的有效补充和资源拓展。微课以微视频为载体, 具有主题突出、目标明确、短小精悍、结构良好、资源多样、应用灵活等特点, 这使得微课可以支持翻转课堂、移动学习、碎片化学习等多种学习方式。而且, 微课的内容具有灵活性和针对性, 适合于问题解决、技能操作、观摩学习等小型教学任务, 因此微课在工科课程教学活动中具有较为明显的应用优势。

2.2 基于微课的课程教学改革方案

基于上述对微课的学习与理解, 作者将微课与《可编程逻辑器件》课程教学相结合, 根据具体的教学问题及教学环境, 灵活运用微课技术来丰富课程教学内容, 改善课程教学模式。一方面, 教师使用微课为学生展示、讲解、剖析本课程的工程实例, 加深学生对可编程逻辑器件设计及其硬件描述语言的理解与掌握水平;另一方面, 学生根据教师布置的课程设计任务, 通过自我学习和独立思考, 以微课的形式提交课程作业, 形成一种新的课程考核方式。本文所提出的基于微课的《可编程逻辑器件》课程教学改革的具体实施方案如下:

2.2.1 课程初始阶段

《可编程逻辑器件》课程的教学内容包括可编程逻辑器件结构、硬件描述语言、软件开发工具等多个部分, 其学习思路与传统的数字电路课程有一定区别。在本课程的初始阶段, 学生需要掌握较多的技术名词与概念, 如电子设计自动化 (Electronic Design Automation, EDA) 、专用集成电路 (Application Specific Integrated Circuit, ASIC) 、复杂可编程逻辑器件 (Complex Programmable Logic Device, CPLD) 、现场可编程门阵列 (Field-Programmable Gate Array, FPGA) 、硬件描述语言 (Hardware Description Language, HDL) 以及综合优化 (Synthesize) 、知识产权核 (Intellectual Property Core) 等。若是教师仅在课堂上对学生讲述这些概念, 则缺少形象性和直观性, 难以激发和调动学生对本课程的学习兴趣。

因此, 在课程的初始阶段, 教师应该以微型教学视频的方式, 结合部分硬件实体展示, 按照“概念-原理-技术-产品-应用”的学习思路, 向学生讲述本课程的基础知识, 吸引和促使学生能够在较短的时间里较好地理解相关概念, 从而激发其对本课程的学习积极性。

2.2.2 课程进阶阶段

作为一门工程应用类课程, 学生需要通过学习众多工程实例来理解、积累和掌握本课程的教学内容。本课程的工程实例一般由硬件描述语言 (VHDL或Verilog HDL) 、逻辑电路图、状态图 (或状态表) 以及 (功能或时序) 仿真图等多个部分组成。对于学生而言, 长期重复“逻辑分析-代码编程-仿真分析”的教学模式相对侧重于理论教学, 这不仅会让学生感觉枯燥无聊, 难以长时间集中精力学习;而且也会在无形中割裂“电路设计-代码编程-硬件实现”之间的内在联系, 让学生产生本课程仅是一门“软件语言”的错觉。然而, 若将实验教学搬入理论教学的课堂中, 一方面, 课程的教学效果会受到实验条件和实验设备的限制;另一方面, 由于每个工程实例的调试、综合、适配、编程配置等阶段均需要耗费一定时间, 这将导致学生难以利用有限的课堂时间来学习更多的理论知识。

因此, 在课程的进阶阶段, 教师应该挑选若干代表性工程实例, 在课下事先制作微课, 使用屏幕录制和视频处理软件 (如Camtasia studio、Screencast、屏幕录像专家等) 来展示可编程逻辑器件的软件开发过程及其关键知识点, 同时利用数码摄像机或智能手机拍摄载入了设计文件的硬件系统的测试过程, 旨在让学生全面认识和掌握可编程逻辑器件的设计流程, 从而进一步培养和增加其对本课程的学习兴趣。本课程制作的微课课件实例如图2所示。

2.2.3 学习应用阶段

基于对本课程考核方式单一性所造成缺陷的考虑, 本方案计划在课程的学习应用阶段, 以微课为驱动, 采用翻转课堂教学模式, 向学生布置一批有一定的工作量, 难度适中的课程设计任务, 本课程的部分设计题目如图3所示。课程设计任务要求学生自由组成学习小组, 每组3~5人, 选定其中一个课程设计, 合理分工, 利用已经学习的相关理论知识及开发工具, 仿照其在课程进阶阶段所学习的可编程逻辑器件设计流程, 以“逻辑分析-代码编程-仿真分析”为内容, 自行制作微课课件, 在课堂中展示并且给予必要的补充说明, 最终由任课教师评价其微课作业的完成效果及优缺点, 并且引导学生进行问题讨论。部分学生制作的基于课程设计的微课课件如图4所示。

因此, 在课程的学习应用阶段, 将理论教学与实践教学相融合的课程考核方式不仅能够激发学生学习本课程的成就感, 提高学生的动手能力, 同时也能够培养学生的独立思考能力、创新能力和团队合作精神。另外, 本课程的一个特点是相关的软件开发工具多样化, 包括Quartus II、Max+plus II、Model Sim等, 软件功能较为丰富, 因此学生可以在实验室之外, 不需要借助硬件实验箱或开发板, 也可以较容易地实现对硬件描述语言的功能仿真和时序仿真, 这也是学生能够以微课形式提交课程作业的必要条件。

2.2.4 课程复习阶段

本课程的教学内容较为繁杂, 涉及的技术领域较为宽广, 学生需要通过对大量工程实例的学习、实践来积累经验。然而, 这也往往会导致学生在课程的最后阶段, 重点关注于电路设计方案及代码编程策略等方面的应用学习, 从而忽视了对本课程内容整体性与系统性的掌握。

因此, 在课程的复习阶段, 教师应该将微课课件凝练为知识点, 并且通过对学生阐述和分析不同知识点之间的关联性来总结和归纳本课程的学习路线, 以此来加深学生对课程体系的理解, 实现“点-线-面”全方位的教学效果。

综上所述, 本方案的四个阶段相辅相成, 顺序递进。将《可编程逻辑器件》课程教学与微课相结合, 不仅可以为学生提供新颖的教学模式, 充分激发学生的学习热情;同时也为任课教师提供新的课程考核方式, 达到强化本课程教学效果的目的。

2.3 课程教学改革方案的特色

本文提出的课程教学改革方案的总体思路如图5所示, 其特色在于:

1) 将微课概念引入工程应用类课程:《可编程逻辑器件》, 进一步扩展微课的应用范畴, 增加本课程的先进性、现代性和开放性;同时, 能够充分调动学生对课程学习的主观能动性, 进一步增强学生对本课程的学习兴趣。

2) 能够改善本课程的考核方式单一性问题, 进一步健全和完善学生掌握本课程教学内容的考核机制。

3) 借鉴和运用辩证唯物主义认识论, 进一步将本课程的理论教学与实践教学相融合, 丰富和完善课程的教学内容, 从而实现不断深化的能动的辩证学习过程, 促使学生熟练掌握课程内容, 达到理想的教学目的。

3 结束语

本文分析了《可编程逻辑器件》课程教学的现状问题, 以达到有效教学目的, 提高课堂教学效益为目标, 提出了将微课概念引入本课程理论教学课堂的教改思路。在充分考虑本课程特点的基础上, 借助于数码摄像机或智能手机等常用设备, 以及屏幕录制和视频处理软件, 总结和归纳了切实可行的, 具有较强针对性的, 基于微课的课程教学改革实施方案。在下一步工作中, 作者考虑将微课应用于其他工程应用类的课程教学中, 进一步探索微课在该领域课堂“教”与“学”应用中的有效模式和方法。

摘要：本文对《可编程逻辑器件》课程教学实践现状进行了分析, 针对培养高层次应用型和创新型人才的需求, 探索将课程教学与微课相结合的新型教学模式, 提出了基于微课的教学改革方案, 以期达到培养学生对本课程的学习积极性, 强化课程教学效果, 提高教学质量的目标。

关键词：微课,可编程逻辑器件,考核方式

参考文献

[1]张巧文, 杨亚萍, 朱仲杰, 等.基于CDIO理念的可编程逻辑器件应用教学方法探索[J].中国电力教育, 2011 (19) .

[2]龚学余, 朱卫华, 单长虹, 等.“可编程逻辑器件及应用”课程的实践教学[J].电气电子教学学报, 2007 (04) .

[3]陈力颖.《大规模可编程逻辑器件设计》课程实验考试改革的探索[J].教育教学论坛, 2013 (52) .

[4]胡铁生, 黄明燕, 李民.我国微课发展的三个阶段及其启示[J].远程教育杂志, 2013 (04) .

[5]苏小兵, 管珏琪, 钱冬明, 等.微课概念辨析及其教学应用研究[J].中国电化教育, 2014 (07) .

[6]黎加厚.微课的含义与发展[J].中小学信息技术教育, 2013 (04) .

[7]焦建利.微课及其应用与影响[J].中小学信息技术教育, 2013 (04) .

可编程逻辑控制器件 篇5

1课程现状

本课程已经连续开设了多届,目前的教学设计方案是实践服务于理论,整个课程以理论为主线,学生做实验是为了更好的理解课堂上的理论知识或者方法,对于大部分的章节都有配套的基础实验。显然,当前的课程教学方法和设计方案在一定程度上起到了加深理解可编程逻辑器件相关原理、设计方法的作用,然而鉴于高职学生的特点,如缺少学习枯燥理论的耐性、传统授课注意力难以集中、与单纯听讲理论相比,更多地喜欢实践操作等。另一方面,电子类课程的学习离不开对当前社会电子产业发展的现状的了解,以及社会对电子类专业的需求。因此,该课程还需要进行适当改革,以找到适合当前授课对象和社会需求的教学模式和方法。本文将“产学研”联动模式与《可编程逻辑器件及应用》课程相结合,以激发学生的求知欲和对专业课程的学习热情,相信可以进一步促进良好学风的形成。

2传统实验辅助型研究模式

根据教学大纲,学生通过掌握FPGA专业知识的基础上,应该达到以下的能力目标:

(1)基本组合逻辑电路和时序逻辑电路的VHDL描述。

(2)简单数字电路的设计,如7段数码显示译码器设计、简易分频器设计等。

(3)能设计简单有限状态机,如交通信号灯控制器设计等。

(4)对于简单的数字系统能迅速得出其需求分析表,列出其硬件组成和软件构思等。

(5)能够借助Quartus Ⅱ开发平台完成一些简单的SOPC嵌入式系统的设计,包括Nios系统基础实验(流水灯实验,JTAG UART通信实验、按键中断实验、计数显示实验)和综合实验(电子乐器实验)。

(6)培养学生软件和硬件协同开发的能力以及团队合作精神。

传统的实验辅助型教学方法,是教师为了实现以上的教学目标,以某本教材为指导,将整个教学过程分为若干个章节,分章分节来讲授。为了使得学生易于掌握和验证所学的知识,多数章节配套有相应地实验,如图1所示。显然,相对于纯粹的理论授课,该方法在一定的程度上起到了辅助教学的作用,使得所学知识更加直观,一定程度上也引起了学生的兴趣和学习热情。

但随着电子技术的迅速发展,原有的电子类人才培养方案落后,教学方法、培养模式都比较单一,学术型人才已经很难满足需要了。因此综合性人才如何培养,培养模式单一的状况如何改变,成了迫切需要解决的问题。

3产学研联动模式下的研究模式

所谓产学研,即产业、学校、科研机构等相互配合,发挥各自优势,形成强大的研究、开发、生产一体化的先进系统并在运行过程中体现出综合优势。产学研合作是指企业、科研院所和高等学校之间的合作,通常指以企业为技术需求方,与以科研院所或高等学校为技术供给方之间的合作,其实质是促进技术创新所需各种生产要素的有效组合。

在这样的社会背景下,本课程的教学设计可作如下调整:

首先,专业教师和企业工程师共同研讨,制定适合的教学案例, 并以案例为主导,融入专业知识。《可编程逻辑器件》课程,根据其课程内容以及目标,通过企业、任课教师共同商讨可以基于FPGA的智能小车作为贯穿整个课程的教学实物。

课程的第一堂课,就是给学生演示类似图2所示的智能小车,详细说明操作要领及其功能,主要说明各功能对应的的基本原理框架。这样,从课程的开始就吸引学生的眼球,并引起学生浓厚的兴趣,但也从一开始就给学生一点点渗透课程的基本内容,既生动又不失深度,区别于纯粹的只讲操作不讲原理的实践操作类课程。此课程导入的方式远比,用图3所示的框图要效果好得多。

接着,将智能小车系统的各个模块展开成图4所示的硬件结构。 并在讲述每个功能的实现过程中渗入课程相关的理论知识, 如FPGA系统开发流程、Avalon总线、Nios常用外设编程知识。

如此,在企业工程师的协助下,以系统工程开发为主线,在实现功能的过程中穿插理论知识的讲解,既能提高学生的学习兴趣,同时也使得校内所学的技能是以解决实际问题为目标。

与此同时,教师和学生都应该到有合作的企业中去锻炼和学习,这样可进一步提升二者的社会实践能力。学生在求学期间的实习,对于企业来说,属于性价比较高的劳动力,企业的有些功能模块可以直接拿进校园来完成,这也是校企合作中,企业能够有效且可长期配合的动力。

校企共建研发、实习基地,校企共同制定人才培养计划,通过密切的产、学和研的结合,能将整个链条有机组合,将人才培养、科技研究、企业发展等多个环节融为一体。做到产业、学校、科研有机结合,人才、智力、经济、科技的紧密衔接。

4结语

本文从实验辅助型教学方法的缺点触发,引入新的创新课程研究模式-产学研联动模式,并具体说明该模式在本课程中的具体实施,指出该模式下企业、高校、科研机构的有机结合,才能实现可编程逻辑器件学习的终极目标。

摘要：可编程逻辑器件作为电子领域的重要硬件,该技术的研究及学习除了传统的实验辅助方法外,还应结合当前电子市场的需求,以及借助企业工程实践的力量,共同开发出适合高职学生的课程设计策略和课程内容。本文在实验辅助型技术研究的基础上引入新的创新的研究模式-产学研联动模式,指出该模式下企业、高校、科研机构缺一不可,整个链条有机结合,才能做到人才、智力、经济、科技的紧密衔接,才能实现可编程逻辑器件学习的终极目标。

关键词：产学研,电子,可编程逻辑

参考文献

[1]巫红,刘勇,接柏皓.产学研合作共建通信电子类专业改革实践[J].科学实践,2014.7-8:38-39.

[2]万智萍,王凤,邱泽敏.电子信息人才在产学研模式下的“学研”实践培养.电子设计工程,2012,20(2):167-170.

[3]陶丹,何宾.从电子设计竞赛谈电子信息教学水平提高.电气电子教学学报,2012,34(3):74-76.

[4]李霜,谢宁昌,曹飞,黄和,应汉杰.产学研联动模式下的微生物课程学习及延伸.化工高等教育,2010,2:52-54

可编程逻辑控制器件 篇6

关键词：DX中波发射机,可编程逻辑器件,工作原理,发热

1 可编程逻辑器件发热问题的出现

我台的DX型中波广播发射机由两个功率放大单元组成,称为PB1和PB2。在试机时开发射机,PB2未上,查面板无任何故障指示。在故障原因查找过程中,发现在PB2的发射机接口板上RF封锁DS8忽明忽暗,查不到故障点,于是更换PB2的发射机接口板,发射机正常开启运行,判断为发射机接口板故障,后用手对模块摸温,发现U37(EPLD可编程逻辑器件模块)温度高,用红外测温仪测量U37发现温度过高大约是54度。判定是EPLD热稳定性逐步变差而不能稳定工作。所以我们分析一下可编程逻辑器件的工作原理和发热问题,掌握它的特性,以便在以后的维护中及时发现和处理此类故障。

2 可编程逻辑器件的工作原理

下面我们分析一下可编程逻辑器件的分类、内部结构和工作原理。

2.1 PLD的分类

我们从市场买回来的可编程逻辑集成电路芯片没有任何的逻辑功能,称为“白片”或“空片”,待用户开发编程后才有逻辑功能,我们根据不同的分类标准对这些“白片”进行分类。

根据芯片的集成度和结构的复杂度可分为:

1)简单可编程逻辑器件SPLD(Simple Programmable Logic Device)

2)复杂可编程逻辑器件CPLD(Complex Programmable Logic Device):它属于中规模可编程集成电路,特点是具有更大的“与”阵列和“或”阵列,增加了大量的宏单元和布线资源,触发器的数量明显增加。我们现在用的XC7372就属于CPLD,它有72个宏单元。

3)现场可编程门阵列FPGA(Field Programmable Gate Array)

根据制造技术的不同可分为:

1)双极熔丝制造技术的PLD

2)反熔丝制造技术PLD

上述两种制造技术的PLD采用摧毁熔丝的办法来实现编程,所以只能一次性编程,不可重复编程,而且开发麻烦,成本高。但具有永久保存数据,抗辐射能力强,耐高低温,保密性好,系统速度快等优点。

3)EECMOS制造技术的PLD

CMOS技术已经成为PLD制造的主导技术,它利用CMOS管的导通和截止编程,可重复编程,实现电擦写,而且也可永久保存数据,上电就可以工作。我们用的Xilinx公司生产的XC7372就是这种技术制造的。

4)SRAM制造技术的PLD

它是利用RAM记住可能出现的结果,输出时从RAM中调用来实现编程。可重复编程,但掉电后数据会丢失,因此编程调试完的数据要存储到一个与它相连的EPROM或EEPROM存储器中,上电后,PLD先从存储器中下载编程数据,十几毫秒后就可以正常工作。

2.2 PLD的组成

各个公司生产的PLD都有自己的特点,概括起来,一般都有三大部分组成:

1)一个二维的逻辑块阵列,就是宏单元:它构成了PLD的逻辑组成核心,来实现基本的逻辑功能。

2)输入/输出块:负责输入输出的电气特性控制,数据的输入和已处理数据的输出。

3)连线资源:负责信号的传递,连接所有的宏单元和输入输出块,其中也有一些可编程的开关。

下面图1是我们台DX型发射机所用的XC7372的总体结构:

DX型发射机常用的XC7372型可编程逻辑器件芯片为方形,共84个引脚,芯片表面贴有白纸,上面有芯片的工厂编号、名称和版本号,将工厂编号、名称和版本号正向面对着自己,XC7372正上方中间有一个小黑点标记来指示第一根引脚的标记,然后从第一脚开始逆时针方向沿CPLD芯片转一圈,各引脚依次排列。XC7372有三个时钟输入端CLK0、CLK1和CLK2,有两个使能端OE0和OE1,一个清零端MR,剩下的是一般的输入输出端,输入端一般要加上拉电阻,输出端一般要加限流电阻,防止输出短路,XC7372芯片用的输入或输出电阻通常有10kΩ的和1MΩ的,再加上去耦电容,提高抗干扰能力。XC7372将发射机各个部分采集的数据经过汇总处理,再输出各种控制信号到机器的各个控制部件上,实现控制的目的。

如图1所示,其中,UIM是它的连线资源(也就是总线),MC是它的宏单元(72个),I/O是它的输入输出块。

2.3 PLD的工作原理

PLD的基本原理是:所有的数字电路都可以用“与”和“或”的形式表示出来,所以,它的基本逻辑单元是“与或”形式的。任何复杂的逻辑都可以用它们组成。

我们通常所见到的编码器、译码器、计数器和加法器等,它们的表达式都可以用最基本的“与”“或”形式表示出来,而PLD正是利用这个性质进行制造、工作和编程开发的。

3 可编程逻辑器件在发射机中的作用

在TCU的许多电路板上,有合成器控制板、数字I/O板、伺服控制板、模拟I/O板、射频源板、音频控制板、用户接口板都运用了可编程逻辑器件,它是较大规模的集成电路,用户对它进行写入不同的指令后,能完成各种特定的逻辑功能,运用可编程逻辑器件后,可大大节省I/O模块和逻辑处理单元。各功能板上运用了可编程逻辑器件EPLD,可实现组合逻辑和时序逻辑的控制。

若指令中寻址的地址信号(CA0、CA1、CA2)和音频控制板预置的地址相符合,则其它线路板(如:射源板、用户板、数字I/O板等)通讯被禁止,数据只有音频板能够和PLC通讯,这些数据经板上的EPLD处理后,主要用来操作音频矩阵的6个电子开关,并把其它的一些状态信息返回送到PLC,并在MMI显示,这样就完成了一次通讯。音频输入、输出的检测电路,其检测结果送入EPLD,经数据总线送至PLC,用于控制和状态指示。

射频源板上本身有两个振荡器A和B,还有一个外部射频源输入,如果在MMI上将射频开关设置为“自动”时,EPLD将对射频源进行优先选择,优先顺序为外部射频、射频源板射频源A、射频源板射频源B。射频存在检测器能检测射频信号是否正常,检测结果由EPLD处理后,经TCU控制板送入PLC,用于控制和状态指示。PLC处理后的控制信号并行控制经控制板送入数字I/O板,并经EPLD处理后送至TCU接口板并送到各功放单元,联锁状态线也送到各PB用于指示,低压电源的检测信号也送到I/O板再送到控制板至TCU的PLC。

弧光检测取样信号接入至模拟I/O板,这些信号和门限电平进行比较,然后送到EPLD,进行设备保护和故障显示。弧光检测采样信号是模拟量,和门限比较后转换为数字信号,送入EPLD,在该板被PLC输出模块选址选中时,这些数据经控制板送入PLC,使发射机作出响应,并由MMI显示。

平衡电阻电流检测,每组平衡电阻的平衡电流采样经采样电路变换为一直流电平送至模拟I/O板,经处理后和门限值进行比较,比较的结果送到EPLD处理后送到PLC,使发射机作出响应,并由MMI显示。

两个功放单元的可编程逻辑器件位于功放接口板上,也是我们发射机出现过热的芯片,它的作用主要是接受来自功放单元的连锁输入信号,接受来自各自功放单元的电源故障和冷却故障等,负责功放单元的信号采集,由于采集的信号较多,所以通路利用也比较高。

4 为什么可编程逻辑器件容易发热

热主要是由可编程逻辑器件中晶体管等有源器件运算时所产生的,随着芯片中晶体管的数目越来越多,发热量也越来越大,在芯片面积不随之大幅增加的情况下,器件发热密度越来越高,过热问题已成为目前电子器件的一个重要问题,其发热量随着逻辑处理速度和逻辑处理规模的提高而逐渐增加,相对的发热密度也大幅度增加。据统计,由热所引起的失效约占电子器件失效的一半以上。温度过高除了会造成半导体器件的损毁,也会造成电子器件可靠性降低及性能下降。

可编程逻辑器件的发热问题大致有以下几点,如图2所示:

1)芯片堆叠后发热量将增加,但散热面积并未相对增加,因此发热密度大副提高;

2)芯片虽然仍保有原散热面积,但由于热源的相互连接,热耦合增强,从而造成更为严重的热问题;

3)内埋置基板中的无源器件也有一定的发热问题,由于有机基板或陶瓷基板散热不良,也会产生严重的热问题;

4)封装体积缩小,组装密度增加,使得散热不易解决,因此需要更高效率的散热设计。

5 可编程逻辑器件容易发热监测和预防方法

针对可编程逻辑器件的发热问题,我们制定了如下监测和预防的方法:

1)在播音的过程中,周期性的对发射机中的可编程逻辑器件进行测温,观察各个芯片的温度变化,掌握规律。特别是夏季,室外温度比较高,发射机本身内部温度也很高,更应该注意芯片的温度情况,为此,我机房专门制定出芯片温度记录表,让检修班人员定期对可编程逻辑芯片进行测温。

2)定期利用毛刷和吸尘器对可编程逻辑芯片的引脚进行清洁,以免灰尘覆盖芯片,影响散热和短路芯片引脚。

3)起拔芯片时用专用的芯片起拔器,以免对芯片造成损坏引起不应该的热损耗。

4)对容易出现过温故障的芯片要深入分析原因,看看是否是外围硬件故障,也要对使用该芯片的板卡做到有备份,安装到机器上能使用。特别的芯片一定要有多个备份。

下面是我台PLD的测温登记表,如表1所示:

6 总结

现代社会,发射机已经实现固态化,小型化,由于可编程逻辑器件的集成度,所以应用非常广泛,他的重要性也越来越大。但因为可编程逻辑器件本身存在的问题,对我们的维护也提出新的挑战。这就是我对发射机中可编程逻辑器件发热问题的一点粗浅的学习,希望各位同行给予指正,谢谢。

参考文献

[1]李景华,杜玉远.可编程逻辑器件与EDA技术[M].东北大学出版社,2000.

[2]阳昌汉.高频电子线路[M].哈尔滨工业大学出版社,2001.

[3]张海燕,苏新.高频电子电路与仿真设计[M].北京邮电大学出版社,2010.

可编程逻辑控制器件 篇7

1系统设计

1.1设计概述

图1是接口转换模块的通用应用场所, 符合G.703协议的硬件设备。G.703设备通过转换模块与以太网交换机输出的以太网数据进行数据转换, 极大地方便了用户在不同网络之间的数据传输。针对市场中现有的转换模块基于微处理器实现转换功能, 具有稳定性高、功能丰富的优点。与此同时, 也带来了相当多的弊端, 如产品开发周期长, 成本难以控制, 产品升级维护难度增大, 降低产品的市场竞争力。为克服上述技术问题, 本文选择可编程逻辑器件实现, 利用可编程逻辑器件的硬件并行优势性能、较短的开发周期、低廉的开发成本、较强的稳定性以及升级维护的便利性等优点[4], 大幅度提升该转换模块的市场竞争力。

1.2硬件设计

该转换模块主要采用以太网芯片、可编程逻辑器件和G.703接口芯片为主的硬件架构, 实现多路G.703数据和以太网数据的转换处理。该转换模块的硬件结构如图2所示, 包括核心处理单元、以太网业务单元、G.703业务数据单元、电源单元、时钟单元和复位单元。

选取可编程逻辑器件FPGA作为核心控制单元。其中, Altera和Xilinx是提供可编程逻辑器件的器件公司, 可提供多个层级的芯片进行选择, 由于Altera公司的Quartus II开发界面友好[4], 选择Altera的Cyclone III喜乐的EP3C55芯片作为FPGA数据处理芯片。该芯片具备55 856个逻辑单元、2 396个RAM以及156个嵌入式18×18乘法器。选取美信半导体公司的低功耗的G.703芯片DS21348, 支持实现T1、J1线路接口。该芯片具有多种工作模式, 可充分满足多种设计需求[5]。选择博通公司的以太网业务芯片BCM5228, 实现以太网业务的处理。作为数字电路必不可少的电源模块和时钟模块, 性能稳定、技术成熟是选择芯片的主要参考, 基于以上原因选取LT1640芯片作为电源芯片及ICS83081的时钟芯片。采用全球最大的电子设计技术、程序方法和服务供应商提供的EDA软件——Cadence进行硬件电路设计, Cadence17.0是cadence公司推出的能够跨IC、封装及印制板系统设计高性能互联。由于该转换单元中的FPGA及以太网业务芯片属于BGA封装, 考虑到产品的信号完整性, 设计多层印制板进而实现更好的信号处理效果, 而Cadence17.0可以满足具备多层印制板的工具需求, 是设计该转换器印制板的首选EDA[6]。

1.3逻辑设计

QuartusⅡ提供了完全集成且与电路结构无关的开发包环境, 具有数字逻辑设计的全部特性, 包括可利用原理图、结构框图、Verilog HDL、AHDL和VHDL完成电路描述, 并将其保存为设计实体文件;芯片 (电路) 平面布局连线编辑;Logic Lock增量设计方法, 用户可建立并优化系统, 然后添加对原始系统的性能影响较小或无影响的后续模块;功能强大的逻辑综合工具。Verilog的设计初衷是成为一种基本语法与C语言相近的硬件描述语言[7]。本文的逻辑处理部分选择让电路设计人员更容易学习和接受的Verilog作为开发语言。基本逻辑处理流程如图3所示, 为了更为高效地实现数据转换, 选择自定义的G.703数据包格式包括包前导码、起始码、目的地址、数据源地址、数据长度及帧校验位。

G.703转换以太网数据包的逻辑处理过程为:接收G.703接口数据, 判断数据包是否同步, 如果该数据同步则对其安装标准以太网数据格式进行打包, 其中包括添加数据包头、包类型及计算循环冗余码等处理。其中, 数据包同步的处理过程如下:首先定义表示数据同步的标识码以及对端失步标识, 对数据包头进行搜索, 判断该包头是否具有同步标识码, 如果具备该标识, 则说明收发双向均为同步, 则进行包头锁定, 添加同步时间间隙, 稳定同步状态。部分Verilog代码如下:

以太网转换G.703数据包的逻辑处理过程为:接收以太网数据, 对该数据进行线路标识去除处理, 进行串行数据转换至并行数据, 验证处理后的以太网数据的目的地址及循环校验是否正确, 将正确数据进行同步处理发送至G.703数据接收端, 将错误数据进行丢弃, 对代码编译仿真后进行单板调试。调试结果发现该转换单元转换效果明显优于现有产品。

2结语

该G.703接口与以太网数据转换模块, 通过Cadenc公司的高效EDA开发工具进行多层印制板的设计, 在保证信号完整性的前提下, 最大程度地缩减了产品尺寸, 根据Altera公司的可编程逻辑开发软件实现了数据业务的高效相互转换, 缩短了开发周期, 同时大大提升了系统升级维护的便利性。与此同时, 随着可编程逻辑器件的进一步发展以及印制板生产工艺的提升, 该转换器还有进一步提升的开发空间。

参考文献

[1]王廷尧.以太网技术与应用[M].北京:人民邮电出版社, 2005:1-25.

[2]雷祖康.10Base-T以太网数据到G.703E1的转换[J].产品与市场, 2002 (3) :108-109.

[3]徐荣, 龚倩, 邓春胜.电信级以太网[M].北京:人民邮电出版社, 2009:1-26.

[4]周孟然.CPLD/FPGA的开发与应用[M].徐州:中国矿业大学出版社, 2007.

[5]MAXIM-IC.Application Note 324:T1/E1 Net-work interface Design[R].MAXIM-IC, 2004.

[6]Howard W.Johnson, Martin Graham.High-Speed Digital Design:A Handbook Of Black[J].Prentice-Hall Inc., 1993 (5) :42-50.

强大的紧凑型可编程逻辑控制器 篇8

三菱电机的紧凑型可编程逻辑控制器及人机界面产品经理Hugh·Tasker说:“在过去的30年里, 我们不断探索, 研发各种紧凑型可编程逻辑控制器。如今, 我们已经完成了整个研发计划的第三阶段, 在此期间全球的销售量达到了1200万个可编程逻辑控制器单元。一直以来我们从未妥协, 这也正是为什么全新的FX3S能够集合那么多来自FX3系列其他体积更大的可编程逻辑控制器的优点于一身的原因。”

譬如, FX3系列最受欢迎的一个功能就是其内置的“Freqrol”驱动程序, 它使用户可以简便地建立起一个低成本的可编程逻辑控制器网络, 而多达8台的三菱逆变器也使FX3S能够处理各类任务, 如对不同的材料进行加工处理 (加热冷却) 等。

当然, 公司还认真地继承了其已有可编程逻辑控制器的各种传统。如FX3S和FX1S一样, 拥有10个、14个、20个和30个输入/输出端口的多种机器版本, 这几种版本占地完全相同, 因此如果用户想要升级到更新的可编程逻辑控制器, 操作极其简单, 无需额外的重新设计和工程费用。30个输入/输出端口的FX3S可编程逻辑控制器的中央处理器还有一个最新版本, 内置了模拟器, 无疑是简单的温度控制和流量控制系统的理想选择。

除了不断提升的存储能力和处理速度, 新款的FX3S可编程逻辑控制器还采用了已有的纤薄型FX3系列高速脉冲输出适配器 (ADP) , 提供了不同模拟器和传输选项 (包括以太网和RS422/485串口) 。在此基础上连接以太网, 意味着FX3S不再仅仅只是一台可编程逻辑控制器, 它将可以被看作是一台智能的数据记录仪甚至是分布式输入/输出端口。

如果将FX3S可编程逻辑控制器与三菱的MAPS SCADA和MX4 Energy管理软件共同使用形成解决方案, 并将FX3S可编程逻辑控制器放置在其需要的地方, 那么整个工厂的数据收集工作都可以即省钱又省力地完成了。