并行控制（精选10篇）
并行控制 篇1
0 引言
随着集成电路产业的发展,设计、制造、测试已成为电路中十分关键的技术。测试成本伴随着集成电路规模的增大,已经占到整个生产制造成本的三成以上,并且还有向上增长的趋势[1]。如图1[2]显示了近几年测试数据量的增加。
从上图可以看出,测试数据量正在逐年增加,对测试的要求也会越来越高,因此,是否可以提高测试效率日趋成为集成电路产业的关键。
JTAG(联合测试行动小组)希望可以找到一个通用的解决方案来处理测试问题。该机构推出了IEEE 1149.1这个标准,是IEEE推出用来进行芯片测试的一个标准,现在又发展更新出了IEEE1500及IEEE1687,而业内多使用IEEE1149及IEEE1500作为测试标准[3]。
陈寿宏[4]等通过IEEE1500搭建SOC测试平台对电路进行测试,虽然可以正确地实现测试任务,但若对大规模电路进行测试则会消耗很多的测试时间,增加测试成本。谈恩民等[5]通过使用IEEE1500 wrapper的相关概念设计出可以支持sram故障测试的测试控制器。Elvira K[6]等也认为基于IEEE1500标准可以提高测试质量。本设计中同样采用了IEEE1149、IEEE1500的相关概念,并加入了不同时钟域并行配置通用寄存器的概念,在超大规模集成电路中可以提高测试效率,节省测试时间。
1 TAP控制器的设计[7]
引言提到的IEEE 1149.1标准里,有两类非常重要的寄存器:数据寄存器和指令寄存器。TAP的主要功能就是用来访问芯片的所有数据寄存器和指令寄存器。TAP结构的TMS信号用来控制状态机的转换,TDI、TDO分别为数据的输入和输出。TCK和TRST分别为时钟信号和复位信号。
TAP的状态机如图2所示,状态机的转换是由TMS所控制的,整个TAP Controller在TCK的驱动下,通过TMS=0,1会分别指向不同的次状态。
本设计采用IEEE1149中TAP的相关概念来进行数据寄存器和指令寄存器的配置以此搭建测试平台。
2 IEEE1500 wrapper的设计[8]
IEEE工作组提出了一种称为外壳(wrapper)的结构,它是IEEE1500标准对比IEEE1149标准的重大创新和突破。
wrapper标准测试壳结构包括旁路寄存器(WBY)、指令寄存器(WIR)、边界寄存器(WBR)等。该结构壳的特点在于可以增强内部不可见节点的可观察性,提高测试质量。wrapper的结构图如图3所示[9]。
该外壳在正常工作模式情况下,由于测试功能未被启动,完全不会影响到芯片的正常逻辑功能。具体的实现是通过相应的bypass功能。外壳wrapper通过bypass寄存器单纯将外部电路与内部的function IP正常连接。正常模式下,输入被打入外壳后被输入到bypass寄存器1拍后随后从输出端口输出。只有在测试模式下才会将输入输出连接入相应的扫描链。
3 并行配置通用寄存器的研究
通过在不同时钟域设计并行总线,来满足同时并行配置通用寄存器的要求。每个时钟域同时含有总线WPI,一旦输入相应的并行配置指令,WPI同时作为所有时钟域通用寄存器的输入,对通用寄存器进行配置,对其做如下设计的主要目的是可以提高测试效率,满足同时对通用寄存器配置的需要。其结构简图如图4所示。
4 结果分析
下面将从IEEE1149中tap的实现,IEEE1500中wrapper的实现,以及多时钟域并行配置通用寄存器的实现这3个方面分析结果。
4.1 IR、DR的访问实现
TAP控制器对IR、DR的访问实现verdi波形图如图5所示。
观察该波形图可知,该波形图依次体现了TAP对指令寄存器的访问和对数据寄存器访问的实现,完成了如图2所示TAP状态机的转换,成功实现了IEEE1149 TAP的相关功能。
4.2 IEEE1500 wrapper的仿真实现
IEEE1500 wrapper实现的仿真电路图如图6所示。
上面一系列仿真图是带有wrapper的基于IEEE1500标准测试器的仿真实现。与IEEE1149相比它增加了一个Select WIR signal,从而只用一个CAPTUTURE_DR即可实现CAPUTURE_IR及CAPTURE_DR的功能。SHIFT_DR、UPDATE_DR同理。其中所有测试信号均包上了一层wrapper。
上述仿真图实现了完整的指令寄存器及数据寄存器的访问实现。
4.3 并行配置通用寄存器的仿真实现
实现并行配置通用寄存器的仿真图如图7所示。
所配置的寄存器是5个clock domain均有的通用寄存器,首先不采用并行配置的方法,即各个时钟域以串行的方式配置其值均为’h26e,完成5个时钟域通用寄存器的配置共耗时间0.15 ns;而当采用多个时钟域并行配置通用寄存器的方法,并行配置通用寄存器值为’h34d,则可同时完成5个时钟域的配置,节省掉串行配置寄存器所耗时间,可以提高测试效率。
上图仅以5个时钟域举例,然而在现阶段的大规模集成电路设计中,所用到时钟域往往有几十个,可以推测出此种配置通用寄存器的方法可以大大地节省测试时间。
4.4 测试时间
表1为普通的测试控制器配置通用寄存器消耗的仿真时间随时钟域数目增加的变化(所有时钟域串行配置)。普通的基于IEEE1500标准的测试控制器配置通用寄存器时,所需要消耗的时间会随着clock domain的增加而增加,会消耗大量的测试时间,在大规模集成电路中,所需要配置通用寄存器的时钟域会非常多,通用寄存器数同样也很多,会消耗大量的资源。
表2为增加了不同时钟域并行配置通用寄存器结构的测试控制器配置通用寄存器消耗的仿真时间随时钟域数目增加的变化。
(ns)
(ns)
如上表我们可以清楚地看到,对比表1大量节省了配置通用寄存器的时间,并且节省的测试时间会随着寄存器数目、时钟域数目的增加而增加,可以极大地提高测试效率。
5 结论
本文详细介绍了IEEE1149中TAP及TAP controller,以及IEEE 1500 wrapper的相关概念,并成功实现了基于以上标准的测试控制器的设计,IEEE1500的wrapper的设计实现增强了测试的可控制性和可观测性。同时提出了一种针对多时钟域并行配置寄存器的方法来提高测试效率,缩短测试时间,该方法节省的测试时间会随寄存器数、时钟域数目的增加而增加。
参考文献
[1]吴明行,韩银和,李晓维.基于CTL的SOC IP核的测试技术[J].计算机工程与科学,2005(4):43-45.
[2]向刚.So C测试优化及其应用技术研究[D].哈尔滨:哈尔滨工业大学,2011.
[3]薛利兴,张展,左德承,等.基于JTAG的硬件故障注入工具[J].智能计算机与应用,2011(4):40-43,48.
[4]陈寿宏,颜学龙,陈凯.基于IEEE 1500的数字SOC测试系统的设计与实现[J].计算机测量与控制,2013(5):1140-1142.
[5]谈恩民,马江波,秦昌明.So C的存储器Wrapper设计及故障测试[J].微电子学与计算机,2011(6):122-125.
[6]ELVIRA K,MARYNA K,OLESIA G,et al.Fault Coverage Improving for So C Based on IEEE1500 SECT standard.IEEE;2006.
[7]IEEE Standard Test Access Port and Boundary-Scan Architecture.IEEE Std 1149.1-2001.2001
[8]IEEE 1500Group.IEEE Standard Testability Method for Embed-ded Core Based Integrated Circuits.2005
[9]韩贵博.基于测试控制器的SOC低功耗优化设计方法的研究[D].哈尔滨:哈尔滨理工大学,2012
并行计算的未来 篇2
加州大学伯克利分校电气工程和计算机科学系的一队研究人员花了将近两年的时间来研究多核心以及将来的“很多核心”处理器可能的影响。在最近的一篇报告中， 他们指出了我们将面临的问题和机遇。
这一报告来得正是时候，今年2月，英特尔展示了一款其所开发的80核处理器芯片，该芯片是英特尔万亿次计算研究计划的一部分，每秒可以进行1万亿次浮点运算。尽管该芯片可能永远都不会投入量产，但是，它可以用来检测多核心计算的基本理念，从而有助于探索大规模并行计算的软件开发中的相关问题。
处理核心的增长
这可能跟一般的PC用户没有什么关系。将一个双核或者甚至是四核处理器装到PC的主板上，即使不做任何软件改动，也能产生额外的吞吐能力，这是因为操作系统负责为各个核心安排具体的任务，哪个核心有处理能力可用，它就会自动开始新的线程。对于普通用户，更多的处理核心仅仅意味着更好的性能。不过，随着处理核心增加到8个乃至16个，在常规的程序设计模型下所看到的多核心的好处就开始减少。无论你在什么时候同时运行Windows和几个应用程序，总有上百个线程处于活动状态，但其中的大多数并未做什么工作，因此，并行运行多个线程实际上并不能显著提升性能。例如，要想充分发挥8核或16核处理器的优势，就需要对一个游戏引擎进行相当大的重写，同时还需要一个独立的图形协处理芯片。
让未来的多核心处理器充分发挥性能并不像我们过去想的那样简单。
伯克利分校的研究报告从这样一个前提开始多核心芯片的开发不是由技术研究，而是由传统单核心处理器在设计的实用效率和经济上的限制推动的。 随着芯片几何尺寸的缩小，以及它们的复杂性和时钟频率的提升，功耗逐渐成为一个大问题，此外，还出现了其他一些难以解决的问题(比如由宇宙射线造成的软错误，以及由布线造成的信号延迟影响)，这些都使得芯片的开发和调试缓慢而又困难。这也是为什么在很长一段时间里，处理器的性能都是每18月提高一倍，而在过去的五年中，处理器的性能收益呈现递减态势的原因。由于单核处理器的开发受阻，如果以目前的开发速度，单核处理器的性能每5年才能提升一倍。
与其前辈一样的芯片
多核心设计绕过了很多问题。使用更为简单，完全相同的处理核心使得处理器设计更容易也能可靠地进行构建。同时，也使得在不需要过多功率消耗的情况下，让性能改善成为可能。此外，多核心使得细微动态电压调整成为可能，这样就可以节省电能消耗。通过考察现有的研究，伯克利的研究小组得出结论，6到9阶段按序执行指令流水线可以使一般应用程序在性能和电力消耗上达到最佳平衡点，这就意味着可以使用30纳米制造工艺在单个芯片上集成～千个核心。这也许并不遥远，现在英特尔已经使用45nm工艺制造处理器，此外，思科公司已经使用1 30nm制造工艺制造出了一个188核心的专用通信芯片。在250MHz时，其功耗仅为35W，但却可以提供每秒500亿条指令的吞吐量。
混合和搭配
那么，一块拥有1000个相同的处理核心的芯片真能实现对硅的最有效利用，产生最大的吞吐量吗?事实是，到目前为止，我们只制成了双核或四核处理器，很快就将制造出8核的。将来，我们也许可以从大型计算机先驱吉恩·阿姆达尔在40多年前制定的理论中获得一些启示。他指出，所有软件都包含一些无法从并行处理中受益的串行处理，因此，添加一个大的处理器来加速顺序码处理，将产生较之10个小的并行处理核心更高的吞吐量。比如说，我们假设在一个100核处理器上，一个程序有10％并没有获得额外的速度提升。
用一个专门给那10％代码加速的单核心替换其中的10个核心，我们就可以得到一个效率要高得多的91核心处理器。
不过，现在这种异构型处理器还只是个研究计划，还未成为现实。因为，相同的处理核心在设计和构建上要容易得多，而且还能为软件提供一个标准的平台。 在异构型环境中，对多个执行线程进行优化太过困难以至于无法实现有效管理。 即便如此，阿姆达尔定律仍然对在微软和苹果公司的操作系统开发人员有一些启示，特别是在处理核心增加到8个以上以后。
关于多核心处理的其他一些关键问题包括，各个核心间的互连以及保证它们的数据提供的内存架构。
英特尔的万亿次研究芯片使用高带宽将它的80个核心连接起来，每秒可以将万亿比特数据从一个地方传输到另一个地方，然而，旧M的大规模并行蓝色基因／L巨型计算机将用于点对点通信的高带宽环形网络与适用于所有核心的集中通信树形网络结合在一起。此外，伯克利的研究团队还指出，还需要进一步研究以找出最优的通信架构，他们认为，可能会需要一个可重构的网络体系，以动态地适应当前运行的应用程序的通信要求。
多核心计算机的缓存
说到存储，芯片上嵌入的高速缓存对于多核心设计至关重要。英特尔的酷睿2双核(Core 2 Duo)处理器使用一个共享的高速缓存，可以根据需要动态分配给两个核心，而AMD的双核处理器则是为每一个核心配备了专用的高速缓存。伯克利的研究报告指出，未来可能需要将这两种不同的设计适当地结合在一起。
因为，某些应用程序可能需要为某个核心配备专用的高速缓存，而在多个核心间同时共享的可动态改变大小的高速缓存可能更适用于其他某些应用程序。然而，在任何情况下，都需要制定改进的缓存一致性协议，确保内存存取独立，同时，使处理核心的运算保持同步。
一个可能的解决方案就将是所谓的事务型内存，在这种安排下，多核心更新共享内存，但只在特定的事务完成后且不与其他处理器发生冲突的情况下，才执行该更改。如果事务失败或者发生冲突，那么，更改就被复原，同时共享内存被恢复到该事务执行前的状态。这一架构使得编程变得简单，但却是以执行时间和复杂的硬件实现为代价的。与此同时，在另一个领域的研究也正在继续。
在多核心处理器外部的RAM架构也取得了一些进展。随着处理器吞吐量的提升，芯片外RAM存取的性能损失也随之恶化到了几百个时钟周期。然而，你看看512M RAM(随机存取存储器)芯片的内部，那里有数百个存储体，每个都有几千比特宽。
使用新的封装技术，比如3D堆栈式封装，我们就可以提高RAM到处理器的传输带宽，甚至还可能将相当数量的RAM直接安装到处理芯片上，而不是像现在这样，将它们放到由相当缓慢的低速存储总线连接的不同的芯片封装中去。这一点对于多核心处理器的未来发展意义重大，因为，未来可能会需要几千个核心的处理器，这远远超出了当前的存储芯片的性能。
多核心处理器的编程
毫无疑问，任何硬件平台的性能都超不过运行在它上面的软件，因此，伯克利研究报告中有很大篇幅是关于现在还在发展阶段的多核心设计的软件开发。正如此前一样，其中还涉及到“不透明性”、从硬件中提取软件架构，这样，编程人员就不再需要知道处理器的复杂细节和“可见性”，这就使得所有硬件元件都可以对开发人员可见，从而，更容易开发出最优的软件。有趣的是，研究人员还指出，我们必须充分注意为并行多核心系统建立程序模型时的人的心理因素；减少错误；使开发方式符合人的思维，而不是适合硬件或一个系统平台的功能性模块。
如果不需要考虑计算任务到处理器的显式映射，编程人员就能将工作做的更好。因此，该报告建议，编程模型应当独立于目标系统中的物理处理器的具体数量，尤其是在处理核心不断翻倍的情况下。如果他们可以通过定点和浮点选择使用多种数据类型，比如单比特布尔型和大于128位的整型，那么他们就能更高效地工作。
对于操作系统，该报告建议，不必为大规模并行运算重写整个操作系统，而应该更多地发挥虚拟机和弹性图书馆的作用，这样可以确保只载入那些需要的应用程序。英特尔似乎已经意识到这一点，在其万亿次计划研究报告中就大量提到虚拟计算机。
伯克利的研究报告不针对初学者，其资料引用情况也表明，他们的研究重点是科学计算问题和数据捣弄而不是主流的商业应用和游戏。而且，人们也都承认，没有人会希望在桌子上放一台万亿次多核心系统。万亿次并不单单指的是浮点运算：它同时也指数据，也就是连接到互联网的计算机可能存取的万亿字节。多核心并行运算非常适合用于有效地处理大量数据、快速分类和数据挖掘，通过对处理器进行调整，从而得到更有效的结果。
并行控制 篇3
随着近年自动化程度的进一步提高, 自动化控制越来越多地出现在交通、医疗等各个领域, 对专用车辆的集中监控也受到越来越多的重视。车载智能监控系统是专用车辆必不可少的一个组成部分, 其开发目的是为了实现对装载平台的各类专用设备: 油机、倒伏机构、升降杆、空调、 球机等进行集中监控, 实现对各类设备的运行状态参数配置与智能管理。
串行口作为一种速度快、安全性高、操作便捷的通讯手段, 具备很强的实用性, 通过微控制器对多串口进行控制可以实现对平台设备的集中监控。ARM处理器具备低功耗、高性能、成本低廉等优点, 故而本设计选用ARM作为微处理器。为了对多个设备进行多协议的实时监控, 需要对串行口进行拓展, 串行口拓展芯片虽然使用方便, 但在不改动硬件电路的情况下, 无法随串行口的增减进行灵活的变动, 这使得利用可编程逻辑门电路进行串行口拓展成为了切实可行的方案。
本文提出的多串口拓展方案, 将ARM的一组GPIO引脚与FPGA进行连接, 一次可以传输8位数据, 简化了FPGA的数据处理过程; FPGA在接受ARM的发送信息之后, 将其存入对应的存储队列, 设备发回的信息也将自动存入接受队列, 在需要的时候进行读取, 从而实现了数据的自动收发, 节省了系统资源; 由FPGA控制串行口收发, 可以通过ARM控制自由设置波特率, 提高了系统的通用性。
1总体设计
1. 1系统总体框图
如图1所示, 本系统利用ARM处理器的一组GPIO引脚实现与FPGA的并行通讯, FPGA通过一个总体控制模块对ARM传输的数据进行分配。考虑到需要同时对多个设备进行数据收发, 为了优化系统资源和避免数据冲突, 为每一个设备设置独立的发送队列和接收队列。由于可能存在不同的设备使用不同波特率通信的状况, 给每一个设备配置一个独立的波特率控制单元, 波特率可以通过ARM进行设置改变。
1. 2并行控制系统设计
在ARM与FPGA的并行通讯过程中, 需要传送8位数据及串行口对应的设备号, 本设计采用20芯排线连接ARM核心板与FPGA拓展板, 根据实际功能使用20芯排线的16个引脚, 排线插口引脚的功能分布如图2所示。 CS为使能引脚, 置0表示发送或接收功能开启; Channel引脚共有4位, 可以最多控制16个设备; I/O mode引脚决定当前是发送或是接收模式; WR引脚由ARM置位, RD引脚由FPGA置位, 是ARM与FPGA交互应答的主要引脚, 通过两次握手实现一次数据的收发。
图3为ARM11与FPGA的并行通讯时序图, 在ARM与FPGA进行交互的过程中, 为了避免发生冲突, 指定ARM为主动方, FPGA为从动方, 根据ARM的置位变化进行对应操作。当CS位被ARM置0后, 意味着数据发送接收环节开始, FPGA会根据I/O mode引脚的值确定是数据发送模式还是接收模式: 在发送模式下, FPGA会把ARM传递的数据根据接口信息 ( Channel) 进行分配, 当FPGA捕捉到WR的下跳沿, 表明ARM已经把数据放置在data引脚上, FPGA读取data引脚数值, 并存入对应FIFO, 然后FPGA将RD置0, 表示接收完毕, ARM在RD置0后将WR置1, FPGA随之将RD置1, 一次数据交互结束, 此后, ARM将根据当前数据串是否发送完毕决定是否开始下一轮发送, 全部发送完毕之后将CS置1; 接收模式下为达到ARM主导整个过程的目的, 必须使ARM获取需要读取的设备已发送数据的个数, 因此首先读取的是FIFO长度, 将FIFO长度锁存在8位data引脚后, FPGA将RD置0, ARM读取数据并将WR置0, FPGA捕捉到WR的下跳沿, 将RD置1, 随之ARM将WR置1, 该次数据交互结束, 此后, ARM将进行与FIFO长度对应的数量的数据接收, 直到FPGA将对应FIFO的数据全部取出, CS引脚置1, 数据接收结束。
2硬件设计
2. 1概述
为了实现ARM处理器对多个串行口的控制, 本系统利用FPGA进行串行口拓展, ARM11核心板和FPGA拓展板由2x10的排线连接。ARM11核心板使用飞凌公司的OK6410开发板, FPGA芯片使用Altera公司的Cyclone III EP3C5E144C8, 该芯片通过2个RSM3485D芯片和4个RSM232D芯片对4个RS485设备和8个RS232进行控制。
2. 2硬件电路设计
图4为硬件电路3D预览图, 其主要接口如下: J1为RS232接口, 共4组6芯插座, 每组包含2个接口, 对应RS232的Rx D、Tx D和地; J2为RS485接口, 共2组6芯插座, 每组包含2个接口, 分别对应A、B和G。RS485通讯为半双工通讯方式, A、B为两路差分信号; J3、J4为AS连接口和JTAG连接口; J5为5V电源; J6是FPGA与ARM核心板的连接接口, 20引脚, 间距为2 mm; J7是用于切换AS下载模式与JTAG下载模式的跳线, 短接时为JTAG下载模式。
本设计所用的FPGA芯片是Altera公司的Cyclone III, Cyclone III作为第三代芯片, 其每单位逻辑单元的成本比上代产品便宜20% , 同时, Cyclone III的低功耗特点使整个串口拓展部分的整体功耗降低, 提高了本设计的实用性。EP3C5E是Cyclone III系列的中低端产品, 拥有5 136个逻辑单元 ( logic elements) , 441 Kbits的嵌入式存储器 ( embedded memory) , 46个乘法器 ( multipliers) 资源, 4个锁相环 ( p LLs) 和20个全局时钟网络 ( global clock net- works) 。本设计选用的EP3C5E144C8的封装拥有144个引脚, 其中94个可用I/O口, 完全可以满足多串行口控制器的需要。
3 verilog程序设计
3. 1总体设计
Verilog HDL语言和VHDL语言是FPGA程序开发常用的两种硬件描述语言, VHDL语言在欧美地区使用较多, 国内多使用Verilog HDL语言进行开发。Verilog HDL语言语法格式要求宽松, 便于进行设计, 与VHDL语言相比, Verilog HDL语言更适合进行中小规模硬件控制, 故而本设计使用Verilog HDL语言编写FPGA程序。在本设计中, 将整个系统分为1个总体控制模块, 1个波特率总控制模块, 12个接收队列模块, 12个发送队列模块, 12个串口接收模块和12个串口发送模块。
3. 2总体控制模块
总体控制模块负责FPGA与ARM的并行应答交互, 并完成数据到队列的存取。在发送模式下, 模块通过与ARM的应答接收ARM发送的数据, 并将其依次存入发送队列中; 接收模式下, 模块先将ARM需要读取的设备对应的接收队列的数据长度发送给ARM, 再依次读取队列中的数据; 在波特率设置模式下, 模块根据ARM指令对波特率控制模块中的数据进行设置。
3. 3串口接收模块及接收队列模块
串行口通讯的帧格式如图5所示, 当在非数据段捕捉到rx232_rx信号的下跳沿时, 即认为侦测到起始位, 将bps _start信号置1, 该信号是通知波特率模块计时开始, 当波特率模块将clk_bps置1时, 表明计时完毕, 模块将rs232_ rx的数据读取, 即为数据的第一位, 8个数据位加上校验位、停止位, 在clk_bps置1共10次后, 一次数据接收完毕, bps_start置0, 等待下一次下跳沿的到来。串口接收模块及接收队列模块如图6所示, bps_start、clk_bps为波特率相关引脚。当一个数据接收完毕, 串口接收模块对将wrreq引脚置1一个时钟周期, 通过rx_data将数据存入接收队列。usedw引脚的值是当前队列数据的长度, ARM会根据该长度决定数据读取的次数, 因此控制模块会在一串数据读取操作之前将该数据发送给ARM。发送接收队列模块的aclr引脚是异步清零引脚, 置1可清空FIFO。
3. 4串口发送模块及发送队列模块
串口发送模块及发送队列模块如图7所示。发送队列中存在数据时, empty引脚会置0, 我们可以以此作为发送的标志。当捕捉到empty引脚的下跳沿时, 串口发送模块将rdreq置1, 从队列中取出一个数据, 并按照帧格式将数据从rs232_tx发送出去, 发送模块波特率的控制与接收模块相同。
3. 5波特率控制模块
波特率控制模块分为12个部分, 对应12个串行口设备, 每一部分具备独立的参数。当CS引脚为1时, FPGA捕捉到WR引脚的下跳沿即进入波特率设置模式, 总体控制模块会根据data接口的值向波特率控制模块发送数据, 波特率控制模块根据该数据设置波特率计数器的值, 实现波特率的改变, 举例说明: 把计数器的上限设置为2 083, 由于外置时钟晶振频率为20 MHz, 2*107/2 083=9 600, 即可得到9 600的波特率, 想要得到4 800的波特率, 就把计数器上限设置为4 166, 2*107/4 166=4 800。
3.6程序仿真
图8是使用modelsim对verilog程序进行简单仿真的波形, 如图8所示, clk为20 MHz的时钟激励, rst_n为复位信号, 置0复位, rs232_tx1、rx232_tx2、rs232_tx分别为3个设备的通信接口, 在仿真中, 命令1、3号接口发送0xAA, 2号接口发送0x55, 设置1、2号接口波特率为9 600, 3号接口波特率为19 200。通过波形可以看到, 本系统仿真效果良好, 可以实现对多串行口的多协议、多波特率控制。
4系统实物图及调试
FPAG多串口板实物如图9所示, 图片左上方的排线即为FPGA与ARM的连接接口, 左上方的绿色插口为5 V电源, 右侧及右下的绿色插口为设备接口。
图10为FPGA与ARM的整体连接实物图, 根据环境需要, 两块电路板被安装在1 U高度的铁匣内部并排放置, 外部接220 V交流电压, 所有设备串行口从匣体后部统一引出。
实际调试过程中使用Qt制作的上位机控制软件, 上位机通过web与串行口控制ARM11处理器, 通过多串口拓展对设备进行控制。下面以升降杆调试过程为例:
图11是升降杆设备的控制界面, 图12为升降杆控制电路, 该电路接收来自FPGA拓展串口的信息, 控制电路中4个继电器 (红框中为左路升降杆的两个继电器) 的通断。点击左路升降杆的“升”按钮, 可明显听到左上方继电器的接通声响, 左路升降杆随即上升, 点击“停”, 左上方继电器再次发出声响, 表示断开, 可使升降杆停止上升, 点击“降”, 左下方继电器接通, 左路升降杆持续下降。
通过实验, 本系统可同时对球机、油机、升降杆、起伏装置、车载空调等设备进行实时控制, 没有出现丢包、失控等现象, 系统运行效果良好。目前本设计已经通过项目甲方验收, 各项指标均达到设计要求。
5结语
基于并行控制的FPGA多串口拓展板, 通过ARM11与FPGA的交互以及独立的收发队列实现了微控制器对多串行口设备的多协议实时控制, 在实际实验中取得了良好的使用效果。通过本系统, 可以实时快速地对大量车载设备进行控制, 节省了人力, 提高了效率, 该设计同样可以使用在其他需要控制大量串行口的情形下, 具有良好的市场前景。
参考文献
[1]李金力, 刘文怡, 彭旭峰, 等.基于FPGA的RS232异步串行口IP核设计[J].电子设计工程, 2009, 17 (8) :31-32, 35.
[2]徐慧, 王金海, 王巍, 等.基于FPGA的8051IP核的设计与实现[J].计算机技术与发展, 2009, 19 (3) :42-45.
[3]张雪, 徐晓苏, 张国龙, 等.基于DSP和FPGA的高速串行通信系统设计[J].舰船电子工程, 2009, 29 (5) :66-69.
[4]粟慧龙, 肖辽亮.基于CPLD/FPGA的多串口设计与实现[J].电子设计工程, 2011, 19 (7) :77-80.
[5]李海洋.基于DSP和FPGA的多功能嵌入式导航计算机系统设计[D].南京航空航天大学, 2005.
[6]章鸣嬛.基于FPGA的可编程技术的应用[D].复旦大学, 2006.
[7]袁本荣, 刘万春, 贾云得, 等.用Verilog HDL进行FPGA设计的一些基本方法[J].微计算机信息 (测控仪表自动化) , 2004, 20 (6) :93-94, 14.
[8]沈理.Verilog RTL模型[J].同济大学学报 (自然科学版) , 2002, 30 (10) :1194-1198.
“时尚”与“工艺”并行 篇4
探究该学院珠宝首饰设计专业一直以来稳妥发展的根本原因，莫过于工艺实验教学体系的完善和技术实践的应用，金工基础工艺室、珠宝首饰工艺室、首饰珐琅与铸造工艺室、首饰精密仪器工艺室、珠宝鉴定实验室，构筑了学科坚实的工艺发展平台，使学生不仅在工艺实际操作中增强了设计实践的能力，更重要的是教师们对于金属锻造、镶嵌、铸造等工艺的科研成果，形成了行业内强劲的核心竞争力。这样的实验创新平台，吸引了珠宝行业在工艺制作以及设计开发上，向本专业寻求帮助。例如，2003年与施华洛世奇有限公司合作进行施华洛世奇珠宝ACESSERY的开发设计；2006年、2008年为爱慕内衣有限公司进行“爱慕金质镶宝石文胸”“爱慕铁质仿古束胸”的设计及研究合作。当设计华丽并且镶嵌宝石的金属胸衣穿在模特身上亮相“时装周”时，产生了强烈的视觉冲击力。首次全金属胸衣的打造引来行业赞叹一片。在这里，对金工技术的教学而形成的深度工艺开发，从而形成创新机制的作用，是显而易见的。另外，由于装饰专业在木纹金属、褶皱、锤压等手造表面装饰的设计及工艺的领先研究，使得教师们能自觉主动地、满怀信心地接受专业的挑战，因此受邀担任了多家国内顶级珠宝企业的设计及工艺顾司，并尝试在上述工艺中寻求设计的商业应用的值，与批量生产科学、合理地结合，并在市场中尝试推广。事实证明，技术深度研发的能力是完成上述课题的有力依托。对特定工艺技术探究能力的培养，还使教研室的老师们有能力先后承担了“唐代錾刻技法在现代金属工艺作品中的应用”、“铸胎珐琅工艺研究”、“宝石款式设计研究”、“藏族传统锤碟技术在现代金工教学中的应用”等以工艺研究为主的校内科研，并在深圳戴丽尔珠宝公司的资源支持下有实力组建“北服一戴丽尔珠宝设计研究所”，公司为该专业在工艺的创新优势“添砖加瓦”。
在传统工艺与现代设计的碰撞上，始终没有减弱其对于传统工艺文化的重视与实践，十分注重将民族、民间传统工艺注入实践教学。一方面大力拓展专业的国际视野、支持青年教师前往国外访问和培训，从而达到与先进零距离，同时又聘请苗族工匠走入实验课堂，展示素朴、纯真的制作工艺，以真情和和谐展示时尚之美。这些年来，教师们带着现代的思维和眼光去往少数民族地区进行田野式调查。与原始和本真相结台，在云南、西藏等地实地研究，记录了大量宝贵的苗族银饰制作工艺与藏饰制作工艺的实演过程，并应用于教学。通过工艺手段和教学实践表达现代与传统之间的传承与创新，而成果是国际化的。2007年，该首饰设计专业教师受到比利时皇家美术学院珠宝首饰与银器设计专业的邀请，进行中国传统民族工艺的讲座，将中国特有的魅力工艺传播给国外的同行。
在这里，对待民族文化，专业的作为不仅仅是传统工艺的研究与传承。当民族传统文化元素与现代设计在珠宝中交汇时，将会赢得更多。专业将传统切入现代的一贯核心指导思想也有动人的成果，如：2005年、2C07年连续两届的HRD国际钻饰设计大赛中，珠宝首饰设计专业的师生运用了诸多中国元素的设计，在国际设计舞台上赢得了盛赞：在2005年HRD国际钻饰设计大赛中，面对2000多名全球的竞争者，9件入围的中国作品设计者中有8位来自北京服装学院的师生，并以出众的设计理念与工艺获得“安特卫普城市奖”；在2007年的HRD比赛中，一件象征民族传统文化并镶嵌钻石的“肚兜”获得了“中西文化交流特别奖”，8件中国八围作品中有6件出自北京服装学院。由于北京服装学院的高入选率，使中国连续两次成为了入围比率最高的国家。
创建优质珠宝设计教育，不仅要促进硬件投入，而最重要的其实是软件建设。国际化教学和办学思路以及与现代设计潮流的交互，完全摈弃排他的狭隘情结。完全的开放心态，努力做一个地球人，中国的珠宝设计才能在走向未来中而不灭。借鉴西方的服饰教学体系和经验是本专业一贯强调的方面，扩展专业的国际化视野，积极搭建珠宝设计的国际化平台是专业办学的既定方针。自2004年，该学院聘请了国际著名金工专家、比利时皇家美术学院教授马可斯·德寇克先生为客座教授，共同进行关于世界最新珠宝工艺和现代珠宝设计教育思路的研究与探讨，在一些前缘的课题上，如《痕迹之相对于肌理》、《WABI SABI——设计师的禅意》、《头脑风暴法之于珠宝创意》、《钛与个性珠宝》等，大家都达成了思维上的共识。作为成果2006年8月首饰设计专业组织了以“有魅力的男人”为主题的国内有史以来第一届国际艺术珠宝展，诠释了与前卫零距离能达到的创新效果。
并行控制 篇5
在100nm步进扫描光刻机中,涉及空间六自由度运动的硅片台和掩膜台,需要控制多达15个轴,且要求在1.5g的最大加速度、1.2m/s的运动速度下,硅片台和掩膜台的定位精度小于10nm,其同步扫描平均误差小于5nm,标准差小于12nm,该运动要求已近物理极限,仅靠提高机械部件与电气执行部件精度已无法实现,必须依靠先进的运动控制架构和控制算法。
针对多轴精密同步运动,运动控制单元必须完成激光测量模型解算[1]、位置-加速度反馈、精密轨迹插补[2,3]、洛伦兹作用力解耦[4]、多轴同步控制[5,6]等复杂的控制算法;而工作台的响应频率、控制精度等因素又要求较高的伺服带宽,意味着必须在较短的伺服周期中完成针对所有轴的上述算法。
对运动控制架构提出以下要求:
(1)控制算法的复杂度要求运动控制计算单元拥有较强的计算能力,故需采用多运动控制器(7块DSP)并行计算架构。
(2)高精度的测量和控制计算数据都是32位字长,数据传输的实时性要求采用高带宽的数据传输通道。
(3)不仅工作台的微动轴之间存在运动耦合关系[4],而且工作台之间也存在精密同步扫描运动需求[7],运动控制架构需要提供额外的同步机制来保障软件算法的有效[8]。
在多轴同步运动控制系统中,多轴的运动控制由多个运动控制器节点完成,控制网络实现多个运动控制器之间的控制、反馈数据的高频率、无抖动的交换,这对网络通信的实时性和节点之间的时间同步特性提出了严格要求[9,10]。专用的数字伺服现场总线协议一般速率较低,如SERCOS[11]、PROFIBUS、CC-Link[12]等通信速率都不超过20Mbit/s。文献[13]采用环形数据传输结构的并行计算架构,但随着节点数的增多,特定数据帧传输时间会增大,而同步控制性能会因为不稳定的同步广播数据传输延迟而不可靠。文献[14,15]采用同样思路设计了共享内存模型,分别实现3个和4个处理器之间的高速数据传输,但基于该思路的共享内存结构在处理器数目增多时会异常复杂。
由于上层协议带来的不确定性(如路由、数据阻塞和错误处理机制等),基于以太网链路的TCP通信服务架构[16,17]的同步控制性能难以保证。可采用时间戳信息传递的方式,来实现主节点和从节点时钟同步,如NTP和SNTP方法能够在局域网范围内实现毫秒级同步;而PTP定义了分布式网络中进行亚微秒级时钟同步的方法[18]。但上述基于时间戳的同步算法假设传输链路双向对称,其同步性能会受到网络负载的影响。文献[19]介绍基于实时以太网EtherCNC协议,实现了基于工业以太网的多轴同步控制系统,该系统采用时分复用方式轮询各运动控制器节点,但其同步帧的时序抖动在200ns级别。FPDP(front panel data port)能达到较高的传输带宽,但其数据传输源和目的地址定义必须在传输开始之前完成,而多处理器并行伺服计算过程中,会涉及非常复杂的数据传输需求,数据源和目的地址频繁切换,且需要非常精确的数据传输延迟,因此FPDP协议并不适合[20]。
并行计算架构的关键在于计算任务的合理分配、节点间高效的数据传输以及精密的同步控制性能,而对于并行伺服运动控制,通过对工作台动力学模型的分析和作用力的合理解耦[4],简化了计算任务的分配。本文主要着眼于并行计算架构中的数据传输和同步控制的性能,提出了一种适用于多轴纳米级同步运动控制的并行计算架构。本文方法采用7块运动控制卡(含300MHz主频,浮点型DSP),实现15轴并行伺服计算;基于内部总线的高性能数据传输通道,能达到320Mbit/s数据传输带宽和纳米级数据传输延迟误差,且传输性能不受处理器数目增多的影响;设计扫描运动同步和并行计算周期同步机制,保证了精密运动控制算法的有效性。
1 运动控制系统并行计算架构
多轴同步运动控制系统基于VME总线构建,分为系统控制层、并行计算层、IO接口层和传感器执行器层,如图1所示。上位机处于系统控制层,是唯一的VME主机,管理参与并行计算的各模块。
在VME总线部分保留引脚上,定义了内部总线(internal bus,IB),作为服务于并行计算架构的实时数据传输通道。VME总线并不具备精密的同步控制性能,因此设计内部总线来完成高速数据传输和精密同步控制功能,所有的内部总线设备都属于VME从机,由上位机(VME主机)进行配置管理。
并行计算层包含有内部总线、内部总线主控(internal bus master controller,IBMC)、激光计数卡(laser axis board,LAB)和运动控制卡(motion controller,MC)。内部总线主控产生总线时序控制信号,并提供同步控制时序。激光计数卡产生工作台位置的激光测量数据,而运动控制卡执行并行计算,在总线控制信号作用下,激光测量数据通过内部总线传输到运动控制卡。运动控制算法在不同的运动控制卡中并行执行,但遵循同步控制时序。在IO接口层中实现上层逻辑控制信号到传感器执行器层物理信号之间的转换,设计了双向高速光纤链路作为IO接口层和并行计算层之间的数据传输桥梁。
通过合理的动力学模型分析和作用力的解耦[4]以及交叉耦合同步控制[5,6]算法,使针对各轴的运动控制相互独立,每个运动控制卡负责2~3个耦合紧密轴的运动控制。板卡间通过同步触发时序,使得各并行处理器同步进入伺服运算,板卡内针对各轴的伺服控制是顺序进行的,但针对不同轴的伺服运算的结果在同一个时刻输出。
本文研究的对象,是位于并行计算层,由内部总线主控、激光计数卡、运动控制卡以及内部总线构成的并行计算架构,主要针对高性能数据传输和同步控制机制,解决精密同步运动控制中的以下问题:
(1)激光测量位置数据的同步采样。激光测量位置数据用于完成工作台位置闭环控制,其精度是工作台定位精度的基础,但针对各个轴的精密激光位置信号由不同的LAB测量,无法同步读取。而当工作台以最大速度1.2m/s运行的时候,微秒级同步采样误差将带来微米级位置测量误差,这对于控制对象的模型将是毁灭性的影响。
(2)高效、低传输延迟抖动的数据传输通道。数据传输过程中,数据发送方和接收方会频繁切换,将涉及总线控制权的更迭及数据传输优先级、数据传输抢占方式、握手及仲裁等诸多问题,但并行计算架构要求较小且稳定的数据传输延迟,因为要依照传输延迟值来确定伺服控制算法的时间,传输延迟的较大波动会导致伺服控制算法失败。
(3)多轴运动控制中的同步机制。多轴运动控制卡并行完成对应轴的运动控制算法,简化了计算任务流水分配,但忽略了控制对象之间的紧密运动耦合关系。并行计算架构提供扫描运动同步和并行计算周期的同步规划,前者使各运动控制卡获取一致的加速、匀速扫描和减速时刻,后者则保证了并行计算(插补)周期内运动控制卡的同步动作。
2 分布式存储器结构与数据传输
2.1 内部总线规则
内部总线需避免任何影响传输延迟的不确定因素,另外,还需考虑到各总线模块处于不同的时钟域,相互之间的时钟相位抖动对于实现高速、精密传输延迟的数据传输是一个障碍。内部总线基于以下规则定义:
(1)运动控制卡和激光计数卡都作为从节点,内部总线主控是唯一的主节点。
(2)主节点提供总线控制信号,而从节点在控制信号作用下执行数据传输。虽然总线上未传输同步时钟,但总线控制信号基于同一内部时钟触发,数据传输过程中不涉及握手。
(3)通过地址线来寻找数据发送方。每个总线周期中,如果地址线高4位和从节点所处的VME槽号相符,则该节点被选中作为数据发送方,而余下节点作为数据接收方。
基于以上规则,内部总线数据传输完全根据总线主控提供的时序进行,地址线包含了对数据发送和接收方的定义。每个周期中,总线节点身份由地址线确定,避免了总线控制权更迭时的握手,以及数据传输优先级或传输抢占等问题。总线控制信号来自同一个时钟域,从节点仅响应控制信号,可忽略节点间时钟相位差影响。
2.2 分布式数据交互
采用分布式数据存储结构来实现并行架构中的数据存储和交互,图2所示为分布式存储区地址映射。存储区组织规则如下:
(1)每个MC持有一个私有的存储区间,且区间的基地址与其所在的VME槽号相关。如安装在第2槽的MC持有0x2000~0x2fff的存储空间,而激光技术卡持有0x0000~0x0fff空间,则16个存储空间分别被分配给了激光计数卡、MC及IBMC。
(2)每个MC能在私有空间执行读或者写操作,也可以对其他空间仅执行读操作。
(3)所有板卡上的分布式存储区拥有一致的地址映射关系。
根据内部总线的地址线寻址规则,由存储区地址映射来确定各板卡在VME机箱中的安装位置。内部总线主控处于第15槽,而激光计数卡被安装在第0槽,运动控制卡从第1槽开始按顺序安装。如果存在多块激光计数卡,则采用虚拟地址的方式,通过设定锁存(LAB_Latch)和输出使能(OEn)信号与地址线(Addr)的逻辑关系,使安装在其他槽的激光计数卡也能被正确访问。
下面以对激光计数卡的访问为例,说明基于内部总线的数据交互方式。如图3所示,BTC(bus timing ctrl)模块完成内部总线对分布式存储区的访问,每个运动控制卡内部有着同样地址映射存储区。激光测量数据被配置在0x0000~0x0fff地址区间,当总线周期中寻址地址符合时,激光计数卡的地址选择器(addr selector)确认当前访问有效,则对应的激光测量数据被输出到总线,而各运动控制卡将数据存储到各自存储区0x0000~0x0fff中的对应地址空间。图4a、图4b所示为第1运动控制卡和第2激光计数卡被选中时的内部总线传输周期时序。
每个并行计算周期仅仅需要一次数据交换,通过数据传输序列来实现。数据传输序列由若干个内部总线周期构成,每个周期完成32bit的数据传输。当数据传输序列中总线地址被遍历,则当前并行周期数据传输已完成,所有分布式存储区中的数据已被刷新,整个过程不需要DSP软件参与。
(a) (b)
3 并行计算周期规划与同步机制
3.1 扫描运动同步
同步扫描运动要求硅片台和掩模台在同一设定时刻,以严格稳定的比例扫描速度到达预先定义的扫描开始位置。由于采用并行计算架构,控制算法在不同的运动控制卡中运行,相互之间并不能保证时间上的同步,因此,采用了状态同步的控制策略,使运动控制卡基于同一个隐性时间轴基准同步动作。
典型的单次扫描运动状态同步如图5所示,将工作台运行的状态划分成Start(对应轨迹加速段)、Scan(对应匀速扫描段)和Stop(扫描结束减速段),该同步状态由内部总线主控输出,每个并行计算周期在内部总线上广播一次,以同步所有的运动控制卡运行状态。Tp1、Tp2分别为硅片台、掩模台从静止加速到扫描速度的时间,考虑到工作台不一致的物理特性,加速时间并不一致。Tp为系统谈判所确定的同步扫描运动最小准备时间,则硅片台、掩模台的等待时间分别为(Tp-Tp1)和(Tp-Tp2)。同步时刻S1,运动开始,工作台执行内部定时(内部定时时间以并行计算周期为最小时间粒度),以渡过各自的等待时间,而后执行加速运动,并在U1时刻同步达到扫描速度,系统同步状态切换成Scan,工作台执行同步扫描运动,到T1时刻,工作台同步减速,至整个运动结束。
扫描状态的同步以并行计算周期的时间为最小时间粒度,其时间计算以并行计算周期的整数倍进行。基于以上同步扫描机制,使得分布式运行的多轴扫描运动算法取得了时间轴同步基准。
3.2 并行计算周期内同步规划
并行计算周期分为数据传输段和并行计算段。数据传输段将执行数据传输序列,按照先后顺序分别传输运动控制卡错误信息、运动控制卡间的交互数据、激光位置测量数据和同步状态;而后,并行计算段开始,如图6所示。
针对激光测量数据的同步采样需求,采用的策略是同步锁存,顺序读取。如图6所示,当内部总线地址寻址0x0000~0xffff中的有效空间时,同步锁存信号(LAB_Latch)有效,所有轴的测量数据在采样时间中保持锁存。随着数据传输序列的进行,各轴的激光位置测量数据虽然依次输出,但都来自同一时刻,同步锁存的误差仅仅来自于VME底板的信号传输抖动。
同步触发信号保证了运动控制卡中的并行计算周期按照同一规划进行。如图6所示,同步触发1产生于数据传输序列开始时刻,上个周期的计算结果被同步输出,处理器仅能进行非数据敏感计算;同步触发2产生于数据传输序列结束时,并行计算被同步启动。同步触发1和2交替出现,使得每个并行计算周期内处理器有了严格的同步时序基准。在内部总线数据传输序列中,激光测量数据采样和传输同时实现,为了保证当前为最新的测量数据,该数据被序列最末传输,最接近并行计算的启动时刻。
4 实验及分析
4.1 数据传输和同步触发测试
实验平台如图7所示,运动控制卡和内部总线主控(IBMC)为自制板卡,上位机采用PowerPC(GE VG5 Dual PowerPC-7457),示波器为安捷伦MSO7032A,采样率2×109次/s。VME底板为VME64ex 6U底板,原底板对P2口保留引脚,无连接关系,自定义了内部总线底板,安装在VMEVME64ex 6U底板背后,以建立IB总线信号连接,设定IB周期为100ns(图4中t9)。
图8a所示为线性拟合的总数据传输延迟(Ttl_all)与数据传输序列长度(Ld)曲线,处理器数目为5,单个数据传输延迟(Ttl)为100ns。拟合结果如下:误差平方和(sum of squared error,SSE)为1.19×10-5,均方差(root mean square error,RMSE)为0.001 992,R2为1。图8b所示为不同处理器数量下的Ttl测量值曲线。Ttl_all与Ttl分别是完成整个数据帧传输和完成一个32bit数据传输所耗费的时间。从测试结果可知,Ttl值足够精确,在恒定的Ld下,数据传输序列延迟可精确计算。内部总线数据传输能达到的稳定带宽为320Mbit/s,速度瓶颈在于VME底板的电信号传输性能,数据传输性能并不受处理器数目增多的影响。
(b)Ttl与N的关系曲线
图9所示为同步触发信号时序误差,图9中信号1和2分别是位于第2槽和第4槽的运动控制卡所产生的同步周期触发波形,同步误差约为950ps,和总线信号在底板不同的传输距离相关,进一步的测试中,该同步误差随着板卡安装距离的增大而增大,但总体误差不超过3ns。当然,实际的同步误差应该包含各处理器对中断信号的响应不一致带来的误差。即便如此,同步触发时序误差依旧在纳秒级别,满足系统同步要求。
4.2 应用实例
采用本文讨论的并行计算架构,实现硅片台和掩膜台的同步扫描运动。两个工作台都采用大行程直线电机和微动洛伦兹电机构成的双层台结构,空间六自由度精密运动。直线电机安装在与大理石平台振动隔离的基座上,采用气浮轴承导向支撑及单边气浮导轨驱动,短行程洛仑兹电机则安装在微动承片台上,微动承片台也采用气浮支撑结构,安装在高平面度的大理石平面上。采用激光干涉测量系统测量构成超精密的闭环反馈控制。表1所示为工作台的同步运动实验结果。图10所示为工作台位置误差曲线。
(b)
5 结论
(1)多DSP并行计算架构适用于多轴精密同步运动控制。
(2)基于内部总线的数据传输服务能到达到320Mbit/s的稳定带宽,数据传输延迟误差在纳秒级,且传输性能不受处理器数量影响。
(3)针对多轴精密同步需求,设计扫描运动同步和并行计算周期同步规划,确保了精密运动控制算法的有效运行。
(4)基于内部总线的同步触发信号误差限制在纳秒级,是整体同步机制的实现基础。
(5)不足。此并行架构建立在以下假设之上:数据传输需求明确,在伺服计算周期中仅需进行静态源和目的地址的数据传输;另外,受制于标准VME机箱的槽数,无法支持更多数量的并行处理器。
并行控制 篇6
状态机设计构成FPGA系统设计的主要部分。状态机主要完成系统控制、协议解析、读写控制等功能,广义上讲任何时序逻辑都可用状态机描述,甚至组合逻辑也可描述为单状态的状态机。复杂FPGA系统为了完成功能可能需要多达几十个甚至上百个状态机,这些状态机同时运行,彼此依赖,互为条件。为此,很多学者和公司开始研究状态机的实现技术。比如,文献[1]文献[2]讨论了设计单个状态机时需要考虑的编码问题,文献[3]讨论了单个状态机设计的稳定性问题,文献[4]讨论了设计输出无毛刺的状态机设计,但都没有涉及到多个并行状态机设计时采用的策略和简化方法。
本文以实际项目为依托,通过设计主从状态机方法实现多状态机的通信、同步等问题。本文所用的方法适合于大规模状态机的设计,避免了为了减小设计难度而分割完整状态机的弊病,可以有效降低了大状态机的设计难度。
1 主从层次状态机设计理论
复杂状态机可能包含很多个状态,一个可行的方法是把实现某一子功能的状态合并起来组成一个层次状态,运用层次状态机的方法重构原来的大状态机。图 1所示为一个包含多个状态的状态机,为了简化状态机设计,可以将状态a1, b1, c1, d1合并称为一个层次状态SC1,每个层次状态可以设想为一个单独的状态机(尽管在代码开发中没必要这样做,甚至在某些FPGA设计工具中直接支持图形化层次状态机设计),这样图 1可以用两个较简单的状态机实现。
层次状态机利用分而治之的策略简化了复杂状态机的设计,一个很重要的优点是可以同时实现多个实现同一功能的不同的层次状态机,只要接口一致,就可以方便地嵌入以修改设计。
主从状态机使用层次状态机的设计方法来设计决策系统。典型的主从状态机结构如图 2,包含一个Master状态机和多个Slave状态机。Master状态机起到仲裁控制作用,决定当前有哪些Slave状态机可以运行。可以通过设计不同的Master状态机的状态转移关系达到不同的控制策略,如分时复用或基于优先级启动不同的Slave状态机等。
为了保证不会出现竞争情况,主从状态机使用应答机制。主状态机只有在从状态机非Busy状态时才可以发出该从状态机启动信号Start。从状态机收到启动信号Start后开始运行,下一时钟沿发出Busy信号通知主状态机。从状态机中,入口处设置等待状态Wait1等待主状态机发出的Start信号,在出口设置等待状态Wait2等待主状态机撤销Start信号,并等待主状态机撤销Start信号,以保证从状态机的下一次正常运行。图 3所示为主从状态机的时序图。
为了充分利用FPGA的并行性特点,应该使得可并行执行的Slave状态机并行执行。这可以通过把两个子状态机捆绑在一起实现,如图 4所示,主状态机Master向子状态机Slave1和Slave2发出启动信号Start12,从状态机Slave1和Slave2收到Start12信号后开始运行,当Slave1和Slave2完成后分别撤销Busy1和Busy2信号,主状态机把Busy1和Busy2信号取或运算以保证两个状态机同时结束。当然应该使得捆绑在一起的两个状态机有大致相当的运行周期数,否则会造成先运行完成的状态机因为等待后运行完成的状态机而得不到及时的相应。
2 基于主从状态机设计理论的DMA引擎设计
为了进一步描述主从状态机理论,本文将以完成的一个多个DSP和FPGA系统[5]为例来详细说明。在开发某一个多处理器系统时,要求系统中的FPGA完成USB接口控制,两个DSP的EMIF接口控制,两个SRAM读写控制,系统框图如图 5,FPGA起到一个DSP和主机的USB接口间的数据传送引擎的作用,通过实现DSP和FPGA数据的交换,FPGA和USB接口数据的交换两步接力实现这一功能。为此,把FPGA系统分成多个模块实现:EMIF接口模块、USB端点选择模块、SRAM选择模块和控制状态机。
为了缓存一定量的数据,把从USB接口EP2端点接收到的下行的主机数据先存入与FPGA相连的SRAM中,当DSP1或DSP2的rd_fifo空时读取SRAM中的数据写入DSP1或DSP2的rd_fifo中。而为了最快限度地把DSP处理完成的数据结果经过USB接口传回主机,直接把DSP1和DSP2的wr_fifo中的数据传送到USB接口的EP6端点。
按照以上数据传输路径,FPGA的功能可以分成三部分完成:(1)读取USB端口数据写入SRAM中。(2)读取SRAM数据写入DSP1或DSP2的rd_fifo中。(3)读取DSP1或DSP2的wr_fifo中的数据写入USB接口。同时,为了便于调试DSP并行处理的能力和调试单DSP系统,要求FPGA可以按如下四种工作方式运行:(1)下行数据只传入DSP1的rd_fifo中,上行数据也只从DSP1的wr_fifo中读取。(2)下行数据只传入DSP2的rd_fifo中,上行数据也只从DSP2的wr_fifo中读取。(3)下行数据只传入DSP1的rd_fifo中,上行数据只从DSP2的wr_fifo中读取。(4)下行数据按一定的数据包(packet)大小交替进入DSP1和DSP2的rd_fifo中,上行数据同样按照一定的数据包大小交替从DSP1和DSP2中读取。四种传输策略可通过FPGA的外部配置开关或是FPGA内部的寄存器选择,参数(如上行数据包大小RCV_PACKETS,下行数据包大小XMT_PACKETS等)通过DSP写入FPGA寄存器设置。
显然为了完成如此复杂的一个FPGA系统设计,普通的状态机设计方法显得力不从心。如果按照主从状态机设计理论,则可以清晰地把上述的FPGA的三个部分功能分别用三个Slave状态机实现,而传输策略部分用Master状态机实现。图6为实现功能(1)的从状态机fsm1。fsm1中有一个层次状态Read USB EP2 Write Sram,该层次状态完成一个独立的功能即读取USB端点EP2中的数据写入SRAM指定地址中,读取写入操作按照器件的时序要求完成,细节见图 7(注:图中位于横线上方的表达式表示条件,位于横线下方的表达式表示输出,其余状态机亦然)。实现功能(2)和功能(3)的状态机与实现功能(1)的状态机类似,唯一的区别在于其中包含的层次状态不同。
图8为实现控制策略的主状态机fsm0。由于从状态机fsm2和从状态机fsm3不存在同时占用同一资源的情况,并且两者的运行周期数目大致相同,所以可以并行执行,为此在主状态机中把fsm2和fsm3捆绑在一起,例如
图8中所示,主状态机发出信号Start12触发从状态机fsm1和fsm2,把从状态机是否忙信号Busy1和Busy2相或作为从状态机运行的终止条件。从图8还可看出该主状态机基于循环顺序fsm3-->fsm1, fsm2-->fsm3…交替执行,分时共享资源。如果要实现按照一定的优先级顺序使能从状态机fsm1, fsm2, fsm3,可通过修改主状态机实现。
为了实现前述的四种工作方式,同样可在主状态机中完成。在主状态机中wait03状态下加入语句实现选通判断下一个上行数据包来自哪个wr_fifo,以及下一个下行数据包发送至哪个rd_fifo即可实现。
基于层次式主从状态机行为仿真也可单独进行,主状态机和从状态机都仿真通过后在进行联合仿真。
3 结束语
本文主要从设计思路、代码书写方便、功能仿真几个方面讨论了应用层次主从状态机来简化FPGA设计,对于大规模FPGA设计有一定指导意义。后续工作会集中研究把主从层次状态机设计思想进一步推向逻辑综合阶段,通过分别综合主从状态机的思路去减少综合时间,提高设计效率,这也是目前FPGA工具研究的热点方向。
参考文献
[1] Clifford E.Cummings.The Fundamentals of Efficient Synthesizable Finite State Machine Design using NC-Verilog and Build-Gates,INTERNATIONAL CADENCE USERGROUP CONFERENCE,2002.
[2] Steve Golson.Trilobyte Systems,State Machine Design Techniques for Verilog and VHDL,Synopsys Journal of High-Level De-sign,1994.
[3]宋烈武,石强.CPLD FPGA状态机的稳定性探究,中南民族大学学报,2003,(22):24~27
[4] Randy Nuss,A New Paradigm for Synchronous State Machine Design in Verilog,Idea Consulting,1999.
并行控制 篇7
关键词：超音频脉冲,TIG焊,并行控制,电弧超声
0 引言
焊接冶金过程中,容易出现焊缝区和热影响区组织晶粒粗大、焊缝残余应力较大且应力集中、焊缝的冲击韧度下降等普遍现象[1]。如何改善焊接接头的质量一直是学术界研究的热点之一。
国内外对高频直流脉冲钨极惰性气体保护(TIG)焊的研究表明,超音频直流脉冲电弧焊接具有电弧挺度强、可使焊缝晶粒细化等优点,在某些极端工况下超音频直流脉冲焊接也有优异的表现。在发达国家已有一些将20kHz左右的大功率高频直流脉冲TIG焊机应用于工程实际的报道[2,3,4]。
文献[5]提出了电弧超声的新概念,充分利用电弧的变阻负载特性,在普通焊接电源的基础上附加宽带大功率的超声激励装置,使自由电弧和等离子体电弧受外加高频调制,使电弧不仅作为焊接加工的热源,同时也成为一种可控的超声发射源。
为了使超音频直流脉冲弧焊电源不仅可为能量提供设备,同时也是电弧超声激励装置,本研究利用双数字信号处理器(DSP)并行控制技术全数字化控制由绝缘栅双极型晶体管(IGBT)构成的新型主电路,研制出新型大功率超音频直流脉冲TIG焊电源。
1 焊机总体结构
焊机总体结构包括焊机主电路拓扑结构和焊机控制系统方案。
1.1 超音频直流脉冲主电路拓扑结构
由于焊接电流高达几百安,故要实现大电流超音频方波输出的关键是解决其电流脉冲的上升和下降的变化速率问题。为此,我们研制出图1所示结构的超音频直流脉冲TIG焊电源[6]。
该电源由三相整流滤波电路、脉冲峰值电流产生主电路、超音频脉冲峰值电流切换电路、脉冲基值电流产生主电路等几部分组成。脉冲峰值电流产生主电路部分由IGBT构成的半桥式或全桥式逆变电路、主变压器B1、整流二极管D1和D2等构成,其功能是向后级感性负载提供峰值电流Ip,电流波形如图2a所示,控制方式为恒流控制。脉冲基值电流产生主电路部分由IGBT构成的半桥式或全桥式逆变电路、主变压器B2、整流二极管D3和D4、滤波电感L1等构成,其功能是产生基值电流Ib,波形如图2b所示,控制方式也为恒流控制。超音频脉冲峰值电流切换电路由IGBT模块T、电感L2、大功率二极管D5等组成,模块T、电感L2和大功率二极管D5构成Boost变换器拓扑结构。当模块T开通时,峰值电流由电感L2、模块T构成回路,维持稳定的Ip;当模块T关闭时,峰值电流产生主电路串联电感L2共同给焊接电弧提供脉冲峰值电流Ipp,该电流波形如图2c所示。在基值和峰值电流同时输出的情况下,焊接电弧上电流Ipo的波形如图2d所示。电极与工件之间并有吸收保护电路,吸收电路由功率阻容网络组成,用于吸收电压尖峰,当电压尖峰超限时保护电路关断上述各电流回路。为保证焊机可靠性,同时对上述主回路和吸收保护电路采用风冷方式进行冷却。采用图1所示的拓扑结构,快速切换模块T可在电源输出端得到频率不小于20kHz,峰值高达上百安且具有快速的上升沿和下降沿变化速率的方波电流输出,变化速率不小于50A/μs。
1.2 双DSP并行控制系统总体结构
美国德州仪器公司生产的C2000系列DSP芯片TMS320LF2407(以下简称2407)因具有强大的数字脉冲宽度调制(PWM)输出与控制功能,在电力电子技术领域得到了广泛的应用。用DSP能很方便地产生脉冲频率和占空比可调的波形,因此在高频脉冲电源设计方案中引入DSP可优化电源控制系统的设计。如上所述,所研制的大功率超音频直流脉冲电源由两套直流回路并联调制而成,增加了控制系统本身对采样速度、运算精度、运算速度、控制输入和控制输出等多方面的要求,传统的单片DSP构成的系统难以满足这些需求。利用2407共享外部存储器构成双DSP并行控制结构体系,将一个任务分成若干子任务,分别由两片DSP并行处理,从而提高系统的运算速度、采样速度和运算精度,相应地也可以处理更多的控制输入和控制输出。并行控制系统如图3所示,由5块不同功能的电路板模块和实现人机交互功能的液晶触摸屏组合而成。
并行控制系统中的电路板1、电路板2为两块独立的DSP数字控制板,通过共享外部存储器构成并行控制系统。电路板1或电路板2的结构如图4所示。电路板1和电路板2为具有基本相同结构的DSP数字控制板。电路板1和电路板2均由DSP核心系统区、电源PWM控制A区、电源PWM控制B区、电源PWM控制C区4个部分构成,且4个部分相互隔离以满足可能需要的隔离控制需求。电路板1和电路板2的DSP核心系统区提供双口RAM接口、JTAG接口、串行通信接口、触摸屏接口和TFT液晶接口。
如图3所示,电路板1和电路板2共享外部数据存储器以构成并行控制系统来控制超音频直流脉冲TIG焊机时,电路板1的PWM控制C区和电路板2的PWM控制A区同时连接到电路板3,电路板3通过驱动板来完成逆变主电路1的驱动。电路板1和电路板2的双DSP并行完成逆变主电路1的并行采样、闭环控制算法的并行运算和双端PWM的冗余备份输出。同理,电路板1的PWM控制A区和电路板2的PWM控制C区同时接电路板3,电路板3通过驱动板来完成逆变主电路2的驱动。由此,电路板1和电路板2的双DSP并行完成逆变主电路2的并行采样、闭环控制算法的并行运算和双端PWM的冗余备份输出。电路板2的PWM控制C区连接电路板3,电路板3通过驱动板完成IGBT模块T的驱动。上述并行控制系统中共享存储器双口RAM器件CY7C027V工作在中断模式,当电路板1中的DSP往双口RAM的左端口中断邮箱地址0x7FFE写数据时,将使电路板2中的DSP进入XINT1中断;反之,当电路板2中的DSP往双口RAM的右端口中断邮箱地址0x7FFF写数据时,将使电路板2中的DSP进入XINT1中断。CY7C027V工作在中断模式时,可以简化双DSP并行采样、并行计算和PWM冗余备份输出的算法。
并行控制系统中的电路板3可实现对主电路的采样、监测和保护等功能,并将这些信号通过电路板1或电路板2的PWM控制区传送到DSP。并行控制系统中的电路板4主要完成继电器控制,用来控制电源风扇、交流接触器和引弧模块等。
2 焊机的焊接适用性试验
采用双DSP并行控制系统控制的基于上述拓扑结构主电路的超音频直流脉冲焊机,可以有效地输出峰值电流Ip在100A以上,脉冲频率在30kHz以上,脉冲电流变化速率di/dt≥50A/μs,且峰值电流、基值电流、脉冲频率和占空比均独立可调的超音频直流脉冲电流。
2.1 超音频直流脉冲TIG焊焊接电弧与电流波形的特点
图5所示为超音频直流脉冲电源在钨极直径为2.6mm,基值电流Ib=50A,峰值电流Ip=120A,占空比为50%的情况下,采用直流正接方式焊接5mm厚的1Cr18Ni9Ti不锈钢板时的实测电流波形。示波器采用的是Tektronix公司生产的TPS3012示波器。
从测试结果可以看出,所研制的原理样机可输出超音频脉冲大电流,脉冲电流上升沿、下降沿的电流变化速率di/dt≥50A/μs,能够满足超音频脉冲TIG焊大电流焊接的要求。
图6a是普通直流TIG焊接时的电弧形态照片,图6b是30kHz超音频直流脉冲TIG焊接时的电弧形态照片。试验中发现弧长2～5mm的超音频直流脉冲TIG焊电弧呈钟罩形,而等效电流的直流TIG焊电弧呈碟形。该现象表明大功率超音频直流脉冲TIG焊接电弧在超音频状态下,由于高频电磁场洛伦兹力的作用使电弧收缩,电弧的挺度增强、穿透力增大,说明大功率超音频直流脉冲TIG焊电弧保持了文献[7]所分析的小功率超音频直流脉冲TIG焊电弧“电弧高频效应”的特性。
2.2 超音频直流脉冲TIG焊对焊缝组织的影响
图7a是采用130A直流TIG焊重熔5mm厚的1Cr18Ni9Ti不锈钢钢板的金相图。金相图从母材(图左)到焊缝(图右)之间的组织变化为:在母材上为沿轧制方向被拉长的奥氏体晶粒,在熔合线附近靠近母材一侧为相互平行的板条状δ-铁素体伸入到粗大的奥氏体晶界内,靠近焊缝一侧为粗大的奥氏体胞状树枝晶基体上分布骨架状δ-铁素体。图7b是采用基值电流Ib=30A,峰值电流Ip=130A,占空比为20%,频率为30kHz的超音频直流脉冲TIG焊重熔同种材料的金相图。图7b与图7a相比,粗大的奥氏体胞状树枝晶所占区域较窄,从粗晶区到焊缝一侧,蠕虫状δ-铁素体分布在细小的奥氏体等轴晶基体上。
采用超音频直流脉冲TIG焊,熔池在1s内要受到上万次脉动的等离子力作用,即熔池要受到电弧超声波振动和强烈的机械搅拌作用。超音频直流脉冲TIG焊的金相与直流TIG焊的金相相比,对于1Cr18Ni9Ti奥氏体不锈钢焊缝熔池,初生的δ-铁素体枝晶受到电弧超声波的振动、搅拌作用,部分正在生长的枝晶被打碎,相当于使形核率增加,即增加了结晶中心数量,改变了结晶形态,因此使得焊缝中心出现了更多的奥氏体等轴晶,并使粗大树枝晶所占区域缩小。说明超音频直流脉冲TIG焊机所产生的电弧超声能抑制粗晶区的生长,细化焊缝晶粒,提高焊接接头性能。
2.3 超音频直流脉冲TIG焊对焊接接头性能的影响
采用表1所示的焊接工艺参数,以2mm左右的弧长焊接5mm厚的0Cr18Ni9Ti奥氏体不锈钢板材,开Y形坡口可一次性焊透。根据GB/T228-2002制备拉伸样板,拉伸试样规格尺寸如图8所示。0Cr18Ni9Ti的拉伸试验结果如表2和表3所示。表2是30kHz超音频直流脉冲TIG焊焊5mm厚的0Cr18Ni9Ti奥氏体不锈钢的拉伸试验结果,表3是170A直流TIG焊焊同种材料的拉伸试验结果。试验委托单位为国家钢铁材料测试中心,拉伸试验按照GB/T228-2002进行,试验温度为25℃,拉伸速率为2mm/min。
对比表2和表3的拉伸试验结果可以发现,与普通直流焊接方式相比,采用30kHz超音频脉冲TIG焊焊接0Cr18Ni9Ti的奥氏体不锈钢可使对接接头的力学性能得到增强,抗拉强度平均增大40MPa,断后伸长率平均提高5%。
图9是拉伸断口的微观形貌电镜扫描照片。图9a是采用30kHz超音频直流脉冲TIG焊方式拉伸试样3-2的断口照片,图9b是采用170A直流TIG焊方式拉伸试样4-2的断口照片。从图9a可以看出,拉伸试样断口上有大量韧窝并呈网状分布,断裂属于微孔聚集性延性断裂,断口为韧性断口。从图9b可以看出拉伸试样断口上出现小平面特征的断裂区域,而且在小平面之间存在撕裂棱,断裂属于准解理断裂,断口为韧脆混合断口[8]。出现这种现象的原因是超音频直流脉冲TIG焊接方式的焊缝晶粒比普通直流TIG焊接方式的焊缝晶粒组织细小,细小的组织提高了材料的塑性、韧性等力学性能。
3 结论
(1)基于双DSP并行控制技术全数字化控制由IGBT构成的新型主电路,成功地研制了大功率超音频直流脉冲TIG焊机。
(2)研制的新型直流脉冲TIG焊机的基值电流、峰值电流、脉冲电流频率和占空比均独立可调,电流最高脉冲频率可达30kHz以上且脉冲电流的上升沿和下降沿变化速率不小于50A/μs。
(3)不锈钢焊接试验表明,新型超音频直流脉冲TIG焊机所产生的电弧不仅保持了小电流直流高频脉冲TIG焊接所具有的电弧高频效应,而且超音频直流脉冲TIG焊接电弧所具有的电弧超声作用能细化焊缝晶粒,提高接头性能。
参考文献
[1]吴敏生,何龙标,李路明,等.电弧超声焊接技术[J].焊接学报,2005,26(6):40-44.
[2]Masayasu N,Jin O,Takao F,et al.Method of High Frequency Pulse Arc Welding and Apparatus There-fore:US,6225598B1[P].2001-05-01.
[3]Bernard M.Increasing Tube Mill Welding Speed:Examining Technology for Tube Producers[EB/OL].The Tube&Pipe Journal,2001[2009-03-20].http://www.thefabricator.com.
[4]Jin O,Yoshisa A,Masayasu N,et al.Development of a New High-frequency,High-peak Current Pow-er Source for High Constricted Arc Formation[J].Jpn.J.Appl.Phys.,2002,41:5821-5826.
[5]吴敏生,段向阳,李路明,等.电弧超声的激发及其特性研究[J].清华大学学报,1999,39(60):110-112.
[6]齐铂金,许海鹰,黄松涛.超音频方波直流脉冲弧焊电源装置:中国,200710120831.2[P].2007-08-27.
[7]赵家瑞.矩形波直流脉冲TIG焊电弧稳定性的研究[J].焊接学报,1988(3):171-180.
并行控制 篇8
针对中国能源资源分布与负荷地区不匹配,长距离、大容量、跨区跨流域水火互济的特高压同步联网送电已成为现代电网发展的趋势。随着大量高压直流输电和灵活交流输电系统的投运以及间歇性新能源发电的接入,电网安全稳定运行风险和控制难度日益增大,实现电网安全稳定的在线分析与控制已成为降低电网安全稳定运行风险的必然选择。
文献[1]提出了基于扩展等面积准则( EEAC) 的“在线预计算、实时匹配”在线紧急控制框架。文献[2]在实际电力系统中应用该类框架,定性评估首摆稳定性,并搜索切机策略。文献[3]详细介绍了分布式并行处理平台和区域稳定控制装置一体化的在线预决策暂态稳定控制系统。文献[4]介绍了预防控制与紧急控制一体化的在线预决策系统的技术框架。
近年来基于在线紧急控制框架[1,5,6,7,8,9,10]研发的在线紧急控制系统已应用到国内外多个电网,但在线策略优化算法方面仍存在2个不足: 一是只考虑了暂态功角稳定约束的优化; 二是只考虑了发电机切除或快关的优化。此外,暂态功角稳定问题的解决, 并不能确保电网暂态电压、频率安全稳定。单纯切除发电机,一方面可能难以确保电网暂态安全稳定, 另一方面可能控制代价过大。
暂态安全稳定紧急控制决策是在保持系统安全稳定的前提下,在含离散多类控制的候选措施空间中以控制代价最小为目标的优化问题。暂态安全稳定约束涉及暂态功角稳定、暂态电压和频率安全稳定。以控制代价为寻优目标进行穷尽式搜索策略的方法,显然不适合在线控制策略计算。为此,大量文献针对紧急控制策略搜索方法[11,12,13,14]、控制模型、择优目标选 择[15]、多类控制 措施间优 化进行研 究[16,17],但满足在线要求的暂态安全稳定紧急控制,在策略算法设计、搜索方向选择、多类控制措施协调搜索、提高在线控制策略计算速度等方面,仍值得探讨。
本文在文献[1,3-4]的基础上,提出直流调制、 切机、切负荷等不同交直流控制措施的控制性能指标和两阶段暂态安全稳定在线紧急控制策略计算方法,以协调优化多类控制约束和多类控制措施。在集群计算系统规模足够大的条件下,所提在线紧急控制策略计算方法最多只需要3次暂态安全稳定时域仿真即可计算出优化的暂态安全稳定在线控制策略,可满足在线计算要求。
1暂态功角稳定紧急控制性能指标
1.1直流系统功率紧急调制措施
根据EEAC理论[18],增加主导群负荷或余下群发电机驱动功率,有利于暂态功角稳定性。跨联于主导群和余下群间的直流系统,等同于主导群负荷和余下群发电机驱动功率,或主导群发电机驱动功率和余下群负荷。通过计算主导群中所有发电机母线与直流系统送、受端交流侧母线间的综合电气距离来确定直流系统功率紧急调制措施的控制性能指标。
采用式( 1) 和式( 2) 分别计算主导群中所有发电机母线与第i个直流系统送、受端交流侧母线之间的综合电气距离Zin. i和Zout. i。
式中: aj为第j个主导群发电机的暂态功角稳定参与因子; zin. i. j和zout. i. j分别为第j个主导群发电机与第i个直流系统送、受端交流侧母线间的电气距离, 采用二端网络输入阻抗评估节点间电气距离[19]; S为主导群中发电机台数。
若| Zin. i|小于| Zout. i| ,则表明第i个直流系统送端整流侧较受端逆变侧更靠近主导机群,第i个直流系统应紧急提升功率,反之,则紧急速降功率。若第i个直流系统确定为紧急提升功率,则将| Zin. i|的倒数作为其暂态功角稳定控制性能指标。若被确定为紧急速降功率,取| Zout. i|的倒数作为其暂态功角稳定控制性能指标。
1.2切机控制措施
对筛选出含有主导群中发电机的切机措施,考虑切机的控制代价及其暂态功角稳定参与因子[20], 采用式( 3) 计算主导发电机群中可选切除发电机中第j1个发电机的控制性能指标
式中:分别为第j1个含有主导群中发电机的切机措施的控制代价和该发电机的暂态功角稳定参与因子。
切机控制代价反映了切除发电机所付出的经济代价,可根据发电机损失的电量和重启动代价等因素人为设定。
1.3解列小电源送出电网控制措施
对于筛选出含有主导群中发电机的解列小电源送出电网措施,考虑切机的控制代价及其暂态功角稳定参与因子,采用式( 4) 来计算第k个解列小电源送出电网的暂态功角稳定控制性能指标Ta. k。
式中:分别为第k个含有主导群发电机的解列小电源送出电网措施中的第j2个发电机的控制代价和暂态功角稳定参与因子; Ng. k为第k个含有主导群中发电机的解列小电源送出电网措施中发电机的总数。
2暂态电压安全稳定紧急控制性能指标
2.1切负荷控制措施
考虑切负荷措施对暂态电压安全稳定薄弱节点的无功电压灵敏度和暂态电压安全稳定薄弱节点的稳定裕度,采用式( 5) 计算切除第j3个负荷对暂态电压安全稳定薄弱节点的综合影响因子采用式( 6) 和式( 7) 分别计算切除单个负荷和ml个负荷的控制性能指标
式中: Bv为暂态电压安全稳定薄弱节点数;为第i3个暂态电压安全稳定薄弱节点的暂态电压安全稳定裕度;为当前运行状态下切除第j3个负荷所连接节点的无功功率对第i3个暂态电压薄弱节点电压的无功电压灵敏度;为切除第j3个负荷的控制代价,反映了切除负荷的经济代价,可根据负荷量及其重要性等因素人为设定。
2.2解列小受端电网控制措施
考虑解列小受端电网对暂态电压安全稳定薄弱节点的无功电压灵敏度和暂态电压安全稳定薄弱节点的稳定裕度,采用式( 8) 和式( 9) 计算解列第k1个解列小受端电网措施对暂态电压安全稳定薄弱节点的综合影响因子和控制性能指标
式中:为第k1个解列小受端电网措施中小受端电网与外网连接的节点数;为第k1个解列小受端电网措施中小受端电网通过第j4个功率受入节点受入的有功功率;为当前运行状态下第k1个解列小受端电网措施中小受端电网第j4个功率受入节点的无功功率对第i3个暂态电压安全稳定薄弱节点电压的无功电压灵敏度;为第k1个解列小受端电网措施中小受端电网受入的总有功功率;为第k1个解列小受端电网措施的控制代价。
3暂态频率安全稳定紧急控制性能指标
3.1切负荷控制措施
考虑切负荷对暂态频率跌落安全薄弱节点的电气距离和暂态频率跌落安全薄弱节点的稳定裕度, 采用式( 10) 计算切除第j5个负荷对暂态频率跌落安全薄弱节点的综合影响因子采用式( 11) 和式( 12) 分别计算切除第j5个负荷和集中切除ml个负荷的暂态频率跌落安全控制性能指标
式中: Bfd为暂态频率跌落安全薄弱节点数;为第i4个暂态频率跌落安全薄弱节点的暂态频率跌落安全裕度;为切除第j5个负荷所连接的节点与第i4个暂态频率跌落安全薄弱节点间的电气距离; | zlmax|为切除第j5个负荷所连接的节点与暂态频率跌落安全薄弱节点间电气距离的模最大值;为切除第j5个负荷的控制代价。
3.2解列小受端电网控制措施
考虑解列小受端电网措施对暂态频率跌落安全薄弱节点的电气距离和暂态频率跌落安全薄弱节点的稳定裕度,采用式( 13) 计算控制措施的综合影响因子采用式( 14) 计算解列小受端电网措施的暂态频率跌落安全控制性能指标
式中:为第k2个解列小受端电网措施中小受端电网与外部电网连接的节点数;为第k2个解列小受端电网措施中小受端电网通过第j6个功率受入节点的有功功率注入;为受入总有功功率为第k2个解列小受端电网措施中小受端电网第j6个功率受入节点与第i4个暂态频率跌落安全薄弱节点间的电气距离; | zlmax' |为第k2个解列小受端电网措施中小受端电网第j6个功率受入节点与暂态频率跌落安全薄弱节点间电气距离的模最大值;为第k2个解列小受端电网措施的控制代价。
3.3切机控制措施
考虑切机对暂态频率安全薄弱节点的电气距离和暂态频率安全薄弱节点的稳定裕度,采用式( 15) 和式( 16) 分别计算切机对暂态频率安全薄弱节点的综合影响因子和暂态频率安全控制性能指标
式中: Bfu为暂态频率安全薄弱节点数;为第i5个暂态频率安全薄弱节点的暂态频率上升安全裕度;为第j7个切机措施中发电机节点与第i5个暂态频率安全薄弱节点之间的电气距离; | zgmax|为第j7个切机措施中发电机节点与暂态频率安全薄弱节点间电气距离的模最大值;为第j7个切机措施的控制代价。
3.4解列小电源送出电网控制措施
考虑解列小电源送出电网措施对暂态频率上升安全薄弱节点的电气距离和暂态频率上升安全薄弱节点的稳定裕度,采用式( 17) 和式( 18) 分别计算控制措施对暂态频率安全薄弱节点的综合影响因子和暂态频率安全控制性能指标
式中:为解列第k3个小电源送出电网措施中小电源送出电网与外部电网连接的节点数;为第k3个解列小电源送出电网中第j8个功率并网节点与第i5个暂态频率安全薄弱节点间的电气距离; | zgmax' |为第k3个解列小电源送出电网中第j8个功率并网节点与暂态频率安全薄弱节点间电气距离的模最大值;为第k3个解列小电源送出电网通过第j8个并网节点送出的有功功率;为送出的总有功功率;为第k3个解列小电源送出电网措施的切除第j9个发电机控制代价。
4暂态安全稳定紧急控制在线策略集群计算方法
本文将暂态安全稳定在线紧急控制策略优化分为2个阶段: 第1阶段计算暂态功角稳定的紧急控制策略; 第2阶段在已确定的暂态功角稳定的紧急控制策略基础上进行暂态电压和频率安全稳定的紧急控制策略计算。
4.1暂态功角稳定紧急控制策略集群搜索
4.1.1直流系统功率紧急升降调制及其挡位确定
首先,按式( 1) 和式( 2) 计算第i个直流系统送、受端交流侧母线与主导群所有发电机母线间的综合电气距离模值| Zin. i|和| Zout. i| ,并确定其功率紧急调制方向。
然后,筛选出控制性能指标与其最大值之比大于设定值 λ0的直流系统功率紧急调制措施,再依据设定的直流功率调制收敛精度 ΔPDC,将紧急功率提升的直流系统紧急提升空间 ΔPup和紧急功率回降的直流系统紧急回降空间 ΔPdown分别均分为M和N份,使得提升和回降搜索空间分别转换为由( 0,1, …,M) 和( - N,- N + 1,…,- 1,0) 的调制挡位构成。其中M = int ( ΔPup/ ΔPDC+ 0. 5 ) ,N =int( ΔPdown/ ΔPDC+ 0. 5) 。
4.1.2切机、解列小电源送出电网措施确定
首先,从备选的切机、解列小电源送出电网措施中筛选出含有主导群发电机的切机、解列小电源送出电网措施。
然后,计算筛选出的切机、解列小电源送出电网措施控制性能指标按式( 19) 和式( 20) 过滤,将满足过滤条件的第j1个切机措施、解列第k个解列小电源送出电网措施作为待组合的措施。
式中: Gmax为切机控制性能指标的最大值; Ta. max为解列小电源送出电网控制性能指标的最大值; λ1为设定值。
4.1.3直流系统功率紧急调制、切机和解列送出小电源措施的组合及评估
按式( 21) 计算直流功率紧急升降调制挡位与切机、解列小电源送出电网措施的枚举组合数Fd. g:
式中:为第ju个直流系统功率紧急提升的最高挡位;为第jd个直流系统功率回降的最低挡位; m为直流功率提升调制措施数; n为直流功率回降调制措施数; h为切机和解列小电源送出电网措施数。
为了确保各个组合措施执行后不会导致稳态频率安全问题,则需要考虑匹配相应的切负荷量,按式( 22) 确定各组合切负荷匹配量 ΔPL. m:
式中: f',K,β 分别为电网当前运行状态下考虑故障清除及组合措施实施后的电网稳态频率、功率频率静态特性系数、网损系数; ΔPG为组合措施中所有切机及解列小电源送出电网的送出有功功率之和; ΔPG0和 ΔPL0分别为因故障清除退出的发电机有功功率之和、负荷有功功率之和; f0为电网当前频率; fd为故障后满足电网安全要求的稳态频率下限。
以振荡中心为割集将电网划分为两部分,将与余下群发电机连接在一起的切负荷措施、解列小受端电网措施作为用于匹配的备选措施,且以其暂态电压安全稳定紧急控制性能指标由大到小的顺序选择用于匹配的负荷控制措施。
将匹配的切负荷措施加入控制措施组合( { 直流调制,切机,解列,匹配切负荷} ) 作为一个计算任务,先按控制代价由小到大形成调度队列,再对含有直流调制措施的计算任务,按直流调制的控制性能指标与调制量的乘积之和除以调制量之和的比值由大到小进行排序,最后对比值相同的计算任务,按调制量之和由小到大进行排序,提交并行集群系统进行暂态安全稳定量化评估。若优先调度的控制措施组合的暂态功角稳定裕度大于0,则将相应的控制措施组合作为暂态功角稳定的在线紧急控制策略, 提前中止后续计算任务。若所有计算任务均暂态功角失稳,则认为搜索不到暂态功角稳定的在线紧急控制策略。
4.2暂态电压和暂态频率安全稳定策略集群搜索
4. 2. 1暂态电压安全稳定措施确定
按可投切电容电抗器所连母线对暂态电压安全稳定薄弱节点的无功电压灵敏度,与投切电容电抗器措施的无功电压灵敏度最大值之比大于设定值 λ2,筛选确定待组合可投电容器、可切电抗器措施。
按切负荷、解列小受端电网的控制性能指标,与所有切负荷、解列小受端电网措施的控制性能指标最大值之比大于设定值 λ3,筛选确定待组合的切负荷措施、解列小受端电网措施。
4.2.2暂态频率跌落安全稳定措施确定
按备选的切负荷、解列小受端电网的控制性能指标,与备选切负荷措施、解列小受端电网控制性能指标最大值之比大于设定值 λ4,筛选确定待组合的暂态频率跌落切负荷、解列小受端电网安全措施。
4.2.3暂态频率上升安全稳定措施确定
按备选的切机、解列小电源送出电网的控制性能指标,与备选切机、解列小电源送出电网的控制性能指标最大值之比大于设定值 λ5,筛选确定待组合的暂态频率上升切机、解列小电源送出电网措施。
4. 3暂态电压和暂态频率安全稳定措施的组合及评估
按式( 23) 计算待组合的可投切电容电抗器、切负荷、解列小受端电网及切机、解列小电源送出电网的枚举控制措施组合数Fc. g. l。
式中: Bb为可投切电容电抗器措施所连节点数; Lj为第jc个节点可投电容器或可切电抗器组数; lv为暂态电压安全稳定切负荷和解列小受端电网措施数; lf为暂态频率跌落安全切负荷和解列小受端电网措施数; hf为暂态频率上升安全切机和解列小电源送出电网措施数。
同样为了确保各个组合措施执行后不会导致稳态频率安全问题,也需要考虑匹配相应的切负荷量, 按式( 24) 确定各组合的匹配切负荷量 ΔPL. m':
式中: f″,K',β'分别为电网当前运行状态下考虑故障清除、暂态功角稳定策略及组合措施实施后的电网稳态频率、功率频率静态特性系数和网损系数; ΔPG'和 ΔPL分别为包括暂态功角稳定策略在内的控制措施组合中所有切机及解列小电源送出电网的送出有功功率之和、切负荷及解列小受端电网的受入有功功率之和。
将匹配的切负荷措施加入控制措施组合( { 可投切电容电抗器,切机,解列,匹配切负荷} ) 作为一个计算任务,先按控制代价由小到大形成调度队列, 再对含有投切电容电抗器措施的计算任务,按投切电容电抗器对暂态电压安全稳定薄弱节点的无功电压灵敏度与投切量的乘积之和除以投切量之和的比值由大到小进行排序,最后对比值相同的计算任务, 按投切量之和由小到大进行排序,提交并行集群系统进行暂态安全稳定量化评估。
若优先调度的控制措施组合可确保电网暂态安全稳定,则将该控制措施组合作为该故障的暂态安全稳定在线紧急控制策略,提前中止后续计算任务。 若所有计算任务均不满足暂态安全稳定,则认为搜索不到该故障的暂态安全稳定在线紧急控制策略。
5策略计算仿真分析
以单环全接线“三华”电网为例,研究方式中复奉直流双极输出功率为2 ×2 500 MW,锦苏直流双极输出功率为2 ×2 800 MW,其他直流均双极满载运行。川渝断面外送功率2 260 MW,华中特高压电网送华北电网1 777 MW,华北特高压电网送华东电网2 828 MW。
暂态电压跌落安全的电压门槛值均取0. 8( 标幺值) ,持续时间设为1 s,暂态频率安全偏移值取 ± 0. 3 Hz,持续时间设为0. 5 s。直流系统功率紧急升降调制、切机和切负荷动作时间,均按检测到故障后延时0. 2 s考虑。复奉、锦苏直流系统按双极满载运行考虑最大提升空间,其他直流按1. 1倍的短时过载能力考虑。
对于洪沟—板桥N - 2故障系统暂态失稳的紧急控制策略搜索如下: 选择复奉、锦苏、龙政、宜华四回直流系统作为直流系统功率紧急升降调制候选措施,经直流控制性能指标计算及筛选,确定复奉、锦苏直流系统功率提升,最高提升依次为4挡和2挡。
按发电机性能指标参与因子筛选后确定切机措施为向家坝等5台可切发电机。
暂态功角稳定控制策略搜索的直流系统功率紧急调制、切机措施组合数为480( 3 × 5 × 25) ,搜索的最优策略为: 复奉直流系统提升2 × 700 MW,锦苏直流系统提升2 × 200 MW。
对于仍存在暂态电压和频率安全稳定的问题,经控制性能指标计算及筛选,确定木里、水洛、遂宁、色尔站作为候选切负荷措施,可能组合数为81( 34) ,进一步的控制策略为: 木里站切负荷200 MW。
灵绍直流双极闭锁后电网暂态失稳的紧急控制策略搜索的结果,同样验证了算法的有效性。详细的算例策略搜索及在线紧急控制策略集群计算流程见附录A。
6结语
本文基于暂态安全稳定量化分析理论,提出了直流系统功率紧急调制、切机、切负荷和无功补偿装置投切以及局部电网解列的控制性能指标计算方法。基于控制性能指标计算技术和集群计算技术, 提出了适合电力系统暂态安全稳定在线紧急控制策略集群计算方法。仿真实例验证了所提控制性能指标计算和在线策略计算方法的有效性。基于本文所开发的适用于特高压交直流多直流系统第二道安全防线在线控制策略的快速计算模块,已应用于宁夏协调控制系统。
全民创业，与梦想并行 篇9
创业赋予了友情更深的牵绊
今年5月10日，IN TIME·花时正式在静安寺区域开张，与别间花店不同，IN TIME·花时不卖鲜花，只做永生花，而即便是永生花，也被玩出了各种新花样：家居、饰品、帽子……花不再只能被摆放在花盒内，各种你想得到的想不到的创意都被一 一呈现，为爱花人士提供了更多样的选择。而在背后支撑并推动这个品牌成长的是5位年轻的合伙人，他们性格迥异却能力互补，他们曾经是同事，现在依然是挚友，他们曾经在职场叱咤，如今却共同携手走上了创业之路。
店铺开张才两个月就火了，来自全国各地的加盟诉求多如雪片，但即便如此，也有焦虑，市场反馈良好，团队反而更淡定谨慎地把握着今后发展的方向。Kelvin坦言：“分店计划我们以后一定会有，但各种营销策略的制定，一切的业务拓展都要等我们的品牌先立住脚后才会去做。扩张这件事情，我们一定不会走太快，毕竟今年我们才刚刚开张，内功还需要慢慢修炼。我们并不那么急着赚钱，更希望先把品牌本身做扎实、做好。”Titi则始终信奉：梦想之花手中把玩，市场之剑头顶高悬。既然进入了一个市场，就一定要遵循市場的规律，我们不是做一家小店玩，我们是在做一个品牌，这是一份对梦想和事业的追求，创业的经历和经验才是真正可贵的宝贝。
Kelvin和Titi已是第二次创业，之前他们的婚礼定制品牌也经营得有声有色，而这次的花店品牌还加入了Kelvin曾经就职公司的同事兼挚友：Juliet、Paris和Jeffrey。
和五位合伙人在一起聊创业经，看他们认真表述自己的想法，你会觉得他们是一个非常强大而又彼此互补的好团队，但再看他们因为扯到一些好玩的点瞬间爆发嬉笑玩闹的情景，简直充满了一群单纯学生课间相互打闹的神韵。而创业在他们身上引发的
化学变化也是令人肃然起敬的。处女座Juliet主管品牌市场宣传和公关，她笑称，IN TIME·花时犹如她的后花园，身边的朋友简直堪比家人，非常享受。金牛座Jeffrey是一个内心保守的人，也是一个保证团队所有创意最终能完美落地并被执行的重要人物，品牌许多IT问题的解决他也当仁不让，在创业的道路上，变得越来越多面手，知识越来越丰富。Paris曾经一度被职场折磨得身心疲累，睡眠不足，任何时间都缺不了工作电话的陪伴，整日的空中飞人生活让她苦不堪言，出去旅行了一年再回来的她断言再也不回职场了。如今她作为店长，精神状态奇好，每天和客人朋友们喝茶聊天，经营店铺的同时也收获到了自己钟爱的慢生活。射手座Titi，北大中文系出身，创意能力强到爆，品牌的“一日店长”活动、花艺DIY活动皆出自她的策划。狮子座Kelvin则是整个团队的最核心，他说近半年对花店品牌在营销上的思考简直比过去的所有总和都多得多，在店铺的日子总是悠闲而美好，但其实脑子里每天都在上演“赢在中国”，即便如此，能和朋友们一起创业，始终是一件特别享受的事。
为爱花时，过精致从容的生活是IN TIME·花时推崇的生活方式，纵观创业合伙人的日常点滴，又何尝不是如此。
《女友·家园》：应该如何挑选创业合伙人？如何做到规避冲突？
Kelvin：我自己的感受是：选择合伙人之前必须要充分考虑大家的性格，这点就好像企业招人总要符合企业文化。任何人在创建团队之初，不仅要考虑能力，还要把大家的行事方式、价值观都考虑进去。具体化到我们这个项目，在之前沟通中，如果我有发现到谁性格的某个点有可能会令今后服务产生纠纷，我就会先说好，我担心的是这个点，那这个点我们绝不能发生。所以我们现在的情况就很好，如果谁有不同的看法也还是非常服从大局。事实上，大家性格都不一样，只是基本的价值观必须要一样，有共同的目标，有强烈的团队意识，这些非常重要。
《女友·家园》：什么样的人适合创业？有没有必须的特质？
Kelvin：我一直认同：创业者本身应该是有一定理想主义思想的人，绝对不能完全是个务实派。你去看那些成功的大佬们，也是带着理想慢慢做起来的，理想会带给你力量。如果太过务实，在碰到问题的时候，往往会太过理性评估，认定原来的路走不下去。
Profile：
林晓丹，做过平面模特、化妆品公司培训师、销售主管、影楼化妆师、唱片公司出纳；韩承东，酒吧弹唱歌手、签约歌手。四年前两人组成了一个演唱组合，走遍了中国大大小小三十多个城市，四处巡演。而今则共同旅居泰国清迈，拥有一家“iyou爱游”精品设计酒店。
“iyou爱游”精品设计酒店
创爱的业，游更大的世界
“故事从这个小镇开始，在游历了大半个中国的35个城市以及8个国家之后，我们停在了这个小城。我们没有如家人所想的那样在国内找个城市定居买房，而是带着我们全部的家当，离开中国，到了这个我们梦想中的乐土——清迈，开始我们新的生命探索。”认识晓丹夫妇的经历很简单，仅依靠形而上的APP软件和庞大的网络世界就让身处两个国度的人有了交集。在热门的旅行APP《Bread Trip》中，晓丹发起的这个帖子让许多人都一路关注，看他们从选址到装修，从无到有一砖一瓦地在异国他乡建造起属于他们的酒店，完成他们的创业梦想。
在外人看来，晓丹和东东的选择率性而带有理想主义色彩，对他们原本的生活更是一场巨大的全盘颠覆。但在东东看来，“任何一种转变，其实心里早就想好了，或者说早就准备好了”。他说：“永远保持激情，等想要转变的时候，顺应自己的内心，不要犹豫，这就是契机。”因着工作量的不断加大，个人自主空间的骤然缩减，身心的负担加重，他们两人开始了一场理性而客观的思考解析。生活现状、未来两三年的计划、发展存在的问题、自身技能特点、行业趋势，以及彼此的感受得失均都摆上台面逐一进行理性分析，这是对是否要开启新篇章的必要预热。在持续一个多月的反复商讨并获得了家人的支持后，带上一份冒险和激情，他俩停止了所有工作，把一切打包售卖，将过往三年的生活画上了一个句号。
于是乎，每天花费15小时以上地毯式搜房、分析比较，选定房源后琢磨设计、画图纸、买材料，一切都是全新的挑战与经历。而酒店开张后的宣传管理与销售服务又是后期新产生的课题。通过创业，他们累积着从事各种工作的体验，认识世界上不同的人和事，更加了解自己也更加了解别人，让自己变得谦逊和包容，彼此也学会了妥协与坚守的平衡，使人生变得更为丰富。
《女友·家园》：在创业初期你们有遇到哪些問题？
东：首先是资金短缺。因为梦想总是很大，现实又总是残酷。创业不像玩游戏，金钱可以无限，创业必须要在有限的资金里挖掘出最大潜力；二是市场把握不准，缺乏前瞻，研判失误。这可能不是我们才遇到的问题，每个创业的人都有这个困惑，这个只能随着阅历和智慧的增长而逐步改善；第三是意志动摇。这点很可怕，创业就是开放一个未知的空间让自己去面对，面对未知和恐惧，人是很容易动摇的，会变得不理智，变得软弱和不知所措。因为这是动物的本能，是一种自我保护。所以当恐惧来临，要有一个清醒的心态，被恐惧打败是创业的大忌。
《女友·家园》：在异地或者异国创业会有哪些问题或难处？
东：初期的最大问题三个：语言、合法身份、人脉。语言不通寸步难行，除非你只做中国人生意，即便如此，如果不能融入到当地社会中，工作效率、眼界、资讯的获得会严重打折。合法身份是旅居国外和在国外创业的律法必须，为此必须要了解你所从事的行业需要哪些法律手续，该做的必须要做到位，否则被执法单位罚款可不是一件闹着玩的事情。人脉，独自到国外目不识丁，没人帮忙确实是事事不顺哦。不过，交朋友这个能力就见仁见智了，扩大自己的朋友圈，这是需要仔细思考，努力去实践的。
《女友·家园》：当越来越多的人在谈及“一场说走就走的旅行”，或是萌生面朝大海开个青旅的想法，作为过来人和实践者你们有哪些建议和忠告？
丹：我觉得趁年轻多走走多看看是好的，只有这样才会知道自己真正想要的是什么。但是面朝大海开个青旅的定义就不太一样了，关于创业，我认为实施之前还是要考虑清楚，要随时做好失败的准备以及具备承受失败的能力，创业不是豪赌，第一次创业尽量不要拿出整个家庭乃至整个家族的积蓄来陪你玩，供你实验。万一创业失败，这个后果往往是你无力承担的。第一次创业尽量选择在自己能够独自承担损失的范围之内，即使失败也不过是花几年的时间从头再来。不要让别人（包括父母）为你的错误埋单。
《女友·家园》：对于现在许多想创业的人来说，你觉得他们该做哪些实质性的准备呢？
东：首先确定创业的目标，这个目标必须是你非常渴望的，一定是“来自灵魂深处的渴求”，否则它不能长久地支持你面对各种挑战和困惑。需要你反复拷问自己，这是你想要的生活吗？面对挑战你能坚持吗？目标实现了你会快乐吗？有成就感和幸福感吗？如果你的回答是肯定的，那这目标就是你的原动力，追寻这声音走下去，你的创业一定能够有所成就；另外，创业要学会习惯失败和冷眼，并且超越这些失败与冷眼。注意我说的是习惯，不是接受。各种失败和挑战会贯穿创业的始终，就是说这些都是你每天，甚至每时每刻都要面对的问题；第三个准备，要明白创业是自己生命的真实历程，别人能成功自己未必，不要去眼红别人的事业或者跟风而行。眼红就是嫉妒，跟风就是盲从，如果这是你的出发点，那你已经在一开始就失败了。每个人天性不同，特点不同，衡量自己的能力，了解自己的性格特点，走自己的路，避免鲁莽的行为和无意义的努力。
不同于许多创业者在创业初期的纠结考量，对魔女来说，这一次创业是“顺势而为”的产物。在她看来，“当一件事到达了一个特定的时间点，符合了天时地利人和时TA就自然而然发生了”。近十年的媒体公关圈工作经验让魔女不仅拥有丰富的人脉，更将产品的设定与把关，以及营销方式等都做得相对顺风顺水。
许多人对魔女的了解是通过微博。作为知名造型师淳子的闺蜜，魔女常常和淳子一起旅行，两人喜欢拍摄人物照，而每次旅行她们都会为自己搭配很多符合当地风格的衣服和配饰。这些配饰不会特别贵，也不是什么大牌，但因为两人不错的品位和搭配技巧让整体造型瞬间变得出彩，引来许多网友的热议与追捧。淳子更是出版了《盛装旅行》的搭配书籍，教女生们如何在最短的时间内学会在旅行中穿得有范儿。而对于魔女来说，“配饰与金钱无关，只与品味有染”。在今年去新西兰的路上，一路与淳子讨论了关于配饰的问题后，魔女瞬间萌发了要开创一个以她微博名“魔女赫本”为名字的配饰品牌。
idea有了，那么接下来就是创业项目的基本框架实施了。“知道自己想要什么最重要，每一次转型之前都是一个积累的过程，要看准时机，毫不犹豫地向前。”因着想要创建一个品牌的初衷，而非只是一个淘宝店那么简单。作为一个虚拟的店铺，淘宝店比起实体店来创业的成本更低，而受众面却更大，是一个让品牌快速传播和售卖的平台。
因为之前就认识几位韩国独立首饰设计师，所以产品的渠道对魔女来说不是问题。对于宣传，魔女主要采用网络营销的方法，利用微博和微信的平台来做宣传。也因此前在微博上已积累一定的粉丝量，所以以这一平台来做宣传对她来说已有一定的基础。而八年所从事的公关行业给予了魔女很大的人脉助力，广而告知，口碑相传，让“魔女赫本的店”以极快的速度走上正轨。
《女友·家园》：具体的创业目标是什么？
创建“魔女赫本”的品牌是我的初衷。我希望通过淘宝的平台聚集人气和关注度，同时积累第一桶金。今年年底，我计划能拥有一个实体店，目前已和上海某知名的商场在洽谈中，希望在年底能完成这个计划。未来，“魔女赫本”的品牌还将真正涉足到珠宝配饰的领域里。
《女友·家园》：在创业初期有遇到哪些问题？可以举例说明一下吗？
低成本的投入，最初就是人手问题，为了让支出最小化，凡事都需要亲力亲为，觉得时间不够用，呵呵。
《女友·家园》：你觉得自己和别的创业者有哪些不同？
因为之前的工作主要是和媒体与品牌打交道，积累了一些品牌宣传的经验，同时拥有比一般人更多的人脉和媒体资源，这对品牌的宣传起到了很大的帮助。
《女友·家园》：你觉得淘宝创业与实体店创业的最大不同在哪里？又有哪些利弊呢？
淘宝店是一个虚拟的店铺，比起实体店它创业的成本更低，而受众面却更大。唯一的缺点是产品不直观，只能通过图片看到产品。产品的运输也是一个问题，可能在中途造成一些损坏。
《女友·家园》：有没有觉得哪个阶段是特别瓶颈或是挫折困顿的？又是如何克服并解决的呢？
淘宝店从今年的3月31日开办至今，尚还未碰到特别瓶颈的地方。我想将来品牌的宣传，如何提高知名度、扩大购买人群和浏览量会是最重要问题。
《女友·家园》：创业中的收获和遗憾有哪些？
在创业中我收获了很多来自朋友和网友粉丝们的爱和支持。在开店的初期，之前很多默默关注的粉丝一个个跳出来买我的产品，并告诉我一直关注我，并喜欢我，让我觉得好开心，好有幸福感。我一直觉得人生有得必有失，在得到那么多人爱的同时也失去了一些个人的时间。
《女友·家园》：你觉得创业对你个人的性格、做事的方式或者价值观带来了怎样的改变呢？
个性决定命运。不是创业改变了个性，而是个性决定了你是否适合创业，或是会走到你事业的哪个阶段吧。
《女友·家园》：你觉得什么样的人是适合创业的？
1.具有强大的内心；2.赋有行动力；3.懂得坚持；4.努力再努力。
《女友·家园》：如果时光倒流，回到创业的最初，最想和自己说的一句话是？
风雨中奔跑，阳光下灿烂。
《女友·家园》：对于现在许多想创业的人来说，你觉得他们该做哪些实质性的准备呢？作为过来人你又有哪些建议和忠告能告诉他们呢？
先做好你目前所做的一切事。积累你人生的阅历和人脉。人生的积累比什么都重要！不要害怕付出，任何付出都是有回报的，只是时机未到。
Profile：
魔女，广告设计专业出身，毕业后在4A广告公司从事设计工作。后来转型做公关活动，并与朋友一起创办了自己的广告公司，最近创建了自己的配饰品牌“魔女赫本”，并在淘宝开设店铺。
Profile：
Steve Yang（杨海），双子座，1999于同济大学工业设计系毕业后，作为设计师从事室内设计工作十多年。在2011年，毅然从职场全身而退，甚至不惜卖掉在上海的房产，踏上了前往广西务农的创业之路，带着一颗坚定的有机农业实践者之心开启了与“野香猪”朝夕相伴的日子。
Steve Yang有機农业
以捍卫健康和安全为本心
初见Steve，皮肤黝黑，在他身上，还保留着些许精英白领的气息，同时又透着体力劳动者独有的活力。离开室内设计职场，如今常驻广西的他，每天的日常不是养猪便是种地，隔两个礼拜会杀个一两头猪，抽好真空，坐二十多个小时的火车亲自把他的野香猪带进上海，而几乎所有品尝过的人都对猪肉赞不绝口。Steve的野香猪还没有正式对外出售，但粉丝们和欲购人群早已经如滚雪球般增长了起来。
而这一切都源自于2011年的春节，随着土地的落实，Steve的有机农业事业正式启动。养猪，需要种猪，对于一个城市青年而言，转为农，学习自然是必须的。于是，广西巴马香猪的原种厂成为了他的首选，巴马香猪的著名和巴马这个生态环境一流的长寿村脱不了关系。很多人在上海周边也做有机农业，但Steve完全不接受，因为他觉得生态还是不够好，即使周边有崇明、奉贤，从全国来看，环境的整体品质还是偏差，而巴马则是名副其实的国内好山好水典范。经过一番考察取舍，Steve最后决定用香猪和野猪的杂交品种作为种猪，即野香猪。如此不仅能保有香猪个头小，肉质好的优点，又避免了香猪肥肉多，只适合做烤猪的局限。生活在种猪厂的日子，Steve跟着前辈学了很多：铲猪屎、打疫苗、配料，甚至阉猪。至此，门外汉终于迈进了养猪户这个大门。
带着二十头母猪和两头公猪作为种猪，真正自立后的养猪生活其实相当枯燥、孤独和艰苦。想上厕所就在猪圈，要洗澡只能就着厨房烧水的地方。农村搭建的住家不比城市，冬天，透风，特别冷，而所有的现代化便捷设备全无，每日犹如古人。六点半左右起床后，首先要自己生火做饭，然后将为了养猪特地种的猪草收回，打碎，拌饲料。上午九点左右开始喂猪，之后再做一些其他的清理和杂务，比如，劈柴、整理菜地、种菜。下午，有时Steve会去买些豆腐渣、花生枯、麦麸之类的粗粮储备着给猪吃。晚上只有电视这一项现代化的消遣工具可娱乐。就这样，日复一日，Steve笑称，务农其实更像一种修炼。
精英白领养猪，自会有些独有的执著和创新，在猪食这件事情上，Steve对品质的要求甚高，他信奉10：1的比率，即吃10斤，长1斤（普通白猪吃二三斤饲料就能长1斤）。另外，坚决不用市场上现成的猪饲料喂猪，宁愿自己种地买配料亲手准备来保证质量。普通的白猪五六个月就有两三百斤，而野香猪一年也不过一百多斤，正因为吃得好，长得慢，肉质便格外香甜，肥而不腻。提到创新养猪的秘密，便是中草药的运用了。把自己种的艾草、益母草、鱼腥草，山里采、店里买的板蓝根、大青叶等等抗病毒草药拌入饲料，就能提高野香猪的抵抗力，防止得病。问起Steve怎么会想到如此的好点子，他称都是自己看杂志、查网络自学摸索加实践得来的，想来这些便是不同于普通农户的白领农户优势吧。
经过三年努力，如今，Steve的野香猪规模已经达到了一百多头，虽然还未完全实现量产化，物流也始终是个难题，但在微信朋友圈中，野香猪已经火了，可Steve依然淡定，在他看来，既然选择了走创业这条路，用心地坚持下去才是真谛。
《女友·家园》：创业的契机是什么？为什么会选择放弃室内设计师的职业跑去务农？
房地产这个行业，泡沫太多，有泡沫，总有一天会破，这是行业的问题，房地产整个行业未来的趋势不好，室内设计的未来自然也不会好，所以我离开了那个行业。至于创业的契机，其实我自己本身对农业就比较关注，2009年、2010年的时候刚巧也看到了很多食品安全方面的报道，比如什么小女孩4岁就发育啊，尤其是当时天涯有个文章说农妇不吃自己养的猪，因为吃了就等于在自杀，那些猪肉里含有大量重金属离子、抗生素、生长激素等等有害物质，蛮受触动的，加上我自己也有了小孩，对食品安全问题就非常担心，所以说有机农业这个行业还是有市场的，如果我自己本身就是潜在需求者的话，必定还会有很多和我一样的需求者。
《女友·家园》：在创业上你有没有遇到过什么阻力？
主要是人。尤其在创业初期，几乎身边所有人都会给你泼冷水。所以在开始创业之时，你必须要想清楚，为什么做，怎么做，做的途中会遇见什么困难什么风险，同时也要相信自己的判断！
《女友·家园》：对想要创业的人群，你有没有什么忠告？
谈不上忠告，因为我自己在创业上也还处于摸索阶段，应该算一些经验的分享吧，两方面：一、在资金上，一定要把余量留得足一些，要考虑到最坏的情况。比如像我，就算这次创业到最后不赚钱，那么至少我把一家人的健康吃饭问题解决了，也是一种很好的获得。二、要有国际化的视野。就好像我没有选择跟我的专业和职场经历相关的创业项目，就是因为如果行业不行，即使再细分的市场也很难有大发展，至于行业为什么不行，看看国际上的经验就能了解了。
《女友·家园》：目前的状况是你当初预料到的吗？一切发展都还在掌控内吗？有没有什么创业的终极理想？
目前基本跟之前的设想差不多，第一个5年计划主要关注规模上的发展和品质上的稳定。唯一有出入的是当初的投资还没有收回来。一般正常的收回投资可能要花三年左右，我因为毕竟是个农业门外汉新入行，有很多不熟悉的地方，也缺乏经验，常会碰到问题，有问题就容易耽搁进度。下一个5年计划则会更多地考虑引入外部资源，包括团队、市场、营销、物流等，当然，也需要引入更多资金，以风投、众筹等方式，都在考虑之中。要说终极理想，这个其实真的没有一个量化的标准和目标。今后的发展谁都没法预测，我觉得捍卫好本心的那些东西非常重要。用你的整个生命去投入事业，去捍卫健康和安全，带着这样的一颗本心坚持下去，就是我的理想。
Steve Yang小建议：
当创业的领域与之前的职场经验交集甚少时，你应该注意：
1.多通过网络、杂志、电视等媒体搜集相关资料，更全面地去认识全新的领域。
2.以国际化的眼光来评估和看待你的创业项目，不要人云亦云。
3.在入行初期，要向有经验的人学习，切忌闭门造车。
4.实践能出真知，经验须尊重，但也不可过分迷信，适当的创新很重要。
5.不要被一时的局面迷了心窍，应拥有一颗不变的本心，在迷茫时想想最初的动机。
你适合创业吗？
目前的工作適合你吗？想创业，却不知如何开始？无论你梦想着拥有属于自己的公司，还是单纯地想从事按项目计酬的自由职业，你首先要做的都是：认清局势，了解自己。
创业也是一座新围城
没有创业的人望着创业者的城墙，好生羡慕；创业的人远眺城外的大军们，悲喜自知。这是一个创业最好的时代，也是创业最难的时代。坊间喜爱流传的多是创业者上市、变现等天大好事，却很少传播那些倒下了的一批又一批创业失败者。作为一名职场专家，我也会被不同的人问起关于“创业”两字，而我认为以下文字或许是不错的解答——
主动创业VS 被动创业
两年前我受邀参加中国电信学院的一个活动，被大学生创业激情所感动，在尚未走出校园的时候，他们幸运地开始依靠自己的技能和人脉尝试性地创业，在积累了无数经验值后，这些年轻人有了自我的选择权——创业或者就业。这种主动创业的精神是一种激情和一种生活的态度，即便他们在创业后遇到天大的困难，我相信选择主动创业的年轻人，会有很强的自我调适自我激励的能力。而被动创业常常发生在职业生涯的中后期，被动一词很形象地概括了这种创业的尴尬性——未必是某种创业抱负所支撑，而是在权衡各种利益得失之后的一种选择。作为被动创业者必须尽早放弃犹豫的状态，接受现实和自我的重新认知，享受创业带来的所有好处和短处。
做事业VS 做生意
在开始创业的初期，很多人会被一些表象所迷惑，既要高大上的自我借口，又要养家糊口的实际收益，而很多成功的创业者都会用自己饱尝辛酸的经历告诉后辈：做事业和做生意完全是两码事。而创业恰恰需要分清的就是到底要什么。如果为事业而创业，那么就要有长远的规划，有坚实的财务支持，有百折不挠的精神；但如果为了“做生意”而创业，那么务必从一开始就从生意的视角去考虑，以投入与产出的性价比，以投资回报率来决定创业的问题。
成功 VS 失败
很多人都明白，失败是成功之母，也许只有历经无数的失败后才能迎接真正的成功。所以在人生的职业生涯中也有金融投资行业的时间成本因素，有人先创业后就业，把创业当作一种人生的初考验，也有人先就业积累社会经验人脉和资金后再创业，还有人创业就业再创业，看似折腾却是一个自我挑战自我实现的过程。我们身处一个宽容的时代，任何个人的选择只要有存在的理由就是存在的机会。在没有到达职业生涯的终点时，任何失败和成功都只是一个过程。如此一来就不会纠结于创业的问题了。
并行控制 篇10
随着工业控制系统规模日益增大, 控制算法日益复杂, 工业数据日益激增, 工业现场对系统控制与优化调度的实时性要求日益提高, 给现代控制系统程序设计提出挑战。工业控制系统中存在大量的重复性计算, 如快速傅里叶变换 (FFT) 、滤波、矩阵与数值计算等, 给传统控制系统带来巨大时间开销。以多核计算机为代表的并行计算技术为工业控制系统设计与开发提供了技术支持。特别是GPU (Graphic Processing Unit) 通用并行计算技术的推广[1], 由于其高存储器带宽、低功耗等诸多优点, 已被广泛应用于科学与工业等领域中, 在提升实际问题的求解效率方面发挥了作用。CUDA (Compute Unified Device Architecture, 计算统一设备架构) 由英伟达公司于2007年发布的一种将GPU作为并行计算的软硬件体系架构, 可用于解决工程科学中的复杂计算, 开启了GPU通用并行计算时代[2]。研究表明在浮点运算、数值计算等密集型计算方面, 基于CUDA平台的GPU计算系统可获得数十倍于传统CPU的加速性能[3]。因此, 相比于传统微机控制方式, 基于CUDA的GPU并行计算适用于数据量大, 实时性要求高的工业控制领域。
现有高校自控专业程序设计课程主要是基于串行编程方式的教学, 难以适应工业信息化与知识自动化对控制系统实时性能与数据存储的需求。本文将基于CUDA平台的GPU并行程序设计模式引入自动控制系统并行程序设计实践教学中。有利于同学掌握先进计算技术在自动控制系统中的开发与应用, 拓宽其专业视野。最后对自动控制程序设计与CUDA并行编程实践教学进行了思考与总结。
二、CUDA体系架构和编程模式
(一) CUDA体系结构。CUDA框架包括硬件和软件两部分, 拓宽了GPU程序开发与运行的可操作性。GPU的硬件包括运算核心和存储器, 其中运算核心流处理器构成流多处理器 (Streaming Multi-Processor, SM) , 每个SM都带共享存储器, 所有SM共享GPU的全局、常量与纹理存储器。CUDA的软件包括CPU代码和GPU代码, 其中CPU负责处理逻辑性的串行事务控制, GPU负责处理大量重复性计算任务。在GPU上执行的函数称为核函数, 当核函数被CPU代码激活时, GPU中在逻辑上的两层线程组 (顶层为线程网格 (Grid) , 下层为线程块 (Block, 包含若干个线程 (Thread) ) 并行执行。一个内核函数网格中的线程块并行和线程块中的线程两个层次的并行方式来提高数据吞吐量和执行效率。各个线程块并行执行, 线程块间无法通信, 也没有执行顺序, 但同一个线程块中的线程可以通过共享存储器方式交换数据。
(二) CUDA编程模式。在CUDA架构中, CPU与GPU是一种异构协同并行计算模式。其中CPU为主机, GPU为设备。CPU与GPU各自拥有独立的存储器地址空间:显存和内存。程序员可以应用高级语言 (C/C++/fortan) 对GPU内部计算资源进行访问。CUDA编程基本步骤为:步骤1:加载C (或C++) 和CUDA头文件, 启动cuda Set Device () 配置GPU设备;初始化CPU和GPU数据空间;步骤2:调用设备端 (GPU) 的内核函数计算; (1) 从显存读取数据到共享存储器或寄存器内; (2) 对数据进行并行计算和处理; (3) 将处理后的数据写回显存。
步骤3:将显存中的结果回读到内存;步骤4:使用CPU对数据进行处理并输出结果;步骤5:释放内存和显存空间并退出CUDA。
三、实例讲解
以一个简单的CUDA程序设计实例来讲解, 加深自动控制专业同学对CUDA平台GPU并行程序设计过程的理解。考虑给一个向量V{1:N}上每一位矢量的加上常数。其中CUDA程序C代码如下:
对上述CUDA关键函数进行解释。内核函数通过_global_函数类型限定符定义, 如_global_void kernel (void) 。GPU通过cuda Malloc () 函数为设备分配内存。函数cuda Memcpy () 来完成CPU和GPU之间数据传递, cuda Free (device_V) 为释放内存。实际执行中, CUDA产生许多在GPU上执行的线程, 每一个线程都去执行内核程序, 由于预先设置了内置变量block Idx, 变量的值为当前执行设备代码线程块的索引, 从而取得不同的数据进行并行计算。
四、基于CUDA的自动控制并行编程实践教学思考
目前高校自动控制专业所开设程序设计课程主要以简单程序设计语言为主, 其计算机系统知识不全面。自动控制专业学生的软件基础与计算思维相对较弱, 将造成现有自动控制专业学生的计算机程序设计开发能力不强。因此自动控制专业学生有待加强计算机系统学习, 特别是计算机程序设计与软件基础, 数据结构与算法分析等课程, 加强计算机系统知识积累。
五、结论
将GPU先进计算与现代控制技术结合是适应新时代工业信息化与知识自动化人才培养的需求。将CUDA平台引入控制系统并行程序设计实践课堂教学, 有助于同学掌握现代先进计算技术在工业控制中的应用, 拓宽同学们的专业视野及对自动控制专业的兴趣和动手能力, 这将有利于自动控制专业人才培养质量。
摘要：本文将基于CUDA平台的GPU并行程序设计模式引入自动控制系统并行编程实践教学中。通过介绍CUDA体系结构与编程模式, 实例教学使自动控制专业学生对CUDA并行程序设计有着深刻的认识, 将有助于同学们掌握CUDA并行计算平台在工业控制程序开发中的应用, 增强同学们对自动控制专业学习的兴趣和实践动手能力。
关键词：CUDA平台,自动控制,并行编程,实践教学
参考文献
[1]张舒, 褚艳丽, 赵开勇, 等.GPU高性能运算之CUDA[M].中国水利水电出版社, 2009.
[2]王海峰, 陈庆奎.图形处理器通用计算关键技术研究综述[J].计算机学报, 2013, 36 (4) :757-772.