设计工艺并行（精选7篇）
设计工艺并行 篇1
1 产品设计与制造过程的分析
产品的设计与制造过程包括设计、工艺和制造三部分,传统的产品开发过程存在许多弊端,如开发周期长、成本高等。并行工程思想作为改善产品开发过程的系统化方法已开始得到重视。并行工程思想在产品开发过程中的实现,要求传统的CAD/CAPP/CAM系统实现信息共享,各个子阶段实现设计的小循环与微循环,提高设计制造效率。
产品并行设计要求对设计过程进行细化,CAD系统细化后包括概念设计、初步设计、详细设计。概念设计主要根据设计规范、客户需求产生零件功能和结构的原理方案;在初步设计阶段由原理方案生成零件的主要形状结构,尺寸、公差等;详细设计阶段是完成零件所有的形状结构、尺寸、公差、粗糙度等信息。CAPP系统可细分为初步工艺设计、工艺方案优化和详细工艺设计。初步工艺设计确定可用生产制造资源、表面加工方案、工序安排等,生成多条工艺方案,以供实时选择;工艺方案优化根据实时可用生产资源、加工质量与成本等目标,确定最优工艺方案;详细工艺设计阶段设计切削参数、加工余量、NC参数以及进行工时计算和工步安排等,形成详细的工艺规程。CAM系统可分为NC程序的编制与数控仿真加工等。
2 并行环境下基于Agent的CAPP系统模型研究
Agent是一个通过感应器感知周围环境信息,通过运行Agent程序产生动作,产生的动作通过效应器作用于周围环境的客观实体,它是一个计算平台和程序的组合。多Agent系统是由多个可执行网络计算机Agent组成的集合,每个Agent是一个实体,在网络与分布式环境下,每个Agent是独立自主的,能作用于自身与环境,能操纵环境的部分表示,能对环境变化作出反应,能与其他Agent通信,交互,彼此协同工作,共同完成任务[1]。
根据传统产品设计过程的划分,设置各功能Agent。工作层包括CAD/CAPP/CAM各子阶段的具体工作任务。包括概念设计Agent、初步设计Agent、详细设计Agent、初步工艺设计Agent、工艺方案优化Agent、详细工艺设计Agent、NC加工指令生成Agent与加工仿真Agent;评价层负责设计信息评价,包括可制造性评价Agent,可装配性评价Agent与资源匹配评价Agent;运行控制层为系统并行运行过程控制提供服务,包括任务分解Agent、信息监控Agent,监督Agent与并行运行控制Agent。数据库层主要为系统提供数据支持,包括数据存储与共享等。基于Agent的并行CAPP系统结构见图1所示。
人机界面Agent通过用户身份验证,接受用户任务请求,将任务转给运行控制层进行任务执行,同时将信息监控Agent反馈的系统信息传输给用户。任务分解Agent根据设计过程细化结果对设计任务进行分解,由并行运行控制Agent按照并行设计流程,通过激活条件匹配,将任务分配给各工作Agent;监督Agent监控设计过程,及时获取子过程设计与评价信息或发现设计过程的出错信息,将信息反馈给并行运行控制Agent,并行运行控制Agent根据问题重新调整设计进程,并将出错信息通知各工作Agent。信息监控Agent负责信息输出与数据库管理,将设计方案有选择地存入工艺知识库;输出Agent将接收到的工艺流程卡等信息输出到存储设备或打印机,通信Agent将输出的NC加工指令输送至数控加工设备[2]。
为实现设计过程的并行化,对开发过程进行了细化,每一子过程都有独立的工作任务,同时又是相互协作的,过程细化粒度越高,系统Agent数目越多,运行灵活性越高,易实现并行设计的多次迭代与修改,避免在传统设计中出现大的循环,以达到一次设计成功的目标。因此掌握系统运行过程控制的并行运行控制Agent需要根据阶段设计信息进行子任务动态调控,它必须具有独立性、自主性与交互性[3]。
在并行运行控制Agent通过感应器接受外部世界信息,即产品设计和评价等信息后,当前感知信息被结合到旧的内部状态、以前动作影响与世界改变规律中,产生当前状态更新后的描述信息[1]。任务调度处理器获取当前状态信息,结合并行工艺知识库与规则-动作信息,自动改变所有相关动作以适应新的情况,调整产品设计子任务的顺序,产生任务处理执行队列,实现设计早期微循环,再由代理Agent通过效应器作用于各工作或评价Agent。评价任务下达评价层,以评价阶段设计的可制造性、可装配性与企业现有资源是否满足,评价结果返回监督Agent,再通知并行运行控制Agent根据评价结果信息决定任务执行下一阶段动作;工作任务通过条件匹配激活工作Agent进行设计更改、继续设计或预设计,同时返回评价结果。并行运行控制Agent结构图见图2。
3 工艺方案优化Agent数学模型的研究
在基于Agent的并行工艺设计过程中,对多工艺进行优化决策是工艺方案优化Agent的核心问题,工艺决策过程涉及定性与定量的分析,含有主、客观因素,并且这些因素具有不确定性与模糊性。层次分析法(Analytic Hierarchy Process,AHP)是一种定性定量相结合的、系统化的、层次化的分析方法[4]。因此,将层次分析法应用到工艺的决策优化中是较为适合的。
基于层次分析法的工艺优化与决策模型如下。
3.1 分析系统各因素关系,建立系统递阶层次结构
在多工艺优化与决策问题中,层次结构图可以分为三层:目标层、准则层和方案层。目标层是工艺方案的优化;在不同的企业和不同的应用场合,企业对零件准则的要求不同,零件质量、生产成本、资源利用率和生产效率可以作为影响多工艺决策结果的基本准则,方案层为在并行CAPP的初步设计阶段,根据零件的加工要求,结合资源状态信息,确定零件的定位基准和加工方法,并且经过加工排序后,生成的多个工艺方案,层次结构图如图3所示。
3.2 构造成对比矩阵,进行权重分析
成对比矩阵是同一层次各元素关于上一层次准则的重要性进行两两比较的矩阵,A=(aij)4×4中的aij代表在工艺方案优化时,工艺决策准则i相对于j的重要性。Jm=(jij)n×n中m=1,2,3,4,n指方案层中的工艺方案数,Jm表示对于准则m,工艺方案i相对于j的重要性。可以运用模糊一致矩阵法分配权重,或将成对比矩阵分为九级,1、3、5、7、9级如表1所示,2、4、6、8级表示介于期间的重要性判断。
根据成对比矩阵A=(aij)4×4与Jm=(jij)n×n计算影响工艺决策准则相对于决策目标与各工艺方案相对于决策准则的重要性次序的权值,可以通过和法、幂法和根法等近似方法进行计算,得到工艺决策准则相对于决策目标的权重WA=(wa1,wa2,…,wam),m指准则数;工艺方案相对于决策准则的权重WJ=(wji1,wji2,…,wjin),i=1,2,…m,n指方案层中的工艺方案数。
3.3 一致性检验
由于成对比矩阵元素存在确定时的不统一性,因此,需要对成对比矩阵进行一致性检验。
随机一致性比率指标,RI由实际经验确定。
当CR<0.1时,认为准则层排序对于目标层具有满意的一致性。
3.4 计算合成权重,进行组合一致性检验
此过程由工艺方案优化目标层向准则层逐步进行,最后得到相对于优化目标的多个工艺方案的相对权重。合成权重计算为W=WA·WJ
组合一致性检验需计算CR,保证CR<0.1,使层次总排序具有一致性,其中CIj指工艺方案层因素对准则aj单排序的一致性指标,RIj为平均随机一致性指标。
层次分析法的最终结果是得到对于总目标层的各决策方案的优先顺序,在整个递阶层次结构所有判断的总的一致性到达满意后,则可以利用模型进行工艺决策[5]。
4 结论
文章在对产品设计与制造过程进行细化的基础上,提出了并行环境下基于Agent的CAPP系统体系结构,对系统中Agent之间的运行机制进行了分析;同时利用层次分析法对工艺方案优化Agent的决策数学模型进行了研究,有效解决了问题的定量化决策,实现了并行环境下系统运行的实时性与决策的客观性。
摘要：文中提出了并行环境下基于Agent的CAPP系统体系结构,分析了系统中不同Agent之间的运行机制;同时对工艺方案优化Agent的决策数学模型进行了分析。实现了并行环境下系统运行的实时性与决策的客观性。
关键词：Agent,工艺方案优化,层次分析法
参考文献
[1]王汝传,等.智能Agent及其在信息网络中的应用[M].北京:北京邮电大学出版社,2006:31-32,24-25.
[2]秦海鸥,等.智能Agent技术在CAPP系统中的应用[J].南昌大学学报(工科版),2006,(4):373-374.
[3]朱福喜,何炎详.并行分布计算中的调度算法理论与设计[M].武汉:武汉大学出版社,2003:99.
[4]韩中庚.数学建模方法及其应用[M].北京:高等教育出版社,2006:91-96.
[5]李志林,欧宜贵.数学建模及典型案例分析[M].北京:化学工业出版社,2007:46.
设计工艺并行 篇2
工艺设计和生产计划调度作为整个生产系统的两个重要环节,起着非常重要的作用。一般而言,从技术角度看,工艺设计是连接CAD和CAM的桥梁,而从生产组织管理方面看,生产计划调度则是生产准备和具体工艺实施的纽带,要想真正实现CIM,如何将两者有效地集成起来,就成为整个系统的关键。国内外学者对此问题进行了广泛深入的研究,并且提出了许多有价值的构想与方法,主要包括柔性工艺规程设计[1]、在线工艺规程设计[2]、基于仿真的工艺规程设计与调度[3]、并行集成工艺规程设计[4]等。上述研究从不同的角度对工艺设计与生产调度集成问题做出了有益的探索。但仍有许多不足之处。例如,柔性工艺规程设计实际上还是以静态的车间生产环境为主;基于仿真的工艺规程设计与调度在工艺规程设计阶段并未考虑车间的设备及负荷信息,其备选工艺规程包含许多无效方案,在有效时间内可能无法获得满意解;在线工艺规程设计需要随时反馈车间的生产状况,因此计算量较大。
1 集成系统的结构形式
工艺设计与生产计划调度的重要功能是对资源的合理分配与调度,工艺设计是按照工艺要求选择车间可行的加工方法和生产资源(如机床、刀具等),而生产计划调度则试图把可用的资源分配给指定的零件工序,因此资源就成为系统的集成点。基于并行工程思想在工艺设计阶段就考虑资源调度的优化,使工艺设计更加合理和有效。基于上述分析,所形成的集成系统的结构如图1所示,图中矩形框代表系统的某一功能模块,它要完成系统内相应的工作,而平行四边形框内代表了某一功能的处理结果或者某些功能处理时的必要信息。
系统根据设计结果进行技术和过程仿真,满足条件时送车间指导生产,否则重新进行分析和分配。系统在运行过程中,数据交互由集成数据库来完成。在不同的决策阶段,工艺人员和计调人员按照系统的运行状态,进行各自的工作,完成整个决策任务。
2 集成系统的数据库设计
完整统一的数据结构是系统稳定运行的重要保证。经过对某企业进行认真的考察和分析,把工艺设计及生产调度集成系统的数据信息主要归纳为四部分:1)零件信息;2)工艺信息;3)生产任务与进度信息;4)资源状态信息。采用sybase powerdesigner工具建立的工艺设计与调度部分概念数据模型如图2所示。
3 基于JSP的系统开发关键技术
JSP(java sever pages)是SUN公司的新一代站点开发语言,因为融合了JAVA语言的强大优势,具有平台和服务器的独立性,一处编写,多处运行,较强的可移植性和组件可重用性等特点[5]。而正在成为日益重要的动态网页开发技术。利用JSP技术开发本系统,主要关键技术如下:
a) 数据库操作:
数据库是系统信息交互和处理的支撑平台,数据库的应用设计显得尤为关键。JDBC是JAVA语言应用程序的开发者提出的一个通用的SQL数据库访问和存储结构。JDBC主要完成数据库的连接,SQL语句发送和处理数据结果。本文采用基于JDBC的三层数据访问模型来访问数据库,如图3所示。应用时,按照下面的步骤编程即可完成对数据库的操作:
1) 加载JDBC-ODBC桥的驱动程序:
Class.forName(“sun.jdbc.odbc.JdbcOdbcDriver”);
2) 建立与URL指定的数据源建立连接:
Connection con=DriverManager.getConnection(URL,“UserId”,“Password”);
3) 利用Connection类的CreateStatement方法建立Statement对象,用于执行SQL查询语句:
Statement stmt=con.createStatement( );
4) 利用Statement 对象的executeQuery方法执行SQL查询语句,并返回ResultSet对象,它包含一个由查询语句返回的结果集合:
ResultSet rs=stmt.executeQuery(SQL);
5) 关闭对象,释放内存空间:
rs.close( );stmt.close( );con.close( );
b) 基于JavaBeans组件技术的的工艺可视化设计:
JavaBeans技术使开发人员能够创建称之为组件的软件单元(也就是我们熟知的beans)。可以把beans加载在更复杂的组件、Java小型应用程序(applets)或应用程序上。JavaBeans广泛应用于IDE应用程序,使你能够很容易地可视化组合组件并动态修改它的属性。利用该技术可以增强代码可重用性、易维护性以及安全保密性,减少软件的后期开发投入。在系统的工艺设计功能实现方面我们采用了该项技术。图4是结合JSP/servert和JavaBeans组件技术开发完成的工序设计界面。工序设计组件的主要功能有:工序信息初始化,增加,修改,删除工序节点,存储节点信息,工序约束设计和工步设置等。点击页面顶端的功能按钮如“并行”就可以在当前节点位置增加一个并行工序,其他操作类似。系统界面交互性好,简单易用,代码易于维护;
c) 基于JSP和JfreeChart`混合技术的工艺调度访真:
JFreeChart是开放源代码站点SourceForge.net上的一个Java项目,它主要用于各种各样的图表,这些图表包括:饼图、柱状图、线图、区域图、分布图、混合图、甘特图以及一些仪表盘等等。
结合JSP技术可以在网络上制作和显示满足用户需求的各种样式的图表。其编程简单,易于使用,功能强大的特点使其得到了越来越广泛的应用。图5是利用JSP和JfreeChart混合技术开发的基于优化调度算法的工序调度甘特图页面。其核心原代码如下(本文jfreechart是1.0.5版本,JSP服务平台是tomcat5.5,数据库为sqlserver2000):
String sql="select processid,part, begintime,endtime,equipment from schedule where method=′rule′";
4 结论
本文从资源的选择和分配上找到了工艺设计和生产计划调度集成点,基于并行工程思想提出了工艺设计与生产调度并行集成方法。在对集成系统数据库概念分析的基础上,重点研究了基于JSP的系统开发关键技术。这对整个生产系统集成及应用具有重要意义。
参考文献
[1]CASATI F,CERI S,PERNICI B,et al.Workflowevolution[J].Data&Knowledge Engineering,1998,24(3):211-238.
[2]HAN Y,SHENTH A,BUSSLER C.A taxonomy of adaptiveworkflow management[A].Proceedings of Cscw-98[C].SanFrancisco,Cal,USA:ACMPress,1998:21-29.
[3]MYUNCdAE K,DONGSOO H,JAEYONGS.Aframework for dy-namic workflow interoperation using multi-sub-process task[A].Proceedings of the 12th International Work-shop on Research Is-sues in Data Engineering:Engineering E-Commerce&E-BusinessSystems[C].San Jose,Cal,USA:IEEE Computer Society,2002:93-100.
[4]MYERS KL,BERRY P M.At the boundary of workflow and AI[A].Proceedings of AAAI-99[C].Orlando,Fla,USA:AAAI,1999.
并行设计团队建设研究 篇3
传统的串行开发模式,采用抛过墙的方式,由上一个部门做好东西后传给下一个部门,部门和部门之间沟通较少,往往等做到最后发现前面部门的设计根本不能装配或者生产成本很高,而各部门为了协调,最后生产出来的产品和最初的设计方案往往大相庭径,这样的产品是最方便的方案,却不是最好的方案。这样的开发模式生产周期冗长,增加了生产成本,而且最终的产品也并不是最优设计。
而较之更为先进的并行设计开发模式,则在设计之初成立一个专门的团队来,团队成员来自设计、工艺、生产技术准备、制造、采购、销售、维修、财务、市场等部门,甚至包括顾客和供应商的代表。在整个产品生产周期过程中信息共享,成员可以及时的提出问题,相互协调以消灭问题在萌芽阶段。这样的开发模式能够大量减少产品的开发周期,降低研发成本,创造更高的利益。
一、团队的结构
一个好的团队规模不能超过12人,而并行设计团队因为涉及开发流程的所有部门,人数众多,为了能够协调高效的完成工作,需要把团队分成几个小的工作团队,并借鉴小米的开发团队,采用下面的层级结构。
二、成员的组成
并行设计团队就工作特性应该包含以下几方面的成员:
1. 产品调研人员:去市场收集相似产品的反馈,已经顾客渴望拥有的功能和性能。
2. 产品设计人员:根据反馈作出新的设计,并建出具体的模型和数据。
3. 工艺分析团队:进行产品结构、性能、可制造性的分析。
4. 质量保证人员:保证产品设计和制造过程满足质量需求。
5. 制造和装配人员:提出修改意见,使制造过程流水线化,节省制造时间。
6. 财务人员:计算产品的预算并控制产品制造的成本。
7. 售后服务人员:提出可能在安装、维修支持时引起问题的产品设计问题。
团队的成员来自于企业各个部门,相互之间的协调不能像之前那样的不和谐,所以需要专门的记录人员和协调人员。协调人员应该具备熟知各个部门的业务、善于聆听、反馈和解决冲突等素质。
三、团队的角色设计
1. 团队的领导
团队的领导者是需要对整个工作负责的人,也是整合资源进行工作分配的人。不但需要制定团队的工作任务,规划阶段的目标,还需要对团队的工作任务进行督促和审查,以期能够在限定的时间内完成任务。具体领导的工作如下:
(1)计划和控制:制定具体的计划,安排团队成员的工作任务,并规划阶段目标和最终目标。并监督成员的进度,控制产品开发时间。
(2)促进团队的协同工作:帮助成员正确理解自身的任务,并定期召开会议,指导团队的协同合作。
(3)协调团队的冲突:帮助团队成员获得所需的资源和数据,并在有沟通冲突的情况下协调团队之间的冲突,在决策中提出自己的意见。
(4)鼓励团队成员:对员工做出的工作要予以肯定和相应的鼓励,并对其一段时期内的表现作出评价。
2. 团队成员
团队成员是整个团队的核心,需要执行团队所做出的决策,团结团队所有智慧完成产品的设计过程。具体的工作任务如下:
(1)完成自己的本职工作:通过自己的专业知识和技能,努力做好自己的本职工作以达到团队目标。
(2)参与团队的决策:因为并行设计团队是一个集成的团队,力求在设计之初就发现产品生产过程中的问题,所以每次团队的决策各部门都需要参加,并在会议上就自己的专业知识和技能提出建议和意见,制定团队目标,并对团队的决定予以支持。
(3)与其他团队成员协同工作:要积极地听取别人的意见,努力理解别人的意思,并在有人际关系的冲突时能积极帮忙解决,与其他部门接触时应尽量避免用专业词汇,准确清楚地传达自己的想法,并对他人的意见正确理解与接受。
3. 团队协调员
由于各部门之间有时确实难以沟通,在企业中设计人员和结构人员时有纠纷,和工艺人员也有摩擦,结构人员认为设计的产品不符合常规零部件的装配,而工艺人员常认为该设计目前所拥有的工艺不能满足设计构想的需求,往往双方都不愿意妥协。所以精通多种技能的团队协调员是并行设计团队的必不可少的角色。具体工作如下:
(1)解决双方的冲突,客观的分析双方在产品开发过程中遇到的问题,并就自己的知识和技能提出建议,协调双方的工作。
(2)指导小团队的工作:指导团队成员正确理解别的成员的想法,确保团队成员都能明白自己的任务,并鼓励成员积极参加决策。
(3)培训:支持和培训记录员,并协调团队会议的文档记录。
4. 团队记录员
团队记录员的作用是记录团队的决策和决策过程,并在记录时保持中立,具体工作如下:
(1)保证记录的客观性:记录会议发言,避免主观的篡改和扭曲发言,便于以后的决策。当自己提出建议时,应当将记录任务暂时交给团队其他成员并相应记录自己的发言。
(2)保证记录的规范化:在记录时为了方便可以缩略文字,但后期应作出整理,以确保每个人都看得懂,并对会议记录的主要思想和解决方案予以用其他颜色加强其显示效果,对表格进行编号,并记录会议日期。
四、结语
本文根据对以往学者们对并行设计的理论,从管理的方面提出一些团队建设以及组织结构的一些观点,但由于本人知识的浅薄,一些建议和意见并不成熟,仅以所学知识可以为学者们提供一些拙见。
摘要：分析传统的产品开发模式,对其弊端进行了分析,讨论了并行设计这种新的产品开发模式产生的必要性,对并行设计团队的概念进行了阐述,并从管理的角度对并行设计团队的规模、组织结构以及成员的角色和应该承担的任务进行了分析。
关键词：并行设计,团队,管理
参考文献
[1]熊光楞,张和明,李伯虎.并行工程在我国的研究与应用[J].计算机集成制造系统-CIMS,2000.
[2]肖余春.组织行为学[M].机械工业出版社,2015.
[3]彭琳,张济生,刘飞.并行工程在新产品开发整体规划中的应用研究[J].重庆大学学报(社会科学版),1996.
[4]张玉云,熊光楞,李伯虎.并行工程方法、技术与实践[J].自动化学报,1996.
[5]熊光楞.并行工程的理论与实践[M].清华大学出版社.2001.
[6]潘雪增.并行工程原理及应用[M].清华大学出版社,2005.
PDM与并行设计和管理 篇4
为解决这一矛盾, 企业领导人应充分重视本单位所面临的这些问题, 应用信息化管理, 用PDM的强大功能为企业产品的发展和更新换代提供良好的管理信息。并行工程就是解决这一矛盾的一种有效方法 (图1) 。
并行工程一般包括: (1) 并行工程管理与过程控制技术; (2) 并行设计技术; (3) 快速制造技术它的基本特征:①强调产品设计与工艺设计、生产技术准备、采购、生产等种种活动并行交叉进行。②强调人们要学会在信息不完备情况下就开始工作。根据传统观点, 人们认为只有等到所有产品设计图纸全部完成以后才能进行工艺设计, 所有工艺设计图完成后才能进行生产技术准备和采购, 生产技术准备和采购完成后才能进行生产。正因为并行工程强调将各有关活动细化后进行并行交叉, 因此很多工作要在我们传统上认为信息不完备的情况下进行。
下面我们将分别讨论并行工程的几个方面。
首先, 并行设计是企业在激烈的市场竞争中求生存, 求发展, 赢得市场的一种有效的技术管理方法。是由许多人同时对企业的产品进行总体设计、结构设计与结构分析、工艺过程设计、工装设计、NC编程等过程。它是一种团队作业方式, 不仅团队内的不同成员可以分别同时设计同一产品的不同零部件, 而且不同成员也可以同时设计同一零件的不同部分, 以便主管设计员进行比较分析。通过公共工作空间 (Common Space) 和用户工作空间 (Workspace) 内的数据关系约束, 实现产品开发团队内的并行作业方式 (图2) 。
实现并行工程要依赖很多相关的技术, 如动态的CAD/CAE/CAPP/CAM技术, 快速出图技术, 仿真技术, 有限元分析技术, 数据库技术, 网络通讯技术等, PDM是其中的主要关键技术。
PDM至始至终都贯穿在整个产品设计过程中, 它的作用显而易见, 其优点主要表现在: (1) 设计数据之间存在关联性, 工程师之间能准确高效地相互参考彼此的设计成果, 达成高效的协作。 (2) 工程师的主要精力不是集中在CAD绘图上, 而是设计的思考, 创新, 优化。 (3) 可以进行虚拟装配和仿真, 在设计阶段可以及时发现和避免设计错误。 (4) 设计员更改图纸的工作量小。 (5) 工艺设计直观性好, 有利于和结构设计一起实现并行工程, 这对产品开发尤其重要 (图3) 。
其次, 在并行工程中, 人员的管理也比较重要, 要赋于他们不同的角色和操作权限, 协同完成各自的任务, 并可以在异地协同设计。要求产品数据能在企业各个部门共享。在数据共享的同时, 实施生产计划, 生产制造, 财务管理等管理过程, 实现设计, 管理, 生产, 制造, 销售的一条龙服务。利用并行设计管理平台, 管理并行设计流程, 设计关系, 产品设计数据和异地产品数据库间的协同功能 (图4) 。
第三, 并行工程中的快速制造技术是建立在优化并行设计和管理之上的, 它体现在零件的生产周期和产品的交货周期上。
因此, 在并行设计和管理中应用PDM, 可以使企业的制造成本和管理费用大大降低, 主要表现在:可以在最大程度上减少废品, 残次品的发生, 使产品在最短的时间内得到优化设计, 从而使企业的新产品试制费用大大降低, 减少企业的制造成本、管理费用和资金成本, 使企业在竞争日益激烈的市场中取得良好的经济效益。总之, 并行管理和设计, 以及快速制造技术, 将使新产品开发的周期大大缩短, 新产品数量增加, 产品性能提升, 产品制造成本降低, 交货期缩短, 使企业的创新能力也不断提高, 形成了人无我有, 人有我快, 人有我廉的竞争优势。
参考文献
并行排序算法的设计与分析 篇5
当前并行计算已应用在生物计算、石油勘测、化学分子计算、地球物理模拟等多个领域中。并行算法主要针对每个处理节点,必须同时顾及数据共享一致性等问题中。
1 并行算法
1.1 并行算法定义及目标
算法的定义是,对解题方法的进行详细描述,有一组可以针对某种问题进行针对性解决运算的又穷规则。而并行算法则是将每一个进程整合到一起,构成一个集合,进程与进程之间可以相互协调相互作用,最终实现问题的针对性解决。通俗来讲,并行算法就是运行在并行计算机上,针对特定的问题和数据处理的算法。实际上并行算法就是把多个不同的任务一一映射到处理机上,或者将需要解决的多维问题分别映射到处理机上,然后进行相关的运算或求解。
通常我们以空间和时间两个维度的复杂性,综合表示出某个算法的复杂性,这是站在计算复杂性来看的。如若站在算法树结构去看的话,串行算法一般情况下均表现出深且窄,究其原因是因传统串行算法是设计对象是一维问题。递推算法,作为一种串行算法,在进行庞大数据计算时,它的实现是需要对算法树深度进行增加。
尽力降低时间复杂度,是并行算法的终极目标,但实现此目标一般都要增加空间复杂度。所以在并行算法中,在每个时间都将可允许计算量分别增加,其目的是最大限度降低算法计算的步数,采用浅而宽的这种独特的结构。实现的另一种办法是对每一时刻计算的复杂度进行增加,其目的是最大可能的降低时间复杂度,也就是说由之前的时间复杂度转变成了空间复杂度。
1.2 并行算法分类
并行算法的种类非常多,分类标准也均有所不同。按照基础运算对象进行分类,有数值和非数值两周并行算法。
按照并行运算过程中,各进程的执行时间进行分类,有同步、异步和独立三种不同的并行算法。
按照进程处理机中,它们各自承担所要计算任务量进行分类,有大粒度、中粒度和小粒度三种并行算法。
1.3 并行算法设计方法
并行算法的设计需要参照系统类型以及系统的特征,对某一问题针对性在处理机上进行并行解决。
并行算法的设计一般有三种办法:
对已有的串行算法进行检查,对算法中的并行性进行开发,并加以优化;
根据问题本身的特征出发,设计一个完全不同的并行算法;
在已有算法的基础上,根据问题的特征进行修改,处理类似的问题;
第一种设计方法中,如若该串行算法已经有内在相关顺序性,就非常难做并行的优化;第二种设计方法中,对现有算法进行修改,则要熟知问题的特殊性;第三种设计方法,凭空创新设计出一个算法,技巧性非常强,不但没什么章法,而且技术水平达不到。
针对并行算法的设计,目前最为普遍的设计方法有平衡树技术、分治策略技术、流水线技术以及倍增技术等等。
1.4 并行算法计算模型
并行计算模型是指从所有并行机中,把共性存在的基本特征分离出来,最终形成一个抽象的并行计算处理机,且要在具体并行机至上。它与顺序计算中的Von Neumann模型非常相似。根据普渡报告分析,并行计算模型,必须能够保证并行计算处理机针对哪种计算,表现出超强的计算能力。
并行计算的模型、算法设计以及并行机的相互关系,如图1所示:
并行计算模型在并行算法中,有着至关重要的作用。它作为一种常见物质基础提供给并行算法,进行相关研究;它还可以拿出一个简单便利的框架结构,用于并行算法的设计以及开发分析;因其适用性较强,看适用在许多种类的并行处理机上,使得新的并行算法充满生命力。
2 并行排序的基本思想
并行排序算法是参照快速排序算法的分治方法,首先在主进程内,把其宿主机上等待排序的某一数组分割为n块,文件的大小决定n的值。然后再把n块数据推送到对应数量的从进程中,从进程对其已经接受的数据在宿主机上进行串行排序,最后所有从进程将已排好序的数据回传给主进程,同时数据要放回到原数值的位置上,完成了并行排序。
按照此思想进行排序,缺点是不能确定算法的性能。可以借鉴负载均衡的思想,对该算法做出一些改进。从进程接受到数据后,不再对数据进行划分,只需要将其分为相同大小的n块,并将n块推送到对应的n个从进程中,由从进程来对分到的数据进行排序操作,排序完成后将已排序的数据传回给主进程。最后主进程只需要对接收到的n块排序数据进行归并排序,至此就完成了数据的排序工作。
3 算法设计
3.1 算法基本思想
本文并行排序的算法思想是,首先形成部分有序的数据库,然后依次读入将数据顺序分成的数据块,快的大小不能超出内存的大小。最后再对每一个小块进行排序,排序的结果保存到临时的文件中。
3.2 算法设计
假设需要排序的数据总量为N,分为n个数据块,每个数据块的数据量为A,即N=n A,每一块数据块进行排序的耗费的时间为t (A)。设立三个A的函数,readblock ( ) 读入数据块、sortblock ( ) 数据块的排序、writeblock( )保存已排序的数据块,分三个步骤完成数据排序。排序耗费的总时间t(A)由三个函数执行总时间的决定,分别记作tr(A)、ts(A)、tw(A)。
即:t(A)= tr(A)+ts(A)+tw(A)
完成所有数据排序的时间为:
T(A)=N( tr(A)+ts(A)+tw(A))= n tr(A)+n ts(A)+n tw(A)
如果只需要某一个进程对数据处理的话,即串行执行上述三个步骤,如图2所示:
但是因为readblock( )、sortblock( )、writeblock( )三者在排序的时候所占用的系统资源均不相同。若如想要数据读入readblock( )和数据保存writeblock( )二者同时进行的话,就需要把排序前数据和已排序的数据分布安防在两个不同的硬盘上,而且还不会争夺I/0资源。另外,因为这两个模块占用的CPU资源特别少,数据排序sortblock( )也可以并行运行,互不影响。所以说我们通过使用单机进行数据的排序,提高了排序算法的效率。
合理的并行算法运行时,必须根据数据块的特性制定。本文上述三个block相互排斥,在并行运算时,必须遵循以下规则:第M个数据块的readblock ( )、sortblock( )、writeblock( )结束之后,方能开始第M+1个数据块对应的readblock()、sortblock()、writeblock();第M个数据块的readblock( )结束之后方能开始sortblock();第M个数据块的sortblock( )结束之后,方能开始writeblock( )。总之,要保证三个进程并行运行完成对数据的排序工作,如图3所示:
三个进程并行运行可以充分利用系统的CPU、I/0资源,当开始运行后,任一时间都会有readblock ( )、sortblock( )、writeblock( )并行运行。这样保证了进程运行时不存在等待的情况,同时正好是重要路由算法求得的最优执行方案。
在调用三个进程之前,必须要先创建进程,应用进程创建函数。程序执行时顺序完成数据的读入、数据排序和数据的保存。多次测量执行时间后,取平均值,以此为依据启动三个进程。最终,多进程的并行排序得以实现。
4 结束语
当前数据信息量高速增长,信息化建设也逐步推进,人们对数据处理速度提出了更高的要求,计算机速度要求也越来越高,也成为许多学者和专家积极研究探索的重要课题。
OpenMP的多核并行程序设计 篇6
关键词：OpenMP,多核,并行编程
1 引言
目前, 主流CPU厂商都在致力于多核处理器的发展, 大幅增加了芯片支持的并行能力, 双核、四核处理器已十分普及, 迟早有一天还会用上8核, 甚至16核的CPU, 随着多核CPU的不断普及以及软件复杂度的继续提高, 如何有效地利用多核技术, 对于多核平台上的应用程序员来说是个首要问题。客户端应用程序开发人员多年来一直停留在单线程世界, 生产所谓的“顺序软件”, 但在多核计算机系统中, 多个进程和线程可以真正地并行运行, 而不是像在单处理器系统中那样轮流地在CPU上运行, 这样导致原有的单个程序运行速度并不能得到提高, 要提高单个程序的运行性能, 需要重新设计原有程序, 将单个计算任务分解成多个并行的子任务, 让这些子任务分别在不同的处理器核上运行。这样, 需要采用不同的程序设计手段。随着多核时代的到来, 并行程序设计将成为软件行业的必备知识和技能。
2 OpenMP
OpenMP是一种面向共享内存以及分布式共享内存的多处理器多线程并行编程语言, OpenMP标准形成于1997年, 它是一种API, 用于编写可移植的多线程应用程序。OpenMP程序设计模型提供了一组与平台无关的编译指令、指导命令、函数调用和环境变量, 可以显式地指导编译器如何以及何时利用应用程序中的并行性。对于很多循环来说, 都可以在其开始之前插入一条编译指导, 使其以多线程执行, 开发人员不需要关心实现细节, 这是编译器和OpenMP线程库的工作, 开发人员只需要认真考虑哪些循环应该以多线程方式执行, 以及如何重构算法以便在多核处理器上获得更好的性能等问题。
OpenMP执行模型采用分叉-合并的方式。程序开始是以一个单进程运行, 称为执行的主线程。主线程顺序运行到第一个并行块结构时就生成一个线程组, 原来的主线程成为线程组的主线程。程序中被并行块包围起来的所有语句在线程组中并行执行, 一直到并行块执行完后, 线程组中的线程中止, 而主线程继续执行。一个程序中可以定义任意数目的并行块, 因此, 在一个程序的执行中可以分叉、合并若干次。
3 OpenMP指令和语法
OpenMP通过编译指导语句来显式的指导并行化, 编译指导语句的含义是在编译器编译程序时, 会识别特定的注释, 而这些特定的注释就包含着OpenMP程序的一些语义, 在一个无法识别OpenMP语义的普通编译器中, 会将这些特定的注释当作是普通的注释而被忽略, 这种性质带来的好处是程序员可以用同一份代码来编写串行或者并行程序, 或在把串行程序改编成并行程序的时候, 保持串行源代码部分不变, 从而极大地方便程序编写人员。
3.1 OpenMP指令格式
OpenMP的指令格式为:
#pragma omp directive-name[clause[[, ]clause]...]
OpenMP的所有编译指导语句以#pragma omp开始, 后面跟着具体的功能指令, 其中directive部分就包含了具体的编译指导语句, 包括parallel、for、parallel for、section、sections、single、master、critical、flush、ordered和atomic。这些编译指导语句或者用来分配任务, 或者用来同步。后面的可选字句clause给出了相应的编译指导语句的参数, 字句可以影响到编译指导语句的具体行为, 每一个编译指导语句都有一系列适合它的子句, 其中有5个编译指导语句 (master, critical, flush, ordered、atomic) 不能跟相应的子句。
3.2 循环并行化
对于大量的科学计算程序来说, 循环计算通常占有很大的比例, 对循环进行并行化处理可以大大提高应用程序的运行效率, 因此循环并行化在OpenMP应用程序中是一个相对独立且非常重要的组成部分。循环并行化语句的编译指导语句格式如下:
使用这个编译指导语句能将for循环中的工作分配到一个线程组中, 而线程组中的每一个线程将完成循环中的一部分内容。编译指导语句的功能区域一直延伸到for循环语句的结束部分。编译指导语句后面的子句 (clause) 用来控制编译指导语句的具体行为。例如:
在上面的代码中, 编译指导语句会将for循环中的工作分配到一个线程组中, 编译指导语句的作用范围直到for循环结束部分。
并不是所有的循环都可以并行化, 使用OpenMP对循环并行化有一定的限制:
(1) for循环语句必须明确循环次数, 循环变量必须为整数, 循环操作符必须是>, <, >=, <=。
(2) 循环语句块必须是单出口与单入口, 循环过程中不能使用break、goto、return语句, 但可以使用continue, exit。
3.3 迭代相关
为了保证对一个循环进行正确的并行化操作, 必须要保证数据两次循环之间不存在数据相关性, 数据相关性又称为“数据竞争”, 当两个线程对同一个变量进行操作, 并且一个操作为写操作时, 就说明这两个线程存在数据竞争。此时, 读出的数据不一定就是前一次写操作的数据, 而写入的数据也可能不是程序所需要的, 为了将一个循环并行化, 且不影响程序的正确性, 需要仔细检查程序, 使程序在并行化后, 两个线程之间不能够出现数据竞争。
上面的代码中, 循环k中S1对存储单元x[k]进行写操作, 而k+1中S2读取该单元, 这样就产生了数据相关, 多线程代码将不能得到正确结果, 要解决此问题可以将循环重写:
上面代码段使用循环分块技术创建了无循环迭代相关的循环m, 并且预先计算出x[49]和y[49]的初值, 这样就可以正确地将循环并行化了。因此, 在并行化的过程中, 必须仔细分析循环之间的数据相关性, 通过改写程序来消除数据相关。
3.4 数据共享
在多线程程序中, 确定哪些数据需要被共享, 哪些数据为私有数据是非常重要的, 这对程序的正确性有很大的影响。在使用OpenMP时, 开发人员应该告诉编译器哪一片存储区域应当在多个线程间共享, 哪一片区域应该保持私有。当某存储单元被标识为共享, 那么所有线程都能够访问该单元。但是, 如果某存储单元被标识为私有, 那么每个线程都拥有该变量的一个副本, 可以私有地访问。当循环退出执行后, 这些私有副本将变成未定义状态。
OpenMP使用数据作用域子句来指定变量的共享属性, 分别是shared、private、firstprivate和lastprivate。
(1) shared子句, 显式地定义一个变量的作用域是共享的。
(2) private子句, 显式地定义一个变量的作用域是私有的。
(3) firstprivate和lastprivate子句, 分别对私有变量进行初始化操作和终结操作, firstprivate将串行的变量值复制到同名的私有变量中, 且在每一个线程开始执行的时候初始化一次。而lastprivate则将并行执行中的最后一次循环的私有变量值复制到同名的串行变量中。
3.5 使用规约
规约操作是应用程序中经常出现的, 即将一个二元运算符应用在一个变量和另外一个值上, 并把结果保存在原变量中, OpenMP提供了reduction子句, 可以有效地合并循环中关于一个或多个变量的规约操作, 下面代码给出了对“+”的规约操作:
使用了reduction子句后, 编译器会为每个线程创建变量sum的私有副本。当循环完成后, 它将这些值加在一起并把结果放到原始变量sum中。并不是所有操作都能使用规约操作, 详细内容可以参考OpenMP规范。
4 编程实例
下面使用一个简单的计算程序来说明使用OpenMP并行化的效果, 编译环境使用VC2005, 新建一个控制台应用程序, 选择支持MFC, 为了使项目支持OpenMP程序的编译和链接, 需要通过配置项目属性打开OpenMP的支持, 如图1所示。
程序代码如下:
执行结果见图2。
将Sum函数中的#pragma omp parallel for reduction (+:result) 注释掉, 再次执行, 结果见图3。
可以看到, 使用OpenMP编译指导的执行时间比不使用的要提高了一倍, 图4显示了两种执行过程CPU的利用率, 使用了OpenMP编译指导后, CPU的利用率达到了100%, CPU的两个核都被使用, 而不使用OpenMP的执行过程只使用了51%的CPU资源, 没有充分发挥双核的优势。
5 总结
介绍了使用OpenMP进行多核程序设计的方法, 并通过一个实例程序证明了使用OpenMP编译指导后程序的执行效率有显著的提高。限于篇幅, 文中只介绍了for循环的并行化编程方法, 关于OpenMP更多的使用方法, 请参考OpenMp的使用规范。
参考文献
[1]OpenMP.C and C++Application Program Interface, Version2.0March2002.
多路高速并行信号光传输单元设计 篇7
通信系统的重要组成部分之一是传输系统,而现代信息高速公路的主要传输手段是光纤传输,其特点是高带宽和高可靠性、低损耗[1]。按其传输的距离可以分为长距离、中距离、短距离三类[2]。超过40公里的传输为长距离骨干网传输(Long Haul Reach),2公里到40公里的范围称为中等距离传输(Intermediate Reach),600米到2公里的距离一般称为短距离传输(Short Reach)[3]。本文将现场可编程门阵列(Field-Programmable Gate Array,FPGA)、数字技术、光纤传输技术相结合研制一种多路高速并行信号光传输单元。
多路高速并行信号光传输单元以FPGA、光收发模块为核心,辅以时钟电路、电源电路、存储器。在FPGA中对串行差分高速光信号进行并行化,传输到并行接口;反之将并行接口电信号串行化,形成高速差分光信号。其整体框图如图1所示。文章将对整个设计进行详细阐述如下。
1 光信号接口电路设计
光信号接口电路的设计可以采用3种方式实现,第1种是采用分立元件[4];第2种是基于激光器、光电检测器,为它们设计驱动电路和放大电路等[5];第3种是采用集成光收发模块。前2种虽然成本低于第3种,但是设计时要要考虑的射频电路和分布参数设计技术在2.5G的速率下一般应用设计者还是难以做到。而且现有众多厂家提供高性能的光收发模块,如飞通、恒宝通、安捷伦公司等。故在文中采用第3种方式,只需重点考虑光信号接口电路与光电介质转换芯片的匹配问题。
设计中采用飞通公司生产的PT7323-61-1 T型S F F光收发器模块。其传输速度为O C-4 8(2488.32Mbit/s,STM-16),工作波长为1310nm只需单+3.3V直流供电即可工作。它是一种高性能、高性价比模块。可以应用在电信和数据通信的领域中,所有版本都符合SONET/SDH建议。发射机部分集成了MQW-FP和驱动IC与温度补偿和自动功率控制电路。接收部分将一个高效的铟镓砷PIN光电二极管[6,7]和宽动态范围、增益可以自动控制的跨阻放大器集成在一起。采用LVPECL数据接口简化了外部电路连接接口。设计为带良好EMI屏蔽金属壳的多源2×5小型化封装。光收发器具有优良的抗干扰性和可靠性。
其中一路2.5G光信号接口电路如图2所示。发送数据接口TD+、TD-之间接100欧匹配电阻R4。TXDIS管脚接LVTTL低电平使能光发送,光模块发送部分接收来自光电介质转换芯片的高速串行数据TD+、TD-,并对光模块发送部分的激光器进行调制,使之发送出激光。接收数据接口RD+、RD-所接下拉电阻R1、R2为130欧匹配电阻。当光模块接收部分检测到光信号输入并将之转变成高速差分串行数据RD+、RD-,同时SD1“信号检测”信号呈现为LVTTL低电平送给FPGA做相关控制用。当光模块接收部分没有检测到光信号输入,因此高速差分串行数据RD+、RD-端口无输出且SD1“信号检测”信号为LVTTL高电平。数据接口RD+、RD-;TD+、TD-为LVPECL接口。此外还对电源进行了特殊处理,即两个光模块的收发电源均有∏型滤波器,以便将收发隔离、模块隔离。光模块的屏蔽壳也应接到电源地上,才能起到屏蔽作用。
2 Rocket IO接口电路设计
光收发器电路与FGPA相连。众多厂商能提供千FPGA芯片,比如Xilinx、Altera等。一般的设计中采用FPGA+串并变换芯片+时钟数据恢复电路(Clock and Data Recovery,CDR)方案[8]。为了简化硬件设计,文章采用具有高速CDR和PLL功能的XC2VP7[9]。
XC2VP7是Xilinx公司基于Virex-II FPGA平台技术的一款高性能的FPGA解决方案。其特性有:灵活的逻辑资源,多达11088个逻辑单元;基于SRAM的在线配置;积极的互连技术;Select RAM分级存储器体系,44个18Kb块,可达792Kb存储容量;44个专用的18-bit x 18-bit乘法器块;高性能时钟管理电路;独特的Select IO技术,具有XCITE数控阻抗;1个IBM POWERPC RISC处理器;具有8个嵌入式数G收发器Rocket IO。
在设计主要是使用了数G收发器Rocket IO来进行高速2.5G光信号的串并变换以及逆变换。数G收发器Rocket IO的特点如下:串行变换及解串变换;单片时钟合成和恢复;兼容3.1875 Gb/s XAUI,Infiniband,PCI Express,Aurora,SXI-5(SFI-5,SPI-5),和OC-48协议标准;可选8/16/32位数据接口(设计中采用8位数据接口);在通道旁路时可做为8B/10B编译码器;支持通道绑定(在片上倾斜校正和通道到通道对齐的弹性缓冲器);接收器时钟恢复容忍度可达75非过渡位;50Ω/75Ω可选在片发送和接收终端;可编程的逗号检测和字对齐;通过插入或删除字符来进行速率匹配;自动锁定到参考功能;自持可编程预加重;可以内部环回;可选发送和接收数据反转(在收发硬件设计反转错误时用来纠正错误);支持CRC。
其中一路2.5 G收发器R o c k e t I O接口电路如图3所示。数据接口T X N P A D 9、TXPPAD9;RXNPAD9、RXPPAD9为CML接口。由于在图2中TD+、TD-,RD+、RD-已经做了50Ω阻抗匹配,因此可以直流耦合。相互连接关系如下:TXNPAD9接TD1-、RXPPAD9接TD1+、RXNPAD9接RD1-、TXPPAD9接RD1+。需要提供4路电源:AVCCAUXRX9(接收电路2.5V模拟电源)、AVCCAUXTX9(发送电路2.5V模拟电源)、VTRXPAD9(接收终端1.7V电源)、VTTXPAD(发送终端2.5V电源),4路电源分别采用磁珠L11、L6、L8、L12隔离。
3 时钟电路设计
每个Rocket IO收发器实例需要输入八个时钟。REFCLK和BREFCLK是外部源产生的参考时钟。参考时钟在FPGA端口处表现为差分输入。这些参考时钟连接到Rocket IO数G收发器的REFCLK或BREFCLK端口。为了保证Rocket IO数G收发器内部的发送PLL和接收PLL的正常工作,参考时钟是不可缺少。其余6个时钟可由REFCLK和BREFCLK通过DCM或BUFG产生。在本设计中我们只用到BREFCLK,频率为106.25MHz。串口发送速率为2.125GHz。对应FPGA的IO端口为GCLK4S(FOUT01)、GCLK5P(NFOUT01)。
Rocket IO收发器实例的参考时钟设计如图4所示。由高速差分LVDS频率合成器ICS8442产生。频率合成器使用25MHz的晶体,其谐振电容C57、C60为18p F、22p F。只要将M4、M0、N1设置为高电平,将M2、M3、M5-M8、N0设置为低电平,就可以从管脚FOUT0、NFOUT0输出106.25MHz差分时钟信号,连接到GCLK4S(FOUT01)、GCLK5P(NFOUT01)。由于配置脚(除M5之外)默认为下拉,故在配置为低电平时M5脚必须接到地。由于ICS8442芯片的高速、低功耗和低工作电压,导致其噪声容限低,对电源的纹波、瞬态响应性能、时钟源的稳定性和电源监控可靠性等诸多方面也提出了更高的要求。因此,为了提高系统的可靠性,并行载入电路(n P_LOAD)没有采用简单的阻容复位电路而是采用了专用复位芯片IMPS11。注意的是未使用的FOUT1、NFOUT1必须接100欧终端匹配电阻。
并行传输接口所需的100MHz差分时钟(时钟电路一)也是由一片ICS8442产生。在图4的基础上将M0设置为低电平,即悬空。产生的差分时钟信号FOUT02连接到FPGA的GCLK0S、NFOUT02连接到GCLK1P。再一分四作为并行数据接口的发送差分时钟。
4 并行传输接口设计
并行传输接口是异步FIFO接口,采用8位差分数据宽度,工作频率为100MHz。电路如图5所示。
采用Samtec的0.5mm高速插头QTH150,在接口为差分对工作频率可达1GHz。在本设计中,工作频率为100MHz。接收FIFO包含的信号线有时钟RX_CLK、复位信号RX_RST、满标志RX_FULL、空标志RX_EMPTY、读使能RX_RDEN、数据RX_DATA0-7、接收有效标志RX_VALID。发送FIFO包含的信号线有时钟TX_CLK、复位信号TX_RST、写使能TX_WDEN、数据TX_DATA0-7。各信号线名称中的Pxx表示是第xx对差分信号。
5 结束语
在完成上述的主体电路设计后,作者还对其配套存储电路、电源电路进行了设计。最后进行了八层高速PCB设计来验证原理设计。文中设计的多路高速并行信号光传输单元光接口端采用双LC连接器,外接工作波长为1310nm的单模光纤,传输距离可以达到2km,速率为2.5G。4路8根9/125μm光纤通过MPO连接器转变成8芯带状光缆进行传输。MPO连接器的插入损耗为5d B。
经测试,设计的多路高速并行信号光传输单元各项性能指标良好,可以广泛应用于光纤通道中,速率可达2.12Gbps。
摘要：光传输单元应用广泛,作者在文章中提出了基于XC2VP7、结合PT7323-61-1T的设计方案,并对各部分电路设计做了详细的阐述和分析,最后进行了PCB设计。测试结果表明,设计达到预期目标、性能稳定,可以广泛应用于光纤通道中,速率可达2.12Gbps。
关键词：光接口,RocketIO数G收发器,时钟,异步FIFO
参考文献
[1]雷晓荃.甚短距离光传输VSR4-3.0系统转换器集成电路的设计[D].天津大学,2006.
[2]贺传峰.基于FPGA的甚短距离高速并行光传输系统研究[D].天津大学,2005.
[3]赵玲玲.基于FPGA的10Gb/s光传输系统设计[D].中国科学院研究所学院,2010.
[4]夏飞,游佰强.光收发模块分立元件实现方法探讨[J].光通信技术,2004,28(4):22-24.
[5]彭涛,郭峰.高速光收发模块的技术分析与设计[J].浙江万里学院学报,2007,20(2):75-78.
[6]刘增基,周洋溢,胡辽林,周绮丽.光纤通信[M].西安:西安电子科技大学,2001:59-62.
[7]David G.Cunningham,William G.Lane[著]韩松,何道君,邓迎春,等译.组网用网:千兆位以太网组网技术[M].北京:电子工业出版社,2001:154-155.
[8]王晓明,王志功,苗澎,黄颋,胡艳.10Gbit/s甚短距离并行光传输模块研究[J].电路与系统学报,2004,9(4):1-4,137.