数字中频信号（精选7篇）
数字中频信号 篇1
0 引 言
随着微电子技术、计算机技术和数字信号处理技术的迅速发展,无线通信技术也取得了空前的发展,无线通信系统中数字化体制逐渐取代模拟体制,无线通信的功能也由用复杂的硬件转变为用灵活的软件完成,因此产生了软件无线电技术。
软件无线电的核心思想是构建一个标准化、模块化的通用硬件平台,将各种通信功能,如工作频段、调制解调类型、数据格式、加密模式和通信协议等用软件来完成。并使高速宽带A/D和D/A转换器尽可能地靠近天线,以研制出具有高度灵活性、开放性的新一代无线通信系统,即把高速DSP芯片、通用CPU芯片或高速FPGA芯片作为无线通信系统硬件平台的核心数字信号处理器,将尽可能多的通信功能用软件来完成。目前可以实现的软件无线电系统大都在中频(IF)范围内进行数字化,在基带内使用通用数字信号处理器来完成数字信号处理的。而雷达中频信号数字化位于雷达信号处理系统的最前端,其实时性和精度直接影响雷达的工作性能。现代高性能雷达信号处理技术的发展对雷达接收通道的要求越来越高,其中的关键技术之一就是对模拟带通信号进行相干检波,得到相互正交的双路信号。它保留了信号复包络的所有信息(幅度、相位等),因而在雷达、声纳、通讯及仪器仪表等电子系统中得到了广泛的应用[1]。
1 中频数字化系统硬件设计
整个雷达信号处理流程如下:首先对来自接收机的中频信号进行A/D采样转换,经过符号校正、直流抑制后,进行数字正交处理,形成I、Q正交数字视频信号;然后通过LVDS总线将已处理的数字视频信号传至后续板进行频域脉冲压缩、恒虚警处理、多电平检测以及多目标累积等;最后通过自适应动目标显示(AMTI)、自适应动目标检测(AMTD)或脉冲多普勒(PD)技术来确定目标信息。
中频后的信号处理主要包括高速数据采集,数字下变频及DSP基带处理三部分,本文吸取了软件无线电的思想,采用可编程逻辑器件设计了基于LVDS总线拓扑结构的中频数字化方案。该方案采用通用化设计,电路功能灵活、集成度高,同时考虑到系统升级的需要,硬件资源留有一定的余量。中频数字化的主要任务是将各种调制信号从中频变换到基带,这部分设计主要包括信号采集电路设计、中频数字化电路设计、逻辑控制电路设计和系统自检电路设计。具体的实现框图如图1所示。
其中,FPGA采用Altera公司的EP2C20F484I8,主要用来实现中频信号数字化算法,包括直流抑制、数字正交、数据组帧及传输等;配置芯片/数据库选用Altera公司的专用配置芯片EPCS64,兼做自检数据库用来存放雷达自检数据;DSP采用TI公司的TMS320LF2407A,主要负责与上位机之间的数据通讯
以及与FPGA之间的数据交换,并通过SPI口完成对自检数据库的加载和读取。
1.1 信号采集电路设计
信号采集电路一般由放大器、抗混叠滤波器、A/D转换器、时钟、输出接口等组成。此电路主要由运算放大器AD8056、匹配滤波电路和模/数转换器AD9240组成,负责完成中频数据的采集工作[2]。ADuM1400是数字隔离器,主要用来隔离模拟干扰并进行电平匹配(将A/D转换器的CMOS电平输出转换为FPGA可兼容的LVTTL电平)。滤波电路是一个由LC电路组成的低通滤波网络,对输入信号进行前置抗混叠滤波。由于采用双通道运算放大器做前级电压放大,因此能有效抑制中频信号上的电压纹波以及加载在中频信号上的信道噪声。
1.2 中频数字化电路设计
数字下变频是中频数字化处理的核心,该部分采用Altera公司的基于90纳米SRAM工艺查找表结构的CycloneII系列可编程逻辑器件EP2C20F484I8来完成。FPGA中频数字化原理图如图2所示[3]。当系统进行自检时,输入FPGA的是来自自检数据库EPCS64中预存的雷达自检数据;当系统正常工作时,输入FPGA的是来自A/D采样的雷达回波数据。A/D是14位二进制原码输出,经过符号校正(将最高位反号后即可变为二进制偏移码)后,送入FPGA进行直流抑制,直流抑制是为了减少接收机和A/D采样电路中可能存在的直流漂移对信号处理的影响。直流抑制后的信号可以认为是雷达回波的原始信号,经过六阶Bessel内插滤波并加入校验码后,即可形成I、Q双路视频数据。
1.3 逻辑控制电路设计
雷达信号处理可通过控制板和录取终端来设置信号处理各种参数和对信号处理进行管理和控制。控制面板采用琴键方式对信号处理进行参数的设置和控制,录取终端通过CAN总线对信号处理进行STC编辑、选择和背景视频的设置和控制。
整个系统的工作流程如下:系统上电后,管理DSP首先与FPGA通讯,检测FPGA是否工作正常。FPGA正常后,DSP和FPGA一起逐一对外部SRAM和内部SRAM进行检测;之后,管理DSP通过内部通讯总线与其他插件的管理DSP建立连接,并以此检测其他插件的管理DSP是否正常,然后逐一询问每个插件的BIT(相当于系统中各个板卡的ID号)情况,最后将所有插件的检测结果上报到外部CAN总线,管理DSP是否正常由上位机进行检测。自检数据监视电路可以监视通过LVDS数据总线传过来的其他插件的监视数据,实现集中监视功能。监视数据的切换由插件之间的管理DSP通讯实现。
本系统中,工控机(上位机)通过CAN总线对系统工作模式以及状态参数等进行现场重构,DSP作为控制芯片主要负责与上位机之间的数据通讯以及与FPGA之间的数据交换,并通过SPI口完成对自检数据库的加载和读取。 本方案选用TI公司的16位定点DSP TMS320LF2407A作为控制管理芯片,LF240xA系列芯片采用高性能静态CMOS技术,提供低成本、低功耗、高性能的处理能力。此外,该系列DSP控制器将实时处理能力和控制器外设功能集于一身,为控制系统提供了一个理想的解决方案。
1.4 系统自检电路设计
系统具有完善的自检功能,系统有自检时钟和自检数据库,通过上位机工作状态参数设置来实现工作状态和系统自检之间的转换。当系统转换为自检状态时,系统利用自检数据库,通过改变分机面板上的按键改变监视口的波形输出,比较输出波形与标准波形来检测插件的工作是否正常。
FPGA送出的自检数据通过数字隔离器ADuM1400进行电平匹配(将FPGA输出的LVTTL电平转换为D/A转换器可兼容的CMOS电平)后,通过D/A转换器AD9752将模拟数据送入示波器,将示波器上观测到的波形与标准波形相比较,即可很容易的检测插件的工作状态。
2 中频数字化系统软件实现
2.1 基于FPGA的中频数字化软件设计
FPGA选用的Altera公司的CycloneII系列的芯片,因此选用该公司的QuartusII 6.1集成设计工具,它集成了整个开发流程所需的各种工具,还可以直接调用第三方开发的各种仿真、综合工具。支持多种输入方式,包括原理图输入、VHDL/Verilog硬件描述语言输入和状态机输入等,提供大量的IP核,提供测试激励生成工具等。
在系统设计过程中,采用自顶向下的设计方法,从系统的总体要求出发,由上至下地逐步将设计内容细化,最后完成系统硬件的总体设计。
采用原理图与VHDL语言混合编程的方法编写FPGA程序。FPGA主要用来实现中频信号数字化算法,FPGA中频数字化程序主要包括直流抑制、数字正交、数据组帧及LVDS总线传输等。
为减少接收机和A/D采样电路中可能存在的直流漂移对信号处理的影响,本系统在设计中增加了直流抑制电路。直流抑制的设计思路是:在直流抑制使能信号sltSNE控制下将512个数据的累加, 并在sltSNE上升沿清零,通过锁存器(sltSNE为锁存脉冲)和D触发器实现数据延时对齐,并计算直流漂移的数值。在第4个同步接收周期到来之后,将接收到的数据减去上个周期计算所得的直流漂移值即可完成直流漂移的修正。数字正交采用六阶Bessel插值法,插值前须经过符号校正。处理时只对经过符号校正的奇次采样值进行插值运算,偶次采样值经符号校正和延迟对齐后直接输出。
2.2 基于DSP的逻辑控制软件设计
工控机(上位机)通过CAN总线对系统工作模式以及状态参数进行现场重构,DSP主要负责与上位机之间的数据通讯以及与FPGA之间的数据交换,并通过SPI口完成对自检数据库的加载和读取。DSP作为控制芯片主要负责与上位机之间的数据通讯以及与FPGA之间的数据交换,并通过SPI口完成对自检数据库的加载和读取。其工作流程如图3所示。
当DSP上电复位后,首先完成系统的初始化,包括I/O口参数设置(I/O口复用方式、数据和方向控制等)、SPI口参数设置(方式选择、数据宽度、波特率等)、CAN邮箱参数设置(邮箱对象选择、标识符设置、波特率等)以及片内资源分配等。当CAN总线上出现数据流后,判断数据流的类型,以查询或中断的方式与主机进行通讯,保存现场后转入相应的子程序,子程序执行完毕后跳入主程序并恢复现场。
3 结束语
整个系统采用通用化的模块设计,增大了系统的灵活性,可根据系统的不同要求,在不对硬件电路作任何改动的情况下,设计出满足不同指标要求的系统结构。最后,在各自的开发平台上进行了系统的软件设计和仿真,中频信号数字化后幅度一致性在±0.2 dB之间,相位正交性在90°±0.5°之间,达到了系统的预期设计指标。 在本设计中,也有一些地方需要改进,可使系统性能进一步提高。
从工程实践经验来看,基于FPGA+DSP的硬件平台构架灵活、接口方便、功能互补、相辅相成,非常适合于信号处理和无线通信等领域,是未来的发展方向。FPGA作为信号处理算法实现的有力工具,其高速性、灵活性、集成性和通用性在电子和通信领域的应用将会越发深远,前景让人拭目以待。
参考文献
[1]丁鹭飞,耿富录.雷达原理[M].3版.西安:西安电子科技大学出版社,2003.
[2]曾涛,龙腾,王洪波.一种准连续波雷达中频采样的新方法[J].现代雷达,1999,25(2):94-98.
[3]任晓宇.中频正交采样理论及其ASIC设计实现[D].西安:西安电子科技大学,1999.
数字中频信号 篇2
关键词：ICS554采集卡,室内GPS信号,PCI总线,天线
GPS信号在室内传播时遭受到严重多路径和信道衰落的影响。为了实现对室内信道衰落等特性的建模,首先要解决的是采集室内原始GPS信号的问题。室内GPS信号极其微弱,以GPS IIR-M型卫星为例,GPS的C/A码到达地面的最小信号功率为-158.5 dB·W[1]。文献[2]也提到,在室内定位需要捕获-160～-200 dB·W范围内的GPS信号。为了完成后续室内信道测量,单独采集如此微弱的室内GPS信号,需要设计极为复杂的捕获算法。文献[3]中提到,GPS接收机差分相干捕获算法在不需辅助数据的情况下能在200 ms内捕获到-177 dB·W的GPS信号,但该算法也有一定的错误捕获概率。为达到实时无误采集处理室内GPS微弱信号的目的,本文提出增加一路室外GPS参考信号辅助捕获跟踪室内GPS信号的方案。室内和室外的GPS原始数据被同步采集和处理,室外参考信号处理得到的捕获和跟踪数据可以向室内信号提供误差较小的近似载波多普勒、码相位等相关参数,另外加上对导航电文的剥离,可以突破相干捕获算法积分时间不超过20 ms的累加限制,非常有利于室内GPS微弱信号的采集与处理。
1 系统总体构架
整个采集系统由射频信号接收、中频数字化处理以及PCI传输三部分组成。卫星信号由天线接收下来后,经射频信号接收单元降频、放大、去噪,传输到中频数字化处理单元采样转化为数字信号,然后由FPGA模块解调、下变频到基带,最后数据经PCI总线传输到PC机进行频谱分析、建模仿真等。如图1。
1.1 射频信号接收单元
如图2所示,天线接收到GPS卫星信号,经过射频信号调整、下变频混频以及中频信号滤波放大,GPS L1信号频率由1 575.42 MHz下变频到中频,再经过低通滤波就进入中频数字化处理阶段。GPS接收机中各级电路内部噪声对级联后总噪声系数的影响各有不同,但级数越靠前对总噪声系数影响就越大,总噪声系数主要取决于最前面几级电路的噪声系数,因此前置滤波器在L1信号1 575.41 MHz频率附近至少应保证C/A 码的2 MHz频谱位于滤波器的通带内,以保证信号的完整性,并且滤波器的通带响应该平稳以保证信号的稳定性。因此,前置滤波器需要选择具有低噪声特点的带通滤波器滤除带外噪声。声表面波带通滤波器(BPF),通带响应平稳,并且通带边缘陡峭,对于处理微弱GPS信号,可以滤除GPS波段之外的各种干扰和噪声。
1.2 中频数字化处理单元
根据GPS信号室内传播特性,本文设计了基于ICS554采集卡的室内GPS中频信号数字化采集平台。ICS554采集卡是具有PCI总线接口的四通道高速数据采集卡,如图3,可以同时对四路模拟信号进行14 bit精度, 30—80MSPS采样速率的采样处理。采样时钟可以由内部或外部提供。对于原始采样数据,用户可以选择是否利用卡上的可编程逻辑资源进行处理。原始数据或者处理后的数据可以通过64 bit/66 MHz的PCI总线传输到PC机。
本文采集平台主要借助了ICS554中AD6645、FPGA以及FIFO功能模块,在充分发挥采集卡本身硬件的同时,增强了伪码解算、跟踪以及信号解调等设计的灵活性。如图4所示。
1.2.1 AD6645的结构和特点
AD6645是一款具有14位精度、4 通道以及每通道最大采样率高达105 MHz的A/D转换芯片,是当前用于中频数字处理的优选器件。采用3级子区式转换结构,这种设计的好处是既保证了转换的精度和速度,又实现了较小的功耗和封装尺寸。输入信号带宽可达50 kHz～200 MHz;双音无杂散动态范围(SFDR)为 100 dB;典型的信噪比74.5 dB;工作带宽270 MHz;数字输出可工作在3.3 V电源上,方便与数字ASIC接口;数字采样输出为二进制补码格式等。AD6645的信号输入方式采用两路差分输入,可实现采样部分与FPGA相结合,而采样频率由外部时钟控制。AD前端驱动目的是使采样信号参考电平与AD6645的模拟信号输入参考电平达到一致。AD前端驱动、采样处理及FPGA关系如图5所示[4]。
1.2.2 FPGA中实现的功能和优化设计
在XILINX公司的ISE9.1开发环境中,选用顶层设计方式,通过verilog语言编写FPGA内部程序,完成正交数字下变频,数字低通滤波以及PCI总线配置等设计和优化,最终实现下变频到基带的信号被送入终端处理PC机中。
1.2.2.1 正交数字下变频(QDDC)
基于正交混频的数字下变频器与模拟下变频器类似,包括数字混频器、数字控制振荡器(NCO)和抽取滤波器3部分(如图6)。从A/D转换器中输出的数字中频信号与本地NCO产生的正弦/余弦信号相乘,相乘结果分为I、Q两路信号。两路信号分别经过抗混叠滤波以及数字抽取,数据流速率降低为基带的信号输出到FIFO。通过配置PCI总线,调整基带数据输出格式,如并行/串行、实数型/复数型、定点/浮点等。
实验模拟信号中频频率18.414 MHz,带宽10 M,采用100 MHz采样,经过正交数字下变频到基带,经数字抽取到10 MHz。C/A码信号频谱主峰宽只有2.046 MHz,数字采样率最终选用10 MHz,是为了保留更多有用信息,提高频率分辨率,利于观察多路径的影响。
1.2.2.2 数字低通滤波器
数字低通滤波能提高信噪比,抑止杂波和镜像频谱。数字低通滤波器采用等波纹最佳一致逼近法设计。根据要求设计的FIR低通滤波器如图7所示。
滤波器的指标如下:
通带:BW=5 MHz ;过渡带:3 MHz;
阻带衰减:≥-50 dB;滤波器阶数:64阶。
1.3 PCI传输单元
PCI总线是一种即插即用的高性能总线标准,支持线性突发模式,速度快,存取延误极小,能独立于CPU同步工作,在高性能计算机和外围设备中得到了广泛的应用。本文中的PCI传输单元采用PCI驱动芯片QL5064,它是ICS554上一款支持64位66 M总线标准的PCI桥芯片,符合PCI v2.2规范,其最大突发传输速率可达528 Mbps。PCI核由控制器和FIFO组成,可实现零等待的突发传输以及本地总线时钟和PCI总线时钟的异步操作,支持主模式、从模式和DMA传输三种模式。FPGA处理后的基带数据先传输到缓存FIFO中,缓存FIFO大小为64 K×72 bit。待缓存FIFO写满后发出中断给PC机程序,pc机程序接收到FIFO的满中断就开始以DMA数据传输模式传输数据,DMA设置传输数据大小也为64 K×72 bit。当数据传输完毕时停止DMA传输,FPGA检测到FIFO空信号后又继续读取64 K×72 bit的数据存入缓存FIFO,重复之前的操作直到PC机读完FPGA中所有数据,PC机程序停止读操作。
我们使用微软公司的程序编程软件VC2005,通过应用程序接口(API)来控制和访问硬件,达到读取数据的目的。ICS公司对应用程序接口做了性能优化,提供了“ICS554Api.h”的头文件以及软硬件开发常用的功能代码,有效加强了开发和调试代码的能力。PC机程序首先通过调用Win32 函数CreateFile( )来获得ICS554采集卡驱动程序的句柄hDevice,然后用Win32函数中ics554LocalControlSet (hDevice)等函数来提交板卡I/O 控制代码和相关输入输出缓冲区到驱动程序。
2 数据存储与实验仿真
因为PCI总线的传输速率和电脑硬盘读写速率不匹配,为实现实时采集,不间断读写,PC机读操作程序采用了乒乓操作的方法[5]。如图5所示。乒乓操作的特点是 “输入数据选择单元”和“输出数据选择单元”按乒乓节拍互相配合,将经过缓冲的数据流不间断输送到“数据处理单元”进行运算与处理。通过观察输入输出两端的数据流,发现读、写数据都是连续不断的,因此非常适合对数据流进行流水线式处理,基本实现数据的无缝缓冲与流畅处理。
任意截取1 ms实验数据在matlab中进行仿真。图9为运用非相关累计捕获算法累计10次捕获到的GPS PRN为29的卫星室内外信号图。从图中可以看出,室内GPS信号被有效捕获。
3 结论
实际实验中,室外参考天线距离室内天线不超过30 m,这样做是尽可能保证GPS信号到达室内外两路天线时室外空间传播阶段带来的时延和多普勒相同。在利用室外参考天线确保室内GPS信号捕获的前提下,剥离室外影响因素利于后续只针对室内信号传播特性的信道建模。 相对于室外环境,室内环境下GPS信号传播规律较难描述,现有的GPS信道模型主要针对的是室外环境,真正适合室内环境的GPS信道模型尚未成熟。本文提出的室内GPS中频信号数字化采集方案,实现了实时、连续采集室内GPS原始信号的目标,满足了室内信道测量与建模对原始数据的要求,也为今后研究室内GPS信号的捕获、跟踪和解调算法等打下了坚实基础。
参考文献
[1] IS-GPS-200D Navstar Global Positioning System Interface Specifica-tion:Navstar GPS space egment/navigation user interface.NavstarGPS Joint Program Office,July 2004
[2] Peterson B B,Bruckner D,Heye S.Measuring GPS signals indoorsProceedings of the 10th International Technical Meeting of the Satel-lite Division of The Institute of Navigation(ION GPS 1997),KansasCity,MO,1997:615—624
[3]巴晓辉,李金海,陈杰.不需辅助信息的室内GPS信号捕获算法.电子技术应用,2006;32(9):130—132
[4]杨魁.基于AD6645的卫星信号接收处理单元的设计.电子技术,2007;34(9):118—118
软件GNSS中频信号模拟器 篇3
GNSS信号模拟器能够为研发和验证阶段的GNSS接收机提供精确可控和可复现的测试环境, 从而使接收机的研发效率得以保证。正在建设中的Galileo系统与传统的GPS系统相比具有许多新的设计, 其信号结构、电文格式等不断演进, 因而, 有关最新Galileo信号的硬件模拟器目前尚不可获得。另一个挑战在于设计支持Galileo系统与传统导航系统 (如GPS) 的组合 (又称兼容) GNSS信号模拟器, 用以支持相应的GNSS接收机的研发。
支持Galileo信号的模拟器要求十分灵活, 应具有易于更新与扩展的能力, 以最大限度地适应系统设计的变化, 而软件实现的信号模拟器则完全满足这种需求。软件模拟器仿真数字中频级GNSS信号, 而这种输出可直接馈入软件接收机。目前, GNSS软件接收机已成为卫星导航领域最活跃的技术发展方向之一, 而软件接收机核心算法的验证需要GNSS数字中频信号的支持。
本文面向GPS/Galileo组合系统, 探讨一个完整的软件GNSS中频信号模拟器的架构与实现。最后, 以功率谱初步验证这一信号模拟器所产生的GNSS信号, 包括GPS L1 C/A和Galileo E1 CBOC。
1软件GNSS中频信号模拟器架构
软件GNSS中频信号模拟器以Visual C++ 6.0为开发环境在PC平台上实现。模拟器提供图形用户界面 (GUI) 的控制方式, 便于用户实现参数配置、数据处理以及结果分析。
软件GNSS中频信号模拟器主要包括如下功能模块:
① GNSS (GPS/Galileo) 卫星星座仿真及导航电文生成:对于Galileo系统, 设计考虑了目前可获得的Galileo轨道参数, 由于没有有关轨道摄动的信息, 目前的轨道模型相对简单, 但系统已为此预留进一步扩展的接口, 而Galileo与GPS轨道平面的初始偏移量也是可配置的。对于GPS系统, 利用GPS星历与历书文件仿真GPS星座;
② 接收机动态轨迹生成:可由用户自定义参数化的运动轨迹, 亦可采用来自用户的动态轨迹数据文件;
③ 传播通道特性仿真:通道特性包括电离层误差、对流层误差、多径效应以及典型的干扰信号 (如单频干扰、扫频干扰、窄带压制干扰和宽带压制干扰) 。由于卫星所产生的误差, 如星钟误差, 同样经过信道引入接收机, 将此类误差模型包含在此模块[3];
④ GNSS (GPS/Galileo) 数字中频信号生成:这个模块目前提供以下数字中频信号:GPS L1 C/A, Galileo E1 CBOC, 对更多信号的支持易于在目前的平台上扩展实现。
软件GNSS中频信号模拟器的架构, 如图1所示。
1.1GPS/Galileo卫星星座仿真
GPS星座仿真实现基于GPS星历与历书文件, 即Rinex文件。从文件中获取星钟、星历和历书等参数, 对这些参数按照GPS空间段/用户接口规范[1]进行转换及格式编排, 生成下行导航电文。
由于Galileo系统仍处于研发阶段, 其星历与历书文件尚不可知, Galileo星座仿真实现基于目前已知的Galileo星座的轨道参数[2,3], 如轨道半长轴、轨道倾角、升交点经度和平近点角等, 对轨道参数按照现有的Galileo试验星 (GIOVE-A) 空间段/用户接口控制文件[2]进行转换及格式编排, 生成下行导航电文。
1.2接收机轨迹生成
支持用户通过文件配置生成参数化的复杂轨迹, 即认为任意轨迹可由N段匀加速直线运动和匀速圆周运动拟合而成, 用户可设置与修改轨迹的参数。
此外, 用户可使用预定义的轨迹, 即实测的多种载体 (如汽车、飞机和舰船等) 的运动轨迹, 以数据文件或数据库形式接入。
1.3传播通道特性仿真
1.3.1 电离层误差模型
电离层是GNSS用户的重要误差源之一。电离层和对流层的误差范围可比, 但电离层误差更难建模, 而且变化也更剧烈。
电离层对GNSS信号的影响有以下几方面:绝对测距误差、相对测距误差、距离变化率误差、折射、失真、幅度衰落和闪烁、相位闪烁。
目前模拟器采用了Klobuchar电离层模型[1], 同时为其他模型预留了接口。
1.3.2 对流层误差模型
对流层对GNSS信号的影响有以下几方面:衰落、闪烁和延迟。对流层延迟随对流层折射率而变, 而折射率取决于当地的温度、压力和相对湿度。
目前模拟器采用了Hopfield对流层模型[4], 同时为其他模型预留了接口。
1.3.3 卫星钟误差模型
模拟卫星钟误差, 基于如下事实:无论星载时钟具有多么高的精度, 时钟也会发生漂移。尽管卫星钟由地面站监控, 但某些残差依然存在。卫星钟差模型可采用如下星钟修正多项式[1]:
δti=a0+a1 (t-toc) +a2 (t-toc) 2+Δtr-tgd。 (1)
式中, δti为第i颗卫星的钟差修正量;t为卫星信号发射时刻的系统时;a0、a1和a2为钟差修正参数, 可从星历与历书文件中得到;toc为钟差修正参数的基准时刻;Δtr为相对论效应修正量;tgd为估计差分群延迟, 可从星历与历书文件中得到。
1.3.4 多径模型
认为多径是相对视距 (直达) 信号具有较低功率和较大延迟的信号。对于扩频通信, 信号传输通道中的多径可分为近程回波和远程回波。通常近程回波具有较低功率, 其功率随延迟的增加呈指数衰减;远程回波则具有较大的延迟, 其功率是反射面的函数。相比近程回波, 认为远程回波的数量要少得多, 由更大和更光滑的表面产生, 具有较强的取决于反射面的功率[5]。
目前模拟器只考虑远程回波的建模实现, 所实现的多径信号可以叠加到任意GNSS信号。目前对2种镜面反射源进行建模, 分别是地面、垂直障碍物。对于地面反射源, 假设地面无限水平而光滑, 则可应用菲涅尔定律:即入射角等于反射角。根据任意时刻的接收天线位置和卫星位置, 很容易确知反射信号引起的额外路径延迟。对于垂直障碍物, 需要预定义障碍物的位置与尺寸 (高度和宽度) , 此外, 根据障碍物的物理特性, 定义表面反射系数 (表示幅度衰落) 。根据任意仿真时刻的接收机天线位置和卫星位置, 可以确定直达信号是否被遮挡、是否发生反射, 如果发生发射, 则同样应用菲涅尔定律, 确定多径延迟。
由于建模的限制 (只有地面和垂直障碍物, 没有多个反射体, 假设大而光滑的障碍物) , 尽管不能仿真十分复杂的环境, 但上述模型仍可用于多径环境的粗略仿真。
1.3.5 干扰模型
目前模拟器考虑了部分典型的干扰类型, 如单频干扰、扫频干扰、窄带压制干扰和宽带压制干扰。用户可以针对每一路干扰信号自定义干扰-信号 (功率) 比, 以及相应的频率参数 (如中心频率、带宽) 及干扰有效周期。
1.4数字中频信号生成
1.4.1 信号状态参数计算
基于接收机轨迹和卫星星座仿真, 确定当前仿真时刻的接收机天线位置、对应卫星信号发射时刻 (通过迭代算法求解卫星至接收机天线的真距而确定) 的卫星位置, 由接收机与 (可见) 卫星的相对位置关系, 确定传播通道延迟, 进而计算出当前仿真时刻到达接收机天线的卫星信号的状态参数, 包括伪距 (含信道影响的传播延迟) 、多普勒频率、载波相位和信号功率等。
根据上述信号状态参数, 产生数字中频信号。采用多线程实现方式, 支持不同系统不同频点的数字中频信号同时产生。
1.4.2 GPS L1 C/A信号生成器
GPS卫星发播L1 (1 575.42 MHz) 和L2 (1 227.60 MHz) 信号。经过下变频的中频L1信号, 表示为:
式中, s
本模拟器实现了GPS L1 C/A信号 (由于P码的结构是保密的) , C/A码的生成方法参考GPS空间段/用户接口规范[1]。
1.4.3 Galileo E1 CBOC信号生成器
Galileo E1信号实际上包含3个信号分量, 即E1-A, E1-B和E1-C。E1-A采用BOC (15, 2.5) 调制方式, 其导航信息是保密的。E1-B和E1-C目前采用CBOC (6, 1, 1/11) 调制方式[6], 其中, E1-C为导频通道, 即只调制扩频码而无导航信息。BOC表示二进制偏置 (副) 载波 (Binary Offset Carrier) 调制, CBOC表示复合 (Composite) BOC调制, Galileo E1 CBOC是BOC (6, 1) 和BOC (1, 1) 信号以1/11功率分配的复合调制。
中频Galileo E1 CBOC信号可表示为:
式中, s
本模拟器实现了Galileo E1 CBOC (6, 1, 1/11) 信号, 其中, 扩频码的生成方法参考Galileo试验星 (GIOVE-A) 空间段/用户接口控制文件[2]。
2信号验证
以下中频信号由上述数字中频信号模块产生。
中频GPS L1 C/A信号的功率谱如图2所示。其中, 采样频率为10 MHz。中频Galileo E1 CBOC (6, 1, 1/11) 信号的功率谱如图3所示。其中, 采样频率为80 MHz。
图2中功率谱与其理论曲线一致, GPS L1 C/A信号的实现得到验证。此外, 通过将所有PRN值对应的C/A码的前10位与理论值进行了比较, 结果表明二者一致。
图3中功率谱与其理论曲线一致, Galileo E1 CBOC (6, 1, 1/11) 信号的实现得到验证。
3结束语
本文描述了一个完整的面向GPS/Galileo系统的软件中频信号模拟器, 整个模拟器由以下4个主要功能模块组成:GPS/Galileo卫星星座仿真、接收机动态轨迹生成、传播通道特性仿真和数字中频信号生成。本文主要阐述了这一模拟器的功能、架构和建模机制, 最后给出了数字中频信号生成模块输出的中频信号功率谱, 初步验证了这一信号模拟器所产生的中频信号。
参考文献
[1]CONSTANTINESCU A, LANDRY R Jr, ILIE I.Hybrid GPS/Galileo/GLONASS IF Software Signal Generator[C].Proceedings of the ION GNSS 2005:Long Beach, USA, 2005, 1233-1244.
[2]KAPLAN E D, HEGARTY C J.GPS原理与应用 (第2版) [M].寇艳红, 译.北京:电子工业出版社, 2007:224-239.
数字中频信号 篇4
1 GNSS中频信号模拟器架构设计
GNSS中频信号模拟器架构
1) GNSS中频信号模型。鉴于GPS与其他卫星中频信号如COMPASS及GALILEO的数学模型相似, 因此仅仅分析GPS波段C/A码即可【2】。设第i颗卫星发送的波段C/A码信号在途经空间环境传播之后, 其信号多普勒频率可表示为:
式中:vi—第i颗卫星速度矢量;vu—接收机速度矢量;li—接收机到第i颗卫星的方向余弦。其中包括所有可见卫星的中频信号表达式为:
式中:Pt—接收机接受到第i颗可见卫星信号的功率;TP—从卫星自接收机的集合传播延时;δtr—接收机时钟差;δtiono—电离层延时;ωLO1—本地振荡器频率;ωIF—期望的中频信号频率;ϕ0—初始相位。
2) GNSS中频信号的仿真实现。将采集的卫星数据在Matlab仿真环境下进行捕获仿真验证。确定采集到卫星数据的A/D采样频率以及数字中频IF, 然后选取1ms的电文数据加以处理。用1bit量化方式将采样信号读入Matlab仿真软件内, 以便能节省存储空间, 从而获取更多的卫星数据。首先, 由于不清楚采集到的数据对应的是那些被捕获的卫星, 所以需要对规定范围内的所有卫星进行盲捕;然后选取卫星中捕获效果最好者作为研究试样;接着将输入信号与本地信号的捕获结果加以对比, 在相应频率图找到该卫星的C/A码起始点, 并计算出对应的初始相位;最后, 通过通过相位关系, 得到精细频率分辨率, 验证算法的正确性。
2 GNSS弱信号接收检测算法
互相关干扰作为高灵敏度GNSS接收机工作稳定的重要影响因素, 根据GNSS中频信号的仿真结果表明, GNSS接收机在采用1s的非相干积分及20ms的相干积分, 在二者不存在互相关干扰条件下, 能够接受到-160d Bm的弱信号。
1) 累积方法
为了能够得到可靠的以及信噪比较高的判决量, 一般情况下都需要对多个伪随机码周期进行组合和累加, 组合能够有效削弱噪声, 提高信号检测的成功率, 通常采用的组合方法有相关干积分、非相干积分和差分相干积分等。在对弱信号进行捕获时, 首先需要接收20ms的数据比做多普勒补偿以及预处理, 使之变成两个1ms的数据段。然后, 为了找出该多普勒频移的码相位及最大相关值, 需要将这两个数据段做并行码相位搜索算法处理。接着利用多普勒频移与补偿值的差便得到信号多普勒频移的真正值。最后通过比特交替法思想, 以相干积分作为基础并作非相干积分, 有效捕获弱星信号。
(1) 信号相干积分。将接受到的卫星信号去载波在于本地码作相关解扩之后, 所得的正交信号可表示为:
式中:T—相干积分时间;A—信号幅度;f—残留载波频率偏差;ϕ—残留载波相位偏差;D—调制数据位;τ—输入信号与本地信号码相位偏差;c (t) —扩频码;k—干扰信号;R (τ) —扩频码自相关函数;n1、nQ—独立同分布的窄带高斯白噪音。
将载波频率误差与码相位误差忽略不计, 则信号相干积分后的信噪比可表示为:
式中:C/N0代表的是信号功率与噪声功率密度之间的比值, 由公式可知相干积分时间T与相干积分后的信噪比之间成正比的关系, 因此, 适当增加相干积分时间, 能够提高相应接收机的灵敏度。
(2) 信号非相干积分。由于相干积分时间通常会受到多普勒频偏及导航数据位翻转的限制, 因此, 一般情况下会采取非相干积分来提高接收机的灵敏度。当存在信号时, 表示信号功率的s2为公式 (3) 第一项的平方, 即:
当不存在信号时, 表示其他唯心信号对期望接受信号的互相关干扰功率之和的s2, 为公式 (3) 第二项的平方, 即:
式中:Rk (τk) —期望信号扩频码与干扰信号扩频码的互相关函数;T0—扩频码的周期。由公式可知, 其对期望接受信号的互相关干扰伴随干扰信号功率的增大而增大, 并且, 互相关干扰功率在fk (载波频率误差) 的值取在1/T0附近时最大, 而互相关干扰功率伴随fk的值远离1/T0时显著降低。
2) 半比特和全比特算法
(1) 交替半比特算法
采用交替半比特算法时需要用两个非相干积分, 在计算的过程中首先需要选取20N (N=1、2、3…) 数据长度, 将这些数据长度分为10ms, 如下图所示, 然后在每个分组中进行相关积分, 同时将这些结果记作为Yn (n=1, 2, 3, ....) , 接着再将Y1, Y3, Y5……等奇数组和Y2, Y4, Y6……等偶数组进行相干累加, 其表达式如下 (12) :
(2) 全比特捕获算法
对于GPSL1信号来说, 全比特算法的目的主要是为了进行寻找导航电文比特跳变的边沿, 再寻找到的导航电文的比特翻转位之后, 将会从数据跳变的边沿进行导航数据周期的相关积分, 然后进行累加计算。在计算后将输入的数据向后移动1ms, 然后接着取出取相同的20ms的数据进行相关积分, 然后进行累加计算, 重复多次后, 进行比较累加结果, 从中找出最大的峰值, 最后再将其与门限值进行比较, 如果比较结果峰值大于门限值, 则说明捕获到信号, 否则失败, 其中全比特算法示意图如下图2所示:
3 结束语
当前, GNSS软件接收机已经成为卫星导航领域技术主要的发展方向, GNSS中频信号模拟构主要包括GNSS导航电文仿真模块、载体运动轨迹生成模块、信号状态参数设置模块、GNSS中频信号生成模块, 其准确性可以根据信号品质、信号捕获和跟踪、数据调制与解调以及导航定位解算来加以验证。同时, 由于互相关干扰作为高灵敏度GNSS接收机工作稳定的重要影响因素, 因此, 可以根据干扰信号的强弱, 通过增加或降低检测门限的方法, 达到提高灵敏度的效果。
参考文献
[1]陈坡, 孙付平, 李海峰, 等.GNSS中频信号模拟与实现[J].山东理工大学学报 (自然科学版) , 2012, 26 (6) :78-81.
[2]李秋实, 姚铮, 陆明泉, 等.改进的软件GNSS中频信号模拟器设计[J].计算机仿真, 2013, 30 (1) :120-123, 249.
[3]李慧.GNSS中频信号仿真及弱信号接收算法研究[D].南京:南京理工大学, 2013.
[4]郭树人, 赵昀.软件GNSS中频信号模拟器[J].无线电工程, 2009, 39 (5) :29-31, 41.
中频信号处理板的设计与实现 篇5
软件无线电的基本思想是使用软件完成过去专用硬件才能完成的工作,其结构特点是让数字到模拟、模拟到数字的转换部分尽可能地靠近射频端,从而使信号尽早的数字化,用数字化器件来完成原来模拟器件才能完成的工作,这种思想是在数字通信发明之后电子领域的非常重要的技术革新。
软件无线电因其具有更低的设计成本、更大的使用灵活性和更高的性能,迅速在军事领域、公共安全领域和商用领域得到了很大的应用。软件无线电中的中频处理设计思路通常采用处理器加FPGA 的方式实现,处理器实现系统控制和配置功能,FPGA实现信号的采集和实时处理功能。本文中频信号处理板采用双DSP加FPGA 的方式实现。
1 硬件系统设计
中频信号处理板设计采用以Altera公司的EP3S110和TI公司的TMS320C6415、TMS320C6713为核心,加以AD/DA、时钟电路等外围电路来实现中频信号的采样、调制解调、信息处理等功能。电路的实现框图如图1所示。
1.1 DSP部分
本设计采用两个DSP的方式,其中DSP TMS320C6713为浮点数字信号处理器,DSP TMS320C6415为定点数字信号处理器。TI的C67x和C64系列芯片都是非常成熟的DSP,其具有体积小、高速度、低功耗的特点,而且应用广泛,开发难度较低,器件容易获得。其中TMS320C6713是当前在军工领域广泛采用的浮点处理器,其最高支持300 MHz主频,工业级器件支持200 MHz,其内核采用超长指令字(VLIW)体系结构,有8个功能单元、64个32 b通用寄存器。一个时钟周期同时执行8条指令,运算能力最高可达到1 600 MIPS/1 200 FLOPS,支持双精度的数据类型。TMS320C6415最高支持1 GHz,能稳定工作在480 MHz,内核采用超长指令字(VLIW)体系结构,有8个功能单元、64个32 b通用寄存器。一个时钟周期同时执行8条指令,运算能力最高可达到[1]4 800 MIPS。
在本设计中采用一颗TMS320C6713作为用户系统处理核心。DSP的外部存储器接口EMIF都需要挂接片外存储器。TMS320C6713有一组EMIF总线,位宽分别为32 b。TMS320C6415作为信号处理和控制处理核心。一颗TMS320C6415有两组EMIF总线,位宽分别为32 b。根据需要两个DSP挂接有如下片外存储器:
TMS320C6713需要挂接有如下片外存储器:
SDRAM:128 Mb/片,采用MT48LC4M32,EMIF-A接口,32位同步存储器模式,100 MHz时钟速度。
TMS320C6415需要挂接有如下片外存储器:
FLASH:16 Mb/片,采用Am29DL160D,EMIF-B接口, 8位异步存储器模式,90 ns操作速度。
SDRAM:256 Mb/片,采用EMIF-A接口,32位同步存储器模式,100 MHz时钟速度。
2颗DSP的EMIF总线除了和外部存储器连接外,还和FPGA的I/O相连,利用FPGA内部构建的双口RAM或者FIFO进行数据的传输。传输支持EDMA方式。为获得更好的数据吞吐速度,将外部存储器和FPGA构建存储器映射到不同的CE片选空间。
2颗DSP之间的数据通过FPGA进行交换,也可通过两个DSP之间的McBSP实现两颗DSP直接的数据交互,如图2所示。
在工程实现上,利用DSP内部的McBSP中断,可以让数据的交互在中断服务程序里面完成,使DSP的响应更为快捷。
1.2 FPGA部分
本设计中采用Altera公司的EP3S110作为实时信号处理核心。EP3S110是Altera公司具有全新架构的高密度产品。它采用65 nm工艺,与前期产品相比,器件的逻辑密度是前者的2倍,功耗降低了50%,性能提高了25%。本设计中采用的芯片,片上LVDS总线最高速率可以达到1.25 Gb/s,该芯片集成了106 500 LE,896个18×18乘法器,16个全局时钟网络,88个等效LVDS通道,片上RAM为9 Mb的容量[2]。该芯片在设计中主要完成的功能有中频信号的调制解调、编解码、频率点的置入、LVDS通路的建立、内部双口的构建等功能。
1.3 A/D,D/A部分
本设计中采用4通道高速A/D和1通道D/A,A/D采用14 b 105 MSPS的高动态、高精度、快速转换芯片,接收时4路A/D同时采集,满足对中频信号的采集要求,保证A/D的SNR在65 dB以上, D/A采用16 b 160 MSPS的高速数/模转换器,1路模拟输出,保证输出的杂散较低,频谱较纯。
采用的芯片为ADS6445和AD9957。ADS6445的主要特点为:
(1) 高采样速率,采样速率高达125 MSPS。
(2) 高分辨率(14位)。
(3) 时钟输入可以使用LVCMOS,LVPECL,LVDS方式。
(4) ADS6445既有粗略增益调整也有精细增益调整[3]。
AD9957的主要特点为:
(1) 32位相位累加器。
(2) 波特率高达25 Mb/s的SPI接口。
(3) 内置1 024×32的RAM,可实现内部调制功能。
(4) 内部采用1.8 V供电,超低功耗。
(5) 内置的低噪声参考时钟倍频器允许使用低成本,低频率外部时钟作为系统时钟,同时可提供优良的动态性能。
(6) 支持测试向量和幅度斜坡式控制功能[4]。
1.4 CPLD和时钟部分
CPLD采用Altera公司的EPM2210F324来实现设计中的时钟综合器的配置和FPGA与DSP程序的加载等功能。整板正常上电后通过SPI配置时钟综合器,产生整板所需的时钟,配置完成后,CPLD控制FPGA采用FPP方式从FLASH中加载程序[5],当FPGA加载成功后,根据FPGA的配置引脚CONFIGDONE状态,将FLASH控制权交给DSP(6713),控制完成DSP(6713)的程序加载,然后控制DSP(6415)的程序加载。
时钟电路采用内部10 MHz恒温晶振和外部10 MHz原子钟的双时钟设计,两种时钟通过时钟综合器AD9522完成切换。双时钟的设计保证了整板的稳定性,正常工作时使用外时钟。当两个时钟有任一出现问题时,能快速切换到另一时钟继续稳定地工作。
2 软件系统实现
整板的软件由FPGA部分实现信号的调制解调、信号捕获、编解码等功能;DSP(6415)部分实现控制码的产生、系统的配置、通信的控制等功能;DSP(6713)部分用于用户程序的实现,可以根据用户的需要编写应用程序几个部分组成。整板软件组成图如图3所示,其软件流程图如图4所示。
3 试验验证
设计完成后进行了大量的试验,接收试验中试验设备产生一路70 MHz,带宽为5 MHz的MSK信号,通过一分四的公分器送给A/D,FPGA采样完成后进行解调和解码产生信息送DSP(6415),DSP(6415)根据消息进行处理后分类送DSP(6713),完成整板的接收试验,试验框图如图5所示。
发射试验通过DSP(6713)产生用户所需消息送DSP(6415),DSP(6415)根据用户送来的消息进行分类整理,生成发送消息所需的控制码,把经过处理的消息和控制码送给FPGA,FPGA根据消息和控制码进行消息的编码和调制送D/A发射。试验框图如图6所示。
通过大量的试验验证,充分验证了本设计的可行性和工程实现性。
4 结 论
通过采用双DSP加FPGA构建的中频信号处理板方案能更好地完成中频的调制解调、编码解码和消息的预处理以及能开发用户程序。对时序要求严格的算法由FPGA实现,系统控制和消息处理由DSP(6415)实现,用户的应用程序由DSP(6713)来实现,这样使整个中频信号处理板调试更加方便,能更好地适应用户的需求。
摘要：设计了以DSP TMS320C6415,TMS320C6713和FPGA EP3S110为核心的中频信号处理板,该板实现了中频信号的调制解调、编解码、信息预处理和用户可灵活改变应用程序等功能。对工程中实现中频信号的处理有一定的指导意义。
关键词：TMS320C6415,TMS320C6713,EP3S110,信号处理
参考文献
[1]李云慧.TMS320C6000系列DSPs原理与应用[M].2版.北京:电子工业出版社,2003.
[2]Altera Corporation.StratixⅢdevice hangbook[M].[S.l.]:Altera Corporation,2007.
[3]Analog Devices Inc.Ads6445data sheet[M].[S.l.]:An-alog Devices Inc.,2008.
[4]Analog Devices Inc.AD9957data sheet[M].[S.l.]:Ana-log Devices Inc.,2008.
[5]Analog Devices Inc.Configuration handbook[M].[S.l.]:Analog Corporation,2007.
数字中频信号 篇6
随着卫星通信速率的不断提高,高速数字调制技术得到了快速的发展,而由于后端电路及放大器的非线性,如果码率与中频的相对带宽较高,则会造成通带内频谱特性的不平坦。因此,随着码元速率的提高,中频也得相应地提高以获得更好的调制信号质量。由于中频的提高,导致了DAC采样率的提高。本文探讨了DAC在欠采样下合成高中频信号的方法,设计了对单个不甚高速的DAC,通过后端电路处理,在采样率低于奈奎斯特率的情况下,直接合成第二奈奎斯特域的高中频信号的方案。最后,对合成的信号进行了频谱分析及补偿,并且给出仿真与实验结果。
1 欠采样DAC合成高中频信号
对于高中频调制,其中一个设计难点便是DAC的高采样 率问题。 对于中频1 8 0 0 M H z , 带宽960MHz的高中频信号,如果DAC采用奈奎斯特率采样并且考虑后端滤波器,则需要采样率达5.7GHz以上的DAC,这对DAC内部的采样电路有着很高的要求,并且会增加系统复杂度。
我们知道,DAC完成一次数模转换的最小时间为DAC的建立时间,为了保证数模转换的正确性,必须保证DAC的建立时间小于DAC的采样率。因此,对于高采样率的DAC,首先得减小DAC的建立时间。建立时间是由DAC内部电子开关的动作时间和运算放大器的输出电压时间所决定[1]。所以高采样率的DAC对于内部物理器件性能的要求很高,这就使得高采样率的DAC产品比较昂贵。而市面上采样率很高的DAC也比较少,所以利用较低速率的DAC合成超奈奎斯特域的高频信号就显得尤为重要。
目前利用低于奈奎斯特采样率的DAC合成高中频信号的方法有两种:
(1)利用两个DAC输出的合成转换,等效地提高DAC的采样率,如文献[2]中把两个DAC交错接入一个单元,混频器用作开关,可以有效地使整体采样速率增加一倍。轮流更新每个DAC,并切换到这种方式使得总的采样率从单个DAC的fs等效提高为2fs。但是这种方法受限于乘法器的速度,所以不适用于采样率很高的情况。
(2)利用低于奈奎斯特采样率的DAC对高中频信号进行欠采样,再利用第二甚至第三奈奎斯特域的频谱进行高频信号的直接合成。
令信号的 最低频率 为fL, 最高频率 为fH,fH=NB+MB,其中N为不超过fH/(fH-fL)的最大整数。为了保证带通信号的频谱镜像之间不混叠,采样频率应该大于信号带宽的两倍,并且满足以下条件:
故采样频率应该满足:
在欠采样时,当采样率满足式(3),便可以实现高频信号在超奈奎斯特域的合成。本设计中,中频为1800MHz,中频信号带宽为960MHz,于是有fL=1320MHz,fH=2280MHz,则N=2,M=0.376,2280≤fs≤2642,选取采样率为2400MHz时,对于后端滤波器压力最小。文献[4,5]阐述了通过欠采样的DAC合成超奈奎斯特域信号的方法。
第二种方法相比于第一种方法只使用了一个DAC,节省了DAC芯片资源,但是由于超奈奎斯特域的镜像频谱相对于奈奎斯特域里的信号频谱分量会有比较大的衰减,所以造成频谱补偿的困难。本设计通过后端电路的处理,加强了超奈奎斯特域的信号强度,在优化第二种方法的基础上实现了第二奈奎斯特域的高中频信号的直接合成。
2 本设计的方案
2.1方案概述
本设计运用了欠采样第二种方法相比于第一种方法只使用了一个DAC实现第二奈奎斯特域高中频信号合成的思想,并在其基础上做了改进。由于第二种方法相比于第一种方法只使用了一个DAC的数模转换过程是在采样时钟的控制下进行的。每到采样时钟的上升沿第二种方法相比于第一种方法只使用了一个DAC就开始新的转换,为了能用较低采样率的第二种方法相比于第一种方法只使用了一个DAC合成超奈奎斯特域的信号,我们需要利用后端电路加强信号的高频成分,以达到更好的高频信号合成质量。
本设计的实现框图如图1所示。
其中PLL产生的CLK1为DAC的采样时钟,CLK2为高速电子开关的时钟,其中CLK2是CLK1的倍频,高中频经过DAC采样后,产生两路信号,其中一路是DAC输出信号的反相电平输出,另一路是DAC输出信号的延时,这两路信号在被CLK2驱动的高速电子开关的作用下,实现了一个周期内信号的双相电平输出。这种输出方式会带来频谱的扭曲,因此需要在数据进入DAC之前进行补偿,具体补偿方案在本节的后半部分讨论。
其中,DAC输出的信号时域图如图2所示。
在高速电子开关作用下的输出信号为:
通过图3我们可以看出,在一个DAC采样时钟的前半个周期内输出了采样数据的正的幅值,而在后半个周期内输出采样数据的负的幅值,这样能更好地加强信号的高频成份。
2.2输出信号频谱分析及补偿方案
令 输入信号为f(t),则如图1所示信号经过DAC的输出为:
如图3所示,高速电子开关作用下的输出信号为:
由于DAC的零阶抽样保持效应,会在通带内形成sinc包络,DAC输出信号的包络与经过开关选择后输出的信号包络如图4所示。
由图4我们看到,DAC输出信号的包络在3/4fs处衰减了10d B,并且关于3/4fs左右不对称,在高中频所在的第二奈奎斯特域里衰减严重。在高速电子开关作用下的双相位模式中,第二奈奎斯特域的频率分量被加强了,由DAC阶梯效应造成的信号包络的峰值在第二奈奎斯特域中,当fs为2400MHz时,1800MHz的高中频处于sinc包络的峰值处,包络关于3/4fs两边近似对称,并且在第二奈奎斯特域中频谱特性较为平坦。此时,由于半周期内信号幅度的倒转与保持效应产生的如图4所示的sinc包络,需要在DAC之前引入具有如下补偿特性的滤波器,对进行数模转换的信号预处理。滤波器的频响特性为:
考虑到后端的带通滤波器,调制信号带宽最大为0.4*fs=960MHz,我们只关心带内的补偿即可。用Matlab生成的DAC之前的反sinc滤波器的频谱幅度为图5所示。
本设计只使用了一个DAC进行高中频信号的合成,减少了DAC芯片资源的消耗,并且通过加强第二奈奎斯特域频率分量的方式,可以降低补偿的困难,提高合成信号的质量,具有实用意义。
由于本设计的目标是实现中频1800MHz,带宽为960MHz的高中频信号,根据分析,设计了DAC的后端电路,实现信号一个采样周期内的双相位输出,用采样率为2400MHz的DAC实现了第二奈奎斯特域的高中频信号的直接合成。对于不同的需求,可能有不同的方法选择,而事实上,还能通过开关电路实现归零码或者调节输出的不同占空比,来适应特殊环境下的需求,这点在文献[3]中有说明。
3 仿真与实验结果分析
本设计采用QPSK调制,码元速率为710MSPS,经过星座图映射,0.35成形,插值后的I、Q两路基带信号带 宽为4 8 0 M H z , 与数字N C O产生的1800MHz的数字载波相乘,形成中频1800MHz,带宽960MHz的已调信号,采样率为2400MHz。
本设计的Simulink仿真模型如下:
图6中的scope1显示的4路信号分别是两路正交数字载波与经过成形插值后的I、Q两路基带信号,scope1中的4路信号如图7所示。
图8是图6中scope显示的3路信号。
其中第一路为DAC正相输出的时域波形,第二路为DAC反相输出的时域波形,第三路是经过高速开关之后的信号时域波形。由图8我们可以看出,在开关作用下,每个DAC采样时钟周期输出了正反两个相位的信号。如图6所示,开关选择后的输出信号经过7阶的巴特沃斯带通滤波器后,可以得到第二奈奎斯特域的中频为1800MHz,带宽为960MHz的信号如图9所示。
用低通滤波器滤出的前两个奈奎斯特域的信号如图10所示。
由图10可以看出,由于DAC工作在欠采样率下,存在600MHz与1800MHz两个中频的调制信号;另外,本设计利用高速开关与DAC后端电路及前端补偿,在一周期内实现信号双相输出的方案,有效地加强了第二奈奎斯特域的频率分量。图10中,由于存在两个频率分量,故时域波形表现为两种中频频率的调制信号的叠加,而图9带通滤波后,时域波形是第二奈奎斯特域的高中频调制信号。
4 结论
数字中频信号 篇7
1 系统组成
雷达中频信号模拟器由模拟器组合和电源组合组成,中频信号模拟器组合组成框图如图1所示。
2 中频信号模拟器总体设计
中频模拟器主要由反射波形模拟单元、和差支路模拟单元、模拟控制处理器及通信接口几部分组成。
系统工作原理:模拟控制处理器实时接收雷达主控机的控制字,按雷达天线波束指向,判断当前目标是否在波束内,若在波束内,则按目标距离和工作模板产生相应距离和波形的模拟回波[2]。模拟回波经过四功分后,按天线方向图、目标距离、速度等控制模拟回波的多普勒频率、各路信号幅度、差支路相位,从而模拟出近似真实的雷达回波信号。
模拟波形产生采用数字正交调制和高速D/A转换器实现,距离衰减模拟和角度衰减模拟采用高精度数控衰减器,相位跳变采用0/π转换器,系统控制和目标参数计算采用CP6000计算机,系统总线采用CPCI总线。
3 模拟器中频组合
3.1 组成及功能
模拟器中频组合是中频模拟器的关键,其功能是完成反射波形产生、反射支路角度模拟。信号模拟组合的插件主要有:1块模拟器控制器主板、2块信号产生插件、1块杂波产生插件,2块数控衰减插件、CPCI总线底板、电源插板、1块同步信号传输插件,3块功率分配插件,2块合成器插件等。
3.2 模拟器控制器主板
3.2.1 主板功能
模拟器控制处理器是模拟器的控制中心,其主要功能是接收雷达主机发送的控制字,实时计算出目标距离、多普勒频移、距离衰减量、角度衰减量等,并按时间顺序送出这些控制量,控制系统硬件电路工作,产生相应的模拟回波。
3.2.2 软件工作流程
模拟器的主要功能由各单元电路和相应的软件来实现。软件主要模块有:系统初始化模块、目标参数计算及波束内目标查找模块、目标参数输出模块、控制字接收模块等。主程序流程图如图2所示。
3.3 信号产生插件
3.3.1 功能
反射信号产生插件产生线性调频波形,同时实现距离延迟模拟和多普勒频率调制。
3.3.2 波形产生原理
波形产生采用数字正交调制技术实现。
首先模拟器主控板CP6000计算各种线性调频基带波形数据,在模拟器加电初始化过程中将波形数据I(n),Q(n)送入信号产生插件双端口RAM,在模拟器工作中,信号产生插件将双端口RAM中的数据取出,送DAC5686芯片,在DAC5686芯片中完成数字基带波形数据I(n),Q(n)与DDS产生的正交载波信号cos(2π(f0+fd)n Ts),sin(2π(f0+fd)n Ts)相乘,然后相加再经过D/A转换,得到cos(2π(f0+fd)t)波形,即带多普勒调制的中频回波信号,DDS载波频率为f0+fd,这样实现了波形模拟和多普勒频率调制。对不同的信号模型采样,即产生不同要求的模拟波形。
3.3.3 波形产生器件选用
波形产生采用DAC5686芯片实现。它内部集成有数字正交调制器、32位的DDS、16位的高速D/A变换器,DDS工作时钟可达320 MHz,最高输入数据率可达160 MHz。
3.3.4 距离延迟实现原理[3]
距离延迟单元产生相对发射脉冲具有一定时间延迟的目标距离回波脉冲。按技术指标的要求,目标的径向距离R与延迟时间τ之间有以下关系:
式中C=2.997 924 58×108m/s为电波在空气中的传播速度。
3.3.5 实现方法
距离延迟采用高速数字计数器实现。由计数器产生的距离延迟脉冲启动正交调制器产生中频脉冲信号。同步信号到来后并以此为基准,计数器开始计时,当计数器计数到达模拟器计算机送来的距离延迟码后,输出目标脉冲信号,实现目标距离延迟。计数器采用高速可编程逻辑器件EP1C12,计数器长度23位,可以满足16个仓的距离模糊延迟需要。
距离计数器时钟为120 MHz,距离精度为1.25 m。
3.4 功率分配器插件设计
3.4.1 功能
完成对反射信号四功分,三路用来产生和差信号,一路用来自检。功率分配插件只有一个功分器组成,将输入信号进行四功分。
3.4.2 设计原理
该插件由功分器组件以及供电电路组成。设计方法如下:首先确定相对带宽,根据频率计算中心频率fm=(fa+fb)2(fa,fb分别为上、下限频率),确定各端口的波纹系数:
输入端口波纹系数:ρ0 max=设计频带内波纹大小ρm;
输出端口波纹系数:ρi=1+0.2(ρm-1);
输出端口最小隔离度:Imin=20 log 2.35ρm-1;
T型节处阻抗变换比为4。
3.5 数控衰减插件
3.5.1 功能
对中频调制信号进行幅度衰减加权,加权的内容为距离衰减加权,距离衰减加权应符合雷达作用距离方程。
对方位差支路、俯仰差支路幅度加权,加权符合目标偏离波束指向的方向和大小。
3.5.2 工作原理
数控衰减插件工作原理是模拟回波信号经四功分器后,一路送自检,另三路信号分别经过相移数控衰减器形成和支路、方位差支路、俯仰差支路的模拟信号,两个差支路有0/π转换器,用于模拟目标偏离波束的方向。
3.5.3 和支路距离因子模拟设计
目标回波随距离的衰减特性可由雷达方程确定,将雷达方程化简为式(2):
式中:C0为由雷达参数确定的常数;Pr为目标回波的功率,单位:W;R为目标到雷达的距离,单位:m。
由此可见雷达接近目标回波的功率与目标到雷达的距离R4成反比。
距离因子的模拟是通过相移数控衰减器来控制中频脉冲幅度变化进行的。由于目标距离不同,接收信号强弱变化。距离因子衰减码的算法为式(3):
式中:ΔA为距离因子衰减码;RX为目标距离;Rmin为目标最小距离。
3.5.4 目标角度模拟
目标角度模拟是实时模拟由于天线扫描或目标运动,使天线波束相对目标位置不断改变而造成接收雷达回波信号变化。角度模拟主要是对雷达天线方向性图的模拟。所以角度模拟输出Uθ可用式(4)表示[4]:
式中:E0为波束对准目标时接收信号归一化值;Fθ为雷达天线方向性图函数。目标角度模拟是按目标角度特性对回波信号进行方向幅度加权及相位变化来逼真地模拟目标角度信息。
方位俯仰信号的衰减码的算法见式(5):
式中:Δα为主阵方位与目标方位的差,单位:(°)。
角度模拟原理框图如图3所示。
数控衰减器采用的数控衰减组件,衰减范围为63 d B,衰减精度为0.5 d B,衰减量改变时相位变化小于2°;0/π转换精度小于2°,可以保证输出和差三路相位一致性不大于5°。
3.6 信号合成插件
3.6.1 功能
信号合成插件实现将两路和差信号合并为一路送中频接收机。
3.6.2 设计原理
该插件由合成器组件以及供电电路组成。合成器组件由加法电路组成,相应的输入电阻决定了输入电压对电路的作用,反馈电阻的比例决定增益的大小,将输入电阻设计为相等,为避免静态偏移,将相同端用电阻接地。实现对同波束两目标三路信号共6路信号(和1、和2、差11、差12、差21、查22)的合成。
4 结语
中频模拟器主要由反射波形模拟单元、和差支路模拟单元、模拟控制处理器及通信接口几部分组成。模拟器产生了带有航迹参数(R,A,E及VR)调制的中频回波信号波形。实现了雷达各分系统对接试验和模拟试验、雷达系统的功能测试和检查功能。该设计方法适用于设计和研制其他相控阵雷达的中频模拟器。
参考文献
[1]张光义.相控阵雷达原理[M].北京:国防工业出版社,2009.
[2]郭崇贤.相控阵雷达接收技术[M].北京:国防工业出版社,2009.
[3]徐振来.相控阵雷达数据处理[M].北京:国防工业出版社,2009.
[4]承德宝.雷达原理[M].北京:国防工业出版社,2008.
[5]赵业福,李进华.无线电跟踪测量系统[M].北京:国防工业出版社,2001.
[6]李侠,董鹏曙.现代雷达技术[D].武汉:空军雷达学院,1998.
[7]楼宇希.雷达精度分析[M].北京:国防工业出版社,1979.
[8]杨榜林.军事装备试验学[M].北京:国防工业出版社,2002.
[9]殷连生.相控阵雷达馈线技术[M].北京:国防工业出版社,2008.