无线接收处理器（共7篇）
无线接收处理器 篇1
当前地面无线数字电视覆盖组网方式分为单频网、双频网及多频网,因单频网覆盖面积大、更节约频率资源被更为广泛的应用[1]。笔者以地面无线数字电视单频网SFN组网为例,对组网模式进行分析,并对因覆盖规划引发各种因素致使信号接受不良的情况进行处理,以保障无线数字电视更好更快速发展。
1 单频网概述
单频网可实现同时、同频对一定范围内的信号进行覆盖,具有覆盖面积广、更节约频率资源的优点[2]。当前,城市高楼耸立,电视发射台就算是功率最大也不能进行全覆盖。这就要求必须通过不同地点进行同步的无线发射机对所覆盖地区进行信号发射,以达到代替大型发射机,增强信号覆盖均匀度,并随时调整信号覆盖范围的目的。
2 地面数字电视无线覆盖单频网SFN组网模式分析
2.1 单频SFN组网模式原理
就单频SFN组网原理而言,与多频网原理一样,均是网络拓扑结构,以通过复制发射机提供构成。
2.2 单频SFN组网实现结构
单频SFN组网的实现网络结构主要分为开放式及封闭式网络两类。开放式网络在极端情况下仅由耽搁的发射机构成,总体网络结构形式不会对覆盖以外区域的辐射电平有任何限制;封闭网络实现结构主要是在不影响覆盖区域内服务条件下减少对覆盖区以外的辐射点平,具体可采用方向性的天线在覆盖边界发射站操作即可。
2.3 单频SFN组网模式分析
单频SFN组网模式可分为六边形(图1)及三角形单频模式(图2),六边形单频网常用较大面积单频网设计,三角形单频网常用语较小面积单频网设计。
从六边形单频网组网图可见(图1),该模式共7个发射站,外围6个发射站具有相同发射功率,且对处于几何中心的第7个发射站定向发射天线。一般而言,处于几何中心的第7个发射站均为小功率,发射天线不定向。该六边形面积即为SFN覆盖范围,如需更广面积覆盖只需要进行组合拼接,形成蜂窝网状结构的单频网即可(图3)。
从三角形单频网组网图可见(图2),该模式仅有三个发射站构成三角形位置,以达到以覆盖目标为重心的封闭性等边单频网络,三个发射站功率相同,定向稽核中心发射天下,三角形面积即为SFN覆盖范围,如需更广面积的覆盖只需进行三角形拼接即可(图4)。
2.4 组网模式的灵活应用
在单频SFN组网的实际应用中,由于并不存在规则的地理形态,因此在组网建设中应对组网区域的地形地貌及现有模拟发射站资源进行考虑,以便灵活选用组网模式。一般而言,就地形区域规范性可分为相对正规区域、相对修长区域、地形异形区域三类。相对正规区域通常采用覆盖面积大且发射功率强,也较为均很的分布发射站点组网模式;相对修长区域多采用多点小功率蜂窝组网模式;异形地形区域常采用多点中功率辅助单点大功率联合组网模式。
3 接收不良的处理策略分析
地面无线数字电视覆盖虽然较于有线较大提升了覆盖面积,但通常在少数地区难以做到正常接收,如地下车场、高楼阴影区、郊外及偏远农村[3]。这些地方因固有存在,在长时间内几乎难以改变,所以在接受不良的处理方面,就发射端与接收端进行技术干预。
3.1 发射端对接收不良的处理技术
3.1.1 提高发射站有效输出功率
提高发射站的有效输出功率能明显改善因各种因素造成的覆盖信号偏弱情况,尤其对于信号接受不良的小区域更加适宜。同时,可在结合实际情况下,为增强接收区域场强,还可以适当增加天线高度及扩大覆盖面积,均能起到良好的改善效果。
3.1.2 用数字电视转发器实施补充覆盖
数字电视转发器是一种无线中继信号增强设备,可在已建成的无线数字电视网络覆盖基础上,有效解决盲区问题。数字电视转发器按传输方式可分为同频、移频及光纤转发器,功率一般按瓦或毫瓦计算。在覆盖范围条件允许的情况下,如此有限功率的电视转发器几乎不会对SFN的总干扰值造成影响,也无需与同步网的发射机在时间上保持一致。因此,数字电视转发器是作为补充SFN覆盖的重要途径。
3.1.3 用漏缆补充覆盖地下空间
电视发射机输出信号后分为发射天线连接与漏缆连接两种连接方式。漏缆连接主要应用于地下空间,如地下车库、地铁站线、隧道等,具有很好的信号接收效果。这是因为漏缆作为一种同轴天线,它的外导体被置放于固定的栅网中并开放有多个槽孔,继而产生高频能量并均匀分布地辐射,高频能量由转发器馈入,而辐射方向则由网栅外导体的靠口朝向决定。
3.2 接收端对接受不良的处理技术
对接收端的信号接收不良处理,通过是对接收机进行性能改良,以获得更广区域接收效果。如选用高增益、高性能的接收天线,选用性能更好的接受设备(具有强干扰能力、同步效果及高灵敏度的设备)。另外,当前对处理接受不良重要的技术是分集接收技术,此技术采用双高频头接收机设计,并在此基础上应用二重空间分集技术,继而能在不增加发射机功能的情况下增加3-dB的接受信号电平,是当前克服覆盖信号快速衰落的理想方法。在空间分集的实际应用中,其天线需在水平方向至少间隔不低于1/4的波长。这样才可确保各天线均可获得基本相互独立的信号。
4 结语
地面无线数字电视是未来电视的主流,其覆盖范围的大小、覆盖区域信号强度的强弱是本行业需一直研究的重点课题。笔者对地面无线数字电视单频网SFN组网的原理及模式应用进行分析,并对接受不良进行技术处理。相信在不久的将来,依靠自身创新及国外先进经验,最终能取得更广阔组网覆盖范围、更强信号接收的前景效果。
参考文献
[1]刘文开.地面广播数字电视技术[M].北京:人民邮电出版社,2003.
[2]郭发云.国标地面数字电视单频网的组网与建设[J].山西电子技术,2011(4):77-78.
[3]何大治.地面数字电视传输系统中同步与均衡关键技术的研究[D].上海:上海交通大学,2009.
无线接收处理器 篇2
基于软件无线电[1]的多速率数字接收机, 现阶段的常规做法是采用中频直接带通采样[2], 下变频, 重采样降速, 再解调。由于码元速率按一定步长可变, 而A/D器件的采样率固定, 为了使速率匹配, 必然导致采用分数倍的重采样降速系统。分数倍的重采样模块由内插器、抽取器, 以及各种滤波器组构成, 在全系统中最耗时, 也最耗资源。在文献[3]中, 作者把降速分成了两个部分实现, 首先完成大倍数的整数倍转换, 然后再分数倍重采样。现阶段很多论文提出的优化措施, 主要是利用多速率信号处理技术, 以提高分数倍重采样的实现效率。本文针对多速率信号处理中分数倍抽取耗时耗资源的难点, 通过对数据率分段和变载波设计作了分析和仿真, 提出一种基于整数倍重采样全新的实现方法, 避免了使用耗时耗资源的分数倍重采样系统。
在该方法的研究过程中, 假设系统信号的采样率为120 MSPS, 调制方式为BPSK调制, 码元率为0.1～2 Mb/s (以0.1 Mb/s为步长) , 则按照本文的实现方法, 可以通过参数配置使系统扩展支持0.01～2 Mb/s (以10 Kb/s为步长) 的码元率。
1 传统分数倍重采样原理及存在的问题
在多速率数字接收机中, 分数倍重采样系统完整信号流程如图1所示。
图1中, A/D采样率fs=120 MSPS, 通过分数倍抽取系统后, 得到采样率为fsd的信号。调制后信号的最高频率fmax (n) =2fc (n) , fc (n) 为第n个调制载波。对多速率的支持主要体现在分数倍抽取模块中[4]。如果按照常规做法, 需要保证数字重采样以后采样率为载波频率的整数倍, 即传统分数倍重采样后的采样率fsd必须满足两个条件:
(1) fsd要满足载波频率的整数倍;
(2) fsd要尽可能的小, 但至少要为4fmax, 满足这两个条件的最小值为4fmax。
分数倍抽取存在以下三个问题:
(1) 由于分数倍抽取的常规做法是先内插再抽取。I/D倍抽取的实质是首先内插, 存储原始信号的n个点, 通过一定的插值函数, 实时计算相邻点之间的I-1个点。然后以D个点保留一个点的方式进行抽取, 若是以DSP方式实现, 则非常耗时;若是以FPGA硬件并行方式实现, 则耗资源。
(2) 分数倍抽取系统中, 大量的点是使用内插函数实时计算的, 因此内插函数性能的好坏关系到内插值的准确性, 从而影响输出信号的精度。
(3) 分数倍抽取系统所用的时钟是由DDS产生的, 理论上可以产生任意所需要的时钟, 但是由于精度问题, 时钟难免有偏差, 因此稳定性不好。
2 一种基于整数倍重采样的改进措施
图2为基于整数倍抽取的重采样系统信号流程图。对比图1和图2可以看出, 两种方案的不同点在于:基于分数倍重采样的系统, 解调时使用的本地载波频率控制字是固定的;基于整数倍重采样的系统, 解调时使用的本地载波频率控制字是根据不同码元率变化的。虽然后者使用的K值个数多, 但却可以在系统正常运行前, 通过外部存储器调用配置, 省去了实时计算插值的模块。整数倍重采样对多速率的支持主要体现在可变频率控制字K上, K会随码元速率的改变而变化, 通过调用外部存贮器的K值, 便可实现多速率的解调。
在整数倍重采样中, 只需要满足一个条件, 即fsd要尽可能的小, fsd≥fmax。整数倍重采样可以很好地避免分数倍重采样的缺点。
(1) 不用内插器。可节省大量时间或资源;
(2) 不用内插函数。重采样后的点都是相对精确的点 (都来自A/D) ;
(3) 整数抽取系统所用的时钟也是由DDS产生。由于所需时钟和晶振是整数倍关系, 故数字器件中实现整数倍的分频始终是相对精准的。
3 具体的改进设计方法
由于支持的速率比较多, 不可能对每一种支持的速率带宽设计相应的抽取因子, 因此需要按照一定的原则进行分段归类, 目的在于减少抽取因子的数量和降低重采样系统的设计复杂度。抽取因子以及对多速率支持的分段设计主要体现在两方面。一是按一定原则的码元率分段设计;二是按工作频率可变的解调载波设计。
3.1 速率分段的依据
如图3所示, 重采样替代模型是数据率分段的前提。假设信号x (n) 中最高频率fmax=1.7 MHz, A/D采样率为120 MSPS, 则降速后, 如果按照4fmax的采样率输出, 则为6.8 MSPS。其中, 问题的难点在于从120 MSPS转换到6.8 MSPS, 抽取因子D=120/6.8=17.647 (小数) , 这必须使用分数倍抽取。如果按照8 MSPS的采样率输出, 就使抽取因子D=120/8=15 (整数) , 两者含有的信号没有实质上不一样, 只是后者比前者的采样率高一些, 但是它们的速率都是比较低的, 即两者调制信号含有的信息是相同的, 惟一不一样的是采样率。根据这个模型, 可以把所有分数倍重采样都用最接近的整数倍重采样来代替[6]。
3.2 发射端的码元率, 频谱关系
在发射端, 调制采用BPSK方式, 由于系统对调制后的带宽有限制, 因此载波不能随意设计, 在此假设一个码元对应一个载波周期。由于码元速率是可调的, 因此载波周期也是可调的, 如表1所示。例如, 当码元率R=0.8 Mb/s时, 调制载波频率fc=0.8 MHz, 这样才可以让一个码元符号和一个载波周期相乘运算。
3.3 重采样后按采样率分段设计
在接收端, 用一个120 MSPS的A/D采样器进行带通采样, 然后进行下变频转换到零中频, 此时的信号是调制后的信号, 即含有码元信息和调制载波的信号。由于120 MSPS采样率非常高, 不利于后续的解调处理, 因此必须对它进行降速处理。降速原则是在不失真的前提下尽量降低速率。由于每一种码元速率调制后的信号频谱宽度都是不一样的, 因此按照奈奎斯特定理, 最大抽取比也是不一样的。从表1可以看出, 系统支持的最大速率为2 Mb/s。调制后信号的最大频率fmax=4 MHz;而最低速率为0.1 Mb/s, 调制后信号的最小频率fmax=0.2 MHz。
调制后信号的最大频谱fmax变化0.2～4 MHz (以0.2 MHz为步长) 。为了解调性能良好, 以4fmax的速率输出, 这样可以保证调制后信号一个周期至少4个点[5]。因此120 MSPS的数据率就会被降速为0.8 MSPS为步长, 从0.8～16 MSPS。而抽取因子如表2所示。表2中的理论数据率在理论上是可行的, 但是在实际硬件设计的时候会出现一些实现上的问题, 如数字硬件设计中不容易从一个固定晶振产生输出任意数据率的若干个时钟 (不稳定, 精度也有一定影响) , 比如使用120 MHz晶振产生表2中的5.6 MHz, 11.2 MHz, 在数字器件中实现起来比较麻烦。抽取因子出现了小数, 这也不易实现。
通过大量的分析计算, 找到一种以数据速率分段为基础的设计方法。由于数字器件中获得时钟的常用方式是数字分频器, 它只能精确得到整数倍分频, 例如把120 MHz晶振2分频, 就为60 MHz, 3分频就为40 MHz。为了更有通用性, 可以设计为2的N次方分频[7], 通过计算会得到120 MHz/2, 120 MHz/4, 120 MHz/8, 120 MHz/16, 120 MHz/32, 120 MHz/64, 120 MHz/128这些数据率。以此为标准把数据率分段, 得到如表3所示的输出数据率, 即当码元率为0.1 Mb/s时, 理论输出数据率为4fmax=0.8 MSPS, 实际输出数据率为1.875 MSPS;当码元率为0.2 Mb/s时, 理论输出数据率为4fmax=1.6 MSPS, 实际输出数据率仍然为1.875 MSPS;当码元率为0.3 Mb/s时, 理论输出数据率为4fmax=2.4 MSPS, 实际输出数据率为3.75 MSPS, 后面的数据以此类推。这样原本20个抽取因子被缩减到5个, 原本所需的20个时钟也被缩减到5个, 最重要的是这5个时钟可以很容易地通过分频得到。详细的分段数据结果如表2中分段后数据率和分段后抽取因子所示。
3.4 工作频率变化的载波设计
由于载波周期和码元周期是一致的, 因此在设计本地载波的时候, 就需将其设计成可以通过设置改变频率的载波。计算数字波形发生器[8]的公式为:
undefined
式中:Fclk为数字波形发生器的工作频率;K为频率控制字, 通过设置它可以得到所需的频率;2N为存储点的个数, 也为地址个数。因此, 若知道了Fout和Fclk, 就可以算出K值。对于多速率的支持, 可以先把所需要的载波频率计算一次, 求出若干个K值, 存储起来, 等待调用。由于载波为0.1～2 MHz (以0.1 MHz为步长) , 就需要计算出20个K值, 计算结果如表3。K是在N=16时算出的。当码元率为0.3 Mb/s时, 120 MSPS的数据 (fmax=0.6 MHz, 4fmax=2.4 MHz) 通过D=32倍降速变成3.75 MSPS。此时, 数字波形发生器的工作时钟也由3.75 MHz提供, 产生0.3 MHz的载波 (载波周期和码元周期一样) , 即Fout=0.3 MHz, Fclk=3.75 MHz。由此可计算出K=5 243。其他的依此类推, 详细数据如表3所示。
4 仿真结果分析
在Matlab仿真软件上选择了码元率为0.3 Mb/s, 1.2 Mb/s, 和1.7 Mb/s这三个速率依次作了仿真。假设码元信号为[1 0 1 1 0 0 1 0 1 0], 它对应的BPSK信号如图4所示。三种速率的调制信号经过降速、解调后, 判决之前的信号分别如图4～图6所示。
从图4～图6中已经可以较明显地看出码元信息, 再经过判决器, 则能较好地恢复码元信号。这也证明了该方法的可行性较高。但由此发现, 当码元率为1.9 Mb/s和2 Mb/s时, 在同一工作时钟下, 载波对应的K值分别为4 151和4 369, 这两个值很接近, 这样使得精度不够。因此, 如果要提高精度, 就要提高不同K值之间的间隔, 较好的办法就是提高载波间隔[9]。这里使用的是一个码元周期对应一个周期的载波, 如果要提高精度, 可以使一个码元周期对应n个周期。但是问题也随之而来, 它使得调制后的信号的最高频率fmax增大, 对带宽要求也增加了。因此需要在两者之间折衷考虑, 或者可以当较低速率时, 可以使一个码元对应n个周期;当较高速率时, 可以使一个码元对应1个或者2个周期, 这样也可以达到不错的效果。值得提出的是, 按照本文所述的方法可以把支持的码元率扩展到0.01～20 Mb/s (以10 Kb/s为步长) , 需要改动的是载波对应的K值, 如果计算后得到的K值间隔比较小, 应该考虑增大载波生成的N值[10]。
5 结 语
由于受当前数字器件运行速度的限制[10], 理想软件无线电的实现还有一定难度, 还不可能直接对高速采样出来的采样值进行运算, 因此多速率的降速在软件无线电接收机设计具有非常重要的意义。由于要对多速率的支持, 把所支持的数据率分段和变载波的设计是一个很关键的问题。它的好坏直接影响接收机的后续解调性能。本文从硬件实现难度的角度出发, 分析了多速率支持的难点所在, 提出了一个实用的解决方案, 并通过Matlab软件仿真, 取得了良好的效果, 在工程实现上有较大的参考意义。
参考文献
[1]孙丹丹.软件无线电接收机的计算机仿真[D].哈尔滨:哈尔滨工程大学, 2002.
[2]陈勤琴, 吴建响, 王卫东.数字接收机中带通采样速率的选取及种类优化[J].信号处理, 2007, 23 (1) :106-111.
[3]蔡骞.宽带可变速率数字下变频技术研究[D].成都:电子科技大学, 2004.
[4]Wang Xiangyang, Yu Shuyang.A Feasible RF BandpassSampling Architecture of Single-Channel Software-DefinedRadio Receiver[A].International Conference on Communi-cations and Mobile Computing[C].2009:74-77.
[5]Zhao Juan, Tao Ran, Wang Yue.Sampling Rate Conversionfor Linear Canonical Transform[J].Signal Processing, 2008, 88 (11) :2 825-2 832.
[6]Ali Al-Haj.Configurable Multirate Filter Banks[J].Ameri-can Journal of Applied Sciences, 2008, 5 (7) :788-797.
[7]赵民建.多波段、多速率、多模式软件无线电接收技术研究[D].杭州:浙江大学, 2003.
[8]田耘, 徐文波, 张延伟.无线通信FPGA设计[M].北京:电子工业出版社, 2007.
[9]Chen Qinqin, Wu Jianxiang, Wang Weidong, et al.Selectionand Kind Optimization for Band-pass Sampling Rates in Dig-ital Receivers[J].Signal Processing, 2007, 23 (1) :106-111.
低生热无线电源接收器 篇3
智能手机等移动应用中使用的集成电路要求减少生热,以防止过热。“TC7761WBG” 采用联合的CMOS-DMOS晶圆工艺制造, 可将生热量降为同类产品2的70% , 同时实现95% 的功率转换效率。 该集成电路内置了协议认证电路, 无需外置微控制器,有助于简化系统。
新产品的主要特性
●将生热量降低30%。
●实现95% 的最大功率转换效率。
●整合了Qi标准的协议认证电路。
●符合包括异物检测(FOD)功能的Qi低功率规格1.1版本。
●获得了Qi认证,输出功率为3.5W。
应用
移动设备,如智能手机和移动配件
主要规格
产品名称TC7761WBG
无线电源
发送器/ 接收器接收器
传输方法电磁感应法(Qi标准)
输出功率5W (最大值)
3.5W (Qi认证)
封装WCSP28
基于无线接收的汽车智能收费系统 篇4
现在私家汽车得到普及, 加上城市管理的提升, 汽车出入一些机关、学校、居住小区、大型停车场, 部分需要通行证, 保安一般要看通行证后才允许进入, 所以需要司机在入口处停车, 不但耽误时间且增加汽车油耗, 极不方便, 如保安不够尽职, 对一切车辆不予管理, 则对政府机关的安全、小区的安静造成很大的影响。一些设施较高档的场所使用红外监控车牌扫描系统, 但由于中国套牌现象严重, 因此也难以保证安全。随着城市公共基础设施的完善, 越来越多无人自动停车场将会建成, 人们不会满足于自动收款机先停车、取票再停车、验票收费的陈旧付款方式, 在繁华处的停车场, 这种系统往往会浪费人们很多时间。于是人们需要一种快捷的付费方式, 自动识别系统可以联入银行系统, 进行费用交付, 通过移动通信网络, 将付款信息发送至车主。
1 无线接收的汽车智能收费系统
为了改变现在汽车出入系统繁复、不安全等现状, 将视频扫描对比系统利用微波技术进行改造, 通过增加车载集成微波发射接收板, 通过鸣笛控制每台车辆特定的数字波的发送;并对起杆器等基础设备进行改进增加集成模块, 使其具有接收、翻译信号的功能来控制入门系统的开关, 简化出入系统, 加快汽车通行速度, 且防止套牌等不安全因素的出现。同时还可应用于高速公路的计费装置上, 通过数字波接收, 采集车辆的通行信息, 经内网将车辆信息与第三方连在一起进行收费, 并通过基础设施内的发射器将收费信息发送至车辆, 再通过移动电话短信系统将信息发送至车主, 车主确认收费结束 (未来智能停车场同样可以利用) 。
2 无线接收的汽车智能收费系统创新之处
①本系统完全将汽车比作一张身份卡, 出入仅仅只对汽车进行身份扫描。②将扫描系统, 改为数字波加密系统。简化车辆进出过程, 并对车辆进出门的信息加以采集, 且数字信号加密简单, 破解比较复杂。③系统能使社区、机关等处安全系数增加, 可避免套牌等不良社会现象的出现。④系统可内网连接警用系统, 因其可对车辆进行精确定位 (跟踪、定位罪犯等) 。⑤可支持多地使用, 避免异地系统不兼容。⑥初期第三方收费制度。初期运行系统时设立局域收费设施, 通过第三方的设立及局域网的铺设, 用户可通过第三方账户申请充值, 无阻碍通过第三方覆盖范围的任何车辆收费场所, 消费金额由第三方划入车辆消费处收费部门, 并短信通知用户。⑦如系统组网成功后, 可取消第三方与银行系统进行连接, 使收费系统更加安全便捷。还可以增加紧急情况大功率信号发射功能, 在汽车出险安全气囊弹出时自动发射大功率求救信号, 通过最近的接收器的接收, 联系最近救援站, 对事故车辆及时救助。⑧设置车内显示车辆通过收费处时消费金额系统, 可在很大程度上解决车辆租借时车主与借车人之间的利益矛盾。
随着社会的进步、人们对生活要求的提高以及未来快节奏的生活方式, 必有一款新型车载车辆自动电子识别系统进入人们的生活, 节约人们的时间, 提高我们的生活质量。
3 本系统的可行性条件
1) 在车辆进入目的场所大门之前, 司机按响汽笛给信号发射器发射指令, 车载信号发射器将含有车辆加密信息的信号发送至该场所的信号接收器, 接收器在接到信号之后对信号进行解码、翻译、对比数据库, 对符合要求的信号发出放行信号, 这样司机在不用停车或减速的情况下进入, 因为信号加密, 故可避免套牌车等非法车辆进入, 保证住宅、办公等场所的安全。因此, 本系统可以方便应用于小区、机关、学校等的门控系统。
2) 在自动停车场加装该设备后, 可以对车辆的信号进行接收, 经由停车场的内网系统发送至停车场信息识别系统, 对车辆信号进行识别记录, 在车辆出入停车场时再对信号处理, 通过物联网可将信息传送至第三方 (或银行) 进行收费, 并可以传送至公安系统进行备案, 同时将收费信息发送至汽车, 车载装置通过分析, 信息显示在车载显示屏上 (可使借车、拼车时车辆使用人清楚本车的消费额, 便于把自己的消费款项还给主人, 避免人情问题) , 并将缴费通知及车辆活动经手机短信方式通知车主。因此, 本系统可应用于未来停车系统。
3) 公、检、法等监察部门, 还可以对部分路段随机设立信号接收桩, 对车辆通行信息进行检索, 便于追捕非法及逃逸车辆, 且方便车辆的管理, 还可以对公车出行情况进行大体上的监控。如果车辆在公路上发生故障, 报案人员只需将车辆车牌信息告诉警方, 救援部门就可通过警方的监控, 锁定事故车辆进行快速救援。如果未来公安、急救、消防合并, 并且广泛使用直升机等快速救援工具, 本系统的车载部分还可加装紧急大功率波发射器与安全气囊相连, 便于直升机搜寻, 快速到达目标进行施救。因此, 本系统可以为未来的救援所用, 且具有较大的改进空间, 并有可持续发展的特性。
摘要：介绍了为了适应未来车辆过多, 停车程序复杂及将来的立体停车场的应用, 设计的一种便捷型无人智能系统, 从而使车辆管理收费简单易行, 适应智能、低碳、节约、快捷型生活。
关键词：汽车,停车场,智能,收费系统
参考文献
[1] (美) 普埃克著, 方艳梅译.数字信号处理[M].北京:电子工业出版社, 2007.
[2]吴建平.传感器原理及应用[M].北京:机械工业出版社, 2009.
[3] (美) Abraham Silberschatz Henry F.Korth S.Sudarshan.数据库书籍-数据库系统概念[M].北京:机械工业出版社, 2012.
无线接收处理器 篇5
1月8日, 联发科技股份有限公司宣布推出业界领先的多模无线充电接收技术, 适用于感应式无线充电和基于带内 (i nb a nd) 通信的共振式无线充电。联发科技的无线充电解决方案则采用松耦合技术, 也就是通称的共振式充电。与传统方式比较, 共振式无线充电技术的主要优势包括:需充电的装置可自由放置, 相较于感应式充电, 降低了对安放位置的要求;单一无线充电线圈可同时对多个装置进行充电;单一无线充电线圈可对大小不同、充电功率需求不同的装置进行充电;支持远程充电, 即使隔着家具或墙壁也能充电。
无线接收处理器 篇6
ADC设计
天线接收到的射频信号必须经过A/D数字化, 以便后面的数字处理芯片进行数字信号处理[1]。ADC影响接收机体系的功耗、工作频率动态范围、接收带宽和总体成本, 其性能更是能够影响接收机结构的设计。理想情况下, 在接收机的链路天线后直接进行数据转换, ADC对射频信号直接进行抽样, 这样很大程度上绕过了模拟器件。而本文接收机体系结构的一个重要特点是将ADC尽量靠近射频前端, 在较高的中频直接进行数字化, 因此A/D设计是接收机设计的核心之一。
选定最优采样频率
如果对采样输出信号进行滤波的低通滤波器可以做到矩形系数为1, 在无混叠的采样率范围内选定任何一个频率都是可以的 (不考虑采样时钟的抖动) 。但是实际上, 这样的滤波器是做不出来的, 即使是矩形系数接近于1的低通滤波器也很难实现。如果后续的低通滤波器在过渡带里面没有频谱的平移转换, 那么, 即使矩形系数大一些也不会改变原信号的频谱结构, 这也就意味着平移频谱之间的间隔应该越大越好。对于无混叠的采样率来说, 并不是频率越高间隔越大, 频谱间隔最大的无混叠采样率在降低后续低通滤波器的设计难度上是最优的。
本文首先讨论无混叠采样率与平移的频谱间隔的关系, 然后结合方案选择一个最优的采样频率。
对图1中虚线所示的频谱块, 其左间距表示为:
右间距表示为:
使频谱间隔最大条件是频谱块的左间距等于右间距:
即
比如天线接收的信号是75MHz中频, 带宽1 M H z的信号, 所以使频谱间隔最大的采样频率为:fs=133.3333、66.6667、33.3333、26.6667MHz… (m=1, 2, 3, 4…) 。注意, 上面所指的频谱间隔最大是对于相应的m而言的, 对于不同的m来说, 间隔的绝对值随m的增大而减小。
由于超过100MHz的高精度A/D器件价格昂贵, 我们选择m=2, 这时的无失真采样频率fs的范围是50.3333MHz≤fs≤75.5100MHz。同时考虑到ADC采样频率与中频滤波器的带宽之间必须满足一定的关系:
其中ω是该中频带通滤波器的矩形系数, 本文设为:ω=3。此时, ADC采样通带不会发生混叠, 但过渡带将会混叠, 直到ADC采样频率增大到上式右边的两倍后, 过渡带才不会混叠。从本质上看, 还是会“混叠”的, 但此时“混叠”的信号已被衰减得很微弱, 比如衰减到比通带信号小70dB以上。
最后考虑到后续DDC器件进行速率转换后输出速率为8MHz (由于ADC和后续算法处理要求) , 采样得到的信号速率最好是2的整数倍, 同时又考虑到采样时对信号频段确定和控制的方便, 最优的采样频率选定为64MHz。这个采样频率产生的频谱间隔对后续滤波器的设计也是足够的。
器件选择
综合采样精度和速率的要求对ADC进行选择:16位的ADC可以达到大约96dB的信噪比, 但是精度达到16位同时速度超过60 MHz的ADC价格非常昂贵且不易购买到;14位的ADC可以达到大约84dB的信噪比, 也可以满足要求, 还可以买到速度更快的产品。本设计选择14位双通道A/D器件AD9640[2]进行采样。其主要性能为:可选最大采样速率80、105、125、150MSPS;采样精度14位;无杂散动态范围85dB@125MSPS;信噪比71.8dB@125MSPS;低功耗750mW@125MSPS。
其中采样速率的改变可通过改变输入时钟来实现, 从而可实现在不改变硬件的情况下通过软件来扩展。
设计高性能ADC之前的“前端”或输入配置, 是获取所需系统性能的关键所在。整个设计的优化[3]取决于许多因素, 其中包括应用的特点、系统划分, 以及ADC的构架等。许多放大器都十分适合用于高速ADC的前端电路。ADA4937能被用于150MHz以下的频率;由于它能处理很大的输出共模电压范围, 因此它的主要优势是应用于ADC的直流耦合应用中。对于窄带或谐振应用, 使滤波器与放大器的输出阻抗匹配, 来消除ADC的输入电容。通常使用一个多极点滤波器来消除感兴趣频率范围外的宽带噪声。
接收机PCB设计
基于图2的接收机框图 (图中DDC使用四通道数字下变频器AD6635) 和PCB设计的基本要求, 可以提出本文接收机PCB排版布线的总体要求如下:
●所有电源在PCB板顶层或/和底层应留出散热区[4];
●所有盒子输入输出接口位于PCB板的底层;
●PCB板顶层和底层大面积敷铜并接地;
●电源及其附属元件靠近, 独立驱动电源平面, 电源平面为电源分配网络。元器件供电从电源平面获取, 根据需要在靠近管脚处滤波;
●所有电源线进入盒子安装“穿心电容”;
●放大器直接接地, 同时应该屏蔽所有高增益放大器以防止它们产生振荡。
ADC布线
在PCB原理图中, 模拟地的网络标号为AGND, 数字地的网络标号为GND。在将A/D转换器的模拟地和数字地引脚连接在一起时, 大多数的A/D转换器是将A G N D和D G N D引脚通过最短的引线连接到同一个低阻抗的地上, 任何与DGND连接的外部阻抗都会通过寄生电容将更多的数字噪声耦合到芯片内部的模拟电路上。从而需要把A/D转换器的A G N D和D G N D引脚都连接到模拟地上, 但这种方法会产生诸如数字信号去耦电容的接地端应该接到模拟地还是数字地的问题。
本设计的多通道接收机中A/D转换器较多, 如果在每一个A/D转换器的下面都将模拟地和数字地连接在一起, 则产生多点相连, 模拟地和数字地之间的隔离就毫无意义。而如果不这样连接, 就又违反了厂商的要求。因此, 最好的办法是开始时就用统一地, 将统一的地分为模拟部分和数字部分。这样的布局布线既满足了ADC器件厂商对模拟地和数字地引脚低阻抗连接的要求, 同时又不会形成环路天线或偶极天线而产生电磁兼容 (EMC) 问题。本文中AD9640的PCB制版安排见图3。
接收机排版布线
本设计中, 接收机布线坚持2W原则:布线宽度为W, 线间距不小于2W。PCB电路板分为模拟层和数字层两个部分, 共12层, 制版安排见图2, 布线安排设计如下。
(1) 模/数布线和元件排版分离。高速信号位于优质布线层clk-digital component和signal_1, 高速信号线同低速信号线尽量远离, 重要的低速信号线位于低速信号层signal_2和signal_3。首先, 保证关键高速时钟和信号线布放于层clk-digital component和signal_1;然后保证关键低速信号线位于层signal_2和signal_3;其次, 低速信号线进入高速布线层clk-digital component时应该远离高速信号线 (尤其是时钟) , 高速信号线进入低速布线层signal_2和signal_3应该远离低速信号线;最后, 上述原则无法实施时应该增加布线层。
(2) PCB板下三层为模拟电路, 上七层为数字电路;层clk-digital c o m p o n e n t布线6 4 M H z时钟;层signal_1布线64MHz数字信号, 包括A D 9 6 4 0采样6 4 M H z高速数字信号;层signal_2和signal_3布线小于64MHz的所有其它数字信号;将数字地GNDdigital2用多个过孔连接到GNDdigital1上, GNDdigital2仅仅为隔离模数两个系统, 保护模拟信号免受数字干扰。GNDdigital1作为电源+5V的数字地;GNDdigital2作为+1.8V、+2.5V、+3.3V的数字地。
(3) FPGA、稳压片等所有核心元件位于顶层clk-digital component。
(4) 各层敷铜接地方法:
●层clk-digital component、signal_1、signal_2、signal_3的大面积敷铜, 并通过多个过孔连接到GNDdigital1;
●层analog component的大面积敷铜, 并通过多个过孔连接到GND analog。
(5) 电源布线:电源线根据使用区域大面积填充, 形成分割的电源平面。模拟电源平面PWRanalog分割为3.3V和5V两个部分, 数字电源平面PWRdigital分割为1.8V、2.5V、3.3V、5V四个部分。
实物制造及测试
图4示出所设计的接收机实物图, 将其放置在一定的温度、湿度和振动压力之下测试以检查任何设计或工作的缺陷。
在本文设计接收机的调试过程中, 用到仪器为:数字接口 (Agilent N5102A) , 矢量信号源 (Agilent E8267D) , 微波矢量分析仪 (Agilent 89650A) , 示波器 (Tektronix T D S 3 0 3 2 B) , 矢量信号分析仪 (Agilent 89611A) , 逻辑分析仪 (Agilent16900A) 。上述仪器, 对接收机测试的连接图如图5所示。
矢量信号源产生接收机需要的各种调制信号输入到射频前端, 经过测试可得, 接收机体积小, 性能稳定, 且便于调试, 实际ADC采样速率为63.488MHz;进入FPGA数据速率为7.936MHz;FPGA处理主时钟速率为63.488MHz;2～30MHz带宽、-113dBm～-36dBm的通信信号被接收的平均误码率为:Pe<10-5。因此, 本接收机射频前端抗干扰性强, 电磁兼容性好, 满足设计要求。
摘要：本文以认知抗干扰为设计目标, 从接收机的核心器件ADC入手, 分析了设计对ADC的性能要求, 并选择双通道A/D转换器AD9640, 结合FPGA实现了中等频谱利用率的无线接收机设计。给出了PCB设计排版布线以及接收机实物调试方案。
关键词：无线接收机,ADC,PCB,调试,AD9640
参考文献
[1]姜宇柏, 游思晴等.软件无线电原理与工程应用[M].北京:机械工业出版社, 2006
[2]Analog Devices Inc.AD9640DataSheet[DB/OL].http://www.analog.com/UploadedFiles/Data_sheet/AD9640.pdf
[3]Rohde U L, Newkirk D P.无线应用射频微波电路设计[M].刘光沽, 张玉兴译.北京:电子工业出版社, 2004
无线接收处理器 篇7
在中、短波发射台站,遥控等无线传输技术被广泛应用于各种设备。作为遥控设备控制的核心,无线通信的稳定性和可靠性至关重要。本文给出一种基于数传模块的无线寻址接收器的设计。它的不同之处在于实现稳定无线接收的前提下,又能实现接收不同地址下的数据。显然,这样的无线收发系统避免了固定地址接收中所带来的不便,既降低了通信成本又提高了通信质量,还具有使用灵活等优点。
2系统结构设计
本系统在实现过程中主要是采用PT2262/PT2272芯片、超外差接收模块和AT89C52单片机,将无线电技术与单片机技术相结合,用单片机控制解码芯片的地址端,可以在保证系统原有收发功能的基础上,实现智能化寻址和数据接收。系统设计框图如图1所示。
3硬件设计
3.1基本原理
本系统由发送端、接收模块、单片机、解码电路、以及显示电路四部分组成。在单片机中预先存入多组地址,上电后,单片机向解码芯片PT2272的八个地址端连续发送地址,接收模块将发送端发出的地址有效接收,当接收到的地址与单片机中存入地址一致时,解码芯片工作,同时将接收到的数据送入单片机保存,最后通过单片机将数据送入显示电路显示。当接收到的地址与单片机中地址不同时,解码芯片不工作。通过上述过程即可实现点对多点的数据传输,从而实现智能化寻址功能。
3.2硬件选择
由于芯片的种类和数量比较多,芯片的选择在设计中是至关重要的。选择芯片时应考虑以下几点因素:功耗发射功率、接收灵敏度、收发芯片所需的外围元件数量、芯片成本等。本次设计主要选用的主要芯片为:PT2262/PT2272芯片,315MHZ超外差接收模块,AT89C52单片机等;
3.2.1 PT2262/2272
(1)芯片介绍。PT2262/PT2272是台湾普城公司生产的一种CMOS工艺制造的低功耗、低价位通用编解码电路,最多可有12位(A0-A11)三态地址端管脚(悬空,接高电平,接低电平)。
(2)工作原理。编码芯片PT2262发出的编码信号由地址码、数据码、同步码组成一个完整的码字。当有按键被按下时,PT2262得电工作,其第17脚为高电平,输出经调制的串行数据信号。接收模块接收后送至解码芯片PT2272,两者地址码经过两次比较核对,确认匹配后,Vt脚被置为高电平,与此同时相应的数据脚也输出高电平,数据位输出相应的数据。如果发送端一直按住按键,编码芯片则会连续发射。
(3)地址编码设定原则。在通常使用中,一般采用8位地址码和4位数据码,PT2262/PT2272的第1~8脚为地址设定脚,有三种状态可供选择:悬空、接正、接地三种状态。3的8次方为6561,所以地址编码不重复的数量为6561组,只有发射端PT2262和接收端PT2272的地址编码完全相同,才能配对使用。出厂时PT2262和PT2272的八位地址端全部悬空,这样可以很方便选择各种编码状态。如果想改变地址编码,只要将PT2262和PT2272的1~8脚设置相同即可。例如当PT2262的第1脚接正、第6脚接地,其它引脚悬空,那么PT2272只要也第1脚接正、第6脚接地其它引脚悬空就能实现配对接收。
(4)PT2262和PT2272的振荡电阻的选择。PT2262和PT2272中OSC1、OSC2外接的电阻决定载频频率,所以说其振荡电阻还必须匹配,否则接收距离会变近,甚至无法接收。在实际使用中只要对振荡电阻稍做改动就能配套使用。在具体的应用中,外接振荡电阻可根据需要进行适当的调节,阻值越大振荡频率越慢,编码的宽度越大,发码一帧的时间越长。大部分产品都是用2262/1.2M=2272/200K组合的,少量产品用2262/4.7M=2272/820K。一般电阻可在430k—470k之间选择即可。电阻匹配如表1所示。
3.2.2超外差接收模块
超外差接收模块有5个引出端,分别是:ANT端、两个GND端、一个VCC端、一个数据输出端。其中VCC为5V供电端,GND为接地端,ANT端焊盘需焊接一根天线,数据输出端与解码芯片PT2272的14管脚(数据信号输入端)相接。
3.2.3 AT89C52
本次采用MCS-51系列的AT89C52单片机,它是一种带8K字节闪烁可编程可擦除只读存贮器的低电压、高性能CMOS8位微处理器。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89C52是一种高效微控制器,无需扩展外部存储器。256字节的RAM和32线I/O口为很多控制系统提供了一种灵活性高且价廉的方案。
3.3具体电路设计
(1)解码芯片PT2272与超外差接收模块的连接:将PT2272的14管脚与接收模块的数据输出端相连接。当地址匹配时可将接收模块接收到的信号送入解码芯片PT2272。
(2)解码芯片PT2272与单片机AT89C52的连接:
将PT2272的8位地址端(1——8管脚)分别与AT89C52的P1口(1——8管脚)相连接,使得单片机中预先存入的地址可不断送至PT2272的8位地址端。
将PT2272的4位数据端(10——13管脚)分别与AT89C52的P0口的4位(39——36管脚)相连接,使得当接收到的地址与单片机预设的某地址符合时,实现数据传输。
将PT2272的17管脚与单片机的P3.2(12管脚)通过反相器74LS06相连接。这是因为解码芯片PT2272工作时产生瞬态高电平,而单片机的INT0端为低电平有效,所以在两者之间采用反相器,以产生低电平信号。
(3)显示部分的连接:在AT89C52的P2口的4位(21——24)上分别接上四个发光二极管,以满足最终显示结果的需要。
电路设计图如图2所示。
4软件设计
程序开始运行,单片机不断的将预先存入的多组地址送至解码芯片PT2272的8位地址端,与发送端送来的地址相比较,当二者相一致时,进入中断处理子程序,开始接收发送端送来的四位数据并且通过AT89C52的P0口将其存入单片机中,最后调用子程序在P2口显示。系统主要程序包括:主程序和中断服务子程序。流程图分别如图3和4所示。
5结语
利用数传模块和单片机等芯片构成的无线寻址接收器,经过实际测试,完全实现设计功能要求,具有电路易于实现、性价比高、实用性强等优点。在中、短波广播发射台实际使用中可以根据具体功能进行相应扩展,尤其是对于一些机动性要求较强的设备或一些不方便到达现场的地方,它的优点十分突出。
参考文献
[1]丁元杰.单片微机原理及其应用[M].北京:机械工业出版社,2006.5-15.