同步接收

同步接收（通用7篇）

同步接收 篇1

在大数据量、高速传输的技术需求下,高清数字媒体接口技术成为当下消费电子行业研发的重点,各种各样的数字传输接口也开始逐渐出现在人们的日常生活中,HDMI接口成为现代数字接口传输高清视频的主要代表之一[1]。HDMI高清多媒体接口是由日立、松下、飞利浦、Silicon Image、索尼、汤姆逊、东芝7家公司共同推出的数字显示接口标准。2002年12月9日,HDMI Founders推出HDMI 1.0版接口标准,当前最新版本为2013年9月发布的HDMI 2.0版接口标准[2]。

本文基于HDMI 1.4b版本,根据HDMI不同周期下数据编码的特点,以及串行输出数据的要求,研究了数据串并转换时数据流的连续性,采用可综合的Verilog语言完成HDMI接收端的数据同步模块设计,并集成到HDMI系统中。

1 HDMI接口简介

HDMI系统由HDMI发射端和HDMI接收端两部分组成,两者之间主要由4条TMDS通路连接,1条TMDS时钟通路和3条TMDS数据通路,如图1所示。3条数据通路主要用来传输编码之后的视频数据、音频数据以及辅助信息和控制信息[3]。

HDMI有3种不同的传输周期,分别是视频周期、数据岛周期和控制周期,每种传输周期的数据都有其独特的编码方式。视频周期数据采用TMDS编码方式,将8 bit的数据编码成10 bit的数据;数据岛周期传输音频数据和辅助信息,采用TERC4编码方式将4 bit数据编码成10 bit数据[4];控制周期传输控制信号,用来指示下一周期是视频周期还是音频周期。3个通路的控制信号如表1所示,每个通路的2 bit数据的编码方式如表2所示。

在一个TMDS时钟周期内,3个TMDS数据通路会各自串行输出10 bit数据。在数据的传输过程中,最低位将被最先传输,最高位将被最后输出[5]。

2 并串、串并转换数据的连续性分析

HDMI发送端把编码之后的数据以串行的形式输出,在经过串并转换作为接收端的输入。以HDMI编码之后的10 bit数据为例来分析并串、串并转换后对数据连续性的影响。

数据的串行输出不外乎两种情况,高位先出和低位先出。在理想的情况下,高位先出和低位先出的串行数据经过串并转换之后得到的数据是相同的,都是串行转换之前的HDMI编码数据。在实际的HDMI系统中,由于时序原因,从数据输入HDMI发送端到串行输出需要一定数量的时钟周期。在编码数据到来之前,并串转换模块已经开始工作,产生一系列的“无效数据”,这些“无效数据”在串并转换时就会对数据的连续性有一定的影响。

高位先出的情况:由于在串行的编码数据之前会有不确定数量的“无效数据”,这里用“0”表示,假定有2个“0”,那么在串并转换的时候这2个“0”也会参与其中,并占据并行数据的高位,如图2所示。这就会导致还原回来的每组10 bit数据不再是串行之前的HDMI编码数据。但从总体上看,在数据边界定位时,并没有破坏数据的连续性,相对于理想情况,变化的只有数据的相对位置。

低位先出的情况:与高位先出的情况相同,在串行的编码数据之前也同样会有不确定数量的“0”,同样也假定“0”的数量为2,那么在串并转换的时候,这2个“0”就会占据并行数据的低位,后面的数据依次排列,如图3所示。这同样会导致还原回来的每组10 bit数据不再是原有的HDMI编码数据。与高位先出情况不同,在数据边界定位时,数据的连续性被破坏。

3 HDMI数据同步模块设计

数据同步需要特定的可识别序列,在HDMI的编码数据中,视频周期的数据不具备这一特点,数据岛周期的编码数据虽然有一定的特征,但是一共有16种情况,数量较多,如表3所示。控制周期的编码数据在前面已经提到过,其编码方式简单,序列特征明显,并且只有4种编码,因此用于各通道的数据同步。

3.1 数据连续性处理

HDMI的编码数据在串行输出的过程中最低位将被最先传输,最高位将被最后输出。由上面对并串转换中低位先出情况的分析可知,HDMI接收端接收到的并行数据已经失去了原有数据的连续性,如图3所示。但是要进行数据同步必须保持数据整体的连续性。数据的连续性是由于低位先出而被破坏的,此时如果对图3中的数据进行低位先出的串行变化,那么数据还是连续的。为了保证数据整体的连续性,要对输入的并行10 bit数据进行翻转,即原本的A7~0,B7~A8变为0~A7,A8~B7,如图4所示,这样就保持了数据的连续性。

3.2 检测序列长度分析

HDMI接收端的输入数据为并行的10 bit数据,经过翻转的处理之后保持了数据整体的连续性。数据这样处理之后,控制周期原有的编码方式将不再适用。为了能使数据同步,控制周期的编码方式也要有所变化,只需将原控制周期编码之后的数据进行翻转即可,新的编码方式如表4所示,可以与表2进行对比。

由于在数据串行传输的过程中真正的数据前有不确定数量的“0”,因此经过倒置的10 bit数据的每一位都有可能是控制周期新编码序列的首位。最理想的情况下,当前10 bit数据的首位即为新编码序列的首位,那么这10 bit数据就为新的编码序列;另一种情况下,当前10 bit数据的末尾是新编码序列的首位,那就需要接下来的9 bit数据;最坏的情况下,当前10 bit数据不含新编码序列的首位,那么就需要接下来的10 bit数据。由以上可知,想要准确地鉴别出控制周期序列需要20 bit的数据,因此检测序列的最短长度为20 bit。

3.3 数据同步与通路对齐

数据同步只需要找到特定的同步字符,在上面已经确定基本的方案。HDMI发送端和HDMI接收端之间有3条TMDS通路,但是由于不可能保证PCB的布线长度完全一致,噪声等对3条通路的影响完全相同,因此3条数据通路会有不同程度上的相对延时。通路对齐就是为了在HDMI接收端的内部消除3条数据通路的相对延时,对齐之后的数据用于HDMI数据解码。将数据的同步与通路数据对齐在同一模块中完成,电路的结构如图5所示。

控制周期新编码方式如表4所示,编码之后的数据有这样的特点:第9位和第8位是相同的;从第8位到第1位每相邻的任意两位都不同。根据这个特点可以更为简便地判断特征序列,不用再去与表4中的序列直接比较,只需按照上述序列特点进行相邻数位的比较,就可以识别出来特征序列。特征序列识别出来之后,就要进行不同通路的数据对齐。

由上述可知,每条通路的同步序列中的特征序列的位置不同,即特征序列的首位可能出现的位置是不确定的,这是3条通路相对延时的表现,如图6所示。为了能够在20 bit的同步序列中定位特征序列,同步序列的每一组连续的10 bit序列都要进行相邻数位的比较。为了实现上面的描述,采用for循环结构,有限次数的for循环是可以综合的。用“n”来指示同步序列的每组连续10 bit序列的首位,其余位依次为n+1,n+2,n+3,…,n+8,n+9,n值的不同决定了特征序列的位置。在图6中,由上到下分别为3条通路的同步序列。每条通路的10 bit特征序列在同步序列中的位置是不同的,在图6中依次为2 bit,7 bit和3 bit,因此每条通路的n值分别为2,7,3。当n值确定之后,要对n值进行锁定,然后20 bit的同步序列根据n值向右移位,得到移位数据,如图7所示,将移位之后数据的高10位输出。这样既完成了对数据的同步,同时也完成了对不同通路的数据对齐,消除了后续模块中不同通路的相对延时。

4 电路仿真及结果分析

为了对数据同步模块进行验证,采用了如图8所示的仿真平台,仿真工具采用Cadence NC-Verilog。仿真平台由HDMI_Tx,HDMI_Rx,Serializer,Recovery,prbs_gen和prbs_checker组成。HDMI_Tx,HDMI_Rx为测试平台的核心部分,数据同步模块包含在HDMI_Rx中,为主要的验证对象。Prbs_gen和prbs_checker用来验证主体数据的正确性。Serializer和Recovery模块用来实现数据的并串转换和串并转换。由于仿真平台为数字系统,为了模拟真实情况,在这两个模块之间的每条通路都做了不同的延时处理,在图8中没有体现。

3条通路的视频数据都是由prbs_gen产生,完全相同。这样便对不同通路的数据进行分析验证。数据经过并串、串并转换之后,在经过数据同步模块,3条通路应得到完全相同的10 bit视频数据。图9为数据同步模块相关数据的仿真结果,图中的shift值为同步序列移位的n值。由图可知,不同通路的移位是不同的,分别为8位、3位和6位;data_out是移位之后的10 bit输出。仿真结果显示,数据同步模块的3条通路输出的视频数据是完全相同的,这与用同一个prbs_gen产生数据相吻合。因此说明该模块实现了预期的功能。

完整的数据流验证是由prbs_checker完成的。Prbs_gen产生12 bit的视频数据,在HDMI_Tx中经过色深编码、数据编码;在HDMI_Rx中经过数据解码、深色解码,输出12 bit的数据。3条数据通路的视频数据是完全相同的,因此只对一条通路进行检测。prbs_checker的检测结果如图10所示,图中same信号用来指示数据是否匹配,same信号呈现周期性的变化。视频数据是由prbs_gen产生的,因此在视频周期same的值为高电平,表示数据正确。在非视频周期,传输相对固定的数据,不是prbs序列,因此same信号为低电平。same信号的周期性变化是合理的,验证了数据通路的正确性,说明数据同步模块完全适用于HDMI系统。

5 结论

依据HDMI协议不同周期的编码特点以及数据传输连续性的特点,采用可综合的Verilog语言完成了数据同步模块的设计。采用NC-Verilog仿真工具,在同步模块和HDMI系统两个层次上进行验证。验证结果表明,设计的数据同步模块实现了预期功能,同时也适用于HDMI系统,能有效地提高HDMI接收端数据处理的能力。

参考文献

[1]郭名坤.基于FPGA光纤与1_4标准HDMI接口转换方法[D].沈阳:沈阳工业大学,2014.

[2]冯传岗.HDMI_4K时代的高性价比视音频信号接口[J].数码影像时代,2014(3):100-107.

[3]High-definition multimedia interface specification version1.4b[S].2011.

[4]刘文杰.HDMI接口编解码传输模块ASIC设计[J].微电子学,2014(12):763-766.

[5]陈文娟.HDMI标准在高清视频编码So C设计中的应用[J].电视技术,2008,32(8):74-75.

全数字接收机的定时同步研究 篇2

在数字接收机中，同步是一项非常关键的技术，接收端没有恢复同步，则不能确定发射端的信息，会造成通信无法完成的状况。同步又分为载波同步，定时同步，帧同步及网同步。在数字通信中，接收机要对所接收的数字信息进行抽样判决，则在本地接收端要产生抽样时钟序列，这就是定时同步。在传统接收机中，同步时钟是通过锁相环和窄带滤波器来跟踪发射端的时钟产生的，包括数据铺助和非数据铺助类型。这种同步提取电路具有同步跟踪和捕获时间长、精度差等缺点。

随着数字信号处理技术的发展，产生了全数字接收机。通过本地高精度采样时钟对接收信号进行采样，采样时钟独立于信号时钟，不需要进行反馈，采样信号送入内插滤波器进行二次采样，通过算法对采样值进行计算来得到信号。

（二）定时同步电路的结构

从图中可以看出Gardner定时同步环路主要由内插滤波器、时钟误差电路、环路滤波器和内插估值电路组成。采样信号x(mTs)是由本地时钟采样得到，而采样时钟Ts与信号是不同步的，要通过内插滤波器进行重新计算才能得到正确的信号。

1. 内插滤波器

从同步电路中可以看出，内插滤波器是同步电路中最为重要的部分，它通过一个时钟误差反馈经控制电路来计算得到信号值。

其计算公式可以为：

式中Ti和接收信号时间T同步，是信号时间T的整数倍。可见，在全数字定时同步电路中，可以通过对独立采样信号值进行一个变系数的滤波器加权得到信号值。在式中，我们定义三个变量：

由是上式可以转变为：

所以从上式中可以看出，要得到正确的信号，只要对所采样得到的信号值进行内插运算，也就是设计出滤波器hi[(i+uk)Ts]。可以看出这是个IIR滤波器，由于其运算量太大，所以改选为FIR滤波器。由香农定理可知sinc()可以由采样值来恢复原来的信号，但是sinc()由少数几个采样值来完成内插估值是不可能的，所以在软件无线电中大多选用线性内插器和拉格郎日内插器。线性内插器只要有两个样值点来参与运算就可以，拉格郎日内插器采用多个样值来进行运算，因而得到的精度更好。

典型的拉格郎日内插公式为：

其中Ci=∏(t-ti)/(ti-tj)得到。

当N=4时，插值滤波器为立方插值滤波器其系数可计算得到：

其中u为定时误差。因而通过Y(n,u)=∑[∑cm(n)u^m]x(n),可以从采样信号中得出正确的信号。

基于上式滤波器的系数可得Farrow结构的拉格郎日内插器：

2. 时钟误差电路

由于是采用独立的采样时钟，在采样时钟和信号时钟之间存在着误差，并且这个误差值是一个非常重要的参数，要进行估计出来的，有多种方法如早迟门法、Mueller-Muller算法以及Garnder先生提出的定时误差算法。Garnder算法的表达公式为：

其中，n为数据符号的标号，u(n)为第n个数据符号的定时误差，r为实际采样的采样位置到最佳采样位置的时间偏移，y(n)为第n个符号最佳采样值。

在Garnder算法不需要反馈，每一个符号只需要采用两个采样值，其中一个点叫strobe点，也就是符号最佳观察点，另外一个点叫midstrobe,也就是两个最佳观察点之间的采样点。该算法简单较广泛适用，与载波相位无关。

3. 环路滤波电路

环路滤波器采用理想积分滤波器，它的传递函数在S域上表示为：

H(s)=(1+s*r2)/(s*r1),

其中r1,r2为时延，将上式转变为z域进得到离散时域的环路滤波器的递归方程为：

式中C1=2*wn*§/k;c2=wn^2/(k*f)，其中wn为环路带宽，§为阻尼系数，k为环路滤波器的增益系数。

环路滤波器的电路如下：

可见环路滤波器实际是二阶滤波器，它包含积分路径和比例路径，这两条路径分别跟踪相位误差和频率误差，我们可以通过控制c1和c2来改变滤波器的参数，并将定时误差信号传递给NCO，通过NCO的运算来为内插滤波器提供插值相位。

4. 控制器模块

控制器模块主要由NCO和分数间隔计算器组成。从功能方面来说它的主要作用是计算小数间隔u,提供给内插滤波器进行内插。NCO(数控振荡器)是一个相位递减器。

w(m)是NCO的控制字，也就是相位递减器的相位步长，它可以由环路滤波器进行调节，以使NCO能在最佳位置溢出。一旦内插基点mk和分数间隔uk能正确得到后，系统就能够据此来计算正确的内插点，再根据内插点计算定时时钟误差，将误差通过环路滤波器，得到更新后的步长w(m)，再将步长送控制器计算mk和uk。整个系统就这样如此周而复始地工作，自身不断的进行反馈调节，最后达到稳定。

（三）仿真结果

由于全数字定时同步电路非常复杂，本文只对其中的定时误差检测电路进行了的matlab仿真，意在验证Gardner算法的正确性，通过构建一个Gardner定时误差检测环路的模型，利用了matlab中Simulink仿真功能进行仿真，验证了此算法的正确性，从图中我们可以看出TED的误差信号在输出一段时间后趋于稳定。

（四）结论

本文分别简单地介绍了全数字接收机的定时同步电路的组成。这种定时同步电路采用独立的采样时钟，不需要进行反馈，利用数字信号处理技术对不同步的采样信号进行处理来恢复信号，是当前最为先进的定时同步恢复电路。它由内插滤波器，定时同步误差检测电路、内插控制电路等模块组成。文中对Gardner定时误差检测算法进行了Simulink仿真，该算法简单适用得到了广泛的应用。

摘要：文章对全数字接收机的定时同步电路进行了研究,环路主要由环路滤波器、内插器、定时误差估计电路及内插控制器等组成。并分别对它们进行了介绍;对定时误差估计电路进行了matlab仿真。结果表明Gardner定时误差估计算法性能良好。

关键词：定时同步,内插滤波器,Gardner算法

参考文献

[1]Gardner.F.M A Bpsk/Qpsk Timing-Error Decetor For Sample Receivers.Communication,IEEE Transactions On[legacy,pre-1988],1986,34(5):423-429.

[2]Andrea Goldsmith.Wireless Communications[M].北京:人民邮电出版社,2007.

[3]John G.Proakis,Masoud Salehi.Contemporary Communication System Using MATLAB[M].北京:科学出版社,2003.

[4]姚天翔.无线通信中的数字同步算法研究[D].杭州:浙江大学博士学位论文,2006.

MLS接收机载波同步技术研究 篇3

在通信系统中,相干解调与非相干解调相比具有更好的性能,因此得到广泛的应用。相干解调需要进行载波同步。载波同步的目的就是在接收端产生一个与输入信号载波同频同相的本地载波。载波同步是相干解调中十分重要的技术环节,是接收机正确处理信号的前提,载波同步的性能直接影响到整个软件无线电系统的性能。

在MLS接收机信号处理过程中,载波同步的精度直接影响DPSK解调的性能,引起解调输出波形的畸变,进而影响码元同步和时间基准的确定,从而影响角度和距离解算的精度。

1 MLS接收机测角单元中频信号处理流程

MLS由地面设备和机载设备组成,地面设备包含方位制导台、仰角制导台、基本数据台和PDME地面应答器(根据需要还可增设拉平台、反方位台和辅助数据台);机载设备包含方位、仰角、数据接收机和PDME的机载设备。MLS的方位制导信息、仰角制导信息和数据字信息采用时分多址体制,在时间上按照一个统一的信号格式进行安排,各部分占有确定的发射时隙。MLS采用时基波束扫描方式进行角度测量,PDME专门提供连续的精确的距离信息[1]。

随着软件无线电的发展,导航信号处理中频数字化正逐步实现。对于MLS接收机来说,从天线接收到的射频信号,首先要经过滤波、放大和模拟下变频,变为易于处理的中频信号(具体实现中采用15 MHz的中频频率)。中频信号通过A/D采样变为中频数字信号,送入FPGA进行数字信号处理,一路进行DPSK解调:采用Costas环完成载波同步,获得解调输出,借助巴克码的自相关特性实现码同步,确定时间基准,提取功能识别码和往返扫描脉冲搜索控制信号;一路进行包络检波,获得相关的幅度信息,结合另一路获得的功能识别码和往返扫描脉冲搜索控制信号,完成往返扫描脉冲位置的搜索,计算出时差,从而获得角度信息[2]。

2 DPSK解调的实现方案

MLS的方位制导信息、仰角制导信息和数据字信息均采用DPSK调制方式,并且在有用信息之前都有前导码,前导码包括3部分:载波截获段、接收机基准时间码(巴克码)和功能识别码。载波截获段有段同步头,它是一段未经调制的纯载波,共占832 μs[3]。DPSK信号的解调一般采用相干解调方式,这就需要在接收端进行载波恢复。载波同步的方法包括外同步法和自同步法,外同步法需要发送端发送专门的同步信息(导频信息),常用的自同步法有平方环法和Costas环法。由于Costas环法可直接获得解调输出,因此采用Costas环法实现DPSK解调[4]。

载波跟踪可分为载波频率跟踪和载波相位跟踪。锁频环(FLL)具有较高的跟踪精度,但跟踪范围相对较窄;锁频环(PLL)跟踪范围较大,跟踪速度快,但跟踪精度较低。也就是说,FLL的动态性能优于PLL,而PLL的跟踪精度优于FLL[5]。MLS接收机所处的动态环境给载波跟踪的实现带来了困难,动态性使载波信号产生较大的多普勒频移,因此在保证Costas环跟踪精度的前提下,必须兼顾其动态性能。

在Costas环中,数控振荡器NCO产生两路正交输出,分别与输入信号进行相乘,通过抽取低通滤波器进入鉴相器(和鉴频器),鉴相器(和鉴频器)的输出经环路滤波器形成与相位误差(和频率误差)相关的反馈控制信号,对NCO的输出频率进行调整,从而实现环路的载波跟踪功能[6]。

传统的Costas环只有PLL,跟踪速度慢,并且动态性能差,频率发生抖动时容易失锁。为了兼顾跟踪环路的动态性能和跟踪精度,文献[7]采用FLL和PLL相结合的方案,当频率偏移量大于某一门限值时环路进入FLL工作模式,当频率偏移量小于门限值时环路进入PLL工作模式。该方案取得了较好的效果,但加入判决电路大大增加了环路的复杂性。

为解决上述问题,本文提出了一种新的载波跟踪实现方案(如图1所示):在鉴频器和鉴相器的输出端配置合适的参数,使其同时工作,兼顾了跟踪环路的动态性能和跟踪精度,与文献[7]相比又简化了环路结构。

假设输入载波跟踪环路的中频采样信号为

S(k)=m(k)cos(ω0k+θ0) (1)

设NCO的两路正交输出为

I0(k)=cos(ωk+θ) (2)

Q0(k)=sin(ωk+θ) (3)

S(k)与I0(k),Q0(k)分别相乘,得

$\begin{array}{l}{\rm I}{}_1(k)=S(k)\cdot {\rm I}{}_0(k)=\frac{1}{2}m(k)\{\cos [(\omega +\omega {}_0)k+\\ (\theta +\theta {}_0)]+\cos [(\omega -\omega {}_0)k+(\theta -\theta {}_0)]\}(4)\end{array}$

$\begin{array}{l}Q{}_1(k)=S(k)\cdot Q{}_0(k)=\frac{1}{2}m(k)\{\sin [(\omega +\omega {}_0)k+\\ (\theta +\theta {}_0)]+\sin [(\omega -\omega {}_0)k+(\theta -\theta {}_0)]\}(5)\end{array}$

中频频率为15 MHz,MLS角度引导信号和数据字信号的带宽限制在100 kHz内,根据带通采样定理,选定信号的采样率为8 MHz。

MLS系统的DPSK码元速率为15.625 kbit/s,信号的采样率为8 MHz,显然不需要这么高的数据率,因此有必要对其进行降速处理,而采样率的降低又会影响环路的捕获时间,综合考虑系统性能指标,设定抽取因子D=8。当D=8时,单级CIC滤波器,第一旁瓣电平只比主瓣电平低13 dB左右,性能较差。因此,采用5级CIC滤波器与FIR滤波器级联的方式实现[8],5级CIC滤波器级联的第一旁瓣电平比主瓣电平低64 dB左右,FIR滤波器的阻带衰减为60 dB左右,如图2所示。这样,滤除高频分量和带外噪声的同时又降低了采样率。

经过抽取低通滤波器,式(4)和式(5)变为

${\rm I}{}_2(k)=\frac{1}{2}m(k)\cos [(\omega -\omega {}_0)k+(\theta -\theta {}_0)](6)$

$Q{}_2(k)=\frac{1}{2}m(k)\sin [(\omega -\omega {}_0)k+(\theta -\theta {}_0)](7)$

令ω-ω0=Δω,θ-θ0=Δθ,则

${\rm I}{}_2(k)=\frac{1}{2}m(k)\cos (\text{Δ}\omega k+\text{Δ}\theta )(8)$

$Q{}_2(k)=\frac{1}{2}m(k)\sin (\text{Δ}\omega k+\text{Δ}\theta )(9)$

对于式(8),当环路处于稳态时,Δω和Δθ趋近于0,cos(Δωk+Δθ)将趋近于1,则I2(k)近似于$\frac{1}{2}m(k)$,从而获得解调输出。

鉴频器种类有多种,大致包括最大似然估计器、扩展卡尔曼滤波估计器、交叉积鉴频器和DFT鉴频器等。交叉积鉴频器运算量小,跟踪性能优越,易于数字化实现,得到了广泛应用。交叉积鉴频器在Simulink中的具体实现框图如图3所示。

明确了鉴频器的结构,就可以推导鉴频误差的数学表达式为

$\begin{array}{l}f{}_1(k)={\rm I}{}_2(k-\text{Δ}k)\cdot Q{}_2(k)=\frac{1}{8}m(k-\text{Δ}k)m(k)\\ [\sin (2\text{Δ}\omega k+2\text{Δ}\theta -\text{Δ}\omega \text{Δ}k)+\sin (\text{Δ}\omega \text{Δ}k)](10)\end{array}$

$\begin{array}{l}f{}_2(k)=Q{}_2(k-\text{Δ}k)\cdot {\rm I}{}_2(k)=\frac{1}{8}m(k-\text{Δ}k)m(k)\cdot \\ [\sin (2\text{Δ}\omega k+2\text{Δ}\theta -\text{Δ}\omega \text{Δ}k)+\sin (-\text{Δ}\omega \text{Δ}k)](11)\end{array}$

鉴频器输出为

$\begin{array}{l}f(k)=f{}_1(k)-f{}_2(k)=\\ \frac{1}{4}m(k-\text{Δ}k)m(k)\cdot \sin (\text{Δ}\omega \text{Δ}k)(12)\end{array}$

式中,一旦Δk确定(图3中Δk=1,取值可根据需要进行调整),sin(ΔωΔk)就反映了本地载波与输入信号载波的频率误差。

常用的鉴相器有4种,如表1所示。

注:其中Δθ为相位误差

符号乘积型鉴相器含有符号判决,运算量在以上4种鉴相器中最小,在高信噪比条件下性能较好,在低信噪比条件下性能较差;反正切型鉴相器在高信噪比和低信噪比条件下性能都较佳,但在4种鉴相器中运算量最大;另外乘积型和正切型鉴相器的性能和运算量居中,综合考虑系统性能需求和资源占用量,选用符号乘积型鉴相器[5]。符号乘积型鉴相器在Simulink中的具体实现框图如图4所示。

根据鉴相器的结构,推导鉴相误差的数学表达式为

$\begin{array}{l}p(k)=\text{s}\text{i}\text{g}\text{n}[{\rm I}{}_2(k)]\cdot Q{}_2(k)=\frac{1}{2}m(k)\text{s}\text{i}\text{g}\text{n}[\frac{1}{2}m(k)\cdot \\ \cos (\text{Δ}\omega k+\text{Δ}\theta )]\cdot \sin (\text{Δ}\omega k+\text{Δ}\theta )(13)\end{array}$

式中,当Δω趋近于0时,sin(Δωk+Δθ)趋近于sin(Δθ),sin(Δθ)就反映了本地载波与输入信号载波的相位误差。

在载波跟踪环路中,环路滤波器一方面起着低通滤波器的作用,抑制输入噪声;另一方面可以通过滤波器参数的调整来调节环路校正速度,这是因为环路调整速度过快会引起抖动,调整速度过慢又会降低载波跟踪速度。积分器的作用是对鉴频误差信号和鉴相误差信号进行平滑,抑制由相位突变引起的反馈突变,从而减小载波跟踪过程中的抖动,或者防止失锁的发生。

3 性能仿真和结果分析

根据图1所示的原理框图,在Simulink中搭建仿真模型,对改进后的载波同步方案的性能进行仿真评估。仿真条件:NCO的固有中频输出频率为15 MHz,采样率为60 MHz,输入信号为DPSK调制信号,频率围绕15 MHz可调,通过高斯信道进入载波跟踪环路,高斯信道的信噪比SNR可调。

首先根据MLS的信号格式设置前832 μs为纯载波,后接5位巴克码11101,最后是7位功能识别码0011001(以进近方位为例);同时设置输入信号的载波频率为15.1 MHz,此时频偏为100 kHz,设置初始相差为90°,SNR=20 dB。载波同步及解调输出的结果如图5所示。

图5中,横坐标为时间(单位为s),上方为NCO的输出频率(单位为Hz),中间为本地载波与输入信号载波的相位误差(单位为度),下方为DPSK解调输出。从图中可清楚地看到,NCO的输出频率最终稳定在15.100 MHz,与输入信号的载波频率相一致;本地载波与输入信号载波的相位误差最终趋近于0;通过DPSK解调输出的上升沿和下降沿,可以得到译码输出11101 0011001,与设定的编码相一致,说明得到了正确的解调输出。中间曲线中存在毛刺,恰好与解调输出的下降沿或上升沿相对应,这说明毛刺是由输入信号的相位突变引起的,但是只出现了极小的频率变化,没有发生失锁,同时相位误差也能在极短的时间内调整到0附近,说明跟踪环路具有良好的动态性能。

从图5可以看出,跟踪环路远在巴克码到来之前已经完成了载波同步,为了更准确地判断同步建立时间,对上图进行局部放大,如图6所示。

从图6可以看出,NCO的输出频率在80 μs处已经趋近于输入信号的载波频率,并保持相对稳定。从图7可以看出,本地载波与输入信号载波的相位误差在150 μs处基本趋近于0,并保持相对稳定,可以认为该条件下环路的同步建立时间为150 μs,小于文献[7]中的同步建立时间(≥400 μs),更远小于MLS系统832 μs同步载波头的长度,能够满足系统要求。

稳态相差是跟踪环路的另一项重要性能指标。对上图进一步放大,如图8所示。从图中可以看出,跟踪环路的稳态相差在3°左右,这对DPSK解调几乎没有任何影响。

此外,还对跟踪环路在不同信噪比下的性能进行了仿真,仿真结果如图9所示。从图中可以看出,跟踪环路的稳态相差随信噪比的增大而逐渐减小。并且,在仿真中还发现,跟踪环路的同步建立时间并没有因为信噪比的恶化而明显增大。

当SNR=0时,DPSK解调输出如图10所示。从图中可以看出,虽然输入信号极度恶化,但是DPSK解调输出的上升沿和下降沿仍然比较清晰,并可以从中得到正确的译码输出(11101 0011001),这说明该载波同步方案具有较好的抗干扰性能。

4 小结

本文针对MLS系统,提出了一种载波同步改进方案,详细阐述了各部分的实现方法,从同步建立时间、稳态相差和抗干扰性能3个方面对改进方案的性能进行了仿真验证,仿真结果表明该方案能够满足 MLS系统DPSK解调的性能需求。

摘要：微波着陆系统(MLS)是目前较为先进的地基着陆引导系统,它具有比仪表着陆系统(ILS)更加完善的引导功能,可以更好地满足现代航空的精密着陆引导需求。简要介绍了MLS的系统组成和接收机测角单元的信号处理流程,提出了一种MLS中频数字化接收机载波同步的改进方案,并对其性能进行了仿真验证。

关键词：微波着陆系统,中频数字化,载波同步

参考文献

[1]张忠兴,李晓明,张景伟,等.无线电导航理论与系统[M].西安:陕西科学技术出版社,1998.

[2]孙鹏,张辉.基于FPGA的微波着陆系统中频接收机[J].北京电子科技学院学报,2007(4):46-50.

[3]周其焕,魏雄志,崔红跃.微波着陆系统[M].北京:国防工业出版社,1992.

[4]姜宇柏,游思晴.软件无线电原理与工程应用[M].北京:机械工业出版社,2006.

[5]沈峰.无线电导航系统信号接收技术[M].北京:国防工业出版社,2010.

[6]杨小牛,楼才义,徐建良.软件无线电原理与应用[M].北京:电子工业出版社,2001.

[7]吴华明,苏雁泳,刘爱军.锁相环和锁频环在数字Costas环中的应用[J].科学技术与工程,2010(19):45-50.

同步接收 篇4

随着北斗应用的不断扩展,北斗终端在城区环境下的应用成为必然趋势。在典型城区环境下大多数卫星信号由于城市高楼、树木和隧道的遮挡,造成了直达信号衰落,功率衰减达到10 d B甚至是20 d B以上,采用传统锁相环架构的接收机无法完成正常的载波跟踪。因此为了解决这一问题,就需要采用跟踪门限更低的锁频环来完成载波跟踪。引入锁频环能够保证接收机在弱信号环境下的可靠跟踪,但与传统接收机相比,其信号能量不集中在同相支路,而是在同相正交支路均包含有信号能量,造成了弱信号环境下信息同步困难,因此,需要找到新算法来解决这一难题。本文提出了2种比特同步判决方法,可以实现弱信号环境下的比特同步,并在硬件接收机上得到了验证。

1 导航型接收机结构

传统接收机的结构如图1所示。

天线接收卫星信号由射频前端下变频至中频,通过模数转换器转换为数字中频信号IF( n) 。输入信号进入混频器同本地产生的载波复制信号进行混频,其中与余弦载波混频的支路称为同相支路,也称I支路; 与正弦载波混频的那条支路称为正交支路,也称Q支路。正弦和余弦载波信号生成则由数控振荡器( NCO) 来驱动。数控振荡器根据载波环和码环鉴别器输出的误差值经滤波后得到的控制字来完成控制。复制得到的载波频率十分接近输入中频频率,经过混频器的I,Q信号完全剥离了载波,然后进入相关器进行码剥离和累加运算,进行相关运算的本地伪码由伪码NCO驱动的码发生器产生,同时处理器也可以控制伪码发生器产生伪码的初始相位。载波NCO和伪码NCO都由载波环和码环鉴别器的误差值驱动,相关器输出的I、Q两路相关值则送入信息处理器中,用于同步和电文解析。

一般传统接收机采用锁相环环路来进行信号跟踪,典型锁相环I、Q支路相关值如图2所示,锁相环稳定后能量主要集中在I支路,Q支路则基本为噪声[1,2]。锁相环实现了对相位的跟踪,属于精密跟踪,典型跟踪门限在28 d B - Hz左右[3],不同条件决定了不同的跟踪门限,取决于积分时间、带宽以及硬件品质。但是如此高的跟踪门限无法满足在城区等弱信号环境下的正常使用。

为了解决这一 问题,就需要采 用锁频环 跟踪[4]。同样条件下锁频环可提高10 ~ 15 d B左右的跟踪增益。锁频环频率锁定时会存在一个相位差,所以信号能量并不集中在同相支路上,典型的锁频环同相/正交支路相关值如图3所示。

2 弱信号环境下的比特同步算法

接收机跟踪到信号后,首先要完成的就是比特同步和帧同步。以北斗MEO卫星的B1信号为例,一个数据比特的周期是20 ms,当20 ms内没有数据比特的翻转时,20 ms内的相干积分结果会达到最大值。如果这期间发生了比特翻转,由于数据比特极性的反转,相干积分结果会有一个明显下降。常规接收机的载波环路采用锁相环,信号能量均集中在同相支路[5,6,7],从图2可以看出,只要发生了比特翻转,这种翻转是很容易发现的。通过多次判决比特翻转就能实现比特同步,进而实现帧同步[8]。

采用锁频环后,信号能量并不集中在同相支路,这样通过符号翻转的方法就变得不适用。在锁频环中就需要采用新算法来处理数据比特翻转的问题。为了解决这一问题,本文提出了2种可以用于判决比特翻转沿的方法。

2. 1 基于点积和的比特同步判决

点积和判决法是基于在同一个20 ms间隔内2个相邻1 ms的同相支路和正交支路的相干积分值的点积和的原理来实现的。在图1中所表示出的北斗接收机结构中混频器输出1 ms相关值I( n) 和Q( n) ,可以看作是复数相关值的实部和虚部表示如下:

相关值s( n) 可以等价表示为s( n) = s( 20k + j) ,其中k为数据比特的计数,j是一个数据比特内的1 ms计数。北斗的数据比特持续时间为20 ms,而数据比特的跳变可以发生在任意一个毫秒。如果相邻2个相干积分值s( n - 1) 和s( n) 是在比特边沿的两边,并且这2个相邻的数据比特的极性是相反的,这2个相邻的相干积分值的点积就为负值,即s( n - 1)* s( n) < 0。否则,点积结果就为正值,即s ( n - 1 )* s( n) > 0。这个算法可以分解为以下3个步骤:

1计算一对相邻归一化的相干积分值的归一化的点积值:

计算归一化值是为了减小由于信号强度变化所带来的影响。

2对于20个可能出现比特翻转的的位置j,计算这些位置的数据比特的归一化点积和。

3对于j的20个值,所有20个点积值Sum( j)要和一个高门限值和一个低门限值做比较,这2个门限值是一个预先设定好的常量。对于每一个计数j,如果Sum( j) 小于高门限值,则高门限计数器加1。同时,如果Sum( j) 也小于低门限值,则低门限计数器加1。然后依次检验20个点积值,比较完成后检验高门限计数器是否为1。如果不为1,则说明有多个数据比特沿或者没有数据比特沿。因为没有检验出唯一的比特沿,所以比特沿的搜索值加1扩展到下一个数据比特。如果高门限计数器值为1,则继续检验低门限计数器值是否为1,如果低门限计数器值不为1,则没有比特边沿满足低门限检测,则继续扩展搜索数据比特。如果低门限计数器值为1,则证明搜索到了数据比特边沿,这一步保证了低于低门限的比特判决同时也是唯一的低于高门限的比特判决。设置2个门限值的大小需要考虑信噪比大小和比特沿判决的虚警率,一般的典型值为0.3和0.09。

在这个方法中,数据比特极性的符号是基于软判决而不是硬判决。一个检测到的数据比特值可以是 - 1和1之间的任意一个实数值,这等同于归一化的点积结果。同时这也符合比特数据正负的随机性。在比特符号估计中使用软判决是由于它相对于硬判决在抗干扰性能上更好。

2. 2 基于相干积分功率和的比特同步判决

相干积分功率和法是基于以下的原则。如果相邻的2个相关值s( n - 1) 和s( n) 分别在数据比特边沿的两侧,并且这2个相邻的比特极性相反,则相邻的2个相关值有着相反极性,相比于有着相同极性的2个相邻相关值,极性相反相关值的相关功率明显较小。因此,不用取相邻2个相关值的点积,而是计算相邻2个相关值对的相关功率。

1计算相邻2个相关值s( n) 的相关累积功率:

2对于20个可能发生比特翻转的位置j,分别计算每个位置的相干累加功率值Accum Power( j) :

式中,k为求和过程中总的数据比特数。

3对于j的每一个值,将Accum Power( j) 的值和预先设置的高低功率门限值进行比较,同上面算法一样,如果满足相应条件,则对应高门限计数器和低门限计数器相应加1。当所有j值被检测过后,通过检查高门限计数器和低门限计数器的数值来确定是否真正检测到了比特边沿。如果这里只有一个比特边沿位置j使得Accum Power( j) 既小于高门限值,同时也小于低门限值,这样比特边沿就确定了是在位置j。如果没有检测到比特边沿,那么搜索将扩展到下一个比特,继续执行上述循环。直到确定检测到比特边沿,使得Accum Power( j) 小于低门限值同时也是唯一的小于高门限值。2个门限值的设置同样是考虑了信噪比大小和比特沿判决的虚警率。

3 实测结果

在接收机中,如果检测出了比特沿跳变,则将相应位置的比特翻转位置计数器加1,若同一个位置的计数器超过了所设置的门限值,则证明找到了比特边沿位置。将以上2种算法分别在硬件接收机进行了实现,并在城区信号环境下接收实际信号进行测试,同时和传统算法进行对比,测试结果如图4和图5所示[9,10]。

从结果可以看出,图4( a) 和图5( a) 中使用传统判别方法不存在达到边沿判决门限的位置,而图4( b) 和图5( b) 中2种新方法则存在达到判决门限的位置,说明检测到了比特跳变的位置。2种新方法在城区弱信号环境下都能很好地检测出比特边沿位置,并能成功地进行比特同步、帧同步以及定位结果输出。以上结果表明,2种算法在城区弱信号环境下可行。

4 结束语

数字接收机中位同步器的研制 篇5

关键词：成形滤波器,位同步器,数字接收机

在数字通信中,基带数字信号波形是矩形脉冲,其上升沿和下降沿是突变的,因而高频成分丰富,频域占用的频带很宽。信号通过带限信道时,致相邻码元产生码间干扰,增大接收机发生错误的概率。基带成形滤波器可以在不增加信道带宽的情况下,减小码间干扰,降低基带信号的带宽,提高频带利用率。位同步器的作用在于确定提取各个码元定时脉冲的适宜时刻,可能是码元结束时刻、码元中间时刻或者其他时刻。平方根升余弦滤波器是应用较为广泛的成形滤波器。

位同步指的是从收讯机基带信号中提取码元定时信号的全过程。位同步[1]是正确采样的基础,在数字接收机中的地位极其重要。实现位同步信息的方法通常有插入导频法和直接法两大类[2]。目前,直接法的应用范围较广。直接法是从接收的数字波形中提取它所携带的同步信息。在数字接收机中,主要采用直接法进行位同步的方法有:M&M算法、Gardner算法、平方率算法等。在传统的数字通信系统中,接收机的时钟同步和最佳判决取样时刻是通过模拟锁相环调整得到的。全数字接收机一般不能通过直接采样得到位同步的最佳时刻,必须利用位定时误差估计值控制内插滤波器对采样信号样本值进行插值运算,得到信号在最佳时刻的近似值。

本文所提的位同步算法是基于最大似然算法对于采用平方根升余弦滤波器作为成形滤波器系统,在接收端进行匹配滤波后,提取位时钟。

1成形滤波器

1.1成形滤波器原理

最初的成形滤波器设计是在频域上进行的,其过程是寻找一个普通滤波器来近似所要求形成的最终频谱的形状,然后用幅度均衡和群延时网络来校正。数字信号处理技术和超大规模集成电路技术的发展,利用数字滤波来实现频谱形成滤波的趋势越来越明显。尤其是对升余弦滚降滤波器的设计和研究更为全面。

升余弦滤波器具有如下优点[3]:

(1)满足Nyquist第1准则;

(2)消除理想低通滤波器设计上的困难,有一平滑的过渡带;

(3)引入滚降系数改变传输信号的成形波形,减小抽样定时脉冲误差所带来的码间干扰。

由通信原理可知,信道传递函数C(f)、成形滤波器传递函数HT(f)和接收滤波器传递函数HR(f)应满足:

取H(f)为滚降的升余弦函数,其表达式如下:

则平方根升余弦滤波器的时域表达式为:

1.2基带成形滤波器的实现

随着数字信号处理硬件技术和超大规模集成电路技术的发展,利用数字式处理来实现频谱波形成形滤波器的情况越来越广泛。数字滤波具有精度高、可靠性高、灵活性强、便于大规模集成、高性能指标等优点,可实现有限冲激响应滤波器或无限冲激响应滤波器。由于数字技术的发展,基带信号的频谱成形可通过数字方法实现。常用方法有查表法和滤波法。在用FPGA实现时,查表法不但节省硬件资源,而且能提高系统实现的最高频率,以节省乘法器。对于时域函数,理论上是连续的,但在实际中,只要取有限样点即可。成形滤波器的采样速率一般要求比输入的基带信号速率要高(通常是其4~8倍)。因此,要先于脉冲成形的整数倍插值,以便信号卷积。

2位同步器

2.1位同步原理

在实际的通信系统中,发射机的时钟速率和接收机的时钟速率不一定完全相同,可能会存在一定的偏差。因此,需要最大可能地降低或消除这种偏差带来的影响。实现位同步的主要方法有插入导频法和直接法。插入导频法是在基带信号频谱的零点处插入所需的位定时导频信号,在接收端使用一个窄带滤波器,从接收信号中提取出位同步时钟,将接收信号通过移相、倒相和相加电路来消除导频信号对进入取样判决器的基带信号的影响。直接法是直接从接收的数字信号中提取位同步信号,主要提前-滞后门同步算法和锁相环法。提前-滞后门是利用波形信号的对称性,根据接收信号经过匹配滤波器或相关器的输出值是采样值的相对大小来判断是否同步和调整方向。锁相环法是采用时钟误差信号控制压控振荡器,实现时钟相位误差调整,直接采样就可以获得接收信号的近似最佳采样点。在数字接收机中,由于采用固定频率的时钟进行采样,所以当抽样时钟与数据码元不同步时,可以通过在非同步的抽样数据之间进行内插,以得到同步的信号值点。

数字锁相环[4](DPLL)位同步器具有体积小、成本低、可靠性高等优点,避免了模拟器件所固有的温漂、VCO非线性、器件易饱和等缺点,因而在同步数字通信系统中得到广泛的应用。数字锁相环位同步器原理框图如图3所示。

数字锁相环主要由高稳定的晶振、分频器、相位比较器、序列滤波器和控制器组成。位同步时钟由晶振和分频器分频后产生。如果位时钟信号超前于接收码元相位跃变时,则扣除脉冲门减去一个计数脉冲,进而使本地时钟相位减少一个时间间隔。这个时间间隔是由分频器的最小时间间隔决定。相反,则加上一个计数脉冲,使本地时钟前进一个时间间隔。这种方法的优点是不需要专门提供位同步信号,缺点是接收基带信号不能出现长串“0”和“1”,否则会导致锁相环失锁。图3中的序列滤波器可以滤除噪声的干扰,降低由转换时间产生的随机抖动。数字锁相环是目前使用较多的一种技术,具有工作频率高、宽带宽、频谱质量好、控制灵活、体积小和成本低等优点,但是其频率分辨率低、频率建立时间长、相位噪声性能较差和码率适应性差。全数字接收机的插值法位时钟恢复的结构框图如图4所示。

要计算出正确的内插值,需要知道正确的插值基点和小数插值间隔,这是由插值控制器来计算[4,5]的。理想的插值滤波器是非因果的,物理上是不可实现的。因为它需要无穷多个信号样值点。实际上,也没有必要在解调中完全恢复接收信号r(t)的任何时刻的值。常用的内插滤波器有线性内插器、拉格朗日内插器和最佳低通滤波器构成的内插器。线性内插器要求两个样值点参与运算,而拉格朗日内插器需要多个样值点参与运算,所以拉格朗日内插器性能要优于线性内插器。多项式内插器适合基带信号的样点速率超出其奈奎斯特速率多倍的情况,而由最佳低通滤波器构成的内插器更适合于基带信号的样点速率大于其奈奎斯特速率的情况。

2.2简单数字位同步器的设计

直接法提取位同步时钟的方法主要是通过接收数据有码元0和1变换进行计算得到码元最佳采样时刻。由图1和图2可以看出,平方根升余弦成形滤波器近似为Sinc函数,经过脉冲成形后的码元数据近似为升余弦的形状。对于单个码元1来说,理想情况是采样时刻是成形滤波器最大值。在FPGA实现时,运算速度和精度会限制其性能。特别是,通过内插来恢复数字位同步时钟的方法运算量大,所占硬件资源多,会限制芯片的应用。

3仿真结果

多进制移相键控(MPSK)具有较高的频带利用率,在高数据率通信系统中得到广泛的应用。对所涉及的简单位同步器在QPSK通信系统中进行仿真,码元周期为0.1μs,每个码元采样率是码率的8倍,平方根升余弦滤波器采用如图1所示(滚降因子为0.5)设计,一帧数据包含128个符号,这里对每帧数据进行统计来寻找最佳采样点。图6和图7分别给出了理想信道和bE N0=12d B加性高斯白噪声信道下基带信号经过匹配滤波器后的最佳采样信号(左图)和偏移最佳采样点一个位置的信号星座图(右图)。由图6和图7可以看出,最佳采样的信号星座图比非最佳采样的信号星座图更紧凑。这也证明了最佳采样位置的正确性。

对QPSK系统的性能仿真图如图8所示。由图8可以看出,所提到的位同步器误比特曲线与理论曲线相重合,并无性能损失。而非最佳位置采样的误比特率比最佳位置采样的误比特损失约1d B。因此,这种同步方法具有可实现性和正确性。

4结论

本文所提的位同步算法是直接从数字信号中提取位同步信号,而不需要数字锁相环和插值滤波器等模块,因而具有实现简单,复杂度低,性能优良等特点。但是,这种位同步器的应用具有一定的局限性,它只能用在具有脉冲成形模块和接收端高倍采样的系统中。

参考文献

[1]姜宇柏,游思晴.软件无线电原理与工程应用[M].北京:机械工业出版社,2007.

[2]樊昌信,张甫翊,徐炳祥,等.通信原理(第5版)[M].北京:国防大学出版社,2006.6.

[3]张公礼.全数字接收机理论与技术[M].北京:科学出版社,2005.

[4]Floyd M.Gardner.锁相环技术(第3版)[M].北京:人民邮电出版社,2007,11.

[5]Floyd M Gardner.Interpolation in digital modems part I:fundamentals.IEEE Trans Comm.,1993,41(3):501-507.

QAM接收机码元同步算法的研究 篇6

码元同步的方法大多采用的是自同步或者盲同步, 这种方法与传统的定时同步算法 (如调制端和解调端的时钟都同步到一个主时钟上;调制端在伴随信息信号的同时发送一个时钟信号) 相比, 接收端不必估计发送和接收信号的相对延迟, 并且克服了不占用额外的发射功率和信道带宽。本文是基于内插的算法来实现对符号的同步[1], 从接收到的数据信号中提取时钟信号, 来实现接收机的自同步, 主要运用在输入、接收码元的速率较高的场合。

2 码元同步系统的结构原理

基于内插算法的码元同步结构采用固定的时钟频率来控制ADC采样, 得到的采样信号周期Ts与符号周期T并没有一个确切的关系, 可以满足不同速率转换的要求。环路结构图如图1所示, 定时同步环路提供插值所需的基点索引和插值距离, 在码元来临时, 插值滤波器根据这两个参数进行正确的插值计算, 从而得到码元的最佳采样点。定时误差检测器主要是从接收到的信号中提取时间误差信息;环路滤波器对误差信号进行滤波, 产生有用的控制信号;数控振荡器 (NCO) 用于控制插值滤波器所需的基点索引和插值间隔。

2.1 内插模块的原理

内插滤波器实际上实现的是一个数据速率转换, 用自同步的方法来实现符号同步。假定接收端A/D的固定采样频率为fs, 符号周期为T, 插值的作用就是从这些非同步采样信号中, 找到符号的最佳采样点 (信噪比最大点) 。可以用图2所示的结构来说明内插滤波器的工作原理, 设内插器接收到的信号为x (mTs) , Ts=1/fs, 通过DAC及滤波器hI (t) 后, 得到一个连续时间的输出:

kTi表示的是第k个插值的时刻, 实际中并不存在, 常用Ts表示, 其关系由图3所示 (设由连续的4个采样点来计算一个内插点) , 可得:

m为输入序列下标, 定义滤波器下标为:

同样定义基点的下标为:

分数间隔为:

将 (2) (3) (4) 代入 (1) 得新的内插公式[1]:

mk称为内插基点, 即在该时刻后进行内插, kTi与mk Ts之间的偏差μk是最佳内插时刻与基点之间的分数间隔, mk和μk的大小都是由控制器进行控制的, 每个插值点的值由I=I2-I1+1个采样点来计算。内插滤波器有多种构造函数, 其中基于多项式的内插滤波器是应用最广, 如线性内插、拉格朗日多项式内插、分段抛物内插等。后面的仿真采用的是分段抛物内插[2], 每次当控制器溢出时, 内插器就从最接近最佳内插时刻的I个连续的输入采样点计算出一个内插点。

2.2 定时误差检查器

时钟误差的提取采用的是Gardner算法[4], 该算法每个符号只需要两个采样点, 其中一个是最佳采样点, 另一个是两个最佳观察点之间的次最佳采样点, 并且该算法与载波无关, 也即符号同步可以在载波相位锁定前达到收敛。当定时误差收敛到一个稳定值附近时, 说明环路已经达到稳定状态。其表达式可以表示如下:

y (k) 和y (k-1) 表示当前符号和前一个的取样时刻, y (k-1/2) 表示连续两个符号取样时刻的中点的取样值。

2.3 控制器模块

控制器模块方要是由NCO和分数间隔计算器组成, NCO的作用是溢出产生时钟信号, 也即确定基点索引mk和μk分数间隔, 提供给内插器进行内插的位置。在此, NCO是一个相位递减器, 它的差分方程为[1]:

在上式中, η (m) 为NCO寄存器变量, w (m) 为NCO的控制字, 也即相位递减器的相位步长。w (m) 由环路滤波器进行调节, 以使NCO能在最佳采样时刻溢出。由于NCO的工作周期是Ts, 而内插器的周期为Ti, 因此相位步长w (m) ≈Ts/Ti。可以将w (m) 的初如值设为w (1) =Ts/Ti, 可得其更新公式如下:

其中time_error (m) 表示的是定时误差检测器的输出, 则上式主表示了定时误差与NCO的控制字w (m) 的关系。计算出w (m) , 然后就根据NCO的差分方程来计算η (m+1) 的值, 计算时分三步来进行的:

(1) 首先引入中间变量η_temp (m+1) , 首先计算η_temp (m+1) =η (m) -w (m)

(2) 然后对η_temp (m+1) 进行判断处理。如果η_temp (m+1) >0, 则η (m+1) =η_temp (m+1) 。

(3) 反之如果η_temp (m+1) <=0, 则η (m+1) =mod (η_temp (m+1) , 1) 。

在NCO处理过程中, 若η_temp (m+1) <=0, 则表示第m点为基点索引, 此时NCO产生一个内插时钟提供给内插器, 内插器就可以根据相邻I个采样点来计算内插点;反之若η_temp (m+1) >0, 则内插器不进行内插, 等待下一个内插时钟到来再进行内插。

综上所述, 一旦内插基点索引mk和μk分数间隔能正确得到, 系统就可以据此来计算正确的内插点, 再根据内插点计算相应的时钟定时误差, 将该误差通过环路滤波器后, 得到更新的步长w (m) , 再将步长送到控制器计算mk和μk, 整个系统就如此周而复始的工作, 自身不断的进行反馈调节, 从而得到正确的内插点, 最后达到稳定。当Ti与Ts之比不是有理数时, μk将是无理数, 则对于其所有值是不同的;而Ti与Ts之比为有理数时, 则当环路处于稳定状态后, μk也将逐渐收敛。

3 仿真性能

对码元同步环路用Matlab进行仿真, 采用的是64QAM的调制方式, 其符号率为7.23MHz, 而采样频率为28.92MHz, 一个符号采4个点, 插值算法采用的分段抛物内插算法[2]。

从仿真图 (如图4、图5) 可以看出, 进入码元同步环路前的星座图是无法辨认出来, 当经过同步环路之后, 星座图变得清晰, 所以该算法能很好的完成QAM接收机的同步。

4 结论

论文主要对QAM解调端的码元同步算法进行了分析和仿真, 重点是内插器、定时误差检测器算法以及控制器。通过内插器采用基于多项式内插算法, 克服了以往的定时同步方法的缺点;定时误差检测算法采用的是Gardner算法, 每个符号只需要两个采样点, 并且独立于载波恢复。通过对整个环路进行Matlab仿真, 可知该算法能很好的完成QAM接收端的符号同步工作。

参考文献

[1]F.M.Gardner, Interpolation in digital modems PartI:Fundamentals[J].IEEE Transactions on Communications, Maroh1993

[2]Lars EruP, F.M.Gardner and Robert A.Hards.Interpolation in digital modems—Part II:implementation and performan-ce[J].IEEE transaction on communications, June.

[3]Digital video broadcasting (DVB) ;framing structure, channel coding and modulation for cable systems[S].EN300402VI.2.1, April

同步接收 篇7

与其它获取光谱辐射数据的方法相比较,傅立叶变换红外辐射计(FTIRs)有很多优点。这是因为FTIR的测量原理是采用了对光谱信息在时域的色散而不是空域的色散,即所有波长的辐射能量同时投射到探测器上(无需把探测器分间隔排列)。其次,由于其光谱分辨率是由扫描时间来确定的,因此它不依赖于光学系统通光孔径的大小。此外,利用激光作基准来保证其光谱定位,从而就保证了光谱测量的精度。

典型情况下,FTIRs的测量原理是将所接收的光分成两路并使其在迈克尔逊干涉仪中进行自调制(自干涉)。干涉仪中包括有一个探测器,用于对调制后的光能量进行采样。调制后的光能经对时域输出信号进行傅立叶变换处理后就给出了对应于其光谱分布的频率量。Bomem公司MR系列的FT光谱辐射计就是这样一种干涉仪,该光谱辐射计已经改造并用于调制高温黑体源的辐射。黑体源的辐射光被输入到干涉仪中并实现自调制。代替探测自干涉的是,干涉仪的输出信号由FTIR的输出孔径输出,这样就可以认为辐射源的光谱分布是按不同的时域频率调制的。

这种从接收到发射的改变就要求把接收机设计成既有探测器又能对所探测到的时域信号进行FT变换的系统。本迈克尔逊干涉仪包括一个电动扫描器,用于对黑体源的辐射光按脉冲段进行调制。这样以来,由发射机提供给接收机的射频信号就可以使探测时间与调制脉冲同步。该同步信号可以使扫描器扫描一周的回转时间不包括在信号探测(时间)中(增加信噪比)。此干涉脉冲从每秒十次到每秒六十次任意产生,其光谱分辨率从1个波数到16个波数变化。

在过去的实验中是把发射机放在距离接收机4km的地方,并进行了一些相对传输特性的测量。这些测量中的传输介质包括石墨烟尘以及一个透过率已知的塑料样品。本文中提供了部分相对传输特性的测量结果。从实验结果来看,这种测量方法同时具有测量距离远、分辨率及灵敏度高等优点。

1 FTIR系统介绍

本FTIR系统是由光机子系统、电子子系统及数据处理和控制子系统构成。其中的干涉仪是光机系统的主要组成部分。干涉仪的作用相当于一个斩波器,其斩波频率是波长的函数。这些不同的频率由FTIR处理器检测并被分解成一个光谱。

两束入射光束均被分束器分成两束光线并被引射到角立方体反射镜的较低部位。然后,该光线被反射到角立方体反射镜的较高部位,随后又被折射到分束器的上半部;在此处两个波束重新会合。入射光束的一个分量的光程大于其被分开的另一光分量的光程。当摆动臂绕其支点摆动时,其中的一个角反射镜靠近分束器而另一个角反射器则远离分束器。这种改变两个光分量的光程以便使其实现自干涉的方法就能在输出端给出时域调制。根据光的相干性原理,即使宽频带光源的光也能在迈克尔逊干涉仪中实现自相干。干涉仪输出的两束光以90°夹角输出。有时仅探测其中的一束光,而有时则把探测器放置在两束光线的出射光路上。

对干涉信号的数字化和变换处理要求精确地检测光线在干涉仪中的光程。在该项研究所用的FTIR中,其光程是利用一个He-Ne激光器输出的干涉信号来检测的。激光束提供的正弦干涉图用于光程检测的反馈信号。当用激光测量光程时,就用白光光源来确定零光程差(ZPD)的位置。这一扫描位置在探测器输出端产生一个峰值电压信号,而且此时所有频率的光都能有效地干涉。从探测器出来的信号是时间域信号,该信号经放大、数字化和通过傅立叶变换处理后就给出了光谱分布。该项研究中所用的测量系统是Bomem公司MR系列产品中的FT光谱辐射计。该系统包括一个用于长波测量的MCT探测器和一个用于中波测量的InSb探测器。

2 FTIR用作发射器

Bomen公司的FTIR系统被改进成一个以波数或相应的波长的函数按时域调制发射源,此黑体为高温辐射源,其峰值发射对应的温度为1300K(利用射线进行检测)。从黑体源输出的辐射光经FTIR中的迈克尔逊干涉仪进行调制,所以发射器的输出为按时域调制后的光能量。其中每种波长的辐射能具有不同时域频率。FTIR发射机包括迈克尔逊干涉仪、扫描器、同步电子系统和一个为发射机提供RF(射频)同步信号的驱动器。干涉扫描可以按不同的速率进行,然而较低的扫描速率时就需要较长的信号积累时间,不过其信噪比较高。这里还应该注意的是,以波数表示的光谱分辨率也影响到噪声比的大小。较窄谱带间隔的积累信号小于较大谱带间隔的积累信号。输出光学系统可以有效地把FTIT的输出光能射向接收机。同时,接收机也有一套接收光学系统以保证有效地接收来自发射器的调制光能量。接收机内有两个探测器(MCT和InSb)和一个双色分光器,因此可以同时对中波和长波的红外辐射进行探测和处理。每个信号的处理就是由电子系统对所探测到的信号进行傅立叶变换。经过处理后所得到的结果是两个随波长变化的光谱辐射强度函数。

目前,这种大气传输测量系统布局仅仅用于测量相对传输特性。进行测量时,先用发射机和接收机测量无传输介质时参考信号的光谱特性,然后再在发射机和接收机之间引入烟雾或战场烟尘并测量经其传输后的辐射源光谱特性。两次扫描测量结果的比率就是烟雾和烟尘的相对传输特性。作者目前正在研究将这一套特殊的系统用于测量大气的绝对传输特性的方法。

3 初步试验测量

初步的试验测量是在Redstone技术测试中心的三号测试基地进行的。进行这次测量的目的是为了确定仪器系统的性能以及了解该系统在远距离传输路径状态下的工作状态。试验前,首先将该系统搭建在实验室里以检查FTIR辐射源调制器是否工作正常以及接收机是否能利用微波信号使扫描和接收过程同步。这次搭建的测量距离约为40米。

在实验室检查都正常之后,就把该系统搬到三号测试基地,并把发射机与接收机之间的距离拉大为4km。

第一次外场测量时是将黑体辐射源的温度设置在1350℃。从黑体源出来的辐射输出信号经FTIR发射器调制后通过4km的路程传输到FTIR接收机。通过FTIR调制后的黑体源辐射具有非常宽的光谱带,但是FTIR接收机所接收能量的光谱范围受探测器响应范围的限制。输入到接收机的入射光束被一双色滤光片分开并提供给两个独立的探测器。

光谱扫描的分辨率为16个波数。此时,采用30个扫描光谱进行求平均值可以得到大小合适的信号;这30个扫描光谱需要1秒的采集时间。在接收机和发射机之间的烟尘是利用美军的烟尘发生装置产生的。

第二次的传输特性测量仍然是在上面所述的4km的路径上进行的。这次测量中,参考扫描是利用高温FTIR调制辐射源获得的;然后,将一块塑料材料样品放在发射机与接收机之间,这些材料的传输特性是已知的。此次扫描的光谱分辨率提高到一个波数。为了补偿由于提高分辨率所引起的信号能量衰减,就利用100次扫描的光谱进行求平均。当扫描范围为1.8~14μm时,仅仅给出了中波波段的测量结果,其目的是为了说明当前的光谱分辨率。材料样品的传输比被认为是衰减的信号与参考信号之比随波长的变化。虽然没有进行材料样品传输特性的详细分析,但是粗略地从窄波段内的传输结果来看,传输结果测量的精度为百分之几。

从若干次测量的结果来看,信噪比的范围大约为20dB~60dB。通过改变探测器的面积还可以提高信噪比,因为现在所用的探测器的接收面积是有效面积的四倍。同样,测量中所用的接收光学系统是一个10”的望远镜,对该光学系统进行改进还可能改善接收信号的信噪比。另一个建议是利用一个双色滤光片将光分成中波与长波分别给相应的探测器,这样就能获得这些波带独立的信息。最后,如果其它的改进都不能满足要求,那么对扫描信号进行平均处理也可降低噪声。