变频采样（共3篇）
变频采样 篇1
在雷达和通信系统的应用过程中,为了获得目标的相位信息,一般需要在接收机中将输入的中频信号转换为正交的两路基带信号,这样就能够采用正交检波的方法来处理[1]。采用传统模拟下变频的方法得到的正交IQ通道,由于两路模拟元器件本身无法做到完全一致,而使两路信号的相位正交误差较大,一般为2°~3°,幅度一致性一般相差0.5dB,大大限制了接收机的动态范围,影响了系统整机性能的提高[2],数字化是解决问题的方法之一。对于多天线的阵列信号处理,保证多通道的幅相一致性和大带宽是一个难题。现设计了基于GC5016的20通道中频采样实时数字下变频系统,系统包括信号调理功能模块,中频采样功能模块,数字下变频功能模块和基带信号处理功能模块。解决了多通道数字下变频的数据同步问题,每通道达到20MHz带宽,幅度不平衡优于0.1 dB,相位不一致优于0.05°。
1 数字下变频原理
1.1 带通采样定理与无倒谱最佳采样定理
假设有一带宽为B,中心频率为fC的带通信号,用fS的采样率对该信号进行采样,带通采样定理的表达式为:
式(1)中m—正整数;
fS—带通采样频率,满足fS≥2B,单位:Hz;
fC—被采样信号中心频率,单位:Hz;
B—被采样信号带宽,单位:Hz。
最佳采样频率指的是能使重复谱除在0 Hz处对接以外,在其他频率处都不对接的频率。则得到无倒谱最佳采样定理的表达式为:
由上式可以得出,带通采样的过程其实就是一个频谱搬移的过程,通过带通采样即可实现信号的下变频处理,采样的结果就是把位于[nB,(n+1)B],其中n=0,1,2,…不同频带上的信号都用位于(0,B)上相同的基带信号频谱来表示。公式(1)正是这种带通采样思想的体现。并且进行相应的采样后不会出现频谱倒置的情况,因此将公式(2)称为无倒谱最佳采样定理。已知输入信号的中频为60 MHz,带宽为20 MHz,按照公式(2)可得出采样时钟fS有两种选择:一个是当n取1时,得到的采样率是80 MHz;另一个是当n取2时,得到的采样率是48 MHz。选择80 MHz的采样时钟,虽然经过8倍抽取可以得到10 MHz的输出数据流,采样后的频谱会产生倒置现象,其可以通过设置GC5016的参数解决。
1.2 数字下变频技术与GC5016
中频采样定理的数字下变频方法降低了采样频率,但采样频率仍需要大于信号带宽的两倍。采样频率的降低以及信号的抽取输出,导致了输出信号的频谱混叠。因此,常规的数字下变频采用数控振荡器NCO+正交数字混频MIXER+级联梳状滤波器CIC+有限冲击响应滤波器FIR的方式完成。NCO是实现数字下变频的数字混频不可或缺的重要组成部分,通常产生两路正交数字频率信号输出,具有低正交误差和高精度范围的特点。正交数字混频,就是将ADC数字化后的中频信号分解为I和Q两路正交信号。其中一路信号与cos(2πfn)(其中f为中频)相乘,下变频到零中心频率上,形成与原始信号相位相同的信号。同时另一路信号与sin(2πfn)相乘,下变频到零中心频率上,形成与原信号相位正交的相位分量。积分梳状滤波器(CIC)在数字下变频中的最大作用在于抗混叠[3]。虽然信号在进过积分梳状滤波器之后速率被降低,但高频混叠并没有完全滤除。通过PFIR进一步对信号进行降速处理以达到输出端低速设备的要求,同时进一步滤除高频混叠成分,达到对信号频谱整形的作用。GC5016是TI公司推出的宽带四通道可编程数字上变频/下变频转换器,是业界第一颗集数字上/下变频于一体的芯片,它是为了满足高速、宽带数字信号处理而设计[4]。该芯片提供160 MSPS采样率、内部有可配置的FIR数字滤波器、级联梳状滤波器、多种输入与输出格式。该芯片内部有四个完全相同的处理通道能够独立的配置成四个上变频、四个下变频或者是两个上变频和两个下变频通道。在上变频模式,通道可以接收实数据或复数据,进行1到4 096倍的内插,并将输入信号调制到选定的中心频率上。在下变频模式,通道同样可接收实数据或复数据,并将输入信号解调到选定的载频上,可进行1到4 096倍的抽取,然后进行自动增益控制放大。通道的输出信号经过格式化后可以实数或者复数的形式加到四个输出端口,完成数字信号的下变频。
GC5016的主要指标如下[4]:
(1)单通道最高输入采样率160 MSPS,双通道并行交替式最高输入采样率可达320 MSPS;
(2)输入带宽:20 MHz;
(3)无杂散动态范围(SFDR):115 dB;
(4)可编程滤波器(PFIR)最大头取系数:256;
(5)CIC滤波器上变频为6级,下变频为5级,最高抽取率为:8;
(6)单通道输入输出数据位宽:16位;
(7)温度范围:-40℃至85℃。
2 多通道中频采样数字下变频系统
2.1 系统指标
(1)通道数:20
(2)中心频率:60 MHz
(3)每通道带宽:20 MHz
(4)输出信号频率:10/20/40 MHz可变
(5)输出信号信噪比:大于50 dB
(6)通道幅度一致性:优于0.1 d B,相位一致性优于0.1度。
2.2 系统总体组成
如图1所示,系统由四个功能模块组成:前端信号调理模块,高速ADC采样模块,数字下变频模块,基带信号处理模块。模拟中频信号首先进入差分运算放大器AD8138进行幅度和零点的调整;然后输出一组差分信号到ADS62P45进行数字量化处理,由于确定带通采样时钟为80 MHz,属于高频信号,故输入时钟采用差分形式,以增强时钟的抗干扰能力;采样后输出14位宽度的数据流进入GC5016进行数字下变频处理;完成后输出IQ信号到FPGA中,FPGA与多片DSP有数据线和地址线相连,并且DSP之间也通过链路口级联,这样就形成了一个基带信号处理网络,完成后续的数字信号处理工作。
2.3 通道间幅相一致性的保证措施
雷达整个系统的总体指标是每一个分机的指标的合成。在阵列信号处理系统中,各个通道的一致性的好坏往往对系统产生非常大的影响。由于接收机的高放和中放部分是模拟电路,要保证在不同温度、不同频率和不同极化条件下的通道间的幅相一致性,往往需要在末段由信号处理进行校正。因为在中频采样和数字下变频中载波频率已经变换到中频,因此采取相应的措施能够保证各个通道之间的幅相一致性。第一,对于信号调理模块,主要是有对AD8138进行单端变差分的处理。所有20个通道元器件放置和布线要完全一致,使用的电阻要选用优于0.5%精度的国军标电阻,差分电路要进行对称布线。对于调理电路后面的采样电路和数字下变频电路,布线和元器件放置要完全一致,数据总线需要进行等长布线处理。第二,对于调理和AD采样部分的模拟电源,需要合理使用不同值的滤波电容将纹波控制在10 m V以内。第三,对于GC5016数字下变频芯片,多个芯片的数据地址线要尽量连接在一起,用FPGA芯片进行片选控制,既可以连接在一起也可以独立,这样在配置时能够将所有芯片同时配置。另外,最重要的是确定一个主控芯片,其他作为从芯片,在硬件上将主控芯片的SO引脚联连接至自己的SI引脚和其他GC5016的SI引脚,主控芯片应该选在靠中间位置。第四,对于系统的时序要求,例如波门或同步,应该在FPGA设置成软波门,在数据流上进行波门或其他控制,而不是控制采样或下变频的启停,这样做避免了硬件波门或同步的上升下降沿对整个系统的影响。
2.4 IQ不平衡分析[5,6]
IQ通道不平衡性所造成的影响会产生一个镜像信号,并由此限制接收机的动态范围。假设I路信号为标准信号,Q路信号存在幅度和相位误差,应用第一类贝塞尔函数可复信号将表达式写成
式(3)中a—幅度不平衡简谐波动的振幅,(单位:V);
ω1—幅度不平衡简谐波动的角频率,(单位:rad/s);
b—相位非正交简谐波动的振幅,(单位:V);
ω2—相位非正交简谐波动的角频率,(单位:rad/s)。
由于正交解调误差的影响,输出信号分为两类:一类是原始信号,即公式(3)的前三项;另一类是镜像信号,即上式的后三项。分别假设b=0和a=0,可以容易得到幅度不平衡和相位不平衡对信号的影响。假设相位相差90度,则b=0,输出变为
式(4)中的第一项是原始信号,第二项和第三项则是由幅度不平衡引起的干扰信号,其中第二项是由原始信号产生的干扰信号,第三项是由镜像信号产生的干扰信号。假设幅度平衡,则a=0,输出变为公式(5)所示。
式(5)中第一项是期望的原始信号,该项由于受到了幅度的影响,变为[1+J0(b)]/2,第三项是镜像信号,幅度也变成了[1-J0(-b)]/2,其余两项分别是原始信号和镜像信号产生的干扰。
3 系统测试结果及分析
3.1 幅度和相位不平衡性的测试方法
首先分析幅度不平衡性,先对两路信号分别进行快速傅里叶变换,然后分别求取两路信号的频率最大值点,以此来代表信号的谱峰值,用A(I)路信号的最大值去比B(Q)路信号的最大值,即可得出AB(IQ)幅度的偏差。再计算相位不一致性,先将Q路信号乘以先前求取的幅度偏差,这样就消去了幅度不平衡的影响。这时求取AB(IQ)信号的复数FFT,得到信号的正负谱峰值,其结果做比,即可得到信号的镜像抑制比,再将结果求反余弦,就可得到AB(IQ)偏差的相位。
3.2 多通道同步测试与通道间幅相测试
由于在实际的应用过程中需要准确的相位信息,所以必须保证多片数字下变频芯片具有同步时序和通道间信号的幅度相位一致性。在测试过程中由泰克AWG5012C信号产生一个正弦信号,经功分器后接入系统两两通道进行测试。由TS201读出的测试结果见图2。图中A通道在显示时人为添加了1.5 V的偏置。
对比图中的两个通道四路输出数据,可以看出在A和B两个通道中无论是I路信号还是Q路信号,其初始相位都是一致的,这就说明了,不同信道的输出时序是同步的。在测量通道间的幅度不一致和相位不一致是将GC5016设置成BYPASS模式,这样AD采集的信号将不通过下变频直接尽然到FPGA中,然后通过DSP读取采集的数值,进行计算,结果见表1和表2。
从表中可以看出,通道间幅度不一致性在输入信号10 m V以上最大值为0.015 8 dB,其主要由器件的离散性引起。低于10 m V由于电源纹波的影响而偏大。通道间相位不一致性在输入信号10 m V以上最大值为0.019 5度,其主要由相位噪声引起。低于10 m V由于电源纹波的影响而偏大。
3.3 IQ幅相不平衡测试
将GC5016设置为下变频模式,输出数据频率10 MHz,带宽20 MHz,测试结果如下:
通过表3和表4可以看出,幅相不一致性受频率的影响较小,这是因为数字下变频器的带宽是20MHz,满足信号输入范围;而受幅度的影响较大,这是又因为信号处理机系统存在噪声干扰,输入信号越小受到的干扰也就越大。在具体的应用过程中,要求输入的信号为峰峰值为2 V,从表中可知,幅度不平衡小于0.01 d B,相位不一致小于0.015°,满足系统要求指标。
3.4 噪声测试
首先对试验数据进行求和,取平均值,估算出信号的直流分量,减去这个直流分量得到一组新的数据,然后对其做功率谱分析,即先求取信号的自相关函数,再对自相关函数进行傅里叶变换,得到信号的功率谱。当输入信号为61 MHz是其I路信号的功率谱如图3所示。
测得的其他条件下的信噪比参数如表5所示,F表示输入信号频率。
将表5的8组数据取平均值,以此估算信号处理机的输出信噪比,约为-47.21 dB。从图5中可以看出,影响信噪比参数的主要原因是在距谱峰350 k Hz左右处出现的一个干扰信号,经分析和测量得出,该干扰信号是由系统供电的开关电源的开关频率所产生的,由于电源纹波指标超标,从而使此项指标略低。在对开关电源进行滤波处理后,降低了纹波,上述值普遍提高了近6 dB。
5 结论
系统通过将GC5016、FPGA和DSP相结合,实现了20通道,带宽20 MHz的中频采样和数字下变频系统,解决了各通道数据同步、幅相一致性的技术问题,测试结果表明满足,系统满足总体指标要求,并成功应用到产品中。
摘要：针对多通道数字接收中幅相一致性和大带宽的难点,提出了一个20通道中频采样数字下变频的技术方案。该方案为多通道数字下变频的数据流同步和通道间幅相一致性问题提供了保证措施,对IQ不平衡进行了分析,实现了20通道80MHz中频采样20 MHz带宽的实时数字下变频处理。测试结果表明,系统各通道具有良好的数据同步性、通道间幅相一致性和IQ平衡性。
关键词：多通道数字下变频,数据流同步,幅相一致性,IQ平衡性
参考文献
[1]宋虎,陈建军,吴卫.基于软件无线电的侦察宽带数字接收机的设计.中国电子科技研究院学报,2009;2:76—80
[2]冯振伟,武小冬,游思理,等.基于FPGA的雷达数字接收机设计与实现.现代雷达,2009;31(11):72—76
[3]李义宁,赵杭生,朱爱华.CIC滤波器实现过程中应注意的几点问题.军事通信技术,2004;25(3):30—32
[4] Texas Instruments Inc.GC5016 Reference.2005
[5]刘茁,何子述.一种宽带接收机幅相不平衡的校正方法.信息技术与信息化,2005;2:30—32
[6]黎向阳,刘光平,梁甸农,等.宽带正交解调器幅相一致性测量.国防科技大学学报,2000;22(2):60—63
变频采样 篇2
智能变电站应用数字化采样实现了信号的光纤化、共享化,有效解决了电缆多点接地隐患、电流二次开路和电压二次短路危险、传输损耗大等问题,具有一定的优越性,同时也带来了数据同步的新问题。 智能变电站中,数字化采样的同步方式有插值再同步和基于外部时钟的同步两种[1]。对于继电保护等可靠性要求非常高的应用,采用前者;对于测控、故录、计量等应用,采用后者。然而,不管何种同步方式,采样延时异常都会产生影响,因此,必须保证采样延时的正确性。
目前,数字化采样延时一般采用工频稳态法测量,可以有效测量稳态信号经采样环节后的非整周期延时,而对于整周期延时无法测量,这给工程应用埋下了安全隐患。某500kV智能变电站就因未正确测量出合并单元延时,而导致区外故障时多套差动保护误动跳闸。鉴于数字化采样延时的重要性及工频稳态法存在的不足,本文介绍一种采用变频原理的延时测量方法,准确测量出数字化采样的真实延时,为数字化采样的工程应用提供一种实用的测量方法,确保二次系统正确、可靠运行。
1数字化采样延时影响
1.1数字化采样构成
电子式互感器采样过程如图1所示。图中:tφt为一次传感器的传变相位误差折算为时间量;tds为数据采集延时,即为电子式互感器采集模块或模拟量输入合并单元的采样处理延时;tdt为采集模块发送数据和传输的延时,模拟量输入合并单元不存在此延时;tdw为级联应用中的等待处理延时;tdp为合并单元数据 同步、组包等处 理的延时;tde为合并单元采样值(SV)报文发送和传输所需延时,对于点对点 传输方式,为报文发 送和光纤 传输延时, 对于组网 传输方式,为报文发 送和光纤、网络交换机传输延时。
智能变电站中,一次电气量经一次传感器传变, 然后经传输系统传输至采集模块进行数据采集,采集后的数字量经光纤传输至合并单元进行 数据处理,最终形成标准格式的SV报文发送至后端保护、 测控、电能表、相量测量单元(PMU)等设备。模拟量输入合并单元的数字化采样环节中,采集模块含在合并单元中。常规互感器二次输出直接接入合并单元,由合并单元进行模拟量采集、转换并处理。数字化采样中还存在级联的应用,合并单元需要接收其他合并单元的数据,并进行数据同步和处理。
不论采用何种形式,数字化采样都需要经过电气量采集、数据处理、数据传输等环节[2],对于级联的应用还存在等待环节,这些环节都不可避免的产生延时。因此,数字化采样过程中从一次电气量产生到应用设备接收到该电气量存在一定的延时,而且随着不同采样设备处理环节、设备性能、级联方式等不同,采样延时也不同。
1.2采样延时对二次系统影响
数字化采样由分散在就地的设备独立完成,采样过程存在延时,且传输路径也不同。同一时刻的电气量经过数字化采样到达应用设备的时间并不相同。因此,数字化采样应用过程中,必须根据应用需求对采样数据进行同步。目前,采样数据同步方式有插值再同步和基于外部时钟同步两种。前者主要应用于可靠性要求非常高的继电保护系统,后者应用于可靠性要求次之的测控、故录、计量等系统。
插值再同步是基于采样延时精确补偿,采用插值计算的方法,对多个采样值重新计算同一时刻的值[3]。采样延时准确性直接决定了数据同步性能, 影响多间隔“差流”及“和电流”准确度,影响跨间隔保护的动作行为。实际工程应用中也出现过由于合并单元延时不正确,而导致主变压器保护、220kV母线保护、220kV线路保护的 差动保护 不正确动 作。
基于外部时钟同步是依赖外部统一的时钟信号进行采样,同一时刻采样值标记相同的序号,应用设备根据采样序号获取同步数据。若采样延时异常而导致同时刻采样值发送间隔过大,将影响不同间隔之间的相位关系,影响PMU、计量、测控等应用的测量准确度。
数字化采样延时影响到继电保护的动作正确性以及PMU、计量等应用的准确度,应用过程中必须对采样延时进行准确测量,并与采样设备所给出的额定延时进行校核。
2数字化采样延时特性
数字化采样经过一次电气量传变、信号传输、信号滤波、信号采集、数据处理等多个环节,见图2。
数字化采样输出与输入的传递关系由图2(a) 中的H(s)和e-std两大部分组成,其中td即为采样延时。H(s)为由图1中一次传感器和采集模块或合并单元的信号滤波电路、采集回路等共同形成的传递函数,决定了数字化采样的幅值误差和相位误差。一次输入 电气量经 过H (s)传变后变 为如图2(b)中所示的深红色波形。e-std为图1中采集模块和合并单元数据处理、等待、传输等环节所形成的采样延时。经过延时环节后波形如图2(b)中蓝色波形所示,其不改变幅值大小,但相位会有较大的变化。数字化采样环节的幅值传变特性Ah由H(s) 决定,相位传变特性由H(s)和e-std共同决定,前者引起相位误差φh,后者引起延时td[4]。
采样延时是数字量在处理、等待、传输过程中所需要的时间,由电子器件的处理性能、处理环节复杂程度、传输速率等因素决定,对所有输入信号的延时是相同的,是一种群延时[5]。采集模块和合并单元的采样、等待、数据处理环节所需的时间是固定可知的。而数据发送和传输延时虽具有一定不确定性, 但这部分延时非常小,对总延时影响较小[6]。因此, 数字化采样的延时是设计可知的,只在设计值的一个小范围内波动,称之为“额定延时”。单个电子式互感器或合并单元的采样额定延时在1ms左右;级联后,采样延时达到1.5~2ms。因此,采样延时所引起的相移不可忽略,插值再同步过程中必须进行补偿。
3采样延时工频稳态测量法
3.1测量原理
工程应用中普遍采用工频稳态法对采样延时进行测量[7,8,9,10]。稳态工频输入信号接至标准互感器和被测电子式互感器输入端,测试仪同时接收标准互感器输出的标准模拟量信号和数字化SV信号,计算t1时刻模拟量和t2时刻所接收SV之间的相位差 Δφ。其中,t1为测试仪采集模拟量时刻,t2为测试仪接收到SV时刻。由于模拟量 传输延时可忽 略,而相位误差远小于采样延时,工程中即可将 Δφ 转换为时间作为数字化采样额定延时td。测量过程中还需补偿t1和t2间的时间差。
3.2存在问题
工频稳态测量法基于采样延时引起相位偏移的原理进行测量,对于一个周期内的采样延时可以通过相移辨识而 正确测量。由于相位 差 Δφ始终在0~360°内,当采样延时超过一个工频周期时,计算出的采样 延时也始终小于20 ms,与实际不一致。 因此,工频稳态测量法无法正确测量大于一个工频周期的采样延时。
虽然国内要求采样延时不大于2ms,但实际工程应用中,由于采样环节处理不当或级联的应用,有可能出 现采样延 时超过一 个工频周 期的情况。 2012年,某500kV智能变电站由于合并单元延时超出一个工频周期,而工程测试过程中采用工频稳态测量法未及时发现,最终导致区外故障时站内主变压器保护、220kV母线保护以及220kV线路保护不正确动作而跳闸,影响恶劣。因此,工频稳态测量法在工程应用中存在一定的不足,给变电站运行埋下了安全隐患。
4采样延时变频测量法
4.1测量原理
稳态信号数字化采样延时td可分解为整周期延时tc和非整周期延时tNc,其中tNc小于一个信号周期。若稳态信号周期为T,则:
式中:m为非负整数。非整周期延时可通过与上述工频稳态法类似的方法测量,对于周期为T的稳态信号非整周期延时为:
式中:Δts为SV接收时刻和测试仪采样时刻的时间差。
稳态信号经过数字化采样的真实延时为:
由于数字化采样延时为群延时,对于所有输入信号都为td。因此采样延时测量过程中,可以改变输入稳态信号的频率,通过测量不同频率信号经过同一数字化采样环节的延时而计算出采样的真实延时。
变频法延时测量如图3所示。
对于频率分别为f1和f2的稳态信号(周期为T1和T2),经过同一数字化采样环节后的延时分别为:
式中:n为非负整数;Δφ1,Δφ2分别为测试仪测得频率为f1,f2信号的相位误差;Δts1,Δts2分别为测试仪测得频率为f1,f2信号的采样时刻与接收时刻的时间差。
由式(4)和式(5)可得到:
式中:ΔtdNc为两个信号的非整周期延时的差值或整周期延时的差值,可由稳态法测量两个信号的非整周期延时而计算得到。
上述延时测量对于任意频率的稳态信号都成立,不妨假设f1>f2,即T1<T2,则m≥n。变频法测量延时分为m=n和m >n两种情况,如图3所示。
令m=n+k,k为非负整数,则:
在时间t内,频率为f1和f2的信号周期数之差为t(f1-f2)。由于m,n和k都为非负整数,当采样延时小于t时,频率为f1和f2的信号延时整周期数之差k应小于t(f1-f2),且为非负整数。其中,m=n时,k=0。
由于稳态信号非整周期延时测量时,存在一定的误差er,因此式 (6)中的 ΔtdNc误差为2er。由于式(7)中的n为非负整 数,因此n应为区间内的整数,
k的存在,使得数字化采样的整周期延时计算值可能存在多个,而k由采样延时的限定范围t以及稳态信号的频率差f1-f2所决定。应用过程中可选取适当的值,简化运算量,若限定数字化采样延时小于1s,所施加变频信号的频率差 为1 Hz,则k=0,如图3(a)所示。此时m=n,为区间内的整数。
4.2仿真测试数据
利用Simulink仿真软件构建采样延时变频测量仿真系统,模拟数字化采样环节的 离散采样、延时、发送随机抖动等环节,然后采用上述变频测量方法分别对频率为f1和f2的信号测量非整周期 延时,然后进行全延时计算。其中延时环节参数可设置,整周期延时可调整。
仿真过程中随机抖动设置为±8μs,限定延时小于1s,设置f1为50Hz,f2为49Hz。模拟延时环节的时间设置为1 761μs,调整延时环节无整周期延时,该仿真系 统的全延 时仿真计 算结果如 图4(a)所示,在[1 755,1 767]μs范围内波动,计算结果正确。调整延时环节含有20ms整周期延时, 该仿真系统的全延时仿真计算结果如图4(b)所示, 在[21 756,21 766]μs范围内波动,计算结果正确, 包含20ms的整周期延时。
4.3实际测试数据
借助可同时采集SV和模拟量的智能化录波装置,对模拟量输入合并单元进行采样延时测量。智能化录波装置采 集SV和模拟量 的同步性 能优于1μs。利用继电保护测试仪提供变频的电流/电压信号,智能化录波装置同时记录合并单元的输入模拟量和输出SV报文,并标记精确的时标。利用上述变频测量方法对记录文件中不同频率的稳态信号进行延时计算,获取模拟量输入合并单元的真实采样延时。
对模拟量输入合并单元的保护电流通道进行延时测量。合并单元延时为750μs,输入稳态电流分别为50Hz和49 Hz,限定延时小于1s,多次测量结果如图5(a)所示,平均值为748μs,波动很小。 合并单元和智能化录波装置的模拟量采集回路都存在一定误差,因此延时计算值偏离理论值,但仍满足保护要求,且计算得到采样延时波动非常小。调整合并单元延时,使其额外增加20ms的整周期延时, 利用变频法测量采样延时的结果如图5(b)所示,平均值为20 748μs,波动仍然很小,计算结果正确。
5变频测量法工程实施
由上述分析、仿真及实际测试可以看出,利用变频测量法可以正确测量出数字化采样环节的真实延时,包括整周期延时和非整周期延时。工程应用过程中,可采用图6所示的系统对电子式互感器或模拟量输入合并单元进行延时变频测量。
测量电子式互感器延时,如图6(a)所示,采用升流/升压器提供一次大电流/高电压,变频控制电源为升流/升压器提供电源,同时通过改变电源频率达到控制输出大电流/高电压的频率。为了获知电子式互感器输入电气量的大小,在升流/升压器与电子式互感器之间串接标准电流互感器或并接标准电压互感器,将一次电气量转换为二次电气量。延时测量设备同时接入标准互感器二次输出和电子式互感器SV报文,测量电子式互感器的采样延时。
测量模拟量输入 合并单元 延时,如图6(b)所示,采用继电保护测试仪直接为合并单元提供频率可变的电流/电压信号,同时将该信号接入延时测量设备。延时测量设备 同时接收合并单 元的SV报文,进行采样延时测量。
测量过程中,测量设备与升流/升压器或继电保护测试仪应配合工作。升流/升压器或继电保护测试仪输出频率为f1的信号时,测量设备测量并记录此时的数字化采样非整周期延时tNc1;升流/升压器或继电保护测试仪输出频率为f2的信号时,测量设备测量并记录此时的数字化采样非整周期延时tNc2;然后结合前后两个延时tNc1,tNc2计算出数字化采样环节的真实延时。
6结语
变频采样 篇3
随着成像雷达对分辨率的要求越来越高, 相应信号带宽以及数字化的带宽也越来越高[1];电子对抗系统为了提高截获概率要求系统的瞬时带宽也要足够高, 相应数字化的带宽也越来越宽[2]。
传统宽带接收系统由于ADC器件以及数字处理器件性能的限制, 一般采用模拟I/Q解调后数字化的方式, 或者针对LFM信号的系统采用去调频体制来实现宽带到窄带的变换后再数字化[3]。传统宽带接收机由于模拟通道的幅相误差以及其特性随温度的变化造成接收机性能指标受到限制, 因此需要通过数字解调的方式提升指标[4]。
随着ADC器件的发展, 目前已有12 b/4 GHz (TI公司的ADC12J4000) 或10 b/5 GHz (E2V公司EV10AS152A) 采样率货架产品出现, 同时FPGA资源也已可以满足高速并行数字信号处理的需求, 使得宽带高速数字直接解调和滤波处理得以实现。
1 宽带DDC和重采样原理
1.1 宽带DDC处理
常规DDC处理流程是采样/混频/滤波/抽取结构[5], 宽带DDC处理一般采样率比较高, 因此该结构数字混频和数字滤波处理要求速度非常高, 目前FPGA无法直接在高数据率进行处理, 不适合宽带高速DDC处理, 同时抽取在滤波之后, 造成大量运算结果浪费, 该结构不适合宽带DDC处理, 需要设计适合宽带DDC处理的高效结构[6]。
设DDC抽取比为M, 数字本振为exp (-jω0t) , FIR滤波器冲击响应为h (t) , t=0, 1, 2, …, K-1, 常规DDC输出为 (采样/混频/滤波/抽取) :
如果采样信号中心频率f0, 采样频率fs, 基带信号采样率fbs和抽取率D满足关系:
此时数字本振序列exp (-jω0t) 可表示为:
设滤波器系数个数K=M*L, 考虑到数字本振序列周期和抽取比相同, DDC输出为:
通过选择合适的中频、采样频率抽取比和滤波器系数, 保证数字本振周期和抽取比相同, 分配到每个多相滤波器支路上的本振信号为常数, 因此混频可以放到多相滤波后面, 整个DDC实现结构变成采样/抽取/多相滤波/数字混频, 功能框图如图1所示。
多相滤波混频后置DDC结构又称为重采样多相下变频结构, 由式 (2) 可知:
因此当下变频的中心频率f0固定为基带信号采样率fbs的整数倍时, 可以保证经过重采样处理后这一中心频率的信号将映射到基带零频上。当该结构用做单信道宽带下变频和减采样处理时, 通过抽取/多相滤波后加复数乘积实现相位旋转来获得;当有几路信道进行下变频时, 在多相滤波器后应用一组并行的复数相位旋转来完成多路信道下变频输出;当通道数为M=log2N时, 滤波后的相位旋转多信道输出可以通过IFFT/IDFT实现, 具体实现结构如图2所示。
1.2 重采样处理
宽带系统中频f0的选择需要根据系统模拟通道的体制、频率窗口的计算、系统瞬时带宽、当前ADC模拟带宽等多个因素来决定;ADC的采样率fs选择需要考虑满足采样定理或者最佳采样定理的要求, 这样可以简化数字混频处理, 同时也可降低抗混叠滤波器的实现难度, 另外采样频率的选择与中频的选择要互相兼顾;DDC处理输出信号采样率fbs一般要求和信号带宽BW相匹配, 过低的采样率对后续信号处理会造成SNR损失, 过高的采样率会增加后续信号处理的运算资源。中频采样设计时, 一般要求fsfbs的比值为一个整数, 但当要求fs与f0匹配而同时要求fbs与BW匹配时, 宽带系统会存在fsfbs比值为分数的情况, 这时需要进行重采样处理来获得最终需要的基带采样率。重采样率为L M的分数采样率变换可以通过图3所示的结构来实现。
从实现结构看重采样处理是通过 (内插器+镜像抑制低通滤波器) + (抗混叠低通滤波器+抽取器) , 其中镜像抑制低通滤波器和抗混叠低通滤波器可以合并为一个低通滤波器来实现, 该滤波器的通带截止频率ωs为:
因此合并的低通滤波器传递函数的幅度相应为:
其中L为补零内插时需要补偿的增益损失。
对于抽取比或内插比为很大的数时, 滤波器的通带截止频率非常小, 因此滤波器阶数将非常高;重采样由于需要内插处理, 因此一般是在基带低数据率复数信号下进行;对于宽带系统, 基带数据率也非常高, 因此内插比不能很大, 否则对资源要求非常高;如果直接利用图3所示结构进行重采样处理, 由于先进行内插处理, 宽度DDC的重采样滤波压力将非常大。综上所述, 宽带DDC的重采样处理在系统设计时分数比的分子和分母都是比较小的互质数, 同时还必须采用高效的实现结构来实现。
对于图3中所示的简化结构利用FIR滤波器的多相分解 (按照内插比来分解) 可以获得如图4所示结构。
利用Nobel恒等式, 多相滤波器和内插可以互换位置, 同时抽取可以移到多相分支内部, 修改后的结构如图5所示。
根据数论理论, 两个互质的整L和M, 存在整数l0和m0满足下式:
利用该等式, 延迟单元可以表示为:
图5中一个多相分支利用式 (8) 对延迟单元进行替代, 同时利用Noble恒等式关系进行变换、利用FIR抽取滤波器的多相分解结构进行变换, 可以获得如图6所示的高效实现结构。
从图6可以看出, 滤波在最低采样率时进行处理, 运算效率最高, 与图4相比大大降低了多余运算处理, 特别是对于宽带高数据率DDC处理, 计算效率大大提高。图4~图6是针对减重采样 (L M<1) 的实现结构进行的推导, 对于增重采样 (L M>1) 的情况, 只需要将图6结构的抽取和内插位置互换, 同时将抽取和内插相对多相分支滤波器的位置也互换即可。
2 宽带DDC和重采样设计
仿真设计参数要求如下:
(1) 信号中频频率:900 MHz;
(2) ADC采样频率:1 200 MHz;
(3) 信号带宽:400 MHz;
(4) 基带输出采样率:500 MHz。
从仿真设计参数要求看采样频率和信号中频满足最佳采样定理, 因此数字混频可以得到简化, 输出基带采样率为500 MHz与ADC采样频率不成整数倍关系, 因此需要进行重采样处理。重采样处理在复数域进行, 因此先进行混频滤波处理, 获得600 MHz采样率的基带I/Q信号, 然后再进行5 6重采样处理, 最终输出500 MHz基带I/Q信号。该宽带DDC实现功能框图如图7所示。
DDC仿真时, 为了满足DDC数字混频镜像信号抑制、重采样内插镜像信号抑制的需求, 设计的第一级FIR滤波器阶数为47阶, 第二级重采样FIR滤波器的阶数为63阶, 级联滤波器的幅频和相频特性如图8所示。
FPGA实现时整个宽带重采样DDC的处理时钟是200 MHz, ADC输入数据6倍降速产生6路200 MHz的中频信号, 经过数字混频 (符号变换) 和抽取后得到两路各600 MHz数据率的I/Q信号 (分三路并行输出) , 第一级FIR滤波器采用3倍资源复用来实现600 MHz的FIR滤波处理, 输出I/Q各三路200 MHz的第一级滤波数据, 送入图5和图6所示结构的5 6重采样滤波器处理, 最终输出500 MS/s的基带I/Q信号。
3 Matlab仿真与FPGA设计结果
宽带重采样DDC处理的仿真结果如图9~图14所示。单个通道整个处理需要的乘法器数量为352个, 对乘法器的需求量比较大, 主要是由于面积和实现速度间权衡的结果。
4 结语
宽带数字下变频 (DDC) 和重采样处理可应用于成像雷达和电子对抗宽带侦查等领域的新型宽带数字接收机设计中。本文讨论了基于多相滤波结构的宽带DDC和重采样滤波处理的高效实现方式, 并通过一个设计实例进行Matlab仿真和FPGA实现, 给出了仿真和实现结果。该实现方法的优势和特点是可以减少FP GA的资源利用, 降低实现成本和系统功耗。该方法和仿真实现目前已成功应用于某宽带侦查接收机宽带数字正交解调处理和重采样处理。
参考文献
[1]刘永坦.雷达成像技术[M].哈尔滨:哈尔滨工业大学出版社, 1999.
[2]胡来招.雷达侦察接收机设计[M].北京:国防工业出版社, 2000.
[3]CAPUTI W J.Stretch:a time transformation technique[J].IEEE Transactions on Aerospace and Electronic Systems, 1971, 7 (2) :269-278.
[4]TSUI J.宽带数字接收机[M].杨小牛, 陆安南, 金飚, 译.北京:电子工业出版社, 2002.
[5]伍小保, 章仁飞, 王冰, 等.数字阵列雷达数字下变频器ASIC芯片设计[J].雷达科学与技术, 2008 (6) :496-500.
[6]HARRIS F J.通信系统中的多采样率信号处理[M].王霞, 张国梅, 刘树棠, 译.西安:西安交通大学出版社, 2008.
[7]MILIC L.Multi-rate filtering for digital signal processing:Matlab applications[M].New York:Information Science Reference, 2009.