通信芯片（精选7篇）
通信芯片 篇1
摘要：提出了应用在无线传感器网络系统的MAC层通信芯片的ASIC设计方案,基于IEEE802.15.4竞争型MAC协议,设计了内嵌CSMA-CA算法控制器的MAC收发模块以及8位RISC CPU,MAC收发模块的协处理器可以与RISC CPU进行数据交互。基于ASIC设计流程,完成了架构设计、RTL coding、验证、综合、物理设计,并通过Encounter生成了物理版图。
关键词：无线传感器网络,MAC,ASIC,IEEE 802.15.4,CSMA-CA
0引言
无线传感 器网络是 结合了传 感器应用 、 无线局域 网 、 大数据快 速处理等 技术的新 兴无线信 息网络 , 基于某种 特定的无 线网络协 议 ,快速建立 数据传输 的无线网 络[1]。 由于无线 传感器网 络的应用 价值和芯 片设计技 术的发展 ,关于无线 传感器网 络的专属 控制芯片 设计的研 究应运而 生 。
IEEE 802 . 15 . 4是一种低 功耗低速 率的无线 局域网协 议 , 定义了物 理层 (PHY层 ) 和介质访 问控制层 (MAC层 )。 MAC层主要是 为上层访 问信道提 供服务接 口 , 并且通过SAP控制PHY层的无线 数据收发[2]。 本文基于IEEE 802 . 15 . 4 MAC协议 , 提出了无 线传感器 网络MAC层的ASIC设计方案 。
本文的芯 片设计能 基本实现MAC层协议的 功能 , 设计了内 嵌CSMA-CA算法控制 器的MAC收发部分 和8位RISC CPU 。 M收发芯片 部分可以 和RISC CPU进行数据 交互 , 其内嵌的CSMA-CA算法控制 器实现竞 争信道机 制组建无 线网络 , 单独的CPU设计可以 更好地实 现无线传 感器网络 的数据处 理功能 。
1芯片整体设计方案
芯片整体 设计框架 如图1所示 , 整个芯片 从功能上 分为五部 分 : 发送部分 、 接收部分 、 精简指令CPU、 协调器和SPI接口 。 协调器使 能控制发 送状态机 和接收状 态机 , 通过协调 器指令集 运行CSMA -CA算法 , 实现信道 竞争访问 机制 。 CPU基于哈佛 架构的RISC精简指令 集设计 ,可通过SPI总线进行 数据交互 。
数据发送 部分主要 包括发送 状态机 、 发送FIFO、发送数据 仲裁 、CRC校验计算 、发送计数 等 ,数据发送 时需要建 立符合IEEE 802.15.4协议格式 的数据帧 , 发送数据仲裁避 免发送数 据冲突[3]。
数据接收 部分主要 包括接收 状态机 、 地址比较 器 、 接收计数 器 、帧解析 、帧起始检 测 、 接收FIFO、 接收数据 通路 、CRC校验 。协调器发 送接收使 能给接收 状态机 ,地址比较 器 、接收计数 器 、帧起始检 测 、接收帧解 析等功能模块协调 作用 ,根据协议 格式顺序 存入接收FIFO[4]。
2逻辑设计与仿真
2.1RISCCPU逻辑设计
考虑芯片 设计成本 和设计周 期 ,本文的CPU采用简单 的总线架 构 ,控制器指 令和数据 通路的数 据都是从 总线获得 。 基于8位数据线 和12位地址线 独立分离 的哈佛架 构 , 数据线和 地址线独 立运行简 化了芯片 逻辑结构 。 CPU设计主要 包括ALU算术逻辑 单元 、 存储器 、 指令译码 器 、 寄存器等 子模块 , 指令集包 括九条基 本运算指 令 。 本文使用Mentor公司的Model Sim软件进行 仿真验证 ,图2为RISC CPU顶层仿真 波形 。
2.2MAC层逻辑设计
本文的MAC层设计主 要包括发 送部分 、 接收部分 和协调器 。 发送部分 的功能是 将上层提 供的数据 进行封装 之后通过PHY芯片发送 , 封装是按 照物理层 的帧格式 进行的 , 包括前导 序列码 、 起始分隔 符 、 帧长度 、 有效负载[5]。 发送模块 的核心设 计是发送 状态机 , 用来产生 发送过程 各子模块 的控制信 号 ,发送状态 机的状态 流程图如 图3所示 。
接收部分 的主要功 能是完成 接收来自PHY芯片的数 据包 , 并对数据 包进行解 包 , 包括前导 码序列和 帧起始分 隔符的检 测 、 地址解析 、CRC校验以及 将物理层 的数据负 载部分存 储在FIFO[6]。 接收部分 从逻辑上 分析是发 送部分的 逆过程 , 接收发送 状态机的 状态流程 图如图4所示 。
协调器是MAC层通信的 大脑 , 通过使能 控制MAC数据收发 , 内嵌CSMA-CA算法控制 器实现竞 争信道访 问 。 由于本芯 片单独设 计了CPU,协调器主 要包括单 独存储协 调器指令 集的指令 存储器 、MAC计时器和 产生控制 信号的CSMA-CA算法控制 器 。 协调器指 令集只实 现CSMA-CA算法 ,与CPU的指令存 储器控制CPU读写不同 。
3芯片ASIC设计流程
ASIC是专用集 成电路的 简称 , 是当今流 行的一种 根据特殊 市场需求 定制设计 的芯片设 计技术 。 ASIC设计流程 包括前端 设计和后 端设计两 个重要阶 段 ,前端设计 主要包括RTL代码的编 写 、 仿真 、 综合以及 静态时序 分析 ,后端设计 主要是把 前端综合 产生的门 级网表实 现成物理 版图 ,并验证版 图是否满 足时序收 敛和设计 规则要求 。 本芯片基 于ASIC设计流程 , 完成了架 构设计 、RTL coding 、 验证 、 综合 、 物理设计 , 并通过Encounter生成了物 理版图 。
3.1综合
综合是芯 片设计的 重要步骤 , 是连接前 端设计和 后端设计 的重要桥 梁 。 本设计采 用中芯国 际0.13 μm CMOS工艺库 , 利用综合 工具Synopsys的DC把RTL代码综合 成门级网 表 ,门级网表 是后端设 计所需要 的源文件 。 DC首先读入 工艺库lib、SDC约束脚本 等文件 ,然后进行 综合优化 生成门级 网表 。
3.2MAC层逻辑设计
综合生成 物理设计 所需要的 门级网表 后 , 使用物理 设计软件Encounter进行芯片 后端设计 。 后端物理 设计主要 包括布图 规划与布 局 、电源规划 、插入时钟 树 、布线等 。 电源规划 对于芯片 后端设计 至关重要 ,良好的电 源规划可 以为整块 芯片提供 一个均匀 的供电网 格 。 本芯片的 局部电源 网络如图5所示 ,VDD和VSS均匀地分 布在芯片 内部 。
时钟是芯 片设计的 核心 , 一个好的 时钟树决 定了芯片 时序收敛 的难易程 度和工作 性能 。 布图规划 与布局结 束后即可 进行时钟 树 (clock tree)插入 ,插入时钟 树的目的 是使芯片 所有逻辑 单元接收 到的时钟 信号时间 一致 , 时序基本 不存在偏 差 。 芯片时钟 树分布图 如图6所示 。
4结论
无线传感 器网络作 为新一代 智能无线 网络 , 已经在智 能家居 、医疗 、煤矿 、国防等领 域获得广 泛应用 。 本文提出了 基于IEEE 802.15.4协议的MAC层通信芯 片的ASIC设计方案 ,本方案低 功耗且功 能完备 ,具有科研 与应用双 重价值 。
通信芯片 篇2
一、无线计算机数据传输通信系统的设计
无线通信系统是低速的通信系统, 通信速率为10kbit/s。此系统主要是用来阻止通信系统范围内所产生的同频干扰的, 此系统主要采用的是多通信信贷系统的设计。在无线计算机数据通信系统运行中, 为了防止通信范围内产生的同频对无线通信系统设备产生干扰, 在协议中针对通信的频率具有明确的规定。比如, 无线点管理机构做使用的通信频率必须使通过无线发射器的设备使用通过协议的认可, 但是管理部门针对不同的需求是具有不同的频带许可的, 频带一般包括科研、医用 (ISM) 以及工业等频带。无线计算机通信系统采用的频率范围为用27MHz, 属于国际上可以通用的医用频段, 根据我国的《微功率无线电设备的管理规定》判断, 无线计算机数据通信系统属于规定内的C类系统设备, 频率的范围一般在26.950-27.280MHz, 除此之外, 医用的频段在整个系统中的设计是比较简单的, 被广泛的应用于大多数的计算机设备系统之中。同时医用频段在设计上人存在不足之处: (1) 在医用频段设备上, 天线的设计具有一定的困难性, 如果从理论上讲的话, 天线的长度控制在占据通信载波1/4时可以获得最佳的效果, 但是无线计算机通信系统的频率范围仅为27MHz, 相当于波长11米左右, 因此, 天线的长度需要达到2.9米长才能够与之相对应, 但是天线的这种长度在常用的设计产品中是不允许被应用的, 因此, 无线通信系统数据传输的速率被限制。 (2) 无线计算机通信系统中的电波设备遇见金属的时候工作将会被阻碍, 无法进行正常的电波吸收, 并且穿透力也开始变差, 传输的信号大大的衰减, 如果将其置于金属面之上, 电波的传输工作将会迅速停止, 无法正常工作。 (3) 无线计算机通信系统数据传输的速率较低, 不适合应用于高速数据的传输。
二、无线计算机数据通信系统中芯片的设计
1. 关于USB接口层的设计。
无线计算机数据通信系统内芯片设计中, USB接口传输信号、电源主要通过的路径是一组由四条线组成的电缆, 电缆内的VBUS、GND的主要作用是为通信系统设备提供电源 (VBUS必须为+5V的电源) 。D+, D-是两根差分数据线。USBl.1主要供低速为1.5Mb/s以及全速为11Mb/s这两种数据传输速率的模式。
2. 计算机接口控制器芯片的设计。
本文中所涉及到的设计的接口控制器为USB接口控制器。主要是因为USB接口是近年来计算机系统设备内最标准的控制器, 目前所用的计算机设备中均有USB接口。从设计上看, 这种设备比较复杂。在USB以Windows操作系统出现的时候, 还未包含所有外围的设备驱动程序, 不过, 目前这问题已经得到解决, 导致越来越多的控制芯片, USB接口的设备逐渐成为外围设备的标准接口等。另外, 芯片已经应用在无线鼠标、无线键盘的系统之中, 为人们提供更加方便快捷的设备服务等。
3. 在无线计算机数据通信系统中, USB根据不同的
通信芯片 篇3
随着国家智能电网的发展,电力业务对通信信道提出了全新、更高的要求。 目前智能电网中远程通信主要采用光纤和无线方式。 光纤由于受成本、地域等因素的限制,难以实现对配用电通信接入网的全覆盖。 无线方式作为光纤通信的有力补充手段,正承载着越来越多的电力通信业务。 目前无线方式主要有无线公网和无线专网两种方式。 无线公网前期投资少、 建设周期短、 业务部署和开展快, 但随着配用电系统规模的扩大, 逐渐暴露出采集成功率低、 存在信息安全隐患、 不同电力用户优先级无保障等问题。 现有的电力无线专网如230 数传电台、1 800 MHz无线宽带通信系统存在速率低、覆盖能力较弱、 建网和运营成本较高、 与电力业务结合能力一般等诸多问题,限制了它们在智能电网中进一步的发展和推广。 新型LTE230 无线通信系统充分利用低频段覆盖距离远以及4G LTE先进技术的优势, 具有大容量、广覆盖、高效率、高安全性等特点,在电力无线专网领域受到越来越多的关注[1]。
1 系统分析
LTE230 电力无线通信系统可直接部署在230 MHz电力专用40 个授权频点上, 符合国家对低频段的技术升级改造政策, 当前LTE230 电力无线通信专网已经在北京东城区[1]、 江苏扬州[2]、 浙江海盐[3]等多处开展了试点工作,为电力通信专网建设提供了良好的借鉴意义和示范作用。 这些试验网的结构和图1 都基本类似。 在图1中,业务平台、 监控中心及e OMC网管系统为LTE230 系统的主站平台;EPC为核心网, e Node B230 为基站; 基站和终端通过无线的方式进行数据传输,终端类型主要有四种: 配电终端、 负控终端、 用电信息采集终端( 集中器、采集器、智能电表)和视频监控终端。 前三种终端承载对通信速率要求较低的小带宽业务,最后一种承载对通信速率要求较高的大带宽业务。 这种小带宽与大带宽业务并存, 小带宽业务为主[1]是智能电网配用电业务的一个重要特点。
当前这些LTE230 试验网终端解决方案基本都是采用业界通用的CPU和DSP, 外加FPGA和DDR存储器的板级方案实现的,且针对小带宽业务和大带宽业务采用不同的软硬件平台, 这种终端实现方式存在成本高、功耗大、 软硬件维护工作量大等问题, 极大地限制了LTE230 电力无线通信专网的进一步的推广和应用。 因此, 开发具有高性能、 低成本、 低功耗的LTE230 无线通信基带芯片( 简称LTE230 芯片), 并在此基础上开展芯片终端产品的应用研究,对于推进电力无线通信专网的产业化具有重要意义。
2 芯片设计
针对智能电网配用电业务大、 小带宽的特点, 在芯片设计须同时考虑高性能和低成本两种终端的需要。
2 . 1 芯片结构
芯片整体结构如图2 所示, 采用三级AMBA总线架构: 一级为64 位的高带宽AXI总线、 二级为32 位高性能AHB总线、三级为32 位低速APB外设总线。
AXI总线是一个矩阵式结构,采用全联通模式。 AXI总线上主要的模块有:DSP核、系统DMA、中频IF Enginee、TurboDecoder硬件加速器、2 组嵌入式大容量存储器e DRAM。
AHB总线的设备主要包括中断控制器DSP INTC 、Boot ROM 、 SPI Flash控制器SPI_FLSCTRL , 以及中频、Turbo Decoder和DMA的寄存器配置接口。
APB总线上的设备主要包括SPI_HOSTIF 、 射频配置接口SPI_RFCFG、 以太网接口SPI_MAC、 定时器Timer、串口UART、I2C控制器、 看门狗WDT、GPIO模块、 系统控制单元SCU、PWM模块。 APB总上的各种SPI控制器及串口都支持DMA模式。
2 . 2 关键技术
芯片内部集成了高性能的DSP处理器,DSP采用哈佛结构,可同时支持4 MAC操作;DSP核内嵌高速TCM和Cache,可有效平滑高速DSP内核和相对低速的e DRAM存储器之间读写操作的访问延迟, 使系统整体性能较优。 DSP内嵌功耗管理模块PSU(Power Scaling Unit) , 支持多种功耗管理模式, 通过软件指令、 外部中断及SCU的控制,可根据应用场景需求快速的在不同的功耗管理之间进行切换, 从而满足系统待机、DRX周期、 低速及全速运行等场景下的功耗和性能要求。
芯片内置高密度大容量的嵌入式存储器e DRAM,e DRAM接口时序简单, 读写延迟小, 无需复杂的控制器,面积只有普通SRAM的1/3;另外相比于外置DDR的存储方式, 没有IO的功耗损失,BOM成本也较低, 故在性能、功耗和成本上都有很好的兼顾。 在芯片设计时,考虑系统内存带宽的需求,采用两组片内e DRAM的方式,芯片内的主设备如DSP,若其指令和数据分别存放在不同的e DRAM内,则可并行读取指令和数据,大大缩短了内存访问延迟,提高了系统的性能。 此外e DRAM提供了正常读写、Standby、Self Refresh和power down多种功耗模式,可根据系统场景来切换。
230 MHz频段系统资源呈无规则、 梳状结构, 频点分布离散。 芯片独有的中频模块接收来自前端射频芯片出来的数据, 由于频谱的不连续性, 中频模块将会进行两级混频、 下采样及滤波操作, 从射频接收的数据中抽取出对应频点的数据, 经中频内置的DMA模块经总线送到e DRAM中,同时发送中断通知DSP来做进一步处理。上行链路和下行链路相似,但是一个相反的过程。 同时中频模块采用乘法器时分复用的高阶数字滤波器,可对带外的干扰信号进行很好的抑制,以很小电路面积来保证系统的性能。 由于芯片支持的TDD模式,收发不会同时进行,故中频模块可在自身收发时序控制下采用数据流驱动的时钟门控技术,动态地开关上下行数据链路的时钟,以达到减少功耗的目的。
LTE230 采用和4G LTE相同的物理层信道编解码方式, 其物理层下行共享信道PDSCH采用的是Turbo码,Turbo译码算法运算量很大; 同时由于LTE230 须支持40 个离散频点,依靠DSP软译码的方式对MIPS要求太高,故芯片中内置了硬件加速器Turbo Decoder 。 TurboDecoder支持链表的数据结构, 可在一次配置后进行多个频点、多个码块的译码操作,其间无须DSP干预。
3 芯片应用
针对电力大、小带宽业务的特点,应用LTE230 芯片,可开发两类终端产品:LTE通信模块(LTE CommunicationModule , 简称LCM ) 和用户终端设备( Customer PremisesEquipment , 简称CPE )[1]。 LCM终端强调的是低功耗、 低成本、小体积,CPE终端侧重的是高性能。
LCM硬件平台如图3 所示, 提供UART业务物理接口,支持的频点通常为1~8 个,有效数据速率一般为几十千比特每秒到一百多千比特每秒,可满足窄带数传、远程控制通信等低速率的无线通信需求。
CPE硬件平台如图4 所示, 配备UART、10/100 M自适应以太网等业务物理接口, 最大支持40 个频点, 上、下等峰值速率分别为1.76Mb / s和0 . 71 Mb / s , 主要用于承载视频监控等高速数据传输。
实际应用中,90% 以上的终端数量是LCM, 成本和功耗是一个重要的考虑因素, 在硬件实现时尽量简单,采用LTE230 芯片+射频RF芯片的方案。 LTE230 芯片的一个串口用于调试,另一个串口用来和电力终端进行数据交换。 操作系统和基带处理软件在系统启动时通过Boot Code从片外SPI Flash存储器加载到芯片内部的TCM和e DRAM存储器中。 LTE230 的DSP运行实时操作系统Nucleus, 且其基带处理除物理层(PHY) 时域部分( 含载波聚合) 是用中频模块硬件电路实现的, 其余的物理层的频域处理和比特级/符号级处理、 协议层的媒体访问控制(MAC)和无线资源控制(RRC)[4]、网络层的TCP/IP协议、 射频前端收发配置以及芯片内外大量设备的管理都是用DSP软件来实现。
在高性能的CPE平台中,支持的数据速率高,单DSP方案无法提高足够的处理能力, 故在LCM平台的基础上, 外加一个高性能低功耗的基于ARM Cortex M3 的MCU ( 考虑到市场上MCU的成熟度及内嵌Flash工艺的特殊性,芯片未集成MCU)。 LTE230 芯片专注于基带物理层的处理,协议层和网络层的处理由MCU来完成。 MCU和DSP运行相同实时操作系统, 通过SPI控制器交换物理层传输信道(Transport Channels)[4]的数据。 MCU内嵌大容量Flash存储器, 可用来存储MCU及DSP的整个软件系统,无需外接SPI Flash存储器。 在系统初始化时,MCU可在DSP的Boot Code配合下, 通过SPI接口将DSP所需软件下载到LTE230 芯片的TCM和e DRAM存储器中。
4 结论
基于LTE230 无线通信基带芯片的LCM和CPE的软硬件平台已进行了初步的原型验证, 结果表明, 在成本、功耗、软硬系统维护及升级便利性等方面,相比于现有的基于 “ADI DSP+FPGA+DDR” 的LCM终端平台和基于 “TI OMAP处理器+FPGA+DDR” 的CPE终端平台, 有着明显的优势, 这对加速智能电网中LTE230 电力无线通信系统的建设有着重要的参考意义。
摘要：在分析LTE230电力无线通信系统的基础上,针对当前LTE230终端平台存在的问题,设计出一种新型的高性能、低成本、低功耗的LTE230无线通信基带芯片。文章详述了该芯片的结构及其关键技术,并结合智能电网配用电业务带宽需求的2种典型应用场景,提出了基于该芯片的终端实现方案。
通信芯片 篇4
随着变电站通信网络标准和IEC61850 的制定和颁布,在光电互感器应用的大力推动下,数字化变电站的建设步伐加快。变电站的数字化将带来保护、 测量的显著变化,其中,一次设备的智能化和数字化最直接地改变了变电站智能终端设备的结构[1]:电流、电压采样数据值(Sample Value,SV)通过以太网通信网络传输;开关量输入、输出前移至过程层智能设备、通过通用面向对象的变电站事件(Generic Object Oriented Substation Event,GOOSE)来传递状态量。
对于数字化变电站系统而言,满足IEC61850 的网络通信是整个系统实现的基础[2]。本文基于数字化变电站测控保护一体化智能终端的模块化设计思路,利用ADSP-BF518 在信号处理和数据通信上的优势,结合Marvell公司生产的88E6060 以太网交换芯片来扩展以太网接口,满足智能终端系统对通信的需求。
1 数字化变电站智能终端总体设计方案
IEC61850 通信标准为变电站间隔层一体化智能终端的实现提供了有力的支持,由于在IEC61850 标准下数据传输的数字化、设备之间的互操作性得以实现[3],因此可以将测控、保护、录波、监测甚至合并单元的功能整合成一体化智能电子设备(Intelligent Electronic Device,IED)装置。
本文对测控保护一体化终端采用多CPU、多插件版的设计思路,可以通过不同功能插件版的组合实现测控、保护、数据采集以及合并单元等功能。整个智能终端系统采用通用的4U机箱、统一的背板总线标准(见图1)。智能终端主要由分立的功能插件板和背板总线组成,其中功能板件主要包括: 电源板、主控CPU插件、保护及通信插件板、开入/ 开出量板、光纤输入输出板、总线板和人机界面板等。
本文主要讨论的是智能终端保护及通信插件板通信模块的设计和实现,采用Blackfin处理器ADSP-BF518、FPGA和Marvell 88E6060 交换芯片,运行嵌入式实时操作系统,接收IEC61850 9-2、 TDM总线信号、GOOSE报文的接收和发送,实现IEEE1588 时钟同步,完成智能终端通信模块的实现。为了实现整个装置的通用性,通信插件板也可以与光纤输入输出插件板配合,实现数字化变电站合并单元的功能。
2 智能终端通信模块的硬件设计
2.1 通信模块硬件整体框架
智能终端保护及通信插件板主控CPU选用ADSP-BF518 芯片,FPGA采用Cyclone II系列EP2C8Q208C8N芯片,以太网交换芯片选用88E6060,实现智能终端以太网接口的扩展,保护及通信插件板结构如图2 所示。
智能终端保护及通信插件板主要由两大部分和一些接口以及外扩存储器组成,包括DSP部分、 FPGA部分、1 路RS232 串口、2 路光以太网口和1 路电以太网口、外扩SDRAM和Flash、CAN总线和RS485 总线、校时秒脉冲(Pulse Per Second,PPS)、 看门狗以及电源模块。
其中ADSP-BF518 主要完成IEEE1588 时间同步,通过光纤以太网口实现GOOSE报文的接收和发送、IEC61850 9-2 采样值报文的接收和处理以及数字保护算法的实现;除此之外,还要通过CAN总线和RS485 总线与主控CPU进行通信。
FPGA芯片用于实现继电保护模块与整个保护测控一体化平台的背板数据交互和逻辑粘合,包括以TDM总线形式编码并传输采样值信息、时钟同步秒脉冲PPS、背板人机接口总线、并行总线扩展以及为了兼容传统继电保护模式的双向I/O控制线驱动继电器等功能。
2.2 ADSP-BF518 主控芯片
随着IEC61850 规范的逐步推行,必将对处理器的处理能力提出更高的要求,包括更高的通信能力、存储能力、智能特性的支持等[4]。综合考虑数字化继电保护对数据处理和通信有较高要求的特点, 保护及通信插件板采用Blackfin处理器BF518 和Alter FPGA来实现智能终端的以太网通信、数据运算和背板总线数据交换等功能,并完成整个平台的IEEE1588 校时任务。
2.3 ADSP-BF518 最小系统及外围接口电路
ADSP-BF518 是整个继电保护模块的核心器件,DSP部分电路主要包括支持BF518 正常运行的最小应用系统电路和外围接口电路[5]。其中BF518 最小系统电路包括时钟电路、复位电路、电压模块和JTAG接口电路,设计涉及的外围电路包括外部存储器扩展电路、SPI-CAN和RS485 通信模块、以太网通信模块以及RS232 调试接口。BF518 外围电路原理示意如图3 所示。
2.4 DSP与FPGA之间的接口
ADSP-BF518 的优势在于控制能力和数字信号处理能力,而FPGA的优势在于非常强的时序控制能力。如何让DSP与FPGA发挥各自的特长,将2 个芯片的功能应用有机地联系起来,这就需要实现DSP与FPGA之间的接口。目前比较通用的做法是FPGA作为异步接口连接在DSP的地址总线和数据总线上,占据DSP内部统一的地址空间。本设计将FPGA模块中的结果缓冲器设为双口RAM, 一端连接到ADSP-BF518 的EBIU总线接口上,另一端则连接到FPGA的内部逻辑单元,FPGA作为DSP的异步接口,连接在BF518 的EBIU上,占据A[1]~A[15] 共15 根地址线和D[0]~D[15] 共16 根数据线。
2.5以太网通信接口电路的设计
2.5.1智能终端通信硬件需求
ADSP-BF518 自带1 个以太网媒体访问控制器(Ethernet Media Access Controller,EMAC)。EMAC支持IEEE1588v2 标准的以太网10/100 Mbit/s介质独立接口(Media Independent Interface,MII),使得用户通过BF518 处理器上的硬件时间戳机制,可以任意选择以太网物理层(Physical Layer,PHY)收发器,实现IEEE1588 精密时钟同步协议。
对于本次智能终端通信系统的实现而言,至少需要为IEC61850 9-2 采样值和GOOSE分别配置一个光以太网接口。通常扩展以太网接口可以有2 种方法,一种是增加总线型以太网控制器,另一种是采用以太网交换芯片。
总线型以太网控制器需要通过DSP的数据总线传输数据,显然不如EMAC自带的直接存储器访问通道收发数据速度快。在此次保护及通信插件板的设计中,IEC61850 9-2 采样值报文和GOOSE报文对以太网实时性和传输速率有着非常高的要求[6]。
智能终端以太网流量主要分为3 个部分,即IEC61850 9-2 采样值报文、GOOSE报文和IEEE1588 报文。由于通常情况下IEEE1588 报文流量要远小于其他2 个报文的流量,因此下面主要对GOOSE报文和采样值报文进行流量分析[7]。
1)基于IEC61850-9-2LE规约的合并单元的流量分析,按照每帧1 点(12 个模拟量通道)计算,一个合并单元每秒种的数据流量:
S=159 字节 ×8bit/ 字节 ×50 周波/s×80 帧/ 周波=5.088 Mbit/s
2)基于IEC61850-GOOSE规约的智能设备的流量分析,按照GOOSE报文稳定状态重传T0=5 s来计算,一个智能设备每秒种的数据流量:
S=6 016 bit×(1 帧/5 s) = 0.012 Mbit/s
通过上述分析可知,通常情况下影响网络带宽的主要是采样值报文,100 Mbit/s的带宽已经能满足就地保护应用需求。而对于像主变保护等需要多通道合并单元和高采样率的应用,一块插件板的通信带宽和处理性能将不能满足要求,可以采取智能终端内配置多块保护及通信插件板配合的方式,采用并行运算的方法来解决。
2.5.2 ADSP-BF518 与Marvell 88E6060 电路设计
Marvell 88E6060 是美国Marvell公司生产的快速以太网交换芯片,已经大量应用于交换机相关产品中。通过上节分析可知,采用Marvell 88E6060 来扩展以太网接口可满足智能终端对通信系统的要求,ADSP-BF518 与Marvell 88E6060 的连接如图4 所示。
Marvell 88E6060 的大量运行状态可由DSP通过管理数据输入/ 输出(Management Data Input/ output,MDIO)和管理数据时钟信号(Management Data Clock,MDC)连接的串行管理接口(Serial Management Interface, SMI)来进行配置,包括VLAN的配置、端口的开闭、端口的工作模式和通信速率、LED灯的配置等。但是88E6060 的端口工作模式,例如Port5 的MAC模式或PHY模式的选择, Port1 和Port2 为光以太网口还是电以太网口等,需要在硬件电路设计时拉高或者拉低相应的管脚。
3 通信模块软件设计
3.1 基于uC/OS II的软件统一任务调度
uC/OS Ⅱ支持多任务运行,通过对多任务的调度实现应用程序的各种功能,根据智能终端保护及通信插件板要实现的功能,系统的任务可分为保护参数计算任务、保护逻辑判断任务、GOOSE报文收发任务、IEC61850 9-2 SV接收任务、IEEE1588 校时任务、SPI-CAN收发任务以及嵌入式以太网协议栈LwIP运行所需的主任务。此外,为了响应DSP的外围接口事件,需要产生相应的系统中断,包括以太网收发数据产生的DMA1 和DMA2 中断、FPGA中断和SPI-CAN接收数据产生的DMA5 中断。由于同一系统中中断的优先级都高于任务的优先级, 为了防止系统中断过久地占用CPU的使用权,增加系统应用的可调度性,中断服务程序的代码应该尽量简洁。软件系统整体方案如图5 所示。
由于整个软件系统的主要应用程序都是基于uC/OS Ⅱ来进行调度,根据整个软件系统要实现的功能应用,可将所有任务分为实时任务和非实时任务,而实时任务又可分为强实时任务和准实时任务。在本次智能终端的功能应用中,强实时任务有GOOSE报文的收发、SV采样值接收,且都是基于以太网通信的应用,所以分别由系统赋予最高优先级, 由以太网中断唤醒。而保护参数计算、保护逻辑判断、SPI-CAN的收发以及IEEE1588 标准定义的精密时钟同步协议(Precision Timing Protocol,PTP) 校时程序都属于准实时任务。
3.2 以太网通信接口底层驱动
对于基于IEC61850 的数字化智能终端系统而言,以太网通信也是终端保护、测控功能实现的核心。 而BF518 EMAC和PHY芯片Marvell88E6060 驱动程序的准确编写,是整个以太网正常运行的基础。
3.2.1 Marvell 88E6060 的驱动配置
Marvell 88E6060 作为ADSP-BF518 的PHY器件,通过BF518 EMAC自带兼容IEEE Std. 802.3- 2002 的MII管理接口对以太网外部PHY器件进行管理。MII管理接口包括2 根信号线:MDIO、 MDC。其中MDC是管理数据的时钟输入,通过MAC系统管理寄存器的MDCDIV[5:0] 来设置; MDIO是管理数据的输入输出双向接口,数据与MDC时钟同步。MDC时钟频率的具体计算公式为:
式中,SCLK为BF518 的系统时钟,N为MDCDIV域的配置值。
由上节硬件电路描述可知,芯片Port0、Port1 配置为光以太网口,Port2 配置为电以太网口,Port5 配置为与BF518 EMAC连接的MII接口模式。为了满足本次智能终端的功能需求,需要对88E6060 的MAC端口以及相应PHY端口进行软件配置,具体配置程序如下。
3.2.2 BF518 EMAC驱动配置
ADSP-BF518 EMAC驱动的实现是整个系统基于以太网的应用稳定运行的基础,BF518 EMAC采用直接存储器访问(Direct Memory Access,DMA) 方式完成以太网接口的数据接收和发送,采用中断方式实时处理接收到的网络数据包。BF518 EMAC驱动部分主要分为EMAC初始化、发送数据包处理、接收包处理等部分,下面以EMAC初始化为例来介绍。
EMAC初始化工作是在整个网络应用的初始化阶段完成的,主要包括EMAC的寄存器初始化、TX和RX DMA初始化、EMAC DMA接收/ 发送完成中断使能以及完成发送包处理函数在LwIP网络接口上的注册。
4 以太网通信功能验证
为了验证智能终端通信模块软、硬件设计的正确性,本设计采用KF900 光数字继电保护测试仪构建测试平台。如图6 所示,上位PC机通过电以太网接口与测试仪相连,通过测试软件控制测试仪输出[8]。 智能终端保护及通信插件板通过光纤以太网接口Port0、Port1 分别与测试仪的光纤通信接口Fiber A、 Fiber B连接,用以接收IEC61850 9-2 采样值报文和发送GOOSE报文;并且插件板通过RS232 接口向上位机打印验证信息和运算结果。
GOOSE报文的发送,采用光继电保护测试仪的GOOSE测试模块和以太网抓包软件Wireshark分别进行验证,试验过程中用Wireshark软件抓取事件发生后第一个GOOSE报文包进行解析。IEC618509-2 采样值报文接收的验证利用光继电保护测试仪输出采样值报文,由智能终端接收并解析IEC618509-2 报文中的电流、电压值,并通过RS232 串口发送至监控主机,验证通信过程的正确性。
继保仪上位机软件配置电流/ 电压一次值设置为三相电路的相电压均为63 510 V,相电流均为1 000 A。经过智能终端对GOOSE报文和IEC618509-2 报文的接收、解析,对接收的采样值进行快速傅里叶计算,三相电压有效值显示为63 428 V、63 434 V、 63 442 V,三相电流显示均为999 A;模拟事件发生、 状态量改变、GOOSE报文的事件处理和发送也能正确进行,验证了通信模块设计的正确性。
5 结语
基于DSP和交换芯片的智能终端通信模块设计很好地满足了数字化变电站对智能终端通信系统的功能需求,整个测控保护一体化智能终端采用模块化多CPU板并行运行的方式,保护及通信插件板选用基于Blackfin架构的ADSP-BF518 和Cyclone II系列FPGA作为硬件电路的主控芯片。为了扩展装置的以太网口,还介绍了基于88E6060 交换芯片的以太网接口扩展方案,很好地利用了BF518 自带的EMAC的传输速度优势。
通信芯片 篇5
USB2.0接口技术具有安装方便、带宽高、成本低、可靠性高、易于扩展等优点。目前USB2.0支持的最高传输速度可达到480Mbps, 基本能够满足日益复杂的高级外设与PC机之间的高性能连接需求, 正逐渐成为现代数据传输发展的必然趋势之一。鉴于此, 本系统采用USB2.0技术运用ARM芯片进行通信接口的设计。
1 数据传输系统的结构设计
基于USB接口的数据传输系统主要由发射和接收两部分组成。其中, 发射系统由ARM芯片控制射频发射模块和ARM控制USB芯片两部分组成。系统的工作过程为:主机将数据通过USB接口传给ARM, 数据通过ARM的SPI口再传给射频发射模块, 最后由射频发射模块把数据发射出去。射频接收端接收到符合的数据包后, 通知ARM读取数据, ARM将数据通过USB接口送给主机, 这样就完成了一个数据包从发射端到接收端的传输。
1.1 USB接口芯片和主控制器芯片的选择
USB控制器有2类, 一种是集成了USB接口的单片机, 如Cypress公司生产的EZ2USB (基于8051) 系列芯片CY7C68013、CY7C64613等;另一种是单独的USB控制器, 如Philips公司的PDIUSBD12、ISP1581, NetChip公司的NET2888, National公司的USBN9603、USBN9604等。第一种开发工具虽然编程简单, 但需要购置专门的开发系统, 投资较大, 并且单片机性能有限;后一种芯片的特点是价格低廉、连接方便、可靠性高, 但其片上不带CPU, 必须选择微处理器来进行协议处理和数据交换。本系统选择了片上不带CPU的性价比较高的USB 2.0控制芯片ISP1581, 它完全符合USB 2.0规范, 传输率可达480Mbps, 采用ISP1581可以快速开发出高性能的USB2.0设备, 同时为了满足速度要求, 主控器芯片选择了高性能、低功耗的ARM芯片S3C44BOX。
1.2 ARMS3C44BOX的工作原理
S3C44BOX微处理器是由Samsung Electronics Co., Ltd为手持设备设计的低功耗、高度集成的基于ARM7TDMI核的微处理器。S3C44BOX具有丰富的内置部件, 包括:8KBcache、内部SRAM、LCD控制器、带自动握手的2通道UART、4通道DMA、系统管理器 (片选逻辑, FP/EDO/SDRAM控制器) 、代用PWM功能的5通道定制器、I/O端口、RTC, 8通道10位ADC、ⅡC-BUS接口、ⅡS-BUS接口、同步SIO接口和PLL备频器。S3C44BOX采用了一种新的总线结构, 即SAMBAⅡ (Samsung ARM CPU嵌入式微处理器总线结构) 和0.25um工艺的CMOS标准宏7单元和存储编译器。它的低功耗精简和出色的全静态设计特别适用于对成本和功耗敏感的场合应用。
1.2.1 S3C44BOX中断概述
ARM7TDMI具有外部中断 (IRQ) 、快速中断 (FIQ) 和软件中断 (Software Interrupt) 3种中断方式, 其中外部中断和快速中断均是硬件中断。对于ARM7TDMI内核的微处理器来说, 中断是作为一种异常来处理的。S3C44BOX的中断控制器可以接收来自30个中断源的中断请求。这些中断源来自DMA、UART、SIO等芯片内部外围或接口芯片的外部引脚。
中断控制器的任务是在片内外围和外部中断源组成的多重中断发生时, 经过优先级判断选择其中的一个中断, 通过FIQ (快速中断请求) 或IRQ (通用中断请求) 向ARM7TDMI内核发出FIQ或IRQ中断请求。
实际上最初ARM7TDMI内核只有FIQ和IRQ两种中断, 其他的中断都是各芯片厂家在设计芯片时定义的, 这些中断根据中断的优先级高低来进行处理。特别是为了解决中断反应时间过长的问题, S3C44BOX提供了一种新的中断模式——矢量中断模式。它具有CISC结构微控制器的特征, 能够缩短中断反应时间。
1.2.2 S3C44BOX中断处理流程
S3C44BOX处理器的中断处理与其他处理器的处理模式基本上是一致的, 只是由于引入了几种不同的处理器模式, 使中断处理变得更容易。中断处理的典型步骤如下:
(1) 保存现场。当系统出现中断时, 处理器首先要做的就是保存现场, 这一过程包括:保存当前的PC值到lr (链接寄存器) 中, 保存当前程序运行状态CPSR到程序状态保存寄存器SP-SR中。由于ARM7TDMI采用了三级流水线结构, 此时的PC值实际上等于当前指令地址加上8 (ARM指令时) , 则返回时还需要将保存的PC值减4, 得到当前指令的下一条指令。
(2) 模式切换。设置当前程序状态CPSR中相应的位, 使处理器进入相应的执行模式。如当进入FIQ模式时, 禁止FIQ中断。
(3) 获取中断源。如IRQ中断, 都从向量地址0x18处开始执行, 通常在此地址处放一条跳转指令, 跳转到中断程序。
(4) 处理中断。获取中断源后, 通过中断向量表获取相应中断的处理程序入口, 调用对应的中断处理函数。
(5) 恢复现场, 中断返回。返回时需要恢复处理器模式, 包括恢复中断处理用到的所有寄存器、恢复被中断的程序状态到当前程序状态CPSR, 并跳转到被中断的主程序。
2 USB设备驱动程序的开发
当外设连接到主机上的USB接口时, 主机会检测到新硬件, 这时需要安装一个驱动程序, 在该驱动程序中包含了一个动态链接库 (DLL) 。该DLL由4部分组成:Classic Interface Functions、EEPROM Interface、Extended API和FT-Win32 API。Classic Interface Functions中包括FT_Open、FT_Read、FT_Write、FT_Close、FT_SetTimeOuts等函数。
基于Windows2000和XP的USB设备驱动程序采用W in32设备驱动模型WDM (Win32 DriverModel) 。USB数据采集系统设备驱动程序处于固件程序和用户态应用程序之间, 帮助操作系统识别USB设备, 同时建立主机与设备之间的通信。WDM驱动程序具有规范的模型, 我们使用开发工具包D riverStudios中的DriverWorks进行USB总线驱动程序的开发, 利用其向导功能生成驱动程序框架, 然后根据具体情况添加适当代码, 经过编译、调试, 构造驱动程序.sys文件。使用D riverWorks还可以生成驱动程序的安装文件 (INF文件) , 用以将USB设备及接口安装在主机上。这个过程是非常方便、快捷的。
3 结束语
随着数据传输技术的飞速发展, 在数据传输系统中采用USB接口进行数据的高速传输已经得到非常广泛的应用。本系统通过ARM芯片S3C44BOX进行USB接口的控制, 在主机端用VB编写了USB软件, 实现了两台设备之间的快速数据传输, 解决了传统通信技术的不足, 具有很好的应用前景。当然, 在基于USB接口的数据传输系统中, 包括固件程序、WDM设备驱动程序以及用户态应用程序等在内的软件设计是非常关键的, 软件系统的设计需要建立在相关硬件系统设计的基础上, 两者只有完美结合才能设计出高效、安全的数据传输系统。
摘要：利用传统的数据传输系统进行数据传输, 存在速度慢、扩展性差、安装麻烦、易受各种环境的干扰, 在许多场合尤其是便携式应用场合不方便等缺点。而基于USB接口的数据传输系统能够较好地解决这些问题。介绍了一种基于USB2.0接口的数据传输系统, 解决了传统通信技术带给我们的不便。
关键词：USB接口,数据传输,ARMS3C44BOX,芯片
参考文献
[1]萧世文.USB2.0硬件设计[M].北京:清华大学出版社, 2002.
[2]周立功.PDIUSBD12USB固件编程与驱动开发[M].北京:北京航空航天大学出版社, 2003.
通信芯片 篇6
国内从第三代战斗机航空电子系统开始,在相当长的一段时间里,GJB289A总线占据了统治地位,由于其实时性、数据完整性、可靠性和余度管理等特性都是专门针对军用航空电子系统要求而设计的,因此在第三代战斗机联合式航空电子系统中得到了广泛的应用。
GJB289A是面向军用的数字式时分制指令/响应型多路传输数据总线标准,用来为各电子系统之间的数据和信息的交换提供共享总线,它规定了MILSTD-1553B的技术要求,其基本结构如图1所示[1],还规定了总线的操作方式和总线上的信息流格式,总线上的通信设备--终端按其作用可分为三种类型:总线控制器(BC)、远程终端(RT)和总线监控器(BM)。BC是指在数据总线上被指定执行启动信息传输任务的终端。RT是指所有不作为BC或BM操作的终端。BM是被指定执行接收总线上传输的信息和提取经选择的信息以备后用的终端。
1 改进的静态总线控制技术
在GJB289A总线的传输过程中,大多数消息的处理按照固定的顺序、周期和相位出现,这类消息称为周期消息,对于周期消息的传输采用静态时间表进行,即同步通讯。对于系统中随机突发的事件或者其他事件的请求消息,这些消息称为非周期消息,非周期消息的传输称为异步通讯,异步通讯是在有服务请求的情况下插入同步通讯中的,具有很高的实时性,因此,能够根据用户的需要在同步通讯的同时实现异步通讯具有非常重要的意义。
BC是在总线上唯一被安排为执行建立和启动数据传输任务的终端[2],总线上所有的消息传输都是由BC来控制,为了处理非周期消息,必须对BC原有的静态总线控制协议进行改进,这种改进的静态总线控制技术主要特点是:当消息被更新后才进行传输,其工作机制为更新检测传输。改进的静态总线控制技术实现更新数据传输的机制有两种方法:异步服务请求方式和BC周期查询方式。异步请求方式对于非周期消息的响应必须要在请求RT获得总线使用权时,BC才能响应RT非周期消息的传输,即对消息的及时响应不能保证。相反,BC周期查询方式是BC以某一特定频率定时查询RT是否存在非周期消息的传输,采用该方法可以保证非周期消息响应的确定性和及时性,且由于使用更新检测传输方式,查询开销并不会很大。GJB289A总线主要应用于实时性要求很高的系统中,这类系统主要考虑消息传输的实时性问题,所以本文采用BC周期查询方式实现非周期消息的异步通讯。
2 系统硬件设计
本文设计的GJB289A通信接口采用TI公司出品的TMS320F2812款DSP作为传输层软件运行的平台 , 采用的1553协议芯片 为Aeroflex公司的UT1553BCRTM,该芯片为系统设计者提供了一种智能的MIL-STD-1553B多路数据总线设计解决方案,并在单个芯片上实现了MIL-STD-1553B定义的三种功能--总线控制器BC、远程终端RT以及总线监控器BM[4]。通过VME总线与子系统主机连接,使用双端口存储器DPRAM完成系统之间的数据交互。基于UT1553BCRTM协议芯片实现的GJB289A通信接口硬件结构如图2所示,实现了模块的小型化和通用化设计[3]。
3 系统软件设计
本文设计的软件分为传输层软件和驱动层软件。传输软件驻留在DSP内部FLASH存储器中,主要完成对不同类型消息的处理、出错消息处理、同步、启动测试等功能。
本文设计的传输层软件主要实现了BC和RT的基本功能,下文将着重以BC为例,介绍传输层软件对于不同类型消息传输方式的处理方法。
对于周期消息的同步通信采用传统的静态总线控制协议,对于非周期消息的异步通信采用BC周期查询方式实现更新数据的传输,具体实现方法为:BC周期利用"发送矢量字"方式命令[1],实现RT仅传输刷新数据的功能,实现更新消息的伪实时传输。该协议在总线表中周期插入矢量字的查询命令,及时地获知RT数据是否被更新,从而减小总线负载,提高新数据消息的更新周期,使得1553B这样的静态被动式总线协议在一定程度上获得近似于其他实时消息传输协议的性能。
由于矢量字有效数据位为16位,故本软件仅支持RT中16个子地址消息的更新,软件主要处理分为以下两方面:
(1)RT产生的数据:即RT与RT,或RT与BC之间有更新的消息数据,在整个总线通信过程中,BC周期使用查询矢量字对每个RT的16个子地址是否有新数据进行查询,获知消息的更新情况,若被查询的RT有非周期消息需要传输,即将矢量字的相应位置位通知BC组织非周期消息传输。子地址1~16在该RT的专用矢量字中都有相应的位来表示,每位表示该子地址的消息数据的更新状态,矢量字的最低比特位(bit15)与子地址#16相对应,最高比特位(bit0)与子地址#1相对应,详见图3。
(2)BC产生的数据:即BC有新数据传输给RT,如果传输数据是由BC产生的,BC只需检查该数据块是否刷新,如果被刷新,该消息应立即被组织进行发送。
驱动软件驻留在主机上,为使各个设备的主机方便使用GJB289A总线,驱动层提供统一、标准的驱动服务,以API函数库形式提供透明的应用接口,协助应用软件按照系统的顶层设计与接口控制文件规定的应用层协议,完成通信任务。
4 结语
通信芯片 篇7
从行业应用到个人应用
北斗卫星导航系统是我国自行研制的全球卫星导航系统, 是继美国全球定位系统 (GPS) 、俄罗斯GLONASS卫星导航系统之后的第三个成熟的卫星导航系统。为推动北斗卫星导航系统的应用, 发改委联合多个部门, 组织实施了“北斗卫星导航产业应用重大示范专项”项目, 力促北斗成为智能手机的配置。
自从2012年商用以来, 北斗卫星导航系统进展顺利, 然而目前智能手机厂商采用的包括北斗在内的多模导航芯片大多来自高通、MTK、博通等厂商, 国产芯片只能应用于交通、气象、渔业、公安、林业等行业领域, 在最具广泛用户基础的消费电子市场尚属缺位。
随着移动互联网的普及, 个人用户对导航应用的需求正在急剧增长, 推动北斗在大众领域应用的重要性也与日俱增。工信部电子信息司副司长乔跃山也指出:“从全球范围看, 个人终端和车辆导航占卫星导航市场的90%以上, 这是做大做强北斗产业规模的两个最为关键的市场, 是我们发展北斗应用产业的有利依托和基础优势。”
正是在这样的形势下, 工信部组织展讯、海思、联芯等国内手机芯片企业共同开发适用于智能手机的高集成度、低功耗北斗移动通信一体化芯片, 并由华为、中兴、联想、宇龙4家国内手机企业牵头进行整机适配和应用推广。目前, 联合研发已取得阶段性成果, 展讯、海思、联芯科技已成功研制适用于智能手机的高集成度、低功耗北斗移动通信一体化芯片。
手机规模将突破2000万部
今年年初以来, “互联网+”风潮席卷而来, 为各行各业带来了机遇, 也为北斗卫星导航提供了新的思路。乔跃山指出, 国务院近期出台了《关于积极推进互联网+行动的指导意见》, 北斗为互联网应用提供了基础的时间和空间信息, 发展北斗应用产业, 应进一步树立“北斗+”思维, 培育“互联网+北斗位置服务”的新业态、新模式;发挥产业链协同优势, 加强核心芯片、基础算法等共性关键技术攻关, 增强产业核心竞争力。