电路芯片

电路芯片（精选9篇）

电路芯片 篇1

0 引言

集成电路作为电子产品的核心构件, 对整个电子产品质量以及性能等方面影响很大, 集成电路的产业链主要包括集成电路设计、制造、封装及测试, 产品的应用开发以及信息服务等。目前, 集成电路封装, 主要是体现在计算机领域。

集成电路的封装, 就是是指用于安装半导体集成电路芯片用的外壳, 它的作用不仅是固定、密封、安放、保护芯片, 最重要的是它链接芯片与外部电路沟通芯片。芯片的封装技术经过多年的发展, 从DIP、QFP和PFP、PGA、BGA、CSP到MCM等, 封装技术越来越先进, 芯片封装适用频率越来越高, 耐温性能越来越好, 引脚数越来越多, 引脚间距越来越小, 质量越来越轻, 可靠性越来越高等等。

1 芯片封装技术

1.1 DIP封装

双列直插形式封装的集成电路芯片, 简称DIP (Dual In-line Package) 。主要是小规模的集成电路采用的封装形式, 其引脚数一般低于100个。DIP封装技术的形式主要有:单层陶瓷双列直插式DIP, 多层陶瓷双列直插式, 塑料包封结构式, 引线框架式等。DIP封装的主要特点是:

1) 适用于PCB (PCB即Printed Circuit Board的缩写, 中文名称为印制电路板) 穿孔焊接;

2) 对于PCB电路板易于布线;

3) 操作简便。

由于使用DPI封装, 芯片面积与封装面积之间的比值较大, 所以这种封装方式的体积较大, 主要应用于早期的CPU和内存芯片封装。

1.2 QFP/PFP封装

塑料方型扁平式封装, 简称QFP (Plastic Quad Flat Package) 。主要是大规模或超大型集成电路采用的封装形式, 其其引脚数一般在100个以上。塑料扁平组件式封装, 简称PFP (Plastic Flat Package) 。这种芯片封装方式与QFP基本相同, 唯一不同的是QFP通常是正方形, 而PFP随意。QFP/PFP封装的主要特点是:

1) 适合用SMT (Surface Mounted Technology, 表面组装技术) 技术在PCB电路板上进行布线安装;

2) 由于芯片面积与封装面积比值小, 所以适合用于高频应用;

3) 可靠性高, 操作方便。

1.3 PGA封装

插针网格阵列封装, 简称PGA (Pin Grid Array Package) 。该芯片的封装形式是在芯片内外都有多组方阵插针, 且插针沿着芯片的四周按照一定的规律进行排列, 在安装的时候, 将芯片直接插入专用的PGA插座即可。PGA封装的主要特点是:

1) 安装操作简单, 封装形式可靠性高;

2) 封装面积比值更小, 可以适用于更高的频率。

1.4 BGA封装

球栅阵列封装, 简称BGA (Ball Grid Array Package) 。该封装形式是为了满足芯片的发展的需要而发展起来的一种新的封装方式。90年代以来, 随着芯片集成封装技术的进步, 以及生产设备的不断提升, 硅单芯片集成度有了很大程度的提升, 引脚数急剧增加, 功耗也随之增大, 因此对集成电路封装要求就更加严格。目前, BGA的封装方式经过不断的发展和应用, 已经进入实用化的阶段。BGA封装的主要特点是:

1) 芯片的引脚数增多, 且它们之间的间距增大, 提高组装成品率;

2) 通过可控塌陷芯片法进行焊接, 改善芯片的电热性能;

3) 信号在传输中延迟减小, 使用频率大大得到提升;

4) 组装中使用共面焊接, 是芯片的可靠性提高。

1.5 CSP封装

芯片级封装, 简称CSP (Chip Size Package) 。为了适应全球电子产品的个性化、轻巧化的发展趋势, 这种封装减小了芯片封装外形的尺寸使之与芯片大小完全符合。CSP封装技术未来将大量应于数字电视、移动通信、无线网络等领域。CSP封装的主要特点是:

1) 芯片组的引脚可以随着需求的不同不断增加;

2) 信号的传输中大大减少延迟;

3) 封装面积与芯片面积的比值很小。

1.6 MCM

多芯片模块, 简称MCM (Multi Chip Model) 。这种电子模块系统的出现, 是为解决由于单一芯片集成度低造成功能不够完善等问题。它通过把多个集成度高、性能完善可靠的芯片, 在高密度多层互联基板上组成功能完善的电子模块系统。MCM的主要特点是:

1) 模块之间模块内部的信息传输延时大大减小;

2) 有效减少了封装的大小;

3) 大大提高了系统的可靠性。

2 发展趋势

由于电子科学技术的飞速发展, 各种器件以及系统对芯片的封装不断提出苛刻的要求, 也正是如此, 次及了封装技术的不断改进以及完善。由于封装应用要求不断的提高, 要不断发展封装技术, 减低封装成本, 提高产品质量, 并解决以前封装中的许多问题。这种情况促进了封装技术的不断进步, 同时使得更小功能更强的终端产品成为可能, 并对传统的电子产品性能功能提出很大的挑战。集成电路的封装技术在经过传统封装工艺的不断革新后, 很快进入了BGA、CSP、MCM的时代。同时, 堆叠内存芯片封装技术的出现, 在大大降低了生产成本的同时, 保障了芯片的性能, 具有非常可观的发展前景。

3 结论

本文主要对目前普遍采用的集成电路封装技术做了简要的介绍, 对其优缺点以及适用情况简单分析。由于电子科学技术的发展速度是非常快速的, 在这一发展过程中, 许多新的技术以及新的生产工艺也会随之产生。因此, 如何跟随科技发展的脚步, 不断发展我国集成电路封装技术是今后一段时期工作的重点, 同时, 我们要不断总结, 温故而知新才是一种健康有效的发展模式。

参考文献

[1]李可为.集成电路芯片封装技术[M].电子工业出版社, 2007.

[2][美]哈拍 (Herper, C.A.) .电子封装材料与工艺[M].化学工业出版社, 2006.

电路芯片 篇2

摘要：变频空调控制系统用控制器在实际应用一段时间后出现主板失效问题，经过大量数据统计分析及实际主板失效分析确定是开关电源电路中的开关芯片炸失效导致，该问题一直是困扰着空调生产企业难题，问题长期存在没有得到有效解决方案，严重影响产品质量。本文从器件可靠性、应用开关电源电路系统设计、实际应用环境等方面进行全面验证分析，最终将开关芯片炸失效原因找到，并采取有效方案解决。

关键词：变频空调 开关电源 开关芯片 应用环境

DOI：10.3969/j.issn.1005-5517.2016.2.010

引言

变频空调是时代发展趋势，已经逐步普及走进千家万户，空调除了具有基本的制冷、制热作用外，其功能日益多样化。要求也提高：节能、环保、舒适、低分贝、用户触控体验效果。实现这些功能离不开高可靠性的控制器系统，其中开关电源供电系统在控制器中承担关键作用，为各电路正常工作提供电源，使各单元电路按照整体系统设计控制目标完成相应的控制、检测、保护等，完成空调各种功能如制冷、制热、扫风、显示等的目的，以实现空调舒适、完美体验。

作为空调中控制器中的重要电路，开关电源部分一旦发生故障，将导致空调整体功能失效，而且维修需要全机导通检测，维修麻烦、难度高，维修成本高，严重时可能导致控制器爆板，空调整机烧毁，造成严重的安全事故。因此研究开关电源电路、开关芯片炸失效模式、失效机理非常重要，采取有效方案解决全面提升开关电源电路整体工作的可靠性，从而降低其售后故障率，减少控制器维修成本，提高消费者对品牌的满意度具有十分重要的意义。

经对开关芯片失效模式、失效数据进行统计分析发现我司三款开关芯片售后均有失效。开关电源电路芯片炸等失效一直也是空调甚至整个行业长期存在难题，均未有有效的解决方案，经过大量对器件核心参数、整机开关电源电路实验验证分析测试开关波形发现为变压器在高温高湿条件下，离散的发生了磁饱和导致开关芯片炸，最终采取有效方案解决问题.该方案对空调等行业在开关电源电路设计提供设计开发思路借鉴与参考.

1事件背景

变频空调控制系统用控制器在实际应用一段时间后出现主板失效问题，经过大量数据统计分析及实际主板失效分析确定是开关电源电路中的开关芯片炸失效导致，经过多年的跟踪空调实际应用维修数据，因开关芯片炸失效导致售后投诉单数达268单，占整个控制器售后故障率15.9%，控制器售后大比例失效严重影响空调整体产品质量及用户实际体验效果。问题急需进行分析研究解决。

2芯片失效原因及失效机理分析

2.1开关芯片失效检测分析

将安森美、三肯开关芯片炸主板多次寄给对应厂家分析，及各厂家现场来司协助分析，一致认为开关芯片炸主要还是漏极过电冲击损伤导致击穿失效，是芯片本身质量问题还是电路设计问题，经过分析不排除芯片本身质量、开关电源磁饱和、高频变压器器件异常、主板使用工作环境等因素导致。

开关芯片失效开封图片如下图1。

2.2各厂家开关芯片极限参数测试

售后开关电源电路中开关芯片炸失效，经过对器件失效分析为过电击穿失效，售后应用出现大概率失效不可能全部是用户电源出现异常，是否是芯片抗极限耐压及浪涌冲击能力较差。三个厂家开关芯片在售后均出现失效（使用开关芯片信息如表1），其中安森美开关芯片失效最多，是否是各厂家芯片极限耐压整体偏低，存在差异性。带着这些疑问对各厂家使用开关芯片进行极限参数杜比分析，通过对售后失效器件对应开关芯片进行核心参数分析及相关数据测试结果表明，ON、三肯、科汇厂家开关芯片极限耐压均可以达到700V，其中三肯开关芯片极限耐压最高达820V，平均在760V。科汇开关芯片相对较差（极限耐压对比测试数据如下表2）。

通过器件单体核心参数检测对比，器件方面差异没有较大明显区别。售后突出失效与开关芯片可能没有直接关系。

2.3磁饱和分析

开关芯片炸失效经过对器件相关参数，可靠性对比分析，可能不是开关芯片本身问题，开关电源设计考虑是整个系统设计，非单个器件。出现开关芯片炸失效是否是电路设计存在问题，是否是出现磁饱和。

我们知道开关电源磁饱和与电路中相关器件配合等有直接关系，开关芯片、高频变压器、输入电源、应用环境等都是影响开关电源可靠性关键问题。开关芯片失效是否与磁饱和有关，如果是哪些因素影响导致，针对产生众多个疑问开关全面分析验证。

2.3.1常态环境

常态环境电路与高频变压器（12年底整改后制品）搭配后，测试Vds漏极电流最高峰值约800mA，未发现磁饱和现象，即未出现过流，Vds多次验证未出现超过600V及以上电压，即未出现过压。（测试波形图片如下图2）

常态环境：通过将售后多单故障件交给厂家分析及来司现场分析，常态条件下对开关芯片漏极电流波形检测没有发现存在磁饱和异常，但是从检测波形看，电流峰值逐渐接近磁饱和，特别是安森美厂家开关芯片对应电路。

2.3.2高温高温环境

高频变压器使用磁性材料为铁氧体，由于磁材特性当环境温度达到一定温度后磁性有衰退现象，会出现退磁，可能会导致出现磁饱和异常，导致开关芯片炸失效，统计数据售后失效控制器多为8、9月份，当时空调运行环境温度比较高，这个可能是个因素。

磁材磁性一致性不好，或是高频变压器预留抗饱和度余量低，在高温下提前出现退磁，也是会影响开关芯片正常工作。空调实际应用中出现开关芯片炸失效具体是什么原因失效，是受温度、湿度影响还是综合影响导致结果，针对问题展开全面验证分析，测试开关芯片漏极电流波形如下图3、4。

高温高湿环境：控制器整机高温高湿环境下，开机后开关芯片工作瞬间检测开关芯片漏极电流波形出现低概率的磁饱和现象，经过测试开关波形发现为变压器在高温高湿条件下，离散的发生了磁饱和导致开关芯片炸。

2.3.3分析总结

磁饱和异常与厂家多次交流分析讨论，逐一排查磁性材料、电感线圈绕线工艺等异常将问题锁定在开关电源电路抗磁饱和设计余量上，最终确定整改方案：调整高频变压器初次级匝数，通过增加线圈匝数降低了Bsat值提高高频变压器抗磁饱和强度，进而解决高频变压器产生磁饱和异常问题。

3开关芯片失效整改措施

3.1开关芯片失效解决方案

解决方法：调整高频变压器初次级匝数（具体调整线圈匝数如下图5、6），通过增加线圈匝数，降低了Bsat值提高高频变压器抗磁饱和强度，进而解决高频变压器产生磁饱和异常.整改内容具体方案调整：43110329-4311032901/2/3

4整改效果评估及应用效果验证

新制品经过整机验证测试抗磁饱和强度大幅度提升，经过实际验证显示即使再次出现售后恶劣使用环境，也不会出现磁饱和异常，电路设计整改后实际试验测试验证抗磁饱和强度提升40%，有效解决问题.长期跟踪过程及售后失效率为零，实际整改效果显著。整改后高温高湿环境芯片漏极电流波形检测如下图7。

5开关芯片失效整改总结及意义

基于555芯片的单稳态电路设计 篇3

1 基于555芯片的单稳态触发电路逻辑组成

555定时器芯片是数字电路教学中和工程实际应用中广泛选用的中规模多功能集成电路, 根据电路功能的不同需求, 在基本集成电路的外围电路中加设相关的阻容电路元件, 就可以设计出无稳态触发器电路、单稳态触发器电路、以及双稳态触发器电路等具有非常多应用功能的集成电路。在数字应用电路实际设计教学过程中, 把只有一种稳定运行工况状态的触发器电路通常称为单稳态触发器, 也就是说单稳态触发器电路在运行过程中在外部脉冲的触发条件下只有一个稳态状态, 其实际运行过程中的主要表现特征为:当单稳态触发器电路在运行过程中, 如果没有接受到外围电路施加的触发脉冲信号时, 整个触发器电路就始终保持正常运行工况状态, 即设计中常说的稳态工况;而单稳态触发器电路在接受到集成电路外围电路脉冲信号时, 其电路的运行工况就会发生瞬时跳变, 并自动进入到一个暂稳定运行工况条件, 然后再在RC阻容电路的充放电调节过程中, 又恢复到原有的稳定状态。无论单稳态触发器电路外围电路采用何种功能结构, 其所体现的单稳态触发调节性能, 均与单稳态触发器电路的外围电路RC阻容电路的充放电过程有关。基于555定时器集成芯片的单稳态触发器电路的逻辑组成示意如图1所示:

2 单稳态触发电路引脚连接及工作原理

从图1可知, 555定时器集成芯片是一种多功能的8引脚的单片电路结构, 555定时器其在运行过程中主要由其内部两个比较器进行判断实现集成电路的单稳态触发功能。

2.1 基于555定时器芯片的单稳态触发器引脚连接

555定时器集成芯片共有8个引脚, 并是双列直插型电路结构, 其简化的引脚结构如图2所示:

图2中, 1脚为集成芯片的接地端 (或称为集成芯片电路的副电源端) ;2脚为集成芯片的低触发端TR;3脚为集成芯片的OUT信号输出端;4脚为集成芯片电路的状态复位清零端R (重置端) ;5脚为电容电路的电压控制端, 可以实现对芯片内部比较器基准电压的调整, 当电路不外加控制电压 (不运行) 时, 通常需要采用一个小电容 (如0.01μF) 来实现芯片的接地防护;6脚为集成芯片外围电路的高触发脉冲输入端;7脚为集成电路的放电端, 与外围电路中的电容器进行直接连接, 即当芯片内部三极管处于导通工况状态时, 电容器C处于放电运行工况;8脚为集成电路芯片的正电源端+Vcc。

2.2 单稳态触发电路的逻辑工作原理

基于555定时器集成芯片的单稳态触发器电路具有一个稳态和一个暂稳态运行工况, 其在外界触发脉冲的触发环境作用下, 电路会瞬时从稳态运行工况翻转到暂稳态运行工况, 在暂稳态状态下继续运行一段时间后又会在内部RC阻容电路的调节下自动返回到稳态运行工况。按照图1构筑的基于555定时器集成芯片的单稳态触发电路, 其在实际运行过程中的工作波形如图3所示:

从图3可知, 当整个集成芯片电路在接通+Vcc电源后, 电源就会通过电阻R对电容C进行充电。当电容C两端电压Uc≥2Vcc/3时, 555定时器集成芯片的输出Uo就会自动翻转, 同时导通芯片中得放电管, 使芯片中得放电端与接地端连通, 此时电容C就会通过电阻R对地进行放电, 使电容C两端的电压Uc下降, 直到Uc下降到0值后, 定时器输出又会发生翻转恢复到原来正常运行工况, 这样就完成了555定时器芯片运行工况状态的翻转, 从稳定→暂稳定→稳定运行状态的翻转, 如此周而复始的翻转变化, 使555定时器集成芯片电路的输出端Uo端获得一个连续变化的振荡脉冲变化波形。

3 单稳态触发电路实际应用分析

触摸式延时开关现在已经在智能楼宇建筑、公共照明等领域中得到广泛应用, 其不仅具有电路简单、使用维护方便等优点, 同时还具备绿色智能照明等节电节能效果。利用555定时器集成芯片作为整个触摸开关电路的控制核心, 分别通过引脚2和引脚3实现外围控制信号的输入和输出, 以稳态控制模式实现照明灯具的熄灭控制;以暂稳态控制模式实现照明灯具的点亮, 从而构筑触摸照明开关的自动控制, 其具体组成电路结构如图4所示:

图4基于555定时器集成芯片的触摸定时开关

从图4可知, 当555定时器集成芯片电路没有接受到外围电路触发脉冲时, 就会保持在稳定状态, 始终保持灯熄灭状态;而当人员通过触摸屏P向内部电路发出对应触发脉冲时, 555定时器电路就会自动转入到暂态运行工况中, 此时无论外围电路有无触发脉冲, 均不影响灯具点亮控制。由触摸屏P感应到人体的杂波信号电压时, 就会通过电容器C2将触发脉冲信号加到555定时器集成电路的触发端, 从而使555触发器电路的输出由低电平瞬时跳变到高电平状态, 此时继电器就会处于得电工况, 控制接触器KS的常开触点闭合, 对应220V交流照明电路接通, 照明灯具就被自动点亮。同时555定时器内部引脚7会由于两个比较器形成的阈值电压进入内部截止运行工况, 对应9V电压就会通过外围电阻R1不断向电容C1进行充电, 从而实现定时照明控制开关的定时点亮功能。当外围电路中电容C1两端电压上升到9V电压的2/3时 (6V) , 555定时器电路就会自动通过引脚7实现对外围电容C1的放电操作, 这样引脚3的高电平又会自动跳变到低电平, 对应继电器KS失电, 常开开关释放保持常开状态, 照明电路被打开, 照明灯具熄灭。

4 结束语。

555定时器集成芯片电路是模拟电子中的电压比较放大功能和数字电子中的逻辑运算分析功能有机结合的集成体, 只要通过在芯片电路外部不同引脚处设置对应的外围功能电路就能够成各种稳定触发脉冲电路, 在建筑电气控制、家用电器、以及工业控制等工程领域具有非常强大的应用效果和前景

参考文献

[1]阎石.数字电子技术基础[M].北京:高等教育出版社, 2003.

[2]汪红.电子技术[M].北京:电子工业出版社, 2004.

[3]陈兆仁.电子技术基础实验研究与设计[M].北京:电子工业出版社, 2000.

电路芯片 篇4

另外，电压合成式调谐器与频率合成式调谐器相比，成本价格相对要低，无频率显示，但性能指标相近，这对于很多用户来讲，频率显示对用户作用不大，故该机型为了降低成本，在保证原机性能的前提下，采用电压合成的高频调谐器。

创维彩电所用的高频调谐器目前有几种类型，按供电电压分主要有三种，即＋12V供电、＋9V供电和＋5V供电。早期采用＋12V或9V供电，现基本都改用＋5V供电，但它们的内部电路结构都基本相同。

该机的高频调谐器采用成都旭光牌TDQ-58116或TDQ-3B9H-1型。该型高频调谐器具有接收CCIR（计算机射频接口）和CATV（有线电视）功能，除能够接收我国规定的C1～C5、C6～C12、C13～C57广播电视频道外，还可以接收计算机网络射频接口信号和有线电视台增补频道播出的节目。所以称这种高频调谐器为470MHzCTTV全频道调谐器，它包括增补频道（Z1～Z37）及CCIR接收功能。

高频调谐器电路结构

VS高频调谐器内的电路结构如图1所示。

从天线输入端进入调谐器的无线电视信号（TV）分为三路：D1、D2、D3是UHF、VHF-H、VHF-L各通路的开关二极管。当接收到VHF-L频段时，除BM端加有供电电压外，BL端亦有供电电压。此时开关二极管D3导通，高频信号通过VHF-L段的带通滤波器（48～170MHz）加到VHF-L段的高频放大电路进行放大。VHF-L、VHF-H、UHF三个频段的高频放大电路中的放大管基本上都采用双栅极场效应管。第一栅极G1接输入信号，称为信号栅极，另一控制栅极G2接RF、AGC直流控制电压，用以控制此场效应管的源极S和漏极D之间的N型沟道宽窄，RF、AGC直流电压越高，此场效应管的电压增益就越大。

经过高频放大后，再经过滤波进入混频电路，与高频调谐器内的本振电路产生的本振信号差拍出38MHz的中频信号，再经过带通频率选择后，经预中放、缓冲后由IF端输出中频图像信号和第一伴音中频信号。

在高频调谐器内部由高频放大电路的前端和输出端组成、谐振回路，这些谐振回路的谐振频率并不完全相同，且受VT调谐电压的控制调整，其中第一并联调谐的回路属于参差调谐，以保证每个频道8MHz有平坦的中高频特性。

调谐电压是由高频调谐的VT端引入，受主芯片微处理器输出的调宽脉冲（PWM）控制，经放大平滑、滤波后，进入高频调器内，受控位较多。如：在接收VHF-L频段信号时，除了改变高频放大器的输出端改变输出调谐回路的频率，达到带通滤波的作用。另外，再加到本振电路，改变本振电路内部变容二极管上的电压（即变容二极管的电容发生变化），从而达到改变本振频率最终达到选台的目的。

在该高频调谐器内，混频、预中放，缓冲级都集成在一块集成电路内，各频段的本振及混频是独立的。在调谐选台时，三个频段的本振调谐回路的自由振荡频率不断改变，各频段的本振频率与本频段的高频调谐回路频率同步改变，其差值始终保持本振频率比三个高频调谐回路频率高出31.5~38.0MHz，使差拍后输出图像中频38.0MHz，而差拍输出第一伴音中频31.5MHz。

AFC端子输入自动频率微调电压，在调谐过程中，AFC电压固定在某个值上，在正常收看时，AFC电压可作微小的变动，改变变容二极管的容量以达到微调本振频率的目的。这样就能保证在环境温度变化或发射台信号频率在传输中有微量变化时，本振频率作相应的变化，以达到本振频率始终跟踪信号频率，保持高出图像射频38.0MHz，保证输出的38.0MHz中频频率稳定。需要说明的是，在该机心彩电中，电压合成调谐器的AFC引出脚末用，因中放能自动监测高频调谐器输出的38MHz中频信号是否偏移。当有偏移时，中放输出AFC控制电压后，进行处理，并自动微调VT控制电压，达到微调高频调谐器内本振频率的目的，最终保证38MHz的中频信号频率不变。

高频调谐器外围电路

图2给出了5I30机心系列彩电的高频调谐器U101（TDQ-58116）及其外围电路的简化图。

图中，调谐器的信号输入为RFTV，配接高频同轴电缆专用天线插头（座），输入阻抗为75Ω。该高频调谐器有11只引出脚，现将各引出脚的外围电路说明如下：

1脚为RF.AGC电压输入端。由中放电路IC100（TDA9808）的12脚输出延迟自动增益控制电压，通过RC去耦网络R102、R101、C101(同时也是RF，AGC的时间常数网络),接到调谐器1脚。另外，R100、R101对+5V分压，为高频头1脚提供固定偏压。

2脚为调谐电压输入端（VT，由主芯片IC200 6脚输出的调宽脉冲（PWM），按214=16384个等级变化，通过R203加到电压变换管Q100的基极。当某频段的高频电视信号频率越高时，Q100基极所得到的电压平均值越低，集电极的电压平均值越高，当接收频段最高端的高频电视信号时，Q100几乎截止（调宽脉冲极窄），其集电极电位接近+30V。反之，接收最低端电视信号时，Q100接近饱和（调宽脉冲很宽），集电极电压接近+0. 5V。Q100集电极电源供电由整机开关电源+33V输出，经集电极负载电阻R144得到，Q100集电极的输出通过二节低通滤波器（R103、R104、R105、C103、C104）向调谐器2脚提供调谐电压（VT）。此电压改变调谐器内部高频放大器LC网络及本振LC网络中变容二级管的反偏电压，从而改变变容二级管的容量，达到改变网络谐振频率的目的。2脚电压无论在哪一个频段，变化范围在0.5～29V之间。

3脚为BU频段工作电压供电端。调谐器工作在UHF频段时，3脚得到高电平（H），即主芯片IC200的9脚、10脚均呈现低电平使Q104（NPN）截止，+5V电压经R120、C105滤波加到高频调谐器3脚，此时，高频头4、5脚电压为低电平（0V）。

4脚为BH频段工作电压供电端。调谐器工作在VHF-H频段时，4脚得到高电平（H），即由主芯片IC200 9脚输出H电平。经C106滤波而得到。而此时Q104饱和导通，其集电极呈现低电平，使高频头3脚BU端为低电平。同时，主芯片IC200 10脚呈现低电平，使高频头5脚BL端也为低电平。

5脚为BL频段工作电压供电端。调谐器工作在VHF-L频段时，5脚得到高电平（H），即由主芯片IC200脚输出H电平，经C107滤波而得到。而此时Q104饱和导通，其集电极呈现低电平，使高频头3脚BU端为低电平。同时，主芯片IC200 9脚呈现低电平，使高频头4脚BH端出为低电平。

综合上述，高频调谐器3、4、5脚电平的变化与频段转换的控制电平逻辑关系用附表列出。

6脚为电源供给端（BM）。该脚为调谐器的本振、混频、预中放、缓冲级集成电路供电，无论调谐器工作在哪个频段，该脚均需正常供电，供电由整机＋5V电压经C100、L106、C108、C109滤波供给6脚。

7、8、9脚为空脚。

11脚为接地端（GND）。

电路芯片 篇5

随着接口频率的提高,时钟沿对数据的采样点随温度、电压变化时,其漂移幅度相对时钟周期长度的比例变得越来越大。为了确保芯片高速输入输出接口稳定可靠,除了设计精良的物理电路,还需要从逻辑上制定收发策略,设计稳健的逻辑电路。

从数据传输的各层可知,当前后级器件存在逻辑反馈时,较容易从协议层及以上各层编写传输协议。但在前后级器件没有逻辑反馈的情况下,数据收发的稳定则比较困难。

本文针对前后级器件不存在逻辑反馈,单向传输数据流的情况进行讨论,设计了一种接口数据自对准机制。

1 工作原理

本文自对准电路的设计原理为 :采用传统的延迟链结构,主动或被动调整收发数据窗口和时钟沿的相对位置,在不同工作情况下达到稳定的收发状态。

接收数据 :

可以通过采样锁定、延迟锁定和周期锁定这三个环节的共同处理来实现。

如图一所示,原始外部数据data_in首先通过可配置延迟链delay_0的模块A,进入到数据窗口整理模块B。

B模块中固定延迟链delay_1对该数据进行2n+1路不同延迟,输出延迟后的信号D1_[-n]、D1_[-n+1]、……、D1_[-1]、D1_0、D1_[1]、……、D1_[n-1]、D1_[n],相邻两个信号之间的延时差相同,均为ΔD1。2n个ΔD1相加必须小于等于数据周期。

这2n+1个信号送到比较逻辑check_window。check_window对多路数 据在同一时刻进行采样并比较,当全部结果相同即为采样锁定。否则将调整延迟链delay_0,对原始输入数据进行延迟并重复前述步骤直到采样锁定。如果遍历延迟链delay_0的所有延迟长度均不能锁定,则通过强制将D1_[-n] 赋值为D1_[-n+1],D1_[n] 赋值为D1_[n-1] 来降低数据延迟的总宽度,使延迟的总宽度小于数据周期。

重复前述步骤,直到采样锁定。

采样锁定后,输出有效信号位到比较逻辑check_cycle。check_cycle对有效信号位进行监控,当连续多个周期有效信号均无变化即为延迟锁定。

延迟锁定 后,输出锁定 信号lock,锁定前级A模块的延迟配置,同时选择delay_1输出的D1_0信号,作为B模块的输出信号data_in’,该信号即为经稳定采样后的原始信号data_in。

需要注意的是,如果在采样锁定和延时锁定的过程中,遭遇连续多个1或0的输入信号,可能导致虚假锁定,当出现输入数据跳变时,可能会出现失锁。另外,剧烈的温度变化也可能造成失锁。失锁后需要调整delay_0的延时配置,直到重新锁定为止。

但单纯依靠数据上述方法只能确保单路信号采稳,如果输入的是多路有相关性的信号,当封装、板级走线、温度等引起的各路信号之间的差异超过一个周期时,不能保证各路信号之间的同步关系,从而无法保证最终进入内部的数据正确性。因此可以引入数据周期整理模块C进行周期锁定。

模块C将正确接收的数据逐个进行缓存,形成先进先出队列,然后再由外部或者后续算法模块进行配置,实现不同路信号之间的同步性,这种方式对前级器件能够输出特定同步测试序列,或者后续算法能够准确判断输入数据正确性的情况较为有效。

发送数据 :

可以调整输出延迟链,将所有输出信号在输出接口处按照指定方式对齐。

如图2所示,内部数据data_out通过可配置延迟链delay_2的模块D,进入到数据窗口整理模块E。

E模块中固定延迟链delay_3对该数据进行2m+1路不同延迟,输出延迟后的信号D3_[-m]、D3_[-m+1]、……、D3_[-1]、D3_0、D3_[1]、……、D3_[m-1]、D3_[m],相邻两个信号之间的延时差相同,均为ΔD3。2m个ΔD3相加必须小于等于数据周期。所有的延迟结果都输出到比较逻辑check_window。check_window对多路数据在同一时刻进行采样,当全部结果相同即为采样锁定。

与数据输入时不同,结构中新增配置电路config_3。作为多路选择器的控制器,config_3决定该路数据与输出时钟沿的相位差。

采样锁定后,将所有2m-1路延迟后的信号输出至多路选择器,由config_3选择输出(config_3的输入来自外部控制信号或后级器件反馈信号)。

同时输出 有效信号 到比较逻 辑check_cycle。check_cycle对有效信 号位进行监控,当连续多个周期有效信号均无变化即为延迟锁定。

延迟锁定后,输出锁定信号out_lock,锁定前级D模块的延迟配置和后级多路选择器的配置,同时使能E模块的信号输出。data_out’’即为已经稳定至输出时钟固定相位点的同步数据信号。

从设计原理及示意图不难看出,实现这种接口数据自对准能力有以下几个要点 :

(1)可配置延迟链和固定延迟链——延迟步进精度(绝对宽度)和步进数决定了整体逻辑能够锁定采样中点的最高频率,过高会造成资源浪费,过低则难以满足设计要求,需要在设计要求的基础上结合流片工艺来决定 ;

(2)单周期比较——定位采样窗口,要求可配置延迟链和固定延迟链的延迟步进精度必须严格一致,即ΔD0、ΔD1、ΔD2、ΔD3相同 ;

(3)多周期比较——确保采样稳定,要求足够的比较周期数,即n和m不能太小;

(4)动态反馈——锁定可配置延迟链配置,同时持续检测采样稳定情况,一旦失配将重新进入自对准模式,在原锁定的基础上继续更加严格的校准直到锁定。

另外,在单周期比较过程中可以对1位或者多位延迟结果强制赋值,降低锁定精度,缩短总延迟,从而适应更短的数据周期,即更高的频率。多周期比较过程中可以减少监控周期,虽然增加了重复0或1数据导致锁定失败的风险,但可以更快地进入延迟锁定状态。

2 设计实例

本文以一款基于0.13um工艺节点设计的数据流处理芯片为例,讨论这种自对准电路的实现。因工艺节点限制,该芯片数据输入输出主要采用LVDS接口电路。输入输出采用传统DDR方式,输入单路速率1Gbps,位宽16bit,有同频随路时钟 ;输出单路速率500Mbps,位宽14bit,有二分频随路时钟。

由于版图和封装的限制,接口电路分布远近不同,在封装键合和PCB布板时实现等长难度较大,需要在接口逻辑上设计用于校正数据采集的电路,正确获取输入数据。

从数据速率可知,单个数据窗口宽度为1ns,为满足锁定采样的要求,设计延迟步进数为7,延迟精度即为143ps。

0.13um工艺下,搭建延迟链的与非门标准单元基本延迟在40 ~ 150ps(worst)。选择适当驱动倍率的器件,搭建了单级延迟为147ps(worst)的平衡延迟单元,再由七个延迟单元串行组成可配置的延迟链。同一时间,七个延迟单元的使能端只有一个有效,产生不同延迟的输出。其理想延迟步进分别为0ps(bypass)、147ps、294ps、441ps、588ps、735ps、882ps和1029ps共八个点,可以由3 bit信号控制。逻辑结构如图3所示。

将每个延迟单元的延迟结果都输出,即可作为相应的固定延迟链。完全相同的结构和单元,可配置延迟链和固定延迟链的延迟步进可以基本相等。

为了实现采样锁定,固定延迟链的输出分别送至八组寄存器接收,每组寄存器分为时钟上沿触发和下沿触发,获得的结果横向比较,当完全相同时表示所有采样点都在数据窗口内或者前后数据相同 ;

为了实现延迟锁定,将上述横向比较结果进行7拍串行的流水寄存,并将不同周期的寄存结果进行比较。以此纵向比较的结果来说明连续7周期的有效数据未发生变化。这样的设计存在一定风险 :即正常数据采集过程中会否出现连续7周期以上完全相同的有效数据。本项目根据应用情况来看,一旦进入正常工作状态,不存在这样的情况,因此可以采用。不存在这样的情况,因此可以采用。

为了实现动态反馈,将纵向比较的输出结果作为使能信号,释放或锁定可配置延时链的配置逻辑,以及关闭或打开已经被寄存的数据的输出。这样,一旦数据流传输过程中,采样点漂移超过147ps,整个自对准逻辑将重新进入检查锁定的流程,直到再次稳定。

将上述横向和纵向比较设计为动态反馈,一方面有利于将采样时钟尽量对准数据窗口的中点,另一方面也是为了尽量减少恒定数据给采样锁定带来的不确定性。代价是在有效数据采集的初始阶段牺牲1+ 7*7 = 50个周期(具体数量主要由延迟步进数和纵向比较周期数共同组成)的数据。

输出部分类似,本处不再赘述。

采用Primetime进行STA分析可以发现,在由系统提供的3 bit控制信号模拟外界信号相位变化,强制配置前级delay_0的情况下,后级采样窗口跟随delay_0的变化而变化,始终处于数据窗口的中间位置。

下表以其中一路为例说明两级延迟同步在整个锁定回路中的效果。

以不变的时钟长度作为参考,随着模拟外部信号相位变化,接口逻辑自对准之后获得的绝对延迟必然要不断变化。这点从表格中可以看出,且变化趋势稳定,最从表格中可以看出,且变化趋势稳定,最差情况下也能从1081.3ps ~ 60.3ps以近似145ps的精度均匀覆盖1ns的数据宽度。

采用modelsim进行后仿真,模拟外部信号相位变化后,输出波形近似如图4 :

数据窗口为16 bit位宽的信号共同所有,其中深色区间为各路信号采样点相对数据窗口所在的范围。可以看出,后仿真结果和静态时序报告的结果类似。

3 总结

本文讨论了一种自对准结构在芯片接口数据收发中的使用,并以设计实例来证明 :通过改变动态反馈的控制范围,该结构的确能自动将采取数据的时钟沿定位在数据窗口的中点,无需前后级交互即可满足数据传输。

摘要：本文针对没有传输协议的高速数据流收发,设计了一种基于可配置延迟链的自对准接口逻辑电路,克服数据窗口漂移,提高了芯片接口数据采集的稳定性。

电路芯片 篇6

有机发光显示器(OLED)具有对比度高、亮度高、能耗低、视角宽、响应快、工艺简单、小薄轻、全彩坚固等优点,是当今平板显示领域研究的热点。OLED在手机、掌上PDA、数码产品、车载设备、电视以及军事仪器仪表等方面的高质量显示中应用前景广泛。

OLED通过包含R,G,B三基色的OLED亚像素组成基本彩色像素单元。OLED显示器的驱动方式分为无源驱动(Passive Matrix, PM)和有源驱动(Active Matrix, AM)。PM-OLED结构简、成本小、价格低主要用于低质要求的简单信息显示。AM-OLED适用于信息含量大、分辨率高的全彩色高品质画面显示设备。AM-OLED显示屏应用多晶硅薄膜晶体管(p-Si TFT)将外围驱动电路集成在其周边,使每一个像素都保持选通并由TFT驱动点亮,又称TFT-OLED[1]。

虽然TFT-OLED显示技术在相关器件的稳定性和可靠性方面取得了一些成绩,但其配套驱动电路的开发还相对较少,市场的专用驱动芯片品牌稀少,品种单一,价格昂贵。因此如何基于现有较为成熟完善的TFT-LCD驱动芯片进行改进设计,并将其运用于TFT-OLED的驱动现实中具有重要的现实意义。

本文设计了基于FPGA和TFT-LCD芯片的外围驱动电路,实现了AM-OLED的64×3×80显示屏的彩色图像显示。

1 AM-LCD驱动原理

LCD的工作机理是: LCD加载外电场时,液晶分子方向布局的改变引起通透光透过率的变化,其外部表现为显示屏的亮度变化。图1是AM-LCD像素驱动电路原理。扫描线端口输入高电平启动开关管T,与此同时,数据线端口同步输入相应的数据电压信号,驱动点亮像素并向电容C充电。当扫描线端口换接低电压时T截止,像素靠电容C放电维持透光[2]。TFT-LCD矩阵采用逐行扫描方式工作。

2 AM-OLED驱动原理

图2所示为AM-OLED像素驱动原理图。与图1相比,图2中多了一个晶体管T2,扫描线端口输入高电平启动开关管T1,与此同时,数据线端口同步输入相应的数据电压信号,一方面向电容C充电,另一方面控制流过T2的电流的大小。当扫描线端口换接低电压、T1截止时,由电容C为T2管提供栅极电压,通过控制T2的漏极电流,可以维持像素发光并调节亮度[1]。

R,G,B三基色OLED像素需要进行白平衡亮度调节来实现彩色显示[3]。表1中是白平衡时实测的3种颜色OLED的工作范围和驱动电路数据线的输入电压范围。

OLED被施加外电压负荷时,从“+”“-”极进入的电子与空穴相遇并激发发光分子,经辐射弛豫发出可见光。图3为OLED的R像素的V-L(电压-亮度)和V-J(电压-电流密度)关系曲线,从中可以看出,OLED中L-V不呈线性比例,因此在图像数据编码时不能通过调节电压来改变其发光亮度。但是OLED作为一种电流型半导体发光器件,它随电流变化较为稳定,L-J大致成正比例关系。通过控制流过OLED的电流可以改变OLED像素的亮度,从而实现彩色AM-OLED显示[4]。

3 OLED驱动电路设计

3.1 显示屏驱动原理

AM-OLED显示屏显示方式为逐行扫描,通过把行、列扫描驱动电路集成到AM-OLED显示屏周边,达到精简结构、减少引线的目的。AM-OLED显示屏原理如图4所示。驱动电路在行、列扫描有效时为各个像素提供相应的驱动电压,即产生行、列驱动移位脉冲和移位起始脉冲[5]。

3.2 驱动芯片选择[2]

用LCD驱动芯片实现OLED的驱动,必须满足以下要求:LCD显示屏和OLED显示屏的驱动原理相似;LCD驱动芯片的驱动能力符合OLED显示屏对驱动电路的要求。图1和图2表明LCD和OLED显示屏都是有源矩阵结构,采用逐行扫描的动态驱动,驱动原理类似。LCD的驱动芯片常用的是SUMSUNG公司开发的行驱动芯片S6C0655和列驱动芯片S6C0671,这两种芯片的相关参数均能满足OLED显示屏对驱动电路的要求。

3.2.1 列驱动芯片S6C0671

图5是列驱动芯片S6C0671的内部逻辑结构。该芯片主要由64 bit移位寄存器、数据控制器、数据寄存器、数据锁存器、D/A转换器、数据输出缓冲器组成。

Y001-Y384为输出驱动端口,每个管脚输出64级灰度。每个彩色像素由3个R、G、B子像素组成,每个子像素由一个管脚单独控制,每个像素有256级灰度,这样,可显示16 777 216种颜色;SHL控制数据位移方向,当其为高电平时,DIO1为初始脉冲输入端,DIO2为初始脉冲输出端,输入数据方向由Y001 向Y384。当其为低电平时则相反;POL是极性输入端口,当其为低电平时,所有奇数列输出电压范围是VGMA1～VGMA9,所有偶数列输出电压范围是VGMA10～VGMA18 ,当其为高电平时,奇偶数列情况颠倒;CLK1脉冲用于锁存数据;CLK2脉冲用于将数据输入到数据存储器中;VDD1用于逻辑电压的输入;VDD2用于驱动电压的输入。

3.2.2 行驱动芯片S6C0655

S6C0655是SUMSUNG公司开发的TFT液晶显示器行驱动芯片,内部逻辑结构如图6所示。该芯片由128 bit移位寄存器、输出端状态控制器、输出缓冲器组成。

S6C0655有2种输出模式,当120/128端为低电平时,芯片为128路输出模式;当120/128口为高电平时,芯片为120路输出模式(其中G061～G68空置)。U/D是移位方向控制端,当端口为高电平时,移位方向是:初始脉冲→DI/O→G001→G002→…→G127→G128→DO/I;当端口为低电平时则相反。CPV是移位时钟输入端,移位寄存器由CPV上升沿触发。

3.3 驱动电路设计

OLED驱动电路的基本原理是:当行选通信号处于使能状态期间,列驱动芯片S6C0671中的数据线块依次呈选通状态,在此期间外部不同的电压水平数据轮番施加在各个OLED像素电路上,从而导致流过OLED的电流也呈现波动状态,最终实现显示屏亮度显示差异。

基于以上论述,选用FPGA控制器、驱动芯片S6C0671和S6C0655、外围电路(由译码器、锁存器等组成)构成AM-OLED驱动电路,其原理图如图7所示[6]。

在图7驱动电路原理图中,FPGA控制器是电路的核心,提供E2PROM,外围电路,S6C0655和S6C0671所需的控制信号,并完成数据的传输,工作流程如图8所示。

电路工作时,FPGA从E2PROM中读取X字节数据经外围电路传给S6C0671,S6C0671芯片将数据存储在数据寄存器中,FPGA控制S6C0655发出行扫描信号和Block信号,并给S6C0671输人CLK1, CLK1上升前沿到来,数据寄存器中数据被锁存并经D/A转换后经输出缓冲器传输给显示屏,即完成了一帧的显示,这个过程周而复始即形成了连续的显示画面[7]。

4 结语

本文基于OLED的应用情况,对AM-LCD和AM-OLED的驱动原理进行了深入的阐述,并结合理论进行了基于TFT-LCD芯片的AM-OLED驱动电路设计。本文对基于现有成熟完善的TFT-LCD驱动芯片进行改进应用于TFT-OLED的电路驱动设计方面具有一定的参考价值。

通过本文的分析研究,TFT-LCD驱动芯片经以少许改动后可以方便的应用于AM-OLED显示屏的驱动电路中。实际应用中还有许多方法可以实现此类设计目的,本文中的阐述仅是这方面应用的一个简单举例,希望能够起到抛砖引玉的作用。

摘要：基于OLED的应用对AM-LCD和AM-OLED的驱动原理进行了深入的阐述,并结合理论进行TFT-LCD芯片的改进设计,将其应用到AM-OLED的驱动电路当中。对基于现有TFT-LCD驱动芯片在OLED驱动电路中的改进应用具有一定的参考价值。

关键词：LCD,OLED,驱动电路

参考文献

[1]李震梅,董传岱.AM-OLED像素驱动电路的研究[J].电视技术,2004,28(12):49-54.

[2]程加力,司玉娟,李春星,等.用液晶驱动芯片驱动有机发光显示屏的设计[J].发光学报,2004,25(5):597-601.

[3]才华,司玉娟,郎六琪,等.彩色有源OLED显示屏上像素仿真及外围驱动电路设计[J].发光学报,2006,27(4):618-623.

[4]郑方,陈章进.高灰度级彩色OLED驱动电路的研究[J].电视技术,2006,30(8):47-50.

[5]朱艳菊,唐宁,骆扬.AMOLED屏上驱动电路的设计[J].电视技术,2011,35(7):66-67.

[6]程加力.有机发光显示屏驱动电路的设计[D].吉林:吉林大学,2004.

电路芯片 篇7

在工业控制领域, 设备间的通信常采用串行接口。随着技术的进步, 对提高生产效率、控制质量和降低成本的要求越来越高, 串行通信方式传输速率低、传输距离短、布线复杂等缺点逐渐展现。而以太网可以方便地接入现有网络, 数据传输率高, 兼容性好, 因此基于TCP/IP协议的以太网已经发展成为IT产品的主要通讯手段。在嵌入式领域, 为了能跟上网路自动化的潮流, 以太网的应用越来越普遍。嵌入式系统实现接入Internet的关键是对TCP/IP协议的支持, 目前常采用内含TCP/IP协议栈的W5100网络通信芯片进行接口设计, 这种方法所涉的硬件电路简洁、开发工具成熟。

2. W5100芯片功能及引脚分布

W5100芯片内部主要由四部分构成:与微处理器接口单元、以太网物理层单元、TCP/IP硬件内核单元以及发送/接收数据缓冲区单元。内含端口寄存器、公共寄存器、发送存储器和接收存储器, 共占用32k B的存储空间。预留有与微处理器接口的并行总线接口, 增加了SPI串行总线接口, 线路传输率可达25Mbps。端口寄存器用于控制4个通路在网络连接后的数据收发, 各个通路均有独立的寄存器设置。其中, 端口状态寄存器用于显示端口相应状况;端口中断寄存器用于通报通路连接状况;端口命令寄存器用于控制端口的初始化、关断、建立连接和终止、数据传输、命令接收等, 对该位写入不同的参数值, 即可实现相应的控制。公共寄存器包括1个模式寄存器、4个网关地址寄存器、4个子网掩码寄存器、6个本机硬件地址寄存器、4个本机IP地址寄存器、1个中断寄存器、1个中断屏蔽寄存器、2个重发时间寄存器、1个重发计数寄存器等。W5100采用薄型四方扁平式封装, 共有80个引脚, 按照功能分为6大类[1]:

(1) 以太网物理层类信号:1脚为物理层片外电阻端RSET_BG, 使用时需要连接一个12.3 kΩ的电阻到地。运行模式控制线3根, 63~65引脚为OPMODE[0..2], 这3条控制线输入不同的数字信号, 将使以太网物理层工作在8种不同的模式下。差分信号对输入线2根, 用于接收从介质传输来的差分数据信号, 5脚为信号线对的正极RXIP, 6脚为信号线对的负极RXIN。差分信号线对输出线2根, 用于向介质传输差分数据信号, 8脚为信号线对的正极RXOP, 9脚为信号线对的负极RXON。

(2) 与微处理器接口类信号:控制线5根, 59脚为RESET端, 低电平有效, 用于初始化W5100芯片;55脚为CS端, 低电平有效, 用于片选W5100芯片;57、58引脚为读写控制端WR、RD, 在对W5100进行数据读写时由微处理器发出相应控制时序;56脚为中断输出INT端, W5100内部产生中断时, 该引脚进行低电平输出。数据线8根, 数据位从高到低分别对应引脚l9~26, 微处理器通过这些引脚对W5100进行数据操作。地址线15根, 地址线从高到低分别对应38~42、45~54引脚, 通过对它们的设置来选择W5100内部的存储器和寄存器。SPI接口功能线5根, 30脚为SPI功能使能引脚SEN端, 高电平有效;29脚为SCLK端, 作为SPI的时钟输入;28脚为SPI从模式选择端SCS, 低电平有效;27、28脚为MOSI、MISO端, 它们是SPI通信方式的2根数据线。

(3) 电源:电源引脚20根, 2脚用于模拟系统3.3V供电, 12、18、44脚用于数字系统3.3V供电, 7、74脚用于模拟系统1.8V供电, 15、16、33、69脚用于数字系统1.8V供电, 4、10、77脚用于接模拟电源地, 13、14、17、32、43、68脚用于接数字电源地, 11脚用于输出1.8V电压。

(4) 工作状态指示信号:66、67、70~73脚分别连接一个LED灯, 分别用于指示连接状态、连接速度、全双工模式、IP地址是否冲突、接收数据状态及发送数据状态, 低电平有效。

(5) 时钟信号:75脚为XTLN端, 76脚为XTLP端, 使用时外接25MHz的晶振。如果使用外部振荡信号, 信号连接到XTLP端, 而XTLN端保持断开。

(6) 其它:37~34脚为TEST-MODE[0..3], 用于选择芯片的工作模式, 通用模式为“0000”, 其它模式作为内部测试使用。3、60~62、78~80脚为NC端, 供厂家测试用, 用户不能使用。

3. W5100芯片接口方式

W5100提供3种接口:直接并行总线、间接并行总线和SPI总线。直接并行总线将15根地址线, 8根数据线与微处理器直连, 并连接片选信号、写使能、读使能及中断信号4根控制线。间接并行总线方式中地址自增加, 这样地址线只需要2根, 其余不用的地址线接下拉电阻, 这种方式下数据传输速度要比直接并行总线方式慢。SPI总线接口只需要4个引脚 (/SS、CLK、MOSI、MISO) 和微处理器连接即可, 当SPI_EN引脚接上拉电阻, 则SPI通信模式有效, 具体接口方式如图1所示。在SPI接口方式下, W5100作为从设备, 主控制器发出一系列指令控制其运行。以上三种接口方式各有优缺点, 在实际开发过程中, 设计者可根据数据传输速率、I/O口线占用情况等实际需要来选取[1,2]。

4. 硬件电路设计

在微处理器接口数量有限且对数据传输速率要求相对不高的情况下, SPI接口方式是首选。在W5100中, SPI_EN为SPI接口使能引脚, 将其经10K电阻上拉到高电平以允许SPI模式;RSET_BG是物理层片外电阻引脚, 在使用时需要外接一个12.3kΩ±1%的电阻到地, 在电路设计中可采用一个12KΩ电阻和300Ω电阻串联实现;时钟电路由1个25MHz晶振、2个22p F电容和1个1MΩ电阻组成;RESET为复位输入引脚, 它直接与微处理器复位引脚复用, 这样可以使它们同步复位, 提高系统稳定性;用9个电容对芯片电源进行去耦, 使芯片工作更加稳定。W5100提供6个LED指示引脚, 用于显示W5100工作情况, 可以让用户直观地看到系统工作状况。W5100最终通过RJ45连接口与外界连通, RJ45中以太网隔离变压电路如图2所示, 隔离变压器采用HR911105A, 可以实现对2k V以上电压隔离作用, 防止静态干扰, 两个隔离变压器都需要外接一个0.1u F的电容和两个49.9Ω电阻。

5. 结束语

由于W5100芯片内部集成了以太网物理层单元, 因此设计中可以省去该层电路设计, 从而简化了电路, 节约了成本, 提高了电路的可靠性。将嵌入式设备接入网络是科技发展的必然趋势, 网口通信是所有设备网络化的基础, 具有广阔的应用范围和市场潜力。

摘要：W5100芯片是一种高集成度的网络接口芯片, 内部集成有10/100M以太网控制器, 经过简单的接口操作, 可以实现没有操作系统的internet连接, 主要应用于成本较低、稳定性较高的嵌入式系统中。本文介绍了W5100的内部构成、引脚分布、接口方式及硬件电路设计。

关键词：W5100芯片,TCP/IP协议,网络通信,嵌入式系统

参考文献

[1]王计元.单片网络接口芯片W5100的原理与应用[J].上海电力学院学报, 2011, 27 (2) :153-159.

电路芯片 篇8

GPS,WLAN,GSM/GPRS,CDMA等的迅猛发展,使射频通讯系统对长期、短期频率稳定度俱佳的高性能晶体振荡器的需求迅猛攀升。因而温度补偿晶体振荡器(TCXO)成为手机等便携通讯终端射频电路中的关键器件之一,其中含压控频率校正功能的VC-TCXO可配合自动频率控制(AFC)信号,根据高精度基站时钟脉冲自动在终端进行频偏校准,具备十分优良的长、短期频率稳定性,更得到中高端射频系统的广泛采用。而为了降低用料与成本,使射频收发系统单芯片化,更经济、更直接的解决方案是把VC-TCXO的功能变成片上模块,将石英晶体以外的所有器件整合到片内,并用数控电容阵列取代模拟变容管,用AFC信号直接调频,此即为射频芯片高精度参考频率源领域最新研究热点——数控晶体振荡器(DCXO)[1]。DCXO的重点是晶体振荡主电路本身的设计,因为短期频率稳定度——相位噪声从根本上依赖于主振荡电路的表现,开关电容阵列的调频精度、范围则决定了维持频率长期稳定的能力。另外,DCXO的功耗也主要取决于主振荡电路及其输出缓冲级的设计。

本文论述的是10MHz DCXO的振荡主电路,具有较低的功耗和较好的相位噪声性能,仅需一个管脚连接外部晶体,可配合开关电容阵列与外部AFC信号成为能自动补偿中长期频率漂移的DCXO,适合完全集成在射频芯片上作为整个通讯终端的高精度频率参考源。

1 DCXO振荡主电路的结构

根据晶体和电流偏置位置的不同,晶体振荡器的常用结构主要有NMOSPierce(X=G&D)、NMOSColpitts(X=D)与PMOSSantos(X=G)三种如图1所示,前者需要两个引脚,后两者只需要一个,对于集成在RF芯片内的DCXO来说,管脚资源非常宝贵,采用一个管脚外接晶振显然更合适。

Santos结构[3]也常被归入Colpitts一类,但Santos结构由于直流偏置更合理,比纯粹的Colpitts容易起振,也更方便控制主工作管的增益,遂得到了日益广泛的使用。不采用迁移率更高的NMOS而采用PMOS作主工作管,是为了形成Top-Bias,使偏置电流源隔离振荡信号对电源的干扰,而且在DEEP-N-WELL工艺下,该PMOS可被深阱隔离,不会与片上其它信号源发生相互干扰,这对RF芯片非常重要。

但是,采用PMOS作工作管在同样增益下需要更大尺寸,带来更严重的寄生效应,而在大信号下结电容的非线性C-V特性又会引起AM-FM转换,使晶振的相位噪声性能变差,但综合考虑下PMOS作工作管仍然较合适,特别是在可以牺牲一点功耗换取一个合理工作管尺寸的情况下。同理,连接在PMOS栅源端的悬空电容不能采用开关电容阵列,否则开关管寄生电容随着开关通断而浮动,同样会导致相位噪声恶化,因此这个两端悬空的电容要用固定容值的金属电容(MIMCAP)代替,本文采用的振荡主电路结构如图2(a)所示。

虽然主工作管M1可被偏置在弱反型区以获得较小电流下的大增益,但为了稳定性,通常让它工作在饱和状态,起Class-C型放大器的作用,为振荡回路提供脉冲能量。C1,C2则起分压作用,并与M1放大管一起构成负电阻[1]。

从振荡器负阻模型看,晶体的串联分支构成Zs,而并联静态电容Cp与M1及C1,C2等一起构成Zc。当Re(Zs)+Re(Zc)=Rs+Re(Zc)≤0时,放大电路提供的负阻抗能抵消晶体的等效串联电阻,振荡器把内部噪声逐步放大,启振并保持振荡。从另一角度看,可把晶体视作感性选频反馈网络,把剩余电路视作容性前向放大网络,两者构成的环路相位移动正好为0°(或360°)时,会形成正反馈产生振荡,此时若环路增益不小于1,则振荡波形会被放大或维持。

输出信号最好从M1的Gate端引出,这比从Source端引出好,因为此处振荡信号幅值较大,信噪比高,晶体作为一个优良的带通滤波器,使输出信号保持纯净。另外,从Gate端输出的又一个好处是,如果采用反相器作为输出缓冲级,并对该缓冲级的工作电压进行必要的调整,则可以将输出缓冲级的第一放大级设计成自反馈型,直接为主工作管提供栅端偏置,并省略输出信号耦合电容[1]。

2 振荡及自动振幅控制电路设计

2.1 振荡主电路设计

晶体振荡器在起振时,振荡信号幅度很小,整个振荡主电路处于线性工作状态,因此可以用图2(b)所示交流小信号模型来分析振荡器的起振条件和工作频率。鉴于电路设计一般都会留出余度,且CMOS 工艺下器件参数本身一般有±10%以上的偏差,为计算方便,可以对小信号模型进一步简化。其中,M1的Cgd与Cp一起组成C3,在作初步设计时先不考虑寄生效应,可用Cp替代;当Rb>>(RsCundefinedωundefined)-1时,对振荡系统起振及Damping Factor的影响可以忽略[2];为了减少Flicker Noise的影响,一般选择长沟道MOS管,将其源漏电阻折算到与RB并联处可知影响很小;晶体振荡器要想稳定振荡,其工作频率ω相对晶体的串联谐振频率ωs的偏离度undefined,实际上一般要求小于1‰,因此初步设计时用ωs代替ω是可行的;采用这些步骤可使计算过程大大简化,而设计偏差却不明显,较精细的模型要到优化设计相位噪声等具体性能时才可能用到。以下公式基于简化参数。

根据正反馈模型,可得前向放大网络的增益,与反馈网络的反馈系数,求得环路增益表达式后令其相位等于零,可得到振荡器实际工作频率:

undefined,

其中undefined

再根据负阻抗模型,经简化可得到:

undefined

由Rs+Re(Zc)=0求得保持振荡需要的最小增益:

undefined

式中Qs是晶振品质因素,电路能提供的最大负阻:

(-Re(Zc))max=(2ωC3+2ωCundefined/C12)-1 (3)

对应的增益则为:

gmopt=ω(C1+C2+C1C2/C3) (4)

实际主工作管增益大部分时间处在这两者之间。

起振时必须使振荡器环路增益大于1,故M1的增益gmcrit<

2.2 自动振幅控制电路设计

2.2.1 振幅控制电路设计要求

振幅控制电路的基本原理是用一个峰值检测电路检测振幅,一个比较器电路将检测值与设定好的基准电压作比较,根据比较结果输出反馈信号,这个信号经过低通滤波后,控制电流源输出电流的大小,从而达到控制振幅的目的。通常,对这个负反馈结构有一些具体要求,以使振荡器良好工作。

首先,不能严重增加振荡主电路的负载,特别是带开关性质的负载,这会严重影响振荡器性能,导致频率漂移、相位噪声性能下降和更多功耗。这要合理选择峰值检测电路结构,本文作者认为文献[5]所提供的振幅控制电路,需要很大的输出信号耦合电容,仿真结果显示该振幅控制回路对相位噪声影响很大,其频率较低的零极点使1kHz～100kHz关键区域内相位噪声曲线有很大下冲与上鼓,且不易用参数调节进行优化。为减小不利影响,可用源极跟随器隔开,但增加了电路复杂性,并带来新问题,另外该电路采用很多数值很大的电阻与电容,不利于在片上实现,最好的方案是用差分对作为峰值检测电路,有时也兼作比较器。

其次,控制电压变化较陡峭,多数精简的振幅控制电路,都利用MOS管在阈值电压附近临界导通的特性来完成启动阶段与正常工作阶段的切换,这造成对工艺、温度等参数很大的依赖性,需要改成对阈值电压不敏感的结构回避这个缺点。

最后,振幅控制回路太大的时间常数会使振幅稳定所需的时间过长,而太小的时间常数则会导致振幅不稳,通常的选择是与振荡器天然最小稳幅时间τmin接近。

undefined

2.2.2 自动振幅控制电路

本设计采用的自动振幅控制电路由非对称差分对(M4,M6),电流抽取结构(M5,M7,M8,M9),临界导通MOS管(M10),时间常数调节器件(RT,CT),加上必要偏置电路(M11,M12,Ibias)构成。

非对称差分对的两个输入管直流偏置完全一致,但M4的宽长比是M6的15倍。相对应的电流抽取结构中M3宽长比是M5的16倍。未启振时电流按照15:1的比例流过M4与M6,M5流过的电流则为M3的1/16,恰好等于M9经M7镜像过来的电流,此时M8不提供电流,工作在阈值以下,同时M10关断,只有很小的亚阈值电流流过RT。

VSG2=VDD-VAGC=VDD-RTI10 (6)

所以未启振时,工作于饱和区的M2可以提供一个很大的偏置电流使振荡器在较高的正反馈环路增益下迅速启振,振幅按指数关系增长。启振过程中,由于M4、M6的偏置一样,饱和区小信号增益相差15倍,导致电流分配的变化不均,当两个管子正常切换时,极限情况为:

undefined

时,差分对两边平均电流相等,M5不足以提供M9所需的电流,其余电流(7I3/16)由M8提供,使M10也进入饱和状态,VAGC回升以抑制振幅继续增长。考虑到管子尺寸误差可能带来的匹配精度问题和亚阈值电流不确定性带来的设计困难,本文还采用略微加大M9宽长比的方法,使启动前长沟道的M8、M10处于较深的亚阈值状态,同时用M11提供一个小的偏置电流,使VAGC最初时处于适当值,以免M2进入线形电阻区。根据以上条件,结合MOS管工作于饱和区的限制,仔细选择和计算各器件参数,就可以完成最终设计,完整电路如图3所示。

3 仿真结果

根据前面的原理,采用参数为Rs=7.2Ohm,Ls=10.4mH,Cs=24.3fF,Cp=7.4pF的晶振模型在Cadence SpectreRF上,对本文的DCXO振荡主电路进行仿真,其输出特性如图4所示。振幅峰峰值为0.8V,平均消耗电流约2.9mA,在偏离中心频率1MHz处的相位噪声为-173dBc/Hz,1kHz处为-140.1dBc/Hz,启动时间约2.8毫秒。

4 结束语

本文设计了提供高可靠自动振幅控制的晶体振荡主电路,完全适合片上集成。根据仿真结果,具有较低的相位噪声和功耗,可作为DCXO的核心,配合开关阵列、输出缓冲器、分频器,集成到射频芯片上使用。

摘要：描述了一种射频芯片内数控晶体振荡器(DCXO)的振荡主电路设计,以Deep-N-WellCMOS工艺的PMOS为主工作管,采用Santos(改进Colpitts)结构、非对称差分式振幅控制环,避免了因Vt依赖工艺与温度等而产生的可靠启振问题。该10MHz DCXO振荡器主电路,采用TSMC Mixed/RF 0.18μm CMOS工艺,在2V电源电压下,仿真得到输出特性为:振幅峰峰值0.8V,平均电流2.9mA,相位噪声-140dBc/Hz@1kHz,-173dBc/Hz@1MHz,启动时间约2.8毫秒,可作为DCXO核心振荡模块。

关键词：晶体振荡主电路,自动振幅控制,相位噪声

参考文献

[1] Jerry Lin.A Low-Phase-Noise 0.004-ppm/step DCXO With Guaranteed Monotonicity in the 90-nm CMOS Process[J].IEEE Journal of Solid-state Circuits, Dec.,2005,40(12):2726-2734.

[2] Eric A Vittoz, Marc G R Degrauwe, Serge Bitz.High-Performance Crystal Oscillator Circuits:Theory and Application[J].IEEE Journal of Solid-state Circuits, June,1988,23(3):774-783.

[3] Joseph T Santos, Robert G Meyer.A One-Pin Crystal Oscillator For VLSI Circuits[J].IEEE Journal of Solid-state Circuits, April 1984, SC-19(2):228-236.

[4] Qiuting Huang.Phase Noise to Carrier Ratio in LC Oscillators[J].IEEE Transactions On Circuits And Systems-I: Fundamental Theory And Applications,2000,47:965-979.

电路芯片 篇9

关键词：变频空调,开关电源,开关芯片,应用环境

引言

变频空调是时代发展趋势, 已经逐步普及走进千家万户, 空调除了具有基本的制冷、制热作用外, 其功能日益多样化。要求也提高:节能、环保、舒适、低分贝、用户触控体验效果。实现这些功能离不开高可靠性的控制器系统, 其中开关电源供电系统在控制器中承担关键作用, 为各电路正常工作提供电源, 使各单元电路按照整体系统设计控制目标完成相应的控制、检测、保护等, 完成空调各种功能如制冷、制热、扫风、显示等的目的, 以实现空调舒适、完美体验。

作为空调中控制器中的重要电路, 开关电源部分一旦发生故障, 将导致空调整体功能失效, 而且维修需要全机导通检测, 维修麻烦、难度高, 维修成本高, 严重时可能导致控制器爆板, 空调整机烧毁, 造成严重的安全事故。因此研究开关电源电路、开关芯片炸失效模式、失效机理非常重要, 采取有效方案解决全面提升开关电源电路整体工作的可靠性, 从而降低其售后故障率, 减少控制器维修成本, 提高消费者对品牌的满意度具有十分重要的意义。

经对开关芯片失效模式、失效数据进行统计分析发现我司三款开关芯片售后均有失效。开关电源电路芯片炸等失效一直也是空调甚至整个行业长期存在难题, 均未有有效的解决方案, 经过大量对器件核心参数、整机开关电源电路实验验证分析测试开关波形发现为变压器在高温高湿条件下, 离散的发生了磁饱和导致开关芯片炸, 最终采取有效方案解决问题。该方案对空调等行业在开关电源电路设计提供设计开发思路借鉴与参考。

1 事件背景

变频空调控制系统用控制器在实际应用一段时间后出现主板失效问题, 经过大量数据统计分析及实际主板失效分析确定是开关电源电路中的开关芯片炸失效导致, 经过多年的跟踪空调实际应用维修数据, 因开关芯片炸失效导致售后投诉单数达268单, 占整个控制器售后故障率15.9%, 控制器售后大比例失效严重影响空调整体产品质量及用户实际体验效果。问题急需进行分析研究解决。

2 芯片失效原因及失效机理分析

2.1 开关芯片失效检测分析

将安森美、三肯开关芯片炸主板多次寄给对应厂家分析, 及各厂家现场来司协助分析, 一致认为开关芯片炸主要还是漏极过电冲击损伤导致击穿失效, 是芯片本身质量问题还是电路设计问题, 经过分析不排除芯片本身质量、开关电源磁饱和、高频变压器器件异常、主板使用工作环境等因素导致。

开关芯片失效开封图片如下图1。

2.2 各厂家开关芯片极限参数测试

售后开关电源电路中开关芯片炸失效, 经过对器件失效分析为过电击穿失效, 售后应用出现大概率失效不可能全部是用户电源出现异常, 是否是芯片抗极限耐压及浪涌冲击能力较差。三个厂家开关芯片在售后均出现失效 (使用开关芯片信息如表1) , 其中安森美开关芯片失效最多, 是否是各厂家芯片极限耐压整体偏低, 存在差异性。带着这些疑问对各厂家使用开关芯片进行极限参数杜比分析, 通过对售后失效器件对应开关芯片进行核心参数分析及相关数据测试结果表明, ON、三肯、科汇厂家开关芯片极限耐压均可以达到700V, 其中三肯开关芯片极限耐压最高达820V, 平均在760V。科汇开关芯片相对较差 (极限耐压对比测试数据如下表2) 。

通过器件单体核心参数检测对比, 器件方面差异没有较大明显区别。售后突出失效与开关芯片可能没有直接关系。

2.3 磁饱和分析

开关芯片炸失效经过对器件相关参数, 可靠性对比分析, 可能不是开关芯片本身问题, 开关电源设计考虑是整个系统设计, 非单个器件。出现开关芯片炸失效是否是电路设计存在问题, 是否是出现磁饱和。

我们知道开关电源磁饱和与电路中相关器件配合等有直接关系, 开关芯片、高频变压器、输入电源、应用环境等都是影响开关电源可靠性关键问题。开关芯片失效是否与磁饱和有关, 如果是是哪些因素影响导致, 针对产生众多个疑问开关全面分析验证。

2.3.1 常态环境

常态环境电路与高频变压器 (12年底整改后制品) 搭配后, 测试Vds漏极电流最高峰值约800mA, 未发现磁饱和现象.即未出现过流, Vds多次验证未出现超过600V及以上电压, 即未出现过压。 (测试波形图片如下图2)

常态环境:通过将售后多单故障件交给厂家分析及来司现场分析, 常态条件下对开关芯片漏极电流波形检测没有发现存在磁饱和异常, 但是从检测波形看, 电流峰值逐渐接近磁饱和, 特别是安森美厂家开关芯片对应电路。

2.3.2 高温高湿环境

高频变压器使用磁性材料为铁氧体, 由于磁材特性当环境温度达到一定温度后磁性有衰退现象, 会出现退磁, 可能会导致出现磁饱和异常, 导致开关芯片炸失效, 统计数据售后失效控制器多为8、9月份, 当时空调运行环境温度比较高, 这个可能是个因素。

磁材磁性一致性不好, 或是高频变压器预留抗饱和度余量低, 在高温下提前出现退磁, 也是会影响开关芯片正常工作。空调实际应用中出现开关芯片炸失效具体是什么原因失效, 是受温度、湿度影响还是综合影响导致结果, 针对问题展开全面验证分析, 测试开关芯片漏极电流波形如下图3、4。

高温高湿环境:控制器整机高温高湿环境下, 开机后开关芯片工作瞬间检测开关芯片漏极电流波形出现低概率的磁饱和现象, 经过测试开关波形发现为变压器在高温高湿条件下, 离散的发生了磁饱和导致开关芯片炸。

2.3.3 分析总结

磁饱和异常与厂家多次交流分析讨论, 逐一排查磁性材料、电感线圈绕线工艺等异常将问题锁定在开关电源电路抗磁饱和设计余量上, 最终确定整改方案:调整高频变压器初次级匝数, 通过增加线圈匝数降低了Bsat值提高高频变压器抗磁饱和强度, 进而解决高频变压器产生磁饱和异常问题。

3 开关芯片失效整改措施

3.1 开关芯片失效解决方案

解决方法:调整高频变压器初次级匝数 (具体调整线圈匝数如下图5、6) , 通过增加线圈匝数, 降低了Bsat值提高高频变压器抗磁饱和强度, 进而解决高频变压器产生磁饱和异常。整改内容具体方案调整:43110329---4311032901/2/3

4 整改效果评估及应用效果验证

新制品经过整机验证测试抗磁饱和强度大幅度提升, 经过实际验证显示即使再次出现售后恶劣使用环境, 也不会出现磁饱和异常, 电路设计整改后实际试验测试验证抗磁饱和强度提升40%, 有效解决问题。长期跟踪过程及售后失效率为零, 实际整改效果显著。整改后高温高湿环境芯片漏极电流波形检测如下图7。

5 开关芯片失效整改总结及意义

本次售后大批出现开关芯片失效属于开关电源电路设计缺陷, 在电路设计开发时未能有效考虑到实际设计开关电源电路非常规条件下磁饱和问题导致实际应用中出现重大质量问题, 本次整改从整体提升开关电源设计可靠性角度出发具体为调整高频变压器初次级匝数, 通过增加线圈匝数, 降低了Bsat值有效提高高频变压器抗磁饱和强度, 进而有效解决高频变压器产生磁饱和问题。

参考文献

[1]胡晓辰.高频变压器磁饱和电流测量技术研究[J].河北科技大学.2013-05-26