集成电路芯片测试系统（精选10篇）
集成电路芯片测试系统 篇1
超大规模集成电路的高速发展导致了单个芯片的组成元素个数的指数增长。然而, 由于每个芯片的基本输入输出是有限的, 这导致了测试芯片工作更加困难。此外, 集成电路制造商们因为知识产权的问题不乐意公开电路板内部实现的详细细节。另外, 为了确保一个系统操作的可靠性, 用户需要在在芯片提供给系统前对其进行测试。尽管如此, 用户通常可以从集成电路制造商的数据书中找到一些该芯片的功能属性和芯片的部分体系结构。因此, 两个问题出来了:1) 只是基于一个芯片的功能特性而不知道其内部的实现细节, 对其进行测试可能吗?2) 进一步, 用和上一步同样的信息, 不仅测试这个芯片的固定故障而且测试其桥接故障可能吗?事实是, 对这两个问题的回答都是积极的。
在这篇文章中, 我们根据芯片的功能特性提出了一些系统的测试方法。不管怎样, 基于对被测电路板的有限信息, 我们的测试也会受限。因此, 我们在此只考虑电路板的基本输入输出上的故障。换句话说, 我们将要测试的故障仅限于下边几种:
1) 基本输入输出上的固定故障;
2) 输入线间的非反馈桥接故障;
3) 输出线间的非反馈桥接故障;
4) 输入和输出间的反馈桥接故障。
尽管我们的测试仅仅是根据电路板的外部特性提供的有限信息, 我们得到了很好的效果, 可以很方便的检测电路板的功能特性。对于大多数的用户来说, 这个方案可以直接实现而不用复杂设备, 软件和其他复杂工作。
1 基本定理
下边的定理, 已经在前几篇论文中提出并证明, 在这里再次列出但不予证明。方便起见, 不失一般性, 在这片文章中, 我们提到桥接故障时就是这与-桥接故障模型。此外, 我们把桥接故障划分为反馈型桥接故障和非反馈型桥接故障。
定理1:让我们来考虑一个电路板, 其实现的F (n, m) 这个功能函数, 该功能函数有n个输入x1, ...xn和m个输出F1, ...Fm, 我们在此提出一个输入矩阵T, 其格式如下:
我们称T为输入矩阵T。
T可以检测出输入线x1, ..., xm中的任何一个固定故障, 当且仅当 (a) T既不包含全0列也不包含全1列。 (b) 对每一个i (1≦i≤n) , 这里总存在一个j (1≤j≤N) 和一个k (1≤k≤m) 使得Fk (t1j, ...ti-1j, 0, ti+1j, ..., tnj) ≠Fk (t1j, ...ti-1j, 1, ti+1j, ...tnj) .
定理2:定理1中提到的输入矩阵T检测所有的输出线上的固定故障当且仅当对应定理1中的输入矩阵, 输出矩阵。
既不包含全0列也不包含全1列。
定理3:功能函数F (n, m) , 有n个输入x1, ...xm, m个输出F1, ...Fm, 在这个电路板中非反馈桥接故障可以被检测当且仅当至少存在一个输入结合 (a1, ...as, xs+1, ..., xn) , (a1, ...as) 不是全0也不是全1, 且有一个k (1≦k≦m) 满足
定义1:X= (x1, ..., xn) , xi={0, 1}。对于有n个变量的布尔功能函数F来说, 当X中含有的1的个数最少且使F=1时, X成为F的最轻最小项。
定理4:实现布尔功能函数F的输入输出间的任何反馈桥接故障都可被检测出来通过一个一步测试方案0或者一个两步测试 (0, LM) , 这里LM是F的一个最轻最小项。
因为对于所有的反馈桥接故障来说, 只有上边所提的一步或两步测试被需要。不管怎样, 在两步测试中, LM必须提供给电路板, 测试将第二步尾随第一步进行。
2 测试固定故障和桥接故障的案例应遵循的规则
基于上面所描述的理论, 我们发现一些测试一个电路板的外部输入输出的固定故障和桥接故障应遵循的规则。
让我们考虑一个实现功能函数F (n, m) 的电路板。T和F (T) 是我们以上提到的输入输出矩阵。然后, 我们可以发现如果T检测错误, 那么输入矩阵T和输入矩阵F (T) 必须满足如下规则:
规则1:为了检测固定故障, T和F (T) 都既不包含全0列也不包含全1列。因为, 如果不这样, 一个固定型故障不能与非固定性故障但是有全0或全1列的区分开来。
规则2:为了检测输入线上的固定故障, 对于每一个输入线Xi, 必须存在一个j和一个k, 使得Fk (t1j, ...ti-1j, 0, ti+1j, ..., tnj) ≠Fk (t1j, ...ti-1j, 1, ti+1j, ..., tnj) 。
规则3:为了检测输入和输出线上的非反馈桥接故障, T和F (T) 都不能含有两列相同列, 这样任意的非反馈桥接故障都可以被检测到。因为这个原因, 这里必须
规则4:为了检测一个电路板的输入输出间的反馈桥接故障, 输入矩阵中必须包括上边所提到的一步和两步阵列。
基于上述的规则, 固定故障和桥接故障的测试矩阵可以很容易的产生且不用去了解被测芯片的内部详细实现。
作为一个例子, 我们来考虑一个8-bit RAM, 其有8个输入 (x1, x2...x8) , 4个地址线 (a1, a2, a3, a4) 和一个读写控制线C.当C=0时是写模式, 当C=1时是读模式。此RAM的8个输入线可以被描述为:
不失一般性, 我们假定所有的存储单元在测试前置0, 这样下边的输入输出矩阵可以用来检测所有以上提到的故障。我们首先按顺序依次写5个8-bit数据, 然后是读操作把数据倒序读出来。
可以看出我们上边提到的固定故障和桥接故障用这对输入输出矩阵都可以被检测出来。为了进一步的阐述输入输出矩阵的用途, 我们简单的看几个例子:
1) 检测输入线上的固定故障:一个控制线C上的固定故障, 任何一个地址线ai或任何一个数据输入线xj上的固定故障都可以用T和F (T) 检测到。例如, 在a1上有一个固定0故障, 这样第五行的输入变成 (0011111110000) , 使得地址单元 (0111) 重新写入 (11110000) , 而地址单元 (1111) 并没有数据写入。因此, 在输出矩阵中, 输出的第六行变成 (00000000) 而且输出的第七行变成 (11110000) .因此, a1上的固定0故障可以被检测到。
2) 检测输出线上的固定故障:对于人一个输出线zi上的固定故障可以简单的被输出矩阵检测到。任何输出线上的固定故障将会形成输出矩阵上的全0或全1列。
3) 检测输入线上的非反馈桥接故障:地址线间的任何非反馈桥接故障可以检测到通过观察到两行相同的输出。例如, 两个地址线a1和a3连接到了一起, 那么数据输入矩阵的第三行 (01010101) 将被重新写到地址单元 (0001) 。结果是, 输出矩阵的第8和第9行有相同的值 (01010101) 。用类似的方法, 一旦地址线和输入线间有连接在一起的, 这样在输出矩阵中将有多余一行的数据会被改变, 因此这个故障可以轻易的检测到。
4) 检测基本处出现上的非反馈桥接故障:这个故障可以被直接检测到仅仅通过检查在输出矩阵里是否有至少两个形同的列即可。因为任何输出线上的非反馈桥接故障都会导致在输出矩阵中至少有一对相同的列。
3 固定故障和桥接故障的确定
通过上述讨论的规则, 我们现在发明一个系统的方法可以确定一个电路板的固定故障和桥接故障的位置, 而不用知道电路板的详细实现。
方便起见, 我们来考虑一个4位快速全加法器。这个加法器有9个输入线:包括4个数据输入线 (A1, A2, A3, A4) , (B1, B2, B3, B4和一个低位向高位的进位C0, 五个输出线:4个输出线 (∑1, ∑2, ∑3, ∑4) 和一个向高位的进位线C5.然后让我们来考虑如下的输入-输出矩阵。用来检测和确定可能的固定故障和桥接故障。
从上面可以看出, 4位全加器实现的布尔功能函数F (9, 5) , 它有9个输入5个输出。为了测试和定位故障, 矩阵可以称为标准输入矩阵 (standard input matrix, SIM) , 它生成的矩阵称为符合输出矩阵 (corresponding output matrix, COM) 。在COM中的每一行都是根据运算法则对输入产生的。现在我们考虑为什么这个选择好的SIM和COM可以用来测试和定位所有可能的固定型故障和桥接故障。
1) 如果在输入线上有任何固定型故障, 那么至少会有两个相等的形式出现在SIM中。因此, 也会有两个相等的形式出现在COM。
2) 如果在输出线上有任何固定型故障, 那么在COM中会有全0或全1的列出现。
3) 如果在任何两个输入线之间有NFBF故障, 那么至少有两个相等的形式出现在SIM中, 因些也会有两个相等的形式出现在COM中。
4) 如果在任何两个输出线上有NFBF故障, 那么至少有两个相等的列现在COM中。
5) 如果在任何输入线和输出线之间有FBF故障, 然后根据一步或两步测试序列, 至少错误列上会有一个0。
从上面的例子, 可以和很容易看到, 不仅固定型故障和桥故障可以被测试出来, 而且它们的位置也可以根据他们在输出矩阵中的错误形式找出来。根据上面的讨论, 可以得到下面的结果。在一个电路的合适SIM中, 可以找出在主输入和输出上的各种错误, 只要它的相应COM符合下面的条件:
1) 在输出矩阵中不多于两个相等且相邻的行。
2) 在输出矩阵中不多于两个相等的列。
3) 在输出矩阵中没有任何的0 (1) 列。
进一步, 如果输入形式SIM也满足在III中的规则4, 那么它也可以测试在输入线和输出线上的FBF故障。
为了定位故障, 我们重新考虑下面SIM和它COM的通用例子。SIM中根据函数有个n条输入, 我们的 (n+1 x n) 输入矩阵中每行ti有 (i-1) 0s, 第 (tn+1) th行是全 (1, 1, ..., 1) 向量。图1 (a) 展示了SIM的初始化状态。对于M列的输出矩阵, 我们称是SIM按照F函数对应生成的。
根据上面的呈现的三个可测试条件, 我们现在可以用下面的几个原则去定位固定型故障和桥故障。
1) 如果在输入线xi (1≤i≤n) 上有一个故障s-a-0, 那么SIM中的输入形式t (n-i+2) 将要变成t (n-i+1) , 这让SIM中的两个相邻行 (n-i+2) 和t (n-i+1) 相等。同样, 在输出矩阵中, F (n-i+2) 也将变成F (n-i+1) , 标记为:F (n-i+2) →F (n-i+1) .
2) 如果在两行以上输入线上有NFBF错误, 就是xi和xj, (1≤i≤j≤n) 那么, 根据上面相同的原因, 可以很容易地知道在输出形式COM中将发生F (n-i+2) →F (n-i+1) 的变化。
3) 接下来可能会琐碎些, 对于输出线上的固定型故障或NFBF故障, 可以直接观察输出矩阵就可以看出来。因此, 上面的规则使用 (n+1 x n) SIM和 (n+1 x m) COM可以应用来去确定固定型故障和桥故障。
对于输入线和输出线间的FBF故障, 可以使用测试序列 (0, LM) 在加在SIM的前面就测试任何在输入线和输出线间的FBF故障。
事实上, 在图1上描述的SIM不一定能保证产生一个有效的COM去满足上面的三个测试条件。因此, 现在的测试生成算法如果生成一个错误的SIM, 就交换SIM中的列再生成合适的COM, 可以有效地适应初始SIM。这里讲一种列交换算法, 它将修饰输出形式COM以满足合适的测试条件。
列交换算法的任务是进行列交换, 描述如下。
列交换规则:
第一步:对于给定的函数F (n, m) , 形成初始化的a (n+1) x n SIM, 可如图3所示。
第二步:根据给定的函数和SIM, 运算生成它相应的COM。
第三步:检查新生成的COM是否符合三个条件。符合条件就停止运行。不符合条件进行第四步。
第四步:完成当前SIM中所有列的交换以生成一个新SIM, 转回第二步。
为了举例说了列交换算法中的列交换, 我们考虑了一个熟知的电路上的应用。如图4, 它是一个4位的ALU, 带着14条输入线和5条输出线, 首先从它初始的SIM通过函数得到相应的COM。
然而很明显可以看到, 从初始SIM计算出来的COM并不满足上面三个可测试条件。因为一些COM中相邻的行是相等的。如F4=F5, F6=F7, F10=…=F14。经过重复执行2-4步, 我们通过交换SIM中列的位置可以改变的输入形式, 因此再次计算所得的COM也会改变它的值, 此时再次重新检查新的COM是否满足三个输出条件。经过几次重复列交换算法后, 初始的SIM和COM已经改变了他们的形式产生出新的COM, 新计算的COM也可满足可以可测试条件, 这样我们就可以根据原则进行测试。变成图5所示。
4 加速寻找速度和实验结果
交换算法可以生成有效的SIM和它的COM, 事实上, 最坏的情况下, 交换算法的时间复杂度可以达O (n) , n为被测试电话的输入线数。这是因为它需要所有可能的输入排列去找到一个合适的SIM。当N增加时, 算法的时间复杂度也就增加。因此, 一个随机的交换算法可以很好地提高查找速度以生成符合条件的COM。使用随机交换算法, 我们每次交换的SIM的n个输入数列是随机产生的, 而不是以前算法中的相邻地一个接一下产生的。理论上, 最坏的情况下, 随机交接算法和原始算法有相同的时间复杂度, 但在实际操作中, 前者却是更高效的。下面的表中, 列出了以四项基准比较这两种算法的实验运行时间。
参考文献
[1]S.Xu and S.Y.H.Su, “Detecting I/O and Internal Feedback Bridging Faults”, IEEE Trans.On Computers Vol.34, No.6, pp.553-557, 1985;Also re-printed in<BRIDGING FAULTS AND IDDQ TESTING>IEEE Computer Society Press, 1992, pp.9–13.
[2]S.Xu and S.Y.H.Su, “Testing Feedback Bridging Faults Among internal, Input and Output Lines by two patterns”, Proc.ICCC 82, 1982, pp.214-217
[3]S.M.Thatte and J.A.Abraham, “Test Generation for Microprocessors”, IEEE Trans.on Computers C29, 1980, pp.429-441.
[4]S.Y.H.Su and Y.I.Hsieh, “Testing Functional Faults in Digital Systems Described by Register Transfer Language”, J.Digital Systems.Vol.6, 1982, pp.161-183.
[5]M.Karpovshy and S.Y.H.Su, “Detecting Bridging and Stuck-at Faults at Input and Output Pins of Standard Digital Components”, IEEE Proc.17th Design Automation Conf.pp.494-505
[6]J.P.Shen et al, “Inductive Fault Analysis of MOS Integrated Circuits”, IEEE Design&Test, Dec.1985, pp.13-26
[7]H.Fujiwara, “Computational Complexity of Controllability/Observability Problems for Combinational Circuits”, IEEE Trans.on Computers Vol.39, No.6, 1990, pp.762-767.
集成芯片催生山寨风潮 篇2
集成芯片技术带来变革
随着各种3C产品集成芯片的推出，如今山寨机早已不仅局限于最初的手机产品，MP3、GPS、数码相机、笔记本电脑、平板电视……3C全线产品无一例外，都能找到“山寨”的影子。他们的出现，主要是两个方面的原因导致的，一方面是集成芯片技术的成熟，另一方面是中国电子消费市场的爆发。技术成熟降低了生产制造的门槛，而电子消费市场的爆发带来了足够多样化的需求。
我们以手机行业为例，看集成芯片技术带来的变革。
在2004年以前，诺基亚、摩托罗拉、爱立信以及国产品牌波导、夏新等是中国手机市场最常见的品牌，这个时期之所以品牌少，原因是技术门槛较高。起初，从事手机芯片制造的只有飞思卡尔、TI等几家国外企业，手机企业采购了他们的芯片之后还需要进行IC设计，因此需要较高的技术含量，也需要耗费较高的成本。那个时候，手机的价格也居高不下，一部黑白屏手机的价格甚至需要3000元～4000元。
大约在2001年前后，DVD行业增长放缓，而手机市场展现出蓬勃的生机，台湾联发科(MTK)开始从DVD芯片设计向手机基带芯片设计转型。2003年年底，MTK基带芯片研发成功，与此同时，为了迅速打人手机制造市场，MTK不仅仅制造了手机基带芯片，而且创造了一套“Turn-key”模式，该模式就是将芯片、软件平台以及第三方应用软件捆绑，提供“一站式解决方案”。
这大大降低了进入手机制造业的门槛，在此之前的山寨机一般指的是“翻新机”，而MTK让一个企业无须多少投资，只需要三个人就可以开一家手机制造厂——一个接洽MTK，一个找工厂代工，一个负责销售。低廉的成本，快速的生产周期，加上没有税收成本，这让山寨手机的价格不断下降。而手机品牌也迅速增多，到2005年的时候，中国手机市场品牌数量达到100个。2006年，包括联想、波导、TCL在内的几大国产品牌(除夏新用展讯方案外)均采用MTK手机芯片，至此MTK顺利打入了国产品牌机市场。
从中国手机产业发展的过程来看，起到关键作用的是手机集成芯片以及一整套手机解决方案的诞生。而在数码相机、平板电视、GPS等领域，随着集成芯片技术的诞生，进入门槛也大大降低，从而让很多小企业也可以加入到电子产品的制造中来。
仅仅有供给没有需求不能称之为市场。促使集成芯片技术市场化的关键是中国消费者对电子产品的强大需求。从2000年开始，随着改革开放的进一步深入，电子信息类品牌不断进入中国，这让中国消费者经历了手机、电脑、MP3等电子产品从无到有的过程，巨大的人口基数，生机勃勃的经济增长势头，都使中国成为电子信息类产品需求量最大的国家之一。
中国手机用户每年都在以30％的增长率高速增长，每年2亿部的需求量，占据全世界手机需求量的25％。与此同时，农村消费市场的爆发也给山寨机提供了机会。农村消费者的消费倾向还基本是价格主导而非品牌主导，比如，他们更需要一部可以拍照、摄像、听MP3的廉价手机，而不会去购买一部诺基亚N96。农村市场的爆发让山寨机有了针对性的消费群体，而这个群体是巨大的。山寨手机迅速侵入，导致国产手机赖以生存的“净土”不复存在，国内品牌手机企业几乎全部出现亏损，有些企业甚至退出了市场。
由此我们看到，随着集成芯片技术的成熟和中國消费需求的爆发，山寨机这样的产品应运而生了。
山寨机的力量不在于研发
山寨机的爆发，让我们再一次见识了中国制造的巨大力量，但这种力量并非研发的实力，这也从一个侧面给中国制造业敲响了警钟。国家发改委今年4月6日发布的信息显示，2007年我国高技术产业实现增加值1.9万亿元，占国内生产总值的7.8％，高技术产品出口总额达到3478亿美元。我国高技术制造业规模位居世界第二，国际市场份额居全球第一。面对这样的数据，我们应该骄傲还是悲哀?
全球经济正在进入产业链竞争阶段，以电脑行业为例，纵向一体化的进程让中国电脑制造企业处于产业链的最末端，而英特尔、微软、三星、NEC等企业却处于产业链的上游，我们使用别人的芯片技术、软件技术、闪存技术来组装电脑，赚取的是廉价的加工费，同时要支付天文数字般的专利费。我们企业的利润率不足10％，而英特尔、微软的利润率却是我们的几倍之多。
不仅是电脑行业，在手机行业、液晶电视行业、通信行业等，中国企业总是处在产业链的末端，而欧美日韩企业掌握大量的核心专利技术，依靠图纸和技术文件就可以赚取丰厚的利润。耐克公司在美国的总部仅仅有两层办公楼，但是NIKE运动鞋工厂却遍布全世界。在产业链竞争阶段，处于上游的企业完全不需要钢筋混凝土的工厂，而仅仅一纸专利就可以领导世界。国产品牌之所以遭遇山寨机的重创，不是山寨机太优秀，而是因为我们的品牌企业仍然不具备研发能力，从本质上来说，他们和山寨机企业一样仅具备生产线。山寨机对国产品牌的冲击带来严重的警示：中国高技术产业的技术含量到底有多高?
山寨机以及一些国产品牌现在之所以还能够生存，主要是因为中国市场仍具备强大的内需，一旦内需减少，很多企业将纷纷落马。而且由于没有核心技术，山寨机和国产品牌们没有太多的差异化和壁垒，导致竞争激烈，很多企业都陷入亏损，现在很多深圳山寨工厂都已经开始转型做其他行业。而中国彩电行业，由于没有掌握核心技术——屏的制造，导致在和日韩企业竞争的时候连续失利，面对外资品牌集体降价，我们的彩电企业无能为力。仅仅依靠低成本制造能力生存的中国IT企业已经到了岌岌可危的境地，山寨机和国产品牌“押宝制造”将是他们共同的灾难。
其实政府已经意识到中国在知识产权方面的弱势，已经开始加大自主标准的定制。在IT产业中，中国落后的是集成芯片技术，特别是在X86芯片方面的落后。当然在这个领域全球已经出现了寡头垄断，英特尔、AMD、威盛等控制着市场，而且英特尔凭借其先入为主的优势，一直是一家独大。因此，很多人对于中国科学院计算所自主开发的通用CPU龙芯都不抱任何希望，认为这是白白扔钱的项目。但是龙芯的研发成功让我们摆脱了中国“无芯”的历史，也将带动中国集成芯片技术的发展，所以具有重大的战略意义。
集成电路芯片测试系统 篇3
随着我国经济建设和交通运输事业的发展, 私家车迅速普及, 加油站遍布全国城乡, 成品油销量逐年增加。为了加强加油站的税收管理, 强化税源监控, 堵塞税收漏洞, 急需对传统的税控加油机进行升级。传统的税控加油机控制系统一般由单片机、油量检测电路、电机启停控制电路、键盘处理电路、显示电路、数据存储电路、看门狗等电路组成, 芯片多, 电路设计复杂, 安全可靠性和保密性较差, 易发生偷油漏税现象, 同时电磁兼容性较低。本芯片在完善税控加油机控制系统功能的基础上, 用专用集成电路技术 (ASIC) 来实现税控加油机控制器的功能, 从而在此基础上制造出具有自主知识产权的专用集成电路, 填补国内空白。此专用集成电路芯片, 硬件实现简单, 大批量生产成本低, 可显著降低系统的故障发生概率, 显著提高可靠性和抗干扰能力, 同时改善系统的EMI (电磁兼容) 特性。
2 税控加油机控制系统集成电路芯片的架构
2.1 税控加油机的整体构架
税控加油机控制系统集成电路芯片是整个税控加油机的核心, 控制着键盘、显示、存储、脉冲计数、电机、电磁阀的开启与关闭等, 同时还负责与税控芯片进行通信。税控加油机的整体架构如图1所示。
2.2 税控加油机控制系统集成电路芯片的设计
该税控加油机控制系统集成电路芯片以DW8051软核为核心, 外围电路包括了ISP控制器、程序存储器、数据存储器、时钟模块、复位模块、SFR译码器、IIC接口控制器、外部接口控制器, 如图2所示。其中ISP控制器用来对程序存储器进行在线编程, 外部接口控制器包括输出选择电路、输入缓存、输出锁存、写使能控制电路、电机电阀控制电路、移位控制电路和看门狗电路等。所有外部接口挂接在SFR总线上, 通过该总线将外部数据映射到内部RAM的SFR寄存器中。通过SFR总线的地址线将SFR寄存器的地址送出, 通过SFR译码模块, 产生选通端, 选择相应的外设接口。
根据模块化设计的思想, 本系统可具体划分为DW8051核、SFR译码模块、外部接口模块、IIC模块、时钟和复位模块、存储模块、ISP模块, MBIST模块八个部分, 下面具体分析。
2.2.1
DW8051核是Synopsys公司提供的成熟的IP核, 由CPU的核心部件和外围部件组成。CPU的核心部件主要包括ALU、BIU、寄存器区、指令译码单元以及全局控制信号生成器, 扩展部件包括三个定时器/计数器、中断控制单元和串口通信单元。同时该IP核可参数化的配置核内RAM/ROM的地址范围, 可通过SFR总线集成用户定义的外围接口。
2.2.2
SFR译码模块完成SFR总线与总线外设接口之间的译码功能, 如图3所示, 将总线端口与SFR的数据端连接, 完成寄存器地址映射。
2.2.3 外部接口模块
外部接口模块完成SFR总线数据与外部设备之间的控制逻辑, 包括输出选择电路、输入缓存、输出锁存、写使能控制电路、电机电阀控制电路、移位控制电路和看门狗电路。
2.2.4 IIC 模块
本模块的主要目的是实现一个IIC的主机功能, 可以很方便的挂接具有IIC接口的EEPROM芯片。本模块主要由寄存器模块、时钟使能模块、接口控制器模块组成, 如图4所示。
2.2.5 时钟和复位电路
当系统上电工作后, 时钟信号发生器和复位信号发生器生成系统的复位信号和时钟信号, 确保系统程序的正常时序及复位功能。时钟信号分为同步时钟12MHz和1MHz。复位信号为同步复位信号。
2.2.6 存储模块
RAM512B、RAM256B采用Synopsys Memory Compiler产生的同步RAM。ROM 32Kbytes采用eMemory公司的EO032K8WAL2 IP核。
2.2.7 ISP模块
ISP模块用于对片上系统内部程序存储器的读写。ISP模块由控制器模块, 状态寄存器模块, SPI模块, 数据通路模块、计时器模块, 地址生成器模块, 控制信号生成器模块组成。
2.2.8 MBIST模块
MBIST模块用来对两块RAM进行内建自测试实现故障测试, 这是由于存储器单元很小, 密度很高, 制造故障显著, 且种类繁多。
3 税控加油机控制系统集成电路芯片的设计流程
税控加油机控制系统集成电路芯片采用Chartered 0.35微米CMOS工艺进行设计, 并全流程利用Synopsys公司的软件, 直至芯片流片, 测试完成。芯片设计主要包括以下阶段:系统级设计阶段, 功能级设计阶段, FPGA验证阶段, 逻辑级电路设计阶段, 版图设计阶段, 生产阶段, 如图5所示。
下面简要说明每个设计阶段:
3.1 系统级设计阶段
包括根据系统要求, 确定系统划分和功能设计, 完成系统模块划分、各模块之间的输入输出及其连接关系。
3.2 系统仿真
即系统行为级仿真, 对设计系统的行为特征进行仿真测试, 其结果可作为对系统设计规范和整个设计过程改进的依据。
3.3 行为级/寄存器传输级 (RTL) 设计
目前通常采用Verilog、VHDL等硬件描述语言, 有时也可以采用符号原理图和布尔方程等表示系统 (或模块) 功能的逻辑结构。
3.4 功能仿真
也称为前仿真 (Pre-layout Simulation) 。根据HDL语义用HDL仿真器进行, 与具体电路无关的行为仿真, 验证电路逻辑功能是否正确。
3.5 FPGA验证
此部分为IC设计流程中至关重要的一个环节。通过专门公司提供的FPGA软件应用环境, 将RTL级设计下载到FPGA中, 进行逻辑功能验证。如本课题中, 采用Altera公司的Cyclone II系列的FPGA芯片, 通过Quartus II软件, 将RTL代码下载到FPGA中, 进行逻辑功能验证。此环节为IC设计的正确性提供了基本保障。
3.6 逻辑综合、优化
在集成电路设计中, 综合是两种不同表达式的转换与优化, 即logic synthesis = translation + optimization。逻辑综合是将电路的状态图、HDL语言等逻辑描述转换为低级的、可与FPGA/CPLD或者ASIC的门级基本单元结构相映射及其连线的网表 (netlist) 文件。优化是根据布尔方程等效原则, 将综合生成的网表用于更小、更快的综合结果代替一些复杂单元, 并与制定的库映射生成新的网表文件 (多为EDIF格式) , 达到点少电路规模的目的。
3.7 门级仿真
对综合布局后的门级网表进行仿真, 可以对门级电路进行反标 (back-annotate) , 加入时序信息后再进行仿真。
3.8 静态时序分析
可以不进行动态仿真就决定电路是否满足时间的约束。
3.9 自动布局布线
布局指将设计好的功能模块合理地安排在芯片上, 规划好它们的位置。布线则指完成各模块之间互连的连线。注意, 各模块之间的连线通常比较长, 因此, 产生的延迟会严重影响SOC的性能, 尤其在0.25 微米制造工艺以上, 这种现象更为显著。
3.10 物理验证
主要包括设计规则检查 (DRC) , 天线效应检查 (ANT) , 版图一致性验证 (LVS) 和电气规则检查 (ERC) 四部分。
3.11 后仿真
对经过布局布线后的网表和反标文件进行仿真, 以验证此时网表功能和时序是否正确。一般情况下, 后仿真和前仿真激励相同。在后仿真时, 考虑了工艺、延迟等特性, 可获得更为精确的电阻电容等参数。
3.12 制版流片
代工单位根据设计单位提供的GDS-II格式的版图数据, 制作掩膜, 工艺工程师完成对芯片的流水式加工, 将版图数据定义的图形最终有序地固化到芯片上, 完成流片。
3.13 封装测试
将流片后生产的裸片送至封装厂, 进行封装。
4 小结
本文主要介绍了税控加油机控制系统集成电路芯片的架构以及该芯片的设计流程。本文同时详细分析了该集成电路芯片的各个组成部分以及该芯片的主要功能, 并给出了设计该芯片的主要流程。依据该流程, 同时利用Synopsys公司的全流程软件最终可得到版图的GDS-II数据, 经过代工厂和封装厂的加工后可得到实际的芯片, 实现预期的功能。目前, 该税控加油机集成电路芯片以流片成功, 并以成功应用于税控加油机, 效果良好, 性能稳定, 抗干扰性强。同时该税控加油机控制系统集成电路芯片是具有自主知识产权的专用集成电路芯片, 在税控加油机市场上填补了国内空白, 在促进山东省集成电路产业发展方面具有重要意义。
参考文献
[1]夏宇闻.Verilog数字系统设计教程[M].北京航空航天出版社, 2006.07。
[2]虞希清.专用集成电路设计实用教程[M].浙江大学出版社, 2007.01。
[3]Synopsys Workshop Student Guide, 2007.03.
[4]池雅庆.ASIC芯片设计从实践到提高[M].中国电力出版社, 2007, 06。
[5]Himanshu Bhatnagar著, 张文俊译.高级ASIC芯片综合[M].清华大学出版社, 2007.06。
集成电路芯片测试系统 篇4
摘要：针对集成芯片制造中对定位、校准的高精度、实时性要求，提出了用机器视觉技术解决芯片基板定位的方法，通过对几种模板匹配算法的研究，采用基于OpenCV的图像分析技术实现了对集成芯片基板的准确定位，解决了传统机械定位精度低、速度慢的问题。
关键词：机器视觉；开放源代码计算机视觉类库；集成芯片基板；模板匹配
中图分类号：TP39文献标识码：A
The Positioning Technology of Intergrated Chip Strip Based on OpenCV
LIU Hun-hai, HU Peng-hao,XIE Hu
(School of Instrument Science and Opto-electronics Engineering ,
HeFei University of Technology ,Hefei 230009 ,China)
Abstract: Because of the high requirement of position and speed in the process of integrated chips, A position method of integrated chip strip based on machine vision was proposed in this paper. By researching several template match algorithms, the accurate positioning of intergrated chip strip is implemented by using image processing technology based on OpenCV, and low precision and slow speed problem of traditional method is solved.
Keywords:machine vision; OpenCV; integrated chip strip; template match
引言
随着现代半导体器件向微型化、集成化和高可靠性方向的发展，芯片生产和制造设备也朝着高速、高精度、智能化的全自动化的方向发展。机器视觉在芯片生产过程中扮演着越来越重要的角色，其中最为广泛的应用是定位。
上海技美电子科技有限公司是一家生产集成芯片基板（如图1）贴膜机的厂家，贴膜工序主要是将芯片贴在一层特殊的膜上，为下一步打断芯片引线做好准备，而为了提高切割效率，通常将三块基板一起，但这样存在相对位置的偏差。针对传统的光电式传感器定位精度低、速度慢的缺点，开发了基于OpenCV的视觉定位系统，系统结构如图2所示。当机械手臂将基板搬运到薄膜上之前，通过该系统，对基板进行定位，然后将结果反馈到控制单元进行调整。
系统使用的CCD相机是型号为XC-ES50CE的SONY相机，有效像素为752×582，图像采集卡使用图1集成芯片基板
的是比利时Euresys公司的产品，型号为Picolo Pro2。在整个系统中，最为关键的问题就是模板匹配。
1 基于灰度的模板匹配方法
本文主要比较了几种基于灰度的图像匹配算法：SSDA算法，金字塔算法，NCC算法等。
模板匹配的基本原理是通过相关函数的计算来找到它和被搜索图的坐标位置[1-2]。如图3所示，设模板T(n×m像素点)叠放在搜索图S上移动，模板覆盖下的那块搜索图为子图 Sij，i,j为这块子图的左上角像点在S图中的坐标。比较T和Sij的内容，若两者一致，则T和S之差为零。测度方法:
1.1 SSDA算法
序贯相似性检测算法（即SSDA算法）是对传统模板匹配算法的改进。SSDA算法计算子图像和模板图像之间的差值，求和时不需要计算所有像素，而是随机抽取某几点像素，只要其和超过设定的阈值，则说明当前位置不匹配，进行下个位置的计算。
但是该算法本身没有抗干扰性，如果在外界有噪声的情况下，算法的精确度不高[3]。
1.2 金字塔算法
金字塔算法也叫分层算法，是直接基于人眼的视觉特点，先粗后细地观看事物，步骤如下：
（1) 预处理。首先对模板和搜索图进行分层预处理。通过每2×2=4个像素平均为一个像素构成二级图像，然后将此图像再用同样的方法处理后得到一个分辨率更低的图像。如此反复，我们可以得到K个处理后的图像。
（2) 先粗后细的匹配。先从低分辨率的图像Sk和TK开始进行匹配运算，找到粗匹配位置(xK,yK)，然后在较高分辨率的图像Sk-1和Tk-1上的粗匹配位置进行搜索，如此下去，一直到最高分辨率的SO和TO上找到匹配位置为止。
1.3 NCC算法
NCC算法就是归一化互相关匹配算法，是一个经典的匹配算法，它是通过计算模板图像和待匹配图像的互相关值来决定匹配的程度，方法如下：
这种算法简单，适用于尺寸较小的图像匹配，且具有很强的抗白噪声能力，在灰度变化及几何畸变不大的情况下精度很高[3]。
2 基于OpenCV的模板匹配程序的 实现
2.1 程序流程及其实现
程序的流程如图4所示，实验采用的算法是NCC算法，函数完成比较后，通过使用cvMinMaxLoc找全局最大值，然后将匹配结果在原图的对应位置标记出来（如图5所示）。
程序实现主要利用OpenCV函数库中的cvMatchTemplate函数[4]，通过滑动过整个待匹配图像，用指定的NCC算法比较模板图像与待匹配图像尺寸为 w×h 的重叠区域，并且将比较结果保存起来。
2.2 OpenCV简介
开放源代码的计算机视觉类库OpenCV(Intel Open Source Computer Vision Library)由英特尔公司位于俄罗斯的研究实验室所基于IPL(Intel Image Processing Library)开发，并与之兼容。具有良好的独立性、跨平台性、功能强大、处理速度快等特点[5]。
3 实验数据
采用的是一张640×484的原图，以及一张64×74的模板图，实验用电脑CPU为IntelCeleron
C PU420 1.6GHz ，内存为1G。经过实验得出，匹配的平均时间为100.128ms，且能找到准确位置，能够满足厂家提出的2,000个/小时的技术要求。
4 结 论
综上所述，利用OpenCV开发的模板匹配程序，拥有匹配准确、执行效率较高等特点，对于个别处理器还进行了优化，适用于对实时性要求不太高的场合，能够满足该企业芯片基板的定位要求，目前该系统已在企业运行。
参考文献
[1] 张广军,机器视觉[M],科技出版社,2005: 7-03-014717-0.
[2] Kenneth R.Castleman,Digital Image Processing,Prentice Hall,1995:0132114674.
[3] 刘锦峰,图像模板匹配快速算法研究[D].湖南长沙:中南大学,2007.
[4] IntelOpen Source Computer Vision Library Reference Manuals[EB／0L].2001.12.
[5] Intel Open Source Computer Vision Library HTML Reference.2003.2.
[6] 黎松,平西建,丁益洪.开放源代码的计算机视觉类库OpenCV的应用[J],计算机应用与软件. 2005,22(8):134-136.
[7] 吕学刚,于明,刘翠响.数字图像处理与计算机视觉编程的有力工具-IPL和OpenCV[J].现代计算机,2002,147:69-71.
作者简介：刘混海(1983- )，男，山西人，硕士研究生，研究方向为光电工程与机器视觉,E-mail: liuhunhai@gmail.com。
集成电路芯片测试系统 篇5
FALC ON产品系列包括适应于多种ONU/ONT应用的SoC器件。
Lantiq新型GPON芯片组系列的所有三名成员都带有内置突发模式激光驱动器和APD/PIN-接收器-控制电路,从而确保可直接连接到低成本的BiDi光学子板。
FALC ON灵活的软件架构,可实现在任何客户环境中的顺利集成。该产品系列的三款产品都采用304引脚PG-LFBGA封装。
集成电路芯片测试系统 篇6
在现代雷达系统中,带有DSP(数字信号处理器)芯片的数字电路板应用很广。DSP芯片基本支持IEEE 1149.1标准,并且在电路板中形成了边界扫描链,支持边界扫描测试。
在DSP电路板中有这样一类集成电路,它们属于非边界扫描器件,位于电路板边缘连接器和由DSP芯片形成的边界扫描链之间。这部分器件的功能测试难以进行。首先,这些带DSP的电路板有独立的时序,所以不能单独采用传统的通过外部接口输入测试矢量的方法进行测试[1];其次,边界扫描测试只能对与DSP芯片相连的引脚进行互连测试,可检测短路故障,但是难以进行功能测试。
本文采用边界扫描测试技术与传统的测试方法相结合,为这类器件的功能测试提供了一种新的选择。
1 测试方法
在IEEE 1149.1标准中,规定了4条强制性指令[2,3]:旁路指令(BYPASS)、采样指令(SAMPLE)、预装指令(PRELOAD)、互连测试指令(EXTEST)。根据采样指令和互连测试指令的工作原理,利用边界扫描单元能够捕获和驱动引脚信号。利用边界扫描器件的这一特点,可以实现用DSP芯片对图1所示的电路板中非边界扫描器件进行信号采集和激励向量发送,从而利用边界扫描测试技术与传统的测试方法相结合实现对这类器件进行测试。
这种测试方法可分两种情况:
a) 如图2中实线所示,非边界扫描器件的输入端与边缘连接器相连,输出端与DSP芯片相连。使用故障诊断软件,通过数字I/O模块产生稳定的激励向量,激励向量通过边缘连接器送入非边界扫描器件,所产生的响应向量由与其相连的边界扫描器件(DSP芯片)获取,并通过边界扫描通道把获取的响应向量串行输出并显示。根据被测器件的工作特性可以分析出理论上的预期响应向量,将所获取的响应向量与预期响应向量进行比较,如果比较结果不一致,说明器件可能存在功能性故障。
b) 如图2中虚线所示,非边界扫描器件的输入端与DSP芯片相连,输出端与边缘连接器相连。使用边界扫描测试软件,将测试激励向量串行移入相关引脚(与非边界扫描器件相连的引脚)的边界扫描单元中,并驱动到引脚,把测试激励送入被测器件,所产生的响
应向量通过边缘连接器由数字I/O模块获取,由故障诊断软件读取观察分析。根据被测器件的工作特性可以分析出理论上的预期响应向量,将所获取的响应向量与预期响应向量进行比较,如果比较结果不一致,说明器件可能存在功能性故障。
2 测试系统的组成
测试系统的硬件组成如图3所示。VXI系统采用VXI-1394外部控制方式;零槽模块负责把IEEE 1394 串行通信协议转换为VXI协议;数字I/O模块型号是DIOM-64,每个模块有64路I/O通道,3个数字I/O模块共提供192个测试通道,主要用于向被测电路板提供激励信号和采集电路板的输出信号[4];适配器用于测试设备与被测板之间的信号匹配以及向被测板提供电源;JTAG接口控制器实现计算机算法产生的信号与标准JTAG信号之间的传输和转换。
软件组成包括边界扫描测试软件ScanWorks系统、故障诊断软件TestVee、响应向量采集程序和测试激励输出程序。ScanWorks用于建立和执行边界扫描测试,主要功能包括扫描链路测试、互连测试、存储器测试等;TestVee用于控制数字I/O模块的工作状态;响应向量采集程序和测试激励输出程序根据被测电路实际情况开发。
3 测试验证
3.1 电路板电路分析
被测板的边界扫描链由6片ADSP-21060组成,JTAG接口满足边界扫描测试条件,但引脚信号定义与ScanWorks系统的JTAG接口适配器定义不同,必须在测试前进行重新配置连接。被测器件SN54LS245(D33)在被测板中的连接情况如图4所示。D33的控制引脚19(OE)被其他非边界扫描器件控制,在这里做接地处理;控制引脚1(DIR)连接在D36A(54LS244)的14脚上,D36A控制引脚连接在边缘连接器上,所以能够利用数字I/O模块通过控制其工作状态,来实现对D33的工作状态的控制。
3.2 响应向量采集程序和测试激励输出程序的开发
采用ScanWorks系统提供的Macro语言编程。Macro语言由一个编译器和一个解析器组成,编译器获取源代码和生成可执行程序并输出,解析器获取可执行程序并执行。以DSP芯片的BSDL(边界扫描描述语言)文件为基础,响应向量采集程序对引脚上输入(INPUT)型扫描单元编程,利用SAMPLE指令实现数据采集;测试激励输出程序对引脚上输出(OUTPUT)型扫描单元编程,利用EXTEST指令实现激励输出。SN54LS245的数据通信方向可控,可同时进行两种连接情况的测试,所以对DAT0-DAT7分别进行响应向量采集编程和测试激励发送编程。需注意,6片DSP共用数据总线,必须对6片DSP的DAT0-DAT7引脚采取同样操作,以免总线信号发生冲突。
3.3 测试验证
1) 边界扫描链路测试
链路测试正常是进行其他边界扫描测试的基础,所以必须进行边界扫描的链路测试。正确连接被测板JTAG口,用ScanWorks导入相关BSDL文件,建立边界扫描链,并执行链路测试操作。测试通过,链路工作正常。
2) 功能测试
根据D33的工作状态可以确定,只要全“0”和全“1”两组激励信号就足够检测器件A与B通信功能。
a)验证第1种情况:即SN54LS245的工作状态应为B到A,则控制引脚DIR应为低,所以D36A的BS信号和H_DIR信号应为低。
由TestVee导入连接器与被测器件互连关系的网表,并为信号BS、H_DIR、HSDAT0-7分配相应的I/O通道,然后编辑各通道信号,信号BS和H_DIR送入“0”,HSDAT0-7送入激励信号,通过数字I/O模块产生测试激励向量,周期地送入被测器件B端。由ScanWorks建立Macro测试,加载响应向量采集程序并编译执行,采集 DAT0-7端响应信号。D33器件封装形式是DIP(双列直插封装),引脚信号能够使用示波器的探笔进行测量(表1中M1和表2中M2为示波器测量值)。实验情况见表1。
结果分析如下:当HSDAT0-7送入全“1”时响应信号与预期响应不一致,说明D33的B到A功能可能存在故障;采集响应与输出测量值一致,表明采集程序没有问题。这表明本文采用的方法可以检测D33的B到A的功能故障。
b)验证第2种情况:即SN54LS245的工作状态应为A到B,所以控制引脚DIR为高,则D36A的BS信号为低和H_DIR信号应为高。
由ScanWorks建立Macro测试,加载测试激励输出程序并编译执行,D33所产生的响应向量由数字I/O模块捕获,由TestVee读出I/O通道中的响应信号。实验情况见表2。
结果分析如下:当DAT0-7送入全“1”时响应信号与预期响应不一致,说明D33的A到B功能可能存在故障;采集响应与输入测量值不一致,可以确认的D33的A、B两端数据不一致,A到B功能存在故障问题。虽然激励向量与输入测量值不一致,但不能确认测试程序是否完成实际功能。对测试激励输出程序进行补偿验证,以被测板中与D33相邻、型号相同、连接状况相同、只有网络名不同的D34为测试对象进行A到B的功能测试,验证结果表明D34的A到B功能正常,说明测试激励输出程序没有问题。这表明本文采用的方法可以检测D33的A到B的功能故障。
4 结束语
经过测试验证表明,应用边界扫描技术的功能测试方法,能够解决带DSP芯片数字电路板中部分非边界扫描器件的功能测试难题。这种方法可以有效地进行故障检测,将故障隔离到芯片。由于是利用DSP芯片的边界扫描功能,所以这种方法可以扩展到形成边界扫描链的数字电路板,应用边界扫描技术进行功能测试还有很大的发展空间。
参考文献
[1]杜舒明.数字电路板故障诊断的一种实用方法[J].现代雷达,1996,18(6):12-20.
[2]IEEE Std1149.1—2001(Revision of IEEE Std1149.1—1990).IEEE standard test access port and boundary——scan architecture[S].2001.
[3]PARKER K P.The boundary-scan handbook[M].Third Edi-tion.Boston,MA,USA:Kluwer Academic Publishers,2003.
集成电路芯片测试系统 篇7
系统芯片(system-on-chip)设计在国内外得到了越来越多的重视。所谓系统芯片,即将尽可能多的集成电路知识产权(IP)模块集成到一片单硅片上。目前,系统芯片有向两个方面发展的趋势,一方面,继续遵循Moore's Law,即利用最新的集成电路加工工艺,在单位面积内集成更多的晶体管,不断地提高芯片的运算处理能力,其代表是INTEL公司研制的集成了千万门级以上晶体管的通用处理器芯片,这不是本研究的重点;另一方面,是利用比较成熟的加工工艺,将模拟采集与处理电路、数模及模数转换电路、微控制器及微处理器、编码/解码器、基带处理器、电源/电池管理电路、基准源等集成在一个硅片上,实现一个“片上系统”,并通过系统级封装技术将该片上系统和传感器、执行器及其它分立元件集成在一起,进而形成一个自治的微系统(autonomous microsystem),这被称作More Than Moore。
与前者相比,More Than Moore虽然不要求超强的运算处理能力,但强调多种功能在系统芯片上的复合和集成。由这样的片上系统构成的传感器结点,体积小、功耗低,可以在各种环境下长时间、不间断的工作,实现信息的采集/处理/传输的一体化。针对普适医疗(pervasive healthcare)的系统芯片设计是报告人做为中科院“百人计划”入选者的重点研究方向。
所谓普适医疗,即通过便携式、可穿戴或可吞咽式的医疗健康电子设备,在尽量不影响人的正常生活节奏和活动规律的情况下,对其重要的生理信息,如心率、血压、体温等,进行远程监控;并利用嵌入智能算法提供实时生物反馈,从而起到预防和保健的目的。我国在21世纪面临着如何有效改善人民健康水平的重大挑战。国务院新近颁布的《国家中长期科学技术发展规划纲要(2006~2020)》指出,重大疾病防治要战略前移,重点研究开发自主知识产权的心脑血管病和肿瘤等重大疾病的早期预警和诊断、疾病危险因素早期干预等医疗健康技术。普适医疗与我国正在推广的“全民健康科技行动”密切相关,是国家重点发展领域之一。
低功耗集成电路设计及系统级集成是实现普适医疗的关键技术。低功耗设计非常重要,因为普适医疗电子设备基本由电池供电,且要求有较长的连续工作时间。低功耗设计优化可以在不同的设计层次上实现,如,系统级、算法级、逻辑结构级、电路级、版图及工艺级。其中,在系统级、算法级和电路级上的优化设计需要建立在对生物医学信号深入理解的基础上。系统芯片设计在降低系统功耗的同时,可以减少设备的几何尺寸,从而增加其“普适型”,将其对日常起居和活动等的干扰减至最低。而这恰恰是目前限制这类设备普及的一个重要方面。对于可吞咽电子胶囊而言,系统芯片设计意味着更小的体积和更长的工作时间。推而广之,低功耗医学集成电路系统芯片在微型化、集成化、网络化、数字化、智能化(取开头的英文字母,即MINDS)的普适医疗电子设备中有着极大的应用前景。
我国是一个发展中国家,医疗卫生资源是有限的。如果拥有了自主知识产权的低功耗医学集成电路系统芯片的关键技术,就可以以点带面,带动一批国内相关的医疗器械和保健器具制造企业,开发出一系列低成本的医疗保健电子设备,从而满足我国广大人民群众日益提高的卫生保健需求。其结果是缓解了看病难、看病贵的现状,并缩短了我国医疗保健设备行业与国际领先水平的差距,具有一定的战略意义。有鉴于此,报告人瞄准国际前沿,在现代微电子技术、信息技术与生物医学工程学多学科交叉的基础上,开发自主知识产权的医学系统芯片(医芯)及完善相应的IP库。
近年来,国家通过科技部863超大规模集成电路重大专项等各种途径,大力扶持我国自主知识产权的通用和专用微处理器的研制和开发,成效显著。目前我国拥有龙芯、方舟、C*CORE、众志等一系列自主知识产权的CPU内核,同时也涌现出了中星微电子和炬力集成等一批进军国际市场的IC设计企业。但是,这些国产芯片的主要应用场合为多媒体和个人计算机,并不针对生物医学应用。国内对生物医学系统芯片的研制开发起步较晚,尚未有商业化的产品出现。在学术研究领域,目前主要有清华大学的王志华教授和东南大学的王志功教授等在从事相关领域的研究工作。
国际上,以PHILIPS和TI等公司为代表的大公司早已瞄准生物医学应用领域,开发出了一系列适用于医学信号采集和处理的系统芯片,如Cool Flux DSP芯片和OMAP极低功耗处理器芯片等。一些相对规模较小的公司则将产品设计集中在特定的生物医学应用,例如,ZARLINK公司推出了针对植入式医疗电子设备的无线收发器芯片,Aurelia Microelettronica推出了针对多导联ECG信号采集和处理的集成电路芯片,Toumaz正在研制适用于躯感网的极低功耗系统芯片,等。与国际工业界对生物医学系统芯片产品开发相对应,国际学术界对生物医学系统芯片的研究经常见诸报道,近三年来在IEEE各会刊上发表的关于生物医学集成电路设计的文章50余篇,涵盖了模拟,数字和射频等方面。
医芯应用方面,国际上正在进行的主要项目有美国佐治亚理工学院的智慧衫(Smart Shirt)项目;美国Vivo Metrics公司开发的生命衫;美国麻省理工学院的MIThril项目;欧盟IST FP5项目-ZMON;欧盟IST FP5项目-WEALTHY;欧盟IST FP6项目-My Heart;欧盟IST FP6-NMP-2项目-BIOTEX;法国的VTAMN项目;德国Fraunhofer IZM开发的具有传感功能的T恤衫,等。这些项目的一个共同点是注重产学研结合,以应用为导向,其中的有些研究成果已经成功的转化为产品。在中国,由香港中文大学的张元亭教授负责的“卫士”(WISSH)和保健衫(h-Shirt)项目,以及空军医学工程研究所的俞梦孙院士及其团队的研究成果代表了国内的领先水平。
市场需求方面,先以监护类医疗电子产品为例,国际上的发展趋势是利用系统芯片设计这一核心技术,实现产品的微型化、智能化、无线通信、可穿戴式和低功耗。然而,我国医疗器械企业由于技术条件限制,仍以台式监护仪为主打产品,产品中使用的核心集成电路芯片绝大部分为国外产品,企业缺乏自主知识产权,制约了其产品的更新换代和市场竞争力,在产品创新上与国际领先水平的差距正在拉大。另一方面,国内的集成电路设计企业更多的将资源投入到通用处理器、通信/移动多媒体及消费类电子产品中的专用处理器的开发,对适用于监护类医疗电子产品的专用集成电路芯片的开发投入极少。这就造成了产业链上游的IC设计企业和产业链下游的医疗电子整机企业的脱节。因此,开发自主知识产权的低功耗医学系统芯片和IP库,可以缩短我国医疗电子产品与国际水平的差距,祢补产业链脱节,提高我国医疗器械企业的国际竞争力。
同时,快速成长的家用医疗健康电子市场已经是半导体供货商最看好的商机。根据市场研究机构Databeans预测,到2011年,全球医疗器材市场将突破2000亿美元,在医疗电子方面将达900亿美元左右市场规模。家用医疗电子的市场规模将从2007年的146亿美元增长至2011年的200亿美元左右,与微电子相关的产值将增长至40亿美元左右。这类设备的代表是血糖仪和血压计,每年销量在3000万台左右,占据家用医疗电子60%以上市场份额。其整机平均售价在500元左右,成本约在200元左右,集成电路芯片组的价格占成本的50%左右。换言之,仅在血糖仪和血压计市场中,医芯潜在市场份额就有30亿元(成本价格),再加上在数字温度计/听诊器,心率/健身检测系统,便携式心电/脑电仪,脉搏血氧测定仪等其它普适医疗产品的应用,即可达到100亿元左右的市场规模,可谓前景看好。
2 技术方案——工作原理、性能指标、优缺点分析
医芯开发的总体技术方案是:在深入理解生物医学信号采集和处理的基础上,利用一系列先进的集成电路设计方法学,采用“医学应用驱动微电子设计”的设计思路,突破低功耗医学芯片设计的若干关键技术,研制出满足普适医疗需求的系统芯片组,初步建立医学集成电路核心IP库,实现在不少于二种典型的普适医疗电子仪器中的应用,并验证其带来的突破性的技术优势和市场价值。
工作原理方面,普适医疗电子产品对体积、功能、功耗和成本要求严格。系统芯片必须集成信号采集/数据处理/信道编码等功能,需要开发的IP包括生理信号采集、混模信号处理、基带处理等。同时需要提出适合于低功耗生物医学系统芯片设计的体系结构。芯片要完成对不同生理参数的实时采集和智能处理,要在对生物医学信号采集和处理深入理解的基础上,在系统级和算法级上创新。另外,要采用规范化的IP设计方法开发系统芯片。考虑到未来几年内的IP复用,流片工艺选择0.18µm,部分IP完成0.13µm和90nm工艺物理验证。
技术挑战来自微电子工程和生物医学工程两方面。总而言之,普适医疗设备由于其独特性,对芯片的要求要高于常规产品,主要集中在以下几点:低功耗。由于人体的生理周期长,有时需要几小时到几十小时的连续监测,因此需要超低功耗,工作模式必须优化,如带宽和电源管理的选择。低成本。采取的措施是尽量进行系统级集成,批量生产,设计上采用可配置的系统芯片方案。智能化。集成传感器、微处理器和能实时处理,context-aware的智能算法。小型化。采用系统芯片及高密度集成方案,需要针对多种干扰,如,物理参量、数字/模拟、发射/接收等实现最优化设计。无线通信。实现在体信号的实时双向无线传输。
在技术指标方面,芯片将集成模拟前端处理(Analog Front-end)的功能。开发适用于多种生理信号采集的增益可调的高精度低失调IP,其单通道-3d B带宽在50KHz,共模抑制比在100d B以上,输入失调电压在0.1m V以下,功耗在100u W以下。片上集成低功耗10-bit的SARtype多通道模数转换和相应的数模转换功能。
芯片将集成生物医学信号实时处理的功能。需要开发低功耗医学信号处理协处理器。算法协处理器至少应该集成:可变增益和中心频率的滤波功能;时域、频域联合分析的低功耗数字设计与实现;生理信号的形态学分析(如对心电信号波形的聚类分析)。协处理器功耗小于1m W/MHz,与嵌入实现的方案相比,采用协处理器方案的工作效率(完成指定运算的单位功耗)提升一个数量级(10X)以上。
芯片集成人体近端工作的基于人体通道(Biochannel)的无线射频收发器及相应的基带处理器,收发器整体功耗在5m W以下;通信速率在1Mbps;通信距离:在体内0.5m,体表2m以内;发射功率小于10u W。在基带方面需要考虑芯片间的时间校准和同步。
芯片集成通用微处理器ARM7TDMI和静态存储器(通过ARM及Foundry授权)功能模块。开发适合于系统芯片的,兼容AMBA总线的低功耗总线以及通用系统外设。建立规范的生物医学系统芯片设计IP库,采用0.18µm CMOS工艺流片。
图1所示是一个典型的心电监护仪器的硬件组成框图。这类设备一般采用一个或多个微控制器,再配以一些外围电路如放大电路,滤波器,传感器,触发器,LCD显示驱动及射频电路组成。这种方案采取分离元件,无论是从价格上,功耗上,面积上,还是性能上都无法和定制的医芯专用芯片相比较。目前市面上尚没有类似的专用系统芯片。还有,由于人体各种生理信号的幅值和频率集中在一个相对集中的范围之内,只需采用GPA(可调节增益放大器),该专用芯片即可以满足绝大多数人体生理信号的采集处理,从而真正意义上实现了该芯片面向普适医疗领域的通用型。
3 研制工作进展——已完成的实验、演示、样机(提供图片)、应用示范、产业化等工作
在芯片设计方面,课题组已经完成两次基于中芯国际0.18µm CMOS工艺的MPW流片。部分IP已经通过硅验证,基本达到设计指标的要求。图2所示为芯片的系统框图(左图)和第二次MPW的芯片microphotograph(右图,分模拟、数字两个芯片)。
同时,课题组采用‘医学应用驱动微电子设计’的思路,在芯片开发的同时,自行设计并完成了人体传感器网络开发套件(见图3)。
集成芯片的可测性设计技术 篇8
随着集成芯片功能的增强和集成规模的不断扩大,芯片的测试变得越来越困难,测试费用往往比设计费用还要高,测试成本已成为产品开发成本的重要组成部分,测试时间的长短也直接影响到产品上市时间进而影响经济效益。为了使测试成本保持在合理的限度内,最有效的方法是在芯片设计时采用可测性设计(DFT)技术。可测性设计是对电路的结构进行调整,提高电路的可测性即可控制性和可观察性。集成芯片测试之所以困难,有两个重要原因:(1)芯片集成度高,芯片外引脚与内部晶体管比数低,使芯片的可控性和可观察性降低;(2)芯片内部状态复杂,对状态的设置也非常困难。
解决芯片测试的最根本途径是改变设计方法:在集成电路设计的初级阶段就将可测性作为设计目标之一,而不是单纯考虑电路功能、性能和芯片面积。实际上可测性设计就是通过增加对电路中的信号的可控性和可观性以便及时、经济的产生一个成功的测试程序,完成对芯片的测试工作。
可测性设计的质量可以用5个标准进行衡量:故障覆盖率、面积消耗、性能影响、测试时间、测试费用。如何进行可行的可测性设计,使故障覆盖率高,面积占用少,尽量少的性能影响,测试费用低,测试时间短,已成为解决集成电路测试问题的关键。
1 扫描设计
1.1 简介
扫描设计是一种应用最为广泛的可测性设计技术,测试时能够获得很高的故障覆盖率。设计时将电路中的时序元件转化成为可控制和可观测的单元,这些时序元件连接成一个或多个移位寄存器(又称扫描链)。这些扫描链可以通过控制扫描输入来置成特定状态,并且扫描链的内容可以由输出端移出。
假设电路中的时序元件是由图1 (a)所示的D触发器组成,寄存器变化法就是将此D触发器转化成图1 (b)所示的具有扫描功能的触发器。从图中可以看出扫描触发器主要是在原触发器的D输入端增加了一个多路选择器,通过扫描控制信号(Scan-enable)来选择触发器的输入数据是正常工作时的输入信号(D)还是测试扫描数据(Scan-in)。
扫描设计就是利用经过变化的扫描触发器连接成一个或多个移位寄存器,即扫描链。图2为扫描设计的基本结构。这样的设计将电路主要分成两部分:扫描链与组合部分(全扫描设计)或部分时序电路(部分扫描设计),很明显的降低了测试向量生成的复杂度。
1.2 扫描测试过程
在移位寄存器状态下,第一个触发器可以直接由初级输入端置为特定值,最后一个触发器可以在初级输出直接观察到。因此,就可以通过移位寄存器的移位功能将电路置为任意需要的初始状态,并且移位寄存器的任一内部状态可以移出到初级输出端,进行观察,即达到了可控制和可观察的目的。此时,每一个触发器的输入都可以看作是一个初级输入,输出可以看作一个初级输出,电路的测试生成问题就转化成一个组合电路的测试生成问题。
电路的测试过程可以分成以下的步骤:
(1)将时序单元控制为移位寄存器状态,即scanen=1,并将0,1序列移入移位寄存器,然后移出,测试所有时序单元的故障;
(2)将移位寄存器置为特定的初始状态;
(3)将所有时序单元控制为正常工作状态,即scanen=0,并将激励码加载到初级输入端;
(4)观察输出端数据;
(5)向电路加时钟脉冲信号,将新的结果数据捕获到扫描单元中;
(6)将电路控制为移位寄存器状态,即scan-en=1,在将移位寄存器置为下一个测试码初态的同时,将其内容移出,转步骤(3)。
2 边界扫描技术
边界扫描技术是各集成电路制造商支持和遵守的一种可测性设计标准,它在测试时不需要其它的测试设备,不仅可以测试芯片或PCB板的逻辑功能,还可以测试IC之间或PCB板之间的连接是否存在故障。边界扫描的核心技术是扫描设计技术。
边界扫描的基本思想是在靠近待测器件的每一个输入/输出管脚处增加一个边缘扫描单元,并把这些单元连接成扫描链,运用扫描测试原理观察并控制待测器件边界的信号。在图3中,与输入节点X1,X2…、Xm和输出节点Y1,Y2…、Ym连接的SE即为边界扫描单元,它们构成一条扫描链(称为边界扫描寄存器一BSR),其输入为TDI (Test Data Input),输出TDO(Test Data Out)。在测试时由BSR串行地存储和读出测试数据。此外,还需要两个测试控制信号:测试方式选择(Test Mode Select-TMS)和测试时钟(Test Clock—TCK)来控制测试方式的选择。
边界扫描技术降低了对测试系统的要求,可实现多层次、全面的测试,但实现边界扫描技术需要超出7%的附加芯片面积,同时增加了连线数目,且工作速度有所下降。
3 内建自测试设计
传统的离线测试对于日趋复杂的系统和集成度日趋提高的设计越来越不适应:一方面离线测试需要一定的专用设备;另一方面测试向量产生的时间比较长。为了减少测试生成的代价和降低测试施加的成本,出现了内建自测试技术(BIST)。BIST技术通过将外部测试功能转移到芯片或安装芯片的封装上,使得人们不需要复杂、昂贵的测试设备;同时由于BIST与待测电路集成在一块芯片上,使测试可按电路的正常工作速度、在多个层次上进行,提高了测试质量和测试速度。
内建自测试电路设计是建立在伪随机数的产生、特征分析和扫描通路的基础上的。采用伪随机数发生器生成伪随机测试输入序列;应用特征分析器记录被测试电路输出序列(响应)的特征值:利用扫描通路设计,串行输出特征值。当测试所得的特征值与被测电路的正确特征值相同时,被测电路即为无故障,反之,则有故障。被测电路的正确特征值可预先通过完好电路的实测得到,也可以通过电路的功能模拟得到。
由于伪随机数发生器、特征分析器和扫描通路设计所涉及的硬件比较简单,适当的设计可以共享逻辑电路,使得为测试而附加的电路比较少,容易把测试电路嵌入芯片内部,从而实现内建自测试电路设计。
4 总结
本文主要介绍了可测性设计的重要性及目前所采用的一些设计方法,包括:扫描设计(scan Design)、边界扫描设计(Boundary Scan Design)和内建自测试设计(BIST)。这些设计方法各有其优缺点,在实际设计时常常根据测试对象的不同,选择不同的可测性设计方法,以利用其优点,弥补其不足。
摘要：主要介绍了三种可测性设计(DFT)技术，分别是：扫描设计(Scan Design)、边界扫描设计(Boundary Scan Design)和内建自测试设计(BIST)。对于这三种设计技术，分别介绍了其原理和设计过程。
关键词：集成芯片,可测性设计,扫描,内建自测试
参考文献
[1]Paula Goddard.Design for testability in highly integrated ASIC solutions.Testing-the Gordian Knot of VLSI Design,IEE Colloquium on,2003
[2]Hussain AL-Asaad,Brian T.Murray and John P. Hayes.Online BIST for Embedded Systems.IEEE Design & Test of Computers.2004
[3]汪小军．数字系统结构性可测性设计．国外电子测量技术，2006
集成电路芯片测试系统 篇9
Silicon Laboratories(芯科实验室有限公司)日前发布了业界首款涵盖短渡与长波频带的完全集成式AM／FM收音机芯片。这款高效能Si4734／35包含从天线输入到音频输出等所有接收机功能，使得体积和解决方案元器件数最多比现有产品减少超过九成。Si4734／35采用小巧的3×3mm封装，不仅简化现有的短波与长波收音机设计，还能为手机和MP3播放机等现有消费电子产品增加短波与长波接收能力，使更多消费者能收到短波与长波广播内容。
Si4734／35采用内置DSP的专利数字低中频架构，它能提供传统模拟架构产品无法做到的各种功能和更高效能。这些接收机芯片可下所有支持频带内提供完全自动化的数字调谐能力，包含1kHz步进频率和可选择式通道带宽滤波器以实现最佳音质。另外，Si4734／35系列不必使用需要工厂调整的元器件，这能进一步提高可靠性和降低制造成本。相形之下，现有接收机芯片最多需要三个阶段的人工调整。
索尼研发出支持Multi touch技术液晶屏
苹果iPhorle毋庸置疑是今年最热门的掌上产品，其最大卖点就是创新的触摸操作界面，能够支持多手指同时触摸的Multi touch技术就是它背后的功臣。而近同，索尼也宣布开发出了一款针对移动设备市场的、支持Multi touch技术的液晶屏幕。
该屏幕为3.5英寸、640×480分辨率、1677万色显示，采用低温多晶硅TFT技术制造，液晶屏幕模块内置了光学触摸传感器。和以往电阻式或电容式触摸屏相比，这种技术不会增加屏幕厚度，也不会影响显示质量。该光学触摸屏幕除了触控笔外，也支持多手指触摸，可实现iPhone一样的手势等复杂操作。不过，目前索尼并未公布该屏幕的最产时间、价格等信息。
LG“锁码刻”技术开启光存储数据安全新时代
在信息化时代的今天，在商业领域，公司机密资料的价值是难以估计的，一旦丢失可能会带来极大的经济损失，如何保护重要资料不被非法读取和盗用成r时下最受关注的焦点问题。而光存储领先厂商LG电子已经看到了这方耐的需求，并携手Ahead Nero率先攻破技术难关，共同研发能为光盘加密的LG锁码刻(sercurDisc)技术，利用软、硬作的同时支持对数据光盘进行加密，为数据安全保驾护航，它的出现开启了光存储数据加密的新时代。LG“锁码刻”技术还具备五大功能：密码加密功能、光盘创建鉴定功能、完整性检测器、数据保险和PDF文档保护(Copy Protection)。
LSI和Intel扩展SAS／SATA RAID合作
LSI公司和Intel公司日前宣布双方签署了一个多代SAS／SATA RAID合作协议，大大扩展了LSl RoC和MegaRAID解决方案在Intel全球渠道网络的可用性。之前，Intel已经在服务器和工作站产品中部署了LSI的3Gb／s和6Gb／s的解决方案。
采用LSI SASl07g和未来的6Gb／sRoC和MegaRAID解决方案，Intel将为最新四核IntelXeon处理器5400系列补充RAID适配器和集成板卡产品，大大提高产品性能并降低能耗。2008年第一季度，Intel计划在目前的SCSI，SATA和SAS RAID产品中增加4个SAS／SATA控制器和一块系统板卡。
此次合作补充了Intel当前使用基于LSl SAS1078的适配器产品的可选择性，包括高性能，高扩展Intel RAID控制器SRCSASJV；灵活的主流Intel RAID控制器SRCSASRB和高价值的IntelRAID控制器SRCSATAWB。所有Intel RAID控制器和SAS／SATA产品都可用于Intel服务器主板、底盘和系统，并提供Intel服务和支持。
高集成度芯片需求激增多核成趋势 篇10
数据业务增速超过语音业务, 在近一年来支撑起移动互联爆发式发展。为了满足终端用户对流畅的用户体验和随时随地接入网络的需求, 高处理性能、高移动性和低功耗的芯片技术被提到更重要的位置。
数据应用激发芯片创新
微博、即时通讯等今年最流行的移动互联应用, 激发了全球终端厂商都把主要精力投向了智能终端市场, 市场竞争的激烈促使高集成度的芯片因其独特的成本以及设计优势受到了越来越多终端企业的青睐。在这一趋势下, 主流芯片企业今年都陆续发布了一系列智能终端芯片方案, 将智能终端芯片带入多核、高计算能力阶段。
高通今年上半年即在行业中率先推出了革命性的芯片产品, 包括全球首款HSPA芯片、3G/LTE多模芯片、全球首款1GHz移动单核芯片Snapdragon等。其在Snapdragon产品线上还推出了全球首款1.4GHz移动单核芯片、全球首款1.5GHz移动异步双核芯片, 以及基于全新微架构的全新单核、双核、四核芯片组, 单核速度最高达2.5GHz。
TI (德州仪器) 今年重点发布了新一代OMAP5平台, OMAP5基于ARM Cortex A15架构打造, 并且具备了2GHz的主频性能。
在支持3D技术方面, 英伟达 (NVIDIA) 的Tegra2芯片走在了产业链前面。LG今年推出的可实现裸眼3D的Optimus Pad采用了英伟达Tegra 2双核处理器。除了应用于Pad, 被誉为“超级芯片”的Tegra 2还应用到了众多主流品牌的手机中。
Broadcom公司也在积极拓展智能手机和平板电脑领域, 推出了其双核处理器平台BCM28150。
应对平价智能手机的庞大需求, 联发科技在智能终端市场今年主打支持Android的手机整体解决方案MT6573, 针对中高端市场, 联发科技还推出了EDGE手机芯片方案MT6236, 突出了强大的CPU功能。
从芯片的市场竞争可以看出, 双核战争正在不断升温, 核心动力的升级带来终端产品的加速发展。下一步, 智能手机的性能有望超过一台真正的电脑。
TD芯片能力获肯定
在TD智能终端芯片技术发展上, 芯片正在从单模过渡到多模, TD多核单芯片解决方案正被广泛采用。而且在今年, TD芯片市场由于Marvell等国际品牌的加入、联芯科技与联发科技独立运作等竞争更为激烈。
TD技术论坛秘书长时光称, TD发展之初在Modem基带等环节具有不少优势, 但起步较晚, 加上芯片本身研发周期较长, 此前从集成度、工艺、功耗等方面都比其他3G制式稍逊一些, 但通过众多芯片厂家的努力, 在很多指标上TD芯片已达到了成熟3G产品的标准, 这也直接促使了TD智能终端在今年的飞跃式发展。
总结以往的TD芯片问题, 包括联芯科技在内的多家厂商推出新TD芯片将待机功耗下降到3.5mA以下, 联芯科技的LC1710据称可以使“TD固话机可以做到200元以下, TD功能机做到500元以下, 而且基于大量商用验证的TD协议栈保证了终端的稳定运行。”而联芯科技另一款单Modem方案LC1711也基于ARM9与ZSP内核, 较以前的四核心减少了两个内核, 使成本与功耗大幅下降。
下半年中国移动两款备受关注的TD智能手机中兴Blade U880和摩托MT620因其高性价比, 使得更多厂家对Marvell公司的PXA 920单芯片方案产生合作意愿。
据Marvell高层透露, 其新一代TD双载波TD-HSPA+芯片已经研发出炉, 采用了最新40纳米技术, 并和多厂商做了一些设备上的兼容性测试。明年出样片的TD-SCDMA双核和单核芯片的主频都将在1GHz以上。
LTE提出多样化应用支撑需求
随着单芯片的不断涌现、多模多频终端的需求加大、越来越多的芯片公司进入LTE市场, 终端产业链将更多的精力瞄向了为无线宽带杀手级“体验”做支撑的新方案和新技术。在LTE的刺激下, 下一代网络对芯片的集成能力、多样化应用支撑能力的需求也在不断提高。
包括高通在内的实力芯片厂商正在快马加鞭开发整合2G、3G、LTE (TDD/FDD) 标准的多模多频芯片。在LTE产品线上, 芯片的高集成度、多模、跨操作系统以及高处理能力和多媒体性能得到更多重视。
ST-Ericsson继去年推出了TD-LTE芯片组, 并和Sagem Wireless合作开发了多模LTE/HSPA+参考设计、设备和模块后, 今年也推出了支持LTE双制式FDD、TDD以及HSPA+、TD-SCDMA、EDGE的多模芯片平台。而近期其芯片产品应用于诺基亚推出搭载微软Windows Phone操作系统的新款智能手机, 又一举打破了Windows Phone手机一直使用高通芯片的局面。
在TD-LTE规模试验中, 芯片的成熟能力得到最多关注, 目前已有十多家芯片公司加入, 除了已经通过互操作测试、进入新一阶段试验的海思半导体与创毅视讯, 联芯科技、高通、展讯、ST-Ericsson、Marvel、Sequace、联发科技等表现积极。