数字电路与逻辑设计

数字电路与逻辑设计（共12篇）

数字电路与逻辑设计 篇1

1 课程的现状

《数字电路与逻辑设计》是电子、信息、计算机等专业的一门非常重要的学科基础课。学习本课程是为了给《微机系统与接口技术》、《单片机原理与应用》、《数字信号处理》、《自动控制》等后续课程打下基础。本课程具有很强的逻辑推理和实践性,能培养学生的思维能力和适应工作和科研的动手能力。它的任务是使学生掌握数字逻辑的基本理论,了解常用数字器件的结构、工作原理、逻辑功能和使用方法,掌握数字电路的分析、设计方法。当前科学技术的发展非常迅速,特别是电子技术、计算机技术的发展更是日新月异。因此,数字电路与逻辑设计课程也需要经历一场与时俱进的教学变革;同时多年来,我们通达学院一直依靠母体高校的课程体系,比较注重教学内容的理论性和系统性,注重理论知识的灌输。但是,独立学院的人才培养模式应该定位于“应用+技能+素质”型。这种培养模式是以能力为中心,以适应社会需求为目标,以培养技术应用能力为主线,以学生未来发展潜力为着眼点来设计人才培养的知识结构、能力结构和素质结构,努力为社会培养综合素质较高、适用面较宽、技术应用能力较强的高素质的应用型、技能型人才。所以,也必须进行课程的改革。

当前教学存在的问题表现在以下几个方面。

(1)对以电工基础及电子电路为基本的理论基础知识,由于其逻辑性极强、极具抽象性、并枯燥无味,学生都感到难学、学不懂、不会学,并且,普遍都掌握不好,从而对各种电子产品的结构特别是在电路结构、电路工作原理分析方面,更是觉得困难重重,所以大部分学生在学习的过程中,对理论知识都感到难以学懂。

(2)课堂秩序较差大班课堂由于人数较多,学生之间的相互干扰程度高,所以课堂秩序差,纪律涣散。很多学生把大班课堂当作是可以放松的“休闲课”,严重影响了教学质量。

(3)教学手段亟待改进。目前,《数字电路与逻辑设计》课程的教学方式基本上还是比较传统的。随着教育教学技术手段的发展,《数字电路与逻辑设计》课程也应当积极探索教学方法和手段的改革,利用计算机技术、多媒体技术等,实现课程的教学方式的现代化。

(4)《数字电路与逻辑设计》是电子、信息、计算机等专业的一门非常重要的专业基础课。近年来,随着微电子、计算机和信息处理技术的飞速发展以及新世纪对人才培养目标的重新定位,因此,数字电路与逻辑设计课程也收到了一定的影响。

(5)独立学院的学生群体与一般高校学生相比,由于家庭、学校教育环境的差异,以及个人发展方向的不同,呈现出自身的特点。根据近几年的调查,可以归纳为“政治热情高,学习热情低”、“学习目标高,学习自觉性低”、“活动参与意识高,组织观念低”、“自我中心意识高,自律意识低”、“家庭经济收入高,责任意识低”等特征。这“五高五低”的归纳虽然不完全准确、完整,但至少说明以下几点:(1)由于相对优越的家庭教育,他们有较为宽广的视野和知识素养,易于接受新思想、新事物:(2)由于学习自觉性较低,对知识的深入把握、对问题的深入思考以及刻苦钻研精神相对缺乏,使他们在激烈竞争的创新活动中犹豫徘徊;(3)强烈的自我表现欲和团队观念集体意识的缺乏,极大地限制了他们才能的发挥。

2 提高教学质量和效果的策略

(1)加强课堂管理,对学生进行适当的听课方法指导。

《数字电路与逻辑设计》是大班教学,大班教学的最大弊病就是课堂管理差,教师应和学生的辅导员加强联系,建立有效的课堂管理与监督机制。对于睡觉、看报、迟到等课堂不良现象教师要大胆管理,对于距离教师边、远、后的学生,教学过程中也要格外关注,以达到全班学生全面发展的目的。

为了最大限度地提高学生的听课效率,教师在采取科学地讲授方法的同时,还必须加强对学生听课方法的指导。听课方法的基本要求是善听、善思、善记。善听,即注意理解教师讲授的基本内容,善于把握教师的讲课方式,了解教师讲的教材上没有的新材料、新观点、新方法。善思,即善于通过自己的思考,将教师对教材的理解转化为自己对教材的理解,同时领会教师讲授中所使用的方法,从中吸取有价值的东西。善记,即善于做听课笔记。它是以善听、善思为基础的活动,所记的东西应是讲授的要点、教材上没有的材料和观点、自己认为精彩的地方以及存在的问题。引导学生学会这些听课方法,能够灵活应用这些方法,从而达到培养学生的创造能力、训练学生思维的深刻性和创造性的目的[1]。

(2)改革教学方法。

任课教师充分利用学校优良的教学条件,采用多种形式的课堂教学,活跃课堂气氛,激发学生的学习热情。

(1)以计算机技术为核心的教学技术手段的运用,将为课程改革注入强大的动力。我们应当充分利用计算机技术加强教学手段和教学方法的改革。我们可以在本课程教学中引入计算机工具软件,例如将EDA软件引进课堂,做到教、学、练、用四位一体的全面训练。数字逻辑电路研究的就是电路的分析与设计方法,在理论授课的同时,如果能借助E W B、M A X+P L U SⅡ等E D A软件来进行辅助教学,学生便可以通过观察仿真结果,轻松的理解比较抽象的理论知识,使抽象电路投影与平面电路图在学生的头脑中形成清晰的印象,从而使学生建立起良好的感性认识。同时教师也在潜移默化中使学生掌握了先进的电子电路分析与设计的方法,达到事半功倍的教学效果。

(2)利用多媒体技术辅助电子教学;

多媒体技术是运用计算机对文本、图形、图像、动画和声音多种媒体信息进行综合处理与控制,使之变成图、文、声三位一体的集成,并可直接输出的技术。对信息进行加工处理,显示与重放;模拟、仿真与动画技术的应用可以使一些在普通条件下无法实现或无法观察到的过程生动、形象的显示出来,可以大大增强学生对看不到、摸不着的抽象事物、过程的理解和感受。例如:可以利用F L A S H、A u t o C A D等计算机绘图软件在备课时制作出教学内容素材,利用Power Point软件制作出电子教案。课堂教学中,可以根据教学情况随时选用各种电子电路,并在电子电路中讲解,达到传统教学中所无法实现的效果。这样可以不但彻底的从传统板书绘图中解脱出来,节约了大量时间,而且可游刃有余的组织教学,增大课堂上信息交流量,同时让学生对复杂的内容有了感性的认识,激起了学生的兴趣。

(3)再比如在讲解A/D、D/A时,我们可以以日常生活中的电话等课题为例,精心组织课堂讨论,激发学生的学习热情,开拓学生的思维[2]。

(4)经过市场调查,我们发现,目前用人单位对人才能力的要求更大部分是专在某个方面,而非广而浅。所以通过开设选修课,在此基础上,让学生运用所学的知识开展设计竞赛,通过奖金和荣誉来激发学生学习的兴趣,培养了他们的动手能力,同时也了培养他们的独立思考和创新能力,这样就能缩短了理论知识和社会应用之间的差距,让学生走上社会能更快的适应自己的岗位。

(5)重视作业批改,注重信息反馈。

作业是反映学生各方面信息的一面镜子,也是师生情感交流的一个平台。批改作业是教师的一项常规工作,是课堂教学的延续。它能督促学生巩固知识、夯实基础、查漏补缺,也能帮助教师掌握学生情况,调整教学进度,选择教学方法。我们可以把数字逻辑电路课程的作业分为两类,一类是书面作业,要求所有的学生每次都要上交的,这样虽然教师会辛苦些,但是可以了解全班学生对所学知识的掌握情况;另一类作业是E D A设计题目,这类作业不需交给教师检查,学生自己就可以通过仿真结果验证作业的正确与否,EDA设计作业不但减轻了教师的负担,而且使学生将所学理论知识应用到了实践中,大大提高了自己的动手能力[1]。

(3)教学内容的改革。

(1)通过进行社会调研,了解市场需求、社会前沿技术,在经典内容的基础之上,把新技术和新内容不断地注入到课程中。如:大规模可编程逻辑器件(CPLD、FPGA)、硬件描述语言(VHDL、Verilog)、EDA工具(Multisim、Quartus II、ISE Fundation、isp LEVER)、现代数字设计方法等;目前,社会上这些类的人才需求量比较大。所以,我们在教学中可以增加可编程逻辑器件、数字系统设计、VHDL等新技术和新内容的讲解,比如我们在讲述可编程逻辑器件时,可以讲解可编程逻辑器件的新发展,比如FPGA等,让学生了解社会的发展趋势[3]。或者对这些知识点(包括:数字系统设计、PLD、硬件描述语言等)开设新的课程,让其成为通信专业、信息工程等专业的必选课,这部分32学时,而传统内容部分48学时,分两个学期开设,这同时解决了《数字电路与逻辑设计》内容多、学时少的尴尬局面,从而让学生更好的掌握知识和技能,满足社会的需求。

(2)克服理论性过重的倾向。独立学院倾向于培养应用型人才,应用型人才的培养应加强基础课程教学内容的应用性部分,同时侧重专业知识的加强和实践应用能力的培养。如果强调课程的理论性和知识的系统性,不仅没有实际意义,而且在实施过程中也很难做到。所以,从实际出发,改革课程内容,打破学科性、减少理论性势在必行。例如:1)数字逻辑理论部分,以建立必要的概念为一种尺度,目前有比较多的计算机软件可以对逻辑函数自动化简(比如:卡诺图软件),所以我们不必在逻辑函数运算和各种化简方法上花大量理论课时,让学生了解最基本的化简方法就可以了。2)逻辑门部分,也只需按建立基本概念来处理,不必详细讲解各种逻辑门内部电路的原理。3)数制和码制部分,这里面有些知识点在先修课程中已经介绍过,不必再次详细讲解。4)触发器部分,对于我们独立学院的学生来说重工程应用,所以我们只要了解触发器内部的结构及工作原理等。

(4)鼓励学生继续深造。

有的学生因为有一两门课是弱项,在高考中拖了后腿,或者其余的某种原因导致总分偏低而进了独立学院,所以对于这些学生我们要积极鼓励他们考研继续深造,提高他们学习的积极性;同时我们可以对他们进行适当的辅导。

3 结语

总之,《数字电路与逻辑设计》课程改革,对教师的教学能力提出了更高的要求,同时对学生也提出了要求。但只要教育工作者和学生共同努力,不断总结教学和学习过程中的经验教训,具体问题具体分析,大胆尝试适合我们独立学院和社会发展的教学方法,并将其有效地运用到教学当中去,必将取得良好的教学效果,更有利于素质教育的实施。

参考文献

[1]张弛.美国大学与学院的生师比和班级规模[J].教育发展研究,2002(1):66～69.

[2]朱幼莲.数字电路课程的教学改革与实践[J].江苏技术师范学院学报,2005(11):4.

[3]张顺兴.数字电路与系统设计[M].南京:东南大学出版社,2004.

数字电路与逻辑设计 篇2

教学内容：本节内容是针对上节组合逻辑电路分析的推广，主要介绍采用中、大规模集成电路组成数字系统的方法以及应用。包括使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。

教学重点：加法器和译码器的功能，设计应用的方法和技巧。教学难点：并行和串行集成电路的设计思想。

教学方法：课堂教学为主，辅以恰当的实验。紧密结合前面所学的基础内容，用丰富详尽的例题，让学生充分理解集成芯片设计方法，并通过课堂练习掌握学生学习情况。课后配套实验，让学生透彻理解课堂所学。

教学要求：了解集成电路的分类，重点掌握加法器和译码器的设计，以及其应用方法。

7.1常用中规模组合逻辑电路

教学内容：（1）熟悉常用中规模通用集成电路的逻辑符号、基本逻辑功能、外部特性和使用方法。（2）常用中规模通用集成电路作为基本部件，恰当地、灵活地、充分地利用它们完成各种逻辑电路的设计，有

效地实现各种逻辑功能。

教学重点：二进制并行加法器和译码器。

教学难点：二进制并行加法器和译码器功能、结构、外部特性及应用。

教学方法：课堂教学为主，通过提问和练习掌握中规模通用集成电路功能和应用。

采用中、大规模集成电路组成数字系统具有体积小、功耗低、可靠性高等优点，且易于设计、调试和维护。

使用最广泛的中规模组合逻辑集成电路有：

★ 二进制并行加法器

★ 译码器 ★ 编码器

★ 多路选择器 ★ 多路分配器等

7.1.1二进制并行加法器

一．定义

二进制并行加法器:是一种能并行产生两个二进制数算术和的组合逻辑部件.二．分类及典型产品 按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。

1.串行进位二进制并行加法器：由全加器级联构成，高位的进位依赖于低位的进位。典型芯片有四位二进制并行加法器T692。四位二进制并行加法器T692的结构框图如图7.1所示。

图7.1 T692的结构框图

串行进位二进制并行加法器的特点是：被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关，所以，最高位必须等到各低位全部相加完成并送来进位信号之后才能产生运算结果。显然，这种加法器运算速度较慢，而且位数越多，速度就越低。

为了提高加法器的运算速度，必须设法减小或去除由于进位信号逐级传送所花的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。

2．超前进位二进制并行加法器：由逻辑电路根据输入信号同时形成各位向高位的进位，又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。典型芯片有四位二进制并行加法器74LS283。

四位二进制并行加法器74LS283构成思想如下：

第i位全加器的进位输出函数表达式为

Ci = AiBi+(Ai+Bi)Ci-1

令 Ai+Bi→Pi（进位传递函数）

AiBi→Gi（进位产生函数）

则有 Ci=PiCi-1+Gi 于是，当i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为

C1=P1C0+G1

C2=P2C1+G2=P2P1C0+P2G1+GC3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3

C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4

由于C1～C4是Pi、Gi和C0的函数，而Pi、Gi又是 Ai、Bi的函数，所以，在输入Ai、Bi和C0之后，可以同时产生C1～C4。通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器。采用先行进位发生器的并行加法器称为超前进位二进制并行加法器。

三．四位二进制并加法器的外部特性和逻辑符号 1.外部特性

74LS283、4008芯片的管脚排列图如图7.2(a)所示。图中，VCC B2 A2 S2 B3 A3 S3 C3 16 15 14 13 12 11 10 974LS283 1 2 3 4 5 6 7 8S1 B1 A1 S0 B0 A0 C0-1 GNDTTL加法器74LS283引脚图VDDB3C3 S3 S2 S1 S0 C0-1 16 15 14 13 12 11 10 94008 1 2 3 4 5 6 7 8A3 B2 A2 B1 A1 B0 A0 VSSCMOS加法器4008引脚图图7.2 74LS283，4008的管脚排列图和逻辑符号 A4、A3、A2、A1----------二进制被加数； B4、B3、B2、B1----------二进制加数； F4、F3、F2、F1----------相加产生的和数；

C0----来自低位的进位输入；FC4----向高位的进位输出。2．逻辑符号

四位二进制并行加法器逻辑符号如图7.2所示。

四．应用举例

二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。下面举例说明。

例1 用4位二进制并行加法器设计一个将8421码转换成余3码的代码转换电路。例2 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。

例3 用一个4位二进制并行加法器和六个与门设计一个乘法器，实现A×B,其中A=a3a2a1,B= b2b1.例4 用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器。

7.1.2译码器和编码器

译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。

一.译码器

译码器的功能是对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。

译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。

1．二进制译码器

(1)定义

二进制译码器:能将n个输入变量变换成2个输出函数，且输出函数与输入变量构成的最小项具有对应关系

n的一种多输出组合逻辑电路。

(2)特点

● 二进制译码器一般具有n个输入端、2个输出端和一个(或多个)使能输入端。

● 在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。

● 有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。

(3)典型芯片

常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。书P231所示分别是74LS138型3-8线译码器的管脚排列图和逻辑符号。

n2.二-十进制译码器

二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。

例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。（该译码器的逻辑电路图和真值表见教材中有关部分）

3.数字显示译码器

数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。

数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。

常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（74LS47逻辑图和真值表可参见教材中有关部分。）

七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。

图7.8 七段译码显示原理及笔画与数字关系

4．译码器应用举例

译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。 例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。例2 用译码器和与非门实现逻辑函数  F(A,B,C,D)=∑m(2,4,6,8,10,12,14) 

二.编码器

编码器的功能恰好与译码器相反，它是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义。

编码器按照被编信号的不同特点和要求，有各种不同的类型，最常见的有二-十进制编码器(又称十进制-BCD码编码器)和优先编码器。

1.二-十进制编码器

(1)功能：将十进制数字0～9分别编码成4位BCD码。

(2)结构框图

这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如图7.11所示。

图7.11 编码器结构框图

注意：二-十进制编码器的输入信号是互斥的，即任何时候只允许一个输入端为有效信号。

最常见的有8421码编码器，例如，按键式8421码编码器（详见教材中有关内容）。

2.优先编码器

(1)功能：识别输入信号的优先级别，选中优先级别最高的一个进行编码,实现优先权管理。

优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。它与上述二-十进制编码器的最大区别是，优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号。优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。

(2)典型芯片

书P238所示为常见MSI优先编码器74LS148的管脚排列图和逻辑符号。书P23874LS148

真值表。

3.应用举例

例 用优先编码器74LS148设计一个能裁决16级不同中断请求的中断优先编码器。

7.1.3多路选择器和多路分配器

多路选择器和多路分配器是数字系统中常用的中规模集成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并-串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。因而，属于通用中规模集成电路。

一.多路选择器

多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、单路输出的组合逻辑电路。

1.逻辑特性

(1)逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，对于一个具有2路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。

(2)构成思想: 多路选择器的构成思想相当于一个单刀多掷开关，即 n

2.典型芯片

常见的MSI多路选择器有4路选择器、8路选择器和16路选择器。

(1)四路数据选择器74153的管脚排列图和逻辑符号

书P240(2)四路数据选择器74153的功能表

四路数据选择器的功能表书P240。

(3)四路数据选择器74153的输出函数表达式

由功能表可知,当A1A0=00时,W=D0；当A1A0 =01时,W=D1；当A1A0 =10时,W=D2；当A1A0 =11时,W=D3。即在A1A0的控制下,依次选中D0～D3端的信息送至输出端。其输出表达式为

式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。 类似地，可以写出2路选择器的输出表达式 n

式中，mi为选择控制变量An-1，An-2，…，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。

3．应用举例

多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。

(1)用具有n个选择控制变量的多路选择器实现n个变量函数

一般方法：将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项mi，则相应MUX的Di接1，否则Di接0。

例1 用多路选择器实现如下逻辑函数的功能  F(A,B,C)=∑m(2,3,5,6)

(2)用具有n个选择控制变量的多路选择器实现n+1个变量的函数

一般方法:从函数的n+1个变量中任n个作为MUX选择控制变量,并根据所选定的选择控制变量将函数变换成如下形式：

以确定各数据输入Di。假定剩余变量为X，则Di的取值只可能是0、1或X,X四者之一。例2 假定采用4路数据选择器实现逻辑函数

F(A,B,C)=∑m(2,3,5,6) 上述两种方法表明：用具有n个选择控制变量的MUX实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由MUX直接实现。

(3)用具有n个选择控制变量的多路选择器实现n+1个以上变量的函数

当函数的变量数比MUX的选择控制变量数多两个以上时，一般需要加适当的逻辑门辅助实现。在确定各数据输入时，通常借助卡诺图。

例3 用4路选择器实现如下4变量逻辑函数的功能  F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15)

例4 用一片T580双4路选择器实现4变量多输出函数。函数表达式为

F1(A,B,C,D)=∑m(0,1,5,7,10,13,15)

F2(A,B,C,D)=∑m(8,10,12,13,15) 

二.多路分配器

多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。书P245为4路分配器的逻辑符号和功能表。

多路分配器常与多路选择器联用，以实现多通道数据分时传送。通常在发送端由MUX将各路数据分时送上公共传输线(总线)，接收端再由DEMUX将公共线上的数据适时分配到相应的输出端。图7.21所示是利用一根数据传输线分时传送8路数据的示意图，在公共选择控制变量 ABC的控制下，实现Di-fi的传送(i=0～7)。

图7.21 8路数据传输示意图

以上对几种最常用的MSI组合逻辑电路进行了介绍，在逻辑设计时可以灵活使用这些电路实现各种逻辑功能。

例5 用8路选择器和3-8线译码器构造一个3位二进制数等值比较器。

解 设比较的两个3位二进制数分别为ABC和XYZ，将译码器和多路选择器按图 7.22所示进行连接，即可实现ABC和XYZ的等值比较。

图7.22 比较器逻辑电路图

从图7.22可知，若ABC=XYZ，则多路选择器的输出F=0，否则F=1。例如，当ABC=010时，译码器输出Y2=0，其余均为1。若多路选择器选择控制变量XYZ=ABC=010，则选通D2送至输出端F，由于D2=Y2=0,故F=0；若XYZ≠010，则多路选择器会选择D2之外的其他数据输入送至输出端F，由于与其余数据输入端相连的译码器输出均为1，故F为1。

用类似方法，采用合适的译码器和多路选择器可构成多位二进制数比较器。

3触发器

教学内容：本章开始进入时序电路分析设计，对于时序电路最基本元器件触发器要掌握常用的RS触发器、JK触发器、D触发器、以及钟控和边沿RS触发器、JK触发器、D触发器的功能、触发方式、外部工作特性。

教学重点：各种触发器的触发方式和功能。教学难点：触发器构成方式。

教学方法：课堂教学为主，辅以恰当的实验。紧密结合前面所学的基础内容，用丰富详尽的例题，让学生充分理解集成芯片设计方法，并通过课堂练习掌握学生学习情况。课后配套实验，让学生透彻理解课堂所学。

教学要求：重点掌握触发器的工作原理，掌握各种触发器的触发方式和功能以及应用场合的不同，了解触发器的外部工作特性。

3.4触

发

器

触发器是一种具有记忆功能的电子器件。它具有如下特点：

 ☆ 有两个互补的输出端Q和Q；

☆ 有两个稳定状态。通常将Q=1和Q=0称为“1”状态，而把Q=0和Q=1称为“0” 状态。当输入信号不发生变化时，触发器状态稳定不变；

☆ 在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。通常把输入信号作用之前的状态称为现态,记作Qn 和Qn，而把输入信号作用后的状态称为触发器的次态,记作Q(n+1)和Q(n+1)。

为了简单起见，现态一般省略的上标n，就用Q 和Q 表示。显然，次态是现态和输入的函数。

触发器是存储一位二进制信息的理想器件。集成触发器的种类很多，分类方法也各不相同，但其结构都是由逻辑门加上适当的反馈线耦合而成。

下面从实际应用出发，介绍几种最常用的集成触发器，重点掌握它们的外部工作特性。

3.4.1基本R-S触发器

基本R-S触发器是直接复位置位触发器的简称，由于它是构成各种功能触发器的基本部件，故称为基本R-S触发器。

一.用与非门构成的基本R-S触发器

1.组成

由两个与非门交叉耦合构成，其逻辑图和逻辑符号分别见书P95。

图中，Q和Q为触发器的两个互补输出端；R和S为触发器的两个输入端，R称为置0端或者复位端，S称为置1端或置位端；

在逻辑符号输入端加的小圆圈表示低电平或负脉冲有效，即仅当低电平或负脉冲作用于输入端时，触发器状态才能发生变化(常称为翻转)，有时称这种情况为低电平或负脉冲触发。

2． 工作原理

（1）若R=1,S=1，则触发器保持原来状态不变。

（2）若R=1,S=0,则触发器置为1状态。

（3）若R=0,S=1,则触发器置为0状态。（4）不允许出现R=0,S=0。

3．逻辑功能及其描述

由与非门构成的R-S触发器的逻辑功能如表3.5所示。表中“d”表示触发器次态不确定。

表3.5 基本R-S触发器功能表

R S 0 0 0 1 1 0 1 1

Q(n+1)d 0 1 Q

功能说明 不定 置0 置1 不变 触发器的次态方程： Q(n+1)= S + R·Q 因为R、S不允许同时为0，所以输入必须满足约束条件： R+S=1(约束方程)

3.4.2几种常用的时钟控制触发器

实际应用中，往往要求触发器按一定的时间节拍动作，即让触发器状态的变化由时钟脉冲和输入信号共同决定。因此，在触发器的输入端增加了时钟控制信号，这类触发器由时钟脉冲确定状态转换的时刻(何时转换)，由输入信号确定触发器状态转换的方向(如何转换)。这种具有时钟脉冲控制的触发器称为“时钟控制触发器”或者“定时触发器”。

下面介绍四种最常用的时钟控制触发器。

一.时钟控制R-S触发器

时钟控制R-S触发器的逻辑图如图P100所示。

1．组成

它由四个与非门构成。其中，与非门G1、G2构成基本R-S触发器；与非门G3、G4组成控制电路，通常称为控制门。

2．工作原理

（1）无时钟脉冲作用（即时钟控制端C为0）时：控制门G3、G4被封锁。此时，不管R、S端的输入为何值，两个控制门的输出均为1，触发器状态保持不变。

（2）有时钟脉冲作用（即时钟控制端C为1）时: 控制门G3、G4被打开，这时输入端R、S的值可以通过控制门作用于上面的基本R-S触发器。具体如下：

    当R=0,S=0时，控制门G3、G4的输出均为1，触发器状态保持不变；

当R=0,S=1时，控制门G3、G4的输出分别为1和0，触发器状态置成1状态；

当R=1,S=0时，控制门G3、G4的输出分别为0和1，触发器状态置成0状态；

当R=1，S=1时，控制门G3、G4的输出均为0，触发器状态不确定（不允许）。

由此可见，这种触发器的工作过程是由时钟信号C和输入信号R、S共同作用的；时钟C控制转换时间，输入R和S确定转换后的状态。因此，它被称作时钟控制R-S触发器，其逻辑符号如图3.32(b)所示。

时钟控制R-S触发器的功能表、次态方程和约束条件与由或非门构成的R-S触发器相同。

在时钟控制触发器中，时钟信号C是一种固定的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟作用(C=1)时的情况。

注意！时钟控制R-S触发器虽然解决了对触发器工作进行定时控制的问题，而且具有结构简单等优点，但依然存在如下两点不足：

  输入信号不能同时为1，即R、S不能同时为1；

可能出现“空翻”现象。

所谓“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。引起空翻的原因是在时钟脉冲作用期间，输入信号依然直接控制着触发器状态的变化。具体说，当时钟C为1时，如果输入信号R、S发生变化，则触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。“空翻”将造成状态的不确定和系统工作的混乱，这是不允许的。因此，时钟控制R-S触发器要求在时钟脉冲作用期间输入信号保持不变。

由于时钟控制R-S触发器的上述缺点，使它的应用受到很大限制。一般只用它作为数码寄存器而不宜用来构成具有移位和计数功能的逻辑部件。

二.D

为了解决时钟控制R-S触发器在输入端R、S同时为1时状态不确定的问题，通常对时钟控制R-S触发器的触发器

控制电路稍加修改，使之变成如图3.33(a)所示的形式，这样便形成了只有一个输入端的D触发器。其逻辑符号如图P102所示。

修改后的控制电路除了实现对触发器工作的定时控制外，另外一个作用是在时钟脉冲作用期间(C=1时)，将输入信号D转换成一对互补信号送至基本R-S触发器的两个输入端，使基本R-S触发器的两个输入信号只可能是01或者10两种组合，从而消除了状态不确定现象，解决了对输入的约束问题。

工作原理如下：

  当无时钟脉冲作用时，即C=0时，控制电路被封锁，无论输入D为何值，与非门G3、G4输出均为1，触发器状态保持不变。

当时钟脉冲作用时，即使C=1时，若D=0，则门G4输出为1，门G3输出为0，触发器状态被置0；若D=1，则门G4输出为0，门G3输出为1，触发器状态被置1。

由此可见，在时钟作用时，D触发器状态的变化仅取决于输入信号D，而与现态无关。其次态方程为

Q(n+1)= D

D触发器的逻辑功能可用表3.7所示的功能表描述。

表3.7 D触发器功能表

D 0 1

Q(n+1)0 1

上述D触发器在时钟作用期间要求输入信号D不能发生变化，即依然存在“空翻”现象。工作波形如下：

为了进一步解决“空翻”问题，实际中广泛使用的集成D触发器通常采用维持阻塞结构，称为维持阻塞D触发器。典型维持阻塞D触发器的逻辑图和逻辑符号分别如图3.34(a)和(b)所示。图中的D输入端称为数据输入端；RD和SD分别称为直接置“0”端和直接置“1” 端。它们均为低电平有效，即在不作直接置“0”和置“1”操作时，保持为高电平。

图3.34 维持阻塞D触发器

该触发器在时钟脉冲没有到来(C=0)时，无论D端状态怎样变化，都保持原有状态不变；当时钟脉冲到来(C=1)时，触发器在时钟脉冲的上升边沿将D输入端的数据可靠地置入；在上升沿过后的时钟脉冲期间，D的值可以随意改变，触发器的状态始终以时钟脉冲上升沿时所采样的值为准。由于利用了脉冲的边沿作用和维持阻塞作用，从而有效地防止了“空翻”现象。

工作波形如下：

例如，若输入D=1，在时钟脉冲的上升沿，把“1”送入触发器，使Q=1,Q=0。在触发器进入“1”状态后，由于置1维持线和置0阻塞线的低电平0的作用，即使输入端D由1变为0，触发器的“1”状态也不会改变；同理，若D=0，时钟脉冲的上升沿将使触发器的状态变为Q=0,Q=1。由于置0维持线和置1阻塞线为低电平0，所以，即使输入端D由0变为1，触发器的状态也维持0态不变。可见，该电路保证了触发器的状态在时钟脉冲作用期间只变化一次。

维持阻塞D触发器的逻辑功能与前述D触发器的逻辑功能完全相同。实际中使用的维持阻塞D触发器有时具有几个D输入端，此时，各输入之间是相“与”的关系。例如，当有三个输入端D1、D2和D3时，其次态方程是 : Q(n+1)= D1·D2·D3

由于维持阻塞D触发器的不存在对输入的约束问题，克服了空翻现象，抗干扰能力强。因此可用来实现寄存、计数、移位等功能。其主要缺点是逻辑功能比较简单。

三.J-K

为了既解决时钟控制R-S触发器对输入信号的约束问题，又能使触发器保持有两个输入端的作用，可将时钟触发器

控制R-S触发器改进成如图3.35(a)所示的形式。即增加两条反馈线，将触发器的输出Q和Q 交叉反馈到两个控制门的输入端，利用触发器两个输出端信号始终互补的特点，有效地解决了在时钟脉冲作用期间两个输入同时为1将导致触发器状态不确定的问题。修改后，把原来的输入端S改成J，R改成K，称为J-K触发器。其逻辑符号P103所示。

工作原理如下：

（1）在时钟脉冲未到来(C=0)时，无论输入端J和K怎样变化，控制门G3、G4的输出均为1.触发器保持原来状态不变。

（2）在时钟脉冲作用(C=1)时，可分为4种情况。

归纳起来，J-K触发器的功能表如表3.8所示。

表3.8 J-K触发器功能表

J K 0 0 0 1 1 0 1 1

其次态方程为 ： Q

上述J-K触发器结构简单，且具有较强的逻辑功能，但依然存在“空翻”现象。为了进一步解决“空翻”(n+1)

Q(n+1)Q 0 1 Q

功能说明 不变 置0 置1 翻转

= J·Q + K·Q

问题，实际中广泛采用主从J-K触发器。主从J-K触发器的逻辑电路图及逻辑符号如图3.36（a）、（b）所示。

图3.36 主从J-K触发器

主从J-K触发器由上、下两个时钟控制R-S触发器组成，分别称为从触发器和主触发器。主触发器的输出是从触发器的输入，而从触发器的输出又反馈到主触发器的输入。主、从两个触发器的时钟脉冲是反相的。图中的RD和SD分别为直接置0端和直接置1端。逻辑符号中时钟端的小圆圈表示触发器状态的改变是在时钟脉冲的后沿(下降沿)产生的。

工作原理如下：

● 当时钟脉冲未到来时，主触发器被封锁，从触发器状态由主触发器状态决定，两者状态相同；

● 当时钟脉冲到来时，在时钟脉冲的前沿(上升沿)接收输入信号并暂存到主触发器中，此时从触发器被封锁，保持原状态不变。在时钟脉冲的后沿(下降沿)，主触发器状态传送到从触发器，使从触发器输出(即整个触发器输出)变到新的状态，而此时主触发器本身被封锁，不受输入信号变化的影响。即该触发器是“前沿采样，后沿定局”。由于整个触发器的状态更新是在时钟脉冲的后沿发生的，因此解决了“空翻”的问题。

与前面所述J-K触发器相比，主从J-K触发器仅进行了性能上的改进，而逻辑功能完全相同。由于该触发器具有输入信号J和K无约束、无空翻、功能较全等优点，因此，使用方便，应用广泛。

四.T触发器

T触发器又称为计数触发器。如果把J-K触发器的两个输入端J和K连接起来，并把连接在一起的输入端用符号T表示，就构成了T触发器。相应的逻辑图和逻辑符号分别如图3.37(a)和(b)所示。

图3.37 T触发器

T触发器的逻辑功能可直接由J-K触发器的次态方程导出。J-K触发器的次态方程为

Q(n+1)= J·Q + K·Q

将该方程中的J和K均用T代替后，即可得到T触发器的次态方程：

Q(n+1)= T·Q + T·Q

根据次态方程，可列出T触发器的功能表如表3.9所示。

表3.9 T触发器功能表

T 0 1

Q(n+1)Q Q

功能说明 不变 翻转 由功能表可知，当T=1时，只要有时钟脉冲到来，触发器状态就翻转，或由1变为0或由0变为1，相当于一位二进制计数器；当T=0时，即使有时钟脉冲作用，触发器状态也保持不变。

《数字逻辑电路》教材改革浅析 篇3

一、压缩了传统内容,增加了新知识

劳动版《数字逻辑电路》第三版(以后简称三版教材)有8章,153页,包含18个实验。第1章删除了学生难以理解的RC瞬态过程,这个内容包括电容的充电和放电,时间常数与瞬态过程快慢的关系,积分电路、微分电路、引导电路等一度作为重点来介绍,虽然很重要,但也是难点,学生不易掌握,造成了课程刚开始学生就产生畏难心理,不利于后续章节的教学,删去这部分内容后,减小了教学难度,知识结构衔接更加合理,可以说为学生扫除了一个学习的障碍。在介绍逻辑门电路时,侧重集成TTL、集成MOS门电路,把分立MOS门电路略去,增加了门电路的应用,既压缩了篇幅,又拓宽了知识面。在讲解组合逻辑电路时,突出了组合逻辑电路的分析和设计,增加了新知识——只读存储器(ROM),这是数字电路的存储单元,是数字系统的重要组成部分,把组合逻辑电路的竞争冒险单独作为一节来讲,解决了学生在设计组合逻辑电路时,因为化简逻辑函数而导致的逻辑错误问题,而用数据选择器实现逻辑函数以及用译码器构成数据分配器,对开阔学生视野很有帮助。在介绍触发器时,沿着触发方式这个主线,不在按TTL和MOS来分别叙述,把主从RS和主从JK放在一节,删除了六门触发器,而强调了触发器的分类和转换,这部分内容改进较多,把知识点重新整合,既增加了内容,又减少了篇幅,为学生学习触发器的应用提供了方便,又便于老师教学,可以说是三版教材的一大亮点。对于时序逻辑电路的改进主要体现在设计方面,过去不讲时序逻辑电路的设计,增添这个部分,虽然起到了拓宽知识面的作用,但是对技校学生来说,设计起来还是比较困难,笔者在教学中,把它作为选学内容处理,只有个别学生对时序逻辑电路设计感兴趣,提出相应的问题。数模和模数转换是沟通模拟电路和数字电路的桥梁,通常称为接口电路,在数字系统中应用日益广泛,三版教材对这个新内容单独在第7章进行了详细的分析,解决了模拟信号的数字化和数字信号模拟化问题,为数字电路处理模拟信号提供了依据。最后又专门新增加第8章来介绍数字集成电路的应用,分析了数字系统的组成,探讨了交通信号灯控制电路和数字式测速仪的设计、组装、与调试两个实例,为提高学生的动手能力和想象空间打下了坚实的基础。

二、突出了实训

三版教材一个突出的特点就是大量增加了实验内容,从二版的7个实验增加到18个,通过实验,学生可以很好地巩固所学的理论知识,开阔视野,发现问题,探索解决的办法,真正做到理论和实践相结合。在带领学生实验实训的过程中,笔者主要是启发学生扩大知识面,要求学生自己动手,从理论出发,结合具体电路,引导学生更全面地理解数字电路的内涵,独立完成数字电路的设计、安装与调试,并能够分析可能出现的各种问题。从数字实验仪器的使用,到各种门电路的特性测试,用不同的门电路实现逻辑功能,设计与调试数字电路,各种组合逻辑电路的结构和应用,时序逻辑电路的应用与调试,再到A/D和D/A转换实验、数字电路的综合应用等,学生们产生了强烈的求知欲望和探究心理,上实验课的积极性空前高涨。有时是单个实验,有时是一个知识模块作为一个课题,突出了技工教育强调实际工作能力的特点,理论紧密联系实际,符合学生的认知规律,通过实例,让学生学会实验仪器的使用,用数字电路器件构成简单的数字系统,最后设计制作出一个复杂的实用型数字系统,使学生全面掌握该课程的学习规律,并着重培养学生的自学能力,为今后继续学习打下良好的基础。

三版教材配套的《数字逻辑电路第三版习题册》精选了大量的习题,题型丰富,难易适度,为学生学习和教师授课提供了方便,但也有个别习题逻辑不够严密,如第1章第2节第三大题第六小题,把下列码转换为十进制数第一题,(111 0100)8421BCD =( )10,笔者认为,少了一个0,应为(0111 0100)8421BCD =()10。希望电子类教材改革的步伐不断加快,推动职业技术教育全面快速发展。

数字电路与逻辑设计 篇4

1系统设计

1.1系统功能

《数字电路应用》设计由振荡电路、计数器电路、译码显示电路、光敏电路组成。振荡信号由555定时器产生, 提供一定频率的方波信号;计数器是对振荡电路送来的信号进行计数;译码显示电路的作用是显示计数器的值;光敏电路是通过检测是否有光, 从而对其它电路进行电源的切换。其总体结构图, 如图1所示。

1.2芯片功能介绍

(1) 555定时器555定时器是8引脚集成器件, 其工作原理为:输出电压只有高电平及低电平两种状态。在555定时器的复位端R端为低电平的条件下, 无论阀值输入端TH和触发输入端TR取何值, 输出端Q输出低电平。当复位端R为高电平时, 如果阀值电压TH>2Vcc/3, 且触发电压TR>Vcc/3, 输出端Q输出低电平;如果阀值电压TH<2Vcc/3, 且触发电压TR>Vcc/3, 输出端Q保持原状态不变;只要触发电压TR<Vcc/3时, 输出端Q输出高电平。

(2) 二进制计数器CD4024 CD4024是14引脚集成器件, 其功能为:具有清零、计数功能, 当清零端MR为高电平时, 对计数器进行清零;当清零端MR为低电平时, 在CLK脉冲的下降沿到来时, 完成计数功能。

(3) 7段译码器CD4511 CD4511是16引脚集成器件, 其功能为:BI是消隐输入控制端, 当BI=0时, 不管其它输入端状态如何, 七段数码管均处于熄灭 (消隐) 状态, 不显示数字。LT脚是测试输入端, 当BI=1, LT=0时, 译码输出全为1, 不管输入DCBA状态如何, 七段均发亮, 显示“8”, 它主要用来检测数码管是否损坏。LE脚是锁定控制端, 当LE=0时, 允许译码输出。LE=1时译码器是锁定保持状态, 译码器输出被保持在LE=0时的数值。DCBA为8421BCD码输入端。a~g为译码输出端。

2电路设计与仿真

2.1振荡电路设计

本系统的振荡器采用由555定时器与RC组成的多谐振荡器来实现, 如图2中的标识所示。当按钮SW4抬起状态时, Q端输出信号经电阻R2和电容C2构成的RC选频后, 反馈至输入端, 形成振荡, 振荡周期与RC大小成正比;当按钮SW4按下状态时, 输入端口与输出端口断开, 电路处于触发状态, 通过按钮SW3给输入端触发信号时, 输出端就有响应。LED发光二极管可以看出相应的输出状态。

2.2计数电路及译码显示电路设计

计数电路如图2中的标识所示, 计数器的CLK与振荡器的输出端Q相连, 用来计算振荡脉冲脉冲的个数。2脚MR是复位脚, 当开关SW1正常状态弹起时, MR管脚为低电平, 处于计数状态, Q1~Q4从0000~1111加1变化, 输出信号波形如图3所示。当按下按钮时, MR管脚为高电平, 处于复位状态, Q1~Q4全部清零。

译码电路如图2中的标识所示, 译码器的输入端A~D与计数器的输出端Q1~Q4相连, 用来显示计数器的数值。此类译码器型号有74LS47 (共阳) , 74LS48 (共阴) , CD4511 (共阴) 等, 本设计采用CD4511, 驱动共阴极LED数码管。译码器输入输出关系如图4所示。

2.3光敏电路设计

光敏电路如图2中的标识所示, 光敏电路由光耦U4和继电器U5构成。

当开关SW2按下时, 光耦中的发光LED点亮, 模拟有光照的情况, 光耦中的非门工作, 6脚输出低电平, 三极管Q1截止, 继电器U5中的线圈无电流通过, 电源经X端进入Y端, 而Y端与其它电路的电源端相连, 这样, 振荡电路、计数器电路、译码显示电路开始工作。

当开关SW2抬起时, 光耦中的发光LED不亮, 模拟无光照的情况, 光耦中的非门不工作, 6脚输出高电平, 三极管Q1导通, 继电器U5中的线圈得电, 电源经X端进入Z端, 而与Y端断开, 这样, 振荡电路、计数器电路、译码显示电路停止工作, 从而达到控制效果。

3电路仿真

在完成总体电路设计的基础上, 用Proteus电子电路仿真软件完成电路的仿真与调试。首先对电路的各功能模块进行仿真设计, 并对其实现的功能进行调试与仿真, 所有的子系统都能够正常运行时, 把所有功能模块整合在一起, 进行综合仿真和调试, 最终完成整体电路的仿真设计。

整体电路的调试过程如下:

首先按下SW2, 模拟有光照的情况, 此时振荡电路、计数器电路、译码显示电路开始工作。按下SW4, 振荡器处于触发状态, 点按SW3一下, 计数器“加1”一次, 译码显示器显示“点按SW3”的次数;抬起SW4, 振荡器处于振荡状态, 计数器不断计算振荡脉冲的个数, 译码显示器自动译码并显示计数器的值。

其次抬起SW2, 模拟无光照的情况, 振荡电路、计数器电路、译码显示电路停止工作, 数码管无任何显示。从电路电路的仿真结果可知, 设计符合要求。

4结论

通过以上《数字电路应用》的仿真实例可以看出, 用Proteus电子电路仿真软件可以快速完成各种电路的设计与仿真, 且不受元器件种类、数量和测试仪表仪器的限制, 省去了用实际元器件安装调试电路的过程, 极大提高了电路设计效率和设计质量, 所以将它作为实践教学上的一种辅助手段, 可以对提高学生的综合分析能力和创新能力起到非常重要的作用。

参考文献

[1]吕思忠.数字电路实验与课程设计[M].哈尔滨:哈尔滨工业大学出版社, 2001.

[2]谢自美.电子线路设计-实验-测试[M].武汉:华中电子科技出版社, 2006.

[3]崔瑞雪.电子技术动手实践[M].北京:航空航天大学出版社, 2007.

[4]刘勇.数字电路[M].北京:机械工业出版社, 2007.

数字电路与逻辑设计 篇5

一、课程编号：010131

二、课程类型：

课程性质：必修课

适用专业：通信工程、电子信息工程、电子信息科学与技术，信息工程等专业普通班

课程学时/学分: 56学时/3.5学分

先修课程：电路分析基础、线性电子电路

三、课程任务：

本课程是通信工程、电子信息工程、电子信息科学与技术等专业的主要技术基础课。本课程具有极强的逻辑性和实用性，是一门硬件基础课程，它作为上述专业众多的后续课程的基础，作为电子、通信领域中实际应用的基础，其作用举足轻重。通过本课程的学习，使学生掌握逻辑代数和逻辑设计基础理论，掌握数字电路分析和数字电路设计的基本方法。为学生今后在信息技术天地中驰骋奠定坚实的硬件基础。教学活动中应当强调启迪学生的逻辑思维方法，建立学生的逻辑思维能力，给学生留有足够的想象空间，引导学生培养创新应用、开发数字电路器件的能力。

四、课程主要内容及学时分配：

第1章

数字逻辑基础（10学时）第2章

逻辑门电路（6学时）第3章

组合逻辑电路（8学时）第4章

集成触发器（6学时）第5章

时序逻辑电路（12学时）

第7章

半导体存储器和可编程逻辑器件（7学时）第8章 D/A和A/D转换（1学时）第9章

脉冲电路（4学时）机动（2学时）

五、教学基本要求：

1、掌握数字系统中常用的数制（二进制、八进制、十进制、十六进制）及其转换方法，掌握常用编码及其表示十进制数的方法，掌握逻辑代数的逻辑运算、公式和规则，掌握逻辑函数及其表示方法，掌握逻辑函数的化简方法；

2、掌握TTL、CMOS逻辑门的逻辑功能、电气特性、应用和使用注意事项；

3、掌握组合逻辑电路的特点，掌握用传统方法分析和设计组合逻辑电路，重点掌握常见中规模组合逻辑器件（MSI）（译码器、数据选择器、运算电路）的逻辑功能和应用，了解组合逻辑电路中的冒险现象；

4、掌握触发器的分类和逻辑功能，重点掌握主从型和边沿触发器的特点和应用；

5、掌握时序逻辑电路的特点、时序逻辑电路的分析方法和设计方法，重点掌握常见中规模时序逻辑器件（MSI（）CT74160、CT74161、CT74163、CT7490、CT74194）的逻辑功能和用MSI器件构成任意模值计数器的方法；

6、熟悉半导体存储器（SAM、ROM、RAM）的结构特点、工作原理和扩展方法，掌握ROM、PROM阵列在组合逻辑设计中的应用；理解PLA、PAL、GAL和FPGA等各种可编程逻辑器件的基本结构特点和工作原理；了解各种PLD器件如何配置以实现基本组合或时序逻辑功能。

7、了解A/D转换和D/A转换的基本工作原理；了解常用A/D转换器和D/A转换器的电路结构和应用特点；了解常用的集成ADC和集成DAC，了解A/D转换器和D/A转换器的主要参数；

8、掌握脉冲信号和脉冲电路的特点，掌握用555定时器构成数字电路中的常见脉冲电路，如施密特触发器，单稳态触发器和多谐振荡器的方法。

十、教材及主要参考书：

教 材： 《数字电路与逻辑设计》 邹虹主编 人民邮电出版社 2008年

主要参考书：

《数字电路与逻辑设计》（第三版）王毓银主编 高等教育出版社1999年

《数字基础》

科学出版社 2002年3月

数字集成电路测试仪硬件的设计 篇6

数字集成电路在仪器中的使用非常广泛，由于其本身的体积小，在数字电路实验室中的性能优劣的判断难度较大，因而，数字集成电路的测试工作一直困扰着业内的研究人员。论文中针对此类问题，提出运用C语言、数字电路、低频电路、单片机原理等知识内容，设计了一台数字集成电路测试仪，并且测试的范围较广，实用性强。文中在集成电路测试仪硬件的设计环节中融入了设计理念、设计要求、设计方法和软硬件的配套等措施，其中涉及到14管脚、16管脚的74LS数字集成优劣的测试，测试仪主要通过发光二极管的对照灯和实测灯的发光情况进行比照，分析数字集成电路的好坏。数字集成电路在日常的应用中非常广泛，因而，涉及出一种简单易用、检测效果好的测试硬件对数字集成电路的分析研究工作具有现实的意义。

一、设计的思路

在常用的数字集成电路的参数测量中，万用表通过测量管脚的电压来判断其好坏具有一定的准确度，但是其测量过程比较复杂，而且准确性难以得到有效的保证。而要对数字集成电路的各项指标进行详细准确的测量，并且还要保证其测量的效率，如果能有一种数字集成电路测量仪器可以共用，即测量的兼容性高，则可以取得良好的效果。数字集成电路通用性的测试仪器为了满足多项内容的测量，结合了通信原理、C语言、汇编语言和数字电路等方面的知识，将测试采集到的数据转换为发光二极管的显示状态来表明情况，发光二极管的显示经过对照灯和实测灯的比较来判断集成电路的好坏，这种测试仪器既可以单个测量，也可以连续性的测量。由于此类测试仪器的通用性强、操作简单、判断迅速，因而在实际应用中极大的节约了测量时间和简化了操作流程，可行性和可靠性都得到了很大的提升。

二、总体设计

2.1测试指标的参考

在数字集成电路测试仪器的设计中设计的主要指标集中在三个方面：其一是测试管脚数，一般管脚的测量针数是小于16；其二测试品种的多样化，即可以测量多种数字集成电路，兼容性强；其三是测量的效率，一般测试中的时间要控制在1s/块以内。

2.2测试要求设计

同样，测试要求也要满足一定条件才能投入到实际应用当中，一般测试要求的设计主要集中在四个方面：其一，测试其一上的发光二极管的显示要正常，尤其是实测发光和对照发光具有可比性，才能发现测量电路的好坏；其二，既可以满足单个测量的要求，又可以满足连续测量的要求，并且每按一次按钮，能够在PC上显示测量的结果，结果必须直观明了；其三，测量的数字集成电路的功能性要求，即针对各种数字集成电路的不同功能块进行测量；最后，测试仪器的测量程序可以人工的修改、调动、擦除，以便在实际应用中进行调整，满足测量的情况，并且要保证测试程序在仪器中无运行障碍，测试的数据经过处理后能通过串口传输到PC机上，显示实际测量的效果图。

2.3芯片选择

芯片的参数资料是硬件设计的重要参考，常用的芯片有89C51、RS-232、164等，芯片中的参数主要考虑I/O线、总线标准、计时器、计数器、串行接口、数据寄存方式等，论文中用到的是第一种芯片89C51，其特点是性能好、功耗低，并且可以通过常规的编程器进行编程，实用性非常好。

2.4软件设计

软件的设计综合了多种技术和理论，如C语言、汇编语言、通信原理等方面的内容，本论文中讨论的主要是运用C语言和LCAW软件技术来进行编程，由于基于PC的数字集成电路测试仪器的原理图比较复杂，安装调试中需要非常细心谨慎，一般采用PROTEL软件进行绘图，再根据原理图设计所用到了元器件。

2.5硬件设计

软件设计给测量带来了巨大的方便，尤其是测量的种类、效率和准确率上来说都有很大的提高，但单纯的依靠软件并不能完成测试工作，必须依靠硬件的支撑，硬件设计中运用到的高频电路，低频电路、电子设计自动化和数字原理图等多方面的知识。

软硬件的相互结合是测试仪器工作的基础，其中软件的设计主要是各种工作程序的汇编与调试，寻求最佳的软件程序；硬件系统主要由单片机、I/O接口、存储器、运算器等组成，和计算机系统又非常大的相似性，只有软硬件的工作协调、相互共融，测试系统的工作才能准确、稳定、可靠的运行。硬件电路的设计的基础是在选择型号确定的情况下，对工作中的电路运行进行验证，选取工艺加工的方式、印制板和组装的流程，此外，某些硬件中的重要部件还要经过测量对比，以确定其对系统运行的影响情况，以便在设计中可以以其为调节的参考，进行修正工作，是测试硬件电路更加符合实际要求。其中硬件设计中需要注意几个方面的事项：其一，硬件设计的电路尽量要简化清晰，以便了解设计的意图和工作机理；其二，硬件设计不仅是要满足当前的工作环境，而且还要为以后的升级或改造留出余地，功能性的改造升级并不能完全依靠软件来达到，尤其是涉及到测试仪器的运算、测试功能扩展、接口的增加等需要硬件的支撑；其三，能用软件代替的尽量减少硬件的投入，不但可以减少成本，而且软件的修改、擦除更加容易，此外，软件相对于硬件而言，一旦固定，其运行的稳定性也更高；其四，硬件的设计工艺包含多項内容，如插接件、配线、面板、机箱等，然后是对部件的安装调试，以满足工作的需要；最后，硬件运行中的维修保障也必须到位，以减少硬件更换的频率，延长其使用寿命，另一方面也是减少成本支出的有效途径。

三、结束语

数字集成电路的测试具有一定的困难，在实际工作中不但测试的效率低，而且测试的专用型比较强，限制了测试功能的发挥，因而，进行数字集成电路测试仪硬件的设计分析和尝试，以满足多功能、快速、准确的测试要求，可以极大的提升工作效率，相关研究值得深入开展。

参考文献

[1]张友德，赵志英，涂时亮.单片微型机原理/应用与实验[M].上海：复旦大学出版社，1996.

[2]周仲.国内外常用集成电路互换手册[M].上海：上海科学技术文献出版社，2001.

[3]白中英.数字逻辑与数字系统[M].科学出版社，1999.

数字电路与逻辑设计 篇7

在高速发展的电子产业中数字电路具有较简单又容易集成的特点, 是集成电路设计的基础。数字电路又是现代电子技术、计算机硬件电路、通信电路、信息与自动化技术的基础。因此, 《数字电路与逻辑设计》是电子、通信、计算机、自动化等专业的重要基础课程, 其理论性和实践性很强。

在当今信息数字化时代, 随着CMOS工艺的发展, 式子电子技术中TTL的主导地位被撼动。在工程实践中, 数字电路的文本描述已逐渐取代图形描述。FPGA/CPLD器件的大量应用, 也改变了数字系统的设计理念、设计方法, 使数字电子技术开创了新局面, 不仅规模大, 而且将硬件与软件结合, 使器件的功能更加完善, 使用更灵活。因而, 数字电路的教学内容也需要不断更新与改进, 已适应人才培养的需要[1]。

对以电工基础及电子电路为基本的理论基础知识, 由于其逻辑性极强、极具抽象性、并枯燥无味, 对该门课程有极大兴趣的学生不多, 大部分学生都感到难学、学不懂、不会学, 对各种电子产品的结构特别是在电路结构、电路工作原理分析方面, 更是觉得困难重重。由于缺乏学习兴趣, 学生的学习纯粹是一种被动学习, 也就是为了应付考试, 最终的教学目的很难达到[2]。

目前, 大部分年轻老师都是直接从学生转变为老师的。在讲授这门课之前完全没有任何教学经验, 更谈不上实践经验了。所以在教学过程中只是在简单完成教学任务, 照搬书上的内容, 没有将这门课程与当今科研技术结合起来, 对激发学生的学习兴趣也并未起到积极的作用。在学校, 数字电路与逻辑设计分为两部分教学, 分别为理论知识与实验操作。大部分老师只承担某一部分的教学工作, 很少同时从事两部分的教学工作。这样的话, 会使理论与实践脱节, 老师各讲各的, 学生的学习效率也会相应降低。因此, 教师应该重视这一状况。教师是否了解当前学科技术的前沿, 能否更多地将当前新工艺、新电子元件、新仪器产品的使用等内容融入课堂教学是至关重要的[3,4,5,6,7]。

考虑到上述现状, 针对学校专业特点和有关课程设置, 改革数字电路与逻辑设计课程体系已经成为大家的共识。

2 提高教学质量和效果的策略

2.1 学生学习兴趣的培养与提高

课堂教学是学校教育的基本途径, 面对有些学生注意力不够集中, 自律能力较弱的状况, 怎么样使自己的讲课更有吸引力, 激发学生的学习兴趣, 这是很多教师关心的问题。针对以上问题, 具体实施方案如下:

调研。采用无记名答卷调查以及课间交谈等方式, 及时了解学生心理状态和学习状态信息, 对学生的电路基础知识、学习兴趣、知识获得取向等进行统计和分析, 为制定合适的教学计划、选取恰当的教学内容和教学方式打下基础。充分了解学生的心理状态和学习状态、现有的教学条件和实验条件, 为课程教学质量的提高提供理论依据。

激发动机, 学以致用。具体内容的授课过程中, 尽量将理论内容和实际结合, 寻找与人们实际生活息息相关的数字电路, 让学生有种数字电路就在身边的感觉, 拉近与数字电路的距离, 而不是将数字电路作为一门距离很远的知识来学。

营造生动活泼的学习气氛。不论是在课堂教学中还是课后与同学们的交流中, 尽量从学生的角度出发, 走到学生身边, 拉近与学生的距离, 在教学过程中穿插一些幽默的语气, 适当的让学生放松。

创设问题情境, 让学生广开思路。在教学过程中, 不是老师一味的讲, 适当的时候可以引导学生, 让学生自己思考。

关注学习过程, 让学生品尝成功。积极关注学生参与学习的程度是教学成功的重要因素。没有学生积极参与的教学应该是失败的。教师在关注学生的同时, 要积极创设机会让学生体验成功的快感。

2.2 教学过程中教学相长的互动性教学模式研究

这其实是一个在教学过程中以谁为主的问题, 也是很多教师一直在探索的问题, 大学专业课程基础较宽、内容较丰富, 要完全实施互动式教学模式会与课堂人数众多以及课时的限制之间发生矛盾。目前一般数字电路基础及专业基础课程的教学, 基本仍采用教师详细讲解每个知识点和例题的模式, 这是解决上述矛盾的最方便直接但却不是最好的方法。鉴于课时的限制, 挑选合适的内容和时间逐步进行互动式教学还是切实可行的。除此之外, 最大限度地将重要知识点、特别是在工程实际和深造过程中应用较多的知识点以应用实例体现出来, 解决学生“有没有用”和“怎样用”的疑问, 也调动起学生的学习积极性;条件允许还可进行实物演示, 或提供多媒体材料 (如教学录像、flash等) 、书面参考资料及电子资源, 引导学生掌握科学的学习方法和严谨的科研思维方式, 达到互教互学、学有所用、轻松愉快的学习效果。

在“教”环节, 充分借鉴现有教改科研成果, 形成本课程特色的教学方式, 并在内容上恰当加入相关专业领域的科研成果、科研思想来丰富理论内容、拓宽知识面以掌握本专业领域发展现状与趋势, 力求把枯燥无味的理论公式、物理概念和科研思路通过具体的数字电路实例表现出来;在“学”环节, 积极引导学生在掌握好理论知识前提下, 发展分析和设计数字电路的能力, 形成“学有所用、学以致用”的科研思维方式, 选取合适的内容在合适的时机采取学生分组讨论并鼓励他们走上讲台讲述各自的理解, 教师则加以肯定和补充, 从而增强学生的学习积极性, 逐步形成互动式教学模式。

对这门课程的知识体系、教学方法作进一步的研究, 充分利用网络资料, 掌握数字电路领域发展现状和趋势, 了解并借鉴相关学科的现有科研成果, 并恰当运用于本课程教学过程、课后习题布置以及课程考核过程中, 使其跟得上科学发展的步伐。借鉴国内外高校的先进教学模式, 充分调动学生的学习积极性, 选择内容进行分组讨论并鼓励学生走上讲台、辅以教师补充, 建立教学相长的互动性教学模式。

2.3 课程设计强化实践能力的研究

本课程的突出特点是其应用性和工程实践性, 因此需要通过各种实践教学手段和措施提高学生的认知和应用能力。在课程快结束时可安排课程设计环节, 培养学生运用课程中所学到的理论知识与实践技能, 独立地解决实际问题。可以设计传统的一些数字电路, 例如:声控器、温控器、交通控制灯、序列码发生器和频分计等。学生也可以发挥自己的创造力对这些题目进行改进, 扩展它们的功能, 或者学生可以对自己感兴趣的数字电路进行研究以及利用所学知识设计某种功能的数字电路。通过课程设计, 提高学生独立进行电路调试和分析能力, 培养学生接受新事物的能力, 开发学生运用所学知识解决实际问题的技能。

根据教学大纲要求, 课程配套实验属于验证性实验, 这对学生科研动手能力和知识掌握程度的要求并不高, 而学生对不同知识点或实验的掌握理解和兴趣不尽相同, 对课程中物理概念的理解以及是否需要更深入探索的需求也不一样, 因此按照学生的上课情况及基础掌握程度进行分组课程设计, 并针对各组按情况给出难度适中的课程设计题目或要求, 通过团队合作来设计数字电路系统并对实验现象进行解释和解决, 这样非常有助于学生加深理论知识理解和锻炼理论联系实践、团队协作的能力。

大量引入实际范例以激发学生的学习兴趣, 从而让学生从被动学向主动学转变, 鼓励学生积极思考、勇于探索、勤于实践, 利用所学理论知识, 能对实际应用进行分析和解释, 从而加深对课堂理论知识的理解, 达到“在课堂上学理论, 在实践中习真知”的效果;通过增加课程设计环节培养学生设计特定功能器件的能力。

2.4 合理灵活的考试机制探索

历年的考核方法教师沿用了期末结合平时成绩的形式, 期中成绩占30%, 期末成绩占70%。从历年的教学经验来看, 这种考核机制存在严重的弊端。许多学生为了能拿到高的平时分, 相互抄袭现象非常严重, 但是老师在认定抄袭上相当困难, 所以不能单纯从作业情况来评定一个学生的平时成绩。很多学生平时不认真预习, 上课不认真听讲, 课后不认真复习, 为了应付期末考试, 到考前临时抱佛脚, 把过多的时间和精力放在套题和猜题上。集中考前几天时间把历年试卷看下, 有的甚至直接背下答案。这样的话, 这门课的学习以及教学目的并未真正达到。而且这种考试机制下, 会导致老师在教学过程中想到的只是怎么提高学生的期末成绩, 素质教育已抛到脑后。基于上述情况, 教师改变这种传统的考核机制, 结合多种考核形式, 综合评定学生, 具体方案如下:扩到平时成绩的比例, 可适当扩到50%, 平时成绩包括平时作业、课堂测验、设计作业以及附加分。不单纯的以作业情况计算平时成绩, 而是在教学过程中, 随机的进行课堂测验, 当场交, 将每次测验成绩计入平时分;在结束这门课程之后, 学生利用所学知识对某个实际数字电路进行分析或者设计某个数字电路, 以大作业的形式上交, 并计入平时成绩;最后, 还可以在课堂练习的时候, 给优先得到正确结果的学生相应奖励, 比如平时分加5分。在期末考试出卷上, 可以邀请外校相关学科的老师出卷, 这样避免每年试卷题目都相似, 也遏制学生背题、猜题的想法。

3 结语

针对数字电路与逻辑设计课程进行教学改革, 将逐步展开对学生的学习情况、知识背景、教授内容的研究和探索, 积累一定的感性认知和实践经验;其次, 查阅较多数字电路实际案例并向学生演示, 大大提高学生的学习热情;最后, 在课程快结束的时候, 开展课程设计环节, 提高学生应用所学知识解决实际问题的能力, 注重理论与实践相结合。通过数字电路和系统设计课程教学内容及方法的探索和改进, 进一步提高教学质量与实现教学目标。

摘要：文章针对数字电路与逻辑设计课程进行教学改革, 从了解学生心理与学习状态入手, 充分利用现有网络资料和科研成果, 借鉴国内外高校相关学科领域、相关专业课程先进的教学模式, 引入课程设计环节, 着重培养学生综合运用所学理论知识分析和设计具体数字电路的能力;同时充分结合自身及相关领域的科研动态, 将最新科研成果与课堂教学紧密结合起来, 对该课程的教学模式和教学手段进行有益而较为深入的探索。

关键词：数字电路与逻辑设计,教学方法,教学质量

参考文献

[1]黄丽亚, 杨恒新, 朱莉娟.数字电路与系统设计[M].北京:人民邮电出版社, 2015.

[2]王红玉, 朱敏.浅谈《数字电路与逻辑设计》教学改革[J].科技资讯, 2009 (11) :172-173.

[3]谢丽.《数字电路与逻辑设计》教学改革实践[J].吉林省教育学院学报, 2012 (2) :71-72.

[4]白静, 张雪英.《数字电路逻辑设计》课程的教学实践研究[J].电子电气教学学报, 2007 (29) :69-71.

[5]周艳.《数字电路逻辑设计》课程教学实践与探索[J].电脑与电信, 2007.

[6]梁向红, 何宝祥.在“数字电路逻辑设计”教学中培养学生能力[J].中国电力教育, 2011 (10) :69-70.

数字电路与逻辑设计 篇8

1 DSP的开发应用

1) DSP处理器增加了累加器寄存器可以专门处理多个乘积的和, 运用的MAC指令其采用的结构可以将存储空间分为存储程序和数据, 实现单周期内的指令。可以把数据和指令直接连接到中央处理器。同时可以实现定点计算, 使程序的存储增大。目前我国推出的3G、4G通信都离不开DSP技术, 较其他智能芯片在信号处理方面更有优势, 采用的数字滤波, 微处理器、累加器等有良好的特性。其运算速度和信号处理速度也非常好, 可以自由的高效工作。

2) DSP要在每个指令周期内完成多项操作, 一般要进行信号滤波、频率到了一个区域进行交换、信号相互交汇以及信号的比较, 采用的哈佛结构, 比较方便的访问数据, 单周期内多项硬件操作, 也可同时进行多项操作。应用于无线电波, 无线电流的增大和芯片增大, 实现限时编程。DSP技术也广泛应用于GPS全球导航系统, 在对导航接收的数据分析方面, DSP芯片发挥了主要作用, 对复杂的数字信息进行准确的分析, 也可扩展系统的内存, 便捷有效。DSP技术在生活生产中各个领域应用非常多, 今年来, 软件和硬件开发在不断的完善, 运算的准确度也在不断的提高, 采用的语言编程近年来完善了许多, 通用的函数和各种算法程序简便可行。其灵活性也得到提高, 支持运算器和程序存储器, 数据格式也在不断的革新, 数字的灵活性近年来不断完善, DSP的成本, 体积, 重量越来越完善, 支持的数据也越来越多, 产品的开发近年来得到明显提高。

2 DSP与电路设计研究

1) 以计算机系统为例, 计算机一共有124个芯片, 采用的是分组传输信息的方式, 而且必须有一个配置来提供相应的计算机信息, 这种适配器为电脑主机CPU和分支系统提供了联系, 其借口比较灵活, 其电路采用的是高压供电, 采用的是集成芯片。DSP芯片实行低电压缓冲串联供电, 集成电压转换器, 设计了其电源和转换, 以及一块额定电压的DSP外部存储器, 限制信号输出和数据传输的电压总线, 使电流保持在稳定状态, 控制PCI主机的电流。避免产生过大的电压, 数字信号处理器采用的智能芯片, 满足单一的电源有效的供电要求。独立设计了主板读写方式, 在传输信息时进行复位, DSP持有自动复位功能, 可以自动复位活着手动复位, 也可以检测主机电路板的状态, 更好的驱动主机的读写信息操作编写PCI的windows的程序驱动, 制作电路, 极大的对应用程序进行编写, 了解计算机的总体结构, 明确DSP的主体作用是对传输的数据信息进行分析。

2) DSP芯片集采集、分析、存储信息等功能为一体, 正在不断的改进, 向智能化、集成化发展, 并且努力降到最低成本, 处理一般的通用信号, 卷积, FFT、电磁波分析, 自动过滤波形, 进行波形的分析;智能信号分析、3G通信、移动电话、传真、视频通信、噪声取消以及数据压缩、图形二维码处理、文字语言合成、语言识别编码处理合成等语音方面的成就;机械、发动机、声音控制、影像控制、自动驾驶等科学技术方面的成就;航空器械测量、函数数据、导航数据采集、数字电视、玩具、数据应答机等方面的成就等。

数字信号处理器的核心就是DSP, 其循环采用的高科技软件, 可以较好的实现数据循环, 不用检查机器的数量, 使用的软件方便可行, 十分注意数字的精确, 同时价格也方便, 在电路设计方面更是非常简单可行, 在计算机的主要系统中发挥着非常重要的作用, 是电脑的主要芯片之一, 完成对计算机数据的高效准确分析, 计算机的兼容系统上运用次芯片可以较好的发挥最大作用, 操作程序简便可行, 也有较高的可靠性, 不用担心数据的丢失和遗漏。完成了计算机电路的研究和应用编程的编写, 丰富了电路方面的经验。

3 总结

数字信息技术和我们的生活息息相关, 通过对这项技术的研究和电路设计, 掌握了许多知识, 发掘了数字信息处理器中其主要芯片DSP的硬件功能、软件功能, 了解了其对计算机PCI的最主要的作用, 及其的重要性, 设计了完整的电路, 研究和经验更加深入的了解。DSP芯片现在发展的越来越快, 这种新型的芯片也在不断的被推出, 其功能和技术也在不断的完善, 满足了人们生活的需要, 在各个领域也在被广泛的应用, 尤其在科研航空方面的作用非常巨大, 其传输信号的高效准确, 成本的降低会使应用方面大大增多。在科学技术方面的发展空间也非常巨大, 研究人员正在不断尝试完善数字信息处理技术, 使数字信息处理器更加的实用。充分实现耗能最小, 重量最轻, 却可以精度最大, 数据分析可靠性最强, 信息分析准确度最大, 不断完善数据信息分析器。相信以后DSP芯片的发展应用越来越普遍, 影响力越来越大, 发展空间越来越大, 使其真正的改变人们的生活。

摘要：数字信号处理, 顾名思义, 就是将信号用数字的形式表现并进行处理的一项科学技术, 主要作用是对信号的一个准确处理, 已经渗透到社会经济、政治、国防等多个领域, 使信号处理技术跳跃到一个全新的领域, 数字信号处理器也成为信号处理的关键和核心。其最主要的是DSP芯片, 可以对数字信号进行有效的处理, 使数字信号技术不断提高。但是我国在DSP方面的人才却不是特别多。本文对数字信号处理器性能和电路设计进行了深入研究和分析。

关键词：DSP芯片,数字信号处理,电路设计

参考文献

[1]陈建平, 陆建新, 李蕴华.快速傅立叶变换在数字信号处理器上的实现研究[J].南通工学院学报, 2001.

[2]鲁挺, 赵争鸣, 张颖超, 袁立强.基于双DSP的电力电子变换器通用控制平台[J].清华大学学报 (自然科学版) 网络.预览, 2008.

[3]张爱华.基于DSP的语音采集与处理系统的设计与实现[J].中原工学院学报, 2009.

[4]石世忠.高级数字信号处理器及其在图象领域中的应用[J].滁州师专学报, 1999.

数字电路与逻辑设计 篇9

L O G O!是西门子公司生产的通用可编程逻辑控制模块,主要是用来替代传统的继电器逻辑控制电路,以获得对工业现场设备和过程的集中控制,其内部集成各种控制功能,包括开关量的输入/输出、模拟量输入、通断延时控制、周定时器、加/减计数器、RS触发器、脉冲继电器、异步脉冲发生器、阈值触发器、多功能开关、文件/参数显示等[1]。由于LOGO!产品自身具有的功能及所提供的配套软件特点,文章提出了将LOGO!用于数字电路设计的观点:其自带的基本功能模块(GF)可建立任意组合逻辑电路;软件自带较为完善、简单形象仿真程序,非常适合组合逻辑电路仿真;特殊功能模块(SF)中有触发器、计数器和寄存器等,可以进行简单时序逻辑电路设计及分析。本文主要讲述用LOGO!编程软件来设计与仿真典型数字电路,达到了电路设计简便、仿真形象清楚的预期效果。

2 组合逻辑电路设计与仿真

设计一个满足下列要求的组合逻辑电路:有一个车间,有红、黄两个故障指示灯用来表示3台设备的工作情况。如一台设备出现故障,则黄灯亮;如两台设备出现故障,则红灯亮;如三台设备同时出现故障时,则红灯和黄灯都亮[2]。

2.1 电路真值表和逻辑表达式

设三台设备的工作情况分别用三个输入信号I3、I2、I1表示,数字0代表无故障,数字1代表有故障;红、黄两个故障指示灯分别用两个输出信号Q2、Q1表示,数字0代表灯不亮,数字1代表灯亮,根据题意,可列出真值表如表1所示。

经过化简,得到下列输出与输入的与非—与非表达式:

2.2 用LOGO!软件设计与绘制逻辑电路

L O G O!的硬件接线比较简单,本文不讨论,接线图略去,只介绍软件的应用。

首先进入SIEMENS LOGO!SOFT软件编程环境,LOGO!Soft Comfort随即打开FBD编辑器(或在工具/选项/编辑器下指定的默认编辑器),便可以在编程界面的新窗口中创建新电路程序。单击新建文件图标右侧的小箭头也可打开LAD或FBD编辑器。新建一个功能块图(FBD),利用其常量/连接器工具、基本功能块工具等,结合上述的逻辑表达式,再经过版面布局的调整、优化,相应地重新放置插入的块和线。即可得到如图1所示的组合逻辑电路图。

2.3 用LOGO!软件对逻辑电路进行仿真

LOGO!软件不需接具体的LOGO!产品,它提供了实验室仿真与验证功能,本电路仿真图如图2所示,仍在LOGO!图形编程环境下,通过工具选项:仿真启用,或按下仿真工具按钮即可对组合逻辑电路进行仿真分析并可用于观察和控制电路程序的行为。逻辑电路未进行仿真时,逻辑门轮廓及数据流呈黑色轮廓,如图1所示;仿真开始后,带颜色的指示可以识别连接线的“1”或“0”状态。从图2可直观地看出,传送“1”信号的连接线的默认颜色为红色。传送“0”信号的连接线的默认颜色为蓝色。在仿真区域内,输入信号以开关按键凹下或凸起指示1或0,输出信号以指示灯亮或灭代表1或0。如图2中所示,直观演示为I1=I2=I3=1(即三个开关按键均为凹下,三台设备均有故障),此时可见Q 1和Q2灯均亮,满足设计要求。由此可见,LOGO!软件可对逻辑电路进行直观地仿真,轻松完成对所设计电路程序的正确性的验证。

3 时序逻辑电路设计与仿真

设计一个满足下列要求的时序逻辑电路:要求每周一、三、五的18:00～23:59时间段内,1)按下启动命令后,能手动控制绿灯的亮熄;2)能自动控制绿灯定时闪烁(即先亮4秒后再熄4秒,如此反复);3)黄灯在红灯亮延时2秒后才亮。

3.1 用LOGO!软件设计与绘制时序逻辑电路

分析上述电路要求,只有三个输入量信号,故LOGO!的硬件接线比较简单,接线图略去,只介绍软件的应用。该电路主要用到L O G O!软件中的特殊功能模块(S F)中的异步脉冲发生器、锁存继电器、脉冲继电器、接通延时定时器、周定时器等。

进入L O G O!软件编程环境,新建一个功能块图(FBD),利用其常量/连接器工具、特殊功能模块(SF)等,再经过版面布局的调整、优化即可得到满足设计要求的如图3所示的时序逻辑电路及参数设置图。

3.2 用LOGO!软件对时序逻辑电路进行仿真

仍在LOGO!图形编程环境下,可对时序逻辑电路进行仿真分析,仿真方法与步骤基本同组合逻辑电路,不再赘述,经过仿真验证,完全符合设计要求。电路仿真图,如图4所示。

4 结束语

可见,利用LOGO!对数字电子技术电路进行模拟设计与仿真,比较简单实用、仿真结果形象清楚,相信L O G O!软件在数字电路中的应用会越来越广泛深入。

摘要：由于LOGO!产品自身具有的功能及所提供的配套软件特点,文章提出了将LOGO!用于数字电路设计的观点,进一步拓展了LOGO!的使用范围,也使数字电子技术电路的设计更为简便、仿真更为直观。

关键词：LOGO!,数字电路设计,仿真

参考文献

[1]LOGO!手册[Z].SIEMENS,2003.6.

数字电路与逻辑设计 篇10

数字电路是现代电子系统的必要组成部分, 从一般的数字逻辑电路、微处理器控制电路、到复杂的信号处理系统, 无不留下数字电路的身影, 因此掌握数字电路分析、设计方法和测试方法是电子信息类专业的基本要求。

1、对数字概念的建立是该门课程的重要基础。

数字电路是真正接触数字逻辑、数字概念的第一门课, 这部分概念的掌握与否, 直接影响到后续课程的学习, 比如:微机原理、单片机原理、数字信号处理和EDA等。

(1) 逻辑量概念和逻辑运算是数字电路的基础, 逻辑量是用来表示事件是否发生的物理量, 在具体电路实现上用高低电平来表示逻辑量0和1。逻辑关系表示了事件之间的因果关系, 在具体电路方面用各种门电路来实现。

(2) 编码方法、二进制概念、算术运算是数字逻辑的具体应用。用多位有序逻辑量排列来表示不同的符号和不同的数就形成了编码, 其中二进制是表示数的一种常用方法, 这时的0和1也变成了数, 但是其运算电路实现仍然是用逻辑电路来实现的。

比如一位全加器就是一个典型的二进制运算器, 其运算规则是按照二进制运算进行的, 每个变量的值, 代表真实的二进制数0和1, 但是其实现电路有时按照逻辑电路来实现的。

假设一位全加器的输入信号两个加数分别为Ai, Bi与低位进位Ci-1, 输出信号分别为和Si与进位Ci, 则得到真值表如下。

由上述逻辑表达式就可以得到一位二进制全加法器, 如果多个这样的二进制全加器就可以实现多位二进制加法器, 实现法运算。

2、组合逻辑电路和时序逻辑电路的分析和设计是数字电路教学的主要内容

组合逻辑电路的分析和设计主要包括各种门电路和一些常用组合逻辑电路, 这部分内容是逻辑运算关系的具体实现, 也是一些常用小规模集成电路原理理解和应用的具体实现, 特别是译码器74LS138和数据选择器74LS151的理解和应用。

时序逻辑电路的分析和设计主要包括触发器原理介绍、由触发器构成的时序电路和中小规模集成电路的应用, 这部分内容是数字电路教学的主要内容, 特别是用时序电路来解决具体应用问题时, 如何把具体问题转换成电路设计问题时一大难点。其中两个重要的集成电路模块是移位寄存器74LS194和异步复位十六进制计数器74LS161。

组合逻辑电路和时序逻辑电路是按照电路中有无触发器来区分的两种电路形式, 实际时序逻辑电路中往往肯定包含组合电路, 按照一定的分析和设计思路, 就可以顺利完成电路的分析和设计。

图一是用译码器和数据选择器分别实现全加器的电路图, 我们在输入端用拨动开关来表述不同的输入信号, 在输出端用发光二级管来表示输出结果, 这样非常直观, 利于同学们的理解。

3、积极改进教学内容, 注重应用技能的培养

数字电子技术的发展、电子设计手段的进步已经发生了巨大的变化, 但是我们教材的主要内容和20多年前没有大的变化, 强调数字技术的基础性, 在门电路、集成电路方面花了很多的篇章, 这也是现在同学们学习时比较难掌握的部分, 但是这一部分也是绝大部分同学今后很少用到的部分。另外一方面, 现代设计所需要的CPLD、FPGA知识和HDL语言没有介绍或介绍不够。因此, 我们在教学中, 弱化门电路和集成电路的教学, 强调集成电路的功能和接口条件, 在介绍集成电路芯片的同时, 介绍其Verilog HDL描述。这样对照硬件和软件进行学习, 相互印证, 能够得到比较好的效果。这种学习方法, 可以适应硬件设计的软件化设计趋势。

4、积极改进理论和实验教学方法, 加强动手能力的培养

在数字电路教学中多讲解各种实用电路的设计和实验, 可以提高课程教学的效果, 帮助同学们理解数字电路理论教学内容, 增强同学们感官认识和动手能力。现在数字电路实验特别是多个集成电路芯片的实验因为接线问题, 常常影响同学们的实验效果, 甚至得不到所需要的结论。另外硬件实验要花费较多的时间资源和硬件资源, 并且以后的工作需要更多的是软件仿真工作, 因此仿真工作是很多设计过程中不可或缺的一个重要环节。因此在教学过程中我们要求学生掌握Multisim仿真软件。通过老师演示, 学生自己仿真, 花时间少, 可以充分发挥自己的想象。

Mutilsim软件具有非常强大的功能, 不仅可以满足数字电路的仿真还可以满足模拟电路的仿真要求, 系统提供了大量的信号源和测试设备, 使系统的运行看起来非常逼真。系统还可以实现硬件描述语言编程的仿真, 还可以进行CPU软件编程程序的仿真, 因此建议同学们掌握Mutilsim软件的使用。 (如图2)

图2是60进制计数器的电路, 图中不仅包含由两个74LS161组成的60进制计数器, 还包含了两个数码管驱动电路和两个7段数码管。这样通过仿真软件实现具有下列优点:

(1) 可以方便地修改60进制计数器的各种设计方法, 只需简单修改就可以实现同步计数电路、异步计数电路、同步置零、异步清零等计数器控制策略;

(2) 可以方便地实现其他进制的计数器, 如果采用74LS160电路可以更简单;

(3) 进一步理解数码管驱动电路的原理和使用方法。

(4) 进一步理解数码管的模块的连接方法。

本文针对数字电路课程教学中的数字电路概念、教学内容和教学方法等问题做了比较具体的分析, 并用具体实例进行了说明。

摘要：本文讨论了数字电路教学中存在的典型问题, 包括如何建立数字电路概念的问题、教学内容选择的问题、课堂教学方法和实验教学方法改进的问题, 提出了解决这些问题的方法, 实践表明, 本文所提出的方法是可行的、有效的。

关键词：数字电路,教学,课堂教学,实验教学

参考文献

[1]谢剑斌, 李沛秦等.在“数字电子技术”教学中培养学生创新能力.电气电子教学学报, Vol.32, No.6, 2010.12.

[2]张振亚.数字电路教改探讨.西南民族大学学报.自然科学版第37卷5, 2011.5.

[3]宋伟, 朱幼莲.“数字电路”课程设计教学改革探索.江苏技术师范学院学报Vol.17, No.8, 2011.8.

[4]高玲, 赵鹏.Multisim软件在数字电路教学中的应用.办公自动化杂志, 2011.8.

数字电路与逻辑设计 篇11

【关键词】测频；频率计；电路设计

1.相关理论概述

数字频率计采用数字电路制作成以十进制码来现实被测信号频率，对于周期性变化的信号频率能够实现有效的测量的一种仪器。它是教学、科研等工作中的基础测量仪器，在模拟电路和数字电路实验中有着重要的作用，其能够直接读出信号源所产生的不同频率范围的信号将会对实验产生很大的影响。频率计主要用在正弦波、矩形波等周期性信号频率值的测量等，它的拓展功能能够实现对信号周期及其脉冲宽度的测量，引起对信号源的接受敏捷度使得其称为试验箱中的重要组成部分。

信号频率测量方法按照工作原理可以分为无源测量、比较测量、示波测量及技术等测量方法。其中最常见的测量方法是电子计数器，在该种技术下，频率计实现单位时间内被测信号脉冲数的直接计数，并将其频率值以数字的形式显示。实现了对不同频率、精确度的测频需求，保障了测量结果的精确度和速度。

2.整形电路的设计

整形电路就像把模拟的信号转换成为二值信号，也就是使其成为只有高电平和低电平的离散信号。在电路设计时我们可以将电压比较器用作模拟电路及数字电路的接口电路，通过其把非矩形信号转换成矩形信号。在选择比较器时，我们要充分考虑影响信号接收和转换功能的各种因素。下图为其整体设计结构图：

首先，是信号传播可能存在的延迟及时时间。信号传播的延迟时间是比较器选择时所要考虑的重要参数，这种时间的延迟有当信号通过元器件时所产生的传输时间上的延迟和信号上升及下降的时间延迟，只有将延迟的时间降低到最小才能有效的缩短信号处理的时间。

其次，要充分考虑电源电压对比较器的影响。就传统而言，比较器一般需要正负 15 伏的双电源来进行供电或者需要达到36 伏的单电源进行供电，这种传统的比较器在一些工业控制中仍有使用的空间和发展前途但以不适应发展的主流。现在多数的比较器需要在限定的电压条件下进行工作，即在电池电压所能够运行的单电源单位内进行工作，因此对其提出了低电流和小封装等当面的要求，并且在实际的应用中比较器还应该具备一定的关断的功能。当具备上述条件是，比较器才能够在试验箱中得到有效的利用，保证频率计在不同电源电压条件下的正常工作。

再次，充分考虑功耗对比机器的影响。功耗的大小直接影响比较器使用寿命和工作效果，功耗越低时其比较器的耗损相对较低，使用使用寿命得到延长，然而功耗由于器件的运作速度相关，功耗降低的同时可能带来运作速度的降低，因此，在比较器选择时，充分考虑功耗与元器件寿命及其运作速度的关系，寻得一种最优组合。

最后，不可忽视门限电压对比较器的影响。外围器件的设置可以用来实现对门限电大的测量，门限电压的大小与电路抗干扰能力呈现一种正比例的关系但与其敏感度成反比例关系。当我们通过对门限电压的测量并通过一定的公式计算，根据实际工作的需要来确定门限电压的具体值。

当我们充分考虑上述影响因素时，便会有针对性的选择相应的新品用于单元电路的设计，从而实现信号在电路中的顺利传输，避免芯片烧坏等现象的发生。

3.计数电路的设计

实现对信号的整形后我们便要关注一些低频信号由于其上升速度等原因可能产生的计数影响，因此在电路设计时应该根据信号的特点来完善计数电路的设计。低频信号上升缓慢或者高频信号叠加于其中时会使得计数电路将该种抖动作为输入脉冲予以计数，从而产生计数上的误差。避免该种现象的发生，我们可以通过低通滤波器的使用来处理低频信号传输中可能产生的抖动，并经过滤波器滤除叠加的高频信号。而反相器的使用可以实现在滤波前把高频信号和低频信号予以分开，即仅使低频信号经过反相器实现滤波得到比较规则的矩形信号而高频信号则不经过该过程。经滤波后的矩形信号输入到单片机中，在单片机选择时，低电压、高性能是我们考虑的重要方面，同时还要选择体积较小功能相对较强的单片器，实现迅速有效的技术。单片机计数器的精确度和终端结构的类型都会影响计数结果，通过精密比较器的植入和振荡器电路的设置，实现频率计的精度和存储等方面的要求。在单片机选择时还应该考虑技术进步革新对于存储器程序的选择和更新的可能，并且考虑单片机大小对于整个电路系统的影响，保证程序写入的便利性。下图为其计数模块设计图：

此外，对于计数电路的设计还要考虑信号频率高低的不同对计数器可能产生的影响，实现单片机对不同信号频率进行分频处理。经过整形后的信号进入选定规格的反相器后，对不同频级的信号进行分级处理，单片机频率自动分辨处理能力的选择能够有效的降低一些频级信号的分辨和处理，保证计数器工作的效率和速度。同时计数器的显示值的大小根据信号的频值进行实现随机变动，实现对不分频信号、高频机低频信号的有效计数。

4.显示电路的设计

显示电路是数字频率计电路设计的重要组成部分，它负责将整形电路及计数电路处理的数据显示出来。在该电路设计时我们要考虑的因素便是显示材料的选择及数据显示的方式。LED 数码管的类型会对数据的现实产生一定的影响，而该种材质的数据显示方式又分为动态和静态两种。就两种现实方式的优缺点而言，静态现实具备较高的亮度，为我们及时准确的读取数值提供了视觉便利，且其接口编程相对容易，但是该种显示方式会占用较多的口线，显示的位数直接关系到锁存器的数量，这直接带来所用器件数量繁多和连线的庞杂 ；而动态显示相交而言能够避免上述一些缺点。在动态显示使用时，先确定未选实现选定未选的段码的显示，经过一定的延时再实现对下一选定为送段码显示，并依此循环。下图为其显示模块图：

其具体的工作流程可以解释为，单片机中不同的构建作为译码器实现信号的输入，由译码器的输出来确定数码管的选择位。将每个数码管的公共端与一个接有高电平的 PNP 三极管的集电极相连，同时将三极管的基极和译码器的输出端相连接，这样可以通过对软件编程来设置单片机中的不用位置构建，从而设计译码器的输入端，其输出端设为低电平且只设一位，从而使与其连接的三界关处于一种饱和的状态，实现对计数器数据的动态显示。实现显示器电路中各元件的有机连接后，还要注重送段码的相关问题，使得相应位数的送段码可以通过一定串行口在数码管上进行显示。

5.结束语

除上述电路设计外，电子频率计的设计还要注重电源、滤波等电路的设计，只有将各种影响其工作的单元电路的设计不断的精细化和完善时，才能有效的保证其工作的效率和在实验和工业中的使用效果。

【参考文献】

[1]沈亚钧.基于单片机的数字频率计设计[J].山西电子技术，2012（05）.

[2]杨帆.数字频率计的设计与实现[J].科技广场，2011（09）.

[3]武卫华，郑诗程.基于SoPC的嵌入式数字频率计设计与实现[J].电子测量与仪器学报，2010（02）.

数字电路与逻辑设计 篇12

在信息化、网络化时代,通信已经成为人们日常生活的一部分,对通信系统功能要求的不断提高,极大地推动了通信技术和通信器件的发展。QDPSK(四相相对相位调控)作为一种宽带和功率相对高效、低误差率的相对相位调制技术,被广泛用于卫星通信、蜂窝电话等通信系统中。FPGA(现场可编程门阵列)是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,理论上可以完成任何数字电路的设计,其自带丰富的数字电路功能模块,可无限次重复编程,已经成为各种数字系统最重要的硬件载体。因此,结合QDPSK与FPGA的特点在FPGA上实现QDPSK通信,能省去环形滤波器、VCO等硬件电路,设计更为方便灵活,日益成为通信系统一种主流的设计方法。

2 QDPSK基本原理[1,2]

多进制数字相位调制(MPSK)又称多相制,是利用载波的多种不同相位(或相位差)来表征数字信息的调制方式。记M种相位可用来表示K比特码元的2K种状态,则有M=2K。假定K比特码元的持续时间仍为Ts,则M相的调制波可表示为:

式中φk为受调相位,可以有M种不同取值;ak=cosφk;bk=cosφk。

可见,多相调制的波形可看作是对两个正交载波进行多电平双边带调制所得信号之和。多相制中使用最广发的是四相制和八相制,即M=4或8。四相制可以分为四相绝对移相键控(QPSK或4PSK)和四相相对移相键控(QDPSK)。

QPSK利用载波的四种不同相位来表征数字信息。每一位载波相位代表两个比特信息,故每个四进制码元又被称为双比特码元。QPSK信号产生可分为调相法和相位选择法,常用的相位选择法,相位选择法框图如图1所示。

QDPSK(四进制相对移相调制)是一种宽带和功率相对高效率的信道调制技术,在自适应信道调制技术中得到了较多的应用。QDPSK是利用前后码元之间的相对相位变化来表示数字信息即将输入的绝对码变换成相对码,然后用相对码对载波进行绝对移相。此时的已调波形并不是原数字序列的调相信号波形,而是表示绝对码变换成相对码后的数字序列的调相信号波形。因此,QDPSK产生器仅在QPSK(四进制绝对移相调制)串并转换器后多加一个码变换器就可以实现。

3 调制电路设计[1,2,3,4,6,7]

3.1 全数字QDPSK调制的电路结构

基带信号经过加扰处理后,进行串并转换得到II、QQ两路并行信号,分别对II、QQ两路信号进行差分运算,再加到调制波产生模块上,与载波发生器产生的载波结合,最后得到调制信号。调制电路模块图如图2所示。

3.2 加扰算法

加扰的目的是抑制线路码中的长连“0”和长连“1”,防止串扰,使序列数据流变得随机化,变化更具丰富性,便于从线路信号中提取时钟信号。

扰码原理是以线性反馈移位寄存器理论作为基础的。以5级线性反馈移位寄存器为例,其扰码序列结构图如图2所示。输入输出序列关系式为:yn=xn⊕an-2⊕an-5,即寄存器部分数据与输入序列进行模3加运算,输出即为加扰后序列。

3.3 差分运算

差分运算也即把绝对码变换成相对码,用产生的相对码对载波进行绝对选项。其原理为当前输出为当前输入与前一位输出的模2加,即bk=ak⊕bk-1。差分运算原理如图4所示。

为避免两路信号在差分运算时产生毛刺,带来误码,考虑到II、QQ两路信号码元长度是前级时钟周期的两倍,编写程序时II、QQ两路的时钟采用相异的触发方式,即一路采用上升沿触发,另一路采用下降沿触发。

3.4 载波发生器

该模块用来产生四相载波,电路如图5所示。f0~f3分别对应0o、90o、180o和270o载波。

4 解调电路设计[1,2,4,5,6]

4.1 解调基本原理

解调主要有两种方式:一是相干正交解调(极性比较法),二是差分正交解调(相位比较法)。对于QDPSK信号多用第二种解调方法,其解调原理如图6所示。

根据差分正交解调原理,本全数字QDPSK解调基本思路是:在接收到的调制波中获取同步信息,把调制波与本地载波进行相位比较,按照调制波不同相位对应不同双比特码元的关系:0o~00、90o~01、180o~11、270o~10,分离出码元,得到II、QQ两路并行信号,然后进行差分解码,接着把两路信号通过并串转换合并成一路,最后通过解扰运算恢复出信号。解调系统功能模块图如图7所示。

4.2 解差分运算

解差分是差分运算的逆运算,也即有相对码变换成绝对码。记âk为输出,b̂k为输入,则关系表达式为:âk=b̂k⊕b̂k-1,当âk=ak时,表明差分和解差分为互逆运算。同样,为避免两路信号在差分运算时产生毛刺,编写程序时II、QQ两路的时钟采用相异的触发方式,同时配合差分运算时的触发方式,消除时延。

4.3 解扰运算

解扰是加扰运算的逆运算,记x̂n为解扰电路输出,ŷn为解扰电路输入,在关系表达式为:x̂n=ŷn⊕an-2⊕an-5。当x̂n=xn时,表明加扰和解扰是互逆运算。

5 Max PLus II仿真和FPGA验证[8,9]

前面章节对QDPSK全数字调制解调系统各关键功能模块算法进行了详细说明,其中由于串并转换、并串转换和四选一选择器由于较为简单没有特别阐述。依照前面的建模思想,所有功能模块采用Verilog硬件描述语言编程,最后搭建整个QDPSK系统。仿真时,编写了一个m序列的伪随机码产生程序作为信号源以方便仿真,仿真结果如图8所示。

其中,data_in为系统输入信号(伪随机码),data_out为系统经过调制解调后的输出信号。从仿真结果图上,除了输出信号在时间上有延时外,效果良好。下载到FPGA上时,增加了一个自动同步复位模块以方便调试,编译、布局布线、综合后通过示波器观察结果,效果良好。

6 结束语

多进制数字调制技术与FPGA相结合使得数字通信技术得到更广泛的应用,也是的通信技术系统的开发变得更方便、更简单。该文提出的全数字QDPSK调制与解调系统没有考虑调制、解调系统的同步问题,其仿真、硬件验证用的是同一个系统时钟,但是,该系统的关键模块的技术解决方案,对实际通信系统的开发具有一定的参考价值。

参考文献

[1]马海武,刘毓.通信原理[M].北京:北京邮电大学出版社,2004.

[2]樊昌信.通信原理[M].北京:国防工业出版社,2001.

[3]段吉海.基于CPLD/FPGA的数字通信建模与设计[M].北京:电子工业出版社,2004.

[4]王天权,冯全源,徐小文.基于状态机的OPSK全数字解调的实现[J].电路与系统学报,2010,15(4):18-21.

[5]朱玉颖,杨小华,姚远程.QPSK数字解调与FPGA的实现[J].通信技术,2010,43(7):61-63.

[6]曹蛟,周萧.基于FPGA的QPSK调制解调的系统仿真[J].科技资讯,2011,18:14-15.

[7]吴求应,赵秋明,莫玮.基于选相法的DOQPSK调制器设计[J].信息技术,2006(6):19-22.

[8]江国强.EDA技术与应用[M].北京:电子工业出版社,2004.