数模混合集成电路（通用5篇）
数模混合集成电路 篇1
0 引言
现代电子产品中, 许多PCB模块不再是单一的功能电路, 更多地出现了由数字电路和模拟电路混合构成的模块。数据由模拟电路接收采集取得, 而在数字电路中实现数字化的控制处理。所以一块PCB上同时出现的数字电路和模拟电路之间的电磁兼容 (EMC) 问题也就必然出现, 电磁干扰 (EMI) 成为了电路设计的难点。要更大程度地消除其影响, 电路板的抗干扰就显得十分重要。
印制板抗电磁干扰设计能提高线路本身的抗干扰能力, 减少电磁辐射, 从而保证电路系统工作的可靠性, 保证设备电磁兼容性。在印制板上直接采用抗EMI设计, 比在其他方面采取措施更具可靠性、稳定性、经济性。
1 干扰的产生
电路系统的EMI主要来源于电压的快速变化和信号回流。
模拟信号对噪声相对数字信号要更敏感, 因为模拟电路工作依靠连续变化的电压电流, 从电源和地线上传导的干扰都能影响其正常工作, 数字电路工作时对于设定好的逻辑电平进行高低的比较和检测, 具有一定抗干扰能力。在混合电路中数字信号相对于模拟信号是一种噪声源。数字电路工作时, 稳定的有效电压只有高低电平两种, 当数字器件输出电压变化时, 器件内部的开关管会产生开关电流。数字电路的速度越快, 开关时间也就越短, 当大规模数字电路有多个管脚同时发生电平变化时, 会在回路中产生电流尖峰信号。数字电路造成的这种电流扰动, 如果通过电路传导耦合到模拟电路中, 将会影响模拟电路的正常工作。
所以, 电压的快速变化是EMI产生的源头, 而信号回流的路径则是EMI产生的环境。由电源和地之间的阻抗和分布电感引起的EMI, 按照公式Er=IR和EL=L (di/dt) , 电流变化速率越快, 分布电感产生的感应电压就越大, 高速电路设计时, 由于时钟、信号等频率较高, 电流变化快, 所以di/dt较大, 由此而产生大范围的高频电流, 从而激励器件和线缆辐射, EMI问题就会更加明显。
2 混合电路PCB的抗干扰设计
传统设计将模拟电路和数字电路严格区分, 然而在高速数模混合电路中, 最好是采用多点接地, 使用大面积的电源和地平面, 以便为电源去耦提供低阻抗。而如何消除模拟信号和数字信号之间的干扰成了硬件设计的关键点之一。印制板设计时, 布局、布线、内电层分割的设计规则应作为基本设计准则加以应用。
2.1 印制板的布局
印制板相近传输线上的信号之间由于电磁场的相互耦合而发生串扰, 元器件的合理放置可以大大减小EMI问题。例如, 敏感器件应远离高增益放大器的输出;开关电源模块既要远离敏感器件, 又要远离高增益放大器电路;模拟电路和数字电路要分开放置, 避免出现交错;模数转换器件则要放置在模拟电路和数字电路分区的交界处。根据频率和类型分割PCB上的电路, 要仔细选择时钟电路的位置, 避免出现过长的时钟信号布线。通常的做法是按照信号流向安排各个功能模块, 使布局便于信号流通, 并尽可能保持信号方向一致。
2.2 印制板布线
在信号频率>10 MHz的情况下, 印制板上的布线、过孔、器件封装等都会引起不可忽略的分布电感和电容。当布线长度大于噪声频率相应波长的1/20时, 则会产生天线效应, 噪声会通过印制线向外辐射。信号线上的过孔会引起大约0.5pF的电容, 器件的封装材料本身也有可能引入大约2~6pF的电容, 这些小的分布参数在高速电路中的作用不容忽视。
PCB设计时, 电源、地的过孔应尽可能靠近器件的相应引脚, 加粗电源线和地线宽度能减少环路电阻, 同时应尽量使电源和地线走向和数据方向基本一致, 有助于增强抗干扰能力。采用较窄的印制线 (4~8 mil) 能增加高频阻尼和降低电容耦合。布线时要避免大的电流环路面积。采用多点接地使高频地阻抗更低。布线时应避免90°拐弯, 因为90°拐弯会增加电容并导致传输线特性阻抗发生变化。保持相邻线迹之间的间距大于线迹的宽度能使串扰最小。
2.3 电源平面层的分割
为了提高不同电源之间的隔离度, 使得数字部分的干扰尽可能少地传递到模拟信号部分, 必须进行电源平面的分割。但是不恰当的分割也会造成信号回流路径不完整, 影响数字信号的完整性。因此, 电源平面层分割的原则是, 要看分割后的信号回流路径是否被增大, 回流信号对其他信号的干扰是否会增大。如果有条件, 可以将电源平面分层设置, 因为电源分层, 出现信号跨平面层分割的情况会大大降低, 能有效提高信号质量。
综合以上3个方面, 在高速数模混合PCB实际设计当中, 应当遵从以下几个要点: (1) 将PCB区分为相对独立的模拟和数字部分; (2) 元器件布局时区分模拟和数字部分; (3) 只保留统一的地, 模拟电路和数字电路使用公共地平面; (4) 所有层中, 模拟信号在电路板模拟部分布线, 数字信号在数字部分布线, 电路中的电流环路应保持最小; (5) 电源线和地线应相互接近; (6) 布线尽量不跨越分割电源间的间隙, 如果不可避免地要跨分割电源布线, 那么尽量将信号线布在紧邻大面积地平面的走线层上。
3 设计实例
以某种信号处理板为例, 板子要安装两片模数转换芯片, 该器件本身同时有模拟电路和数字电路两部分, 分别使用模拟3.3V电源和数字3.3V电源, 对这两个器件的PCB设计采用了以下方法: (1) 首先是器件的布局, 模数转换器件尽可能靠近模拟信号在电路板边缘的输入插座, 与为其提供模拟电源的芯片一起组成一个模拟电路部分, 独立于其他数字器件摆放, 如图1所示。 (2) 地层的设计遵从一个地平面的原则, 将模拟地和数字地引脚全部连接到同一地平面, 引线要尽量的短。在数字器件和模拟信号线之间对地层进行了不闭合的隔离, 约束信号返回电流的流向, 避免模拟信号电流和数字信号电流相互影响。 (3) 在两个电源层分别分割模拟电源和数字电源, 将数字电源和模拟电源尽可能隔离, 如图2所示。 (4) 添加高频低电感陶瓷去耦电容, 去耦电容可以消除高频噪声, 容值的选择与噪声频率有关, 一般可以用C=1/F计算, 多数选用0.1μF或0.01μF的多层陶瓷电容, 大约5片以上需要加装一个钽电容作为蓄能电容。
4 设计效果及分析
以上述印制板为例, 经过上述设计, 模数转换器前端输入的采样时钟和模拟信号在实际使用时的信号传输基本没有受到数字信号的干扰, 达到了设计要求。
数模混合电路的PCB设计是一个较为复杂的过程, 器件布局布线和电源地平面层的处理都能影响到电路性能, 尽管这只是EMC设计中的一部分。通常采用以上抗干扰措施, 就能有效消除电路之间的电磁干扰。设计时遵从一定的规则, 就能使设计的PCB更好地达到使用要求。
摘要：数模混合电路PCB设计中, 如何消除电磁干扰是一个难题。印制板抗电磁干扰设计能提高线路本身的抗干扰能力, 减少电磁辐射, 从而保证电路系统工作的可靠性, 保证设备电磁兼容性。现通过对干扰源、干扰对象和干扰途径的分析, 依据PCB设计实例, 探讨了利用PCB设计抑制和消除干扰的方法。
关键词：数模混合电路,干扰,EMC
参考文献
[1]顾海洲, 马双武.PCB电磁兼容技术[M].北京:清华大学出版社, 2004.
[2]大卫A.韦斯顿.电磁兼容原理与应用[M].杨自佑, 王守三, 译.北京:机械工业出版社, 2002.
[3]ADI公司高速PCB布板指南[Z].
[4]北京瑞特电子技术公司.电磁兼容与电磁干扰抑制技术[Z], 1996.
数模混合集成电路 篇2
作为各种元器件的支撑和互连的PCB正朝着小型、高速、高密度的方向不断攀升[1]。集成了高速数字电路、模拟小信号电路、A/D或D/A转换电路、电源等的数模混合PCB的应用日益广泛。混合PCB设计中的EMI问题越来越突出, 现代数模混合PCB的设计正面临着新的挑战。为了缩减开发周期和开发成本, 需要采取新的设计方法和手段来解决EMI问题。
本研究从干扰源头和干扰路径来解决PCB中EMI问题, 并给出混合电路PCB设计规则和方法。
1 数模混合PCB中EMI产生的原因
EMI产生的三要素为电磁干扰源、干扰途径、敏感部件。正确辨别PCB中EMI三要素是进行数模混合PCB设计的基础。
1.1干扰源
数模混合PCB中的干扰源主要由数字电路部分产生:
(1) ΔI噪声。高速逻辑电路状态切换时, 电源和地上的电流发生突变, 产生ΔI噪声电流。由于电源线和地线存在一定的引线电感, ΔI噪声电流会在电源和地上产生尖峰电压, 即ΔI噪声电压。
(2) 高速数字信号的高频分量, 主要为时钟和数据等周期信号。在EMI频率范围内, 关心更多的是信号的高阶谐波 (常取10倍频程) [2]。
(3) 由于不对称因素 (如串扰、驱动器错位、线长偏差及不对称负载等) 使差分信号转化成共模信号[3], 共模电流在PCB上寻找任何低阻抗返回路径, 容易产生EMI问题。
(4) PCB电源/地谐振[4]:由电源/地形状、介质厚度、介电常数、去耦电容决定。根据波动理论, 当外界激励频率与结构固有谐振频率一致时, 结构上产生最大振幅。PCB典型的激励源包括电源/地引入的传导干扰、高速IC开关噪声等。谐振增加辐射强度, 因为它会让辐射器更有效率。
1.2干扰途径
(1) 传导干扰[5], 属频率较低的部分 (低于30 MHz) , PCB中主要有共地阻抗耦合及共源阻抗耦合两种。共地平面阻抗耦合模型如图1所示, 其中US1为干扰源电压、US2为敏感电路信号电压, 干扰源与敏感电路间有公共地阻抗ZG。
不考虑I2作用时:
UG=ZGUS1/ (RS1+RL1+ZG) (1)
由于:
RS1+RL1≫ZG
所以:
UG≈ZGUS1/ (RS1+RL1) (2)
UG在R12上形成的干扰电压Un为:
Un=ZGRL2US1/ (RS1+RL1) (RS2+RL2) (3)
可见, 敏感电路负载RL2上的干扰电压Un是干扰源US1、公共地阻抗ZG、负载RL2的函数。同理, 不同电路或芯片的电流通过公共电源阻抗时, 在敏感电路上一样会产生干扰电压。
(2) 感应干扰, 分为电场耦合与磁场耦合。在高频段, PCB走线分布参数的影响不可忽略, 需要按分布参数理论来考虑。电场耦合强度取决于干扰源频率、强度及两走线或者平面之间的互容。电场耦合可用连接在受扰线上的电流源Icm来模拟:
干扰线与受扰线之间的高频电场耦合模型如图2 (a) 所示。
磁场耦合强弱取决于干扰源频率、强度及两走线或者平面之间的互感等因素。磁场耦合可用受扰线上的感应电压源VLm来模拟:
干扰线与受扰线之间的高频磁场耦合模型如图2 (b) 所示。
由参考文献[3]可知, 上述两个耦合模型产生的近端噪声为:
远端噪声为:
式中 Vinput—传输线输入端电压;CM和LM—两走线之间互容和互感;L和C—走线的单位长度电感和电容;X—两走线的耦合长度;Tr—干扰信号的上升沿时间。
(3) 辐射干扰, 属于频率较高部分的耦合 (高于30 MHz) 。根据Maxwell方程, 短单极天线的辐射场为:
Hϕ= (Idlejkr/4πr) (jk+1/r) sin θ (8)
Eγ= (-jIdl/2πωε) (e-jkr/r2) (jk+1/r) cos θ (9)
Eθ= (-jIdl/4πωε) (e-jkr/γr) [-k2+ (jk/r) +1/r2]sin θ (10)
式中 φ、γ、θ—球坐标;I—天线电流;dl—短单极天线长度;r—天线至场点的距离;ω—角频率;ε—空气介电常数;k=2π/λ。
当r≪λ, 为近场, H正比于1/r2, E正比于1/r3, 波阻抗|Z|=|-jZ0 (λ/2πr) |≫Z0 (Z0为自由空间波阻抗) , 为容性阻抗, 与1/r成正比。单极天线为高电压、小电流、高阻抗源。当r≫λ时, 为远场, E与H都正比于1/r, 波阻抗Z=377 Ω。
对于小环天线, E正比于1/r2, H正比于1/r3, 波阻抗Z=jZ02πr/λ, 为感性低阻抗, 与r成正比。小环天线的近场以磁场为主。小环天线为低电压、大电流、低阻抗源。其远场与单极天线相同, H和E都正比于1/r, 波阻抗Z=377 Ω。
1.3敏感部件
敏感部件为模拟电路, 包括传感器、接收器、低噪声放大器等噪声敏感器件和电路。
2 数模混合电路PCB设计原则
控制EMI的关键, 是降低电源地平面谐振和电路回流路径阻抗, 正确放置旁路和去耦电容。
2.1器件布局
(1) 根据电路原理把PCB分为数字区域和模拟区域, 避免数字器件与模拟器件交叉放置。在每个区域按照电源电压/电流大小、速度快慢进行分组。A/D、D/A转换器跨分区放置。
(2) 合理放置高速IC的去耦电容以减小ΔI噪声, 控制EMI干扰源头。所有高速IC的本地去耦电容应该尽量靠近IC的电源管脚。如果使用两个数量级不等的本地去耦电容, 应把较小容值的电容更靠近IC, 以提高瞬间电流补偿速度。PCB的整体去耦电容紧靠外接电源线和地线放置。
2.2高速数字电路部分
减小信号的反射和串扰的措施主要有:
(1) 增加高速信号线之间的间距。对于时钟信号电路布线, 其边对边的距离 (S) 至少为布线高度 (H) 的3倍, 即S/H≥3;对于数据电路布线, 其S/H≥1。尽量减小耦合长度, 把敏感信号线布成带状线以减小远端串扰。
(2) 保持信号在整个路径中感受到的瞬态阻抗不变。对于时钟线和高频信号线要根据其特性阻抗要求考虑线宽, 做到阻抗匹配。如果有大量信号线切换参考平面, 须注意这些过孔在参考层上的分布不要形成开槽, 以免切断信号返回路径。
(3) 高速信号线换层走线时, 如果它们的参考平面具有相同电压, 则尽量将信号线过孔与返回路径过孔放置在一起;如果它们的参考平面具有不同电压, 应在信号过孔旁就近放置ESL小的去耦电容。
(4) 确保高速信号线的参考层为完整平面。比如, 对于一个T-G-S1-S2-P-B的六层板 (T为顶层走线层, G为地平面层, S1、S2为内层信号走线层, P为分割电源平面层, B为底层走线层) , 高速信号最好走在T和S1层, 不要走在S2和B层。
(5) 尽量保持差分线等长和等间距, 减小不对称性。
2.3隔离
分割地平面以减小共地阻抗耦合。在PCB中, 将地平面划分成不同的区域, 如模拟小信号地、功率地、数字地、I/O接口地等, 从而使各电路的返回电流只从各自的地参考平面上返回, 两个地在一处通过铜箔、0 Ω电阻或磁阻相连。并且当有信号线需要跨分割走线时, 从两地的桥接处布线通过, 避免由于地参考平面不连续而增加信号的反射和串扰。同时, 数字电源与模拟电源的分割要与其对应的参考平面保持一致, 避免模数电源的噪声耦合。对于A/D或者D/A的数字地和模拟地, 也采用类似的原则, 只需在器件下面把两个地桥接起来。
2.4减小电流环路面积
单/两层板中, 电源、地通常都是以布线方式走线。要保持电源环路面积和信号电流环路面积最小, 应使电源和地、信号和地成对走线, 以降低辐射。对低频电路, 地应尽量采用单点并联接地;高频电路宜采用多点串联接地。
3 工程实践
为提高实践中设计的成功率, 笔者采用PCB设计原则和仿真相结合的方法。电路包括传感器电路、小信号放大电路、A/D转换器、FPGA和DSP数据处理和控制IC、功率输出电路等。仿真工具为Ansoft的SIwave, 这是一款针对PCB整板级的全波电磁场分析工具。在混合电路PCB设计中, SIwave主要作用为[6,7]:
(1) 计算谐振模式:SIwave通过求解齐次Maxwell方程得到电源和地平面之间2D谐振模式, 分析PCB固有结构和RLC分布参数引起的可能发生的风险。
(2) 计算S/Y/Z参数:计算已定义网络的S参数, 然后通过节点电流电压关系转化成阻抗/导纳参数。S参数反映了信号的反射和传输特性, 以及信号之间的耦合。
(3) 计算激励源的作用:通过定义频变源或者恒定源, 分析PCB板上所激发的电场分布情况, 考查传导和辐射效应。
本研究中PCB采用FR4材料, 尺寸为100 mm×80 mm, 板厚1.6 mm, 使用T-G-S1-S2-P-B的六层板叠层结构。电路中ALTERA FPGA的时钟信号上升沿为0.5 ns, 有效带宽700 MHz, TI DSP数据信号有效带宽为500 MHz。主要的设计方法和步骤为:预布局阶段, 按照设计原则进行布局, 避免了高速数字信号 (FPGA与DSP的时钟、地址信号、数据信号、控制信号) 对模拟电路的干扰, 同时要避免PCB结构谐振引起的潜在干扰源。使用SIwave计算由PCB材料、尺寸和叠层确定的电源/地平面的谐振模式, 避免将FPGA和DSP等关键器件放在其工作频率与平面谐振频率相近并且谐振较大的平面之上, 否则, 只能通过在谐振位置添加合适的去耦电容来改变谐振特性, 增加了成本和设计复杂性。仿真结果表明, 在1.5 GHz以下时, PCB存在4个谐振频点, 如表1所示。
由电磁场分布图 (如图3所示) 可见, PCB在低频时, 中心位置不存在谐振。所以, 布局时应把高速IC放在PCB的中间位置。
根据上述分析的设计原则对该混合PCB进行布局、布线和平面分割, 完成后, 再进行谐振分析, 进一步考查PCB上分布RLC元件对谐振模式的影响, 避免PCB因为谐振存在的潜在干扰源。仿真结果如图4 (a) 所示, 笔者发现在577 MHz时, 3.3 V电源在分割平面上呈现严重谐振, 谐振电压大于8 V。
SIwave中, 在谐振处添加3对陶瓷贴片电容, C1～C3的参数为:C=0.1 μF, ESL=1.5 nH, ESR=0.2 Ω;C4～C6的参数为:C=0.01 μF, ESL=1.5 nH, ESR=0.2 Ω, 消除此处的谐振模式, 如图4 (b) 所示。
计算关键信号的S参数, 考查信号的反射和串扰, 以减小EMI干扰源和感应耦合。在要检测的信号线上添加端口 (PORT) , 然后用SIwave计算S参数。所计算的一个时钟信号与一个数据信号端口的S参数如图5 (a) 所示, 反映了CLK信号的反射和CLK与DATA3之间的串扰。波形表明, 按照上述设计原则的布线能满足设计要求 (串扰小于5%) 。数字电源+3.3 VD与模拟电源-5 VA之间的隔离度 (即串扰) 如图5 (b) 所示, 亦满足设计要求。
笔者进行了传导干扰分析和电压噪声检测。在SIwave中, 某个信号网络的源端添加电压源激励, 末端添加电压探针Probe, 对该信号进行频率扫描, 考查信号在探针处的电压摆幅, 还可以观察在PCB板上激发的电场分布情况。如果某些频点上出现尖峰, 说明加在该网络末端的电压探针探测到这些频点处由于信号 (用激励源代替) 激发了PCB谐振, 造成信号线上电压的较大摆幅。对该PCB中模拟电路+5 VA电源模块与前置运算放大器电源脚之间进行传导干扰分析时测得的波形如图6所示, 该电压源会在360 MHz时激发PCB谐振, 电压达到20 V, 产生EMI辐射。但本电压源的实际工作频率为125 kHz, 远小于激发谐振的频率, 所以PCB上不用改动。
最后, 本研究对PCB进行了远场辐射分析。为防止数字信号产生较强EMI辐射干扰临近的模拟电路模块, 笔者对有效带宽500 MHz的DATA7信号线进行了远场辐射分析。SIwave中, 在DSP的DATA7 PIN脚上添加扫频源, 进行远场解析, 为模拟3米法测试的结果, 可将无穷远处的dB (MaxETotal) 仿真结果进行近似折算, 改为B (MaxETotal/3) +120。仿真波形如图7所示, 在2 GHz频带以下, 辐射小于80 dBuV/m, 基本满足设计要求。
4 结束语
数模混合电路PCB的EMI抑制不是一个简单的流程, 只有掌握了EMI干扰的源头和路径, 通过对PCB的精心设计来控制分布参数、瞬态电压和电流路径, 才能做出正确的对策。尽管相关技术的研究不断取得进展, 但如何将它们有效应用于工程实践仍有很多问题需要进一步研究。本研究中讨论的设计原则与方法对混合电路PCB的设计具有一定的指导作用。
参考文献
[1]白同云.电磁兼容设计实践[M].北京:中国电力出版社, 2007.
[2]黄盛林, 姜海勋.高速混合PCB板的电磁兼容设计[J].船电技术, 2005, 25 (3) :14-17.
[3][美]伯格丁.信号完整性分析[M].李玉山, 李丽平, 译.北京:电子工业出版社, 2005.
[4]ARCHAMBEAULTB R.印刷电路板设计在真实世界里的EMI控制[M/OL].[2009-09-20].http://203.208.39.132/search?q=cache:BIZ0qnwh_KgJ:www.cndzz.com/down/down.asp%3Fid%3D66645%26no%3D1+&cd=1&hl=zh-CN&ct=clnk&gl=cn&st_usg=ALhdy2-ZVcQ2H9CqhdkRDf1NntRCtKj8cQ.
[5]何宏, 张宝峰, 张大建, 等.电磁兼容与电磁干扰[M].北京:国防工业出版社, 2007.
[6]WEILER A, PAKOSTA A.High-Speed Layout Guideline[R/OL].[2009-09-20].http://application-notes.dig-chip.com/001/1-296.pdf.
数模混合集成电路 篇3
射频标签又称 为射频识 别 ( Radio Frequency Identification,RFID) ,是20世纪90年代出现的一种自动识别技术[1]。阅读器发射的无线射频信号可以被特定的射频标签识别,从而交换、存储数据信息[2]; 与传统的识别技术不同,射频识别解决了免接触等问题,并可同步实现运动目标识别、多目标识别[3],因此被广泛应用于物流系统、室内定位[4]、身份识别、交通管理和医药行业等许多领域[5]。
在引入数模混合仿真方案之前,RFID芯片通常是模拟及数字部分单独进行仿真验证[6]。由于没有进行芯片级系统仿真,无法验证接口的功能、时序以及数字、模拟电路之间的相互影响,可能会导致流片失败[7]。为了解决这一问题,采用了基于Synopsys公司的XA-VCS数模混合仿真解决方案,并对存储器模型进行了修正,实现了对RFID芯片的数模混合信号仿真验证,从而缩短了产品设计周期,有效降低了设计风险。
1 RFID 工作原理
如图1所示,RFID芯片可以 分为模拟 前端( AFE) 、数字基带处理单元( BPU) 和电可擦除可编程存储器( EEPROM) 存储器三部分。模拟前端电路与天线相连,主要功能是电源管理、射频信号的调制解调及数字接口信号生成。电源管理部分包括ESD保护电路、整流电路、高压泄放电路和基带稳压电路; 调制解调电路完成ASK、FSK和BPSK等信号调制解调工作; 数字接口信号生成主要包括时钟恢复电路、上电复位( Power on Reset) 模块等等。数字基带单元是整个芯片的控制单元,其中包括基带协议处理、EEPROM接口、RF接口、加解密单元等。EEPROM存储器负责数据的读取与存储,可重复读写,由存储单元即Bit Cell阵列、数字控制电路、模拟电荷泵等模块组成[8]。
在工作过程中,RFID通过天线接收阅读器发送的载波信号,并通过整流电路将其转换为直流信号,为整个芯片供电; 同时解调模块解调出经调制的载波信号所携带的数据信息,并传递给片上的数字基带部分加以处理; 基带部分与EEPROM存储器部分共同完成数据的读写和处理,再通过调制模块将上行信号返回给阅读器,从而完成一次通信。由此可见,RFID芯片的通信依赖于模拟电路、数字基带及存储器的协同配合,在功能上,数字与模拟电路接口需要准确配合; 在性能上,模拟部分要为数字基带及存储器提供稳定的电源和正确的输入信号,反过来数字电路及存储器的功耗也会对模拟电路造成负载的变化及噪声干扰[9]。
2 XA 仿真环境的建立
XA是Synopsys用于晶体管级电路瞬态仿真的仿真器,在保持了HSIM、Nano Sim的快速、大容量性能的基础上能够得到SPICE的精度[10]。在芯片设计过程中,首先使用XA进行仿真,主要是有以下分析目标:
1上电复位电路是否能保证数字逻辑正确复位并进入工作状态;
2数字电路工作时,模拟稳压电路是否能够保证其稳定工作。
仿真环境的建立采用Spice-Top的方法,模拟前端加射频非接触激励源作为一个整体的模拟电路Spice网表,数字电路网表来自于APR工具输出的Verilog格式网表,利用V2S工具将该网表转换成Spice仿真工具可以识别的CDL网表[11]。根据对功耗情况的分析,在RFID芯片中功耗最大的负载为EEPROM存储器,因此在仿真中需要重点关注EEPROM工作状态下的功耗对模拟前端电源及解调性能的影响。图2是XA仿真结果,从图中可以看到,数字逻辑部分工作正常,可以完成协议处理及数据返回,说明上电复位电路以及稳压电路能够满足数字逻辑的工作需求。
3 全芯片数模混合仿真环境的建立
数模混合信号仿真是数模混合集成电路功能验证的一种系统仿真方案。通过把快速SPICE仿真器与VCS数字仿真器集成到统一的混合信号仿真流程中,成功地克服了行为级验证对模型精确度的依赖性以及晶体管级验证耗时长且效率低等缺点,实现同时仿真数字和模拟单元,验证接口时序、功能,并在仿真的速度和仿真精度间可以进行灵活的折衷。
采用基于Verilog-Top的流程建立芯片的混合信号仿真环境,如图3所示,模拟电路加上VerilogWrapper后,使用Verilog完成顶层描述和模块调用,仿真参数设置文件描述接口部分的电压转换阈值,配置文件主要完成仿真参数配置。在完成混合仿真后,仿真数据统一由FSDB格式输出[12]。在数模混合仿真中,存储器部分的仿真模型主要由以下几种方法实现:
1利用存储器的数字行为模型在数字域完成仿真,缺点是无法为模拟部分提供准确、有效的负载;
2如果有存储器的SPICE网表,则可以把仿真放到模拟部分,但缺点是需要初值的存储器( 如EEPROM) 初始化工作比较复杂,并且较大的存储器会导致整体仿真速度变得异常慢;
3采用存储器的电流模型( PWL格式) 进行仿真,需要Foundry提供相应的模型文件,其优点是仿真拟真度较高,且仿真速度较快。
由于文中EEPROM存储器为加密网表,而XAVCS混合信号仿真中不能对加密网表处理; 同时考虑到存储器对电源负载的影响较大,故采用于PWL模型的仿真方法,以验证系统带载状态下的性能。仿真结果如图4所示,电源电压输出不正常,解调输出错误,VDD被拉到0 V以下,这与实际情况显然不符,纹波幅度也超出了预期,说明PWL模型在混合信号仿真中直接使用存在一定的问题。
4 存储器仿真模型的修正
通过上述仿真,可以看到由EEPROM的PWL模型与实际电路负载对电源的影响差别较大,经分析,认为电流模型作为负载其最大的问题就是电流的强制性,这种强制抽取的电流甚至可以将电源电压拉到负值。所以采用Verilog A建立一个受电流源控制阻值的受控电阻的CCR( Current Control Resistor,CCR) 模型,该模型可以避免电流源对电源电压的强制拉低。CCR的Verilog A模型文件如下:
同时,考虑到EEPROM的等效负载中应存在等效电容因素,根据经验值估算出该电容约100 ~200 p,所以将CCR并联一个200 p的电容。验证该模型准确性,可以通过比较加入CCR仿真结果( VDD1) 与EEPROM Spice网表仿真结果( VDD2) 来实现。图5为两者仿真结果的对比,可以看到除了源纹波较大,两者仿真结果比较接近。
5 数模混合仿真结果
利用修正后的存储器仿真模型,重新完成了全芯片的数模混合信号仿真,结果如图6所示。从仿真结果可以看出,解调信号接收,以及数据返回功能正常,数字、模拟间各输入输出信号功能正常,电源电压正常。通过这一仿真成功验证了该射频标签芯片的接口功能及时序,同时也验证了修正的存储器模型的正确性。
表1所示是本项目中用到的各种仿真方法运行相同测试用例( Test Bench) 消耗时间的比较。
从表1可以看出,采用基于数模混合信号仿真的方法,可以在获得较为准确的仿真结果的同时,大幅节省验证时间,相较传统的纯模拟仿真方法节省时间在10倍以上。
6 结束语
在数模混合信号芯片的设计过程中,设计的瓶颈就是复杂的全芯片功能验证以及数字和模拟间的接口节点分析。考虑到这些问题,针对一款RFID芯片的仿真,提出了一种基于XA-VCS的混合信号验证方法,并对存储器的仿真模型进行了修正,以适应混合信号仿真的需要。仿真结果表明,该方法在保证一定精度的基础上,大大缩短了仿真时间,提高了验证的效率,使设计人员在早期仿真阶段就能及时发现设计中存在的问题,从而改进设计的质量。
摘要：针对射频标签芯片的设计,介绍了一种基于Synopsys XA及VCS的数模混合信号仿真方法。在分析射频标签芯片基本架构和工作原理的基础上,首先采用XA完成了仿真环境的建立,初步验证了芯片的电源系统和基本逻辑功能;在此基础上,开展了数模混合信号仿真技术的研究工作。探讨了在混合仿真中对存储器建模的几种方法,并针对EEPROM的电流模型在仿真中与实际工作状态不符的问题,设计了一种基于电流受控电阻的存储器仿真模型。仿真结果显示,修正后的存储器模型与Spice仿真结果较为接近,利用该模型成功实现了全芯片的数模混合信号功能仿真和接口时序验证,且仿真速度约为传统方法的10倍以上,从而为芯片验证工作节约了大量的时间。
数模混合集成电路 篇4
随着电网的不断扩大、继电保护及变电站综合自动化技术的不断发展, 对从事继电保护工作人员的专业知识与技术要求越来越高。而吕梁供电分公司, 由于地域差异和历史发展等原因, 技术人才严重匮乏, 特别是继电保护专业人才更是如此。通过开发并建立一个基于数模混合仿真技术的继电保护仿真培训系统, 来系统地、快速地培训继电保护专业人才, 以提高我们继电保护人员的专业知识水平和业务技能, 以适应电网的发展, 从而更好地保护电网的安全运行。在继电保护人员的培训环节上, 通常采用单纯的继电保护测试仪进行培训学习, 但是变电站二次系统复杂难以模拟, 其逼真度难以达到与真实变电站一致的效果。基于数模混合仿真技术的变电站仿真培训系统能模拟电网的正常、故障下的运行状态, 同时可将正常或故障数据下发到数模转换装置来驱动各种二次设备, 培训室内的各种二次设备可监测到一个完整的电力系统数据。
2 系统设计
2.1 设计内容。
仿真系统中可以扩充的应用特需的元件模型、参数、画面等也应基于基础支撑平台进行统一扩充。基于数模混合仿真技术的变电站仿真培训系统主要的各个模块及其功能如下: (1) 一次系统稳态仿真:稳态培训模拟基于动态潮流计算, 针对电力系统的静态特性, 考虑电力系统的发电、负荷以及其它装置的频率特性, 计算快速、准确, 能有效地反映电网在无稳定问题时电力系统的相应特性, 构成电网中长期仿真的基础。 (2) 一次系统动态仿真:采用全动态仿真技术对各种不同的简单故障、复合故障进行暂态、中期、长期动态模拟, 给出动态过程中的电压、摇摆角、频率、线路潮流、短路电流等模拟结果, 同时将故障仿真计算结果转为标准COMETRADE录波文件。标准录波文件可能是在培训过程中由动态仿真软件准实时生成, 也可能是由其它独立商用仿真软件离线生成后载入完成。 (3) 监控后台软件:该监控后台将完成对实际保护装置信号的采集和对实际测控装置信号的采集, 以及对模拟断路器的遥控等, 这一部分和常规变电站监控后台软件基本一致。同时, 该监控后台将显示并相应由仿真软件产生的电网一次系统及二次系统的各种信号以及操作指令, 这一部分相当于一个仿真的变电站监控后台软件。 (4) 数模转换装置:负责接收由动态仿真计算结果转换生成的标准COMETRADE录波文件, 其中包括电压、电流和开关量, 再将录波文件的数字信号转换为模拟信号发送给保护、测控装置, 在保护装置中形成波形回放。
上述各个功能模块通过过程控制及支持系统连接为一个整体, 总体的功能描述如下:
教员可在厂站图上设置故障, 对于教员设定的故障, 能够经动态仿真计算后实时通过数模转换装置发送给保护装置, 若满足动作条件, 则保护装置跳开模拟断路器。另外, 也可以使用离线准备好的故障录波数据驱动保护装置动作。
监控后台系统可实时监视到模拟断路器的动作以及保护装置的动作信息, 并通过仿真前置反送数字仿真系统, 重新形成潮流断面。在监控后台上可以对有关模拟断路器进行遥控操作, 其结果同样通过仿真前置反送仿真系统, 重新形成潮流断面。
站内的功率电压电流等模拟量首先由仿真系统进行计算模拟, 再由仿真前置发送给监控后台上进行显示。对于站内没有配置保护硬件的二次系统, 将由仿真软件进行模拟, 相关保护动作信号由仿真前置发送给监控后台上进行显示。
2.2 数模仿真技术路线。
变电站仿真培训系统模拟电网的各种运行状态, 正常或故障状态下的电流、电压波形可生成COMETRADE格式文件, 并实时回放到保护、测控装置, 同时保护、测控装置状态实时反馈至数字仿真系统, 从而形成了一个完整的仿真培训场景。教员可在厂站图中人工触发各种电气故障, 电力系统动态仿真计算出故障波形, 经数模转换装置后经功率放大器驱动实际二次设备, 故障下保护的相应动作结果通过动作报文反馈给监控后台, 继电保护人员可以培训熟悉在实际运行状态下的保护设备特性, 锻炼电网故障下的分析和处理能力。
3 技术创新
3.1 HELP装置硬件开发, 实现数模混合仿真技术, 其将仿真的数字量转换为模拟量, 为故障数据的下发提供通道;HELP-9000继电保护测试装置是专门为完成传统高低压保护、测控、稳控以及数字化保护、合并单元等各类装置进行测试、仿真而自主开发的一种便携式多功能继电保护测试仪器。该项目中使用的HELP装置为数字化继电保护测试装置HELP-9000H, 其主要功能是将故障仿真数据下装, 将数据量转换为模拟量, 驱动保护装置动作。
3.2 HELP装置接口软件开发, 故障仿真数据由动态仿真程序生成, 并实时下发至HELP装置, 进行波形回放驱动保护装置;变电站仿真培训系统模拟电网的各种运行状态, 正常或故障状态下的电流、电压波形和开关量可记录到COMETRADE格式文件, 并通过数模转换装置实时回放到保护、测控装置, 同时保护、测控装置状态实时反馈至数字仿真系统, 从而形成了一个完整的仿真培训场景。教员可在厂站图中人工触发各种电气故障, 电力系统动态仿真计算出故障波形, 经数模转换装置后经功率放大器驱动实际二次设备, 故障下保护相应动作结果通过动作报文反馈给监控后台, 变电站运行人员可以借助此系统熟悉在实际运行状态下的保护设备特性, 锻炼电网故障下的分析和处理能力。
4 结论
基于数模混合仿真技术的继电保护仿真培训系统重点在于进行事故处理培训, 就是在教练员计算机上设置各种运行方式下的各类故障 (可设置线路、母线、主变等设备的单相接地、两相短路、三相短路故障, 也可设置单一故障或由多重简单故障复合而成的复故障) , 并在仿真变电站中的控制屏、中央信号屏、继电保护屏及模拟断路器上反应。学员根据事故现象、各种信号等进行综合分析、判断, 以确定事故的类型、范围, 快速、果断地处理事故。通过事故处理培训, 有助于提高学员分析及处理事故的能力, 从而保证电网安全稳定运行。
综上所述, 通过认真、仔细的现场使用, 基于数模混合仿真技术的继电保护仿真培训系统模拟形成了一个完整的实时闭环数模混合仿真培训场景, 为变电站运行人员与继电保护人员仿真培训营造了更为逼真的运行环境, 有利于快速提高人员的技术水平, 能节省大量时间和培训成本。
摘要：基于数模混合仿真技术的变电站仿真培训系统拥有一个完整的电力网络模型, 能反映变电站的各种信号的动态特性, 模拟一个完整的变电站运行场景。系统能够模拟电网的正常、故障下的运行状态, 同时将数据下发到数模转换装置驱动各种二次设备动作, 通过培训室内的各种一次二次设备可监测到一个完整的电力系统动态。通过开发并建立一个基于数模混合仿真技术的继电保护仿真培训系统, 能够系统地、快速地培训继电保护专业人才, 提高继电保护人员的专业知识水平和业务技能, 以适应电网的发展, 从而更好地保护电网的安全运行。
关键词：数模转换,HELP装置,故障模拟,二次仿真
参考文献
[1]赵晓波.220kV变电站混合仿真培训系统实现与应用[D].华北电力大学, 2011.
[2]邸凯.基于改进逻辑法的变电站继电保护仿真模型的研究[D].华北电力大学, 2011.
[3]刘曲.变电站仿真培训系统二次设备数据平台的研究与开发[D].华北电力大学 (北京) , 2003.
[4]郝晓卫, 图木.呼和浩特供电局变电运行仿真培训系统设计思路[J].内蒙古石油化工, 2006.
[5]宋丹.电力系统故障仿真培训系统的设计与开发[D].大连理工大学, 2007.
数模混合集成电路 篇5
60 GHz毫米波通信技术通过使用60 GHz附近的约7 GHz的带宽来实现其Gbit/s的传输速率。然而,在如此高频段进行高速传输,60 GHz毫米波技术面临许多技术上的挑战[3]。其中一个就是需要设计高速率、高精度的模数转换器(ADC)。传统的无线通信系统中一般使用8～12比特精度的ADC来采样接收信号来保证接收信号有足够的精度进行后续数字端的同步、均衡、解调等操作[4]。但对于60 GHz毫米波无线通信而言,这样高采样率、高精度的ADC不仅难于实现,而且功耗非常高。
针对高精度高采样率ADC难以实现的问题,已经有人从多方面进行了尝试。其中一种可行的方案是直接采用非常低精度的ADC进行采样[5,6],Madhow等人研究了在理想高斯白噪声信道下采用低精度ADC进行传输来逼近香农限,结果表明在低性噪比情况下低精度ADC带来的损失不大[6],不过直接降低ADC精度法现在还处在理论研究阶段,没有应用到实践。另外一种可行的思路是通过降低接收机对ADC的精度要求或采样率要求,以此来降低ADC的复杂度。时间交织ADC(TI-ADC,Time Interleaved ADC)就通过采用时间上并行的二个或多个高精度低采样率ADC来替代高精度高采样率ADC的作用[7]。这样使得每一个ADC的采样率降到了所需采样率的1/n,从而降低了ADC的设计复杂度。这种办法需要考虑多ADC同时工作时在时间、相位及增益同步方面引入的误差。和降低采样率要求类似,在文献[8]中,作者提出一种数模混合的方法来降低ADC的精度需求。不过作者并未提及数模混合方法的具体实现方式。
本文将探讨如何采用数模混合的接收方式来降低高速无线通信系统接受机端高采样率高精度ADC的设计复杂度。文章提出一种数模混合处理的均衡器结构,使得采用低精度ADC的情况下接收机仍然能很好的抵抗频率选择性信道带来的码间干扰问题,从而保证系统的误码率。在这种结构中,接收端模拟信号的动态范围在经接收机ADC采样前就先得到了降低,因此降低了所需ADC的精度。
1 系统模型
1.1 系统模型
图1是一个简单的基带数字收发平台。发送端的数据经过调制后被送入添加了频率选择性衰落和高斯白噪声的信道。码间干扰(ISI,Inter-Symbol-Interference)在这里被引入。在接收端,信号首先经过ADC被采样成数字信号,继而被送入判决反馈均衡器(DFE,Decision-Fee dBack-Equalizer)来消除之前引入的码间干扰。为了能取得良好的均衡效果,ADC的精度通常要求比较高,本文的目的就是探讨如何在保证均衡效果的情况下降低ADC精度。
1.2 混合均衡器结构
在现有的数字接收机中,信号完全在数字域进行处理。模拟信号由射频端接收,经过混频器下变频到中频或基带后直接送入ADC进行采样,然后在数字域进行后续的均衡、同步、频率和相位纠正等。对于全数字域处理的判决反馈均衡器,其结构如图2所示。
图2结构的优点在于前馈滤波器和反馈滤波器都在数字域实现,实现难度低,能够采用灵活的算法进行运算。缺点在于ADC采样时模拟信号的动态范围很大,为了达到良好的均衡效果,ADC的精度要求比较高。
本文对图2的滤波器结构进行改进,将“计算”部分放到数字域处理,而将“补偿”部分放到模拟域。对于图2所示的判决反馈均衡器而言,“计算”部分就是误差的计算和前馈滤波器、反馈滤波器系数的更新,“补偿”部分则是图中加法器所起到的作用。将“补偿”的部分提前到ADC之前,可以得到如图3所示的混合处理结构。
图3中,将加法器及判决反馈均衡器的前馈端放到了模拟域端,反馈滤波器和所有的计算部分都放在数字域端。信号在进入ADC采样前就经过了补偿,降低了信号的动态范围,能够减少对ADC采样精度的要求。但这种结构存在2个很重要的问题,第一是需要在模拟端实现前向滤波器,而模拟滤波器实现起来非常困难;第二是增加了一系列高采样率高精度的ADC开销,除了将需要补偿的值通过ADC转到模拟域进行相加以外,还需要把模拟滤波器系数的变化量转到模拟域去修改模拟前馈滤波器的系数。因此,图3所示的结构不但增加了设计复杂度,也增加了整个均衡器模块的功耗。
由于高速无线通信通常都选在高频段尽行通信,比如60 GHz毫米波通信系统工作在60 GHz附近。在高频段,反射对信号衰减非常大,因此主径来源于视距传输,其它路径均延时于主径之后,这个特性有助于对图3中所示结构进行简化。在判决反馈均衡器中,前馈滤波器的作用可以看作是将超前于主径的分量全部延迟到主径之后,反馈滤波器的作用则是消除延迟于主径的各路径的影响。因此对于毫米波信道而言,判决反馈滤波器结构中的前馈滤波器对均衡器效果产生的作用不大,故而可以将其去除,简化设计复杂度,同时也降低功耗。经过简化的数模混合的判决反馈滤波器如图3—图4所示。
分析图4所示结构所能带来的优化效果。经过拆分,模拟信号在经ADC采样前得到了补偿,动态范围变小,对ADC采样精度的要求变低,简化了ADC的设计复杂度也降低了ADC的功耗。相较于全数字的均衡器,图4中增加了一个高采样率高精度的ADC,高采样率ADC的设计复杂度不高,但功耗确是要纳入考虑的。因此图3—图4的结构总体而言在降低ADC设计复杂度方面的作用大些,降低功耗方面作用有待评估。
2 基于LMS算法的数模混合均衡器的结构
选用自适应的方式来进行数模混合滤波器的设计。LMS算法的算法复杂度低,同时也能取得不错的均衡效果,因此本文采用LMS算法设计数模混合均衡器。接下来首先利用LMS算法来推导图5所示的均衡器当中滤波器系数更新的算法。
图5从信号流的角度给出了图4所示滤波器各部分信号的表示。这里通过计算滤波后信号和判决之后的信号的差,不断对滤波器系数进行修正使得差值最小,从而达到均衡的目的。这里采用最小均方误差(MSE, Mean Square Error)准则来对滤波器系数进行迭代更新,即滤波器系数组{Ck}迭代更新的目标是使得下面变量εk的最小均方误差最小。
εk=dk-yk (1)
式(1)中,dk表示在第kth时刻所判决出的信息比特。(如果是信息之前的训练序列则dk代表第kth时刻训练序列的值)。εk=dk-yk代表当前时刻接收信号相对于信息比特的估算误差。接下来使用一种迭代的LMS算法来计算{Ck}[9]。推导过程如下:
首先,定义:
Ck=[c0(k),c1(k),...,cN-1(k)] (2)
Dk=[dk-1,dk-2,...,dk-N] (3)
其中,N代表反馈滤波器的级数。由以上两式,误差信号可以表示为:
undefined (4)
对于式(4),计算其梯度,得到:
∇Ck{ |εk|2}=∇Ck{ εkε*k}= 2εk∇Ck(ε*k) (5)
和
undefined (6)
为了使得最小均方误差最小,必须使得{Ck}的变化是朝着梯度ᐁCkE{|εk|2}的反方向,因此{Ck}的迭代公式为:
undefined
式(7)中μ为迭代步长。
根据公式(7),可以得出数模混合的均衡器的具体结构,如图6所示。图6中,经过多径干扰的信号S(t)在送入均衡器模块后,首先和均衡器给出的反馈信号C(t)做一次运算,消除估算出来的多径干扰分量。然后经ADC采样得到离散的量化的数字信号Y(n),Y(n)送入判决器得到经过判决后的接收信号d(n),d(n)和Y(n)作差得到判决的误差ε(n),再乘上迭代步长后送入反馈滤波器中对系数进行更新。同时,反馈滤波器组计算出新的补偿值C(n),送入ADC中转换为模拟值C(t)后对接收信号进行补偿。
3 均衡器性能仿真
在推导出数模混合均衡器结构之后,这一部分主要比较全数字均衡方式和数模混合均衡方式在同样的信道下采用同样级数的反馈滤波器所达到的均衡效果。包括:ADC采样前接收信号的动态范围(即图7中A点信号的动态范围)和特定ADC精度下的均衡效果。
首先来观察图7中所示A点的接收信号图,图8中分别给出了一组(600个点)比特信噪比ebn0=8时全数字均衡情况下ADC精度为5比特和数模混合均衡情况下ADC精度为5比特、3比特的A点接收信号图,其中,8(a)所示为数模混合均衡情况下ebn0=8,接收机ADC比特为5时ADC采样前信号的分布;8(b)对应为相同信噪比和接收机ADC精度下全数字均衡情况下ADC采样前的信号分布;8(c)为数模混合情况下ebn0=8,接收机ADC比特为3时ADC采样前的信号分布。
从图8(a)和(b)的比照可以看出,在同样的信道干扰条件下,数模混合方式的均衡器因为其在模拟端对信号进行了修订,ADC采样前信道的动态范围相比较于模拟端未做任何处理的全数字接收方式降低了近40%,因此用相同精度的ADC进行采样时数模混合方式无疑会采样更精确。从图8(b)和(c)的比较看出,数模混合均衡结构下,当ADC精度降低时,仍然可以获得比全数字均衡下更低的接收信号动态范围,低ADC精度的数模混合ADC对信号的采样精度和高ADC精度的数模混合ADC采样精度差别不大。
ADC接收信号的动态范围降低意味着同样比特数的ADC,其采样精度会比动态范围没有降低时增加,因此理论上分析来讲,在接收机使用ADC相同比特数时,用数模混合均衡器处理时的均衡效果比起全数字方式处理时的均衡效果要好,接下来给出在多种ADC精度情况下全数字接收和数模混合接收的误码率曲线,即Eb/N0-BER曲线,如图9所示。
图9给出了QPSK调制下,全数字均衡方式和数模混合的均衡方式结果的对比图。图9中给出了9种不同情况下的仿真曲线,其中,黑色实线代表未经过ADC量化的均衡器均衡结果,在这里可以看作是判决反馈均衡器的均衡效果上限。除了黑色之外,其余实线均表示混合处理方式下的误码率曲线,蓝色、绿色、红色和灰色分别代表ADC精度为4比特、5比特、6比特和7比特的情形,与之对应的全数字接收方式的误码率曲线均用对应颜色的虚线标出。每次仿真前会有200个符号长度的训练序列来对滤波器系数进行初始化设置。LMS算法中的迭代步长随着滤波器系数逐渐收敛到最优值从μ = 0.02慢慢递减到μ = 0.001。从图中可以看到,在混合均衡方式下一个4比特的ADC所达到的均衡效果介于全数字均衡方式下ADC精度为5比特和6比特的效果,两者在误码率为10-3时ebn0只差1 dB;同样,在混合均衡方式下一个5比特的ADC所达到的均衡效果介于全数字均衡方式下ADC精度为6比特和7比特的效果,在ebn0比较小的情况下几乎与全数字均衡方式下7比特的ADC相仿。因此,通过使用混合信号均衡器结构,QPSK基带传输接收机在仿真所用的信道下对接收端ADC精度的要求降低了2比特左右。
对于BPSK的调制方式和16QAM的调制方式,也有类似结果。
4 数模混合均衡器结构的优化
通过第三部分提出的数模混合均衡器结构(图6),可以发现在数字域到模拟域的转换当中,均衡器引入了一个DAC,这个DAC负责将数字域计算出的补偿值反馈到模拟域去进行修订,为了能获得良好的均衡效果,用于反馈补偿的DAC也要具有足够的精度,表1给出了第四部分QPSK不同ADC精度下的BER-Eb/N0曲线仿真时(见图9)对应DAC的取值。
从表1中可以看到,为了保证良好的均衡效果,DAC精度比均衡器结构中ADC的精度还要高。由于数模混合接收机结构所能带来的ADC精度要求的降低约2比特,因此如果需要用一个有着5比特精度ADC数模混合均衡器结构的接收机来取代一个7比特ADC的全数字均衡器结构的接收机,就需要另外使用一个6比特的DAC。在设计复杂度方面,DAC比ADC简单很多,因此总体而言,用数模混合均衡器结构进行替换后接收机的设计复杂度还是有所降低,但引入的ADC会带来额外的功率消耗,因此需要进一步探求数模混合均衡器的结构,使得该结构在降低设计复杂度时引入的额外功耗下降。
通过对数模混合均衡器的结果进行进一步分析,反馈信号在数模混合均衡器中主要起两种作用:(1)降低接收机ADC采样前模拟信号的动态范围;(2)补偿多径信道对信号造成的干扰。其中,对于第一点,只需要知道当前反馈信号的大概值,就能对模拟信号的动态范围进行降低。对于第二点,需要知道当前反馈信号的精确值,只有知道了精确值才能准确的将多径信道带来的影响从接收信号中消除。从一个固定字长的数据来看,其值的范围主要由符号位和高比特位来决定,其准确度则是由低比特位来决定。既然降低接收信号的动态范围只需要知道补偿信号的大致值,可以尝试将补偿信号分为两部分——代表信号大致范围的高比特位和代表信号精确程度的低比特位,将高比特位反馈到模拟端进行补偿,达到降低ADC采样信号的动态范围,同时初步补偿信号所受到的多径干扰。余下的低比特位直接在数字端对采样后的信号进行补偿,来弥补高位信息补偿精度不够的问题。这样,反馈DAC仅仅需要将少量的数字信号转为模拟信号,大大降低了DAC的精度。
依据上面的分析和考虑,本章对第三部分中图6的结构进行进一步优化,提出一种改进的混合信号均衡器。即将反馈信号拆成两部分,高位部分(通常包含高位的1～2比特,外加符号位)送入DAC转换成模拟信号后在模拟域对接收信号进行补偿,降低接收信号的动态范围;低位部分(余下所有位)在数字域直接补偿。这样,既降低了接收信号的动态范围,又降低了反馈DAC精度的要求,同时所有反馈信息均对接收信号进行了补偿,得到了不错的均衡效果。改进的混合信号均衡器如图10所示。
表2比较了不同ADC精度情况下DAC需要的比特数目。在对数模混合均衡器结构进行修订后,同样对其误码率性能进行了仿真,并同修订之前的误码率性能进行了比较,如图11所示。
5 结论
本文提出了一种能够应用于60 GHz毫米波高速通信系统接收机的数模混合的均衡器结构,该结构在数字域进行多径干扰的估计和计算,并将计算结果返回至模拟域进行补偿。分析结果表明,通过使用数模混合均衡器,接收机对ADC精度的需求降低。在同等情况下,相比较于传统的全数字的均衡器,数模混合均衡器能够在不改变均衡效果的前提下将ADC的精度降低约2个比特。从而降低了高速通信系统中接收机ADC的设计复杂度和功耗。
参考文献
[1] Singh H, Jisung O, Kweon C, et al. A 60 GHz wireless network for enabling uncompressed video communication. IEEE Communication Magazine, 2008; 12(46): 71—78
[2] Yong S K, Chong C C. An overview of multi-gigabit wireless through millimeter wave technology: potentials and technical challenges. EURASIP Journal on Wireless Communications and Networking, 2007;1: 1—10
[3] Singh J, Ponnuru S, Madhow U. Multi-Gigabit communication: the ADC bottleneck. IEEE International Conference on Ultra-Wideband, 2009: 22—27
[4] Walden R. Analog-to-digital converter survey and analysis. IEEE Journal.Select.Areas Comm, 1999;4(17): 539—550
[5] Sandeep P, Singh J, Madhow U. Signal processing for multi Gigabit communication. Information Theory and Applications Workshop, 2009: 201—205
[6] Singh J, Dabeer O, Madhow U. On the limits of communication with low-precision analog-to-digital conversion at the receiver. IEEE Transaction on Communications, 2009; 12(57): 3629—3639
[7] Sandeep P,Madhow U,Seo Munkyo,et al.Joint channel and mis-match correction for OFDM reception with time-interleaved ADCs:to-wards mostly digital multiGigabit transceiver architectures.Proc IEEEGLOBECOM,2008:1—5
[8] Sobel D A, Brodersen R W. A 1 Gb/s mixed-signal baseband analog front-End for a 60 GHz wireless receiver. IEEE Journal of Solid-State Circuits, 2009; 4(44):1281—1289
【数模混合集成电路】推荐阅读：
数模混合仿真10-26
数模混合式10-18
高速数模10-20
数模06-23
数模研究10-06
数模转换器06-30
模数、数模转换07-12
2011数模培训练习06-21
全国数模A题10-21
数模个人作业银行经理05-19