收发器联合设计（共3篇）
收发器联合设计 篇1
串行通信要求的传输线少,可靠性高,传输距离远,被广泛应用于计算机和外设的数据交换[1]。通常都由通用异步收发器(UART)来实现串口通信的功能。在实际应用中,往往只需要UART的几个主要功能,专用的接口芯片会造成资源浪费和成本提高。随着FPGA/CPLD的飞速发展与其在现代电子设计中的广泛应用,FPGA/CPLD功能强大、开发过程投资小、周期短、可反复编程、保密性好等特点也越来越明显[2]。因此可以充分利用其资源,在芯片上集成UART功能模块,从而简化了电路、缩小了体积、提高了可靠性,而且设计时的灵活性更大,周期更短。鉴于此本文提出了一种采用FPGA实现UART功能的方法,可以有效地解决上述问题。
1 UART的工作原理
UART(Universal Asynchronous Receiver Transmitter,通用异步收发器)是广泛使用的异步串行数据传输协议。在串行通信中,数据以字节为单位的字节帧进行传送。发送端和接收端必须按照相同的字节帧格式和波特率进行通信[3]。UART控制器所传输的一帧串行数据包括1位起始位(低电平)、5~8位数据位、1位校验位(可选)和停止位(可为1,1.5,2位)。 起始位是字节帧的开始,使数据线处于逻辑0状态,用于向接收端表明开始发送数据帧,起到使发送和接收设备实现同步的功能。停止位是字节帧的终止,使数据线处于逻辑1状态。用于向接收端表明数据帧发送完毕。波特率采用标准速率9 600 b/s。数据在传输时,低位在前,高位在后。接收端检测并确认起始位后,接收数据位。停止位接收完毕后,向CPU发出中断信号,同时将数据发送到计算机的8位数据总线上;发送数据时,先由CPU设置波特率,然后将8位并行数据加上起始位和停止位发送给外设。停止位发送完毕后,向CPU发出中断信号[4]。在数据发送和接收过程中,CPU可以通过控制信号来读取UART的工作状态,以便进行实时处理。
2 UART的模块化设计
2.1 系统总体结构
在大规模电路的设计中,广泛采用层次化、结构化的设计方法。它将一个完整的硬件设计任务从系统级开始,划分为若干个可操作的模块,编制出相应的模型并进行仿真验证,最后在系统级上进行组合[5]。这样在提高设计效率的同时又提高了设计质量,是目前复杂数字系统实现的主要手段,也是本文设计思想的基础。按照系统功能进行划分,UART主要由波特率发生器、接收模块和发送模块三大部分组成[6]。在Maxplus Ⅱ仿真环境下,由各个子模块进行综合的系统总模块如图1所示。下面分别讨论发送模块、接收模块和波特率发生器模块的具体实现过程。
2.2 发送模块
2.2.1 发送模块及其功能
发送模块主要实现对并行数据的缓存、并串转换,并把串行数据按照既定数据帧格式进行输出[7]。发送模块的引脚如图2所示,各引脚功能见表1。
由CPU送来的待发送的并行数据,首先写入发送缓冲器TBR[7..0]。发送缓冲区中有数据待发送时,数据自动装入移位寄存器TSR[7..0]并自动完成串行数据的发送。首先传送一位起始位0,然后根据帧结构中定义的数据长度,分别串行移出TSR[7..0]中的数据,数据的低位在前,高位在后。当没有数据发送的时候,SDO管脚保持高电平。
2.2.2 发送模块功能仿真
发送器功能仿真结果如图3所示。二进制数11110000从引脚DIN[7..0]并行输入,当WRN为0时,启动发送程序,计数器开始计数,使发送器将并行数据锁存到发送缓冲器TBR[7..0],并通过发送移位寄存器TSR[7..0]逐位移位发送串行数据至串行数据输出端SDO。在数据发送过程中用输出信号TBRE,TSRE作为标志信号。 当一帧数据由发送缓冲器TBR[7..0]送到发送移位寄存器TSR[7..0]时,TBRE信号为1。由发送数据缓冲器传给发送移位寄存器主要由信号TSRE控制。当TSRE为1时,表示发送移位寄存器TSR[7..0]串行发送完毕;为0时表示还没有发送完一帧数据。由仿真结果验证了发送模块的正确性。
2.3 接收模块
2.3.1 接收模块及其功能
接收模块的作用是把收到的串行数据转换成并行数据进行输出,并判断收到的数据是否有错[8]。接收模块的引脚如图4所示,各引脚功能见表2。
接收器进入准备接收数据状态,不断监视串行输入线RXD端,如果出现低电平,立刻启动起始位检测电路进行确认,一旦确认为接收到正确的起始位,则以波特率作为采样时钟,对每个数据位的中间位置采样一次,并把采样到的信息以移位方式送入接收移位寄存器RSR。接收到一帧数据位后,把串行数据转化成并行数据,并进行奇偶校验、停止位、中止态的检查。接收完毕后,DATA_READ置1。
2.3.2 接收模块功能仿真
接收模块功能仿真结果如图5所示。二进制数11101010从引脚RXD串行输入,接收器先要捕捉起始位,在RDN信号为0条件下,启动接收程序,计数器开始计数,数据从RXD[7..0]串行输入,由接收移位寄存器RSR[7..0]逐位移位接收,并在接收完成时传送给接收缓冲寄存器RBR[7..0],最后接收缓冲寄存器RBR[7..0]将接收的数据传送至DOUT[7..0],由它并行输出,同时输出一个接收数据准备好信号DATA_RE标志数据接收完毕。
2.4 波特率发生器模块
2.4.1 波特率发生器模块及其功能
波特率发生器模块主要用于产生接收模块和发送模块的时钟频率,其实质就是一个分频器,可以根据给定的系统时钟频率和要求的波特率算出波特率分频因子,作为分频器的分频数[9]。波特率发生器产生的时钟频率CLK16X不是波特率时钟频率CLK,而是波特率时钟频率CLK的16倍。波特率发生器模块的引脚如图6所示,其功能如表3所示。
2.4.2 波特率发生器功能仿真
UART在发送或接收数据时,使用的时钟信号频率f是波特率(b=9 600 b/s)的16倍,由外部系统时钟进行16分频得到。UART每16个波特时钟发送或接收一个二进制位,设计中采用的晶振频率c=25 MHz,那么波特率发生器输出的时钟信号周期[10]为:
波特率发生器的功能仿真如图7所示。
本设计用晶振为25 MHz,由公式可得出输出波形的半个周期应为k/2,即81倍的输入时钟周期,仿真结果验证了波特率发生器模块的正确性。
3 结 语
UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用异步串行通信接口方式。本文用Verilog HDL语言,结合有限状态机的设计方法实现了UART的功能,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,必将在EDA技术中发挥重要作用。
参考文献
[1]储海燕.基于CPLD/FPGA的串行异步通信(UART)接口电路设计[J].西安航空技术高等专科学校学报,2007,25(3):25-27.
[2]牛涛,吴斌,焦风川,等.基于FPGA的UART电路的设计[J].电子测量技术,2006,29(3):73-75.
[3]潘松,黄继业.EDA技术实用教程[M].3版.北京:科学出版社,2006.
[4]李秋菊.通用异步接收发送器的设计[D].西安:西安电子科技大学,2007.
[5]邹杰,杨建宁.基于FPGA的UART控制器的设计和实现[J].微计算机信息,2005,21(8):111-113.
[6]孟志华.利用FPGA实现UART的设计[J].电子工程师,2007,33(4):14-16.
[7]聂涛,许世宏.基于FPGA的UART设计[J].现代电子技术,2006,29(2):127-129.
[8]王永州,范多旺.基于FPGA/CPLD的高速和低速UART的设计及其应用[J].铁路计算机应用,2006,15(10):1-4.
[9]曹会华,贺占庄.基于有限状态机实现全双工可编程UART[J].计算机技术与发展,2007,17(2):53-55.
[10]褚振勇,瓮木云.FPGA的设计与应用[M].西安:西安电子科技大学出版社,2002.
基于单片机的无线收发器设计 篇2
1 系统硬件设计
系统主要包括发射器和接收器2个部分。
图1所示为本设计发射端的总体设计框图。发射端采用AT89S52单片机作为系统核心处理芯片;电路板设计三个按键与单片机相连,向单片机提供按键输入选择信号;单片机通过总线电路与无线通信模块相连,在接收到按键电平信号后,单片机向NRF24L01无线通信模块输出相应数据信息,通过NRF24L01无线通信模块发出相应的无线数据信号;单片机通过与之相连接的LCD1602显示屏将相应按键信息显示出来;系统采用USB接口提供5V直流电源,供给系统所需电源配置。
图2所示为本设计接收端的总体设计框图。接收端同样采用AT89S52单片机作为系统核心处理芯片;NRF24L01无线通信模块接收到相应数据信息后,向AT89S52芯片发送所接收的数据;AT89S52芯片对数据进行分析校验后,如果所接收数据信息符合3个当中其中1个接收端的数据配置,则通过芯片相应引脚发出信号,鸣响蜂鸣器,点亮LED指示灯。
1.1 AT89S52芯片简介
AT98S52单片机是Atmel公司推出的一款在系统可编程单片机。通过相应的ISP软件,用户可以对单片机Flash程序存储器中的代码进行方便的修改。其技术参数如下:(1)4KB在系统可编程Flash程序存储器,3级安全保护;(2)128字节的内部数据存储器;(3)32个可编程I/O引脚;(4)2个16位计数/定时器;(5)5个中断源,可以在断电模式下响应中断;(6)1个全双工的串行通信口;(7)最高工作频率为33MHz;(8)工作电压为4.0—5.5V;(9)双数字指针使得程序运行得更快。
1.2 NRF24L01芯片简介
NRF24L01是一款Nordic公司推出的新型单片射频收发器件,工作于2.4 GHz~2.5 GHz ISM频段。内置频率合成器、功率放大器、晶体振荡器、调制器等功能模块,并融合了增强型Shock Burst技术,其中输出功率和通信频道可通过程序进行配置。NRF24L01功耗低,在以-6 d Bm的功率发射时,工作电流只有9 m A;接收时,工作电流只有12.3 m A,多种低功率工作模式(掉电模式和空闲模式)使节能设计更方便。
RF24L01主要特性如下:GFSK调制;硬件集成OSI链路层;具有自动应答和自动再发射功能;片内自动生成报头和CRC校验码;数据传输率为l Mb/s或2Mb/s;SPI速率为0 Mb/s~10 Mb/s;125个频道;与其他NRF24系列射频器件相兼容;QFN20引脚4mm×4 mm封装;供电电压为1.9 V~3.6 V。
1.3 主要电路模块的连接
1.3.1 发送端按键电路模块
发送端共设置三个按键,以控制系统三个接收端,按键中配置LED指示灯及限流电阻。三个按键与LED灯后保护电阻后中间节点分别连接至主芯片P3.0、P3.1、P3.2端口,当按键按下时,主芯片对应引脚接地,为低电平,接收到按键信号,同时发光二极管导通发光。
1.3.2 发送端LCD连接模块
发送端配置LCD1602作为显示模块,其连接线路如图3所示:
LCD1602是常见的液晶显示模块,能够显示16行、2列共32个字符。在此模块中配置电位器用以调节液晶模块背光亮度,模块8位数据线端口分别接主控芯片P0.0—P0.7端口。RS寄存器选择端口接于P2.5端口,RW读写信号线端口接于主控芯片P2.6端口,E使能端接于主控芯片P2.7端口。
1.3.3 接收端蜂鸣器及LED指示灯模块
接收端配置蜂鸣器及LED发光二极管,当接收到相应信号时P2.7、P2.2输出低电平。使得蜂鸣器和发光二极管导通,鸣响蜂鸣器,二极管发光。用其电路构成如图4所示。
1.3.4 AT89S52芯片与NRF24L01模块的连接
本设计采用10线插槽实现单片机AT89S52与NRF24L01模块的连接,具体连接如图5所示,从单片机控制的角度来看,我们只需关注NRF24L01的六个控制和数据信号,分别为CSN、SCK、MISO、MOSI、IRQ、CE。
发送模块主控芯片引脚连接说明:
P0口:P0.0——P0.7连通LCD1602模块DB0——DB7共8位数据位;
P1口:P1.0引脚连通NRF24L01模块CE芯片的模式控制线;
P1.1引脚连通NRF24L01模块CSN芯片的片选线;
P1.2引脚连通NRF24L01模块SCK芯片控制的时钟线;
P1.4引脚连通NRF24L01模块MOSI芯片数据输入线;
P1.5引脚连通NRF24L01模块MISO芯片数据输出线;
P1.6引脚连通NRF24L01模块IRQ中断信号线。
P2口:P2.5引脚连通LCD1602模块RS寄存器选择信号线;
P2.6引脚连通LCD1602模块RW读写信号线;
P2.7引脚连通LCD1602模块E使能端。
P3口:P3.0——P3.2分别连接1——3号按键。
接收模块主控芯片引脚连接说明:
P1口:与发射模块的引脚连接方式相同。
P2口:P2.2引脚连通蜂鸣器,驱动蜂鸣器鸣响;
P2.7引脚连通LED指示灯,驱动LED灯点亮;
其他接口:单片机VCC引脚接通电源正极,GND引脚接通电源负极,为主控芯片提供电源;RST引脚与复位电路VCC端相连;XTAL1、XTAL2引脚与晶振引脚相连,为主控芯片提供外部时钟频率。
2 系统软件设计
系统采用“KeilμVision4”作为单片机模拟调试软件的集成开发环境,待调试完程序后,设置Keil单片机模拟调试软件使其编译生成可下载到实验板里的“.hex”文件,用STC_ISP下载程序时选择需要下载的“.hex”文件下载到系统中的单片机里面即可。
2.1 软件总体设计流程
发送端AT89S52完成初始化后,把NRF24L01配置成PTX工作模式。启动NRF24L01发送数据,若从按键模块接收到数据,则将相应标志位置1,并将对应编号显示于LCD显示屏。若发送成功,则产生TX_DS中断;若重发超限,则产生MAX_RT中断;若发送成功,则继续发送,否则进行出错处理。接收端AT89S52完成初始化后.把NRF24L01配置成PRX工作模式。当正确接收数据时,NRF24L01产生接收中断标志,AT89S52从NRF24L01读取数据并校验数据标志位,如果对应标志位为1,则鸣响蜂鸣器,点亮LED指示灯。
软件设计总体流程图主要分为发送端流程图和接收端流程图,具体流程如图6、图7所示。
2.2 部分模块的软件设计
2.2.1 NRF24L01的初始化
NRF24L01的初始化主要包括发送数据的配置和接收数据的配置。
NRF24L01配置发送数据:在配置为发送数据时,NRF24L01发送数据包后,自动切换到接收模式已接收返回的确认信号,当收到确认信号后,IRQ引脚产生数据发送完成中断,如果没有握手信号返回。则表示发送失败,器件自动重新发送,如果重新发送的次数超过在ARC_CNT寄存器中的设定值时,会在IRQ引脚产生重发次数超限中断。MCU查询STATUS寄存器的值。即可判断是发送完成中断。还是重发次数超限中断。
NRF24L01配置接收数据:在配置为接收数据时,NRF24L01接收到数据包后,由硬件解析地址数据和信息数据,当接收到有效信息数据后,在IRQ引脚产生中断,并通知外部处理器读取数据。
2.2.2 NFR24L01模块一对多通信实现方式
根据实际需求,在本次设计中设定三个接收端,采用软件数据校验的方法区分三个接收端不同地址。三个接收端工作于同一频率,系统开机后,发送端与接收端即开始进行数据收发操作,三个接收端将会接收信号数据段包括一个20位数组Tx Buf[0]——TxBuf[19]。其中第一位Tx Buf[0]作为系统标志位。如若没有检测到按键按下,则后面数组后19位默认置0。
当发送端检测到有按键按下时,将相应按键编号对应的Tx Buf数组位置1,将Tx Buf[0]置为0X16;调用NRF24L01发射函数,发射数据。
代码如下:
接收端调用NRF24L01数据接收读取函数,接受并校验数据。若相应校验位为1,则鸣响蜂鸣器。点亮LED灯;否则不做反应,继续扫描接收数据。
代码如下:
3 系统测试
整个系统测试由发射电路和接收电路构成,其中接收电路与LED指示灯、蜂鸣器相连,用于提示接收到数据信号。在测试的过程中,当建筑物很多的时候,将发射板和接收板均放置在地面时,能够达到的最佳通信距离为10-20m;在空旷场地,最远的通信距离能够达到30m。通信距离与数据手册上的说明相差较大,主要是因为在设计过程中考虑到成本问题,无线通信模块NRF24L01采用的内置天线,但此距离在室内已足够用了,当然,如果采用高增益天线,将能有效提高通信距离。
4 结束语
本设计采用AT89S52单片机与无线通信模块NRF24L01组建的无线发射和接收的通信系统,发射板通过按键发射简单数据,接收板接收并通过蜂鸣器鸣响及指示灯点亮,达到了指示遗忘物品方位的目的,实现了接收端绑定物体的智能查找。
摘要：该文以AT89S52单片机为核心控制单元、以NRF24L01射频收发芯片为无线信号的发送和接收器件,分别设计了1个发射器和3个接收器,实现了从单一发送端到多个接收端之间的信息传输。
关键词：无线通信,NRF24L01,模块,AT89S52单片机,LCD显示
参考文献
[1]黄智伟.单片无线数据通信IC原理与应用[M].北京:北京航空航天大学出版社,2004.
[2]王宜怀.单片机原理及其嵌入式应用教程[M].北京:北京希望电子出版社,2002.
[3]刘志平,赵国良.基于nNRF24L01的近距离无线数据传输[J].应用科技,2008.
收发器联合设计 篇3
由于多输入多输出(MIMO)中继通信可以提高数据通信的速率和可靠性[1],而双向中继可以获得比单向中继更高的频谱效率[2],因此双向MIMO中继系统[3]得到了广泛的研究。
文献[4,5,6,7,8,9,10,11]研究了在满足功率约束的条件下,通过设计中继和用户的收发器来优化性能指标,如最大化用户和速率、最小化用户和均方误差(MSE)、消除用户间干扰等。文献[12]研究了在双向放大转发(AF)MIMO中继系统中,在满足每个用户MSE约束的条件下,通过中继和用户收发器的联合优化来最小化用户和中继的总功率,但是文献[12]研究针对的是单用户对场景,没有扩展到多用户对场景。针对多用户对双向AF MIMO中继系统,提出一种用户和中继收发器的联合设计方案,目标是在满足每个用户MSE约束的条件下最小化用户和中继的总功率。
1 系统模型
考虑一个有K个用户对的双向中继通信系统,每个用户对中的2个用户通过中继来交互信息。用户jk表示第k个用户对中的第j个用户,它与用户形成第k个用户对,其中,k∈{1,2,...K},j∈{1,2},如果j=1,那么,反之,如果j=2,那么。假设中继有M根天线,用户jk有Njk根天线。一次完整的通信分为2个时隙,在第1个时隙,所有用户向中继传输信号,在第2个时隙,中继处理接收到的信号,并且将处理过的信号传输给用户。在第1个时隙,用户jk传输的信号为Ajkdjk,其中,djk表示Ljk×1维用户信号矢量,满足E[djkdHjk]=ILjk,IN表示N×N维单位矩阵用户(0M×N表示M×N维零矩阵),(·)H表示矩阵的共轭转置((·)T和(·)*分别表示矩阵的转置,共轭),E(·)表示求数学期望,Ljk表示用户jk传输的数据流的数目,Ajk表示Njk×Ljk维用户预编码矩阵,用户jk的功率为Pjk=tr(AjkAHjk),tr(·)表示求矩阵的迹。中继接收到的信号为:
式中,Hjk表示M×Njk维从用户jk到中继的信道增益;nR表示M×1维中继噪声。
在第2个时隙,中继对接收到的信号进行线性预编码:
式中,F表示M×M维的线性预编码矩阵。然后中继把信号x传输给用户,用户jk接收到的信号为:
式中,Gjk表示Njk×M维从中继到用户jk的信道增益;njk表示Njk×1维用户jk的噪声。
当消除掉反向传播自干扰后,用户jk的接收信号变为:
然后用户jk对进行线性接收处理:
式中,Bjk表示维用户接收处理矩阵。
所有的噪声都假设为零均值,方差为1的独立同分布的复高斯变量。用户jk接收信号的MSE表示为:
用户jk和中继的功率表示为:
目标是在满足每个用户MSE约束的条件下通过联合优化Ajk,Bjk和F来最小化用户和中继的总功率,可以写成如下的优化问题:
式中,ejk表示用户jk的MSE约束值。
2 提出的算法
由于优化式(9)对于Ajk,Bjk和F来说不是联合凸的,难以获得全局最优解,但是可以将其拆分成关于Ajk,Bjk和F的子问题,再分别对这些子问题进行求解。
2.1 用户接收矩阵优化
可以看到Bjk没有出现在优化式(9)的目标函数中,因此当Ajk和F固定时通过优化Bjk来最小化MSEjk,满足该要求的必要条件是。利用文献[13]给出的矩阵微分准则,可以得到:
式中,(·)-1表示矩阵的逆。
2.2 中继预编码矩阵优化
定理1:当Ajk和Bjk固定时,优化式(9)可以转化为一个凸二次约束二次规划(Quadratically Constrained Quadratic Program,QCQP)问题。
证明:利用文献[14]中给出的2个性质:
式中,vec(·)表示矩阵的矢量化操作;表示克罗内克(Kronecker)积,可以得到:
式中,。在上述变换过程中,利用了tr(AB)=tr(BA)这一性质。令
再令
式中,Re(·)和Im(·)分别表示取实部和取虚部操作。则优化式(9)可以写成如下形式的QCQP问题:
由于Q和Qjk,j∈{1,2},k∈{1,2,...,K}是半正定矩阵,所以式(15)是一个凸QCQP问题[15],可以利用凸优化软件包CVX来求解。
2.3 用户预编码矩阵优化
定理2:当F和Bjk固定时,优化式(9)可以转化为一个凸QCQP问题。
证明:利用式(11)和式(12),可以得到:
式中,;PR0和MSEjk0分别表示PR和MSEjk中与用户预编码矩阵有关的部分。
令
式中,表示一个块对角矩阵,其对角线上第j+2(k-1)个块为Zjkjk,其余对角线上的块均为零矩阵。
令
式中,djk表示一个由2K个块形成的一个列向量,每个块都是一个列向量,其中第j-+2(k-1)个块为tjk,其余的块都为零列向量。
令
利用上述变换,当F和Bjk固定时,优化式(9)可以转化为:
由于R和Djk,j∈{1,2},k∈{1,2,...,K}是半正定矩阵,所以式(19)是一个凸QCQP问题[15],可以利用凸优化软件包CVX来求解。
2.4 提出的迭代算法
算法的过程如下所示:
(1)初始化:给出可行的A(1)jk和F(1),令n=1;
(2)利用A(n)jk和,根据式(10)来获得B(n)jk;
((3)根据A(n)jk,和B(n)jk来计算P(n)total,当n≥2时,如果,则迭代终止,否则迭代继续;
(4)利用Ajk(n)和Bjk(n),通过求解式(15)来获得;
(5)利用Bjk(n)和,通过求解式(19)来获得Ajk(n+1),令n=n+1,然后转到(2)。
上标(n)表示迭代次数,ε是一个很小的接近于0的正数。由于每一步的优化都会减小(或维持)目标函数值Ptotal,同时目标函数是有下界的(下界至少为零),因此提出的算法是收敛的。
3 仿真结果分析
仿真中所有的信道都是零均值、单位方差、独立同分布的复高斯随机变量。用户对的数量为K=2,即有2K=4个用户,每个用户的天线数相同都为2,即Njk=2,j∈{1,2},k∈{1,2,...,K},每个用户传输的数据流的数目也相同都为1,即Ljk=1,j∈{1,2},k∈{1,2,...,K},中继的天线数为M=4。在仿真中所有用户的MSE约束值ejk都是相同的,设为ejk=e,j∈{1,2},k∈{1,2,...,K}。
当MSE的约束值e分别为0.3、0.6和0.9时,总功率和迭代次数之间的关系如图1所示。由图1可以看出,所提的算法是收敛的,并且在10次迭代之内就可以收敛,这就表明所提算法的收敛速度是比较快的。
图2比较了所提算法与其他一些收发器设计方案之间的性能,其他收发器设计方案包括只对中继进行预编码优化方案(在图2中记为方案1),在该方案中,用户预编码矩阵固定为,(其中ajk为系数,是常数),中继预编码矩阵和用户接收矩阵进行交替优化迭代求解;以及文献[11]中提出的中继采用迫零预编码,用户传输和接收处理采用特征波束赋形(在图2中记为方案2)。由图2可以看出,在相同的MSE约束值下,所提算法所需的总功率少于其他方案。
4 结束语
随着绿色通信理念的深入发展,尽可能地节省功率(能量)消耗已经越来越成为通信系统的一个重要的设计要求。目前针对低功耗(能耗)的双向AF MIMO中继系统收发器设计研究较少,为此,提出了基于功率的双向AF MIMO中继系统收发器设计,并给出了完整的算法。仿真结果表明,相较于其他收发器设计方案,所提算法消耗的总功率最小,达到了节省功率(能量)的目的;同时仿真结果也显示了所提算法的收敛速度是比较快的,这对实际应用是有利的。
摘要：针对多用户对双向放大转发多输入多输出中继系统中用户和中继的收发器联合设计问题,基于节省功率的目的,提出了在满足每个用户均方误差约束的条件下最小化用户和中继总功率的优化问题。由于所形成的优化问题是非凸的,难以求得全局最优解,因此将原问题分解为3个便于处理的子问题,对这3个子问题分别进行求解,在此基础上提出了一种基于交替优化的迭代算法去求解原问题。仿真结果表明,所提算法相较于其他算法可以有效地节省用户和中继的总功率。