硬件测试（精选9篇）
硬件测试 篇1
一、通讯基站基本硬件结构
本文以爱立信WCDMA基站Node B主设备为例, 来描述通讯基站基本硬件结构。
1. Node B基本硬件布局如图1所示:
2. 功能性逻辑连接如图2所示。
二、基本硬件功能介绍
FU为滤波单元模块可以对发射信号进行滤波, 并对接收信号进行滤波和放大, 同时为ASC/TMA和RET供电和通信并管理和控制天线等硬件。RU为射频单元模块可以放大来自FU的接收信号, 将基带信号转换成模拟无线信号, 同时进行内部温度监控并发布温度告警。PDU—电源开关可以控制CBU板、RU、FU的电源开关。CBU为基带的控制单元能装载基站数据软件, 用作基站内部数据交换功能以及ATM流量管理, 并提供机框电源接口, 并通过背板为其它基带板卡分配电源, 提供GPS接口, 支持1PPS时钟同步信号。RAX为基带接收板可以上行接收信号基带处理, 用于解调以及解码。TX为基带发射板, 用作下行发射信号基带处理, 可以处理软切换和更软切换, 进行传输信道处理, 达到编码、调制和扩频、物理信道的合路目的。RAX和TX也叫CE信道板, 其包含的CE数量决定着基站的容量, 也就是通俗意义上基站可接入的用户数量。RUIF为无线单元接口中的RUIF板是在无线单元与基带数字框之间传达信息的接口板, 实现点对点连接到相应的RU单元。FCU为风扇控制单元可以通过外部控制线控制风扇单元, 并发布风扇低速告警, 最终通过RS-485电缆连接CBU单元。最后通过调测软件对各单元模块测试验证, 调测所需软硬件包括JAVA软件、超级终端设置、硬件。
三、通讯基站-硬件设备的测试维修案例分析
Node B提供两种操作维护方式:近端操作维护方式和远端操作维护方式, 其中近端维护方式一般指基站操作维护人员于Node B硬件设备端通过软件或者硬件的方式对基站设备进行维护。
故障处理的一般流程从发现故障到判断故障, 再到定位故障和解决故障。解决一般故障通过告警信息分析、指示灯分析和对比/互换。解决复杂故障通过话务统计分析、仪器分析以及接口跟踪、业务测试。紧急恢复系统一般通过倒换和复位。
典型案例:下载数据配置文件重新启动基站后, 无法使用近端方式登录Node B。
故障现象:
方式 (1) :使用操作维护系统通过IPo A链路登录到基站后, 利用MML命令来设置近端维护通道地址, 然后利用MML命令来查询近端维护IP地址是否设置成功。
方式 (2) :利用配置管理系统打开数据配置文件, 修改基站属性, 将近端IP地址修改成需要设置的地址后重新下载数据配置文件, 重新启动基站。
故障处理:
(1) 单击“开始/运行”, 输入ping XX.XX.XX.XX, 看是否能ping通。
(2) 如果是近端维护, 推荐使用交叉网线直接连接LMT所在的计算机和Node B的主控板网口, 排除网络质量的干扰。
(3) 如果是经由RNC通过IPo A进行维护, 则需要检查IPo A带宽是否太小。
根据基站告警信息结合硬件设备维护经验初步分析出信号相关的故障, CS业务受阻, 用调测软件检查TX板卡、RAX板卡还有CBU板卡的工作状态。PS业务受阻, 则检查ET-MFX板卡和CBU板卡工作状态及物理连接状态, 经过逐一排查, 没有发现问题。再用调测软件检查天馈线、FU、RU等天馈系统回路, 天馈系统最主要核心指标就是要达到阻抗匹配实现最低的信号传输损耗, 即使得驻波比VSWR为最佳的1.1。根据两端口网络的传输线理论, 驻波比VSWR是输入功率平方根加上反射功率平方根除以输入功率平方根减去反射功率平方根, 它与传输线理论的传输系数的关系是VSWR=R/r= (1+K) / (1-K) 其中反射系数K= (R-r) / (R+r) (K为负值时表明相位相反) 式中R和r分别是输出阻抗和输入阻抗。当两个阻抗数值一样时, 即达到完全匹配, 反射系数K等于0, 驻波比为1。根据这个特点, 如果驻波比VSWR=9.9, 在所有连接线都拧紧的情况下, 往往是通讯基站硬件FU腔体损坏。通过不断测试分析发现, 驻波比VSWR=1.2, 这说明问题出在阻抗不匹配, 跟电路本身没有关系, 通过检测主板与腔体连接的蓝、绿、黄、红四根线电阻是否正常, 发现FU腔体的1路阻值异常, 通过FU腔体自带可变电阻器进行细调, 直到恢复正常, 再次测试驻波比VSWR=1.1排除故障。本案例的故障就是因为该FU设备阻抗不匹配导致天馈系统不正常, 从而影响了基站发射信号, 进一步影响到该基站下所有小区的信号发射不正常而引起的。
四、结束语
本文以WCDMA爱立信设备为例对通讯基站设备硬件构造、主要技术指标分析、软件辅助验证以及实际测试案例进行详细分析, 通过一整套的理论和实际相结合希望能为通信工程技术分析人员在测试维护基站设备时提供准确的思路, 以更准确解决实际测试分析工作中的问题。
参考文献
[1]李奇.基于ZigBee的无线列检手持机系统平台的研究与设计[J].中南大学, 2008-05-01
[2]黄政力.基站硬件本身上行干扰产生原因及查找方法探讨[J].移动通信, 2009-09-23
硬件测试 篇2
1，处理器的速度是指处理器核心工作的速率，它常用（）来表示
A，系统的时钟速率 B，执行指令的速度 C，执行程序的速度 D，处理器总线的速度 2，AGP总线主要用于（）与系统的通信
A，硬盘启动器 B，声卡 C，图形/视频卡 D，以上都可以
3，处理器的主要作用是（）
A，计算机的发动机 B，进行计算和进行处理C，进行控制
4，计算机电源是将（）
A，交流电转换为直流电的装置 B，市电220V的交流电转换成计算机中可用的直流电的装置 C，市电220V交流电转换成计算机可用的交流电的装置D，市电直流电转换成计算机可用的交流电的装置
5，硬盘驱动器是计算机中的一种外存储器。它的重要作用是（）
A，保存处理器将要处理器的数据或处理的结果 B，保存用户需要保存的程序和数据 C，提供快速的数据访问方法 D，使保存其中的数据不因掉电而丢失
6，关于CD-ROM，（）的表示是正确的A，CD-ROM是一中只读光存储介质，B，CD-ROM一般既指光存储介质，也指CD-ROM驱动器 C，CD-ROM是一种可读写的存储设备 D，CD-ROM与硬盘一样都可随机地读写 7，显示器的尺寸代表的是（）
A，显示器屏幕难得大小 B，显像管屏幕的大小 C，显示器屏幕的对角线尺寸 D，显像管
对角线尺寸
8，鼠标有（）（多选）
A机械鼠标B，光电鼠标 C，触摸（控）板 D，轨迹球
9，DOS下需要显示当前目录及其子目录下隐藏文件应该用哪个指令（）
A，dir/wB,dir/aC,dir/sD,dir/p
10，需要在当前文件夹中建立一个子目录应该使用哪一个命令？（）
A，CDB，COPYC，RDD，MD
11，需要在当前文件夹中删除一个子目录应该使用哪个命令？（）
A，CDB，COPYC，RDD，MDE，DELTREE
12，常见台式机进入BIOS SETUP 程序的方法是（）
A，按Del键或按CTRL+ALT+Del键B，按F2键C，按Esc键
13，普通SDRAM内存条与DDR内存条在外 观上的区别主要是（）（多选）A，定位凹口位置不同 B，定位凹口数量不同 C，高矮不同
14，在CMOS设置是，保存并退出的快捷键是（）
A），F1B），F10C），ESCD），ENTER
15，INSUFFICENT DISK SPACE是什么意思？（）
A，磁盘有坏道B，内存不足C，磁盘空间不足D，无效的驱动器定义
二，填空（30分）
1.CPU核心的三个单元分别指（）、（）、（）。
2.显卡结构的五部分分别指：（）、（）、（）、（）、（）。
3.主板芯片组除了INTBL外其余的三个分别是：（）、（）和（）。
4.硬盘的两种接常用的接口分别为：（）和（）。
5.显示器分为（）和（）两种。
二，判断题（共10分）
1，INETL公司和AMD公司生产的有些CPU插槽是一样。（）2，主板的PCB基板和六层板。（）
3，DDR一代内存和AGP和PCI两种。（）
4，显卡的总线接口有AGP和PCI两种。（）
5，CPU的L2cache越小越好。（）
四，翻译。（共10分）
1，BADCOMMANDORFILENAME
2，GHOST
3，STANDARDCMOSFEATUERS
4，DISKBOOTFAILUREINSERTSYSTEM
5，FIRSTBOOTDEVICE。
五，简答题（共20分）
1，光盘驱动器可分为哪几种类型？
2，硬盘的平均寻道时间指的是？
3，北桥芯片组的功能是什么？
4，常用的硬盘分区工具有哪些？
硬件测试 篇3
计数是一种最简单基本的运算[3]计数器就是实现这种运算的逻辑电路, 计数器在数字系统中主要是对脉冲的个数进行计数, 以实现测量、计数和控制的功能。
2 硬件测试电路设计
测试电路由4个部分组成, 即锁相环模块, 计数器模块, 防抖电路, 译码模块, 每个部分均由VHDL语言编写合成图形模块, 从上而下组件成系统模块。
锁相环PLL可以与输入的时钟信号同步, 并以其作为参考信号实现锁相, 从而输出一至多个同步倍频或分频的片内时钟, 以供逻辑系统应用, 以供逻辑系统应用。
由于干扰抖动信号是一群宽度狭窄的随即信号[4]在串入时, 很难整齐地同时使与门输出为1, 只有足够的宽度的信号通过此电路, 从而起到“滤波”的功能。译码模块设计中由七段数码显示译码器设计。
3 总体设计
3.1 综合编译
系统利用QuartusⅡ自带仿真器, 采用ALTERA公司Cyclone III系列的EP3C5E144C8芯片。该系统的每个模块均在VHDL语言编辑下完成, 实现整体设计电路图。如图1所示。
本次设计总共应用了27个逻辑单元, 小于总逻辑单元个数的1%, 使用引脚28个, 是总引脚的29%。总体来看, 虽然出现了警告, 但是没有错误。仿真的结果达到了预期效果。
3.2 整体仿真
该设计中输入信号有模拟的时钟信号CLK和按键k8, 输出时为了验证数码管、蜂鸣器、LED灯等, 分别设置了6个输出按键, 仿真波形如图2所示。仿真起始延时时间10.175us, 并不影响系统性能。效果较好。
4 结论
本文完成了基于FPGA的硬件测试电路设计和仿真, 以PC机为平台, 利用ALTERA公司的Quartus II 9.0软件编译仿真。可以通过引脚锁定和下载, 对PCB板的实际操作进一步验证本设计的成功性。
参考文献
[1]戴立江.基于EDA技术的FPGA应用研究[D].天津工业大学, 2004, (12) :10-11
[2]黄艳敏.浅谈电子产品的硬件测试技术[J].单片机与嵌入式系统应用, 2010, (02) :16-17
[3]王学礼, 李根乾, 谭玉山.PCB测试技术研究进展[J].无线电通信技术, 2000, (05) :27-28
硬件测试工程师简历 篇4
硬件测试工程师简历模板
| 个人基本简历 |
| 简历编号： | 更新日期： | |||
| 姓 名： | / | 国 籍： | 中国 | |
| 目前住地： | 广州 | 民 族： | 汉族 | |
| 户 籍 地： | 广州 | 身高体重： | 178 cm?72 kg | |
| 婚姻状况： | 未婚 | 年 龄： | 22 岁 | |
| 培训认证： | 人才测评： | |||
| 诚信徽章： |
| 求职意向及工作经历 |
| 人才类型： | 应届毕业生? | ||||||||||
| 应聘职位： | 硬件测试工程师 | ||||||||||
| 工作年限： | 0 | 职 称： | 无职称 | ||||||||
| 求职类型： | 全职 | 可到职日期： | 随时 | ||||||||
| 月薪要求： | 1000--1500 | 希望工作地区： | 广州 | ||||||||
| 工作经历： |
|
| 公司名称： | 广州唯思软件公司起止年月：2009-04 ～ 2009-05 |
| 公司性质： | 私营企业所属行业：计算机业 |
| 担任职务： | VS客服 |
| 工作描述： | 客服工作包括观察服务器情况,接听电话,解决客户要求问题,公司员工点餐,叫水,倒垃圾...等等 |
| 离职原因： |
| 教育背景 |
| 毕业院校： | 广东农工商职业技术学院 | ||||||||||||||||||||||||||||||||||||
| 最高学历： | 大专 | 毕业日期： | 2009-07-01 | ||||||||||||||||||||||||||||||||||
| 所学专业： | 计算机商务信息技术 | 第二专业： | 商务管理 | ||||||||||||||||||||||||||||||||||
| 培训经历： |
|
| 起始年月 | 终止年月 | 学校（机构） | 专 业 | 获得证书 | 证书编号 |
| 2005-09 | 2006-01 | 信息产业部电子教育中心 | 计算机软件 | 计算机软件技术员 | C0611J13R2200199 |
| 2006-03 | 教育部考试中心 | 全国英语等级考试 | 全国英语等级考试一级合格证书 | 44061010200008 | |
| 2006-04 | 教育部考试中心 | 全国计算机等级考试 | 全国计算机等级考试一级合格证书 | 15234404765199 | |
| 2006-12 | 广东农工商职业技术学院 | 商务信息技术 | 高等学校英语应用能力考试(B级) | 123 | |
| 2008-04 | 2008-05 | 信息产业部电子第五研究所 | 数据恢复 | 数据恢复员 | 王培安0616 |
| 语言能力 |
| 外 语： | 英语 一般 | ||
| 国语水平： | 优秀 | 粤语水平： | 精通 |
| 工作能力及其他专长 |
| 作为刚毕业的我拥有年轻和知识以及丰富的网络知识和网游经验,我可以用热情和活力,自信和学识来克服毕业后生活和工作中的各种困难,用自己的学习能力和分析处理问题的`协调,管理能力去完成今后的美丽人生! |
通用数字电路板测试系统硬件设计 篇5
关键词：数字电路板测试,嵌入式硬件设计,FPGA
随着设计技术和制造能力的发展,实际应用系统中的数字电路规模越来越大,功能也日趋复杂[1]。测试是认识世界以取得定性或定量信息的基本方法,是信息工程的源头及组成部分,据资料显示,目前测试成本已达到所研制设备成本的50%、甚至70%[2]。传统的数字系统测试与诊断工作是工程技术人员凭借经验和理论知识,借助一些常规工具,比如万用表、示波器或逻辑分析仪来完成的,测试的速度慢、自动化程度低、可靠性不高,因此使用数字电路自动测试系统成了最佳选择。目前国内仪器、仪表公司和科研机构研制的数字电路板测试系统,价格昂贵,且各项性能指标都有提升的空间。比如北京新润泰思特测控技术有限公司的XR3168A大规模数字集成电路测试系统,主要支持TTL系列、CMOS系列等器件,测试通道数可达256通道,动态功能测试速率1.6 kHz～20 MHz,支持I/O引脚输入高、低电平,输出高、低电平,输出三态和输出屏蔽等格式。
文中针对市场上数字电路板测试系统在各项技术指标上所存在的不足,提出一套高性能、操作使用方便的通用数字电路板测试系统硬件设计方法。该测试系统的主要技术指标如下:测试通道数32路,每通道独立、可同步工作,可输出最大电流50 mA,均有短路保护,均可设置为输入或输出:设置为输入时,可检测低电平、高电平和不定状态;设置为输出时,可发送低电平、高电平和高阻态3种状态;测试电平范围为-6～9 V,可编程电平步长为100 mV;单通道存储深度最大为1 Mbit,测试频率最高达50 MHz,并可设置为100 MHz的整数分频。
1 测试系统概述
文中介绍的是一套高性能、自动化、通用的数字电路板测试系统,可完成各种型号的数字电路板测试工作,方便对被测电路板进行故障分析与诊断,其系统总体结构如图1所示。
上位机初始化测试电平、测试频率及测试通道数后,下位机将上位机发送的测试向量保存到发送缓存模块,通过发送调理电路连续地输出至被测数字电路板;被测电路板响应后,经接收调理电路保存至接收缓存模块,最后集中发往上位机供其分析。通过对比发送的测试向量与被测电路板的响应向量,可对被测电路板进行故障检测与分析。
2 测试系统硬件设计
2.1 系统电源设计
文中考虑实际工作环境里均使用220 V、50 Hz的交流电作为总电源输入且电源模块的体积不能太大,遂选取朝阳电源公司定制的轻系列开关电源,再通过线性电源稳压芯片对其输出进行稳压,减小输出纹波,以满足测试系统的电源需求。开关电源输出+18 V经Linear公司的LT1085-ADJ输出+14V为测试向量发送调理模块及接收调理模块正极电源,开关电源输出-15 V经Linear公司的LT1033输出-12 V为测试向量发送调理模块及接收调理模块负极电源,开关电源输出+7.5 V经Linear公司的LT1085-5输出+5 V为D/A等器件电源。
2.2 FPGA最小系统设计
FPGA有较大可编程灵活性及可移植性,用户可通过反复编程,使得在外围电路不改变的情况下用不同硬件描述语句实现不同的功能,这是DSP、ARM等嵌入式C处理器所不可匹敌的。文中选用Altera公司CycloneIII系列芯片EP3C25F324C8作为发送控制模块处理单元芯片,该FPGA芯片具有24 624个LE,4个PLL,608 256 bit Memory Block以及多达215个可编程IO口,内部资源满足本课题的应用需求[3]。选取Linear公司的LT1085-3.3提供3.3 V电源,可输出3 A电流,纹波在2%以内;选取AMS公司的AMS1117-2.5提供2.5 V电源,可输出0.8 A电流,纹波在1.6%以内;选取Sipex公司的SPX3819-1.2提供1.2 V电源,可输出0.5 A电流,纹波在2%以内。
2.3 高速存储模块设计
测试向量发送与接收高速缓存选用单倍速率动态随机存储器即SDRAM,具有单位空间存储容量大、读写速度快以及价格便宜等优点。文中选用两片位宽为16位、容量为64 Mbit的镁光公司SDRAM产品MT48LC4M16A2TG-75组成容量为128 Mbit的存储单元,该芯片读写时钟频率可达133 MHz,满足设计指标每通道测试存储深度达1 Mbit的需求,其电路连接如图2所示。
2.4 测试电平调节电路设计
测试电平调节电路的为发送调理模块提供发送参考电平以及为接收调理模块提供比较参考电平,由D/A转换电路与偏置放大电路组成。选用Analog Devices公司8位、8通道低功耗D/A转换芯片AD8801[4]及单片四通道运放OP482,原理如图3所示。其中VREF为高精度稳压芯片TL431输出3.15 V,R3与C1组成低通滤波电路滤除高频噪声,输出电压VO连至发送驱动芯片的VL、VH及接收比较芯片的-IN1、-IN2端,通过编程D/A转换的数字量DATA改变VDA,可得到-12.6～+12.4 V范围电平,分辨率为100 mV,具体计算方法如下式:
2.5 发送驱动电路设计
测试向量发送驱动电路实现对测试向量的调理,将从发送控制模块即FPGA的IO发出的测试向量电平转换成测试系统需要的-6～+9 V电平及高阻输出,提高电流驱动能力。为保证测试频率、电平范围及驱动能力,文中采用Intersil公司的高性能管脚驱动芯片EL1056为发送驱动芯片,可输出电平范围-12～+12 V,频率达66 MHz,峰值驱动电流达140 mA,并具有短路保护功能[5],发送驱动电路如图4所示。
每路测试通道占用发送控制模块即FPGA的4个IO口,分别连至发送驱动芯片EL1056的数据脚D、低优先级使能脚OE、高优先级使能脚E以及芯片过载保护指示脚SENSE。要实现发送3种状态,每个通道需用两位并行数据表示,假设为test_vec[1:0]:test_vec[1]为高位,接EL1056低优先级使能脚OE;test_vec[0]为低位,接EL1056数据脚D。测试时先进行初始化,通过对D/A编程设置EL1056的3脚VH及23脚VL的电压值。当test_vec[1:0]=‘10’时,EL1056输出低电平,电压为VL;当test_vec[1:0]=‘11’时,EL1056输出高电平,电压值为VH;当test_vec[1:0]=‘00’或‘01’时,EL1056输出高阻态。其实现测试向量三态输出。利用FPGA实时监控EL1056的SENSE脚电平,其跳变为低电平时,将高优先级使能脚E置为低电平将EL1056输出高阻,从而实现发送驱动的过载保护。
2.6 接收比较电路设计
测试向量接收比较电路实现对被测数字电路板响应向量的比较,将从被测电路板接收到的响应向量电平转换成与接收控制模块即FPGA的IO口相兼容的电平并对其进行判断。考虑被测电路板的响应频率及电平范围,文中采用Intersil公司的EL2252作为接收比较芯片,该芯片上集成两路独立的比较器,可比较频率达50 MHz、电平范围为-12～+12 V的信号[6],如图5所示。
为检测被测电路板响应向量的状态,将响应信号接至两路比较器的正端,与两路比较器的负端进行对比,所得数据需两位并行数据表示,设为test_vec[1:0]:test_vec[1]为高位,接EL2252第二端比较器输出脚;test_vec[0]为低位,接EL2252第一端比较器输出脚,接收原理方框图如图6所示。测试时先进行初始化,通过对D/A编程设置EL2252的3脚-IN1及5脚-IN2的电压。当检测到test_vec[1:0]=‘11’时,接收到的状态判定为高电平;当test_vec[1:0]=‘00’时,接收到的状态判定为低电平;当test_vec[1:0]=‘01’时,接收到的状态判定为不定状态,通常将此状态定为故障状态;test_vec[1:0]不可能出现‘10’的状态。双端比较器的输出即test_vec[1:0]连至FPGA的IO口,通过检测IO口的电平可实现被测电路板响应向量3种状态检测[7,8]。
3 测试结果分析
数字电路板测试系统作为一种测试仪器,其是否能实现提出的性能指标设计要求以及稳定地运行,调试和验证是重要环节。文中使用Verilog HDL对FPGA进行电路描述,编写测试程序对系统指标进行验证。使用边沿触发方式观察到测试向量输出结果如图7所示,其中图7(a)中1通道为50 MHz测试频率+5 V、-5 V方波,2通道为25 MHz,+9 V、-6 V方波;图7(b)和图7(c)是(a)中测试向量频率调为1 MHz、500 kHz、100 kHz、50 kHz的波形;图7(d)2通道为输出LVTTL电平方波;图7(e)1通道为10 MHz测试频率+5 V、-5 V方波,2通道为接收比较后的波形。无论数字电路的功能有多复杂,都可施加二值逻辑即一串连续的“0”和“1”组成的数字序列来测试。从以上波形可看出文中介绍的测试系统发送的测试向量电平、频率均满足预期要求,对被测电路板的响应也能正确接收。
4 结束语
文中针对某航修单位的应用需求,介绍一种可对军用数字电路板在内进行测试的高性能、通用数字电路板测试系统的硬件设计方案,核心处理系统采用FPGA+两片SDRAM方案实现,解决了传统数字电路测试系统灵活性低、存储深度小、测试速度慢等问题。该系统可按操作人员的要求发送测试波形至被测电路板,接收其响应后存储并上传到上位机供操作人员分析处理,其可以迅速判断被测电路板的性能是否正常并定位故障位置,达到事半功倍的效果,具有广阔的应用前景。
参考文献
[1]贺喆,周剑奇,马好东.基于PXI总线的小型化数字电路故障诊断系统设计方法研究[J].计算机测量与控制,2010,18(2):323-325.
[2]郭希维,苏群星,谷宏强.数字电路测试中的关键技术研究[J].科学技术与工程,2006,6(18):2903-2905.
[3]Altera,Inc.Cyclone III device handbook[M].CA,USA:Al-tera,Inc,2010.
[4]Analog Devices,Inc.Octal 8-bit trimDAC with power shut-down,AD8801[M].Ultra,USA:Analog Devices,Inc,2002.
[5]Intersil,Inc.Monolithic high-speed pin driver[M].UK:In-tersil,Inc,2007.
[6]Intersil,Inc.Dual 50MHz comparator/pin receiver[M].UK:Intersil,Inc,2007.
[7]黄鑫,常天庆,邢士勇,等.数字电路板自动测试与故障诊断系统的设计与实现[J].计算机测量与控制,2010,18(7):1512-1514.
硬件测试 篇6
三网合一已经明确写入我国信息产业发展的规划纲要中,而三重播放业务又是目前公认的实现三网合一的有效途径。作为三重播放业务的代表,IPTV充分利用宽带网络基础设施,在电视机,计算机,手机等音视频终端上为广大用户提供了传统电视、VoD点播、TV直播等形式各异、种类繁多的数字多媒体服务,为内容提供商和电信运营商提供了前所未有的发展机遇,更为IP技术找到了通往全面繁荣的应用道路。目前,我国已经完全具备了发展IPTV的技术条件和市场条件。
2 IPTV测试
2.1 网络测试概述
现代网络测试技术种类繁多,按照测试方法,可以分为主动测试和被动测试;按照测试对象,可以分为有线网络测试和无线网络测试;按照测试手段,可以分为传统测试仪和虚拟仪器为代表的网络测试仪。IPTV测试无论从理论还是测试方法都源于现代网络测试,但同时也具有自己的特点。
2.2 IPTV用户QoE测试
IPTV用户QoE测试着眼于IPTV用户的观看体验,以此为评判相关设备和网络性能优劣的依据。它主要有频道切换时间和视频质量评定两方面的内容,测试结果具有很好的直观性。而一般网络测试是以RFC2544为测试指导,以获取诸如延时、丢包率、带宽利用率等各专业参数为测试基点。随着应用测试的不断发展,用户QoE测试的各种指标得到了越来越广泛的认可和应用。
在用户QoE测试中,视频质量评定是主要指标。这一指标现有3个评价标准:MDI,MOS_V和全参考视频质量评定指标PEVQ。在这3个指标中,RFC4445 MDI同时考虑了IP传输层和MPEG层的因素,无论是测试的效率还是测试的公平性,MDI都具有较大优势,一般作为首选判断指标。MDI包括了2个参数[1]:
1)延迟因素(Delay Factor,DF):该数值表明被测试视频流的延迟和抖动状况,单位是毫秒(ms)。DF将视频流抖动的变化换算为对视频传输和解码设备缓冲的需求,被测视频流抖动越大,DF值越大。当网络设备和解码器的缓冲区容纳的视频内容时间不小于被测视频流DF读数时,将不会出现视频播放质量的下降[2]。
2)媒体丢包速率(Media Loss Rate,MLR):MLR的单位是每秒的媒体封包丢失数量,该数值表明被测试视频流的传输丢包速率。视频信息的封包丢失将直接影响视频播放质量,理想的IP视频流传输要求MLR数值为零。具体的视频播放设备对丢包可通过视频解码进行补偿或者丢包重传,在实际测试中MLR的阈值可相应调整[3]。
3 用户QoE测试MDI算法及实现方案
3.1 用户QoE测试MDI测试算法
3.1.1 MDI:DF
流媒体应用有实时性的特点。在流媒体通过IP网络传输的同时,终端解码器在消耗已接收到的媒体流信息。IP网络传输媒体流出现的抖动表现为同一媒体流的IP封包传输间隔的不均匀。
在采样周期中,DF首先计算在测量点每个IP视频封包到达时间变化,然后与预期的视频流速度对比,采样周期默认为1 s,DF数值在每次采样周期完成后更新。参照RFC4445,具体DF的计算如下:
设在测量点有虚拟缓存为VB,在测试周期内第i个包到来时,将有2个VB值:VBi,pre和VBi,post,即
式中:j=1,2,…,i-1;Sj为当第j个包到达时的媒体有效载荷的大小;Ti为在测试周期内第i个包到达时的时间;MR为媒体流码率;VBi,pre为在第i个包到达前虚拟缓冲器的大小;VBi,post为在第i个包到达后虚拟缓冲器的大小。
在测试前首先设定初始条件VB0=0,若在测试周期(通常设定为1 s)内,有k个包到达,则会得到2×k+1个有效的VB值,从这2×k+1个值中取VBmax和VBmin,那么
DF=[VBmax-VBmin]/媒体流码率
式中:媒体流码率单位为byte/s。DF的计算将网络抖动换算为对媒体流解码缓冲的需求。当解码器的缓存保存媒体信息不小于DF数值,解码器不会出现缓存内容耗尽的情形,因此网络的抖动将不影响视频播放的质量。
3.1.2 MDI:MLR
MLR是计算媒体封包在采样周期内的丢失总数,MLR=媒体封包丢失总数/采样周期,默认采样周期为1 s。媒体封包在MPEG-2 TS封装格式是指有效的MPEG封包(不包括填充MPEG封包)
3.2 用户QoE测试MDI测试算法实现
从DF的算法来看,关键点是2个VB值:VBi,pre和VBi,post的获取,算法实现流程如图1所示。
图中:idlePro为空闲进程,等待事件发生;UDPPro为提取UDP数据包的报文头信息;RTPPro为提取RTP数据包中的包文头信息;calPro为计算进程,计算VBi,pre和VBi,post;start REQ为请求信号,指示的是UDP数据包;UDP RES为响应信号,指示UDPPro进程处于空闲状态,允许传送UDP数据包;send UDPdata为发送UDP数据包;RTPOP为指示信号,表明UDP数据包中存在RTP;RTP RES为响应UDPPro进程,准备接收RTP数据包;send RTPdata为发送RTP数据包;CALOP为指示信号,表明RTPPro已经提取有效负荷S;cal RES为响应信号,允许RTPPro进程传递参数;send calpar为发送有效参数给calPro进程;noRTP为指示信号,表明UDP数据包中不存在RTP数据包,系统回复到idlePro进程,等待另一事件发生;endOP为结束信号,表明一个完成的计算过程,同时使能系统回复到idlePro进程,等待另一个事件发生。
MLR参数的获取必须考虑多个节目流的问题,这只需要在统计时根据节目流的PID值进行区分即可。根据上述算法,应在一个采样周期内(1 s)提取RTP帧中的CSRS_counter(连续计数)字段以统计媒体丢包数。算法实现流程同上。
4 用户QoE测试硬件实现方案
由测试需求可以看到,MDI测试的内容涉及网络的各个层次,在测试时就是要根据算法实现对协议帧相关字段参数的提取。举例说明:在MDI:MLR测试中,为了实现对不同业务流的识别,就需要根据数据帧的MAC地址和IP地址对其进行过滤,这就必须要从MAC帧和其承载的IP包中提取对应的字段进行统计。IPTV测试层次模型和OSI 7层模型的对照如图2所示。
测试仪总体功能模块如图3所示。图中,FPGA模块是整个硬件系统的核心,主要功能是:对从MAC芯片进来IP帧进行拆解;根据MDI测试要求提取MAC地址、IP地址、UDP包头长度、RTP中CSRS的连续计数字段等相关测试参量;与ARM协作,完成MDI测试量的统计。依需求分析,FPGA功能模块设计方案如图4所示。
5 FPGA数据提取模块设计实现
根据上面的分析,显然数据提取模块是FPGA模块的核心。具体开发时,可以选用ALTERA公司或Xilinx公司的FPGA芯片,并利用各自公司提供的功能强大的EDA集成开发软件进行开发。
5.1 数据提取模块的设计
数据提取模块的主要作用是为数据统计模块提取数据帧中相关字段的参数,其设计采用有限状态机FSM的设计方法。数据提取模块状态转移如图5所示。
IPTV测试仪开机以及被复位后的状态称之为初始状态S0(init);数据提取模块并不在init停留,而是在下一个时钟周期立即跳转至等待状态S1(idle),此后不断查询与MAC芯片接口的以太网接口模块,一旦监测到RSX信号为高电平,则跳转至启动状态S2(start);在启动状态start,数据提取模块使能以太网接口的RENB信号,开始读取数据;在下一个时钟周期内,当RVAL和RSOP信号同时有效时,数据采集模块由start跳转到提取状态S3(execute),开始采样标志分组或信元第一个双字的数据;随后在信号RVAL有效时,继续接收分组或信元的中间部分数据;最后,当包尾标志信号REOP有效时,这一时钟下所接受的数据为包尾。此时,采样结束,数据提取模块也由提取状态execute进入等待状态idle。但是在提取包尾时必须检验尾字节的有效字节数以及该接收包是否有错,如果有错,则丢弃该数据帧,这就是丢弃状态S4(discard)。除了以上5个状态之外,还有一个结束状态end,此时表示测试工作结束。
5.2 数据提取模块的仿真验证
以提取IPTV数据包的源MAC地址和目的MAC地址为例,仿真图如图6所示。
通过提取包括源MAC地址和目的MAC地址在内的一系列参数,在一段时间内,对相同源点和目的节点的IPTV数据流,IPTV测试仪通过对其MDI:DF和MDI:MLR的统计就能对该IPTV数据流进行有效地监测。如上图6所示,仪表监测到RSX为高电平,说明有新的IPTV业务流到来,通过使能RENB(低电平有效),得到图6中的MAC芯片内的数据。FPGA在RSOP有效状态(高电平有效)下立即提取目的MAC地址(DSMAC,需要1.5周期),紧接着再提取源MAC地址(SRMAC,需要1.5周期)。得到DSMAC和SRMAC后,使能enDS信号和enSR信号,将它们写入缓存器(FIFO)。与之类似,也能完成对其他参数的提取。
提取完毕之后,将提取的参数送入统计模块进行统计,然后通过地址匹配模块写入FIFO预先开辟好的存储区中,由ARM读取。
6 小结
目前,IPTV测试的发展如火如荼,各种新的测试方案层出不穷,但是MDI测试以其高效实用的特点成为广大用户和工程技术人员的首选。从测试本质上讲,MDI测试是以传输层作为主要测试对象,传输好即质量好,没有对视频质量做出更深层次的考察。而这正是MOS_V和PEVQ所主要关注的,只是这2个指标过于繁琐,一般适用于大型验收测试和研究测试,如何将MDI和这两个指标结合,是今后应当关注的重点。
摘要：分析了IPTV用户QoE测试中的MDI测试参数,重点提出MDI测试的算法和实现方案,并采用FPGA提取IPTV业务流的关键信息,为MDI测试提供可靠的测试数据。
关键词：IPTV测试,用户QoE测试,MDI
参考文献
[1]杨中贤.IPTV QoE测试指标概述[J].电信网技术,2007(12):28-30.
[2]陈国顺,余达太,刘增良.基于虚拟仪器的网络化测试系统设计与应用[J].电子测量技术,2007,30(3):13-16.
硬件测试 篇7
本文分析了低成本工业综保装置支持硬件自动测试的必要性, 设计了面向工业综保装置的微机继电保护装置硬件自动测试系统软硬件方案, 并从应用功能设计、软件任务设计、测试业务流程设计几个方面进行了详细说明。
1 设计需求
随着微机工业综保装置的推广和使用, 人工方式对其进行硬件测试, 已无法满足客户以及批量化生产的需要, 基于自动化工作方式的工业综保装置测试工具主要解决工业综保装置生产测试问题通过计算机仿真以及自动化控制技术的应用, 提高装置生产时硬件测试效率, 并通过记录测试数据, 实现装置测试数据的保存, 提高生产工作效率。
2 技术方案
2.1 系统结构
微机工业综保装置硬件自动测试系统结构如图1所示, 主要包括控制计算机、精密源和PCI1753开入开出卡。控制计算机为测试工具运行平台, 由于PCI1753卡直接插在计算机的插槽中, 控制计算机为带PCI插槽的计算机, 一般为PC机或工控机。精密源主要任务提供继电保护装置中模拟量硬件测试使用, 提供电流电压, 配合控制计算机完成硬件测试。
2.2 系统配置
2.2.1 控制计算机
硬件:CPU PIV 1.5G以上, 内存512M以上, 硬盘30G以上;
监视器:分辨率1024*768;
10/100M自适应以太网卡;
操作系统:Win2000 XP;
带PCI插槽一个;
2.2.2 精密源
北京博电MD-505;
为了确保其他硬件正常工作, 硬件自动测试系统需要安装北京博电精密源的安装程序以及PCI1753开入开出卡的驱动程序。
控制计算机配置两块网卡, 其中一块负责精密源控制, IP一般设置为192.168.1.100;另一块负责与被测装置通讯, IP地址设置为10.100.100.100。
2.3 应用功能设计
为方便生产流水线测试部门测试微机工业综保装置, 特开发装置端测试程序, 和微机工业综保装置配合, 实现硬件自动测试功能。装置端程序响应上位机的命令请求, 测试策略由辅助配置软件工具进行定义。原则上, 一个测试程序可测试目前微机工业综保各种型号装置, 装置通道等配置由上位机确定。
微机工业综保装置自动测试系统主要测试功能设计如下:
2.3.1 开入通道测试
(1) 加量:硬件自动测试系统通过驱动IO卡的指定开出通道, 并通过IO功放箱放大信号, 加入到装置的待测开入端子上;
(2) 检测:硬件自动测试系统通过内部规约读取待测装置的开入状态, 用以判断开入通道的状态是否正确。
2.3.2 开出通道测试
(1) 加量:硬件自动测试系统通过内部规约, 传动待测装置的指定开出通道及展宽时间;
(2) 检测:通过读取IO模块的开入状态, 用以判断开出通道是否正常。
2.3.3 模拟通道零漂校正
(1) 不加量时, 硬件自动测试系统发命令校正零漂;
(2) 装置回零漂校正结果报文。
2.3.4 模拟量系数校正
(1) 硬件自动测试系统控制精密源, 给某通道加额定量, 下发系数校正命令;
(2) 装置校正后回校正结果;
(3) 硬件自动测试系统读模拟量, 验证是否在要求范围内。
2.3.5 通信测试
(1) 以太网, 测试系统能进行以上测试, 说明以太网通讯没问题, 没有单独的测试项目;
(2) 串口, 硬件自动测试系统下发测试报文, 装置收到测试报文后应答确认报文, 通过自定义的简单握手协议实现。
2.3.6按键测试
(1) 收到硬件自动测试系统命令, 开始捕捉按键激励输入;
(2) 把捕捉到的按键上送硬件自动测试系统, 由硬件自动测试系统判断按键测试结果。
2.3.7 LED测试
(1) 收到硬件自动测试系统点亮或熄灭LED灯的命令, 灯从右往左, 序号从0到5 (包括运行灯) ;
(2) 点亮或熄灭相应的LED灯。
2.4 业务数据流处理
硬件自动测试系统实现了微机工业综保装置的闭环自动测试, 采用了事件驱动方式的业务数据流请求-相应处理方式。主要测试业务数据流经抽象后, 归纳如下。
2.4.1 读开入量请求
直接从缓冲区读相应通道的当前采样值, 不加开入消抖逻辑处理, 组装报文, 上送自动测试主机系统。
2.4.2 读模拟量请求
(1) 模拟量通道按类型分为:保护电流、测量电流、电压三种, 分别有自己的计算方法, 和合同程序算法保持一致。
(2) 根据下发的通道号, 访问采样数据缓冲区, 根据通道类型, 调用相应算法, 算得幅值。
2.4.3 读模入零漂校正请求
计算请求的通道号的零漂, 把结果保存到全局变量, 然后再保存到flash, 然后上送后台校正结果。
2.4.4 模入系数校正请求处理
(1) 使用计算值除以额定值作为系数, 应当在设计范围 (0.95～1.05) 内; (2) 把计算结果保存到全局变量、保存到flash并上送自动测试主机系统。
2.4.5 开出请求
判断请求的通道号是否正确, 调用启动继电器开出, 调用开出驱动接口, 记录开出时刻, 返回后台开出结果定期检查开出状态, 检查是否需要复位开出。开出展宽由硬件自动测试系统下发的请求中得到。
2.4.6 串口请求
在串口中断中接收串口报文, 根据测试协议, 回复响应报文即可
2.4.7 按键事件
在50毫秒定时器中捕捉按键事件, 设置全局变量。网络进程中检查全局变量, 如果有按键事件, 则创建报文上送诊断测试系统主机。
2.5 人机界面设计
微机工业综保装置硬件自动测试系统软件主要由主机控制软件 (主控软件) 和配置软件构成。
2.5.1 主控软件
微机工业综保装置硬件自动测试系统主机控制软件界面布局设计如图2所示。
主界面主要分三个区域:
(1) 测试控制区。主要提供测试启动、停止等控制功能;
(2) 测试项目显示区。测试项目显示区包括两部分内容, 一是模块测试功能使能, 二是测试项目具体内容。根据硬件测试需要, 将测试内容分为:装置自检测试、通讯口测试、面板按键测试、装置面板灯测试、模拟量测试、开入量测试、逻辑信号测试和开出量测试;
(3) 信息提示区, 该区显示提示信息、测试操作信息及告警信息。信息根据图标的不同代表不同的含义。
使用微机工业综保装置自动测试系统主机控制软件对保护装置进行自动测试非常简单, 实现了全流程的自动化, 具体步骤描述如下:
(1) 当在线设备状态变绿, 并且所有的硬件处于正常状态时, 可开始测试;
(2) 测试前选择被测装置类型, 点击测试即可开始测试;
(3) 所有测试项目测试结束后, 自动生成该测试装置的测试报告;
2.5.2 配置软件
微机工业综保装置硬件自动测试系统通过配套的辅助配置软件实现测试元件的配置定义。主要功能为:装置硬件测试脚本配置, 可细分为开入回路测试配置、开出回路测试配置、模拟量测试配置、逻辑功能测试配置、面板按钮测试配置、信号灯测试配置、通讯回路测试配置、装置自检测试配置以及其他必须测试配置。
配置工具主窗口界面, 如图3所示。
3 应用成效
本文所阐述的微机工业综保装置硬件自动测试系统已经在公司的微机综保装置生产流水线的质量管控部门得到应用, 劳动生产率大幅提高, 企业产能和效益指标明显提升, 原来需要20人的硬件测试团队, 每人30分钟完成一台工业综保装置的全面硬件测试, 且存在少量的漏测、误测问题;采用硬件自动测试系统后, 只需要1人进行自动测试操作及辅助监视, 90秒钟 (主要是每次继电器动作及返回时间累计) 完成1台装置的全面测试, 且杜绝了漏测、误测现象的发生。
4 结语
本文对微机工业综保装置硬件自动测试必要性进行了分析, 并在此基础上研发了体系化的基于生产测试领域的装置硬件自动测试系统, 该系统有效解决了传统人工测试模式下测试工作繁琐、测试质量易受人工因素干扰等缺点, 提高了测试效率和测试可靠性。确保了测试内容的全面覆盖, 避免了人为导致的漏测、误测问题, 提高了微机工业综保装置的可靠性, 为电网的运行安全保驾护航。
本研究成果在工业综保装置的硬件测试领域得到了成功的应用, 鉴于需求的普遍性, 建议推广到继电保护及安全自动装置的硬件测试中。
摘要：本文分析了低成本工业综保装置支持硬件自动测试的必要性, 设计了面向工业综保装置的微机继电保护装置硬件自动测试系统软硬件方案, 并从应用功能设计、软件任务设计、测试业务流程设计几个方面进行了详细说明, 测试系统已在工业综保装置生产线部署上线运行, 取得了较好的使用效果。
关键词：工业综保装置,自动测试,测试策略,硬件测试
参考文献
[1]姚致清.继电保护测试发展方向的思考[J].继电器, 2008第11期36卷.
[2]李忠安等.电力系统智能装置自动化测试系统的设计[J].电力系统自动化, 2009年8期33卷.
[3]应站煌等.继电保护装置自动测试系统研究和设计[J].电力系统保护与控制, 2010年17期38卷.
[4]应站煌等.PLC在智能装置自动测试系统的研究和应用[J].自动化技术与应用, 2010年第7期29卷.
[5]张丽娟等.继电保护装置智能测试系统的软件设计[J].微计算机信息, 2009年第25卷.
[6]周煦光等.Matlab引擎在继电保护自动化测试软件中的应用[J].电气技术, 2010年第2期.
[7]赖擎等.通用继电保护自动测试系统软件的研究[J].电力系统保护与控制, 2010年3期38卷.
[8]郑新才等.基于测试模板的继电保护装置自动测试技术研究与实现[J].电力系统保护与控制, 2010年12期38卷.
硬件测试 篇8
误码测试设备对于使用和研制通信设备的单位来说都是非常必要的,市场上通用的误码测试设备往往不能提供相应的接口,满足使用要求,需要由设备提供方专门研制。
误码测试设备具有的特点包括:提供多种接口、使用方便、提供测试记录的保存以及测试记录可随时调用查看等。在设计中采用以工控计算机为测试平台,以开发板卡插入工控机的方式完成设备的研制。
误码测试设备总体硬件设计方案采用扩展功能板卡的形式,通过计算机ISA总线,把误码测试设备测试板卡接入工控计算机,通过工控计算机CPU对误码测试设备进行控制,并能通过工控计算机实现对误码测试的实时操作分析,并最终显示、存储和打印测试结果。
误码测试设备采用人性化的WINDOWS操作界面,针对不同用户的需要提供可选的多种接口及基于各种不同接口测试数据帧类型的功能。该设计支持几十种测试码型,接口类型丰富。可测试同步接口,也可测试异步接口,对于使用时分复用方式的设备,能实现对帧结构中任何一个时隙的检测,也能同时检测所有时隙,能够人工手动单次误码加入,也能自动按比例误码加入,不仅能实时显示误码数、误码率和告警等测试结果,还可自动生成测试日志,方便用户对测试结果的输出及分析。支持多种时钟输入模式,有效地提高测试准确性及稳定性。
1设计及使用
误码测试设备主要包括以下几个功能模块:
① 测试码发送/接收检测模块:该模块由DALLAS公司的DS2172完成,其控制电路部分在FPGA内部完成,模块的主要功能是产生测试码,送入信道,检测接收测试码与发送码进行比对、计算;
② 全系统组合适配转换模块:该模块在FPGA内部完成,完成各信道的控制、接口电路的适配、复分接、帧同步、电路适配等逻辑控制、时序控制等功能;
③ 时钟及数字锁相环,该模块在FPGA内部完成,主要包括接收来自接口的时钟并锁相,为测试接口的特定数据速率提供时钟;
④ 对外接口,专用接口单独设计,通用接口采用多协议接口芯片完成,接口匹配及处理在FPGA内部完成,如需要更多的测试接口需要外部硬件接口和内部逻辑添加;
⑤ 工控计算机及ISA总线,ISA总线是误码测试设备设计电路和计算机操作系统通信的通道,工控机是误码测试设备的设计平台。
设备的功能框图参如图1所示。
误码测试设备使用时需进行初始化参数设置和工作设置,包括:
① 选择测试码型:全0、全1、0和1交替及其他标准码型;
② 同步方式:同步数据或异步数据测试;
③ 使用的时钟类型:选择内部时钟或线路时钟;
④ 测试的接口类型:RS232接口、RS422接口、A接口、K接口;
⑤ 接口速率,选择和测试接口相对应的数据速率;
⑥ 帧结构:包括无帧结构数据、帧结构全时隙测试、帧结构中的单个时隙测试;
⑦ 误码等级:设置误码率门限;
⑧ 误码插入:手动单个插入误码或按比例插入误码。
设备的初始化及相关工作流程如图2所示。
2软件设计
2.1底层驱动程序设计
误码测试设备的程序是在Win2000操作系统的环境中,基于ISA接口开发的软件。
在Win2000操作系统中为了使高层的应用程序能够和底层的硬件之间通信,便于高层的应用程序管理控制硬件并且能够从硬件设备中获取数据,底层驱动程序作为硬件和高层应用软件之间的接口应具备以下功能,驱动程序应该能够通过加载获得部分资源,比如内存I/O空间、中断资源和DMA通道等。具体是根据硬件对资源的需求来确定的。使用时需要在驱动程序中的特定部分通过软件的方式手动强行分配获得。
驱动程序通过在操作系统启动时获得资源后,便驻留在系统的核心层部分,并且留出句柄或者程序ID,用于高层应用软件调用驱动程序时找到驱动程序的标志使用。驱动程序的主体部分便是对驱动要求获得的资源进行直接的管理和操作,这种操作是软件面向硬件对象的。例如,在一台计算机中会有多个设备可能同时用到同一个中断或同一个内存空间,或者在同一时间出现同样的操作,这些就需要驱动程序有一套具体的规范去满足这些要求,另外在操作系统中使用的驱动程序都是采用的WDM规范格式的驱动程序构架,还能完成调用高层驱动,或者驱动程序相互调用以及电源管理等同类功能。
本设计中的驱动程序提供的功能主要是对I/O读写方面提供的模块功能,也能够提供中断能力,但是对IRP的队列要求的功能不涉及,对DMA也没有涉及。
完成应用程序传送参数到驱动程序后,驱动程序便进行参数处理,然后送给硬件寄存器,获得结果后再通过驱动程序传送回应用程序。
在参数的传递过程中最重要的问题就是传递参数所需要的程序数据缓冲区地址的获取,Win 2000操作系统使用IRP函数和驱动程序通信,IRP是DDK定义的一个数据结构,再用DriverStudio写WDM驱动,DriverStudio对IRP进行了重新封装,提供了一个KIRP类,IRP数据结构中一个重要的问题就是内存描述表MDL,在这里就定义了几种不同模式的内存操作,具体使用时需要认真参看资料完成。
2.2应用程序设计
误码测试设备的应用软件使用Visual C++ 6.0编写,整个程序采用MFC界面程序设计,设计的风格尽量突出简单易用,一目了然。应用软件主要是一个控制台软件,通过一个误码测试分析综合操作界面控制硬件实现相关功能,主要实现以下功能:
① 误码测试设备测试前内部自检(通过使用自环测试);
② 测试数据,错误数据流量实时记录,误码率计算,测试用时统计;
③ 设备线路状态实时分析监控;
④ 测试数据码形定义;
⑤ 测试设备时钟选择;
⑥ 测试接口使用数据帧结构,速率,时隙选择;
⑦ 实时误码插入,包括人工单次插入或比率插入2种方式;
⑧ 误码出现时自动声音报警,可关闭;
⑨ 测试项目实时记录:每一次测试都在测试程序安装目录下保存测试记录,记录下从测试开始,每一次出现误码时误码数量、测试数据数量、出现误码时间、已测试用时和当前线路设备状态。以文本形式保存,方便整理后通过外接打印机打印。
3硬件设计
3.1误码测试电路的设计
误码测试电路采用的是Dallas公司生产的一种比特误码率测试仪专用芯片DS2172。DS2172比特误码率测试仪是由可编程的测试模式发生器、接收器和分析部件构成的。能够满足数字传输设备最严格的误码性能要求,数据端口速率设置可通过编程控制片内寄存器实现,同时还具有自环,误码记数,误码插入等功能,有2种测试模式发生器(伪随机模式和重复模式),遵守CCITT/ITU 01151、01152、01153 和01161 标准。DS2172 的工作频率范围为0～52 MHz。
3.2FPGA设计
FPGA采用Xilinx公司的XC2S200PQ208处理复杂的逻辑电路,包括以下几个功能模块:
① UART处理模块。 误码测试设备测试芯片只能工作在同步方式,如果需要对异步接口进行测试,必须进行异步/同步转换才能进行测试;
② 时钟处理。 误码测试设备所支持的数据接口需要多个速率需要测试,如何为其中每一个接口分配各自的测试速率,需要预先设置,该设置在FGPA内有相应的模块进行处理,设置相应频率的时钟完成工作;
③ 复分接。 针对群路接口,支持对全时隙和单个时隙的测试,需要将测试码复分接到时隙中完成测试;
④ ISA接口。 为了和操作系统进行通信,测试板卡通过ISA接口和工控机进行通信,其控制电路在FPGA内部完成;
⑤ 帧同步。 在测试同步数据时,首先需要进行帧同步才能对数据进行处理。
3.3RS232接口设计
RS232接口为非平衡数据接口,其电平都是对地信号电平。
同步数据接口信号需要提供AB(102地)、BA(103收数据)、BB(104发数据)、DA(113终端时钟)、DB(114发送时钟)、DD(115接收时钟)6条接口电路,并能将114和115环回到113上。在传输同步数据信号时,例如误码测试数据,接口为透明数据传输。
异步数据接口信号需要提供AB(102地)、BA(103收数据)、BB(104发数据)3条接口电路。
3.4RS422接口设计
RS422/RS449接口电气特性符合ITUT-V.11的规定,功能特性和规程特性符合RS449的规定。RS422/RS449接口为平衡信号接口。采用RS422/449或RS530的简化接口,即同步数据接口信号需要提供AB(102地)、BA+/-(104收数据)、BB+/-(103发数据)、DA+/-(113终端时钟)、DB+/-(114发送时钟)、DD+/-(115接收时钟)11条接口电路,并能将114和115环回到113上。在传输同步数据信号时,接口为透明数据传输。
RS422/RS449接口属于支路接口,无规定帧结构,线路信号全部为误码测试数据,提供无帧结构同步数据测试能力,也提供帧结构测试能力。信号的功能命名是以DTE为参考的。
3.5群路接口
A接口为同步群路接口,256 kb/s为32时隙(0/16时隙为同步时隙),128 kb/s为16时隙(0时隙为同步时隙)。误码测试可以是针对时隙进行的,也可以是针对链路进行的。
针对时隙进行误码测试:发送数据在FPGA内插入帧头(0时隙和16时隙为同步时隙),将误码测试数据复接到某个时隙上;接收数据在FPGA内完成数据帧同步,再将误码测试数据分接送给DS2172进行误码分析。
针对群路进行误码测试:发送数据在FPGA内插入帧头(0/16时隙为同步时隙),在帧头时隙之外的地方不区分时隙传送误码测试数据;对接收数据在FPGA内完成数据帧同步,提出帧头后的数据为误码测试数据送给DS2172进行误码分析。数据信号包括:RXD+/-(收数据)、TXD+/-(发数据)、RXCP+/-(收时钟)、TXCP+/-(发时钟)8条信号线。
3.6K接口
K口为支路接口,传输无帧结构的同步数据,数据在传输前将NZR编码转换为DCP码再进行传输。采用差分线路传输数据,数据线路上只需要两对线传输数据,线路时钟在K接口数据传输前的编码阶段已含入数据,收端电路可以从数据信号中提取时钟,所以传输线不需要时钟信号。
4结束语
本次误码测试设备的操作界面是在WINDOWS 2000下开发的,操作简便、控制灵活、易于移植。采用多协议接口芯片LTC1546支持V系列建议的多种接口。该设计的误码测试核心芯片与接口电路分开,接口处理部分在FPGA内部完成,便于二次开发,添加更多的硬件接口。
摘要：误码测试设备采用工控计算机作为设计平台,WINDOWS 2000作为操作系统进行软硬件设计。采用专用误码测试芯片发送/接收测试码,使用大规模集成电路及可编程门阵列FPGA,接口电路包括专用接口和通用接口,其通用数据接口采用多协议接口芯片,能够支持RS422/RS232/V.35等V系列建议接口。采用友好的WINDOWS操作界面,有几十种测试码型,接口类型丰富,不仅能实时显示误码数、误码率和告警等测试结果,还可自动生成测试日志,方便用户对测试结果的输出及分析。
关键词：误码测试设备,ISA总线,多协议接口,驱动
参考文献
[1]王水平.PWM控制与驱动器使用指南及应用电路[M].西安:西安电子科技大学出版社,2005.
[2]武安河.Windows 2000/XP WDM设备驱动程序开发[M].北京:电子工业出版社,2005.
[3]杨海涛.基于DS2172和DS21554的误码测试仪设计[J].自动化仪表,2007,10(10):21-23.
硬件测试 篇9
永磁同步电机具有结构简单,损耗小,重量轻,效率高,可靠性好等特点,常应用于电动汽车,航天航空等场合。在设计早期阶段,常用离线仿真来完成永磁同步电机的设计和测试工作。但是离线仿真的缺点是,其结果不能对控制器软件的实时参量进行评价,同时由于存在开关元器件的原因,系统的仿真时间过长。而实时仿真技术,如硬件在环( HIL)和快速控制原型( RCP) ,可以解决这些问题[1-3]。HIL实时仿真是指,用实时的数学模型来模拟被控对象,并与真实的控制器连接,进行整个系统的实时仿真测试。其优点是: 可以降低研发成本,缩短系统开发周期,并且实验可重复性好,可进行极端或故障条件下的实验[3，4]。文献[3]提出采用d SPACE实现PMSM驱动系统20μs步长实时测试,但开关频率仅为2k Hz,目前,PMSM驱动逆变器的开关频率已达到10k Hz甚至更高,过低的开关频率影响控制性能。文献[4]提出基于FPGA的PMSM驱动系统模型的HIL实时仿真以50MHz速度运行,累计延迟4. 14μs,但采用永磁同步电机DQ模型不能精确地模拟真实电机磁路的特点,同时其建模需要掌握HDL编程方法,过程较为复杂。
随着电机技术的提升,基于有限元分析的仿真软件( 如JMAG、ANSYS等) 已成为电机设计和开发的必要工具。与传统的永磁同步电机DQ模型相比,JMAG有限元分析模型能够更好地模拟电机磁路的非线性特点,其结果更加精确[5，6]。
本文利用JMAG建立PMSM的有限元分析模型,并结合RT-LAB搭建PMSM及逆变器的实时仿真系统,通过与真实的电机控制器( DSP) 相连,实现PMSM硬件在环( HIL) 实时测试平台,将该平台下的结果与全实物平台实验的结果进行对比,验证了所建立平台的有效性。
2 永磁同步电机HIL测试平台的结构
PMSM的HIL测试平台如图1 所示,包括RT-LAB实时仿真模型( 永磁同步电机,逆变器) 以及真实的DSP控制器两部分。
DSP控制器采用TI公司的TMS320F2812 芯片,采集RT-LAB实时模型输出的电机电流和位置信号,完成矢量控制算法后,输出6 路PWM脉冲给实时仿真模型,完成永磁电机模型的控制。
3 RT-LAB实时仿真模型的实现
如图2 所示,RT-LAB实时仿真模型包括基于有限元分析的永磁同步电机模型,三相逆变器两个部分。
永磁同步电机模型根据电机的数学模型方程建立,其中电机的电感参数和磁链参数由JMAG的有限元分析模型生成( 具体方法见第4 节) 。基于有限元分析的模型可以提高电机模拟的精确度。
逆变器的模型采用RT-EVENT模型库中带时间戳的三相逆变桥( Time-Stamp Bridge,TSB) ,它可以补偿由采样时间产生的误差,对高开关频率下的PWM信号特别有优势。
RT-LAB实时仿真模型,经过编译后下载到RT-LAB实时仿真器中,利用RT-LAB仿真器中的模拟输出和数字输入信号调理板卡,把永磁同步电机的三相定子电流和位置信号输出给DSP控制器,同时采集DSP控制器输出的PWM脉冲。
4 基于JMAG的永磁同步电机模型
利用JMAG软件,在RT-LAB中建立PMSM的有限元分析模型的步骤如下:
( 1) 在JMAG中构建永磁同步电机的几何模型,设定材料属性和边界条件,并剖分网格。对建立的电机模型进行有限元分析,并生成包含电机电感参数和磁链参数的RTT文件。
( 2) 对比JMAG电机模型和实际电机的空载反电动势大小,验证JMAG电机模型的正确性。
( 3) 在RT-LAB中,根据永磁同步电机的数学方程,结合JMAG-RT工具库中的模块,构建PMSM的模型,该模型可以实时调用JMAG生成的RTT文件。
用于实验的电机为内装式转子结构的永磁同步电机,其定子直槽,槽数24 个,转子内径60mm,极数4 极,定子匝数40 匝,额定功率1. 5k W,定子电阻5. 5Ω。如图3 所示,根据实际电机的参数,在JMAG软件中建立电机的几何模型后,并进行了剖分网格。
JMAG支持全域模型和周期模型分析,本文建立的是1 /4 的周期模型。接着设置电机的定子、转子、永磁体材料的特性等。在网格剖分设置后,便可以进行有限元分析,建立永磁同步电机的模型。
在JMAG中,设定电机模型运行在1500r/min条件下,测出电机定子输出的空载反电动势,如图4所示。从图4 中的波形看出,相对于理想的电机DQ数学模型,它更好地模拟了电机的齿槽效应和电感的非线性特性。对该波形进行FFT分析,基波的峰值为318. 9V。真实的电机试验得到的电压的基波峰值为318V,其误差范围在1% 内,从而验证了电机模型的正确性。
永磁同步电机在自然坐标系下的数学方程[7]为:
式中,L为电感矩 ;ψabc为电机的定子磁链; Iabc为电机定子绕组的电流; R为定子电阻; Vabc为定子绕组电压。
式中,p为电机的极对数。
式中,Ω 为电机的机械角速度; RΩ为电机的旋转阻力系数; J为转动惯量。
应用上述三个方程,在RT-LAB中搭建永磁同步电机的模型,其中电机的电感参数L和磁链参数ψabc由JMAG的RTT文件提供。
5 硬件在环测试平台的实验验证
全实物平台和硬件在环测试平台的实际硬件如图5 和图6 所示。
两个平台采用相同的DSP控制处理器,控制器实现id= 0 的矢量控制算法。控制软件包括初始化程序、主程序和中断程序。主程序主要功能是完成系统初始化、变量的初始化、等待中断响应等。定时中断程序主要功能是完成电流、位置信号的采集,坐标变换,转速、电流闭环调节和空间矢量脉宽调制等[8]。主程序和定时中断程序的流程图如图7 所示。
逆变器的开关频率为10k Hz,死区时间为3μs。实时仿真模型运行的步长为20μs,根据模型计算的复杂程度,在该步长下RT-LAB实时仿真器不会出现计算溢出,确保了仿真的实时性。让电机分别运行在转速540r/min,负载转矩5. 5N·m( 运行状态1) 和转速1000r / min,负载转矩5. 5N·m( 运行状态2) 的两种状态,如图8 所示。
图9 和图10 分别是两种运行状态1,2 下,全实物电机实验和硬件在环平台实验的三相定子电流的稳态波形。
永磁电机的齿谐波次数v:
式中,Z为定子槽数; k = 1,2,3…; p为极对数。
当k = 1 时,Z = 24,p = 2,电机的一阶齿谐波次数为11 次和13 次。三相定子电流经过FFT分析后,对比两次实验下基波和齿谐波的有效值大小,如表1、表2 所示。从表1 和表2 中可以看出,运行状态1、2 的基波有效值误差在5% 内,齿谐波分量的误差在15% 内。这充分验证了所建立的永磁电机HIL平台具有较高的准确度。电流的基波分量上的误差,来源于电流、转矩测量上的误差和电机模型精确度上的差异。
6 结论