延时测量（精选3篇）
延时测量 篇1
1 TDR原理
TDR测试方法中,沿信号通路传输高速信号边沿,并观察其反射信号。反射能够说明信号通路的阻抗以及阻抗变化时信号延时的变化,TDR测试的简单示意图如图1所示。
图1中,TDLY是将要测量的PCB(印刷电路板)引线延时;Z0是被测PCB引线的阻抗。TDR测量基于反射系数ρ,其中ρ=VREFLECTED/VINCIDENT。最终,Z0=ρ×(1+ρ)/(1-ρ)。
2 仪器和评估板
为了测量纳秒级的延时,需要非常快的脉冲发生器、高速示波器以及高速探头。我们也可以利用具有TDR测量功能的Tektronix誖8000系列示波器(TDS8000、CSA8000或CSA8200),配合80E04 TDR采样模块使用。本文采用MAX9979EVKIT(评估板)、Hewlett Packard 8082A脉冲发生器和TDS8000/80E04进行演示。图2所示为MAX9979EVKIT部分电路。可以选择使用任何具有TDR功能的高速示波器和任何高速差分脉冲发生器,同样能够获得相似结果。
分析中将进行以下测量:
(1)从PCB的SMA边缘连接器DATA1/NDATA1 SMA至MAX9979 IC输入引脚DATA1/NDATA1的延时。
(2)从MAX9979的DUT1(被测件)输出通过SMA连接器J18的延时。
(3)连接DUT1输出至CSA8000测试电缆的延时。
(4)从DATA1/NDATA1输入至DUT1输出,通过电缆到达CSA8000的总延时。
(5)最后,计算MAX9979的实际延时。
3 DATA1/NDATA1输入建模
由于人们对TDR响应比较困惑,首先利用SPICE仿真器构建输入延时的模型。然后将仿真结果与实际测量进行比较,参见图3。其中:
(1)PCB引线设定为6 in(1 in=25.4 mm)长,阻抗为65Ω。实际上,这是DATA1/NDATA1 PCB引线的真实阻抗。理想情况下为50Ω,但从TDR测量结果将会看到该值为63Ω。
(2)NDATA1输出端接至地。由于DATA1和NDATA1对称,而且距离MAX9979引脚的长度相同,所以仅测量DATA1的PCB引线。
(3)对信号发生器的12 in电缆进行建模,但实际传输延时测量证明并不需要这一建模。
4 DATA1/NDATA1输入仿真
图4所示为TPv3的SPICE仿真波形,为在MAX9979EVKIT DATA1输入采集到的数据。
从图4数据可以得出以下几点结论:
(1)输入信号为阶跃函数。这次仿真中,阶跃幅度为0.5 V。以此模拟CSA8000产生的TDR信号。
(2)时间代表模型中不同单元的延时:
(1)第1级表示发生器的12 in电缆。延时大约为3 ns,是实际延时的两倍。实际电缆延时为1.5 ns。
(2)第2级表示DATA1 PCB引线。延时大约为2 ns,PCB延时为该值的一半,或1 ns。
(3)其他延时为脉冲通过DA-TA1 PCB引线的反射。
(3)Y轴反映了不同元件的阻抗,单位为伏特,可转换为阻抗。
(4)X轴为单次输入阶跃信号造成的模拟信号的反射,参照图1对信号进行比较。这些信号的长度代表通过不同元件的延时。
5 MAX9979的传输延时测量
按照以下6个步骤进行传输延时测
5.1 测量连接DUT1节点到CSA8000垂直输入的2 in长SMA电缆的延时
2 in SMA电缆的CSA8000 TDR如图5所示。
测量时需注意:
(1)将2in长SMA-SMA电缆连接至80E04TDR模块的一路输入,另一端保持开路。
(2)利用TDR的下拉菜单进行测量。
(3)注意,这看起来很像图1中的“OPEN”示例。此处测得的延时为804 ps,由于是两倍的电缆延时,所以电缆延时为402 ps。
(4)还需注意的是,第2级阶跃实际为顶部和底部之间的一半。根据TDR原理,表示2 in长度电缆实际阻抗为50Ω。
(5)这条2 in电缆是测量延时的通路之一。
5.2 测量DATA1输入信号的PCB引线延时/阻抗从该数据可以获得以下几项信息:
(1)图6与图4中的仿真曲线相同,这证明了模型的准确性。
(2)光标用于测量线路阻抗。第1级阶跃为49.7Ω,代表CSA8000电缆。与预期结果一致。
(3)第二光标显示97.8Ω,为MAX9979内部DATA1/NDATA1两端的100Ω电阻(参见图3)。与预期结果一致。
(4)第2级阶跃阻抗不是50Ω。这一级为DATA1 PCB阻抗,大约为63Ω。这意味着DATA1和NDATA1的PCB引线不是我们所希望的50Ω。
(5)大幅值为150Ω,是额外的50Ω电缆和100Ω电阻,只存在于第3级反射。
该测量可以简化为:
(1)将12 in SMA电缆的一端连接至CSA8000。将电缆另一端连接至MAX9979EVKIT的DATA SMA输入连接器。
(2)将NDATA1的SMA连接器通过SMA接地,从图3可以看出这一点。12 in SMA电缆的长度与延时测量无关,但应尽可能短。
(3)无需对MAX9979EVKIT供电。该测量针对焊接到电路板上的MAX9979进行,但不需要上电。有些用户更喜欢使用没有焊接器件的电路板进行测量。断开MAX9979将产生更清晰的3级阶跃信号,仿真图1中的“OPEN”状态。两种配置下,实际延时测量结果相同。
图7所示,测量第2级阶跃—DATA PCB引线延时。
注意:
(1)第1级阶跃为电缆,本文对其延时并不感兴趣。
(2)测量值为1.39 ns,PCB延时为该值的一半,或为0.695 ns。这一延时确实大于模型的延时,但本文仅利用模型估算延时加以比较。
测量在信号的倾斜沿进行。这些倾斜沿代表电路板SMA和MAX9979 DATA1引脚的电容效应。因此,在这些倾斜沿之间进行测量能够确保测试结果包含了SMA和PIN延时。还需注意的是,波形中存在凸峰,这是SMA连接器与电路板之间的电感产生的。由此,需要在凸峰之前进行测量,以确保获取完整的电路板延时。进一步的TDR测量读数将突显这些电容和电感造成的倾斜沿和凸峰。
5.3 测量DUT1输出信号的PCB引线延时/阻抗
图8所示示波器波形是采用与图6、图7相同的设置产生的。现在采用一条2 in长SMA电缆连接CSA800080E04模块和MAX9979EVKIT的DUT1 SMA。
注意:
(1)第1级阶跃表示2 in电缆。TDR信号为0.5 V,第1级阶跃为250 mV。说明电缆的阻抗为50Ω,与预期情况一致。
(2)DUT1延时是在两个倾斜沿之间进行测量得到的,与上述DATA1测量说明相同。然而,需要注意的是:这些倾斜沿之间的电平同样为50Ω。该值表明较短的DUT1 PCB金属线非常接近于理想的50Ω。
(3)从上述内容得到DATA1引线阻抗为63Ω,DUT1节点阻抗为50Ω。这意味着DATA1输入的金属线宽比DUT1输出的线宽窄。理想情况下,它们应该相同。TDR测量发现了这一差异,这不一定是系统错误。DUT1引线阻抗稍高是由于较窄的金属线造成的,但它同时也减小了DATA1金属线的电容。数据线是最长引线,为了保证最宽频带的要求,该电容应尽量小。
(4)DUT1的PCB延时很难测量,其阻抗与电缆相同。如果MAX9979没有焊接到电路板上,将看到“开路”状态的三级阶跃信号。但是,在焊接了MAX9979的条件下仍然可以测量到这一延时。通过检查电容效应产生的倾斜沿,可以看出SMA连接器在电路板的焊接位置以及MAX9979 DUT1引脚的位置。同样可以通过查看SMA连接器电感产生的凸峰,确认它处于两个倾斜沿之间。解决了这些问题,可以测得延时为360 ps,将该值减半,得到实际DUT1 PCB电路板的延时,该延时为180 ps。
5.4 测量CSA8000的基线延时
图9所示,C1和C2是2个互补PECL信号,幅值大约为450 mV。这些DATA1和NDATA1信号直接由外部的信号发生器产生,送入CSA8000输入。采用CSA8000的20 GHz采样探头,从该数据可得出以下结果:
(1)M1是差分信号C1-C2的数学计算值,幅值为900 mV,10%/90%上升和下降时间接近于700 ps。这意味着DATA1/NDATA1信号上没有任何干扰。
(2)对Crs或M1差分信号的过零点进行测量,测得数据为29.56 ns。触发示波器,本文仅关注这些过零点中的一个。给MAX9979上电,然后测量相同过零点,因为它是通过整个电路板的延时。
(3)该延时还包括两条输入电缆的延时,因为这些电缆也被用于测量通过电路板的信号延时,其延时相互抵消。尽管如此,最好还是使用尽可能短的电缆,只是该延时对传输延时测量并不重要。
5.5 MAX9979EVKIT上电
将DATA1和NDATA1信号连接至已上电的MAX9979EVKIT的DATA1/NDATA1输入。使用与第4步相同的电缆。按照传输延时测量技术资料的规定,将MAX9979设置为规定的0 V～3 V信号,并将输出端接至50Ω。本例中,50Ω负载为CSA8000输入,从图10获得的数据点显示:
(1)当前的输出信号幅值为0 V～1.5 V,与预期情况一致,由于50Ω负载的存在而被除以2。
(2)上升和下降时间完全在MAX9979的技术指标范围内。由此,可以确认由干净、有效的DATA1/NDATA1驱动产生完好、干净、有效的输出。
(3)CSA8000保持与第5步相同的设置,触发方式与第4步相同。可以看到过零点为33.77 ns。
5.6 计算MAX9979的传输延时
通过MAX9979EVKIT的总延时为:
计算测量结果:
(1)减去0.695 ns的DATA1 PCB引线延时,所得延时为3.515 ns。
(2)减去0.18 ns的DUT1 PCB引线延时,所得延时为3.335 ns。
(3)减去CSA8000的2 in电缆延时,该延时为402 ps,所得延时为2.933 ns。
MAX9979技术指标中,这种配置下的标称延时为2.9 ns。这里,可以得到焊接了MAX9979的评估板的延时为2.933 ns,非常接近于预期值。
以上分析表明,利用TDR测量传输延时具有以下优势:
(1)传输延时测量结果非常准确。
(2)无需有源探头(避免由此引入的不准确性)。
(3)简单技巧可用于绝大多数传输测量。
(4)阻抗测量保证正确的连接器和PCB引线阻抗。
(5)利用TDR信号能够分析信号通路的附加电容和电感,必要时可作为重新设计的反馈信息。
(6)简化模型和仿真工具确保获得正确结果,并可验证测量配置。
(7)采用良好的测试方法测量关键指标。
随着信号速率的提高,时序测量的误差和错误会造成不正确的电路规划、器件选择及系统设计。高速测量中保持良好的方法能够避免亡羊补牢造成的损失。本文着重强调了这些良好的设计习惯。
摘要：随着时钟速率的提高,利用高速示波器的有源探头测量延时的传统方法很难获得准确结果。这些探头成为高速信号通路的一部分,并造成被测信号的失真,引入误差。探头还必须直接置于器件引脚,以消除PCB(印制电路板)引线长度产生的延时误差,满足探头位置的这一要求是困难而复杂的过程。介绍了如何利用TDR(时域反射计)测量降低探头误差的方法,有助于提高传输延时测量精度。
关键词：时域反射计,传输延时
延时测量 篇2
电子式互感器作为智能变电站的一次测量设备, 其信息采集的准确性是变电站安全稳定运行的重要基础。与传统电磁式互感器相比, 电子式互感器采用不同的测量原理与信号传输方式, 并且二次侧输出以数字信号为主, 导致产生的误差与传统互感器有较大差别[1,2,3]。电子式互感器的测量精度主要包括幅值和相位两方面, 幅值精度取决于变比系数, 工程中容易实现, 而相位精度较为复杂, 与系统的电路设计、软件处理都密切相关。如何有效改善并提高电子式互感器的相位精度, 受到广泛关注[4,5,6,7,8,9]。
1 电子式互感器中相位差的定义
根据IEC 60044-8标准, 电子式互感器相位差φ为一次侧端子某一电流/电压的出现瞬时, 与所对应数字量数据集在合并单元输出的传输起始瞬时, 两者时间之差[1]。相位差φ由两部分构成, 即系统相位偏移φo与延时位移φtd。
系统相位偏移φo主要由电子式互感器的测量原理决定。例如, 基于Rogowski线圈原理的电子式电流互感器和基于电容分压原理的电子式电压互感器需要积分器对采集信号进行还原, 同时高压侧传感器在模拟/数字 (A/D) 采样之前需要低通滤波器进行抗混叠滤波, 积分器、抗混叠滤波器等信号处理技术的使用造成的相位差即为系统相位偏移。φo在系统信号处理技术即系统传递函数确定后为定值, 文献[4-6]为此提出了滤波器移相电路并在工程中广泛应用。
延时位移φtd主要取决于电子式互感器传输和处理采样数据的时间。延时位移的补偿算法主要根据预先估算出的额定延时位移进行定值补偿[6,7]。电子式互感器传感器与合并单元之间通信线路的改造、传感器晶振由于室外温度变化而产生的误差、合并单元数据处理时间的不确定等因素会造成数据延时扰动, 传统补偿算法便会产生较大误差。
目前测量用电子式电流/电压互感器一般满足0.2级的精度要求, 但0.1级的测量用电子式互感器较难实现, 主要原因在于相位差的精度限制[5]。IEC 60044-8标准规定, 在工频额定电流条件下, 0.2级电子式电流/电压互感器要求相位差在±10′以内, 而0.1级电子式电流/电压互感器要求相位差在±5′以内。保护通道对信号精度的要求相对较低, 5TPE级保护用电子式电流/电压互感器的相位误差要求在±60′以内, 一般不需要延时的相位补偿。针对电子式互感器相位差的不确定性以及现有固定延时补偿技术的局限性, 本文提出了一种通过实时测量采样值相位延时, 并对延时位移进行动态补偿的方法, 提高测量用电子式互感器的相位精度。
2 电子式互感器相位差的补偿方法
2.1 采样值延时位移的产生
电子式互感器中, 电压/电流信号在传送到合并单元通过IEC 61850-9-2报文发送之前, 需要通过高压侧传感器的A/D采样、曼彻斯特编码、电光转换、光纤传输、光电转换、串行数据接收、循环冗余码校验 (CRC) 、数字滤波、插值重采和幅值定标等环节, 每一环节都会产生延时[7]。电子式互感器的数据延时Td可表示为:
式中:Ts为数据发送延时, 由A/D的转换速度、数据量和发送波特率决定;Tt为数据传输延时, 与传输距离和传输速度有关, 一般电信号或光信号的传输延时为3.3~5.0μs/km;Tc为数据处理延时, 与数据算法的复杂程度和芯片的处理速度有关[8]。
2.2 基于短数据窗移相算法的延时补偿
传统相位补偿算法将电子式互感器数据延时设为定值Tdrate, 通过短数据窗移相实现采样电流/电压数据延时位移的补偿。设电流/电压模拟量的采样周期为TS, 则t与t-TS时刻的采样值为:
式中:X为交流采样信号的幅值;δ0为交流采样信号的初相角;ω为角速度。
对采样值x (t) 补偿额定延时Tdrate, 可等效为将其相位逆时针旋转φtdr, 即
应用超前移相算法, 改写式 (5) 为式 (6) , 即
式中:a和b为系数。
t时刻的采样值、补偿值及t-TS时刻的采样值满足的关系如图1所示。
根据图1, 由正弦定理可推算出:
ωTS由每工频周期采样点数N及谐波次数n1确定, 即ωTS=2πn1/N。测量用电子式互感器针对基波进行补偿, n1=1, ωTS=2π/N。因此, 当φtdr固定, 预先计算出a和b, 根据上一时刻采样值x (t-TS) 与当前时刻采样值x (t) 即可实现采样值xtdr (t) 的相位延时补偿。
基于短数据窗移相算法的数据窗长度较短, 计算量较少, 因此实现简单。但该算法将数据延时Td设为固定常数, 灵活性差。当传感器晶振由于室外温度变化而产生温度频差时, 会造成Ts的变化;当电子式互感器传感器与合并单元之间通信线路进行改造时, 会造成Tt的变化;当对合并单元的每个数据通道进行配置时, 是否进行插值重采样及是否进行数字积分等问题, 会造成Tc的变化。当这些不确定因素造成数据延时Td产生扰动时, 该补偿算法便会产生较大误差。另外, 电子式互感器或合并单元每重新安装时都需要对额定数据延时Tdr重新测算和配置, 未能很好体现出智能变电站实时控制和智能调节的高级应用功能。
2.3 基于动态相位补偿思想的延时补偿
针对短数据窗移相算法的局限性, 提出一种通过实时测算数据延时并快速补偿的方法, 其工作流程如图2所示。图中, CORDIC表示坐标旋转数字计算机。
首先, 利用合并单元内晶振实时计算Td。设在Td时间内合并单元测得晶振振动m次 (晶振振动周期为To) , 工频信号的系统周期Tp (对应的延时位移为360°) 内晶振振动n2次 (n2为常数) , 则
数据延时位移φtd可表示为:
由式 (12) 可见, 数据延时位移φtd与晶振振荡周期无关, 但若晶振频率不高, 会影响到计数精度。对于Tp=0.02s, Td=1μs的延时将造成φtd=1.08′的相位偏移, 因此必须对数据延时进行补偿计算。
数据延时Td一般在250μs左右, 其测定可以在合并单元中完成。利用全球定位系统 (GPS) 提供的秒脉冲信号或IEEE 1588网络对时信号, 对合并单元中的晶振信号进行同步, 建立起标准的时钟信号, 由合并单元对Td进行计时[9,10]。对于同步采样的电子式互感器, 在合并单元向传感器发送A/D同步采样信号时, 合并单元开始计时, 并在合并单元完成CRC、数字滤波、幅值定标等信号处理后停止计时。对于异步采样的电子式互感器, 其信号同步是通过合并单元的插值重采样实现的。当插值重采样信号到来时, 合并单元并不能立即计算出重采值, 必须等到下一个采样值到来后才能进行内插计算。因此, 由重采样信号触发计数器开始计时, 在完成对采样值的信号处理后停止计时。根据计数器m值, 通过式 (12) 计算出待补偿的数据延时位移φtd。
随后, 根据“三点乘积法”计算采样电流/电压的幅值, 任意取3个连续采样时刻t-2TS, t-TS, t的采样值x1, x2, x3, 得到幅值的平方为:
由式 (13) 可得采样值x3对应的虚部的平方为:
进而通过CORDIC算法迭代出经延时补偿φtd后的坐标 (x3′, y3′) 。
3 基于CORDIC算法的原理与实现
数据延时补偿要求算法能够实现高速计算, 否则会引入大量计算延时, 使得补偿算法失去补偿的意义。本文选用CORDIC算法, 利用圆周旋转模式和双曲向量模式简化坐标旋转与开方这两个复杂计算, 并通过现场可编程门阵列 (FPGA) 实现了快速计算。
3.1 CORDIC算法的圆周旋转模式
CORDIC算法圆周旋转示意图如图3所示。
设在单位圆周上, 点A (x0, y0) 逆时针旋转θ后到达点B (x1, y1) , A和B两点的坐标关系如下:
选择一系列满足tanθi=2-i (i=1, 2, …, n) 的特殊角θi逐次正负旋转, 即可以通过移位运算逐次逼近θ (θ<54.827°) [11]。本设计为统一全局变量, 忽略了tanθ0=2-0的初次旋转, 缩小了θ的补偿范围, 但电子式互感器的φtd在工程实际中较小, 仍可满足补偿要求, 同时在硬件资源和处理时间上节省了一次迭代。
另外, 经n次旋转后转角误差为:
式中:Si为旋转方向控制因子, 为1时表示顺时针旋转, 为-1时表示逆时针旋转。
式 (16) 表明, 迭代的次数越多, 转角误差越小, 转角越趋近θ。n次旋转后坐标关系为:
式 (18) 可分为两部分, 的比例因子和[ξn, ηn]T的迭代计算, 其中,
比例因子Kn在迭代次数n确定后为常数, 且n→∞时, Kn→0.858 784, 即迭代计算后会造成圆周半径增大, 需对坐标乘以比例因子Kn实现圆周补偿。合并单元的数字信号处理模块具有定标功能, 可将采集到的数字量重新标定进而与一次侧的模拟量相对应 (一般保护用电子式电流互感器二次侧的额定输出为0x01CF, 测量用电子式电流互感器和电子式电压互感器的二次侧额定输出均为0x2D41) 。因此, 比例因子的补偿计算可以在合并单元的定标模块中实现。
3.2 CORDIC算法的双曲向量模式
CORDIC算法双曲向量示意图如图4所示。
设在双曲线x2-y2=r2上, 有点A (x0, y0) 向点B (x1, y1) 移动, A和B两点的坐标满足关系:
选择一系列满足tanh ti=2-i的ti进行迭代计算 (i=1, 2, …, n) , 乘法因子tanh ti即转化为2-i的移位运算[12]。经n次迭代后坐标关系为:
式中:Si=-sgn yi, i=1, 2, …, n。
比例因子在迭代次数n确定后为常数, 因此可以预先对初始值 (x0, y0) 进行比例修正, 乘以比例因子Kn′得到修正后的初始值 (x0′, y0′) , 再进行迭代计算。
为实现式 (14) 的开平方计算, 令 (xn, yn) = (r, 0) , 则逐次迭代后纵坐标趋于0, 最终收敛于x轴上的 (r, 0) , 即。经n次旋转后的误差为:
若令x0=W+1/4, y0=W-1/4, 其中W= (x0+y0) /2, 则可得:
将2.3节中计算得到的 (y32+1/4, y32-1/4) 代入双曲向量模式中迭代, 逐步令纵坐标趋于0, 迭代n次后可得收敛于x轴上的 (y3, 0) 。接着将 (x3, y3) 代入CORDIC算法的圆周旋转模式中进行迭代, 取初始转角误差z0=φtd (φtd按第2节中的方法先实时测得Td, 然后整定得出) , 逐步令zn趋于0, 迭代n次后可得经延时补偿φtd后的坐标 (x3′, y3′) 。
3.3 CORDIC算法的FPGA实现
在FPGA中实现的CORDIC算法迭代结构图如图5所示, 根据所需的工作模式, 决定旋转方向控制因子Si。实际工作时, x, y, z寄存器中的初始值分别为x0, y0, θ。在第i个时钟周期时, x和y寄存器内的值右移i位后进入加/减法器, 计算出的结果再分别存入寄存器, 进行迭代计算。而只读存储器 (ROM) 中存储了第i次迭代时补偿的固定角度值, 将第i个地址中的角度值与z寄存器内的值一起调入减法器, 计算出剩余待补偿的角度再存入z寄存器, 进行迭代计算。但该迭代结构中, 移位寄存器的移位参数每次迭代都要修改, ROM的查找地址每次迭代也要递增, 因此需要较大的扇入能力, 输出时间由迭代次数决定, 造成延时较大。
将上述迭代结构进行展开, 如图6所示, n个处理单元中每个处理单元都可以同时并行处理一个相同的迭代算法。
该流水线结构中各个移位寄存器上的移位次数固定, 角度值θi (i=1, 2, …, n) 作为各个角度累加器中的一个常量输入, 其可以用硬件连线来代替存储空间, 因此, 整个处理器被精简成一个内部互连的加/减法器阵列, 输出延时为组合逻辑电路的硬件延时, 提高了系统工作的速度。
3.4 延时补偿算法的FPGA实现
采用Xilinx的Spartan3系列芯片进行编程测试, FPGA共调用4个子模块, 延时测量模块delay_counter用于测量数据延时并计算待补偿的相位角, 计算模块compute与开方模块square_root前后级联计算采样值的虚部, 旋转模块rotate对采样值的延时进行实时补偿, 整个计算流程图如图7所示。
开方模块square_root与旋转模块rotate中采用了CORDIC算法计算, 迭代次数n设为12, 根据式 (16) 与式 (22) , 圆周旋转模式旋转后转角角度误差小于0.419 646 8′, 双曲向量模式开方计算误差小于0.000 000 7%, 能够满足计算精度要求。系统时钟为100MHz, 仿真测得整个顶层寄存器传输级 (RTL) 原理图 (见附录A图A1) 模块的计算延时约为115.42ns。
4 试验测试
本文所提出的算法经编程下载到电子式电流互感器合并单元中, 采用江苏凌创NT702电子式互感器稳态校验系统进行了运行测试, 额定测量电流为5A, 实验部分数据结果见表1和表2。其中:绝对延时等于实际数据延时Td减去额定数据延时Tdr;比率为互感器一次侧实际电流与额定电流的比值;比差为互感器的二次侧实际电流乘上额定变比与一次侧实际电流的差, 与一次侧实际电流的比值。
表1采用传统的延时补偿算法, 对额定延时进行定值补偿。考虑到系统相位偏移的补偿误差与延时补偿的计算误差, 其数据结果基本满足式 (12) 推导所得的1μs延时对应1.08′相位差的结论, 补偿后的相位差主要与绝对延时有关。表2在同等条件下, 采用CORDIC动态延时补偿算法。由于采用了动态补偿, 绝对延时也计算并补偿在内, 因此相位差得到了明显的改善, 这时相位差主要与采样精度和计算误差有关。
5 结语
电子式互感器的数据延时在一定程度上呈现随机性的特点, 简单地按照额定延时进行补偿则绝对延时将会在相位差中占主导分量。本文从原理上分析了电子式互感器中数据延时产生的原因, 给出了对应的测量方法, 并结合CORDIC算法理论, 提出了对数据延时进行实时动态补偿的新方法并在FPGA中予以实现。试验测试表明, 该方法可有效改善数据延时对相位差的影响, 减小了相位差, 提高了相位精度, 适合于高精度的测量用电子式互感器, 对用电量、有功/无功功率等数据指标的准确计量, 有着一定的参考价值。
附录见本刊网络版 (http://aeps.sgepri.sgcc.com.cn/aeps/ch/index.aspx) 。
摘要：针对电子式互感器现有定值延时补偿算法的不足, 提出了一种动态补偿采样值相位差并提高电子式互感器相位精度的方法。首先, 分析了电子式互感器相位差的产生原因, 根据延时位移的不确定性, 给出了利用合并单元实时测算延时位移并动态校正的补偿方法。采用了坐标旋转数字计算机 (CORDIC) 算法实现平面坐标旋转与开方计算, 并将CORDIC算法模块的迭代结构在现场可编程门阵列 (FPGA) 内优化为流水线结构, 提高了算法的时速性, 减少了额外延时的引入。最后, 通过仿真和电子式互感器校验仪验证了改进的相位补偿方法可以提高测量用电子式互感器的相位精度。
关键词：电子式互感器,相位差,延时补偿,坐标旋转数字计算机 (CORDIC) 算法,现场可编程门阵列 (FPGA)
参考文献
[1]IEC 60044-8 Instrument transformers:Part 8 electronic current transformers[S].2002.
[2]胡国, 唐成虹, 徐子安, 等.数字化变电站新型合并单元的研制[J].电力系统自动化, 2010, 34 (24) :51-54.HU Guo, TANG Chenghong, XU Zian, et al.Development of a new type MU for digital substations[J].Automation of Electric Power Systems, 2010, 34 (24) :51-54.
[3]袁宇波, 卜强生, 包玉树, 等.电子式互感器数据分析系统的设计与应用[J].电力系统自动化, 2009, 33 (20) :78-82.YUAN Yubo, BU Qiangsheng, BAO Yushu, et al.Design and application of a data analyzing system of electronic transformers[J].Automation of Electric Power Systems, 2009, 33 (20) :78-82.
[4]阳靖, 周有庆, 刘琨.电子式互感器相位补偿方法研究[J].电力自动化设备, 2007, 27 (3) :45-48.YANG Jing, ZHOU Youqing, LIU Kun.Research on phase compensation of electronic transformer[J].Electric Power Automation Equipment, 2007, 27 (3) :45-48.
[5]刘家芳, 刘霞忠.混合式光电电流互感器相位补偿技术[J].电力自动化设备, 2005, 25 (5) :30-33.LIU Jiafang, LIU Xiazhong.Phase compensation technique for hybrid optoelectronic current transformer[J].Electric Power Automation Equipment, 2005, 25 (5) :30-33.
[6]贾春荣, 邸志刚, 张庆凌, 等.电子式电流互感器相位补偿设计[J].电力系统自动化, 2007, 31 (19) :76-79.JIA Chunrong, DI Zhigang, ZHANG Qingling, et al.Phase compensation design of electronic current transducer[J].Automation of Electric Power Systems, 2007, 31 (19) :76-79.
[7]黄灿, 肖驰夫, 方毅, 等.智能变电站中采样值传输延时的处理[J].电网技术, 2011, 35 (1) :5-10.HUANG Can, XIAO Chifu, FANG Yi, et al.A method to deal with packet transfer delay of sampled value in smart substation[J].Power System Technology, 2011, 35 (1) :5-10.
[8]张晓华, 牛元立, 何刚, 等.电子式互感器采样系统固有延时测试研究[J].电测与仪表, 2011, 48 (7) :42-45.ZHANG Xiaohua, NIU Yuanli, HE Gang, et al.Study on inherent delay test of electronic transformers sampling system[J].Electrical Measurement&Instrumentation, 2011, 48 (7) :42-45.
[9]樊陈, 倪益民, 沈健, 等.IEEE 1588在基于IEC 61850-9-2标准的合并单元中的应用[J].电力系统自动化, 2011, 35 (6) :55-59.FAN Chen, NI Yimin, SHEN Jian, et al.Research on the application of IEEE 1588in the merging unit based on IEC61850-9-2[J].Automation of Electric Power Systems, 2011, 35 (6) :55-59.
[10]罗彦, 段雄英, 邹积岩, 等.电子式互感器中数字同步和数字通信技术[J].电力系统自动化, 2012, 36 (9) :77-81.LUO Yan, DUAN Xiongying, ZOU Jiyan, et al.Digital synchronization and communication technology for electronic transformer[J].Automation of Electric Power Systems, 2012, 36 (9) :77-81.
[11]赵品志, 杨贵杰.基于FPGA的全数字轴角变换算法[J].哈尔滨工业大学学报, 2010, 42 (12) :1911-1915.ZHAO Pinzhi, YANG Guijie.FPGA-based all-digital resolverdigital conversion algorithm[J].Journal of Harbin Institute of Technology, 2010, 42 (12) :1911-1915.
延时测量 篇3
智能变电站中数字化保护装置的模拟量不再在保护装置中进行采集,而是在合并单元(MU)中实现同步采样并通过光纤以太网进行传输,因此采样数据的同步成为智能变电站二次设备功能实现中面临的最重要问题之一[1,2,3,4,5,6]。
目前智能变电站继电保护普遍采用 “直采”模式,即MU与保护装置之间采用点对点连接,“直采”模式的采样值报文延时固定,易于补偿。相对于“直采”模式,“网采”模式通过过程层网络实现采样数据共享,能够节省大量光缆,接线结构简单清晰,更便于数据灵活共享,符合技术发展方向。但由于采样值(SV)报文在交换机内的传输延时是不确定的,“网采”模式下保护尤其是主保护对同步品质非常敏感,MU输出数据的同步品质对主保护影响较大,对于仅依赖信号幅值的后备保护影响相对较小。因此,网络采样同步技术是“网采”模式能否真正走向实用及智能变电站网络结构能否得到大幅度简化的关键。
1 采样同步方式分析
采用常规采样方式的保护装置通过采样时序控制及采样保持电路实现不同通道间的采样同步,采样环节中的低通回路参数偏差、装置内小互感器相移等对采样同步有一定的影响,但在工程应用中可以忽略。
智能变电站电子式互感器各采样环节中,存在多个环节存在时延(相移),其中采样线圈传变角差、远方模块处理转发延时、远方模块和MU之间的传输延时、MU处理转发延时等多个环节统一计入电子式互感器的额定延时,是电子式互感器的固有参数,可以通过SV虚端子传递给智能电子设备(IED)。
MU和IED之间的采样值传输延时则与采样方式密切相关,当MU与保护装置之间采用点对点直连方式时,该传输延时为固定值,由于站内直采光纤长度一般在2km以内,该传输的延时为微秒数量级,对于保护控制设备的应用可以忽略不计;而MU与保护装置间采用网络采样方式时,尤其是一个IED端口同时订阅多个设备数据的应用场合(如母线保护一个端口可能同时订阅多个间隔的MU、智能终端数据),由于各间隔MU、智能终端等设备数据发送时刻的非同步性,IED接收端口处多个数据块可能出现排队且排队次序存在不确定性,导致交换机数据转发延时的不确定,所以“网采”模式下MU采样数据传输延时通常为变化值。
采用“直采”模式时,IED和MU之间的数据传输时间固定,可以根据数据到达时刻时标及互感器额定延时推算出各采样数据的精确采样时刻。通过插值算法得到各通道在同一时刻的虚拟采样值,从而实现采样数据的同步[7,8,9]。
“直采”模式下数据的同步在接收方完成,故不依赖于外部统一的同步时钟;在数据链路上取消了交换机有源设备环节,有利于提高可靠性。但光纤链路复杂,不利于数据共享,对于母线保护等跨间隔设备,通信环节非常多,光口功耗及发热量大,在接入间隔数多的情况下甚至必须采用分布式保护方案,更增加了装置数量,对保证保护整体可靠性非常不利;另一方面,“直采”模式通常不设置冗余数据链路,也不利于保证采样数据接收的可靠性,任一通信链路出现异常的情况下,保护功能就可能受到影响。
当采用“网采”模式时,由于交换机数据转发延时不固定,即使接收方可以获得数据到达的精确时刻,也无法准确地计算出数据的采集时刻。因此,在这种数据传输方式下,IEC 61850-9-2标准的解决方案是:采样数据的同步在MU中完成,即通过统一时钟接入,保证各MU同一样本计数器对应采样时刻一致性。
采用“网采”模式传输采样值时,可以提高数据的共享性;虽增加了交换机有源设备环节,但可以通过同源冗余网络提高数据传输环节的可靠性。由于采样同步严重依赖于外部的统一同步脉冲,当外部同步脉冲丢失(如扩展时钟设备损坏)后,全站MU之间的采样数据将失去同步(双重化配置情况下,至少其中一套的MU及保护将受到影响),设备风险的集中将严重影响智能站保护控制设备运行的可靠性;除此之外,因主钟快速跟踪卫星信号等情况导致MU接收到的时钟信号发生跳变的情况下,若MU对同步跟踪的处理不当(或不同厂家MU处理方法不一致)可能造成假同步,对智能站的安全运行造成严重影响[10]。
需要指出的是,IEEE 1588对时方式的优势仅在于通过数据链路实现时钟同步信息的精确传输[11,12,13,14,15],但并未解决网络采样同步高度依赖公共时钟的问题。
由前面的分析可见,目前智能变电站继电保护采用“网采”模式最大的障碍在于,采样报文在交换机内的传输延时是不确定的,“网采”模式下SV报文在交换机内传输延时的不确定性是导致同步依赖于外部时钟的关键,受“直采”模式下保护锁定数据到达时刻技术的启发,想到是否可能通过类似技术实现交换机数据转发延时的测量,并将数据转发延时实时发送给SV数据接收方,这样数据接收设备只要补偿掉数据的转发延时,就可以完全等同于“直采”模式下的数据接收时刻,剩下的插值等工作跟“直采”模式完全一样,从而真正实现网络采样完全不依赖于外部公共时钟。
下面对基于数据传输延时测量的网络采样同步方案的基本原理、性能指标及主要特点进行分析。
2 基于数据传输延时测量的同步方案的基本原理
基于数据传输延时测量的网络采样同步方案的原理是:在交换机的输入和输出端口上实现对SV报文打时间戳的功能,通过计算同一SV报文在输入和输出端口的时间差,实现SV报文在交换机内的转发延时的精确计算,并将此延时写入SV报文中的“时间域”内。
多个交换机级联情况下可以实现报文传输延时累计,即在上个交换机发送SV报文“时间域”内的转发延时的基础上,继续累加本交换机的数据转发延时,并写入到SV报文“时间域”中,最终实现SV数据接收设备通过SV报文中的“时间域”获取数据链路传输总延时 Δt,如图1所示。
图1中,T1和T2分别为数据进入和转出交换机1的时间标准(简称时标);Δt1为交换机1数据转发延时;T3和T4分别为数据进入和转出交换机2的时标;Δt2为交换机2 数据转发延时;Δt累计了两台交换机总的数据转发延时。
保护装置等订阅SV数据的IED依赖本地时间基准,利用MU额定延时和链路传输总延时 Δt(可能是1台或数台交换机数据转发延时的累计值)还原收到的各间隔MU的采样时刻,完成采样值的插值同步处理,与“直采”模式相比,只是增加了链路传输总延时 Δt的补偿,其原理基本等效于“直采”模式,实现“网采”模式不再依赖同步时钟,即:
式中:T为保护装置时间基准上的MU采样时标;Tsa为MU采样数据到达保护的时标;Te为MU额定延时。
传输延时可填入SV报文的“时间域”:两个保留字段分别为Reserved1 和Reserved2,如图2 所示。图中方框内的英文缩写均为SV报文的字段名。
通过上述方法完成MU采样时刻处理后,保护装置针对MU采样数据的处理方式完全等同于“直采”模式。
3 同步方案延时精度测量及分析
为测试交换机延时测量精度,搭建如图3的测试系统。MU发出SV数据,分别通过延时测量交换机(单台或多台级联)和直接光纤将SV数据到时间戳精度测试设备,通过网络风暴发生装置产生不同的背景流量,影响数据在交换机内的转发时间,在测试设备内补偿掉转发延时后与直采延时相减得到时间戳的误差,并验证数据转发时间是否对交换机延时测量精度有影响。测试结果见表1—表3。
由测试结果可见,在不同的转发数据及背景流量情况下,单台交换机延时测量精度约为40ns,数台交换机千兆级联的情况下,时间戳测试精度也在百纳秒数量级。
交换机数据转发延时受背景流量及数据优先级等影响较大,可达数毫秒,但交换机延时测量精度基本不受背景流量影响。
交换机转发延时测量的精度主要受内部晶振误差的影响,以精度等级为50×10-6的晶振为例,当转发报文在交换机内的驻留时间为1ms时,因晶振误差导致的时标误差小于50ns。
从基于延时测量采样同步方案的全局看,还需考虑因忽略设备间数据传输延时而引起的误差,如:从户外柜的MU到主控室的交换机间的数百米光纤中数据传输所需时间,对于一般规模的智能站,特定数据在光纤内传输的总长度(包括交换机转发环节等)一般小于1km,数据在光纤内传输速度按2×105km/s推算,数据传输延时一般小于5μs。
由此可见,数据转发延时误差中,交换机转发延时误差所占比重很小,计及设备间数据传输时间因素,数据传输延时总误差小于5μs。
4 同步方案应用分析
在智能站继电保护设备中,对采样同步最敏感的应该是差动保护,而比例差动保护原理的广泛应用降低了差动保护对采样同步的要求,下面分析一下数据转发延时误差对差动保护的影响。
由于各类继电保护标准中并没有就差动保护对采样同步的指标作出明确要求,需要从另一个角度进行分析。电力系统中常用的5P级互感器在1倍额定电流情况下要求角度误差小于1°[16],实际上在0.1倍额定电流附近角度误差可达3°,而数据转发延时最大误差5μs所对应的电角度误差仅0.09°,也就是说,同步方案中数据传输延时测量误差远远小于互感器的相位误差,所以数据传输延时测量环节对采样同步误差的贡献很小。事实上,目前国内广泛采用的“直采”模式也没有计及设备间的数据传输延时,而“直采”模式良好的应用情况间接说明了:基于延时测量的同步方案完全可以满足包括差动保护在内各种保护的应用需求。
根据智能变电站继电保护技术规范要求[17],MU发送间隔离散值应小于10μs,“直采”模式下的保护对MU发送间隔离散值进行实时监视,当时标抖动时间超过10μs,装置将报“间隔帧通道抖动异常”,同时置该MU数据无效,闭锁相关的保护功能,以保证MU异常情况下保护运行的安全性。
如图1,保护通过将数据到达时刻补偿链路传输总延时 Δt后可获得“等效MU数据接收时刻”,这个发送时刻与保护“直采”模式下MU数据到达时刻完全对等。采用数据传输延时测量方案时,同样对“等效MU数据接收时刻”的间隔离散值进行实时监视,这也就实现了对交换机转发延时正确性的校验,当交换机转发延时错误时,保护装置感受到的“等效MU数据接收时刻”将出现抖动,通过快速闭锁保护可以避免可能因此产生的保护误动,采用此措施大大提高了此同步方案的容错性,显著提高方案的安全性。
5 结语
数据到达时刻打时标技术在保护“直采”模式下已经广泛使用,所以交换机延时测量技术实现门槛并不高。而对于采用此方案的保护装置,只需将SV报文中的数据传输路由延时计入,其他处理方式完全与“直采”模式相同,所以保护程序改动很小。
基于交换机延时测量的方案原理简单可靠,通过对“等效MU数据接收时刻”进行合理性校验可以实现对交换机转发延时正确性的校验。
此方案的唯一局限在于需要专用交换机支持数据传输路由延时测量功能,随着此方案逐步推广,可以提供具备延时测量功能专用交换机的供货厂家将越来越多,技术成熟度及设备成本都将不是阻碍此方案推广的问题。
摘要：由于采样值(SV)报文在交换机内的传输延时具有不确定性,目前主要通过全站合并单元(MU)接入统一同步时钟实现采样同步,造成网络采样同步严重依赖于外部时钟,也违反了保护功能不应依赖于外部对时系统的基本原则。采样同步技术是“网采”模式能否真正走向实用,以及智能变电站网络结构能否得到大幅度简化的关键。文中详细分析了各种采样方式的优劣,提出了基于交换机数据传输延时测量的新型采样同步原理,该方案原理简单可靠,可通过对等效MU数据接收时刻进行合理性校验实现对交换机转发延时正确性的校验,方案具有很好的推广前景。