高速信号采集（精选9篇）
高速信号采集 篇1
如今,高速系统的设计必须充分考虑到互连延迟引起的时序以及串扰、传输线效应等信号完整性问题。元器件和PCB的参数、元器件在PCB上的布局、高速信号的布线等因素,都会引起信号完整性问题,从而导致系统工作不稳定,甚至无法工作。所以,信号完整性问题越来越重要,已经引起很多电子工程师的高度重视。文中将探讨信号完整性的基本概念以及如何基于IBIS模型对高速数据采集系统进行信号完整性仿真并利用仿真结果修改完善系统设计的问题。
1 基于IBIS模型的信号完整性分析
信号完整性(Signal Integrity,简称SI)是指在信号线上的信号质量。信号完整性故障会引起任意信号波形的跳变,导致把输入的畸变数据送入锁存,或在畸变的时钟跳变沿上造成在错误的时间捕获数据[1]。信号完整性分析的目的就是保证高速数据传输的可靠性[2]。
1.1 影响信号完整性的主要因素
影响信号完整性的主要因素有信号时延、反射与振铃、串扰、电磁兼容性或者电磁干扰(EMC/EMI)和电源/地噪声(地弹、Delta-I噪声或者同步开关噪声(SSN))等等。
传输时延与信号线的长度、信号传输速度的关系如下
式中C为真空中的光速;εreff为有效相对的介电常数;lp为信号线的长度。
反射就是在传输线上的回波。输入输出阻抗不匹配会引起反射,当信号在源端与负载端之间多次反射,在稳态信号上下产生的电压过冲和下冲现象,就是振铃。串扰是指走线、导线、电缆束、元件以及任意其它易受电磁场干扰的电子元器件之间的不希望有的电磁耦合。地弹指在电路中有大的电流涌动时,会引起地平面反弹噪声。EMI表现为当数字系统加电运作时,会对周围环境辐射电磁波,从而干扰周围环境中的电子设备的正常工作,产生原因是电路工作频率太高以及布局布线不合理[1]。
1.2 IBIS仿真模型及获取验证
IBIS (Input/Output Buffer Information Specification)输入/输出缓冲器信息规范是一种基于V/I曲线的对I/O缓冲器快速准确建模的方法,他提供了一种标准的文件格式来记录如驱动器输出阻抗、上升/下降时间及输出负载等参数,非常适合做振铃(ringing)和串扰(crosstalk)等高频效应的计算与仿真[3]。在进行信号仿真分析之前,必须将设计中所使用到的器件的IBIS模型准备好。一般来说,器件生产厂家和专业EDA厂家提供的IBIS模型可信度较高,但获取的模型必须要进行修改才能使用。
1.3 选择Cadence软件模拟仿真
Cadence公司是全球最大的EDA供应商,在PCB设计行业属于顶级水平,他提供了从芯片设计到封装设计再到板级设计的一体化设计平台。他的主要思想是用好的仿真分析设计来预防问题的发生,尽量在PCB制作前尽量解决可能发生的问题,并将原理图设计、PCB布局布线和高速仿真分析集成于一体,可以解决在设计中存在于各个环节的与电气性能相关的问题[4]。本设计的原理图设计和PCB设计分别采用的是Cadence公司出品的Capture和Allegro,信号完整性仿真也采用Cadence公司的Allegro PCB SI。
2 高速数据采集板中信号完整性的建模仿真分析
2.1 系统构成
在此系统中,选用的主要器件是ATMEL的Dual 8-bit 1 Gsps ADC和ALTERA的EP2S60构成基本电路。其工作流程:FPGA产生控制信号使ADC工作,同时FPGA将晶振的输入CLK倍频为300 MHz,作为ADC的采样时钟CLKI,同一时钟采样IQ两路数据,ADC采用内部1:2复用将数据频率降至一半,然后输出4路8 bit-150 MS·s-1的LVDS逻辑的数据和同步时钟CLKO,而FP-GA专用的LVDS差分逻辑接受通道接受数据,再进行降速处理输出。基本电路框图如图1。
该系统有数百个元器件,数千个引脚,有9种电源网络,数字网络:1.2 V,2.25 V,2.5 V,3.3 V,5 V,DGND,模拟网络:1.2 V,3.3 V,AGND。PCB采用8层设计:4层信号层,2层电源层,2层地层。
2.2 划分系统中的关键信号与非关键信号
在数字电路中信号数量一般较多,对全部信号进行信号完整性分析是不现实的,也是不必要的。故仿真分析前,应将系统中的信号划分为关键信号或者非关键信号。划分的依据主要是器件驱动沿速率快慢、工作频率的高低、信号线长度等条件。对时延敏感的线网,如时钟信号和读写信号;对曲线要求高的线网,如差分信号,即使速率不高,也应视为关键信号;另外,对于非高速信号,如果因为系统复杂而造成布线拓扑结构不好、走线过长,也应作必要的信号完整性仿真分析[5]。
该系统中的高速器件是ADC和FPGA,由他们构成的高速网络就是ADC的差分输出信号、FPGA的输出信号和时钟信号,对这部分网络做信号完整性分析至关重要。
2.3 不同阶段的信号完整性仿真
做仿真之前,先对各个器件建立并分配IBIS模型,主要模型可从互联网上下载,下载的模型需要验证,模型验证是个相当长的过程,验证模型无误后再进行下一步仿真。其中对FPGA的输入AD＿AI3的仿真比较有代表性,由于篇幅有限,这里仅对300 MHz时的AD＿AI3仿真举例分析。
2.3.1 布线前信号完整性仿真
在原理图完成之后,就可以进行布线前信号完整性的仿真,此阶段的仿真分析主要是根据SI模型对信号完整性问题进行一系列的预分析,根据仿真结果选择合适的元器件类型、参数和电路拓扑结构,作为设计电路依据。
此时对AD＿AI3的仿真,是未布线拓扑仿真,仿真波形如图2所示。
2.3.2 布线后信号完整性仿真
布线后信号完整性仿真检查,将允许有计划地打破或改变设计规则。此阶段的仿真考虑了包括串扰在内几乎所有的实际因素。
2.4 通过仿真结果对设计进行修改
经过对AD＿AI3的首次仿真,对比布线前仿真,从布线后的仿真波形可以清楚看出仍然存在延时过大和过冲的问题。延时过大是传输距离过长等因素引起,所以反复重新布线,调整布局;过冲可能是阻抗不匹配,尝试改变终端电阻的阻值,再进行反复仿真对比。
最终反复调整布局,重新布线,以减少时延;并且在信号源端和信号线之间串接了一个阻值为33Ω的电阻,并且调整终端电阻为65Ω之后,这样使源端的输出阻抗与传输线的特征阻抗相匹配,来改善过冲问题。
修改后的仿真结果见图4,可以看出时延问题有较大改观,比较图3,时延改善了近2 ns;与图3相比,过冲也减小了大约150 mV,过冲问题也限制在可以接受的范围内。
比较图2～图4,可见在高速系统中信号完整性仿真是必要的,其仿真结果是可信的。
在实际的仿真过程中还碰到别的许多问题,例如严重的振铃,非单调边沿以及过大的串扰等。通过在驱动端添加不同阻值的串联端接、在负载端添加不同阻值的并联端接、调整端接的位置、修改走线的拓扑结构、调整板层间的介质厚度甚至更换逻辑器件的类型等方法进行反复的修改与仿真验证,最终将信号完整性问题限制在可接受的范围内。
3 结束语
通过使用Cadence软件进行信号完整性的仿真,笔者体会到该软件具有很强的实用性,对于硬件设计人员来说,尤其是对高速PCB的设计来说,是一种不可多得的设计工具。对复杂的高速数字系统而言,基于IBIS模型的信号完整性仿真分析是设计者的得力助手。特别是对于没有设计经验的初级设计者来讲,仿真分析就显得尤为重要。利用仿真结果来修正设计的不足,及时解决电路板信号完整性问题,将避免重复制版,从而可以达到缩短设计周期,节约设计成本的目的。
参考文献
[1]姜雪松，陈绮，许灵军，等．印刷电路板设计[M]．北京：机械工业出版社，2005．
[2]Eric Bogatin．Signal Integrity：Simplified[M]．北京：电子工业出版社，2007．
[3]曾繁泰，孙刚见，李冰，等．EDA工程实践[M]．北京：清华大学出版社，2004．
[4]周润景，袁伟亭．Cadence高速电路板设计与仿真[M]．北京：电子工业出版社，2006．
[5]方国华，刘光斌，余志勇．基于IBIS模型的信号完整性仿真分析[J]．电子产品可靠性与环境试验，2004(6)：68-71．
高速信号采集 篇2
4.遥测越限信号 5.告知信号
二、COS信号和SOE信号的区别？
COS信号：遥信变位（不带时间标记）SOE信号：事件顺序记录(sequence of event)（分辨率不大于2ms），把事件（开关或保护动作）发生的时间按先后顺序逐个记录下来，这就是事件顺序记录。
三、为什么保护出口信号和开关位置信号要设置SOE 事件顺序记录主要用来提供时间标记，以利于对电力系统的事故分析。
四、为什么要设置事故总信号，没有可以吗？ 防止开关偷跳
五．某110kV变电站主变高压侧开关发SF6二级告警，运维人员如何处理？ 1．运维人员应立即汇报当班调度员；
2．运维人员按照调度指令加强对该开关的SF6气压监视，防止出现一级告警后闭锁分合闸；
3．通知检修人员到站检查处理； 4．做好相关安全措施，带电补气。
六．某110kV变电站运行主变发过负荷告警，监控人员如何处理？ 1.监控人员应立即汇报调度；
高速信号采集 篇3
高速压片机是制药行业片剂生产中的核心设备,其中控制单片药片的重量是保证片剂生产质量的关键。由于物料在填充过程中的随机性,对片重的准确监测和控制成为了压片机控制系统的重中之重。目前在生产中无法在线实时测量单片药片的重量,一般只能通过上下冲间压力的变化间接监测和控制片重,实现此目标的前提是电气控制系统能够准确地采集冲头单值压力信号。
1 现有信号采集方式
接近开关的安装位置如图1所示,其中正视图中的接近开关1安装在转盘的固定支架上,感应点在转盘上表面处,转盘旋转1周,接近开关感应1次,以此完成转盘转动圈数的计量和冲头编号的标定。正视图中的接近开关2同样安装在转盘的固定支架上,检测冲头的冲尾。当某一冲头旋转到主压轮正下方时,调整接近开关在圆周方向的位置,使另一冲头的冲尾正好位于接近开关感应部位的正下方,接近开关向处理器发出动作信号,触发处理器进行压力采集。图1(b)为接近开关1和接近开关2安装位置俯视图。
使用此种信号采集方法,在冲头正好位于压轮正下方时采样压力数据最为准确,接近开关安装结构简单,感应动作时间长,对处理器输入信号响应频率要求不高,成本较低。缺点是接近开关安装在压片室内,拆卸冲头时极易碰到接近开关,重新调整的接近开关位置很难与前次一致,使触发处理器的压力采样点发生变化,不便于生产控制。若生产中接近开关松动,测量位置就会发生微动,在片重自动调节中会产生误动作,造成不合格药片的产生。
2 压力信号采集的改进方法
2.1 方案
选用一个分辨率与压片机冲头数量成整倍数的增量式旋转编码器,安装在转盘的主轴上,增量式编码器将角度转换成周期性的电信号,再将这个电信号转变成计数脉冲,使处理器精确计算转盘旋转角度,并发出压力采样触发信号。
增量式编码器的转轴旋转时,会有相应的脉冲输出,其旋转方向的判别和脉冲数量的增减通过后部的判向电路和计数器来实现。编码器旋转1圈发出一个脉冲的Z信号,在此可用作冲头号的标定,并预置计数起点。编码器轴转1圈输出固定的脉冲,脉冲数由编码器光栅的线数决定,增量式编码器的组成及输出信号波形如图2所示。若需要提高转盘单圈采样次数时,可利用90°相位差的A/B相信号对原脉冲数进行倍频。
为了减小安装偏差对触发采样的影响,要求以位于主压轮轴线处的相邻2个冲头中间开始,到转盘正好旋转1个冲头位置为止,将此段时间作为1个冲头压力值采样周期。在这一周期内进行多次采集,比较采样值,把最大值作为此冲的单值压力。由于单冲压力采样周期开始、结束时刻的主压轮轴线都位于2个冲头的中间位置,因此,压力最大值出现在采样周期中间。
2.2 安装编码器
增量型编码器安装在转盘主轴下部,如图3(a)的正视图所示,通过安装轴、安装底板将主轴和编码器连接在一起,并保证编码器安装面与主轴垂直。旋转压片机手轮使任意2个冲头中点在主压轮轴心正下方,通过编码器安装底板上的圆弧形长槽旋转编码器,调整其在圆周方向上的位置,直至Z脉冲出现,固定编码器安装底板,如图3(b)俯视图所示。
2.3 硬件电路设计
产生触发采样信号如图4所示,增量编码器的A/B相、Z相信号连接输入接口电路,通过计数器计算转盘转动角度,最后由处理器发出触发压力采样指令。由于Z相周脉冲宽度只有A/B相信号周期的1/4,当选用分辨率较大的编码器时,输入接口模块响应时间需达到采样要求。又因在一个冲头采样周期内要完成多次数据采样,亦对处理器的运算速度提出较高要求。
2.4 程序设计
程序流程如图5所示,当转盘转动后,计数器使能输入电路检测编码器Z相脉冲信号,并给冲头进行编号,此时单冲压力采样周期开始,当采样达到一定次数要求时,计算此周期内采样出的压力最大值,作为此冲头的压力单值,同时进入下一个单冲压力采样周期。
2.5 实验验证
笔者通过对40冲单出料旋转式压片机进行实验测试,选用分辨率为360的增量编码器安装于该机底部主轴下方。该机型由PLC控制,在1个单冲压力采样周期内进行9次压力信号采集,即在2个冲头之间的9°范围内,每旋转1°,CPU自动记录1次压力值,每个周期结束后CPU计算前一周期的最大值,作为该冲头的单值压力。
实验1:压片机转盘速度70 r/min,供料器速度90 r/min,物料颗粒在20~40目之间。随机记录100个压力值,如图6所示。
实验2:压片机转盘速度60 r/min,供料器速度70 r/min,物料颗粒在40~80目之间,压片机根据压力值自动调整填充重量,每隔10 min取20粒样片,比较改前和改后片重的相对标准偏差值(RSD),如表1所示。
实验3:使用改进后方法在不同速度下长时间生产,每个转速下累计生产30天,监测采样压力值出现异常次数,如表2所示。
从实验1可知,每个单冲采样周期最小值后的第4~6个采样压力值最大,最低几个压力点都可设成单冲采样周期起始点,降低了编码器安装调整难度。由以上的数据说明,此种改进方法能够较准确地取得单冲压力值,为生产过程中以压力控制片重及片重自动控制打下良好基础。
从实验2可看出,改进前后片重的相对标准偏差无明显变化。
从实验3可看出,不同转速下长时间生产未出现压力异常现象。统计该机型多个用户使用之前方式,在1个月内因接近开关位置偏移出现压力异常次数和建议用户对接近开关位置检查时间间隔如表3所示。
通过对表2和表3对比可得出,使用改进后的方法减少了压力值出现异常的次数,大大提高了设备长时间生产的稳定性,同时减少了检查和维护设备的时间,提高了生产效率。
3 结语
经验证,该方法的使用可准确采样冲头单值压力。增量编码器角度安装位置一经固定,便不需调整,可减少设备维护时间,降低了人为因素对生产的影响,提高了片剂生产的效率和稳定性。
摘要：介绍了国内高速旋转式压片机现有的信号采集方式,并提出了压力信号的采集改进方法,降低了人为因素对生产的影响,提高了片剂生产的效率和稳定性。
某型飞机魔球信号采集与分析 篇4
某型飞机魔球信号采集与分析
从阐述魔球操作对目标瞄准的实现机制入手,分析了数据采集系统的总体结构及采集系统的硬件设计和软件设计思想.实现了对飞机魔球信号的.实时采集,并对采集结果进行仿真分析,从而推导出不同相关武器种类、目标与弹轴不同夹角、不同目标距离、不同工作状态下魔球信号的变化规律.
作 者：丁达理 赵辉 黄长强 任波 DING Da-li ZHAO Hui Huang Chang-qiang Ren Bo 作者单位：空军工程大学工程学院,陕西,西安,710038刊 名：火力与指挥控制 ISTIC PKU英文刊名：FIRE CONTROL AND COMMAND CONTROL年，卷(期)：31(5)分类号：V241关键词：魔球信号 数据采集 仿真分析
高速信号采集 篇5
在现代通信和雷达领域中,宽带、高增益、实时并行处理是现代接收机的重要标志。因而,这种具有高速并行处理能力和特有的大带宽性能的声光处理系统具有巨大的潜在优势。以声光器件为基础的接收机除了具有宽带、高增益、实时并行处理等特点外,还具有容量大,体积小,功耗低等优点。因而,采用声光信号处理技术解决带宽、高增益和实时并行处理问题具有重要意义[1],声光信号的采集系统的设计是整个声光系统关键之一。这里设计了一个基于FPGA和USB 2.0的高速CCD声光信号采集系统,为声光信号采集提供了硬件平台。
1 系统概述
声光信号采集系统框图如图1所示。系统主要由CCD声光信号采集模块、A/D转换模块、FPGA驱动和控制模块及USB接口传输模块四部分组成。
系统上电后,USB设备按照上位机的命令完成对FPGA数据采集参数的初始化设置及采集控制。RL2048P在驱动时序的严格控制下工作,采集的模拟信号经专用CCD信号处理芯片AD9822的相关双采样及模/数转换后,缓存在EP2C35内部配置的FIFO中,然后判断当FIFO中的数据达到2 048 B时,向USB控制器CY7C68013A中异步写数据,由于USB设置自动IN模式,可以直接把FIFO中数据传输到PC上位机硬盘文件中,因而可完成CCD声光信号的采集、传输及存储。
2 系统各模块设计
系统各模块设计为:
FPGA驱动及控制模块 系统采用Altera公司的CycloneⅡ系列EP2C35F672C6芯片,具有高性价比及丰富的逻辑资源,可满足系统的要求。有4个PLL,33 216个LE,48 KB存储器资源,可以配置成各种模式的ROM,RAM及FIFO,35个18×18的专用乘法器[2]。FPGA的主要功能是产生RL2048P驱动时序,控制AD9822采样及对其寄存器实现串行编程,内部配置FIFO缓存数据[3]以及与USB接口通信,并传输数据到上位机中。
CCD声光信号采集模块 选用PerkinElmer公司的RL2048P线阵CCD。该芯片主要用于高速信号采集,2 048个有效像元,具有高灵敏度、大动态范围、宽光谱范围等特点[4],最高工作频率为40 MHz,该系统设计为10 MHz。EP2C35的时序驱动输出是3.3 V的LVTTL电平,不能直接驱动RL2048P(多电平要求)。因此,使用DG642和74FCT16244TV芯片完成电平转换,增强驱动能力。图2为RL2048P驱动时序图;图3为使用Verilog HDL编写驱动时序的Quartus Ⅱ仿真。由比较可见,设计完全能满足时序的严格要求。
A/D转换模块 AD9822是ADI公司的专用CCD信号处理芯片,内部集成CDS,PGA,14位ADC、暗电平自动校准、偏置电压控制以及串行接口等功能,采样速度高达15 MHz[5]。ADCCLK的下降沿输出数据的高8位,ADCCLK的上升沿输出数据的低6位。AD9822采样控制时序及寄存器编程都是由EP2C35实现,与RL2048P输出信号同步,保证采集数据的正确性。采用相关双采样模式可以抑制CCD的复位噪声,本系统设置其寄存器分别为0x0058,0x10C0,0x2000,0x50FF。
USB接口传输模块 USB 2.0协议的传输速度高达480 Mb/s,且具有接口简单及误码率低等优点,能够满足该系统高速传输的需要。选用Cypress公司的新一代低功耗CY7C68013A芯片,与之相应的开发包和开发文档较齐全,缩短了开发周期,降低了开发难度[6]。为了保证数据传输的速度,CY7C68013A工作于Slave FIFO模式,不需要EZ-USB FX2LP的CPU干预,即可完成与FPGA的数据传输[7]。EP2C35与CY7C68013A的通信采用了Slave FIFO模式下的异步方式,向大端点EP6写数据,配置其为512 B四重缓冲区,批量AUTO IN传输模式,每次自动提交512 B数据。图4为EP2C35与CY7C68013A的接口连接。
3 系统软件设计
系统软件设计包括:
固件程序(Firmware)设计 设备固件的主要功能是控制CY7C68013A接收并处理USB驱动程序的请求[8]。如请求设备描述符,请求或设置设备状态,请求或设置设备接口等USB 2.0标准请求;辅助硬件完成设备的重新枚举、端点配置、控制和监测USB的活动,根据PC主机的命令与外围电路进行数据交换等。Cypress公司为用户提供了一个固件程序框架,是通用性强的模块化程序。在框架的基础上,用户只需要编写Function.c文件[9]即可完成USB功能开发。主要包括:Slave FIFO模式的初始化和用户自定义请求。
驱动程序开发 系统包括两个USB驱动程序:一个驱动专用于下载芯片的固件程序ccdloader.sys,另一个通用驱动程序ccdusb.sys用来实现USB设备与应用程序的通信和控制。芯片固件程序在主机上,当系统上电时,前者将其下载到芯片的RAM中,并由增强型8051微处理器执行。当固件下载完成后,模拟一次断开重新连接,此时下载的固件响应USB枚举,并加载USB设备通用驱动程序。USB的驱动程序是WDM类型,可以使用Windows DDK,WinDriver,DriverStudio开发。
应用程序开发 它的主要任务是与USB驱动程序通信,控制声光信号采集过程。在此用Visual C++6.0进行程序设计。CyAPI控制函数类为FX2LP系列USB接口芯片提供了十分精细的控制接口,只需在应用程序中加头文件CyAPI.h和库文件CyAPI.lib即可调用相应的控制函数,打开USB设备读取数据并存储到主机硬盘中的CcdData.txt文件。
4 实验数据分析
使用TEKTRONIX公司的示波器,对经过隔直处理后的RL2048P输出信号在各种实验条件下进行了测试和分析。如图2所示,VOUT为像元输出信号,每一个像元输出信号的开始都有一个同步参考信号,后面部分才为有效信号输出,由于CCD输出信号为负极性信号,所以有效信号值相对于参考信号为负。
图5为全暗条件RL2048P的输出,由于光敏面上没有光,只有暗电平信号输出,所以像元的输出有效信号几乎为零。图6为弱光条件RL2048P的输出,有效信号幅值发生了变化。图7为全亮条件RL2048P的输出,有效信号到达了饱和值。RL2048P的实际输出和理论分析一致,工作正常。声光信号通过中间有孔的不透光遮挡板照在CCD上,使用应用软件进行数据采集。从CCD Data.txt数据文件中连续提取8 192个像元点即四帧CCD数据,Matlab软件分析如图8所示。
有光照射的位置对应为高,实测数据和理论值吻合。在其他条件下也做相关实验,结果与理论基本一致。由于篇幅所限,本文不做详细介绍。实验结果表明,系统功能完整,可以实现声光信号的高速采集、传输及储存。
5 结 语
系统采用现场FPGA作为硬件设计核心,使用Verilog语言[10]进行硬件描述,使系统更灵活,可在线编程,便于扩展和升级。这里的CCD驱动时序采用状态机与分频相结合的新方法,实际测试驱动波形稳定且没有毛刺,CCD输出信号质量高。USB应用于Slave FIFO高速传输模式,满足了高速CCD声光信号采集的要求,具有实时性、高速、稳定、可靠等特点。
参考文献
[1]程乃平,江修富,邵定蓉.声光信号处理及应用[M].北京:国防工业出版社,2004.
[2]ALTERA Corporation.CycloneⅡDevice Handbook Vol-ume 1[EB/OL].2007.
[3]吴继华,王诚.Altera FPGA/CPLD设计(高级篇)[M].北京:人民邮电出版社,2005.
[4]Perkin Elmer Corporation.P-Series Linear Photodiode ArrayImagers Datasheet[Z].2004.
[5]Analog Devices.Complete 14-Bit CCD/CIS Signal Proce-ssorAD9822.(C)[Z].1999.
[6]Cypress Semiconductor Corporation.EZ-USB FX2 TechnicalReference Manual[Z].2001.
[7]薛园园.USB应用开发技术大全[M].北京:人民邮电出版社,2007.
[8]李英伟,王成儒,练秋生,等.USB 2.0原理与工程开发[M].北京:国防工业出版社,2007.
[9]钱峰.EZ-USB FX2单片机原理、编程及应用[M].北京:北京航空航天大学出版社,2006.
[10]夏雨闻.Verilog数字系统设计教程[M].北京:北京航空航天大学出版社,2008.
[11]刘爽,王浩,龙再川,等.一种高速CCD数据采集系统的设计[J].现代电子技术,2008,31(14):1-2,8.
高速信号采集 篇6
1 测量方法介绍
1.1 多路转换开关扩展定时/计数器测量数字传感器信号方法
采用定时/计数器测量数字传感器信号是最常规的方法。可以实现一个定时/计数器测量多个数字传感器的一对多式测量。该方法共用到:数字输出通道、多路转换开关CD405l BE、定时/计数器。具体方法在此不作详述。
1.2 模拟通道测量数字传感器信号方法
采用模拟通道测量数字传感器信号的方法, 就是把传输出的脉冲信号通过模拟通道采集进计算机, 通过设置采样数和采样频率, 使采样时间内包含若干个脉冲周期, 通过数据采集卡模拟信号输入通道将脉冲信号完整采集进来后, 利用Lab VIEW里面的提取单频信号子vi可以获得信号频率。
1.3 数字通道测量数字传感器信号方法
数字通道常用于开关量的测量, 不适宜做脉冲信号采集。以PCI-6024E为例, 该卡使用DAQ-STC芯片包括3个定时器组, 它们分别控制着模拟输入、模拟输出和通用定时/计数功能。显然, 数字通道没有硬件时钟, 称之为静态DIO。静态DIO依赖于系统, 若用静态DIO测量脉冲信号, 只能在软件中采用while循环, 通过读取信号的下降沿变化循环监测I/O口状态。但其速度会根据主机的处理能力发生变化, 无法保证采样精度。借用模拟输入、输出或者定时/计数器时钟作为数字任务的定时源。利用Lab VIEW里面的提取单频信号子VI可以获得信号频率。
实验用Nl公司PCI-6221数据采集卡数字关联I/O的最采样频率1 MHz, 远远高于流量计的最高信号频率为1400Hz。采用模拟通道采集符合香农定理, 能达到所需要的精度。同时, 在软件中设定获得多个值后求均值, 可以有效地解决压力脉动问题。
2 测量方法的实验研究
2.1 实验系统介绍
为简化实验, 我们在JSP-04E自组装液压试验台上, 构建了如图1所示的试验系统, 将两个流量传感器的输出信号分别分成三路, 接到多路转换开关、模拟通道1和2、数字通道1和2上, 利用Lab VIEW的多线程功能, 采用一个采集卡进行试验, 以确保3种方法采集的数据是相同的。
2.2 数字流量传感器
该测量系统选用LWGY-6型数字流量传感器, 输出信号为方波信号, 由采集卡和计算机对一定时间内方波的个数计数, 即可完成流量的测量。其流量测量公式为:其中q流量, f为测得的频率, k为传感器标定系数。
2.3 实验结果和数据分析
图2为模拟通道采集的脉冲信号效果图, 右端Devl/ai0表示采用设备一。即:PCI-6221的第一条模拟通道。
表1是使用PCI-6221分别采用三种方法在测得的三处流量数据表, 在液压试验台上对LWGY-6型数字流量传感器进行测量的结果。
表1数据可以看出, 采用三种方法测量流量的数据基本一致, 精度很高。实验证明采用本文方法获得精确的流量测量结果, 是一条解决采集卡定时/计数器个数有限行之有效的方法。
结束语
通过以上实验分析, 我们可以得出以下结论:a.可以充分利用数据采集卡中模拟通道资源。采集卡中模拟通道的数量较多 (一般为16路) , 采用该方法可以减少采集卡的数量, 简化数据采集系统。采用该方法, 可以解决测频法中“+1误差”问题, 精度高。b.可以充分利-用数据采集卡中模拟通道资源。数字I/O通道一般有16路, 采用本方法后, 不用增加定时器/计数器采集卡。其缺点是需要外部提供时钟, 程序稍微复杂。优点是, 其采样频率高。c.被测信号频率低的情况下, 推荐使用模拟信号扩展方法;在被测信号频率高的情况下, 推荐使用数字关联I/O, 并且最好用模拟输出时钟或者定时/计数器时钟。d.本方法是对硬件的应用创新, 无需增加硬件设备, 结构简单, 可以降低成本。同样适合于其它虚拟仪器软件如:Visual C++、Visual Basic、Labwindows/CVI、HPVEE等。
参考文献
[1]姜万, 牛慧峰, 赵春艳, 等.基于虚拟仪器的电液比例方向阀静动态特性综合CAT系统[J].传感器技术学报, 2005:13-22.
[2]李光提.虚拟仪器在0CS003液压实验台上的开发及应用[D].泰安:山东农业大学, 2004:44-68.
[3]冯雪.数据采集卡性能指标与应用[J].工业控制计算机, 2008, 21 (5) :10-11.
自适应信号采集系统设计 篇7
在工业控制和智能测量系统中, 一般信号的变化幅度大, 若采用单一的放大增益, 小信号经放大器放大后, 幅值仍然很小, 经A/D变换后, 会影响数据的精密度, 而大信号放大后又有可能超出A/D转换的量程, 因此设计开发增益自动可调的程控增益放大器, 使允许输入的模拟量在很大的范围内动态可调, 方便与微机接口, 已成为现代测控设备的必然要求。
二、自适应信号采集系统的组成
自适应信号采集系统由差动放大电路、共模抑制电路、双端单端转换电路和程控增益放大电路组成, 是一种连续程控调节电路。
差动放大电路由运算放大器Ⅲ、Ⅳ (OP27) 组成, 在差动放大电路和双单转换电路之间增加了共模抑制电路, 以运算放大器Ⅴ (OP27) 为核心构成。
单双转换电路由运算放大器Ⅰ、Ⅱ (OP27) 组成, 它将单端输入信号转换成双端输出信号, 提供较高的共模抑制能力。
衰减器电路由U6 (8位DAC转换器DAC0832) 和运算放大器U 7 (OP27) 组成。
三、自适应信号采集的方法
可自动控制增益放大器可以用D/A转换器和运算放大器实现, 调试容易, 外接元件少, 可以方便地和计算机接口。放大器增益的线性好、精度高, 既可放大又可衰减, 动态范围达100dB以上。
信号通过传感器, 输入到固定增益放大器。因为输入为单端信号, 所以在固定增益放大器的前端, 要接上一个单端变双端转换电路, 此电路由两个同型号运算放大器组成, 一个做同相放大器, 即信号跟随器, 另一个做反相放大器。信号经前级放大后, 增益是不可变的, 手动调节输入或运算放大器的电阻, 既不方便又不精确。所以, 加一个衰减器和控制器, 通过控制器给衰减的反馈信号, 控制衰减器的衰减倍数, 来实现增益的自动控制。衰减器由D/A转换器和一个运算放大器组成, 运算放大器在衰减器中的作用使D/A转换器的输出电流信号变换成电压信号, 方便传输给电压转换器。控制器由A/D转换器、FPGA控制器和电压比较器组成。
四、基于FPGA的控制器简介
FPGA (现场可编程门阵列) 是新型的可编程逻辑器件, 内部含有大量的门阵列, 相应时间端, 可以精确的控制时钟的输出。FPGA的处理数度很块, 完全适合采集速度比较高的场合。更重要的是FPGA采用系统可编程技术, 即使整个数据采集系统已经投入生产, 也可以根据实际情况改变系统的配置和功能, 下载到FPGA芯片中即可完成功能的修改。在本设计中使用的是Altera公司的EP1K30FPGA芯片。
五、FPGA的配置
FPGA正常工作时, 它的配置数据存储在SRAM中, 由于SRAM的易失性, 每次加电时, 配置数据都必须重新下载。FPGA器件由两类配置下在方式:主动配置方式和被动配置方式。主动配置方式由FPGA器件引导配置操作过程, 它控制着外部存储器和初始化过程;而被动配置方式则由外部计算机或控制器控制配置过程。
专用配置器件通常是串行的PROM器件。大容量的PROM器件也提供并行接口, 按可编程次数分为两类:一类是OTP (一次可编程) 器件;另一类是多次可编程的。ALTEAR提供了一系列FPGA专用配置器件, 即EPC型号的存储器。
配置器件的控制信号 (如, Ncs、OE、和DCLK等) 直接与FPGA器件的控制信号相连。所有的器件不需要任何外部智能控制器就可以由配置器进行配置。配置器件的OE和Ncs引脚控制着DATA输出引脚的三态缓存, 并控制地址计数器的使能。当OE位低点平时, 配置器件复位地址计数器, DATA引脚位高电阻。当Ncs置低点平后, 地址计数器和DATA输出均使能。OE再次置低电平时, 不管Ncs处于何种状态, 地址计数器都将复位, DATA引脚置为高电平。
实际应用中, 常常希望能随时更新器件中的内容, 但又不希望再把配置器件从电路板上取下来编程。ALTERA的可重复编程配置器件, 如EPC2就提供了在系统编程的能力。图2为EPC2的编程和配置电路, EPC2本身的编程由JTAG接口来完成, FPGA的配置可既可由ByteBlasterMV配置, 也可用EPC2来配置, 这时, ByteBlasterMV端口的任务是对EPC2进行ISP方式下载。
六、仿真实验
采用Multisim仿真软件, 该软件是一个完整的设计工具系统, 提供了一个非常大的零件数据库, 并提供原理图输入接口、全部的数模Spice仿真功能、VHDL/Verilog设计接口与仿真功能、FPGA/CPLD综合、RF设计能力和后处理功能, 还可以进行从原理图到PCB布线工具包 (的无缝隙数据传输。它提供的单一易用的图形输入接口可以满足设计需求。
在Multisim2001的主窗口中, 建立新文件, 需要对电路窗口的有关选项进行设置, 这样有利于电路图的搭接和打印。电路窗口的设置包括图纸的大小、是否显示栅格、页边缘和标题栏、电路图选项设置和元器件符号设置。
把元器件进行合理的布局以后, 就可以开始连线了。Multisim2001提供两种连线方式:手工连线和自动连线。在本仿真过程中, 选择用手动连线。本仿真过程中, 使用了函数信号发生器、示波器。
经仿真软件的仿真, 结果符合设想的要求, 但是在实际应用过程中, 因为外界干扰条件的存在, 所以还得考虑采用上面介绍的抗干扰方法。
七、结论
本文提出的这种设计方案理论上分析和仿真结果表明:该系统能够通过FPGA控制衰减器来完成对输入信号的放大, 提高系统的精度, 实现可自动调节放大倍数。促进系统性能的改善和提高, 具有较高的应用价值。
摘要：本设计应用现场可编程门阵列 (FPGA) 控制实现对放大器增益进行预置和自适应控制, 全面提高了采集数据的精度和检测信号的动态范围, 提高了系统的可靠性。
关键词：自适应,运算放大器,FPGA,仿真
参考文献
[1]谢自美:电子线路设计[M].武汉, 华中科技大学出版社, 2000.6
无线视频信号采集系统设计 篇8
现在对无线信号的采集和处理主要通过视频采集卡进行采集,有一些公司生产的采集卡提供第三方的软件开发包(SDK)这样便于用户进行第二次开发。在监视计算机方面主要使用VC++,VB等开发软件进行监视界面的开发,但是总体比起来VC++在视频处理上比VB较为成熟,利用VC++中的VFW视频开发包对视频采集卡采集回来的视频信号进行处理。
1 视频信号采集系统组成
该系统的组成大致分为硬件和软件部分,该文对软件部分的设计和开发做着重的介绍,软件部分则利用VC++6.0为软件开发平台。
1.1 硬件部分
硬件部分由无线摄像头、摄像头信号接收器和USB视频采集卡三部分组成。硬件连接如图1所示。
USB视频采集卡工作原理。
该次视频采集系统采用的是EASY CAP的USB视频采集卡,视频采集卡是我们进行视频处理必不可少的硬件设备,无线摄像头发送的和无线信号接收器接收的信号是连续的模拟信号,但是计算机却不会识别模拟信号,计算机只识别0或1这样的二进制码,这样就需要一个像本系统中的USB视频采集卡把无线视频接收器采集到的模拟信号进行模/数转换,把连续的模拟信号转换成离散的数字信号,这样经过转换后的数字信号就可以被计算机编辑、处理和保存了。
在该系统中视频采集软件通过驱动识别USB视频采集卡并对采集回来的信息进行处理,因为视频采集卡采集到的都是一幅幅静态图片,所以要在软件中设置与USB视频采集卡相匹配的采集速率,这样就能对视频信号进行静态图片的抓取和保存,对视频流信号进行保存。具体数/模转换流程如图2。
1.2 软件部分
软件部分主要采用了VC++6.0来编写采集程序。
VC++6.0由微软公司开发,它是一个基于Windows操作系统的可视化集成开发环境,同时也具备C++语言编译器的功能。Visual C++6.0由编辑器、调试器以及程序信息技术向导AppWizard、类向导Class Wizard等开发工具组成。
VFW(Video for windows)是视频开发应用的一种早期技术。Microsoft的Visual C++从4.0版开始就支持Video for Windows(简称VFW)了,这给视频捕获编程带来了很大的方便。VFW(Video for Windows)是微软公司开发的针对于Windows自带的一个数字视频编辑软件开发包。用户不用自己安装VFW,而是Windows系统中自带了这个视频开发包,方便了用户的使用。VFW的中心就是一个A VI文件标准,A VI(Audio Video Interleave)就是一种声音和视频同步组合在一起的一种文件,它是一种有损的压缩形式。
在VFW中为用户提供了一套完整的应用程序接口(API),API可以为用户提供一种与应用程序访问一组例程的能力,而且用户不需要访问源码和了解内部工作的细节。编写程序时可以利用API函数来编写应用程序,这样就可以避免编写无用程序,减小工作量。
VFW的视频捕获主要由AVICap窗口类来完成。AVICap窗口类为应用程序提供了一个基于消息的接口。在该系统中视频的捕获和单帧捕获都是靠AviCap所提供的强大全面的函数和宏实现的,这是微软公司开发的VFW开发包为我们编辑视频采集软件提供的一条捷径,可以使用简单易读的函数和宏就可以达到我们编程需要达到的目的。
AVICap有两种显示视频的格式:(1)预览模式(preview),这是一个使用CPU资源的模式。视频流首先从采集硬件保存到系统内存,之后通过GDI函数将视频信息显示在捕获窗口中。从硬件角度讲,该模式需要使用VGA卡,通过VGA卡显示在监视器上。(2)叠加模式(Overlay)该模式显示视频是通过硬件的叠加,叠加的视频是不需要通过VGA卡的,叠加视频的硬件把自身的输出信号与VGA输出信号合并,最后显示到监视器上的信号是二者的组合信号。
2 VFW视频采集的开发
2.1 开发应用程序的步骤
V C++应用程序开发的一般步骤为:(1)创建一个项目;(2)采用workspace窗口和它的class view,file view,resource view去建立项目中的C++类、文件和资源;(3)将文件从项目中添加或删除;(4)编辑项目的源代码和资源;(5)为项目指定配置(Debug或Release);(6)连遍项目文件;(7)纠正连遍错误;(8)执行并测试生成的可执行文件;(9)测试项目文件;(10)剖视以及代码优化。
2.2 VFW采集开发流程
使用VFW进行视频采集大致分为如下几个部分基本流程。
(1)使用函数capCreatureWindows(…)创建应用程序的视频捕获窗口。(2)使用函数capsetcallbackonstatus(...)函数处理回调函数状态,并用capsCalLbackonerror(…)函数来设置错误信息的回调处理。但是该次系统设计没有使用回调函数。(3)查找USB视频采集卡的驱动并连接。(4)得到USB视频采集卡的驱动信息。(5)判断是否连接正确,并设置采集速率。
2.3 监控系统的建立
使用VFW的宏函数实现视频捕获和预览,应用程序简单、控制灵活。在本系统中,是基于VC++6.0的对话框应用程序框架实现编程开发,很多的应用程序都是基于这种开发方式的。另一部分应用就是基于文档的编程开发,单文档是主流。文档应用程序的最大特点是有标准菜单、客户区域任意调整;缺点是相对比对话框类,开发难度较大。
2.3.1 建立单文档应用程序
该系统是基于VC++6.0的项目建立向导创建一个单文档、无工具栏和状态栏的应用程序,下面是建立单文档应用程序的详细步骤:首先启动VC++6.0,选择“文件”一“新建”一“工程”命令。在工程选择卡中,选择MFC AppWizard(exe)。
工程名称栏中输入工程的名称,位置栏中输入的是工程所保存的文件位置。
下一步需要选择创建应用程序的类型有三类分别为:单文档、多重文档和基本对话框,由于本系统是视频采集界面,所以选择的应用程序为基本对话框应用程序,点击完成就成功的建立了一个基本对话框的应用程序工程。
2.3.2 建立对话框
对话框是监控软件和用户的交互平台,使用者可以在对话框中直接预览由USB视频采集卡采集到VC++中的视频信息,并对其进行抓取截图、录像、暂停和退出等功能,这些功能会以按钮的形势提供给使用者,方便对视频信号进行想要的处理。对话框建立的详细步骤如下:在工作空间下选择“resource view”选项卡打开dialog下拉文件并在dialog文件夹上右键单击选择插入dialog,创建一个新的对话框,此时新建的对话框就出现在右侧工作区中,我们可以对其进行大小的任意改变。
2.3.3 添加图像和按钮控件
对于本次系统的设计,需要对对话框添加“图像”和“按钮”控件,在工具箱中就可以找到并选择加入到对话框中的任意位置,“图像”的作用是显示由USB视频采集卡转换成的数字视频信号,起到一个监视屏的作用,因为代码中已经把窗口的大小作为一个指针,送到窗口创建函数capCreatureWindows()中了,当程序初始化时可以自动识别到窗口的大小并返回一个宽度和高度值,所以图像控件可以随意更改大小,函数中设置窗口X轴坐标和Y轴坐标的数据已经被指针所取代了。“按钮”则为使用者提供对采集回来的视频信息进行处理的功能,按钮有五个各自的功能分别为:播放、截图、录像、暂停和退出。在添加按钮时可以改变其名称,这个名称就是显示在按钮上的名称,起到提示其功能的作用。当添加好按钮时双击按钮就可以进入到按钮代码的编辑,用来响应函数的功能,在修改控件ID后,比如一个按钮控件,假设使ID为BUTTON 1则建立按钮后在窗口类中的对话框类中自动添加了一个名为ONBUTTON1的按钮控件类。这个类则包含了这个按钮所包含的一些属性和信息。
关于窗口类,我们在运行程序的时候可以直接看到窗口对话框,在窗口建立之前系统要知道怎样建立一个窗口,和窗口返回的一些信息要交给谁处理。这样就需要我们创建一个窗口类来定义我们设计的窗口的各种信息,比如窗口的消息、函数的处理、窗口的风格、图标、鼠标、菜单等等。可以使按钮实现各种功能。下图为设计好的对话框。
具体程序代码不再详述。
3 运行调试
代码编辑完成后就要把工程保存,之后就可以编译了,在编译菜单下选择编译选项(也可以直接按F7键,同样可以对源文件进行编译),对源文件进行编译、执行及编译配置等操作,该菜单位于编译器的顶层菜单中。按F5可以调试应用程序,查看程序的运行情况。如果在调试程序时遇到问题,可以使用编译器中的“帮助”菜单调用MSDN帮助文件来解决问题。编译后在工程的文件夹下有个一DEBUG的文件夹中就会生成应用程序图标,双击就会运行应用程序。查看应用程序的运行情况,以及各个功能的实现情况是否正常。
在运行程序后,因为视频信号进入到USB视频采集卡后,采集卡又对信号进行一次硬件压缩,性质类似于对信号进行了编码,而本系统采用的是CapAvi来采集的信号,把压缩过的信号直接显示到了预览窗口中,所以会有信号的不稳定与数据的丢失。
其他的功能正常,程序运行正常。
4 结语
该系统基于VC++6.0利用VFW开发包,对无线视频信号进行采集和处理系统进行了设计。搭建了一个无线视频信号采集的平台。该系统主要的开发部分为软件部分,硬件只需进行驱动的安装和硬件连接即可。通过运行调试,取得了比较好的效果。
参考文献
[1]刘锐宁,梁水,李伟明.Visual C++项目开发案例全程实录[M].北京.清华大学出版社,2011:1-62
[2]任观就,张永林.实时视频图像捕获的实现方法[J].计算机工程,2002,28(8):268-270.
[3]陈珲,张会汀,周杰华.利用VFW实现实时视频捕获及其应用[J].计算机应用.2003,23(8):141-143.
脑电信号无线采集系统设计 篇9
疲劳驾驶是造成很多恶性交通事故的主要因素,因此人们研究探索通过监测驾驶员的身体和生理状态来识别驾驶员是否疲劳驾驶,如眼动信息、头部运动状态等。近年来,基于脑电信号识别驾驶员警觉度状态已经成为一种研究热点[1,2],而驾驶员可穿戴式脑电信号采集装置是其必要的保障。脑电信号采集系统主要由模/数转换模块、微控制器和数据传输等部分构成。其中微控制器的实现一般有4种方案:如文献[3]中采用单片机把采集到的模拟脑电信号转换为数字信号,并通过RS 232接口传给计算机,该方法一般用于低端的不要求太高数据处理能力的采集中,成本较低;文献[4]采用DSP数字信号处理芯片,将A/D转换后的脑电信号进行DSP预处理(数字滤波),再通过PC的并口与DSP的HPI的口互联,主要利用了其在数据分析中的快速处理能力;文献[5]采用ARM作为处理器,ARM中移入了μC/OS-Ⅱ操作系统,并移植了Hanning滤波器以抑制50 Hz工频干扰,利用ARM对信号进行处理与分析显示;文献[6]采用FPGA,利用其内部丰富的逻辑资源控制A/D采集、FIR滤波、液晶的显示及USB与PC的数据传输。以上文献中的方案都为有线传输,且DSP和FPGA芯片成本高功耗大。文献[7]中采用蓝牙无线传输模块实现了可穿戴脑电信号采集与传输,蓝牙技术目前成本较高,适宜近距离传输。本文针对驾驶员可穿戴式脑电信号采集设备的应用背景,提出基于MSP430单片机和CC2500的脑电信号采集和无线数据传输系统设计方案,在保证系统性能的条件下最大限度地降低功耗。
1 系统硬件设计
1.1 系统框图
该系统主要由3部分组成:数据采集、数据传输和数据处理服务器。其中数据采集与预处理采用业界公认的微功耗控制器MSP430系列单片机;数据传输采用无线收发模块CC2500,其由MSP430单片机通过SPI口控制其初始化和数据的发送与接收;接收的脑电数据由单片机通过UART转USB芯片传输给数据处理服务器做上层处理。具体系统组成如图1所示。
1.2 放大滤波模块
本文的脑电信号放大器原理图如图2所示。本文中的前置放大器采用BB公司的INA118,这是一款专门用于生物信号采集用的集成仪表放大器,具有很高的精度;高通滤波采用传统的阻容滤波,截止频率为0.16 Hz;后级放大电路中的放大器采用通用集成运算放大器AD8606;低通滤波采用八阶Bessel开关电容滤波芯片MAX7405,截止频率设为500 Hz。系统采用3 V的单电源供电,由于极化电压的存在,每级放大倍数不能太高,且后级放大分为相同的两级放大,总放大倍数为38×20×20, 可以将微伏级的脑电信号放大到伏级,满足后级A/D采样中对输入信号幅度的要求。
1.3 单片机控制系统
该系统采用的控制器是德州仪器公司推出的低功耗、高集成度的16位单片机MSP430F169[8,9],供电电压范围为1.8～3.6 V。MSP430F169具有丰富的外设,片内包括3个时钟信号,即1个高频时钟、1个低频时钟和1个DCO,灵活地使用系统时钟可以大大降低系统的功耗,方便系统的设计。此外还有2 KB的RAM、60 KB的FLASH、8通道采样率为200 KS/s的12位A/D转换器、3个内部DMA控制器、硬件乘法器、两个带有捕获计时寄存器的16位定时器、48个可复用I/O引脚和两个通用同步/异步串行通讯口。芯片内带有JTAG调试接口,无需仿真器和编程器,方便设计人员的开发调试。单片机的A/D采样部分使用3片模拟开关4053将8路扩为16路,原理图如图3所示。脑电信号幅度在-100～+100 μV之间,MSP430F169单片机的A/D转换器为12位,考虑到A/D转换后两位会有不稳定的因素,系统的精确度仍能达到0.2 μV,这足以满足后期的警觉度特征提取。
1.4 无线传输模块
无线模块采用TI公司的CC2500[10,11]芯片,它是一款超低功耗、低成本的无线收发模块,工作在2.4 GHz全球开放ISM(工业、科学、医学)频段,满足多信道通信和跳频通信需要,支持多种调制方式,包括FSK,GFSK,OOK和MSK,最高传输速率可达500 Kb/s。工作电压为1.9～3.6 V(与430单片机通过SPI口相连时无需电平转换),外围元件极少,内置硬件CRC和点对多点通信地址控制。主要的工作参数大都可以由设计者通过芯片状态字自行配置,没有复杂的通信协议,同种产品间可自由通信。所以,CC2500是一款低成本射频系统级芯片,具有体积小、功耗少、外围元件少等优点。
CC2500模块通过标准的SPI接口与MSP430单片机相连;SI,SO为CC2500的数据输入/输出端口;SCLK作为数据传输的同步时钟;CSn为片选信号,低电平芯片工作;还有2个通用输出口GDO0和GDO2用来辅助CC2500实现无线通信功能。CC2500模块部分电路如图4所示。
脑电信号频率范围在0.5～100 Hz间,设计采样频率为500 Hz,共16通道,则要求传输速率:16×500×16 b/s=128 Kb/s,远小于CC2500最高传输速率500 Kb/s。
1.5 USB传输模块
USB接口芯片采用的是TI公司的
TUSB3410[12,13],包括通过USB总线与主机通信所需要的全部逻辑电路。内部包含一个8052微控制器、16 KB RAM、I2C引导加载程序的10 KB ROM,4个通用I/O口,具有USB总线供电和自带电源2种供电模式。该芯片符合通用串行总线USB 2.0规范,支持12 Mb/s的数据速率,是一款高性能的USB接口器件。TUSB3410与MSP430F169的连接原理图如图5所示。
本文使用USB总线供电模式,TUSB3410(U2)的USB数据信号经双路USB端口瞬态抵制器SN75240(U3)后连接到标准的USB B型口,以此增强系统ESD抗干扰能力;USB总线提供的5 V电压经TPS77301(U4)3.6 V LDO稳压后为系统供电。
2 系统软件设计
该系统中,程序设计包括单片机程序、USB驱动程序和PC机应用程序。考虑到该脑电信号采集系统的处理器负担不重,主要就是A/D采样、发送端和接收端程序及与上位机的通信,兼顾程序的易读性、可移植性,采用C语言作为编程语言。开发软件使用IAR公司的集成开发环境IAR Embedded Workbench嵌入式工作台以及调试器C-SPY,使用非常方便[14,15]。单片机程序流程如图6所示。
MSP430中ADC12模块采用序列通道单次转换模式,通过定时器A来控制采集数据的时间间隔。通过对转换序列中最后一个通道对应的中断允许位置位,序列通道完成一次转换时将自动产生中断标志,从而进入中断服务子程序,以此来完成多通道的信号采集。在发送端,单片机通过SPI口来初始化CC2500的发射频率、波段、发射功率、地址码、地址位数、数据位数及收发模式等。在一个采用周期内,当ADC采集完16路脑电信号,单片机将ADC采集到的数据通过SPI写入CC2500的发射寄存器,开启CC2500的发射模式,CC2500将自动给要发射的数据加上前导码和校验位,并和地址码一起发送出去,而后单片机进入下一个采样周期。在接收端,单片机同样配置CC2500,然后开启CC2500为接收状态,一旦接收到数据包,GDO0就产生一个中断给单片机,单片机便通过SPI口读取CC2500接收寄存器的数据,并通过UART将数据传到上位机电脑,然后等待接收下一组数据。USB设备驱动程序负责建立上位机电脑与接收端单片机的联系,将从单片机UART口得到的数据通过USB接口传到电脑上。USB的驱动程序可在网上(www.ti.com)下载到。上位机电脑的应用程序是在VC 6.0[16]环境下开发的,主要完成对采集的脑电数据显示,也可以为以后是数据分析处理做准备。
3 结 语
本文以低功耗、低成本的CC2500射频收发芯片为传输模块,结合低功耗、高集成度的MSP430F169单片机作为控制器,设计了一套可穿戴式、低功耗、多通道的实时脑电信号无线采集系统,采集的精度、速度及系统的可靠性能够满足要求。