多通道ARMA信号（精选4篇）
多通道ARMA信号 篇1
多传感器信息融合技术广泛应用于国防、军事等高科技领域,例如制导、跟踪、GPS定位、机器人等。如何在这些信号处理和控制等领域提高信号滤波的精度,成为了关键的问题。对于具有多个传感器的信号接收系统,在滤波器的设计中运用多传感器观测融合方法[1],可以提高滤波精度。
目前有两种方法可以实现多传感器观测融合[2],一种是用扩维方法合并观测数据,叫做集中式观测融合方法。它的优点是可获得全局最优滤波估值,但缺点是计算负担较大。另一种是用加权方法合并观测数据,它的优点是不增加观测向量维数,计算负担小,但缺点是要求各传感器有相同的观测阵。在这种情况下,文献[3]证明了两种方法是功能等价的,即加权观测融合方法同样可获得全局最优滤波估值,同时具有显著地减小计算负担的优点。由于信号估值器是在Kalman滤波器基础上计算得到的,因而用上述两种方法就可得到全局最优信号估值器。状态融合也有两种方法[4],一种是集中式融合方法,它相同于集中式观测融合方法,另一种是分布式融合方法,它由局部滤波估值加权得到融合估计,但该方法一般只能得到次优估值[5],且计算负担较大。本文利用现代时间序列分析方法提出了多传感器加权观测融合Wiener信号滤波器,避免了求解Ricatti方程,可明显减小计算负担,而且是全局最优的,便于实时应用。
1 问题描述
考虑多传感器单通道ARMA信号
其中yi(t)为第i个传感器输出(观测),s(t)为待估信号,w(t)为系统的输入白噪声,vi(t)为观测噪声。A(q-1)和C(q-1)为单位滞后算子q-1的多项式,形如X(q-1)=x0+x1q-1+…+xnxq-nx,且首系数a0=1,c0=0。
假设1w(t)和vi(t)是零均值,方差各为σw2和σ2vi的相互独立白噪声。
假设2(A(q-1),C(q-1))互质,na≥nc。
假设3初始时刻t0=-∞。
问题是基于观测(yi(t+N),yi(t+N-1),…)求信号s(t)的全局最优加权观测融合Wiener滤波器^s(t|t+N)。对N=0,N>0或N<0,各称其为Wiener滤波器、平滑器、或预报器。
由假设1—假设3,式(1)和式(2)有状态空间模型[2]
其中规定ci=0(i>nc),Ιn为n×n单位阵。
且yi(t)可看作是对信号s(t)的第i个估值,vi(t)为相应的估计误差。
由文献[1],系统有加权最优融合观测方程为
式(7)中
最优融合观测方程的观测噪声v(t)的方差阵σv2为
现在我们进一步证明
事实上,由式(9)有
设σ2vi>0(i=1,2,…,L),则有
所以
从而式(10)成立。这说明采用融合观测方程可提高观测精度。
由式(5)和式(7)引出
基于式(1)和融合观测方程式(14),有ARMA新息模型
式(15)中多项式D(q-1)是稳定的,d0=1,新息ε(t)是零均值,方差为σε2的白噪声,且有关系
D(q-1)和σε2可用Gevers-Wouters算法求得。
2 多传感器加权观测融合Wiener信号滤波器
加权融合观测y(t)有稳态最优预报器【6】
预报误差方差为
引理【2】系统式(1)和式(14)有稳态最优白噪声Wiener估值器
其中系数gi可递推计算为
其中规定gi=0(i<0),ai=0(i>na)。
估值误差珓v(t|t+N)=v(t)-^v(t|t+N)的方差Pv(N)=Ε[(珓v(t|t+N))2]为
由式(14)和射影性质有关系
将式(17)和式(22)代入式(28)有如下定理。
定理系统式(1)、式(2)在假设1~3下,有渐进稳定的全局最优加权观测融合Wiener滤波器
其中N=0,N>0或N<0,且定义
应用式(35)和式(20)得式(32)。由D(q-1)的稳定性引出式(29)是渐近稳定的。证毕。
3 仿真例子
考虑两传感器位置跟踪系统
式(36)中
w(t)和vi(t)为零均值、方差各为σw2和σ2vi的独立高斯白噪声,且σw2=0.45,σ2v1=2,σ2v2=7。求系统的观测融合Wiener平滑器^s(t|t+2)和基于第i个传感器的局部Wiener平滑器^si(t|t+2)。
由定理有观测融合系统Wiener平滑器
式中
类似基于观测yi(t)可求得局部Wiener平滑器为
其中
经计算得系统稳态平滑误差方差为
理论上可以说明融合平滑精度高于每个局部估计精度,即Ps(2)<Ps(i)(2)。仿真结果如图1—图3所示,其中实线为真实值,虚线为估值,可看到融合估计精度明显高于每个局部估计精度。图4为局部和融合估计累积误差平方曲线,确定了融合估计精度高于每个局部估计精度。
4 结论
应用现代时间序列分析方法,基于ARMA新息模型提出了加权观测融合Wiener信号滤波器,避免求解Ricatti方程,证明了它的全局最优性。同集中式观测融合方法[1]相比,计算量明显减小,便于实时应用。同分布式加权融合方法相比,不仅可获得全局最优滤波器,避免了次优滤波器,而且还可明显减小计算负担。
参考文献
[1]Gan Q,Harris C J.Comparison of two measurement fusion methods for Kalman-filter-based multisensor data fusion.IEEE Trans Aerosp ace&Electronic Systems,2001;37(1):273—279
[2]邓自立.卡尔曼滤波与维纳滤波—现代时间序列分析方法.哈尔滨:哈尔滨工业大学出版社,2001
[3]邓自立.两种最优观测融合方法的功能等价性.控制理论与应用,2006;23(2):319—323
[4]Sun S L,Deng Z L.Multisensor optimal information fusion Kalman fil-ter.Automatica,2004;40:1017—1023
[5]邓自立,高媛,李云,等.基于Kalman滤波信息融合白噪声最优反卷积滤波器.科学技术与工程,2004;4(3):169—171,175
[6]高媛,白敬刚,邓自立.多传感器单通道信息融合Wiener滤波器.科学技术与工程,2004;4(7):522—525
多通道ARMA信号 篇2
中频模拟信号经过A/D采样后将数字信号送入FPGA进行基带数字信号处理，在FPGA和DSP内完成数字下变频、捕获、码跟踪、载波跟踪等过程，最终实现卫星信号的解扩解调。在实际应用中，需要设计多个通道对多颗卫星同时进行跟踪，才能获得解算结果。
1 硬件设计
硬件平台用FPGA芯片和DSP芯片作为主处理器，主处理器之间可以互相通信。经过AD采样后的信号直接进入FPGA，此后所有对信号的处理均由软件来实现。如此可以充分利用FPGA和DSP的重复烧写及在线调试能力，尽量减少对其他硬件的依赖程度，从而增加了平台的灵活性。另外，每片DSP都外接了Flash和SDRAM。由于Flash掉电数据不会丢失，可以在Flash内保存程序及数据，而外接的SDRAM是DSP的扩展Ram，当DSP运行大型程序以致DSP的内部Ram不够用时，可以将程序放到外接的SDRAM内运行。
2 软件设计
信号处理模块框图如图1所示，捕获模块和通道的跟踪环路占用FPGA和DSP。整个跟踪环路包括五个部分：FPGA内的下变频模块，通道模块，通道控制器和DSP接口模块，以及DSP内的码环、载波环。
AD采样后的信号首先进入数字下变频模块，下变频输出的基带I/Q信号直接进入捕获模块和各个通道(跟踪模块)。各个通道的数据通过DSP接口被送到DSP, DSP和FPGA之间的数据传输通过中断的方式来完成。DSP完成鉴频鉴相及滤波运算后将结果反馈回FPGA。图中各个通道通过通道控制器共用一个捕获模块。
3 多通道设计
多通道的设计总体包括两个部分：多通道的控制和各个通道数据的传输。一种简单的多通道控制方法就是采用多个并行通道的设计，各个通道有各自独立和完全一样的功能模块，包括捕获模块，这种并行结构的设计不需要额外的通道控制逻辑，各个通道独立工作，不受干扰，尤其在捕获时各个通道可以同时工作，减少捕获时间。但是这种方法需要很大的硬件资源，尤其是在捕获算法很复杂时，捕获模块的资源占用最大。因此，在硬件资源有限的条件下，这种方法资源分配的不合理性使得实现这种结构不实际。在实际设计时，由于捕获模块需要占用整个FPGA的资源，因此只能采用捕获模块共享的结构，如图1所示，各个通道通过一个通道控制器共用捕获模块。这种结构下，各个通道的捕获是串行的方式，因此捕获时间为并行结构的N倍。
4 中断处理设计
由于跟踪环路的鉴频鉴相算法都是在DSP内运行，因此FPGA需要将通道的累加值及时发送到DSP, DSP运算结束后又需要及时将结果反馈回FPGA，这个过程需要用中断的方式来实现。传统的中断处理方法分为独立请求法、菊花链法和软件轮询法3种。独立请求法的方式给每个设备一个中断请求线，当有几个设备同时请求时，经判优逻辑选择一个优先级最高的中断请求，并形成对应的中断向量，通过数据总线送到处理器。菊花链法和软件轮询法都只需要一个中断请求线，处理器检测到中断请求信号后，根据优先级，分别通过硬件和软件的方法来选择中断请求设备。本课题选用的DSP处理器只有4个外部中断，而FPGA共有多个通道。因此，给每个通道分配一个中断请求线的方法不可行。另外，多个通道的数据到达时间间隔虽然固定，但是各个通道之间的数据到达时间并没有固定关系。综合考虑，本课题采用每个通道在积分累加结束后将累加值存入对应的相关峰值寄存器，DSP每隔时间T响应中断，并读取多个通道的相关峰值，运算结束后依次写入FPGA内的反馈寄存器。相关峰值寄存器的更新率和中断速率相同，但是两者并不同步;另外12个通道的数据更新也不同步。这里相关峰值寄存器组有类似双口Ram的功能，所不同的是该寄存器组的所有寄存器可以同时写入数据。
5 结论
可以根据实际来增加或删减通道达到相应的功能需要，用此种方法可以同时多通道稳定跟踪卫星信号，为后续的解算提供稳定的数据。
摘要：在设计卫星导航接收机时, 需要同时对多颗卫星实时跟踪才能获得最终的导航结果, 这就要求对每颗卫星都要有一个处理通道。本文提出了一种在FPGA和DSP的硬件开发平台上设计多通道跟踪环路的方法, 以及设计中断控制器来实现FPGA和DSP数据交互接口, 从而实现卫星信号的跟踪。
关键词：多通道,卫星信号,跟踪,中断
参考文献
[1]袁建平, 罗建军, 等.卫星导航原理与应用[M].中国宇航出版社, 2003.
[2]杨小牛, 楼才义, 徐建良.软件无线电原理与应用[M].电子工业出版社, 2001.
[3]王忠.高动态GPS接收机的设计.航天电子对抗.
[4]田明坤.高动态GPS接收机的一种设计方案[J].遥控遥测.
[5]刘基余.GPS卫星导航定位原理与方法[M].科学出版社, 2003.
[6]董在望.通信电路原理[M].高等教育出版社, 2003.
[7]郑君里, 杨为理.信号与系统[M].高等教育出版社, 2001.
PXI多通道瞬态信号测试系统 篇3
系统主要由主控计算机、PXI采集系统和中间适配器三部分组成(如图1所示)。主控计算机和PXI数据采集系统通过PXI-MXI-3连接。中间适配器主要用于现场试验仪器的启动控制以及提供12路引爆外触发数字信号。
系统中12路点火/引爆信号由6块PXI-5112数字示波器模块采集完成。PXI-5112具有两路8位垂直分辨率的模拟输入通道,最高实时采样率为100MS/s;具有CH0、CH1、TRIG三路硬件触发通道,触发方式包括数字触发和模拟触发。试验时系统需实时记录采集信号并进行事后处理以检测各通道的信号前延、峰值时间等参数,因此要求12路起爆信号必须同步进行采样。系统设计中将PXI背板时钟总线和RTSI同步触发总线结合,实现6块PXI-5112工作的时钟同步和触发同步,工作方式为Master-Slave方式。同时,系统要求用于触发外部仪器的同步触发脉冲,系统设计采用定时计数模块PXI-6602的8路定时计数器输出作为同步触发输出,保证整个系统仪器触发和采集触发的同步工作。
系统同步触发、采集设计
测试系统的重点是实现外部仪器设备和PXI系统中采集模块及定时计数模块的同步触发和同步采集。PXI总线为每一个插槽提供误差小于1ns的10MHz参考时钟,示波器模块PXI-5112通过Phase-Locked Loop(锁相环)技术可以使100MHz的采样时钟与10MHz的参考时钟保持同步。软件设计时,将PXI背板总线上的10MHz参考时钟路由到RTSI总线上作为6块PXI-5112的工作时钟,保证时钟同步;将Master PXI-5112的Stop Trigger通过RTSI总线,作为触发信号触发其余五块Slave PXI-5112,保证采集同步。定时计数模块PXI-6602具有8个32位定时/计数器和32位5V TTL数字I/O,100kHz、20MHz、80MHz三个内部时基,多种灵活的工作模式保证了进行高精度的计数和定时。软件设计中仍通过配置各路定时计数器共用一个Gate门限信号,用一路数字I/O输出启动所有定时计数通道同步输出。同步触发及同步采集软件设计流程如图2所示。
测试软件设计
系统测试软件采用虚拟仪器的LabVIEW (Laboratory Virtual Instrument Engineering Workbench)图形化软件开发平台,它包含丰富的用于数据采集、分析、表达及存储的库函数,提供了巨大的编程灵活性和完善的性能,提供了实现仪器编程与数据采集系统的便捷途径,以及在大量熟练用户基础上定型的功能强大的辅助工具,具有很高的可靠性,能够充分实现操作灵活、功能强大和用户界面友好的软件设计要求。软件是测试系统的重要组成部分,它将系统中各部分的功能有机结合,并在其相互协作和数据传递的过程中起决定性的作用,使整个系统有效、稳定地运行。根据测试系统要求,系统测试软件的功能结构如图3所示。系统管理软件实现人机信息交互、设备管理、信号采集、数据的存储和分析处理以及信息的显示和表达等功能调度。
实验测试
该系统经设计、调试完成后,完成了电起爆/点火实验。参数配置:采样率100MS/s,采集时间10ms,CHO触发,触发方式Edge,触发电平1V,预触发10%。利用控件Graph的Graph Plaette属性中图形缩放和光标测量功能测量触发信号前沿到点火、起爆信号前沿的作用时间t。计算出点火、起爆瞬态信号最大峰值A(max),以及作用时间的均方根σ值。点火、起爆测试结果如图4、图5所示。
系统完成后,多次对火工品器件进行起爆、点火比对试验。实验结果表明:该测试系统稳定,测试精度高,能满足石油行业中火工品器件出厂参数测试要求。(NI公司供稿)
摘要：采用 National Instruments(NI)公司高速示波器和定时模块,对石油行业中的电起爆/点火技术进行了实验研究,开发出一套火工品器件的瞬态时间特性测试系统。基于LabVIEW 高效的软件开发环境和强大功能以及 LabVIEWsignal Processing Toolset 丰富的信号处理函数,结合 PXI-5112和 PXI-6602硬件模块,成功有效地完成了电起爆/点火器件信号的瞬态时间特性的实验测试。
多通道ARMA信号 篇4
水声学是一门实验科学,湖、海上试验一直是水声学的重要研究手段。在试验中,通常需要使用水声信号源、水声信号采集设备、脉冲应答器、目标信号模拟器等一系列水声试验设备,完成主要参试设备检验、目标数据获取等工作。其中水声信号能否高速精确的采集影响整个实验结果。采用DSP+FPGA架构的水声信号采集与数据处理系统显示出其在高速采集与信号流控制方面的优越性。
DSP+FPGA架构结构灵活,有较强的通用性,适于模块化设计。同时其开发周期较短,系统易于维护和扩展,适合于实时信号处理[1]。DSP+FPGA架构能够正确应用的前提是实现DSP和FPGA之间的数据通信,即接口设计。本文将分为软件和硬件阐述DSP和FPGA的数据通信机制,介绍FPGA控制AD7606采集水声信号过程。
2 硬件设计方案
硬件设计分为三部分:FPGA、DSP和AD采集卡。硬件总体设计方案如图1所示。系统硬件的水声信号采集部分包括水听器组、A/D转换模块、FPGA控制模块、DSP处理模块。水听器组接收功率放大电路发出的工作频段覆盖500Hz~40k Hz的水声信号,通过FPGA控制AD7606采集水听器信号,DSP处理模块通过外部存储器接口(External Memory Interface,EMIF)访问FPGA内部双口RAM读取采集到的水听器水声信号,并对采集到的信号进行处理。
2.1 FPGA硬件设计
本设计采用Xilinx公司的Spartan6系列的FPGA器件,在该器件内部集成有块存储器资源,该存储器资源可配置成单口RAM、简单双端口RAM、真正双端口RAM,数据位宽也可以根据不同的应用场合配置为8位、16位、32位、64位。本设计将FPGA内部的块存储器配置为真正的双端口RAM,真正的双端口RAM具有两个完全独立的端口(端口A和端口B)用于访问共享的存储空间。双口RAM的每个端口有各自的数据线、地址线、读写控制线,允许不同的系统同时对其共享的存储空间进行访问。本文就是基于此原理,实现了DSP和FPGA同时对FPGA内部的双口RAM共享的存储空间进行访问和数据通信[2]。
2.2 DSP硬件设计
TMS320C6748是一个基于C674x DSP核心的低功耗应用处理器[3],提供了丰富的外设接口,拥有DSP高速数据处理和低功耗的特点,CPU内部集成了强大的多媒体处理单元,拥有EMIF、u PP、USB 2.0 OTG等接口,同时支持VPIF视频输入和视频输出。处理器主频高达456MHz[4]。本文通过TMS320C6748的EMIF接口访问外部存储器,即FPGA内部的双口RAM。DSP端通过对FPGA内部双口RAM的读写,读取FPGA通过AD7606采集的水声信号。EMIF接口与FPGA内部双口RAM连接图如图2所示。
2.3 AD采集卡
采集的水声信号主要来自水声换能器发出的复杂信号,包括:单频信号、扫频信号以及任意谱形状的宽带信号。单频信号频率范围:500Hz-40k Hz,扫频干扰范围:500Hz-40k Hz(分段)。设计中采用如下方法生成宽带噪声:将高斯白噪声经过带通滤波后,再经过成形滤波器,最终生成所需要的宽带噪声。成形滤波器的设计需要考虑相应功放和换能器的频响特性,如图3所示。
AD采集卡部分兼顾水声信号采集、脉冲应答两种功能的使用,由球形压电水听器接收上述特定水声信号,连接到AD采集板转换成数字信号,该压电水听器的主要指标如下:工作频带:200Hz-40k Hz;接收灵敏度:-186d B±2.5d B(ref:1V/u Pa,2k Hz-40k Hz);水平指向性:360°(起伏小于3d B);垂直指向性:≥270°(-3d B点)。
AD7606是ADI公司的16位同步采样AD芯片,采样率高达200k SPS。片上集成模拟输入箝位保护、二阶抗混叠滤波器、跟踪保持放大器、16位电荷再分配逐次逼近型ADC内核、数字滤波器、2.5V基准电压源及缓冲、高速串行和并行接口[5]。
AD7606采用5V单电源供电,并支持真正±10V或±5V的双极性信号输入。所有的通道均能以高达200k SPS的速率进行采样,同时输入端箝位保护电路可以承受最高达±16.5V的电压。传统的逐次逼近(SAR)型ADC,由于其采样电容的设计,模拟输入前端一般需要运算放大器(简称运放,Operation Amplifier)实现内部采样电容的驱动。此电容的存在,其等效输入阻抗与采样频率相关,而且在一些高采样率的应用中,使得前端驱动运放的选择十分苛刻。在AD7606内部的信号调理电路中,包含低噪声、高输入阻抗的信号调理电路,其等效输入阻抗完全独立于采样率且固定为1Mohm。同时输入端集成具有40d B抗混叠抑制特性的滤波器,简化了前端设计,不再需要外部驱动和滤波电路。因此,二次互感器输出的信号无需再经过运放缓冲就可以直接接入AD7606[6]。
AD7606还提供过采样和数字滤波功能。通过管脚OS[2∶0]可以设置过采样倍数(OSR)为x2,x4,x8,x16,x32,x64。过采样打开后,内部的过采样控制电路和1阶Sinc数字滤波器会自动被使能,同时-3d B带宽也会相应改变[7]。
项目中采集的水听器信号包括:单频、调频以及任意谱形状的宽带噪声信号的最高工作频率为40KHz,采样率远大于最高工作频率的二倍,而经验数据表明,至少使用4倍于信号最高频率的采样频率才能保证不会丢失信号的任何信息,此采样板仍然满足。FPGA与AD7606采集板接口如图4所示。
2.4 数据流走向图
数据流走向是多通道水声信号采集方案设计的核心部分,实现AD、FP-GA、DSP三者数据流的控制,FPGA需要兼顾考虑DSP的接收时钟以及AD的采样速率,使数据流按照既定的要求完成传输[8]。
为了实现水声信号数据在DSP和FPGA之间高速传输,将FPGA内部双口RAM分成两块存储区域RAM1和RAM2。双口RAM存储FPGA控制AD7606采集到的水声信号数据,DSP从双口RAM读取水声信号数据[9]。如图5所示,FPGA控制AD7606将采集的水声信号数据先存储到RAM1中,当数据存满,返回一个RAM1存满标志,通过数据选择器改变数据流向,将水声信号数据存到RAM2中。在RAM1存满,RAM2开始存储数据的过程中,DSP通过EMIF读取RAM1中的数据。当RAM2存满后,返回一个RAM2存满标志,通过数据选择器改变数据流向,将水声信号数据存到RAM1中。在RAM2存满,RAM1开存储数据的过程中,DSP通过EMIF读取RAM2中的数据[10]。水声信号数据的读取通过外部中断控制,DSP和FPGA每次访问固定的地址,读取固定长度的水声信号数据,并通过DSP向FPGA发送开始采集和停止采集指令,控制数据系统的工作[11]。
3 软件设计方案
软件设计分为DSP和FPGA。FPGA控制AD完成对水听器水声信号的采集。DSP通过EMIF接口接收FPGA采集的水声信号并进行数据处理。
3.1 DSP软件设计
DSP作为系统的核心控制器,如图6所示,负责给FPGA发送数据转换启动指令,通过外部中断,查询FPGA的双口RAM中的RAM1或者RAM2是否写满数据。有一个写满,则给出一个中断信号,并判断是RAM1数据写满还是RAM2数据写满,然后关闭中断,读取相应地址的由FPGA控制AD7606采集到的水听器水声信号数据。进行数据处理、存储显示后,开启中断,准备下一组数据的读取。
3.2 FPGA部分软件设计
FPGA是采集模块的控制部分,接收DSP发出的数据转换启动指令,启动AD数据转换,通过检测BUSY信号检测AD转换是否完成。接收DSP发出的数据的读取指令,上传AD转换结果,清零内部寄存器[12]。软件流程图如图7所示。
4 仿真测试结果
本文测试部分首先通过FPGA控制AD7606采集信号,存储到双口RAM中,然后DSP端读取采集到的信号,最后通过UART2在PC机上显示。如图8所示为使用调试软件Chip Scope采集到的AD7606的结果。AD7606采用并行模式,独立CS和RD脉冲,在CONVST时序转换期间读取信号。采集到的BUSY、RD等信号与时序图一致,并且能够准确的采集到信号。
FPGA控制AD7606采集水声信号并存储到RAM中后,不论是RAM1还是RAM2数据写满,将给DSP发送外部中断信号,使DSP开始接收FPGA双口RAM的数据,仿真结果如图9所示。为了便于观察采集结果,使用信号发生器发出单频信号,FPGA控制AD模块采集,并将采集结果通过UART2串口和上位机两种方式显示,显示结果如图10、图11所示,可以看到传输给DSP的结果与FPGA采集到的结果相一致。
5 结束语
本文分别介绍了DSP和FPGA水声信号采集的硬件系统描述和软件流程图,并通过仿真测试验证AD采集与DSP与FPGA传输的准确性。该DSP+FPGA设计方案应用于水声信号采集,兼顾了DSP的高速运算和FPGA并行处理的优点,在需要处理的数据量大,处理速度要求高的设计中有很大的优势。EMIFA接口的设计使用与传统的使用串口、SPI接口相比,具有传输速度快,占用时序少,操作简单的特点,在使用DMA优化时,最快可达到40M/S的传输速度,为高速数据采集与处理提供了良好的方案。在高速信号采集中有广阔的应用前景。
参考文献
[1]崔旭涛,杨日杰,何友.基于DSP+FPGA的信号处理实验系统研制[J].仪器仪表学报,2007,28(5):918-922
[2]关守平,尤富强,董国伟.基于FPGA的高速数据采集系统设计[J].控制工程,2013,20(5):970-975
[3]Texas Instruments.TMS320DSP Algorithm Standandard Rules and Guidelines.Texas Intruments,2001.
[4]Texas Instruments.TMS320C6748 Floating-point Digital Signal Processors Data Sheet.
[5]胡永兵,周云飞,杨钦.一种高精度多通道采集系统及其性能分析[J].微型机与应用,2012,31(16):28-31
[6]谭志宏,景德胜,缑丽敏.基于DSP的高速AD采集系统设计与实现[J].电子技术设计与应用,2014,(04):41-44
[7]吴骞.AD7606在电力系统参数采集中的应用与设计[J].电子世界,2012,(21):74-75
[8]Yang K,Zhao Y,Ma Y.Design of high-speed,large-scale and multi-channel data acquisition system[J].Data Acquisition&Processing,2002,17(4):455-458
[9]包可佳.基于FPGA的高速实时数字存储示波器设计[D].南京,南京航空航天大学,2007.
[10]Texas Instruments Corporation.TMS320C6000 EMIF to External Flash Memory.2001.
[11]邱望标,李超,徐苏恒.基于DSP+CPLD的数据采集系统研究[J].工矿自动化,2010,36(3):32-33