集成运放电路（共5篇）
集成运放电路 篇1
运算放大器又称运放, 其英文缩写为OP Amp, 其最初应用于模拟计算机对模拟信号进行加减法、微积分等数学运算, 并因此得名。自其1963年问世已经历了整整三代的升级, 其第四代产品, 即集成运放通过对中、大规模集成技术加以利用, 将之前极为复杂的分立元件电路部件集成在一片极小的芯片上。第四代产品设计调试更为简便, 且性能更为稳定可靠, 通用性极强, 性价比较之于前三代也更高, 且灵活性更大。继承运放是包含两个输入端、高输入阻抗和一个输出端的高增益的电压放大器。我们在它的输入端与输出端之间加上一个反馈网络, 则可成功实现各种电路功能。在当前的模拟电路中, 除去大功率及高频等较特殊的场合外, 集成运放电路已基本取代分立元件电路。运算放大器可顺利实现放大其、比较器、缓冲器、电平转换器、积分器、有源滤波器以及峰值检波器等多种电路功能, 并且其应用范围已由最初的计算机延伸至电子、汽车、通信以及消费娱乐等诸多产品和各个领域。目前, 基本上各个大型半导体制造商所制造的产品线中均应用了运算放大器。而且随着集成技术的不断发展, 其应用也从最初的信号运算延伸至对信号的处理、产生及变换等。集成运放的应用可大致分为线性与非线性应用两大类型, 对于电子技术人员来说, 对运放电路进行正确判断极为重要, 因而对其进行准确的分析则显得十分重要。
1 集成运放应用及其判断方法
集成运放因其较强的通用性, 目前已广泛应用于对信号进行处理、运算以及测量等诸多方面。集成运放电路具有多种不同型号, 且不同型号之间其相应的内部线路也不相同, 但各型号间电路总体机构极为相似, 均是由输入级、输出级、中间放大级与偏置电路这四部分所构成, 集成运放应用已发展为目前模拟电子技术中极为重要的一项内容, 因而其相关应用也引起人们日渐重视。根据其相关属性可将集成运放电路分为线性与非线性应用两大类型, 对某一运放电路及时作出准确判断极为重要。集成运放电路不同功能的实现必须通过对其的分析中得出, 而通常情况下我们对电路类型的分析则是根据该电路工作的不同区域特点加以判断。若对电路运放所属应用类型无法准确判断, 则难以利用其相应的应用特点来对其电路功能进行确定。
集成运放电路其内部的多级放大电路可将其分为输入级、中间级、输出级与偏置电路四大基本部分 (见图1) 。
1.1 集成运放线性应用电路
1.1.1 判断方法
集成运放电路线性应用最为重要的特征为其电路中存在负反馈, 即是说在其相应的单元运放输出端与其反相输入端间跨接负反馈网络, 只要该电路中存在负反馈网络, 该集成运放则属于线性应用, 该应用工作区域在线性区域。
1.1.2 理想集成运放线性区的特点
一旦集成运放电路与深度电压负反馈进行外接后, 该电路集成运算放大器即可处于理想的线性工作范围内, 而此时该电路输出的电压Vo及输入电压Va两者间运算关系则取决于输入端阻抗与外接负反馈网络间的连接方式, 而与该运放本身完全无关。如此我们则可充分利用改变运放电路负反馈网络和其相应的输入端外接阻抗两者之间的连接方式与参数来对Va进行多种数学计算。通常情况下, 集成运放线性电路其实际运放性能与其理想运放性能极为接近, 因而可利用其理想运放线性工作区的三个基本结论来对其分析与计算, 即: (1) 开环差模增益Aod→∞; (2) 集成运放两端间差模输入电压为零时:V+=V- (虚短) ; (3) 集成运放两端输入电流为零时I+=I-=0 (虚断) 。
1.1.3 集成运放线性应用电路分析
集成运放线性区域处于理想运放范围时具有两大重要特性: (1) 因理想运放差模电压其增益为无穷大, 而其输出电压值则在有限值范围之间变化, 即意味着该运放输出端差模电压值为零。换言之, 即是说反相端与同相端间电压值基本相同, 我们将其称之为虚假短路, 简称为“虚短”; (2) 因线性应用输出电阻值为无穷大, 而其所流入集成运放同反两相端的电流基本为零, 我们将其称为虚假断路, 简称为“虚断”。
集成运放线性应用电路其基本分析方法则是对虚短和虚断加以充分利用进而对电路进行分析与判断。其分析原理则主要根据该运放电路工作区的两大重要特点来加以分析, 即虚短 (V+=V-) 与虚断 (I+=I-=0) 。这一方法对于较为简单的集成运放线性应用电路进行分析极其适用, 比如同相比例、反相比例、基本微积分、基本积分等电路进行分析。本文则以反相比例运算电路为例对此分析方法进行举例。详见图2。
Rf形成一个深度电压与负反馈并联, 使得运放在线性区域工作, 即该应用为集成运放线性应用电路。在利用虚短和虚断进行电路分析时应先利用虚断再用虚断进行分析方可确保结论的正确性。根据文中上述虚断和虚断相关分析式列方程可推导出可将其作为一个固定公式加以使用, 并且每一路反相输入均有去相对应的输出。
同理, 我们可利用虚短和虚断对同相比例、基本积分、基本微积分、基本对数、基本指数等多种运算电路加以分析。在实际应用中, 通过将集成运放引进深度负反馈网络可确保集成运放在线性区域内稳定工作。可适当对线性应用电路其集成运放所具备的特殊性能加以利用以实现集成运放电路的某些功能, 比如线性放大、信号运算、电压-电流转变、有源滤波器等多种功能。
2 集成运放非线性应用电路分析
在当前的自动控制系统中, 通常将一个模拟信号值跟另一个模拟信号值加以比较, 并将其比较所输出的结果用于决定执行机构的动作, 这种应用就是集成运放非线性应用电路。其广泛应用于非正弦波产生对电路进行变换及整形、电平检测电路、自动控制、对电路进行延时及定时以及相关模数接口电路。集成运放非线性应用电路不存在理想范围, 即不存在“虚短”。但因理想状况下输入电阻为零, 那么两端输入电流I+=I-=0, 换言之, “虚断”这一特点仍然存在于集成运放非线性应用电路中。当其处于理想范围时, 具有以下两大基本特性: (1) 该运放输入电流值为零, 即Ii=0; (2) 该运放输出电压值存在两种可能, 此时U+=U-只是作为这两个状态的转换点。
集成运放在非线性区域则形成了电压比较器用以对输入信号电压大小进行比较, 它可将连续变化的模拟信号转变成只有两个状态的矩形波。当集成运放电路处于非线性应用时, 其输出特征取决于两个输入端电位的高低, 这是电压比较器形成的理论基础。其典型应用包括迟滞比较器、单限幅比较器和双限幅比较器, 本文仅以单限幅比较器为例加以分析, 详见图3。
图中两个输入端中, 其中一个为参考端, 参考端电压为Uin, 而另一个端口则为信号输入端, 将参考电压与实际信号电压相对比, 当实际信号电压低于参考电压值时输出则为高电平, 若实际信号电压高于参考电压值时输出则为低电平。即使是较简单的电压比较器, 其同相输入与反相输入端的电压值也极有可能不相等。基本比较其中, 输入过大可能损坏集成运放电路, 为避免发生这一现象, 应在输入回路的电阻应采用串接。为了与后级电路需要相适应, 应适当减小输出电压, 并在电路中增加稳压管对其限幅以及将正反馈参数引入以对参考电压值的变化加以调控, 采用以上几种措施可获取以下几类电压比较器的原型电路:
(1) 滞回比较器, 此类比较器主要通过充分利用正反馈来对该应用电路原先的参考电压加以影响从而使得其参考电位和此时该电路的输出状态相关联, 以消除原先参考电位附近因输入信号受干扰所产生的空翻现象;
(2) 过零比较器, 当该电路参考电压为零且输入信号一旦过零时, 其输出则会产生跃变。实际上此类比较器属单限比较器, 对其最为简单的应用为将正弦波转变为方波;
(3) 双限比较器, 也称窗口比较器, 由两个单限比较器构成, 通过其可根据需要范围来选取输入信号。
3 集成运放电路中的电流源
3.1 镜像电流源
由图4可推出:因VT1和VT2的结构及参数均较为一致, 因而可以认为IB1=IB2=IB, IC1=IC2=βIB, 而IREF=IC1+2IB=βIB+2IB= (β+2) IB, 而当β>>2时,
3.2 比例电流源
3.3 微电流源
4 总结
集成运放具有较高性能与运用性, 这也使得它在模拟集成电路中占据主导位置, 人们对其应用也变得日益重视。在对集成运放电路进行分析式, 应首先对其属于线性应用或非线性应用加以正确判定;其次, 在对其进行分析时可现将其实际运放视作理想运放, 而后对该运放的工作状态进行判别;最后, 根据该运放各区域不同特性并将之与电路分析相关理论相结合来对集成运放电路进行分析、计算。集成运放其工作状态的判别, 总的来说是对该运放是否引入深入负反馈的判别。若引入了深度负反馈, 那么该运放则工作在线性区, 且相应地该运放输出电压和输入电压两者之间存在放大关系;若果该运放未引入深度负反馈或者引入了正反馈, 则该运放为非线性应用电路, 且此时该运放的输出电压仅有高、地两各电平状态。熟练掌握集成运放电路在非线性及线性状态下其相应的应用本特征, 有助于对电子电路进行灵活设计、应用以及优化创新。
参考文献
[1]王强, 蒙萱, 方开洪, 等.集成运放的线性与非线性应用分析[J].自动化与仪器仪表, 2015, 28 (4) :186-188.
[2]雷媛媛, 王慧.试论集成运放的特点及应用[J].科技信息, 2013, 35 (8) :259.
[3]帅江华, 汤兵兵.集成运算放大器应用浅谈[J].技术与市场, 2010, 17 (6) :17.
[4]赵建中, 寅英.集成运放及其应用[J].内蒙古科技与经济, 2002, 23 (7) :105.
[5]刘树平, 吴勇灵.集成运放电路的信号流图分析[J].黔南民族师范学院学报, 2011, 28 (6) :31.
[6]赵金龙.集成运放线性和非线性应用浅析[J].中国新技术新产品, 2009, 23 (20) :30.
[7]邓友娥.集成运放在非线性状态下的应用[J].韶关学院学报.自然科学, 2008, 29 (9) :49-51.
[8]沈洋.浅析集成运放的非线性应用[J].科技信息, 2011, 20 (22) :549.
集成运放电路 篇2
班级：
姓名：
学号：
指导老师：
实验一：反相器的设计及反相器环的分析
一、实验目的
1、学习及掌握cadence图形输入及仿真方法；
2、掌握基本反相器的原理与设计方法；
3、掌握反相器电压传输特性曲线VTC的测试方法；
4、分析电压传输特性曲线，确定五个关键电压 VOH、VOL、VIH、VIL、VTH。
二、实验内容
本次实验主要是利用 cadence 软件来设计一基本反相器(inverter)，并利用 仿真工具 Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC，Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平VOH、输出低电平VOL、输入高电平VIH、输入低电平VIL、阈值电压 VTH。
三、实验步骤
1.在cadence环境中绘制的反相器原理图如图所示。
2.在Analog Environment中，对反相器进行瞬态分析(tran)，仿真时间设置为4ns。其输入输出波形如图所示。
分开查看：
分析：反相器的输出波形在由低跳变到高和由高跳变到底时都会出现尖脉冲，而不是直接跳变。其主要原因是由于MOS管栅极和漏极上存在覆盖电容，在输出信号变化时，由于电容储存的电荷不能发生突变，所以在信号跳变时覆盖电容仍会发生充放电现象，进而产生了如图所示的尖脉冲。
3.测试反相器的电压传输特性曲线，采用的是直流分析(DC),我们把输入信号修改为5V直流电源，如图所示。
4.然后对该直流电源从0V到5V进行线性扫描,进而得到电压传输特性曲线如图所示。
5.为反相器创建symbol，并调用连成反相器环，如图。
6.测量延时，对环形振荡器进行瞬态分析，仿真时间为4ns，bcd节点的输出波形如图所示。
7.测量上升延时和下降延时。(1)测量上升延时：可以利用计算器(calculator)delay函数来计算信号c与信号b间的上升延时和下降延时如图所示。所以上升延时tpLH=91.933ps
(2)测量下降延时：同样方法可以测得信号c与信号b间的下降延时如图所示。所以下降延时为tpHL=124.8ps
8.测量上升时间。可利用计算器中的risetime函数来计算信号c的上升时间，如图所示。所以，信号c的上升时间156.2689ps
实验二：反相器优化及反相器链分析
一、实验目的
1、学习及掌握cadence图形输入及仿真方法；
2、掌握生成symbol的两种方法；
3、利用基本反相器设计反相器环，并分析其延时；
4、掌握使用计算器(Calculator)以及直接测量上升、下降延时的方法。
二、实验内容
本实验主要利用cadence软件来设计一由反相器环(奇数个)构成的环形振荡器，并利用计算器(Calculator)来分析环形振荡器的延时。
三、实验步骤
1、绘制反相器链
绘制的反相器链如图所示，各反相器的MOS管尺寸如下：栅长length设置为变量len，而宽度设置为：
invX1：a*Wid for PMOS,Wid for NMOS invX4：a*b*Wid for PMOS,b*Wid for NMOS invX16：a*b*bWid for PMOS,b*b*Wid for NMOS invX64：a*c*Wid for PMOS,c*Wid for NMOS
2、瞬态分析
进入Analog Environment中，进行瞬态分析之前必须得设置好参量。其中，a=2,b=4,c=64,Len=600n,Wid=1.5u。也就是说，反相器是二比一的反相器，并且每一级按放大倍数为4的比例放大，所有MOS管的栅长为600n，而最小MOS管的宽为2*1.5u。所以，原理图中所有MOS管的尺寸都已经确定下来。
进行瞬态分析，仿真时间为8ns，输出波形如图所示：
3、测量IN3与IN2间的延时
(1)测量上升延时：可以利用计算器(calculator)delay函数来计算信号IN3与信号IN2间的上升延时和下降延时。
同理，测量出IN3与IN2间下降延时如图所示。
4、测量IN2与OUT间的延时。
5、确定最优的PMOS/NMOS宽度之比a。使用变量仿真，通过改变PMOS/NMOS宽度之比a的值，来确定最快的情况。a由1->3变化，步进为0.2，输出IN2与OUT的波形如图所示：
由上图可以看出，当a由1->3变化时，IN2与OUT间的延时相当接近，所以我们可以认为静态CMOS属于无比逻辑。我们放大HL部分如图所示。我们可以发现最快的情况是当a=1时，此时PMOS与NMOS尺寸相同。
另外，我们可以放大LH部分如图所示。由图可知，选择a=1.5，更接近最优的上升延时。
6、确定最优的放大倍数b 同样，在这里我们使用变量仿真，通过b的值，来确定最快的情况。b由3->8变化，步进为1，输出IN2与OUT的波形如图所示，IN2与OUT间的延时也相当接近。
(1)放大LH部分如图所示。由图可以看出当b=4时，最小的上升延时为670ps
同样，可以利用计算器中的delay函数来确定变量b与延时的关系，输出图形如图所示。由图可以看出，当b=4.0时，最小的上升延时为645ps。
(2)放大HL部分如图所示。由图可以看出当b=4时，最小的下降延时为510ps
同样，可以利用计算器中的delay函数来确定变量b与延时的关系，输出图形如图所示。由图可以看出，当b=3.98时，最小的下降延时为645ps。
所以，由上分析可知，b=4时延时最小。
实验三：版图的绘制
一、实验目的
1、学习及掌握cadence图形输入及仿真方法；
2、利用反相器设计反相器链，并对其进行尺寸的优化；
3、学会反相器优化的基本方法；
4、进一步掌握上升延时、下降延时的测量方法。
二、实验内容
主要内容是为反相器设计版图。
三、实验步骤
1、反相器版图绘制
(1)绘制n有源区，如图所示。其尺寸为5×13，即NMOS的宽为1.5um。
(2)绘制NMOS栅极，如图所示，NMOS管的长为600nm。(2)在有源区中放置两个接触，如图所示，其尺寸为2×2。该接触的主要作用是为了使栅极与金属一层接触良好。
(2)在n有源区旁边绘制一个衬底接触，并添加p选择框和n选择框，如图所示。该衬底接触的主要作用是保证GND与栅极良好接触。这样，NMOS管就基本绘制完成。
(3)用同样的方法绘制PMOS管，如图所示。其中PMOS管的宽为3um，长为600nm。PMOS旁边也为衬底接触，该衬底接触的主要作用是保证VDD与栅极良好接触。
(4)绘制N阱，由于NMOS建立在P型衬底上，为了在同一块晶片上建立PMOS管，则必须对其掺杂，建立一N型区，然后再在该N型区中建立PMOS管。如图所示。
(7)在有源区上绘制金属，并绘制连线。其中为了在金属一层中添加输入引脚，所以在由金属一层到栅极之间要加一“过孔”。最后再绘制GND以及VDD就完成了反相器的版图绘制。完成后的反相器版图如图所示。
实验四：版图后仿真
一、实验目的
1、掌握版图提取(layout extraction)的方法；
2、掌握版图与线路图対查比较方法(LVS)；
3、掌握后模拟仿真(post layout simulation)的基本方法；
4、掌握版图仿真的方法，以及与原理图仿真的比较方法。
二、实验内容
提取出反相器的版图，并用LVS工具验证版图与原理图是否一致，最后提取出版图中的寄生参数进行仿真，并与原理图仿真进行比较。
三、实验步骤
1、为了进行版图提取，还要给版图文件标上端口即添加输入(IN)输出(OUT)引脚以及电源(vdd!、gnd!)引脚，这是LVS的一个比较的开始点。版图上pin脚的目的是为了让版图提取工具可以识别I/O信号的位置，在完成后的版图上加pin脚，为后续的器件提取做好准备。填上端口的名称（Terminal Names 和Schematic中的名字一样）、模式（Mode，一般选rectangle）、输入输出类型（I/O Type）等。至于Create Label属于可选择项，选上后，端口的名称可以在版图中显示。如图所示。
2、版图提取
在版图编辑环境下选择Verify –extractor，然后在弹出的对话框中选择寄生电容提取Extract_parasitic_caps。填好提取文件库和文件名后，单击OK就可以了。然后打开Library Manager，在库myLib下nmos单元中增加了一个文件类型叫extracted的文件，可以用打开版图文件同样的方式打开它。如图就是提取出来的版图，可以看到提取出来的器件和端口，要看连接关系的话，可以选择erify-probe菜单，在弹出窗口中选择查看连接关系。如下图所示，可以很清楚的看到提取版图中的寄生电容。
3、版图与线路图对查比较(LVS,Layout Versus Schematic)从图中可以看出，原理图与版图中的网表完全匹配(The net-lists match.)，说明原理图网表与版图网表是完全一致的。同时，还可以看出版图中有4个节点，4个端口，1个PMOS和1个NMOS；相似的，原理图中也有4个节点，4个端口，1个PMOS和1个NMOS。
也可以点击Netlist来查看原理图和版图的网表。如图所示，左图为由原理图产生的网表，右图为由版图产生的网表。
4、后模拟(Post Layout Simulation)在后模拟之前首先应建立analog_extracted view，在LVS窗口中点击Build Analog即可。然后创建一个名为testbench的原理图来进行后模拟。testbench的原理图如图所示。
进行analog_extracted view(带有寄生参数的仿真)，仿真输出结果如图所示。
5、同时仿真Schematic View和Extracted View(1)配置config view
(2)同时进行版图仿真和原理图仿真，在Analog Environment环境中，Setup->Design选择所要模拟的线路图testbench，view name选择config，然后按以前的方法进行仿真，仿真输入输出结果如图所示。
实验五：期中测试
一、实验目的
1、复习根据版图绘制原理图，并验证版图与原理图是否一致的方法；
2、复习为原理图创建symbol，使用国际通用符号的方法；
3、复习测试电压传输特性曲线，并确定其关键电压的方法；
4、复习测量信号的上升延时和下降延时的方法；
5、复习版图仿真的方法；
6、复习改变电路尺寸，确定上升延时、阈值电压的变化关系的方法。
二、实验内容
根据版图绘制原理图
验证原理图与版图一致
提取版图之后，就进行LVS验证
创建symbol view
Testcell_sim原理图的创建
进行仿真分析
版图仿真
版图仿真和原理图仿真的结果有较大的差距。
LH放大部分
实验要求，对于图二所示电路原理图，原来nmos的宽为W=6um，则pmos的宽为a*W=a*6um，即a设为变量可改变MOS管宽度比
1)当a在1~4之间变化时，用DC扫描分析电路的阈值电压变化情况
当a=2时，阈值电压等于2.5V。所以，此时利用瞬态仿真，得到输入输出波形
计算器计算出此时上升延时和下降延时 输出OUT的上升延时
输出OUT的下降延时
2)当a在1~4之间变化时，用瞬态扫描(tran)分析电路的上升延时变化情况，输出结果如图
a在1‾4变化时，a与上升延时的关系曲线
当a在1~4变化时，输出信号的上升延时随着a的增大而逐渐减小。当a=2时，输出信号的上升延时26.8ps ，与上面得到的值完全相同
实验六：CMOS反相器设计
一、实验目的
1、进一步学习及掌握cadence图形输入及仿真方法；
2、掌握反相器的设计方法，使之达到设计要求；
3、进一步学会版图制造工艺以及版图设计的基本规则及方法；
4、进一步掌握版图提取(layout extraction)的方法以及版图与线路图対查比较方法(LVS)；
5、进一步掌握后模拟仿真(post layout simulation)的基本方法；
6、掌握版利用Spectre进行瞬态仿真(tran)以及直流仿真(DC)的方法。
二、设计目标
本实验主要是要设计一反相器，使得该反相器满足以下几个条件：
1、该反相器能够同时驱动32倍最小尺寸CMOS反相器(Wn=1.5um,Wp=3um)和一个等效的100fF线电容；
2、该反相器的传输延时(propagation delay)必须小于300ps；
3、假设输入信号有50ps的上升和下降时间；
4、该反相器必须用AMI 0.6um工艺中的最小栅长设计。
三、实验内容
1、反相器尺寸设计
(1)反相器尺寸设计原理图
(2)确定尺寸
对上面的反相器原理图进行封装之后，建立如图所示的inv_des原理图，原理图主要是用来确定反相器的尺寸，使之满足设计目标。图中要设计的反相器输出接了一个32倍最小尺寸CMOS反相器和一个100fF的电容。32倍最小尺寸CMOS反相器的原理图如图所示。
进入Analog Environment，设置好参数，进行瞬态分析，param的变化范围是从1->10，得到输出信号的波形如图所示。在利用计算器中的delay函数测得输出信号的上升延时、下降延时与变量param的关系曲线如图所示。
由图上升延时与变量param的关系曲线可以看出，随着变量param的不断增大，上升延时不断减小，当param=5.2时，上升延时恰好等于300ps；由图下降延时与变量param的关系曲线可以看出，随着变量param的不断增大，上升延时也不断减小，当param=5时，下降延时恰好等于300ps。
综合以上两种情况可知，为了满足条件2：该反相器的传输延时(propagation delay)必须小于300ps，所以可取变量param=6。
变量param=6，绘制出设计好的原理图如图所示：
2、延时及功耗分析
在前面图所示原理图中，令变量param=6保持不变，然后进行瞬态分析，其输入输出波形如图所示。由图可知，输出波形基本不失真，所以此反相器能够同时驱动32倍最小尺寸CMOS反相器(Wn=1.5um,Wp=3um)和一个等效的100fF线电容。
(1)延时分析
利用计算器calculator中的delay函数分析波形的上升延时和下降延时如图九、十所示。由图可以看出：上升延时为234.20ps，下降延时为253.63ps。
(2)功耗分析
为了测量功耗，所以首先应测出电源电压和输出电流，再利用计算器中的spectrerPower函数来计算功耗。
3.电压传输特性曲线及关键电压
进入Analog Environment，设置好参数，为测试电压传输特性曲线，所以对V1进行DC扫描，扫描范围为0->5V。输出的电压传输特性曲线如图所示。
由上图可以看出：输出高电平VOH =5V、输出低电平VOL =0V、输入高电平、输入低电平、阈值电压分别为VIH =3.01V，VIL=2.02V，VTH=2.48V。所以，噪声容限为NMLVILVOL2.0202.02VNMHVOHVIH53.011.99V.4、版图绘制
根据实验要求绘制该反相器的版图如图十六所示。该反相器版图使用AMI 0.6um工艺，栅长为600nm，NMOS管的宽为9um，而PMOS管的宽本应该为18um,但是由于PMOS管的尺寸过大，在这里采用两个宽为9um的PMOS管并联的方式来等效宽为18um的PMOS管。
版图仿真
首先为反相器创建一个config view。然后，在Analog Environment环境中，Setup->Design选择所要模拟的线路图inv_design_postSim，view name选择config，然后按以前的方法进行仿真，仿真输入输出结果如图
对版图仿真的输出波形进行局部放大，由放大的图形可以看出，在此种情况下原理图仿真的延时比版图仿真的延时略小。
实验七：CMOS全加器设计
一、实验目的
1、进一步学习及掌握cadence图形输入及仿真方法；
2、掌握全加器的设计方法，并用全加器构成4位累加器；
3、进一步学会版图制造工艺以及版图设计的基本规则及方法；
4、进一步掌握版图提取(layout extraction)的方法以及版图与线路图対查比较方法(LVS)；
5、进一步掌握后模拟仿真(post layout simulation)的基本方法；
6、掌握版利用Spectre进行瞬态仿真(tran)以及直流仿真(DC)的方法。
二、实验内容
1、全加器晶体管级原理图
根据实验原理绘制的全加器晶体管级原理图如图所示。注意：Cin为关键信号(最后稳定信号)，故靠近输出端，可以减小延时。
2、全加器延时及功耗分析
对上面的全加器原理图进行封装之后，建立如图所示的Full_Adder_test原理图，原理图主要用来分析全加器的延时以及功耗等。
(1)最坏的上升延时分析
下面利用瞬态分析，测量Cin=1，A=1，B由0->1变化时的延时情况。如下图所示，是该情况下的输入输出波形。
用计算器中的delay函数测得此时的最坏下降延时(对于Sum来说，此时相当于最坏的上升延时)如图所示。由图可知，最坏的上升延时tpLH=484.753ps。
如图所示，是利用计算器中的spectrerPower函数计算出的功耗波形。由图可以看出，在静态时，电路消耗的功耗很微小(几乎为0)；然而在动态时，相对静态而言，消耗的功耗就比较大。然而，从整体上来说功耗还是很小的。
(2)最坏的下降延时分析
下面利用瞬态分析，测量Cin=0，A=0，B由1->0变化时的延时情况。如下图所示，是该情况下的输入输出波形。
集成运放电路 篇3
集成运放是集成运算放大器的简称, 是一种具有高增益的集成电路。其内部是直接耦合的多级放大器, 整个电路分为输入级、中间级和输出级三部分。其中输入级采用差分放大电路, 其目的是消除零点漂移和抑制干扰;中间级采用共发射极电路, 其目的是获得足够高的电压增益;输出级采用互补对称功放电路, 其目的是输出足够大的电压和电流。集成运放的线性特性被广泛应用于模拟信号处理、信号产生的电路中, 在诸多领域已经取代了分立元件放大电路。
2 集成运放的线性应用
2.1 集成运放线性应用判断
集成运放的应用方式分为线性应用和非线性应用, 区分集成运放在电路中的应用方式对于电路分析十分重要, 其中线性应用的重要特征是电路中具有负反馈, 也就是说在单元运放的输出端与反相输入端之间跨接负反馈网络。因此我们可以从电路中是否有负反馈网络, 判断集成运放在电路中是否属于线性应用。集成运放线性应用时其工作在线性区域, 如图1所示电压传输特性的斜线区域内。
2.2 理想运放线性区的特性
当集成运放电路外接深度电压负反馈后, 其整个集成运算放大器就可以理想工作在线性范围内, 此时其输出电压Vo与输入电压Vi的运算关系便取决于外接负反馈网络与输入端阻抗的连接方式, 与运放本身无关。这样一来我们便可利用改变负反馈网络与输入端外接阻抗的连接形式以及参数, 对Vi进行各种数学运算。一般情况下实际运放的性能与理想运放的性能很接近, 因此可采用理想运放工作在线性区的三条基本结论进行分析计算, 即:
(1) 开环差模增益Aod→∞
(2) 运放两个输入端之间的差模输入电压为零:V+=V- (虚短)
(3) 运放两个输入端的输入电流为零:I+=I-=0 (虚断) 。
3 运放线性应用电路的分析方法
3.1利用虚断和虚短的分析方法
利用虚断和虚短的分析方法是运放线性应用电路的基本分析方法, 该方法适用于一些简单的运放线性应用电路分析, 例如反相比例运算电路分析、同相比例运算电路分析、基本积分电路分析、基本微分电路分析等。举例如下:
3.1.1反相比例运算电路
图2为反相比例运算电路。
因为虚断I-=0, 所以IR1=IRf, 即:
又因为虚短V-=V+=0,
3.1.2同相比例运算电路
图3为同相比例运算电路。
因为虚断I-=0, 所以IR1=IRf, 即:
3.1.3基本微分运算电路
图4为基本微分运算电路。
因为虚短V-=V+=0,
又因为虚断i-=0, 所以iC=iRf, 即:
3.2 利用叠加原理的分析方法
利用叠加原理的分析方法, 其实质就是分别分析出每个输人信号单独作用时的输出电压, 然后将它们叠加得出信号共同作用时的输出电压。因此当一个单元运放有两个以上信号输入电路时, 使用叠加原理分析方法可以使分析过程变为简单。举例如下:
3.2.1 反相求和运算电路
图5为反相求和运算电路。
根据叠加原理, 图5电路可以分解为图 (5) a和图 (5) b电路效果的叠加。
由前述的反相比例运算电路得:
3.2.2 差分减法运算电路
图6为差分减法运算电路。
根据叠加原理, 图6电路可以分解为图6 (a) 和图6 (b) 电路效果的叠加。
图 (6) a, 由前述的反相比例运算电路得:
3.2.3 灵活分析法
灵活分析法一种在运放线性应用电路分析方法中解决较为复杂电路的方法, 其实质是借用单元电路的结论, 灵活运用虚断和虚短的分析方法以及叠加原理的分析方法, 其需要分析人员熟悉和掌握运放各种单元线性应用电路的结论以及在分析过程中灵活借用单元线性电路的分析结论。做好以上工作便会使复杂运放线性应用电路的分析变为简单以及节省时间。
4 结论
综上所述, 集成运放是一种具有高放大倍数的集成电路。判断集成运放在电路中的是否属线性应用, 主要看其电路中是否有负反馈网络。当集成运放电路外接深度电压负反馈后, 其整个集成运算放大器就可以理想工作在线性范围内, 便可以得出三项基本结论。三种结论的运用便会得出一些运放线性应用电路的分析方法。
参考文献
[1]赵金龙.集成运放线性和非线性应用浅析[J].中国新技术新产品, 2009.
[2]胡玫.一种新型集成运放线性电路的分析方法[J].自动化与仪器仪表, 2013.
[3]李新.集成运放及其应用[J].科技资讯, 2014.
集成运放线性和非线性应用浅析 篇4
关键词：集成运放,线性应用,非线性应用
集成运放作为通用性很强的有源器件, 它在信号的运算、处理和测量等方面都有广泛应用。本文介绍了集成运放的基本组成和理想参数, 抓住了集成运放的线性和非线性特性, 举例分析了集成运放在信号的运算、处理和测量等方面的应用。
1 集成运放的基本组成及主要参数
1.1 集成运放的基本组成
集成运放是一种高增益、高输入阻抗的直接耦合放大器, 通常有输入级、中间放大级和输出级等三个基本部分构成。输入级采用恒流源的差动放大电路, 有两个输入端, 一个叫同相输入端, 信号若如从这一端输入, 在输出端可得到与输入端极性相同的信号;另一个叫反相输入端, 信号若从这一端输入, 在输出端得到反相信号。可根据需要信号从某一端输入, 也可同时从两个端子作差动输入。中间级除了起电压放大作用外, 还必须完成直流电平位移, 使运放输入为零时, 输出电平也为零。因为在集成运放中, 放大级之间都采用直流耦合方式, 这种耦合方式的弊端是后一级的基极输入直流电平就是前级集电极输出直流电平, 经过逐级逆增的结果是使得直流电平不断升高。为了解决这一问题, 通常采用在级间插入PNP管来实现直流电平位移。输出级一般是由NPN管和PNP管组成互补推挽电路, 以减小输出信号失真并提高负载能力。
1.2 理想运放的主要参数
为了突出主要特性, 简化分析过程, 在分析实际运放电路时, 一般将实际运放当作理想运放看待。所谓理想运放是指具有如下理想参数的运放: (1) 开环电压放大倍数Aod=∞; (2) 输入电阻rid=∞; (3) 输出电阻ro=0; (4) 共模抑制比KCMRR=∞。理想运放是不存在的, 然而, 随着集成电路工艺的发展, 现代集成运放的参数与理想运放的参数很接近。实践表明用理想运放作为实际运放的简化模型, 分析运放应用电路所得结果与实验结果基本一致。
2 集成运放的电压传输特性
集成运放的电压传输特性是指开环时, 输出电压与差模输入电压之间的关系。理论分析和实验得出的电压传输特性曲线如图2所示。曲线表明, 集成运放有两个工作区:线性区 (框内) 和非线性区 (框外两侧) , 这两个区分别对应了集成运放的线性和非线性传输特性。
2.1 集成运放的线性传输性
在线性区内, 集成运放的电压传输特性可以表达为U0=Au (U+-U-) , 上式中可以发现输出电压与输入电压的差值ΔU成线性关系。集成运放工作在线性区时, 存在两个重要特征, 即“虚短”和“虚断”。由于理想情况下集成运放的差模开环输入电阻Rid→∞, 则两输入端电流为零, 即i+=i-=0, 也就是说, 集成运放在线性区时, 其同相输入端和反相输入端的电流均为零, 集成运放的这一特点称为“虚断”, 即虚假断路。理想集成运放的开环差模电压放大倍数Aod→∞, 而输出电压Uo是有限的值, 则得到U+-U-=U0Aod=0, 由此可以得出结论, U+=U-, 即集成运放工作在线性区时, 其同相输入端和反相输入端的电压相等, 将这一特点称为“虚短”, 即虚假短路。
2.2 集成运放的非线性传输特性
非线性区中的理想集成运放不存在“虚短”即U+≠U-。但是由于理想情况下的输入电阻Rid=∞, 则两输入端的输入电流i+=i-=0, 即“虚断”这一特点在非线性区仍然存在。
实际分析集成运放电路时, 先将实际运放视为理想运放, 然后判别运放的工作区域, 最后按工作区域的特性进行电路分析。
3 集成运放线性和非线性应用分析
3.1 集成运放线性应用分析
在实际应用时, 将集成运放引入深度负反馈网络, 就能保证运放稳定地工作在线性区内, 利用线性区集成运放具备的特性, 来实现电路的某种功能, 如信号运算、线性放大、有源滤波器、电压-电流转换等。反相比例运算。由于集成运放工作在线性区, 故存在“虚短”和“虚断”的特点, 即有U+=U-, i+=i-=0。由于R接在同相输入端与地之间, 则有U+=0, 因此电路中应有U+=U-=0, 即反相端与同相端电位不仅相等, 而且等于地电位, 就像是接地一样, 故称为“虚地”。推导如下U+=U-=0, i+=i-=0, i1=if
此时, 集成运放闭环放大倍数
输出电压为
从以上推导可以看出, 电压放大倍数为负值说明电路实现了反相功能, 并且当电阻Rf、R1确定以后, 输出电压Uo与输入电压Ui的大小成一定比例关系, 且该比例与运放本身的参赛无关, 因此该电路称为反相比例运算电路。
3.2 有源低通滤波器
所谓低通滤波器, 就是一种选频电路, 它能选出有用的信号, 而抑制无用的信号, 使一定频率范围内的信号能顺利通过, 衰减很小, 而在此频率范围以外的信号不易通过, 衰减很大。低通滤波器用来通过低频信号, 而抑制或衰减高频信号。与同相比例运算放大电路区别是在同相输入端通过一电容接地, 起到滤波作用。有源滤波电路的电压放大倍数可以用公式表达为Au=式中, Au=1+1+称为通带电压放大倍数;fo=为通带截止频率, f为实际输入信号的频率。当f=fo时, Au=Aup。放大电路的幅频特性由电阻R和电容C决定, Rf在这里只起到负反馈作用。
3.3 集成运放非线性应用分析
集成运放在非线性区就构成了电压比较器, 典型应用有单限幅比较器、迟滞比较器和双限幅比较器。这里以单限幅比较器为例
如图1 (a) 所示单限幅比较器。输入信号Ui加到反相输入端, 参考电压UR加到同相输入端, 集成运放处于开环工作状态。由于集成运放工作在非线性区, 当Ui<UR时, 同相输入信号大于反相输入信号, 则输出电压UO为+UOPP;当Ui>UR时, 同相输入信号大于反相输入信号, 则输出电压UO为-UOPP, 单限比较器的传输特性如图1 (b) 所示。这里作一说明UR称为单限比较器阈值电压*。
单限比较器的主要用途是检测输入信号是否达到某个给定电平。另外, 单限比较器具有波形变换的作用, 如图2所示, 正弦波输入电压为Ui, 在输出端会得到方波电压UO, 在输出端接上双向稳压管可实现对输出电压的限幅作用, 电压输出特性如图3所示。在这里, 通过改变阈值电压UR可改变输出信号占空比。
结束语
集成运放在实际中应用很广泛, 此处不再一一举例分析。总之, 集成运放的高性能和运用性, 使其在模拟集成电路中占有主导地位, 从而对其应用也得到了极大重视。本文期望能为广大电子技术学习者和爱好者提供有益的参考。
*阈值电压, 指电压比较器的输出电压由一种状态跳变为另一种状态是所对应的输入电压, 又称门限电压或门限电平。
参考文献
[1]孙余凯、项绮明.模拟集成电路基础及应用[M].电子工业出版社, 2006.
[2]康华光主编.电子技术基础[M].高等教育出版社, 1998.
集成运放电路 篇5
集成运放的应用可以分为线性应用和非线性应用。在线性应用范畴,主要用于各种放大器和运算电路;在非线性应用范畴,主要用于构成比较器及其应用电路,如矩形波产生电路等。下面,对集成运放在非线性应用领域的应用进行讨论和仿真。
1 集成运放的非线性应用
1.1 单门限电压比较器
单门限电压比较器的电路如图2所示。这是一个同相比较器,即当Vi大于Vref时,输出电压约等于+Vcc;当输入电压小于Vref时,输出电压约等于-Vcc。
1.2 用单门限电压比较器构成的窗比较器
图3是一个用单门限电压比较器构成的窗比较器。它是由一个同相比较器和一个反相比较器组合而成。该电路的功能是,可以判断输入电压的值Vi是否介于下参考电压VRL与上参考电压VRH之间(所谓的窗)。如果VRL
1.3 迟滞比较器
反相输入迟滞比较器原理图如图4所示[3]。
其上门限电压为:
undefined. (1)
下门限电压为:
undefined. (2)
回差电压为:
undefined. (3)
由于迟滞比较器的运放处于正反馈状态,因此一般情况下,输出电压Vo与输入电压Vi不成线性关系。只有在输出电压Vo发生跳变瞬间,集成运放两个输入端之间的电压才近似认为等于0,即VID=0或Vp=Vn=Vi是输出电压Vo转换的临界条件,当Vi>Vp,输出电压为低电平VOL;反之,为高电平VOH。
1.4 利用迟滞电压比较器构成方波发生器
方波发生器的电路如图5所示[4]。
该电路产生的方波信号频率为:
undefined. (4)
式中,R为R3与RV1之和。通过调节RV1可以改变信号频率。
仿真波形中方波为电路的输出波形,下面的波形是电容器充放电波形。
1.5 利用迟滞比较器和积分电路构成三角波方波发生器
把迟滞比较器和积分电路首尾相接形成正反馈闭环系统,如图7所示[5]。
迟滞比较器U1输出的方波经积分电路U2积分即可得到三角波,三角波又触发比较器自动翻转形成方波,这样即可构成三角波-方波发生器。
电路的振荡频率为
undefined. (5)
方波输出幅值为:
VOM1=±VZ . (6)
三角波输出幅值为:
undefined. (7)
调节RV2可以改变方波和三角波的频率,也可以改变C1粗调频率[6]。
综上所述,集成运放的非线性应用与线性应用一样,在模拟电路中都具有十分重要的地位。正确掌握集成运放的非线性应用对电子设计人员是非常必要的。
摘要：集成运算放大器是电子系统中最重要的模拟器件。它的应用主要分为线性应用和非线性应用。在非线性应用中,运算放大器构成的单门限电压比较器、迟滞比较器是构成矩形波、三角波和锯齿波等信号产生电路的核心模块。在此主要讨论利用Protues平台对集成运放的非线性应用设计及仿真。
关键词：Protues,集成运放,非线性应用,仿真
参考文献
[1]谢自美.电子线路设计.实验.测试[M].第3版.武汉:华中科技大学出版社,2006.
[2]朱清慧,张凤蕊,翟天嵩,等.Protues教程—电子线路设计、制版与仿真[M].北京:清华大学出版社,2008.
[3]周润景,张丽娜.基于Protues的电路及单片机系统设计与仿真[M].北京:北京航空航天大学出版社,2006.
[4]杨素行.模拟电子技术基础简明教程[M].第3版.北京:高等教育出版社,2006.
[5]赵淑范,董鹏中.电子技术实验与课程设计[M].北京:清华大学出版社,2010.