通用处理模块（共7篇）
通用处理模块 篇1
0 引 言
在通信系统中,例如无线基站和SCA(软件通信体系)平台等,高速DSP(数字信号处理器)以及大规模FPGA(现场可编程门阵列)被广泛应用,器件之间的数据交互量急剧增加,系统的处理能力要求也极大增加,多种处理芯片并行处理是满足系统处理性能要求的有效解决途径,因此器件之间的互连成了十分重要的课题。DSP、FPGA等器件互连的方式有很多种,总体说来,有共享总线和点对点互连接口。共享总线由于多个器件共享带宽,降低系统数据交互效率,容易造成器件互连数据传输瓶颈;点对点互连可以使每个器件之间独立使用某个数据交互通道。但传统的接口,如多通道缓冲串口等,数据带宽有限,且不适合系统中任意器件的点对点互连,只能实现通道两端的器件互连。基于交换的互连方式是实现系统中任意器件点对点互连的有效途径,通过交换器件将器件以星形拓扑方式互连,可以实现拓扑中任意器件的数据交互,连接方式灵活,且独享接口带宽,能很好地满足系统中互连需求。SRIO(串行RapidIO)是流行的互连方式之一,具有高数据带宽、高传输效率、高可靠性等特点,很多IC制造商都在新推出的器件中集成了该接口,为SRIO的广泛应用提供了器件基础。
本文基于SRIO接口,采用SRIO交换芯片、DSP、FPGA等器件,设计了一种通用的数字信号处理模块,满足无线基站、SCA等应用领域对信号处理硬件平台的性能要求。
1 SRIO技术
RapidIO架构用于网路和通信设备,通过提供带宽、软件独立性、容错性和短等待时间,满足更高的性能要求。RapidIO互连架构的设计与流行的集成通信处理器、主机处理器以及网络DSP相兼容,是高性能包交换互连技术。它满足了高性能嵌入式系统行业对内部系统互连的需求,包括可靠性、高带宽和更快的总线速率。RapidIO互连支持片对片和板对板的通信,其性能可达到10 Gbit/s或更高。它是低迟延、基于存储器地址的协议,可升级、可靠、支持多重处理,并对应用软件透明。另外,它对操作系统软件没有影响。
RapidIO协议分为物理层、传输层和逻辑层3层。物理层负责完成信息包如何在两个物理点之间必要信息(如电气接口、流控制等);传输层负责端到端传输数据包的必要信息(如路由地址);逻辑层完成端点处理交易的必要信息(如交易类型、大小、物理地址)。SRIO提供了两种接口模式,即1x和4x。1x SRIO设备提供了收发两个单工通道,每个通道的波特率可以配置为1.25 Gbit/s、2.5 Gbit/s和3.125 Gbit/s,支持的数据速率分别为1 Gbit/s、2 Gbit/s和2.5 Gbit/s。在4x模式下,RapidIO设备提供了4对收发器,因此最高的数据速率可以达到10 Gbit/s。图1给出了4x设备的连接方式。
2 实现方案
2.1 器件选型
在该平台中,数字信号处理器件主要包括DSP和FPGA,两者之间通过SRIO交换器件实现互连。
2.1.1 SRIO交换器件
Tsi578是第三代SRIO交换机,支持80 Gbit/s的聚合带宽。借助 Tsi578系列交换机,用户可用较低的成本开发出功能强大、性能卓越的系统。Tsi578 为设计人员和架构工程师提供了极强的伸缩性,使其设计出的设备得以广泛应用。通过多种端口带宽和频率选项,可以灵活地选择端口配置。Tsi578提供了众多的增强功能,例如,通过增加多播功能提高矩阵交换能力、通过调度算法进行通信量管理、可设定缓存深度,以及监控矩阵性能,以便对通信量进行监控和管理。本方案中采用该型号芯片作为SRIO交换器件。
2.1.2 DSP
DSP采用TI公司的TMS320C6455。该款产品可实现更高性能、更精简代码、更多片上存储器以及超高带宽的集成外设,包括用于处理器间通信的SRIO总线。该款新型DSP提升了2倍至12倍的性能及 I/O 带宽,使电信、网络与视频基础设施终端设备以及高端成像系统开发人员可大幅增强系统性能,并在系统内集成更多的高带宽通道,实现更完美的影像质量。
2.1.3 FPGA
FPGA选用Altera公司的StratixⅡGX 系列。StratixⅡGX 系列是Altera第三代带有嵌入式收发器的FPGA。该系列经过优化设计,能够为不断发展的各种应用和需要高速串行I/O的协议提供功能强大的解决方案。在622 Mbit/s至6.375 Gbit/s工作范围内,经过优化的收发器具有较强的噪声抑制能力和优异的抖动性能,收发器能够以6.375 Gbit/s数据速率成功地工作在长度超过40英寸(1.25 m)的标准FR-4材料电路板和背板上。收发器含有多种特性,确保在较高数据速率下实现信号完整性,同时保持较低的功耗。
2.2 平台设计方案
平台实现框图图 2所示。
平台集成了2片TMS320C6455和2片StratixⅡGX系列FPGA,Tsi578提供了8个4x模式的 SRIO端口,DSP和FPGA分别连接到Tsi578的其中一个4x端口上,并通过SRIO接口实现互连。平台外部接口形式和板卡尺寸采用AMC(Ad M Card)标准,对外提供2个标准4x SRIO接口,用于与背板之间的数据交换。
由于TMS320C6455、FPGA以及Tsi578对上电时序和收发器工作时钟要求比较严格,下面介绍一下平台供电设计方案和时钟实现方案。
2.2.1 供电设计
该平台中,DSP、FPGA和Tsi578等所需要的电压种类较多,且对上电顺序严格,因此必须精心设计供电电路,并优化电源电路,减少电压转换器件数量,降低因开关电源造成的电磁骚扰。
TMS32C6455选用主频为850 MHz,其主要供电电压有1.2 V的内核电压、1.2V的I/O电压、3.3 V的I/O电压、1.8 V的I/O电压以及1.8 V的锁相环电压;FPGA的主要供电电压有1.2 V的内核电压、1.2 V的收发器电压、3.3 V的I/O电压等;Tsi578的主要供电电压有1.2 V的内核电压和3.3 V的I/O电压。综合上述情况,平台所需的电压值有3种,即1.2 V、1.8 V和3.3 V。虽然同一个值电压相同,但由于所要提供的对象不同,可能是内核或者收发器或者锁相环等,对电源纹波要求不同,同时需要控制其上电时序,因此需分别考虑每一个器件的供电电压提供方式,合并可以一并提供的电压。
平台供电的总电源为+12 V,该电源通过AMC接插件或电源插座输入。图 3给出了+12 V转成3.3 V、1.8 V、1.2 V的框图,这些电压必须经过处理后才能被Tsi578、DSP和FPGA使用。
图4给出了Tsi578供电配置的示意图,DSP、FPGA供电的方式采用类似方法,这里不再赘述。
2.2.2 时钟设计
平台所需的时钟主要有Tsi578 SRIO使用的差分156.25 MHz、DSP和FPGA SRIO使用的差分125 MHz、Tsi578 单端100 MHz工作时钟以及DSP和FPGA单端50 MHz工作时钟。平台采用一片IDT5V9885和MAX3624实现各种时钟信号。
MAX3624可以提供3路差分时钟,频率可以配置成125 MHz和156.25 MHz,分别供给2片DSP和Tsi578;IDT5V9885提供2路125 MHz差分时钟,供给2片FPGA;同时IDT5V9885提供4路单端时钟,配置成50 MHz,分别供给DSP和FPGA;晶振产生Tsi578的单端100 MHz工作时钟。
2.2.3 电路板设计
由于平台集成了Tsi578、2片DSP和FPGA,整个模块的功耗比较大,因此在布局时必须要考虑散热问题,合理布局大功率器件。根据AMC板卡的结构特点,平台的布局可以参考图5。
电路板设计时还有一个重点是SRIO信号布线。Tsi578、DSP以及FPGA的手册中都给出了一些常规的SRIO布线要求,按照这些要求进行布线,一般都能满足SRIO信号完整性要求,值得注意的是,电路板设计和加工时一定要进行阻抗控制,使得差分信号的阻抗满足100 Ω。另外,电路板的层数不应少于8层,保证SRIO信号走线层紧靠参考地平面。
3 试验结果
依据本方案设计的平台已成功应用于某通信系统中,经长期试验,运行稳定,数据传输带宽高。图6是示波器测量的SRIO信号工作于1.25 Gbit/s(见图6(a))和3.125 Gbit/s(见图6(b))时的眼图。
从图6可看出,SRIO接口即使在3.125 Gbit/s模式下工作,仍然保持了很好的信号完整性,满足了SRIO信号判决条件。
该平台提供了2个主频850 MHz的DSP和2个StratixⅡGX系列FPGA,可以满足大多数情况下的数字信号处理系统要求,并且提供了两路4×SRIO信号路由到背板上,实现了与系统中其他模块的高速互连。
参考文献
[1]Tsi578 Serial RapidIO Switch User Manual[M].Tundra Sem-iconductor Corporation,2007.
[2] Tsi578 Serial RapidIO Switch Hardware Manual[M]. Tundra Semiconductor Corporation,2007.
[3]TMS320C645x Serial RapidIO User′s Guide[M].Texas In-struments Corporation,2006.
[4] Stratix II GX Device Handbook[M]. Altera Corporation,2005.
通用处理模块 篇2
在一些特定的条件下,由于气候、机械和电磁环境适应性、可靠性、可扩展性等方面的因素对嵌入式计算机有很高的要求,Compact PCI(CPCI)总线就是为适应这种要求而推出的一种工业计算机总线标准[1,2]。CPCI可以迅速利用PCI的优点、提供满足工业环境应用要求的高性能的核心系统,同时还能充分利用传统的总线产品。CPCI不是重新设计的PCI规范,而是改造现行的PCI规范,使其成为无源底板总线式的系统结构[3,4]。在车载嵌入式环境中,要求系统中搭载的通用处理模块针对专门设计的CPCI机箱底板具有主从自适应能力,这样的设计在具有多个CPCI外设的嵌入式平台中具有很大的优越性。针对这种需求,提出了一种基于PCI6466的具有主从自适应功能的CPCI通用处理模块。
1 系统结构
CPCI通用处理模块通过感知自己在CPCI底板总线的槽位(系统槽还是外设槽)调节自己的工作方式,系统结构如图1所示。设计中采用PCI6466作为模块内部PCI局部总线到CPCI底板总线的桥接器。PCI6466是一种功能强大的工业用PCI-PCI桥接器,可以在初端(Primary Port)和次端(Secondary Port)两个端口间实现完全异步的操作。PCI6466可以配置成透明桥和非透明桥2种模式,透明桥模式只提供系统间的电气隔离,非透明桥在提供电气隔离的同时还要提供系统间的地址隔离,这就为多个PCI设备在CPCI底板总线上应用提供了方便。
为了实现CPCI通用处理模块的主从自适应功能,在本设计中PCI6466被配置为通用模式。这种模式下,同一个CPCI通用处理模块可以任意的插在CPCI底板总线的系统槽(System Slot)和外设槽(Peripheral Slot)中,PCI6466通过感知模块所在的槽的类型来配置自己工作在透明桥模式还是非透明桥模式。在系统槽中,模块作为主设备,PCI6466工作在透明桥模式,在外设槽中,模块作为从设备,PCI6466工作在非透明桥模式。
具体的实现方式是,在通用模式下,PCI6466的
2 PCI6466非透明方式配置
PCI6466工作在透明模式时,由于其只对系统提供电气隔离,所以应用起来比较简便。但是对于PCI6466非透明桥来说,其配置方式就显得比较复杂。作为CPCI底板总线上的一个设备,非透明桥需要在向其他外设发送请求的同时向其他外设提供对内访问的空间,图2为非透明桥的数据流向。
PCI6466工作在非透明桥方式时,在PCI6466的初端需要配置下行基地址和上行翻译地址,在次端需要配置上行基地址和下行翻译地址。需要注意的是,在配置上下行基地址之前必须配置上下行基地址掩码。上下行地址掩码和上下行翻译地址的配置是在扩展寄存器中进行的,扩展寄存器的访问方式为在6466的PCI配置空间的偏移量0xD3中写地址(8位),在偏移量0xD4中写内容(32位)。扩展寄存器列表如图3所示。
掩码具体含义如下,例如在0xF中写入0x821F131F,0x13对应为下行基地址寄存器1的掩码,含义为基地址掩码最高有效位(MSB)的位置。例如掩码0x13表示掩码的最高为在第19位。基地址0x93100000和掩码0x13的关系见图4,配置后地址范围为0x9310 0000～0x931F FFFF。
3 综合嵌入式平台中CPCI通用处理模块工作方案
在CPCI底板总线上插有多个模块时,这时需要同时考虑主模块和从模块的协同工作。针对提出的基于PCI6466的具有主从自适应功能的CPCI通用处理模块,考虑工作方案为:CPCI通用处理模块作为主模块时,主模块的PCI6466工作在透明桥方式,这时由于从模块的PCI6466工作在非透明模式,所以需要由主模块在从模块PCI6466的次端配置从模块的上行基地址和下行翻译地址,同时从模块需要对自己的上行翻译地址和下行基地址进行配置。
为了使系统中主从模块对CPCI访问空间的配置更加智能,在系统上电时,主模块向从模块的基地址寄存器写入0xFFFF FFFF,然后读出,根据读出数据中0b1的个数确定从模块需要多少存储器空间。然后自行分配相应大小空间并将基地址写入基地址寄存器。
需要考虑的一点是,具有自适应功能的CPCI通用处理模块由于要在系统槽和外设槽2种插槽中使用,所以一般情况下都是直接将PCI6466配置成初端先启动或次端先启动,并不会通过考虑模块具体的使用来设置到底是初端先启动还是次端先启动。这样带来的问题是,插入系统槽和外设槽的模块被同时配置成初端先启动时,若主模块在上电复位结束后即访问CPCI总线对各个从模块的次端进行配置,但从模块的PCI-PCI桥接器配置成初端先启动,即从模块操作系统启动后,对桥的初端进行配置后,次端才能进行配置。
造成的结果是,主控模块上电复位后访问从模块的次端,CPCI总线被拉死,程序停止执行,看门狗复位有效,复位整个系统。主模块再次访问从模块,CPCI再次被拉死,反复复位。这时就需要操作主控模块待从模块配置完成后再对从模块进行配置,防止系统被拉死。
4 结 语
本设计提出的基于PCI6466的具有主从自适应功能的CPCI通用处理模块在具体的应用环境中具有很大的便利性,能够方便地应用在CPCI底板总线的系统槽和外设槽中,同时针对一些可能出现的问题做针对性的处理,为CPCI系统提供了一种通用的、具有主从自适应功能的通用处理模块的解决方案。
参考文献
[1]王丽,黄发钧.基于CPCI总线CPU主控模块的设计与实现[J].电子设计工程,2010,18(4):125-127.
[2]李贵山,陈金鹏.PCI局部总线及其应用[M].西安:西安电子科技大学出版社,2003.
[3]刘鑫,周金莲.CompactPCI总线工控机技术的现状和应用[J].电子技术应用,2002(7):2-3.
[4]刘鑫.中国CompactPCI/PXI技术发展与应用[J].测控技术,2004,23(6):1-3.
[5]李贵山,戚德虎.PCI局部总线开发者指南[M].西安:西安电子科技大学出版社,1997.
[6]王学龙.嵌入式Vxworks系统开发与应用[M].北京:人民邮电出版社,2003.
[7]周启平,张杨.Vxworks下设备驱动程序及BSP开发指南[M].北京:中国电力出版社,2004.
[8]吴超.车载实时控制模块与实现[J].航空计算技术,2010,40(2):122-126.
[9]刘青,马天乙.CPCI数据总线接口的设计与实现[J].电子科技,2011(6):95-96.
通用处理模块 篇3
一般意义的滤波器指能够使得用户期望的信号通过,而其他信号有较大衰减。时域滤波器的响应H(f)是和频率f相关的,即只能通过一定频率的信号;时域滤波器的响应H(θ)是和空间频率λ-1sin(θ)或者θ相关的,即用一定形状的波束来通过有用方向的信号,抑制不需要方向的干扰,因而又称为波束形成。
数字波束形成技术(DBF)技术是将波束形成理论和数字信号处理的方法结合起来,对DDC(数字下变频)后的基带信号进行处理,形成期望波束的过程。其除了具有数字处理方法对模拟处理方法的优点外,还有比如控制灵活,自适应实现,密集多波束等优点,也被成为智能天线。
2波束形成理论简介
前面介绍波束形成器是一个空域滤波器,其模型如图1所示。
第k个波束输出为:
其中,Wk为要形成的第k个波束的系数,即空域滤波器系数,x(n),y(n)分别为第n个快拍的输入和输出,DBF实现的核心就是完成乘累加。
波束形成主要分类有:常规波束形成,最优波束形成,自适应波束形成,这三种方式的实现都可以通过图1的空域滤波结构实现,三者的不同,只是在于Wk,考虑是否使用通用模块实现数字波束形成。
3实现结构
3.1通用结构提出
对应于图1的结构,能够对应的提出一种FPGA结构,如图2所示。
将图2在设计时结构直观,但是缺点也很明显。
(1)乘法器个数和加法器的个数在阵元不同时,数量不同,不易移植使用。
(2)对于雷达信号,较多使用窄带信号。抽取后数据速率不高,而现在FPGA器件的运行速度远高于采样率,造成资源的浪费。
(3)当阵元数目多时,FPGA资源紧张。
(4)存储系数的系统复杂。为了解决这些问题,合理利用乘法器速度以及FPGA流水处理的特性,提出下面结构,如图3。
其中虚线框为通用DBF模块,并串转换模块主要完成将较低速率的并行数据转换成较高速率的串行数据,使得数据率和器件的工作频率相当,送入不同的波束形成,这样即利用了FPGA的流水特性,又利用了当前时刻采样数据,对乘法器和加法器进行了充分的复用,合理的分配了系统资源。
3.2实现与仿真
通用DBF模块的输入为:累加器的清零信号;每一个阵元对应的权系数;DDC之后各阵元串行数据。其中DDC后每个阵元的I,Q两路数据分别表示实部和虚部。乘法器为XILINX的复数乘法器IP核,对应的累加器应为两个,分别完成实部和虚部的累加。
累加器的清零信号:在完成全部阵元的一次乘累加之后,要进行新的一次乘累加,清零信号在时序上保证单此次累加为全部阵元的和。
每一个阵元对应的权系数:在DBF各种算法中,不同的只是权系数的区别,权系数的存储方式可以多种,但是只要合理的控制RAM或其他存储介质,将对应和权系数与对应阵元的数据乘起来即可。
位截取:定点数运算处理时为避免中间结果数据宽度不断增加,应进行截位处理,仅取出有效数据进行后续处理。截位处理时,截取位置取决于加权系数位宽。例如16位宽度加权系数归一化为2^15-1,则复数乘法结果的实部和虚部分别右移15位(相当于取高位),截位时采用舍入法,能够避免直接截尾引入的直流干扰。
DDC各阵元串行数据:数据率为Fs的M个阵元数据进行DDC后分别存储实部和虚部。M路的并行数据转换为串行之后,速率提高M倍。对于多阵元输入的雷达系统,并行全转串行之后数据率为MFs可能大于乘法器工作速率,可以调用n个通用DBF模块,并在后面后级联加法器,完成全部阵元累加,如图4,将DDC后数据分为n路并行,每一支路内完成并行运算,数据率为MFs/n,即形成串并行结合的形式。
幅相校正功能:DBF体制雷达中,需要有幅相校正的模块,即对每个阵元乘以修正系数,这里不多赘述。
根据具体项目,设计了24阵元的波束形成器,所用FPGA器件为XILINX的virtex-5系列xc5vsx95t,其乘法器的标称主频450MHz,可以稳定工作在200MHz以内,利用matlab产生一组正弦波作为24阵元入射信号,并定点化为18位,同时产生15个导向矢量,在-45°~45°空域等间隔形成15个波束。并将此定点化后的入射信号通过ROM加载在FPGA完成DBF运算,用以验证FPGA实现的正确性,经过运算舍入法截位后得到实虚部各18位信号,保存为数据文件进行分析。
Modelsim下仿真的波束形成结果如图5所示(上为实部,下为虚部)。
FPGA片上运行结果,Chipscope显示如图6所示(左为实部,右为虚部)。
从图5,图6中能够看出,实现的功能基本正确,为了进一步验证形成的波束全部数据的正确性,将数据导出,同matlab的运算结果进行比较。对输入数据利用matlab进行DBF运算的结果(其中进行了hamming加窗)如图7所示;将数据进行定点化后,利用FPGA完成DBF运算的结果如图8所示。
误差分析:FPGA相对matlab的相对误差如图9所示,能够看到,定点相对双精度浮点数的精度误差和截位误差的影响,造成运算的一定误差,但是在可接受的范围内,验证了设计的正确性。
4结论
数字波束合成是智能天线的核心算法,根据波束形成时,只需改变权系数的特性,本文主要讨论了如何设计通用性较强的DBF模块,其核心是合理利用数据率,复用FPGA的IP核资源(乘法器,加法器),大大提高了处理效率,并且在FPGA器件上验证了其正确性。
摘要：波束形成技术是智能天线领域的核心技术,利用各种波束形成算法,根据空域信息来产生空间定向波束,将波束的主瓣对准期望的来波方向。DBF技术(数字波束形成)是天线波束形成原理与数字信号处理技术相结合的产物。本文介绍了一种通用的数字波束形成技术及其工程实现。
关键词：数字波束形成,FPGA,空域滤波
参考文献
通用处理模块 篇4
1 报表设计及报表数据填充
由于本系统中各个报表采用统一的处理流程，每个报表在要输出的数据列的数量及内容都有差别，需要采用交叉报表来实现。报表的设计过程大体如下：
(1)在Delphi开发环境中，在窗体设计模式，向报表打印界面的窗体上增加TfrxReport、TfrxCxObject、TfrxXLSExport三个控件的实例，其中TfrxXLSExport用于将报表导出为Excel文件。
(2)双击TfrxReport的实例打开报表设计器，向报表中添加“报表抬头”及“主数据”两个Band。
(3)在“报表抬头”中添加一个“文本对象”，用于显示报表标题。
(4)在“主数据”Band中添加一个“交叉表对象”，如图1所示。
(5)设计完毕之后需要将报表模板保存为fr3文件。
返回报表打印界面的窗体设计界面，对TfrxReport的实例添加OnBeforePrint事件的相应函数，并添加代码如下：
2 模型相关界面实现
图2是报表管理的界面，此界面集中管理所有的报表，其中左侧树状视图分类列出了当前用户拥有权限的报表，右侧显示用户在左侧选择的报表的标题以及报表说明，分别对应S＿Report数据表中ReportName和ReportDescription字段的值。用户在选择报表并点击“确定”按钮之后，将进入报表打印界面，如图2所示。
报表打印界面根据S＿Report中当前报表对应的记录，生成SQL语句并提交数据库执行进行查询，将数据库返回的数据显示在界面上。同时界面的上方有一排按钮，用户可以对报表进行各种修改，其中包括“项目选择”和“数据选择”。分别点击这两个按钮之后弹出“项目选择”界面和“数据选择”界面。
项目选择界面如图4所示，这里左侧列出了当前报表候选字段列表（对应S＿Report表中的FieldsName和FieldsAlias的值），右侧是用户已经选择的字段列表（对应SqlFields字段的值）。通过此界面用户可以选择要在报表中输出的字段列表。用户操作的结果将保存着S＿Report表中。
数据选择界面如图5所示。数据选择操作允许用户对数据进行筛选，只在报表中输出符合某些条件的记录。此界面中，用户可以对当前报表候选字段列表中任意字段的数据进行过滤，只需要在界面上方的“字段”下拉列表选择要过滤的字段，在“关系”下拉列表中选择比较关系（大于、小于、等于等），在“值”下拉列表中选择或者输入比较目标，然后点击“添加”按钮，即可添加一个过滤条件，多个过滤条件之间是“与”或者“或”的关系。系统根据用户操作产生的过滤条件组合生成一条SQL过滤语句，此语句将作为S＿Report中SqlWhere字段的值保存下来。
通过报表打印界面，用户还可以进行纸张类型设置、打印方向设置、更改列宽等操作，用户的操作都将保存在数据库中，下次打印报表的时候会使用已经保存的信息进行报表输出，避免用户每次打印报表时都需要重新设置的重复劳动。设置好之后系统将根据用户设定的条件重新获取数据，之后就可以进行打印输出了。
3 结语
本文简要介绍了FastReport报表组件，设计并实现了一个通用报表模块模型，并将此模型应用于本文作者开发的电费管理信息系统中。在实际开发的过程中，我们认为FastReport功能十分强大，使用起来十分灵活、方便。我们的通用报表模块模型，能够满足不同系统不同用户的需求，允许系统开发者或者系统管理员在不更改系统源代码的前提下对系统中的报表进行增加或者修改，并允许最终用户在打印输出时控制报表的数据和输出格式，十分灵活。此模型不依赖具体的应用，具有通用性，可以应用于其他的管理信息系统。
参考文献
[1]韩雨,董丽丽.基于FastReport图片报表的设计与实现[J].电脑知识与技术,2008(34)
[2]杜恒杰.基于FastReport的高校学生管理系统报表的设计与实现[J].科技信息,2008(35)
通用处理模块 篇5
以前船舶电力设备系统发生故障时, 都是船员进入设备舱, 对故障数据信息进行手写抄录, 采用这种方式不仅工作量过大、不易操作, 而且也不能及时地采集故障信息, 而嵌入式MCU的通用监控模块则可以有效地解决这个问题。
1 嵌入式MCU通用监控模块硬件的设计
嵌入式MCU是在对液压检测仪进行在线监控时采取的模块化硬件处理方式。嵌入式MCU通用监控模块硬件如图1所示。
从图1中可以看出, 嵌入式MCU通用监控模块硬件的工作流程为:被检测的液压系统向传感器传递信号, 传感器接收信号后开始检测;然后传输给滤波器, 以过滤信息中的噪声;A/D将采集到的模拟信号转为数字信号, 以方便计算机计进行信息处理;将内部镶嵌的MCU控制器作为监控模块的硬件核心, 对信息进行分析、处理, 并提取其中的有用信号对液压系统的状态进行观察。嵌入式控制器本身就有高存储容量单元, 可储存查询过的历史数据, 而且存储器被设计为外围总线接口, 更方便数据的传达。
嵌入式MCU选用的是ATMEL公司的AT90CAN128控制器, 该处理器不仅资源丰富, 而且处理信息的速度非常快。如果要对一周的数据进行存储, 可以选用存储单元在512 MB以上的CF卡, 它的容量大、擦写寿命长, 而且断电时数据不容易丢失;实时时钟可选用功耗能较小、擦写寿命很长和自身带有一定的小容量的FM3104RTC芯片;光电隔离器件可选择工作最高频率可达15 MHz的TLPl15A器件;CAN总线收发器可选用带双向保护功能的ESD保护器件;为了保证前端器件运行的可靠性, 双通的多路选择单元可以使用军用的DG407。
2 嵌入式MCU通用监控模块软件设计
嵌入式MCU通用监控模块软件如图2所示。
2.1 CAN通信初始化字的设计
CAN通信初始化字主要是用来设置CAN通信的参数。寄存器在初始化时有总线定时寄存器0、总线定时寄存器l、接收代码寄存器、接收屏蔽寄存器和输出控制寄存器等。由于总线定时寄存器的内容决定着波特率数值, 因此在访问总线定时寄存器的初始化字时, 必须依照系统内各个CAN通信控制器的晶振频率来设计。
2.2 数据发送和接收程序的设计
CAN控制器能够自行完成对信息的接收, 因为信息是由CAN控制器发送给CAN总线的, 所以只需要发送程序把信息帧发送到缓冲区域内, 然后开启发送命令即可。但是要注意是, 如果发送过程中发生中断, 是因为发送的缓冲区可以被再次利用, 而不是意味着信息发送任务的完成。由于CAN控制器能自行完成对信息的接收, 因此只需要接收缓冲区内需要接收的信息即可。在读取完缓存器中接收的信息内容后, 需要重置CPU中的缓存位, 只有这样, 才能使其将接收到的报文变成有效文件。
2.3 CAN总线异常的处理方法
由于CAN总线是串行通信局域中一种较为优良的网络, 其自身就有强大的检查错误和排查错误的能力, 因此在设计CAN总线时, 要充分利用CAN总线这一特性, 以提高通讯系统的可靠性。CAN协议规定网络上任何一个节点错误数值都要使用计算器计算, 使CAN总线处于以下三种状态:“错误-激活”状态、“错误-认可”状态和“总线脱离”状态。如果CAN总线处于前两种状态, 则总线可以根据网络节点上的信息参与到总线通信中;如果CAN总线是处于第三种状态, 则网络节点不仅不能进行信息发送, 也不能接收到任何数据帧。CAN协议对脱离的总线节点再重新参与到总线通信时作了严格规定, 判断一个节点是否脱离了总线可以使用查询和中断两种方式, 要恢复“总线脱离”状态的节点, 需要依照CAN协议中的规定流程操作, 否则会使节点一直处于“总线脱离”状态。
3 结束语
嵌入式MCU通用监控模块主要是对数据信息进行采集、储存和对简单的错误信息作出分析和判断, 这种便携式的监测仪器装置能够在现场对信息进行记录、分析并将资料传送到计算机上, 然后使用计算机对其进行详细分析。
摘要：对通用监控模块的构成设计和实现方法进行了阐述。该模块不仅能对中小型仪器进行检测和分析, 同时还能诊断和在线检测大型设备系统。
关键词：嵌入式MCU,船破液压系统,模态检测,监控模块
参考文献
通用处理模块 篇6
1改造设备及方案介绍
1.1 RCA1750告警原理
遥控器的状态由MB1753的P10至P13口提供, 其通过Modem与设备的CI板相连。RCA1570A前面板RF1751A指示灯为LED发光二极管, 在灯管熄灭时, 两端电压各位5.0V, 导通时, 灯管亮起, 一端电压变为3.8V。设备告警或关机时, 同时会产生Buzzer信号, 驱动遥控器的内置蜂鸣器, Silence按键用于中断蜂鸣器信号。
1.2方案一
可以取LED灯管的电压作为语音模块的输入信号。该方案的主要优点在于, 接线简单直接, 灯管的电压可以直接用于发生器, 且由于是直接从LED灯上采样电压, 通过语音模块, 可以更加清晰的报告出当前设备的状态, 仅是在预警状态下就有多达九种具体状态。其缺点是, 由于需要在板件上进行飞线, 操作起来困难较大, 且由于该模块空间狭小, 不易于操作。
图1为RCA 1750的前面板示意图。
1.3方案二
型号为MB1753的遥控器母板中, 其J5, J6端口用于向SF1344和SF1394输出信号。第二种方案采取在该两端口取出输出信号, 该信号源作为音频发生器的触发信号, 图2和表1为MB1753的后背示意图及J5端口的针脚作用图。
实际测试过程中, 以J5为例, 设备正常时, 电压表测得的ALARM, WARNING, BUZZER为4.8V, NORMAL为0V。当设备处于预警或者告警时, ALARM, WARNING和BUZZER信号均变为0V。此时遥控器的蜂鸣器开始报警, 按下SILENCE按键后, 此时ALARM, WARNING信号仍为0V, BUZZER信号变为4.8V, 此时蜂鸣器失效。
该方法的优点在于, 由于25口本身是MB板的内置接口, 不需要在板件上进行任何改动, 所以稳定性可靠。缺点是, 语音模块可能对遥控器产生串扰。
综合考虑, 本次改造采用第二种方案, 虽然仅可以让语音模块报告出当前设备处于告警状态, 但是其结构简单, 方式直接, 值班人员通过报警模块发出的声音也可以迅速的观察设备当前的工作情况。
2音频发生器介绍
2.1语音模块介绍
LMD107语音模块是基于YS07型语音模块的升级版模块。具有价格低、稳定可靠、可重复录音、开关触点控制、体积小等特点。主要控制放音方式有两种:通过7组触电控制、485串行总线控制。左侧的8路端口从上往下依次从1到8, 第8口为公共端口, 用于25针口和语音模块共地。
2.2语音制作
2.2.1语音录制
本次改造采用的是通用的名称为Chs To Voice文本转语音的软件, 其主要特点是能直接通过文本转化为语音, 并且有不同的声音库可供选择, 发音标准, 同时避免了人工录音时夹杂的噪声。以图4为例, 输入完毕后, 点击“立即播放”即可产生语音, 点击“保存”即可将语音存入。
2.2.2语音格式转换
LMD107模块支持三种WAV格式的语音, 分别为PCM22.050KHZ 16bit单声道, PCM11.025KHZ 16bit单声道及IMA ADOCM11.025KHZ 4bit单声道。而Chs To Voice的语音格式为MP3, 所以要通过软件对其进行转换后才能应用, 本次采用的是名为GOLDWAVE的音频制作软件。以图5为例, 选择需要转换的文件并选择需要转换的格式后即可进行转换。具体声音格式及转换过程如表2所示。
2.3语音模块
图6为计算机和语音模块交互软件主要由连接设备, 录音选项, 放音试验和工作模式设置选项组成。在连接设备中选择正在工作的型号, 端口默认为COM1。录音选项中, 会显示出所有的音频文件, 点击连续录音即向模块传输音频。放音设置中, 会对工作模式设置中, 默认波特率为9600bps, 必须和计算机的COM口的波特率一致。采集方式为端口触发方式, 由于BUZZER信号为0V时蜂鸣器应报警, 所以选择闭合循环播放 (L) , 并选择统一设置。
3效果和展望
由于该语音报警系统占用了本用于塔台状态显示器的J5, J6端口, 对于四跑道后期改造时, 需要重新加装RS232 25针并联线。一, 三跑道所采用的是型号为RCA1240的遥控模块以及型号为MB1346的接口板, 由于其塔台面板显示器的25针口已经被占用, 所以在改造时需要一根25针的分路线, 以确保塔台面板显示器的正常工作。同样的, 可以从MB1346的P3口的25针脚取出Buzzer信号, 用于语音模块的信号源。由于NM7000A/B设备自带的遥控器报警声音较小, 且航向下滑设备与指点标设备的报警声音并无差别, 不利于在众多设备中迅速发现告警设备。经测试, 设备在预警和告警时, 报警器均能顺利发出报警语音, 并且声音响亮, 能充分的提醒值班人员主要到设备的变化, 保证在第一时间发现问题, 解决问题, 保证导航设备安全运行。
摘要：最新的NM7000B仪表着陆系统采用的RCA1570A的遥控器, 其自带的蜂鸣器声音较轻且单一, 在设备保障中存在安全隐患。在分析比较RCA1750的两种改造方案后, 采用对设备影响较小的方案。使得报警系统声音响亮且直观的反应故障设备, 其后新的告警系统运行稳定, 效果良好。
通用处理模块 篇7
关键词：通用造价,通用设计,造价水平
0. 引言
近年来, 随着电网建设的高速发展, 设计、施工进度的加快, 建设环境的变化等, 电网对工程造价和工程建设管理日趋重视。
本文选取2014 版国家电网公司220k V变电站分册, 对比分析2014 版与2010 版220k V变电站通用造价在编制依据、方案数量、内容、造价水平等方面的差异, 并总结2014 版通用造价的特点, 最后以220k V GIS户内站为例, 讨论了2014 版通用造价的实用性。
1. 2014 版220k V变电站工程通用造价与2010 版的差异分析
1. 1 编制依据的差异
2014 版220k V变电站工程通用造价按照最新的设计规程规范, 依据《国家电网公司输变电工程通用设计220k V变电站分册 ( 2011 年版) 》, 对通用造价方案的技术参数进行调整, 采用2013 版预规、导则、定额及现行的技经文件和2014 年第一季度设备及材料价格, 在这些数据基础上对通用造价进行编制, 保证了通用造价的时效性[1]。
1. 2 编制内容的差异
1. 3 方案数量的差异
2011 版220k V变电站工程通用设计方案共27 个, 相应的2014 版通用造价共92 个方案; 而2005 版220k V变电站工程通用设计方案共13 个, 相应的2010 版通用造价共96 个方案;2014 版较2010 版精减了方案数量[1,2]。
在2014 版220k V变电站工程通用造价中, 典型方案共9个、基本模块41 个、子模块42 个, 典型方案和子模块比2010 版有所减少, 而基本模块数量增加。
1. 4 造价水平的差异
2014 版220k V变电站工程通用造价的主要设备价格参照2014 年第一季度信息价, 地方性材料参照北京市2014 年第一季度信息价格[1]。变电工程通用造价2014 版造价水平普遍较2010 版造价水平低10% , 原因在于近几年设备、材料价格下降幅度较大, 其中220k V变电站工程主要设备价格降幅达到35% 。
2014 版通用造价对应于2011 版通用设计, 通过基本模块、子模块的灵活组合, 可以达到对通用设计的全覆盖。主变 ( 含无功) 、低压侧 ( 含站用电) 的分类方法更加与通用设计匹配, 更有实用性。
2. 2014 版通用造价应用案例分析
以某投产工程为例, 该项目本期新建1 × 240MVA主变压器; 220k V配电装置出线4 回; 110k V配电装置出线7 回; 10k V配电装置出线16 回; 无功补偿装置配置在10k V母线上, 本期新建电容器4 × 8Mvar; 110k V和220k V配电装置及电容器均采用户内布置; 主变压器为户外布置。
选取220k V变电站通用造价A3 - 3 方案, 调整后的通用造价静态投资为9184 万元, 本工程静态投资为9861 万元, 较通用造价高677 万元, 主要原因分析如下:
(1) 建筑工程费较通用造价高570万元。主要是增加地基处理费用154万元;场地平整、站区道路等站区性建筑费用增加55万元;排水沟、护坡等特殊构筑物增加11万元;生产综合楼增加114万元;站外水源增加75万元;编制基准期价差增加161万元。
( 2) 设备购置费较通用造价低810 万元。主要是由于参照国家电网公司同类工程近期招标价格。
( 3) 安装工程费较通用造价高235 万元。主要是全站接地费用增加168 万元; 调试费用增加57 万元; 编制基准期价差增加10 万元。
( 4) 其他工程和费用较通用造价高682 万元。主要是建设场地征用及清理费增加219 万元; 桩基检测费增加64 万元; 因取费基数变化引起其他费用增加399 万元。
3. 总结
2014 版220k V变电站工程通用造价较2010 版方案数量减少4 个, 由于近几年设备、材料价格下降, 2014 版造价水平较2010 版降低12% 左右。
220k V变电站通用造价模块在电力建设工程中的应用贯穿于工程项目建设的各个阶段, 论文结合案例对220k V变电站通用造价模块在工程初步设计阶段的应用进行分析, 为电力建设工程造价的动态确定和控制提供了重要的参考借鉴价值。
参考文献
[1]刘振亚.国家电网公司输变电工程通用造价 (2014年版) [M].北京:中国电力出版社, 2014.
[2]刘振亚.国家电网公司输变电工程通用造价 (2010年版) [M].北京:中国电力出版社, 2010.