软件锁相环

软件锁相环（共7篇）

软件锁相环 篇1

0引言[1]

锁相环广泛应用在频率合成、信号解调和频率测量等信号处理领域, 目前使用的锁相环主要是基于专用硬件平台的数字锁相环。随着通用计算机运算性能不断提高, 已经出现了基于通用计算机平台“纯软件化”的信号实时处理系统[1]。这种技术被称为虚拟无线电, 是软件无线电技术的一种发展趋势[2]。软件锁相环 (SPLL) 就是利用虚拟无线电技术, 在通用计算机平台上实现锁相环的功能。尽管与模拟锁相环相比, 其基本原理没有太大变化, 但是在数学模型、参数设置和实现方式方面却存在一定的差异。以二阶锁相环为例, 通过对其数学模型、性能分析和参数设置方面的研究, 探讨软件锁相环的具体设计与实现方法, 并通过仿真进一步验证其实际应用的可行性。

1数学模型

软件锁相环是模拟锁相环的一种数字化实现方式, 如何将一个模拟系统转换为功能相同、性能相近的数字系统成为软件锁相环设计的关键。一个系统的功能和性能可以由其传递函数决定, 模拟系统对应着S域的传递函数, 数字系统对应着Z域的传递函数。将系统Z域的传递函数转换为时域差分方程的形式, 作为软件锁相环的数学模型。从模拟域到数字域的转换方法主要有:双线性变换法、导数逼近法和冲激响应不变法[3], 采用双线性变换法, 以二阶模拟锁相环为例, 其S域模型如图1所示。

K=Kd·K0, Kd为鉴相增益, K0为压控振荡器增益;τ1、τ2为有源比例积分滤波器时间常数。K与自然谐振频率wn和阻尼系数ξ的关系为:

$w{}_n=\sqrt{\frac{{\rm K}}{\tau {}_1}}‚\xi =\frac{\tau {}_2}{2}\sqrt{\frac{{\rm K}}{\tau {}_1}}$。 (1)

使用双线性变换法$(S=\frac{2}{{\rm T}}\cdot \frac{1-{\rm Z}{}^{-1}}{1+{\rm Z}{}^{-1}}‚{\rm T}$为采样时间间隔) 将式 (1) 代入到模拟二阶锁相环系统模型得到SPLL的Z域模型, 如图2所示。

根据SPLL中每个模块的Z域模型, 通过Z域逆变换得到其时域差分方程的数学表达式, 以此作为SPLL的数学模型。

环路滤波器的时域差分方程为:

$\begin{array}{l}u{}_d(n)=u{}_d(n-1)+\left[\frac{2\xi }{\omega {}_n}+\frac{{\rm T}}{2}\right]\cdot \theta {}_d(n)-\\ \left[\frac{2\xi }{\omega {}_n}-\frac{{\rm T}}{2}\right]\cdot \theta {}_d(n-1)。(2)\end{array}$

压控振荡器的差分方程为:

$\begin{array}{l}\theta {}_{{\rm O}}(n)=\theta {}_{{\rm O}}(n-1)+\omega {}_n^2\cdot \frac{{\rm T}}{2}\cdot u{}_d(n)+\\ \omega {}_n^2\cdot \frac{{\rm T}}{2}\cdot u{}_d(n-1)。(3)\end{array}$

式 (3) 还可以表示为:

$\begin{array}{l}\theta {}_{{\rm O}}(n)=\theta {}_{{\rm O}}(0)+\omega {}_n^2\cdot \frac{{\rm T}}{2}\cdot {\displaystyle \sum _{k=1}^{n}u}{}_d(k)+\\ \omega {}_n^2\cdot \frac{{\rm T}}{2}\cdot {\displaystyle \sum _{k=0}^{n-1}u}{}_d(k)。(4)\end{array}$

当锁相环处于跟踪态时:

$\omega {}_n^2\cdot \frac{{\rm T}}{2}\cdot {\displaystyle \sum _{k=1}^{n}u}{}_d(k)\approx \omega {}_n^2\cdot \frac{{\rm T}}{2}\cdot {\displaystyle \sum _{k=0}^{n-1}u}{}_d(k)$。

式 (4) 可简化为:

$\theta {}_{{\rm O}}(n)=\theta {}_{{\rm O}}(0)+\omega {}_n^2\cdot {\rm T}\cdot {\displaystyle \sum _{k=1}^{n}u}{}_d(k)$。

因此, 压控振荡器的输出为:

$S{}_{{\rm O}}(n)=U{}_0\cos \left[\omega {}_{0}n{\rm T}+\theta {}_2(0)+\omega {}_n^2\cdot {\rm T}\cdot {\displaystyle \sum _{k=1}^{n}u}{}_c(k)\right]$ 。 (5)

与模拟锁相环中VCO的数学模型比较可知, SPLL的压控振荡器增益K0=w${}_n^2$·T。根据参数Kd、K0、ξ、wn和式 (1) , 可以得到SPLL对应的τ1、τ2的取值为:

$\tau {}_1=\frac{{\rm K}{}_{\text{d}}\cdot {\rm K}{}_0}{w{}_n^2}‚\tau {}_2=\frac{2\xi }{w{}_n}$。 (6)

2性能分析

从模拟锁相环到数字锁相环的变换, 不论采用双线性变换法还是导数逼近法, 都是一种拟合处理的方法。下面将通过比较软件锁相环与模拟锁相环的闭环响应、噪声带宽及其他重要参数, 分析二者的性能异同。

2.1闭环响应

对于理想二阶环, 其闭环响应为:

${\rm H}(\text{j}\Omega )=\frac{2\xi w{}_n(\text{j}\Omega )+w{}_n^2}{(\text{j}\Omega ){}^2+2\xi w{}_n(\text{j}\Omega )+w{}_n^2}$。 (7)

数字锁相环工作在数字域, 采用双线性Z变换, 可得到SPLL的闭环传递函数为:

${\rm H}(\text{e}{}^{\text{j}\omega })=\frac{(\omega {}_n^2+\frac{4\xi \omega {}_n}{{\rm T}{}_{\text{S}}})+2\omega {}_n^2(\text{e}{}^{\text{j}\omega }){}^{-1}+(\omega {}_n^2-\frac{4\xi \omega {}_n}{{\rm T}{}_{\text{S}}})(\text{e}{}^{\text{j}\omega }){}^{-2}}{(\frac{4}{{\rm T}{}_{\text{S}}^2}+\omega {}_n^2+\frac{4\xi \omega {}_n}{{\rm T}{}_{\text{S}}})+(2\omega {}_n^2-\frac{8}{{\rm T}{}_{\text{S}}^2})(\text{e}{}^{\text{j}\omega }){}^{-1}+(\frac{4}{{\rm T}{}_{\text{S}}^2}+\omega {}_n^2-\frac{4\xi \omega {}_n}{{\rm T}{}_{\text{S}}})(\text{e}{}^{\text{j}\omega }){}^{-2}}$。 (8)

由式 (7) 和式 (8) 得到2种锁相环的幅频和相频响应曲线 (如图3所示) , 其中Fs为采样频率, 虚线表示模拟锁相环的幅频和相频响应曲线, 实线表示软件锁相环的幅频和相频响应曲线。可以看出, 当频率F小于1/4倍采样频率时, 数字锁相环与理想的模拟锁相环幅频响应和相频响应基本一致;随着频率F的增加, 非线性程度加剧, 2种锁相环在幅度和相位响应的差距在逐渐变大。

2.2环路噪声带宽

根据锁相环的噪声带宽定义以及锁相环的闭环传递函数, 模拟锁相环和软件锁相环的噪声带宽计算公式为:$B{}_L=\frac{\omega {}_n}{8\xi }(1+4\xi {}^2)$, 只与ξ有关;对于软件锁相环而言, 其环路噪声带宽受采样频率Fs和ξ共同影响。当ξ=0.707, Fs=7.5 MSPS时, 模拟锁相环和软件锁相环的噪声带宽曲线如图4所示。

从图4中可以看出, 对于模拟锁相环而言, 其等效环路噪声带宽计算公式为:BL=0.530 7ωn;对于软件锁相环而言, 其等效环路噪声带宽的计算采用多项式拟合的方法, 对图4中实线进行拟合, 可得到SPLL中BL与ωn的近似关系式为:

$\begin{array}{l}B{}_L=0.0011\frac{\omega {}_n^5}{F{}_{\text{s}}^4}-0.0141\frac{\omega {}_n^4}{F{}_{\text{s}}^3}+0.0809\frac{\omega {}_n^3}{F{}_{\text{s}}^2}-\\ 0.2662\frac{\omega {}_n^2}{F{}_{\text{s}}}+0.5323\omega {}_n+0.0006F{}_{\text{s}}(9)\end{array}$

拟合采用的多项式阶数N=6。

2.3快捕带和快捕时间

在失锁状态下, 锁相环鉴相器的输出是一个差拍电压。由于环路滤波器对差拍电压按比例衰减, 使控制电压减小。这样, 对于使用有源比例积分滤波器的二阶环路来说, 环路高频增益为:

${\rm K}{}_{\text{Η}}={\rm K}{}_{\text{d}}{\rm K}{}_0\frac{\tau {}_2}{\tau {}_1}={\rm K}\frac{\tau {}_2}{\tau {}_1}$。 (10)

因此, 在失锁状态下, 软件锁相环控制频差可以达到:

$\text{Δ}\omega {}_{\text{C}}={\rm K}\frac{\tau {}_2}{\tau {}_1}$。 (11)

如果固有频差Δω0≤ΔωC, 则环路相差可以不经过周期跳跃而快捕锁定。故快捕带ΔωL为:

$\text{Δ}\omega {}_L=\text{Δ}\omega {}_{\text{C}}={\rm K}\frac{\tau {}_2}{\tau {}_1}=2\xi \omega {}_n$。 (12)

快捕时间TL受起始相差的影响很大, 精确计算有困难, 具有正弦鉴相器的二阶环的最大快捕时间可用式 (13) 作为一个粗略的工程估算:

${\rm T}{}_{\text{L}\text{m}\text{a}\text{x}}\approx \frac{10\tau {}_1}{{\rm K}\tau {}_2}=\frac{5}{\xi \omega {}_n}$。 (13)

在实际应用中, 一般会通过频率引导的方法, 使输入信号落在锁相环的快捕带内。

2.4同步带

理想二阶环锁定时的稳态相差为零。这就是说, 在锁定条件下, 缓慢加大固有频差, 直至Δω0达到无穷大, 环路相差一直是零。这就可导出环路的同步带等于无限大, 即

ΔωH=∞。 (14)

对于硬件锁相环, 压控振荡器有一定的控制范围, 其最大频偏是有限的, 所以理想二阶环的同步带也是有限的, 往往受限于压控振荡器的有效控制范围。而对于软件锁相环, 压控振荡器由软件算法实现, 没有这一限制。因此, 软件锁相环中同步带可以看作无限大。

2.5最大频率阶跃量

如果输入信号频率阶跃量过大, 引起的峰值暂态相差过大, 超过了一定大小就不可避免的会造成环路失锁。精确求解最大频率阶跃量需要求解非线性微分方程, 工程上采用相平面法求解。采用正弦鉴相器的理想二阶环, 其最大频率阶跃量为:

ΔωPO=1.8ωn (ξ+1) 。 (15)

3参数设置

由软件锁相环的数学模型 (图2) 可知, 影响环路性能的参数只有自然谐振频率ωn和阻尼系数ξ。根据锁相环设计的基本理论, 锁相环的各项性能对ωn和ξ的选取存在矛盾与统一。增大ωn和ξ, 可以增大捕获带, 减小捕获时间, 但降低了软件锁相环频率跟踪的精度;减小ωn和ξ, 可以加强对输入噪声的滤除, 提高频率跟踪精度, 但增加了频率捕获的时间[4]。因此, 参数选择是在一个合理的范围内实现锁相环捕获性能和跟踪性能的最优化。

首先, 确定阻尼系数ξ。综合考虑环路对输入噪声的抑制能力和环路暂态响应时间, 通常情况下0.6<ξ<1内选择, 实际中一般取ξ=0.707。

然后, 确定自然谐振频率ωn。为了提高环路的捕获性能, 通常在环路捕获之前采用频率引导的方法, 将输入信号的与本振信号的频差减少至快捕带内, 即Δωmax≤ΔωL=2ωnξ (Δωmax为频率引导的最大误差) , 可知$\omega {}_n>\frac{\text{Δ}\omega {}_{\max }}{1.414}=0.707\text{Δ}\omega {}_{\max }$。

对输入相位来说, 理想二阶环相当于一个低通滤波器, 其3 dB带宽截止的频率可根据|H (jΩ) |2=0.5求得。当ξ=0.707时, 环路滤波器的截止频率ωc=2.06ωn。理想的环路滤波器应只允许被跟踪的频率分量通过, 而将其他频率的信号全部滤除, 所以要使ωC<ωmin (ωmin是被跟踪信号的最小带宽) , 即ωn≤0.485ωmin。

根据以上分析, ωn的初始值可在0.707Δωmax～0.485ωmin范围内取值。在环路的捕获阶段, 可以使ωn取值接近上限, 以获得较快的捕获速度;当进入跟踪阶段后, 可以逐渐地减少ωn以获得较高的测频精度[5]。

软件锁相环在实现过程中, 为了提高跟踪的精度, 可采用双精度浮点 (double) 类型作为基本的数据单元。IEEE754标准中指出, 双精度浮点类型的数据有效位数为52 bit[6]。因此, 软件锁相环比硬件锁相环相比具有更高的相位分辨率和频率分辨率, 能够达到较高的测频精度。

4仿真验证

采用蒙特卡罗仿真方法, 基于Matlab仿真环境, 对加性高斯白噪声信道下的单频信号、频率阶越信号和频率斜升2种常见的信号进行相位跟踪。

4.1对单频正弦信号的跟踪

信号频率:70 MHz;信噪比 (S/N0) :41 dBHz;

采样率:7.5 MSPS, 8 bit量化;

多普勒频偏:0 Hz, 10 Hz, 100 Hz, 1 kHz, 2 kHz, 4 kHz, 6 kHz, 7 kHz, 8 kHz, 10 kHz;

环路等效噪声带宽:10 kHz;积分时间:4 ms。

仿真结果如图5所示, 从图中可以看出, 软件锁相环在不同频偏情况下依然保持了较高的跟踪精度, 平均频率跟踪误差为0.272 3 Hz。

4.2对频率斜升的正弦信号的跟踪

信号频率:由70 MHz起线性增大, 斜率分别为2 kHz/s, 4 kHz/s, 6 kHz/s, 8 kHz/s和10 kHz/s;其他参数同上。

仿真结果如图6所示, 从中可以看出软件锁相环对于载波频率缓变的信号具有较好的测频性能, 平均测频误差为0.495 1 Hz。

5结束语

提出的软件锁相环摆脱了模拟锁相环环和数字锁相环中复杂的硬件电路设计以及器件的非线性对其性能的影响, 具有环路结构简单、跟踪精度高和参数设计灵活等优点。通过对2种常见类型信号的仿真, 进一步验证了软件锁相环具有较好的捕获和跟踪性能, 具有一定的实用性和推广价值。

参考文献

[1]SCHAMUS J J, Veridian Engineering, Dayton, OH.Real-Time Software GPS Receiver[M].IONGPS2002, 24-27.

[2]Vanu Bose, Micha Isment, Matt Wellborn, et al.Virtual Radio[J].IEEE.Select.Area Commun, 1999, 17 (4) :35-37.

[3]PROAKIS J G., MANOLAKIS D G.数字信号处理:原理、算法与应用[M].张晓林, 译.北京:电子工业出版社, 2004:549-558.

[4]马志朋.二阶锁相环设计中环路参数的选择[J].火控雷达技术, 1997, 26 (12) :16-20.

[5]张厥盛, 郑继禹, 万心屏.锁相技术[M].西安:电子科技大学出版社, 2003:82-85.

[6]IEEE Standard for Binary Floating Point Arithmetic.ANSI/IEEE754-1985[S], 1985.

UPS中软件锁相环的设计 篇2

关键词：UPS,锁相环,DSP

0 引言

UPS的广泛使用,促使人们对其进行更深入的研究,以提高性能。在双变换在线式UPS中,当逆变电路发生故障或者当负载在冲击性或过载时,逆变器停止输出,旁路接通,由电网直接向负载供电。因此,UPS在进行逆变供电和旁路供电的切换瞬间,就有可能因为两者不同步而发生严重的波形扰动,极有可能损坏UPS或负载。为保持对负载供电的连续性,要求UPS的输出始终保持与市电的锁相同步,这就对锁相环提出了较高的要求。传统的锁相环电路一般由鉴相器、环路滤波器、压控振荡器及分频器组成,硬件电路复杂,易受外界环境干扰,锁相精度不高。而由DSP实现的软件锁相环简化了硬件电路,具有更强的抗干扰能力和更实际的应用效果。

TI公司的TMS320LF2407A是一款最适合运动控制的芯片,广泛应用于UPS的逆变控制输出,该芯片的执行速度可以达到40MIPS,指令周期只有25ns,从而使得复杂的逆变控制算法能够在UPS中得以应用。

1 系统总体设计

系统的总体设计框图如图1所示。将市电和UPS的逆变输出电压先进行降压隔离,然后通过过零检测电路(如图2所示)将正弦波变为方波,输入到DSP的CAP1和CAP2引脚。

过零检测电路中在LM339输出端加上拉电阻,主要是考虑到整个电路对驱动、功耗和速度的要求。R7、R8构成一个滞回比较器,输出信号通过R7改变同相端的参考电压,以消除输入信号正反过零产生的抖动。

当电压由负到正过零时,LM339输出端产生上升沿,将此信号输入到DSP的CAP1。引脚CAP1、CAP2在系统初始化程序中预设置为上升沿触发中断。利用通用定时器2作为其时基,定时器2的时钟预定标因子设为32,即对40MHz的内部时钟进行32分频,使得一个计数周期为0.8μs。当捕获输入引脚上检测到所设的上升沿时,定时器2的计数值被捕获并存入到一个2级深度的FIFO中。通过计算堆栈中两次捕获到的差值可以得到UPS逆变输出与市电输入之间的相位差,进而调整逆变输出的频率和相位,最终达到与市电同频同相。

2 锁相环的软件设计

CAP1、CAP2分别捕捉市电和UPS逆变输出信号的上升沿,并将捕获值存入CAPFIFO中,每次捕获会产生捕获中断,在该中断服务程序中对CAPFIFO中捕获的值进行计算,得到市电与UPS输出电压的相位差及市电频率。另外在产生逆变输出波形的PWM中断中,根据相位差调整逆变输出波形的频率和相位以得出与市电同频同相的参考正弦波。参考正弦波生成的关键在于确定每一个调制周期的角度增量。

2.1 捕获中断的软件实现

软件锁相的工作就是如何确定UPS输出和市电之间的相位差,然后计算出对应时刻的逆变器参考正弦波Uref,参考正弦波生成的关键在于每一个调制周期角度增量的确定。设每一个调制周期角度增量为△θ,则:

式中,TPWM为逆变器的调制周期,Tref为参考正弦波周期。

在每一调制周期角度增量确定的情况下,每一次执行PWM中断服务程序时,参考正弦值Uref可由下式得出:

△θ的值由两部分组成,一部分根据测得的市电周期求得,另一部分体现对相位的调整,根据市电与UPS输出电压之间的相位差获得。公式:

CAP中断中得到市电周期及两者相位之差,并计算出△θ1和△θ2,在PWM中对△θ1、△θ2进行相位指针的求取及简单的运算,再通过查表输出与市电同频同相的参考正弦波。CAP中断流程图如图3所示。若CAP1和CAP2同时触发,说明市电和UPS输出是同频同相的,则直接返回中断,并设置标号flag为0;反之,若两者不同相,则CAP1和CAP2触发的时间不一样,对应地可判断标号flag是否为1。每次中断发生时都会将此时定时器中的计数值存入相应的CAPFIFO,通过计算两者计数之差来计算时间差△T,即:

式中,Nups为捕捉到UPS输出上升沿对应的定时器计数值;Ns为捕捉到市电上升沿对应的定时器计数值。

然后确定相位的超前滞后关系:当△TTs/2时,逆变输出超前与市电输入,将相位调整量设为负值。

2.2 参考正弦波的生成

参考正弦波的生成关键在于△θ的求取,其中△θ1的求取:

式中,Tout为初步调整后的周期值。

△θ1的求取,有可能导致输出电压的周期超过UPS标准,因此在调节过程中会出现振荡现象。为了避免振荡引起的锁相速度减缓问题,在△θ2的求取过程中,可设置4个固定的相位调整值进行分级调整,并设3个相位差值作为采用调整量的参考:

3 结语

软件锁相环 篇3

关键词：快门3D眼镜,软件锁相环,开通周期,相位补偿

近年来,随着3D电视市场的高速发展,作为3D电视配套关键器件之一的3D快门眼镜也呈高速发展态势。实现3D眼镜与3D电视的准确、稳定、高效同步不仅成为该类产品的核心技术之一,还成为影响该类产品3D效果的关键因数之一。

快门3D眼镜的工作原理:3D电视的每一帧3D图像均包含左、右两幅不同角度拍摄的画面,左、右两幅画面切换的同步信号通过红外线、射频或者蓝牙的方式传输出去。3D眼镜接收到电视端的同步信号后,同步切换左、右眼LCD的开通和关断时间,使左画面通过3D眼镜的左镜片,右画面通过3D眼镜的右镜片。左、右画面按照一定频率(一般为60 Hz或者50 Hz)快速切换,观众便看到了立体影像。

锁相环(PLL)是一种常用的信号处理方法,广泛应用于时间同步、频率合成等领域[1]。锁相环分为模拟锁相环、数字锁相环和软件锁相环[1]。本文结合3D快门眼镜产品的特点,仅从软件锁相环的角度,建立数字化可实现模型,详述具体的实施过程,并分析关键系统参数选择方法。本方法基于锁相环(PLL)的基本原理,易于实现,具有很好的信号捕获和跟踪性能,实现了3D眼镜与3D电视的准确、稳定、高效同步,在快门3D眼镜产品中已得到了成功应用。

1 软件锁相环原理

1.1 锁相环工作原理

锁相环是一个相位反馈自动控制系统,由鉴相器(PD)、环路滤波器(LPF)、压控振荡器(VCO)3个部件组成,如图1所示[1,2,3]。

锁相环路有多种形式,图1是锁相环的一种基本环路,其他环路形式(包括各类软件锁相环)均由基本环路变化而来。

锁相环工作原理:当有频率为fi的Vi(t)输入时,输入信号Vi(t)和输出信号Vo(t)同时加到鉴相器进行鉴相;如果二者的频率和相位相差不大,则鉴相器输出一个与二者相位差成正比的误差电压Vd(t),再经过环路滤波器滤去Vd(t)中的高频成分,输出一个直流控制电压Vc;Vc将使压控振荡器的频率fv和相位发生变化,向输入信号频率fi靠拢,最后使输出信号频率fv和输入信号频率fi相等,即fv=fi且两者相位差保持固定,这时的环路状态称为环路锁定状态。

需要指出的是,环路锁定是针对输入信号频率和相位都不变而言的,如果环路输入信号的频率和相位不断变化,那么环路也能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化,这时的环路状态称为环路跟踪状态。

1.2 软件锁相环工作原理

软件锁相环与硬件锁相环的工作原理是一致的,实现方法却灵活多样。针对被跟踪信号的不同特点,设计不同的软件算法,可以更加高效地提高信号跟踪精度。

在快门3D眼镜软件系统的设计过程中,根据不同协议下的3D电视同步信号特点,使用软件锁相环来捕获并跟踪3D电视红外同步信号,可以更加高效地实现快门眼镜左、右眼镜片导通起始相位分别与3D电视左帧、右帧画面切换起始相位的准确同步。

本文介绍的基于红外传输的快门3D眼镜的软件锁相环系统由相位跟随、相差反馈、相位调整3个核心部件构成,系统结构框图如图2所示。

相位跟随模块首先需要识别同步信号,然后通过持续累加一定数量的有效同步周期跟随同步信号,对一定数量的有效同步周期进行累加后求平均就可以获得一个相位和周期都非常近似于标准同步周期的开通周期。

相位反馈模块将开通周期与3D眼镜标准同步周期(一般为8.33 ms或10 ms)做对比,计算出开通周期误差,并将误差值反馈到相位跟随模块,相位跟随模块按照上次开通周期误差对本次开通周期进行相位补偿。

相位调整模块计算本次同步信号的开通周期,并将计算出的开通周期误差补偿到本次开通周期上,使眼镜导通相位实时动态逼近电视同步信号。

实际上,由于3D电视同步信号在传输过程中会受到红外光干扰,导致同步信号局部失真,甚至在3D电视信号发射端自身就存在一定的相位抖动误差,也就是说该软件锁相环的环路输入信号的频率和相位是在不断变化的,所以本软件锁相环就是不断地跟随3D电视的同步信号并不断调整眼镜导通相位,使眼镜导通相位实时动态逼近电视同步信号,同时达到红外抗干扰的目的,也就是说该软件锁相环一直处于环路跟踪状态。

2 软件锁相环实现方法

2.1 流程简述

本软件锁相环的工作流程如图3所示。

2.2 实施过程

本软件锁相环首先需要实时跟踪3D电视的红外同步信号,然后按照特定的补偿算法计算开通周期误差并将误差反馈到同步周期中,最后分别调整3D眼镜左、右眼镜的开通时间和相位,最终使得3D眼镜开通周期和相位向3D电视同步信号持续靠拢,保持在一个误差很小且误差范围很小的固定区域内。

如何动态获取稳定、准确的开通周期误差Tkw将成为该软件锁相环的关键。事实上,开通周期误差Tkw是由参考开通周期Tkp与标准开通周期Tkb(一般为8.33 ms或10 ms)的差值决定的,即:

其中,Tkp可以通过累积开通周期后求平均获得;TWn为相邻同步周期误差,反应了相邻同步周期的误差范围,即:

通过连续累积该误差数值,一方面,TWn必须满足误差范围要求,这样才能有效实现对同步信号的跟踪;另一方面,也可以获得整个同步信号的误差特征,累积次数需要根据具体的同步信号特点做调整。由于相邻同步周期的误差范围不仅与3D电视发射端误差范围有直接关系,而且还与信号受红外干扰的程度有着密切的联系,所以误差范围80μs～120μs可以在3D电视红外同步信号抖动范围要求(3D电视厂家同步协议标准)的基础上做针对性的调整设置。

获取开通周期误差Tkw后,需要将该误差值动态反馈到当前开通周期TK中去,根据Tkw大小情况,结合当前开通周期测量误差▽Tn对TK做动态周期和相位的调整,从而实现3D眼镜导通周期和相位实时动态逼近电视同步信号,即:

理论上,如果TWn按照最大值120μs计算并且排除▽Tn,则TK与3D电视同步信号的相位误差可以动态控制在约20μs,从而有效实现了高精度动态同步的功能,达到了信号红外抗干扰的目的。

3 软件锁相环试验结果

快门3D眼镜软件系统未使用软件锁相环的试验结果如图4所示,3D眼镜开通波形相位抖动范围△t为120μs～160μs。使用软件锁相环的试验结果如图5所示,3D眼镜开通波形相位抖动范围△t为20μs～30μs。

试验结果表明,在快门3D眼镜产品中,本软件锁相环在动态跟随3D电视同步信号相位的过程中,达到了很好的信号跟随、相位同步和红外抗干扰的目的。在佩戴3D眼镜观看3D电视的过程中,3D效果明显。

锁相环不仅能分别使输出信号频率和相位与输入信号频率和相位严格同步,而且还具有信号、频率跟踪特性,所以它在电子技术的各个领域中都有着广泛的应用[4]。软件锁相环摆脱了模拟锁相环和数字锁相环中复杂的硬件电路设计和电子元器件的非线性对跟踪精度的影响,具有结构简单、参数设计灵活等优点[2]。利用软件方式实现信号处理,使软件锁相环比硬件锁相环具有更好的灵活性和通用性。

参考文献

[1]柳慧超,明军.一种软件锁相环的实现方法[J].电子技术研发,2011,38(6):10-12.

[2]屈强,刘东华,杨君,等.软件锁相环的设计与应用[J].遥测遥控,2007,28(1):10-14.

[3]刘翔,张爱玲.一种基于TMS320F2812的软件锁相环实现方法[J].电力电子技术,2010,44(8):60-61.

软件锁相环 篇4

硬件锁相环技术通过捕获某相电压过零比较器输出脉冲的方法实现锁相,该方法具有简单易实现的优点,但在网侧三相电网电压不平衡的情况下,就不能通过某一相的信息获取三相的相位信息,从而影响锁相的精度。而软件锁相环可以通过对三相电压进行综合处理,从而获取准确的相位信息,其优点在于可以在线修改控制算法,而不必改动硬件电路,使得软件锁相环的应用越来越广泛。

本文围绕三相电压不平衡PWM整流的锁相问题,说明了三相平衡下的锁相原理,通过分析三相电压不平衡时的相位关系,设计相应的软件锁相环,在MATLAB下建立了软件锁相环的仿真模型,仿真结果验证了此软件锁相环的有效性和可行性。

(一)软件锁相环原理

锁相环由鉴相器、滤波器和压控振荡器三部分组成,假设ui(t),uo(t)为锁相环输入和输出电压信号。鉴相器对ui(t)和uo(t)进行鉴相,其输出直流电压ud(t)正比于ui(t),uo(t)的相位差。ud(t)经过一低通滤波器,滤除高频成分后控制压控振荡器的频率与相位,使锁相环输出电压uo(t)的相位与频率保持与输入电压ui(t)一致,实现相位锁定。

相位比较只有在相同频率下才有意义,则假设输入电压和输出电压分别为

鉴相器输出ud(t)=kmui(t)uo(t),可以得到

其中,2ωi高频分量被低通滤波器抑制,因此滤波器的输出电压为

在线性范围内,有控制特性方程

因此,压控振荡器输出信号对鉴相器起作用的不是瞬时角频率而是瞬时相位。对(4)式求积分得∫0tων(t)dt=ωot+ko∫0tuc(t)dt,可见

从而,可以得到如图1所示的锁相环路相位数学模型。

(二)三相不平衡下的软件锁相环设计

三相电压不平衡时,电网电压可以描述为正序、负序和零序的合成,即

式中,Emp,Emn,Em0分别为正序、负序和零序分量峰值,φmp,φmn,φm0为正序、负序和零序分量的初始相位。

对其进行坐标变换,可得:

式中:C23为坐标变换矩阵,R(θ)为正序旋转坐标变换矩阵,R(-θ)为负序旋转坐标变换矩阵,它们的表达式分别为:

则三相不平衡电压在两相同步旋转系(d,q)中表达式为:

可见,在(d,q)坐标系中,原三相静止坐标系中的正序交流电动势变换成直流电动势,而负序交流电动势变换成2次谐波电动势。若能在(d,q)坐标系中滤除2次谐波电动势,即可获得正序电网电动势d、q分量[ed,eq]T,再通过两相同步旋转坐标系到三相静止坐标系的变换,即可获得三相正序电动势[eap,ebp,ecp]T。

(三)陷波器设计

DSP系统工作在5KHz的采样频率上,而电压的频率是50Hz,现在要滤除电压频率的2倍频,即为100Hz,但在其它频率上应具有平坦的特性。可得

所以只要构造这样的系统函数,它的一个零点为z1=ejω1=ej0.04π,具有如下系统函数

就可以达到要求,在这里,由于p小于1但十分接近1,取p=0.998。

锁相过程如下:电网电压信号通过硬件电路送到LF2812芯片的CAP1引脚,内部软件为CAP1分配一个计数器,只要捕捉到信号的上升沿,就记录一下此时定时器的值,然后相邻两次定时器值的差即为所测电网电压的周期。通过判断电网电压过零时正弦表格指针所处的位置,以判断二者之间的相位差,相应地调整给定并网电流的正弦表格指针,最后实现二者的同频同相。

(四)仿真

根据上述软件锁相环的设计过程分析,构造出软件锁相环的基本框图,如图2所示。三相电压eabc经坐标变换后得到edq,相当于硬件锁相环中的鉴相器,PI调节器相当于环路滤波器,积分环节相当于压控振荡器,当三相电压处于不平衡时采用陷波器(而处于平衡时采用低通滤波器即可)。

仿真结果如图3所示,图中示出了电网电压三相平衡与三相不平衡时的系统锁相过程。

图3结果表明,在0.05s之前三相电压不平衡时锁相环跟踪角度有点误差,那是因为系统启动时,电压的初相角是任意的,而初始化程序中是个给定的固定角度,所以软件锁相环需要一个相位调整过程。仿真结果证明了设计的软件锁相环能够较好的实现电网电压的锁相。

(五)结论

锁相环是三相PWM整流器等电力电子装置正常工作的重要保证之一,软件锁相环因着其设计灵活而得到重视。本文设计的软件锁相环由鉴相器、陷波器、低通滤波器和压控振荡器,陷波器对三相电压不平衡下鉴相过程出现的二次谐波进行滤除,从而很好的实现了锁相过程。分析了电压不平衡下的锁相过程分析,讨论了陷波器的设计。建立了MATLAB仿真模型,仿真结果验证了软件锁相环的有效性和可行性。

参考文献

[1]马学军,陈息坤,康勇.一种新的基于DSP的高精度UPS锁相技术[J].电工电能新技术,2001,24(4):59-62

[2]王照峰,王仕成,苏得伦.锁相环电路的基本概念及应用研究[J].电气应用,2005,24(8):46-48.

[3]风力发电系统低速运行技术[M].北京:机械工业出版社,2008.

[4]朱义胜,董辉.信号处理滤波器设计[M].北京:电子工业出版社,2004.

模拟锁相环电路设计 篇5

1 电路设计方案

锁相环电路设计方案如图1所示。其中虚线方框内的电路是为实现失去参考源时锁相环输出中心频率的功能所增设的电路,除去这一部分功能电路,即为典型的采用有源比例积分滤波器的二阶锁相环基本电路。其中:鉴相器、1/N分频器,1/256分频器和参考源检测电路做在EPLD中,其它元件可焊接在与PLL-II体积相近的一个电路中。EPLD之外的电路所用管脚与PLL-II相比,可以省去-5V电源脚,只使用单+5V电源。因比PLL-II增加无参考源时输出中心频率的功能,电路中增加了一个指示参考源信号有无的逻辑电平管脚。在PLL-II的管脚分配中有未用的管脚可以利用。除此管脚之外,本电路的其它管脚可做到与PLL-II完全兼容。图中的元件值为:

R1=10KΩ,R2=220KΩ,R3=1.2KΩ,C=1μF。

下面对电路中各部件的设计和选择做一说明。

1.1 基本环路

1)鉴相器

鉴相器电路采用双端输出下降沿比相的数字鉴频鉴相器。采用这种鉴相器是为了与PLL-II的管脚兼容。本电路采用8KHz的单一鉴相频率,鉴相器前端的1/256分频器用来将2MHz的时钟信号分频到8KHz。

本电路使用的鉴相器具有非线性鉴频特性,理论上讲它的捕捉范围可达到无限大,实际上受到压控振荡器调谐范围的限制,它所构成的锁相环路的快捕带,捕捉带和同步带三者相等。

2)环路滤波器

环路滤波器采用差分输入的有源比例积分滤波器如图1中所示,由它构成的二阶环捕捉特性比较优越,同时这种形式的环路滤波器与PLL-II的管脚兼容。

3)运算放大器

环路滤波器采用有源滤波,其中的运算放大器须满足输入输出要求。其前级的鉴相器输出低电平0.1V,高电平4.0V,要求运放共模电压输入范围大于鉴相器输出电压范围;其后级的压控振荡器压控电压范围0.5~4.5V,要求运放输出电压范围大于压控电压范围,因此本电路采用了低漂移的斩波rail-to-rail运算放大器LTC1152。采用+5V电源时,其共模电压输入范围是0~5V;输出电压范围是0~5V;满足使用要求。

4)压控晶体振荡器

锁相环中采用CONNOR WINFIEID的HV系列高稳定度晶体压控振荡器,调谐范围大,频率稳定度高。

1.2 失去参考源时,自动输出中心频率的实现方案

首先使用一个参考源检测电路判断参考源的有无,然后用检测电路输出的逻辑电平控制二选一的模拟开关选择压控振荡器压控端的输入信号,完成无参考源时输出中心频率的功能。参考源检测电路如图2。

图中,PLL32K是由本电路的VCXO分频而来,因此始终存在。CLK_8K就是分频后送入锁相环的参考信号,它经D触发器整形后,每来一个上升沿就输出一个窄的正脉冲。当CLK_8K信号存在时,它不断使计数器清零,计数器高位没有翻转的机会,SW1始终输出0。当CLK_8K信号失掉后,计数器连续计数,当SW1由0跳变为1后,SW1信号将计数器时钟关闭,SW1维持1。这样,有参考源时,SW1=0;无参考源时,SW1=1。

模拟开关选用CD4053,它的控制端接SW1。SW1=0时,环路闭环,模拟开关并入环内,锁相环正常工作。SW1=1时,环路开环,由两个串联于+5V电源和地之间的1.2KΩ电阻(图1中的R3)提供的电源分压(约2.5V)控制VCXO的输出频率。

采用+5V电源时,CD4053导通电阻最大为500Ω,关断漏电流±0.01nA,

后级VCXO压控端输入阻抗≥50KΩ,保证控制电压几乎全部加到VCXO压控端;VCXO压控电压范围0.5~4.5V,运放LTC1152的输出电压范围0~5V,CD4053的模拟信号电压传输范围0~5V;满足传输要求。总的来说CD4053并入环内对环路特性影响不大,环路仍可按典型的理想积分器二阶环来分析。

2 实验结果

2.1 捕捉范围

测试电路如图3。

应用上述测试电路对HV51系列两片VCXO进行测试,测试结果如表1。

2.2 中心频率

本电路在失去参考源的时候,会自动输出中心频率,测试电路如图4。

控制VCXO输出中心频率采用电阻分压电路,因此电源电压变化对输出频率有影响,测试结果如表2。

2.3 线性度

小于20%,单调上升。

2.4 占空比

典型值50±5%,最大不超过50±10%。

2.5 输出负载

输出电流24mA,可驱动15个74系列TTL门电路,或60个74LS系列TTL门电路。优于TRU050和PLL-II。

2.6 固有抖动

在1ns左右,与TRU050和PLL-II相当。

2.7 静态相差

用8KHz鉴相,相差小于30ns。因采用单一鉴相频率,参考源为2MHz时,静态相差比TRU050和PLL-II差,参考源为8KHz时,静态相差比TRU050好。

2.8 抖动容限

测试电路如图5所示。

利用误码测试仪PF140进行测试,结果如表3所示。

抖动容限反映了锁相环工作在线性区域时,所能承受的输入相位抖动的最大值。由上可见,抖动容限值均大于国际,满足要求。在低频段优于TRU050,在高频段较TRU050差。

由于Bt8510中的时钟提取电路在输入抖动为零时,输出仍有抖动80ns,实际锁相环的抗抖动指标要优于上述指标。

2.9 抖动转移曲线

测试电路和测抖动容限的电路相同。

当输入抖动均为2UI时,测得输出抖动如表4所示。

测试结果表明:各频点输出抖动指标均优于国标。除2Hz、5Hz、10Hz三点指标比TRU050差外,其余频点指标均优于TRU050。

3 电路可改进之处

3.1 模拟开关

本电路采用CD4053,但74HC系列CMOS传输门的多项性能优于CD4000系列。实验前因为手头正好有CD4053,因此使用了CD4053。若使用74HC系列CMOS传输门相信可获得更好的特性。

3.2 2.5V电压提供方案

本电路采用两个1.2K?电阻分压得到的2.5V去控制VCXO压控端输出中心频率。其精度受电源电压偏差的影响。若改用输出固定2.5V电压的微功率电压基准LM385-2.5,可免受电源电压的影响,会有更大改善。

3.3

如果对稳态相差有特殊要求,须采用2MHz鉴相

4 结束语

自行设计制造锁相环电路,测试结果合格,完全符合使用要求,如果采用这种设计,既可以全面自主控制锁相环其品质,又可以兼容已有模拟锁相环,进行直接替换,还可避免了TRU050造成独家供货,相信随着实践的检验,这种锁相环电路必将在实际应用中得到越来越广泛的应用。

摘要：针对现有模拟锁相环的缺陷,作者提出选用进口高品质VCXO自行设计制造模拟锁相环的设想,文章介绍了电路中各部件的设计和选择,并通过实验对此方案进行测试,给出了锁相环电路各项指标的测试结果,从而验证了这种锁相环电路的可用性,以及电路改进的可能性。

关键词：锁相环,电路设计,实验结果,电路改进

参考文献

[1]Vertron TRU050 Datasheet[Z].

[2]王福昌,鲁昆生.锁相技术[M].武汉:华中科技大学出版社,2006.

[3]Floyd M.Gardner.锁相环技术[M].北京:人民邮电出版社,2007.

[4]夏文鹤,青小渠,刘莉.基于多路移相时钟的瞬时测频模块设计[J].电子测量技术,2008(6).

[5]GUAN Yunfeng,ZHANG Zhaoyang.LAI Lifeng DPLL implementation in carrier acquisition and tracking for burst DS-CDMA receivers[Z].2003(4).

[6]杜瑜.三阶数字锁相环环路参数的设计方法[J].电讯技术,2007(5).

[7]ALMEIDA M T,PIEDADE S M.High performance analog and digital PLL design[Z].1999.

锁相环技术发展的研究及应用 篇6

De Bellescize于1932年提出同步检波理论,首次公开发表了对锁相环的描述,实现同步检波。到1940年,锁相环第一次用于电视接收机扫描同步装置中,改善了电视图像质量。随后,由杰斐和里希廷利用锁相环路作为导弹信标的跟踪滤波器获得成功,第一次发表了包含有噪声效应的锁相环路线性理论分析的文章,同时解决了锁相环路最佳化设计的问题。随着集成电路技术的发展,逐渐出现了集成的环路部件、通用单片集成锁相环及多种专用集成锁相环,PLL变成一个成本低、使用简便的多功能组件。目前,锁相原理的应用已经深入到通信、雷达、原子物理学,流体力学等。

2 两种常见锁相环研究

2.1 模拟锁相环

如图1。在模拟锁相环中,最常用的PD是模拟乘法器。LPF是由RC组成的无源低通滤波器或R C和运算放大器组成的有源低通滤波器。VCO有变容二极压控管振荡器,射极耦合多谐压控振荡器等。模拟锁相环优点多多但也有其缺点:无源部分(电感,电容)未能随工艺成比例减小;工艺发展使电源电压降低,电压设计范围下降,增大了设计难度;阀值电压的下降使得电路抗干扰能力下降,器件饱和,如放大器的输出饱和点下降,ADC的精度下降等;直流零点漂移;对电源噪声也很敏感;受温度影响;晶体管尺寸减小使得边缘效应更明显;寄生参数的影响也增大。

根据要求不同一般应用在锁相接收机、载波提取、恢复基带时钟信号、调角信号解调;在通信中调制解调自动频率微调;在雷达中天线自动跟踪与精密辅角偏转测量;在空间技术中测速定轨、测距与遥测数据获取;在电视机中电视机同步、门限扩展解调的同步检波等。

2.2 全数字锁相环(ADPLL)

如图2。边沿控制ECPD,环路滤波器一般可用可逆计数器,压控振荡器则用数控振荡器(DCO)实现。虽然数字锁相环也有噪声特性较差,当进行频率调整的时候,输出频率会产生抖动,频差越大,抖动会越大等缺点,但其有更多更实用的优点。

(1)面积小、电路成本低,振荡器输入不再是模拟信号,而是数字控制单元,使得LPF由模拟型被数字型代替,集成在chip内十分节约面积。

(2)功耗小、可靠性高、工作稳定、环路带宽和中心频率编程可调,易于构建高阶锁相环,不需A/D及D/A转换。

(3)ADPLL的相位噪声可做的更好,DCO的分解精度,相位噪声和TDC的分解精度主要决定了PLL的相位噪声特性。

(4)抗PVT性能更好,采用数字校正技术,使PLL的整体性能更牢固。

(5)数字系统的设计灵活,如数字表示的相位经过加法器能够实现检相,经过数字滤波器能够实现滤波,经过乘法器能够实现信号的缩小和放大;如果使用更先进的工艺,可以提高数控振荡器的分辨率,更进一步提高系统性能。

如今的工艺技术,MOS clock速度越来越快,TDC分解精度也得益于此,这也是ADPLL的一个重要的发展趋势

3 特性研究

锁相环技术已广泛存在于各个领域中,这主要归功于锁相环路具有其他控制系统所没有的优越性能,简单地说有以下重要特性。

(1)跟踪特性。在环路锁定下,输入频率一旦发生变化,压控振荡器就会响应这个变化,迅速跟踪这个频率,最终使输入与输出同步。常见于锁相接收机。

(2)滤波特性。通过环路滤波器的作用,锁相环路具有窄带滤波特性,能够将混进输入信号中的噪声和杂散干扰滤除。通带可以做的很窄,性能更优于任何Lc、RC、陶瓷滤波器。

(3)锁定状态无剩余频差。正是理想频率控制特性,使得它在自动频率控制、频率合成技术等方面得到广泛的应用。

(4)易于集成化。环路的基本部件都可采用模拟集成电路实现。环路实现数字化之后,更易于采用数字集成电路。体积减小、成本降低、可靠性增强。

因此,对于当今更多的嵌入系统芯片内的全数字锁相环研究,提高其环路的工作性能,显得更具有十分重要的意义。

4 应用

由于锁相环路结构简单,性能优越等特点,现在广泛应用于无线电通信、数字电视、广播等众多领域。概括起来,锁相环的应用主要以下几方面。

(1)时钟发生器/频率综合器。锁相环锁定后,输出时钟频率是输入时钟频率的N倍,也就是说,锁相环可以从低频输入时钟产生高频输出时钟。系数N是固定的称为时钟发生器,可以变化的称为频率综合器。与石英晶体振荡器相比,用锁相环提供时钟成本低,对印刷电路板、芯片封装的带宽要求大为降低。

(2)时钟恢复。数字通信系统中,发送端往往只发送数据流而不传输时钟信号。接收端为了能正确地接收数据,必须从数据中恢复出同步时钟。

(3)抑制时滞效应。时钟信号负载大,需通过缓冲器来提高其驱动能力;芯片内部有连线延迟,为了抑制时滞、提高系统的稳定性,可以采用锁相环来校准时钟。

(4)调制和解调器。锁相环本身就是一个调频解调器,经过合理的应用,锁相环路可以作任何调制方式的调制器和解调器。

5 结语

锁相环诞生以来,已越来越广泛地应用于科研、生产、生活中。本文重在分析锁相环技术优缺点,研究提供了改进的方法。随着科技的日新月异,新结构新概念的PLL将不断涌现。

参考文献

[1]张厥盛,郑继禹,万心平.锁相技术[M]西安电子科技大学出版社,2003,9.

[2]华春,石玉.数字锁相环路原理与应用[M]上海科学技术出版社,1990.

锁相环技术发展的研究及运用分析 篇7

1 锁相环技术国内外研究现状

1.1 锁相环技术的产生背景

锁相环技术产生于上世纪30年代, 并在上世纪30年代快速发展, 在40年代时被广泛地运用到电视信号技术接收中去。空间技术的发展给锁相环技术的发展带来发展契机, 使得锁相环技术实现跨越式发展。数字电路技术的发展和不断成熟, 锁相环技术被广泛地运用到相关产品中去, 如调制解调、图像处理等多个方面的运用。锁相环技术在数字电路技术的发展中不断地吸取数字电路技术的优点, 从而提高了锁相环技术的可靠性, 实现了锁相环技术功能强大且体积小, 价格低的目标, 为锁相环技术市场的开拓加快了脚步进程。对锁相环技术发展过程中不断暴露出来的零点漂移, 容易受到气候环境影响等缺点进行克服, 提高锁相环技术的实时处理能力已经成为未来锁相环技术发展革新的主要发展方向和动力。锁相环技术控制的电压是分离分散的, 其误差导致的信号控制也是离散的, 并不是连续的, 因此被称为全数字锁相环。

1.2 锁相环技术发展现状

锁相环路是锁相环技术主要的核心环节, 它通过相位误差系统来对相位进行负反馈, 进而实现相位的同步。目前, 国内外市场上有运用锁相环技术加工而成的单片的锁相环通信产品, 但是由于项目具有复杂多样的特点, 多锁相环路提出的技术要求也不尽相同, 市场上现存的锁相环技术产品普遍存在体积大且成本高的弊端, 不能满足项目对锁相环技术的水平要求, 容易造成资源浪费现象。锁相环技术类产产品的发展应该要立足市场需求, 根据位移检查侧测量后得出的结果, 使用比较精密的且逻辑性比较高的设备, 并和数字电路相关的一些优点, 对器件资源进行充分地开发运用, 能够有效地提高锁相环技术系统的安全可靠性, 减少能源资源的消耗。当前, 锁相环技术的运用已经深入到雷达、通信等电子产品中去。

2 数字锁相环和模拟锁相环的研究

2.1 模拟锁相环的研究

模拟乘法器是模拟锁相环最常见的PD, 也是模拟锁相环的基础部件。模拟锁相环具体很多的优点, 但它也存在一定的缺点。模拟锁相环的产品体积不能够随着它的工艺的不断优化在面积体积上进行缩减, 工艺的发展使得模拟锁相环的电源电压降低了, 电压的下降导致模拟锁相环的设计难度更高, 导致模拟锁相环电路的抗干扰能力不足, 基本器件的饱和点下降, 模拟锁相环的直流零点发生漂移, 对周边环境的温度湿度的反应变化比较大, 对噪音过度敏感, 进而晶体管缩小导致边缘效应的发生, 随技术的参数也在发生变化。模拟锁相环能够根据设备运用的不同要求, 进行不同的工作。如在通信的运用中, 它能够对自动频率自动化地进行解制解调, 在雷达中运用, 自动地对雷达信号进行追踪, 对俯角自动地进行精密化地测量。

2.2 数字锁相环的研究

数字锁相环的环路滤波器一般是采用可逆形式来设计的, 再采用数字振荡器来对压控振荡器进行设计, 振荡器输出的信号不再是模拟信号, 而是有数字控制单元对其进行控制, 在很大范围上缩小了锁相环控制器的面积大小, 采用小芯片的模式来替代原来的模拟型控制单元, 进一步节约了电路设计所需要耗费的成本。数字锁相环路由原来需要A/D与D/A的切换, 转变成为了其中心频率和环路带宽变为可调的, 给工作带来便利, 进一步减少了能量的损耗, 减少工作故障发生的频率, 提高工作稳定性, 保证设备安全可靠地运行。数字锁相环技术的运用, 使设备的使用更加灵活, 相位加法器能够实现相位的检测, 乘法器能够对相位信号进行增大或者缩小, 滤波器能够高效地对其进行滤波等, 这些都是数字锁相环更加灵活的体现。数字锁相环的噪音性能会比较差, 在对其频率进行调整时, 会发生大幅度的振动, 这是数字锁相环的缺点, 但是相比较其缺点, 其优点更占优势。

3 锁相环技术的特性研究

锁相环里具有其他控制系统所不具备的性能, 所以锁相环技术已经被广泛地运用到各个领域中去。锁相环路具有跟踪特性、滤波特性、易于一体化及锁定状态无余频差等多个特性。锁相环路输入的频率一旦有误差, 压制振荡器会对其做出反应, 并对误差频率进行追踪, 通过负反馈系统来进行调整, 以此确保输入相位同步。锁相环路能够通过滤波器及时地扫除噪音和其他类型的干扰, 其通带比起普通的滤波器更加狭窄, 性能更高。锁相环技术能够对频率自动化地进行控制, 把频率控制在一个理想的效果中, 在频率合成技术中受到广泛地运用。

4 锁相环技术的运用

锁相环技术的发展, 锁相环被广泛地运用到电子通信、数字电视及雷达等多个领域中。但是, 锁相环技术总体概括起来, 主要运用到时钟发生器、时钟恢复、抑制时滞效益以及解调制器中。

4.1 时钟发生器

锁相环技术输去时钟频率是低输入频率, 但是时钟传送出来的频率信号是高频率信号, 输入频率是输出频率的N倍, 被称为固定时钟发生器, 也就是频率综合器, 相比较于常规时钟振荡器, 锁相环技术的运用能够有效地降低成本, 有效地降低了印刷等领域对带宽的要求, 降低这些领域工作的难度, 促进发展。

4.2 时钟同步

锁相环技术能够准确地做到时钟同步, 将通讯设备中发送出的数据流转化为时钟传输信号, 以此来确保终端能够接收到正确的数据资料。

4.3 抑制时滞效益

锁相环技术能够有效地对时钟进行校准, 它通过缓冲器来减少时钟的负载力, 推动时时钟的驱动力, 以此来提高系统工作的稳定性, 抑制时滞效益。

4.4 解调器以及解制器

锁相环技术现阶段已经被广泛地运用到任何设备的调制中去, 经过科学合理的开发使用, 它能够作为任何一种调制形式的解调器以及解制器。

5 结语

随着科学技术水平的发展, 锁相环技术自诞生以来, 就在不断地发展并逐步地走向成熟, 锁相环技术也应其具有其他控制系统所不具备的优势, 被广泛地运用到科研、生产中去, 为我们的生活需要带来便利, 促进科研技术的发展。本文通过对锁相环技术进行研究, 以及对其运用进行分析, 增进了对锁相环技术的进一步认识。

摘要：随着科学技术水平的发展, 我国电子通信在随着市场需求的不断转变的过程中也在发生相应变革。锁相环技术被广泛地运用到通信系统中去, 主要通过负反馈系统来实现本地参考信号与接收信号的相位统一, 信号输入主要通过锁相环的鉴相器、环路滤波器和压控震荡器三个主要器件输出信号后, 完成其工作流程。基于此, 对锁相环技术的发展进行研究, 并对其运用情况进行介绍。

关键词：锁相环技术,数字锁相环,模拟锁相环,解调器,解制器

参考文献

[1]张厥盛.郑继禹.万心平.锁相技术[M].西安:西安电子科技大学出版社, 2012.

[2]华春.石玉.数字锁相环路原理与应用[M].上海:上海科学技术出版社, 2014.

[3]陈邦媛.射频通信电路[M].北京:科学出版社, 2014.