高速连接器（精选5篇）
高速连接器 篇1
0 引言
高速加工工具系统是高速加工机床的重要组成部分, 承担着机床主轴 (或刀座) 和刀具的连接任务, 其结构和性能直接影响高速加工的质量和效率[1]。
多年来, 传统的工具系统在数控机床中应用广泛, 但是, 随着加工精度和加工效率的提高, 特别是高速加工技术的应用, 这种工具系统已经无法适应高速机械加工的要求。近年来, 国外一些研究单位开展了对新型工具系统的研究, 如德国亚琛工业大学 (Aachen) 机床研究所 (WZL) 和美国肯纳金属 (Kenna Metal) 公司研制出了新型高速工具系统 (HSK) [2], 此外, 日本、美国开发出了BIG-PLUS、KM等新型工具系统。这些适应高速切削的新型工具系统由于具有很高的动静态刚度、重复性精度和适用高速切削等优点已经被应用于高速数控机床上。
本文以应用广泛的高速数控机床新型工具系统HSK—A63为研究对象, 通过实验和有限元方法分析了夹紧力、旋转速度和过盈量等参数对工具系统连接性能的影响。
1 HSK—A63工具系统的工作原理
HSK—A63工具系统的工作原理示意图见图1。HSK刀柄在机床主轴上安装时, 空心短锥柄在主轴锥孔内起定心作用, 当空心短锥柄与主轴锥孔完全接触时, 刀柄法兰面与主轴端面之间存在约0.1mm的间隙。在夹紧机构作用下, 拉杆向左移动, 拉杆前端的锥面将夹爪径向胀开, 夹爪的外锥面顶在空心短锥柄内孔的30°锥面上, 拉动刀柄向左移动, 空心短锥柄产生弹性变形, 使刀柄端面与主轴端面靠紧, 实现了刀柄与主轴锥面和主轴端面两面同时定位和夹紧。松开刀柄时, 拉杆向右移动, 弹性夹头离开刀柄内锥面, 拉杆前端将刀柄推出, 即可卸下刀柄[3,4]。图2为HSK-A63弹簧夹头受力示意图。
从图2可知, HSK-A63刀柄夹紧机构受恒定的轴向拉力 (图2b) 和旋转过程中产生的离心力 (图2c) 的作用。
由图2b可知:
(1)
式 (1) 求解后得
式中, Fm为轴向拉力;F1为Fm在α锥面产生的法向力; Fa为Fm的力分量。
对于HSK-A63刀柄, α=30°、β=105°, 将其代入式 (2) 得
F1=1.366Fm (3)
由图2c得
式中, Fc为离心力;F2为Fc在α锥面产生的法向力;Fj为Fc的轴向分量。
将Fc=mr ω2、α=30°代入式 (4) 得
F2=2mr ω2
因此, 刀柄α锥面所受的法向力为
F=F1+F2=1.366Fm+2mr ω2 (5)
式中, m为夹爪质量;r为夹爪半径;ω为夹爪旋转速度。
将刀柄HSK-A63的有关参数:m=153.3g、r=14.56mm、ω=20 000r/min、Fm=18kN代入式 (5) 可得刀柄在α锥面所受法向夹紧力F=44.18kN。
2 有限元模型建立及验证
2.1有限模型建立和边界条件设定
HSK工具系统有A型到F型共6种类型, 其中, A型在实际加工中具有典型性和代表性, 并且应用较广泛。因此, 本模型对HSK-A63型刀柄的几何模型进行了适当的简化, 建立了有限元模型。HSK刀柄和主轴的连接是锥面和端面的双面接触, 在锥面和端面两处建立接触对, 摩擦因数为0.15[5]。刀柄 (材料为40Cr) 和主轴 (材料为12CrNi3A) 的材料性能参数[6]如表1所示。建立的有限元模型见图3和图4。
2.2有限元模型验证
为了验证所建有限元模型的有效性, 以HSK-A63工具系统受力实验结果和有限元计算结果进行比较来验证两者的符合程度, 测试实验系统连接图见图5, 验证结果如图6所示, 结果显示两者比较吻合, 因此, 建立的有限元模型在性能分析上是可行的。
2.3有限元分析结果
2.3.1 夹紧力对连接性能的影响
分别以10.5kN、12kN、18kN、22kN几种夹紧力进行有限元分析, 见图7, 有限元模型转速取10 000r/min, 过盈量取18μm。图8、图9为不同夹紧力下锥面和端面接触应力的影响图。从图8、图9可以看出, 增大夹紧力, 锥面和端面的接触应力增大, 可以提高主轴和刀柄连接的定位精度和可靠性。但是, 刀柄在主轴反作用力下发生弹性变形, 随着夹紧力的增大, 变形越大, 锥面接触率降低, 过大的夹紧力会降低主轴和刀柄的使用寿命。因此, 在满足接触面的接触率大于50%且保证材料不发生失效、不妨碍换刀和满足主轴轴承精度的前提下, 应选择合适的夹紧力。要满足上述要求夹紧力取18kN。
2.3.2 过盈量对连接性能的影响
根据ISO12164-1、ISO12164-2的规定, 选取不同的主轴和刀柄尺寸, 过盈量分别取4μm、12μm、18μm、22μm建立有限元模型。从图10可以看出, 提高连接面间的过盈量, 可使锥面接触应力逐渐增大, 接触比例逐渐增大, 提高了工具系统的定位精度和连接的可靠性。但是, 如果过盈量过大, 为了实现锥面和端面的双面接触就必须增大夹紧力, 势必给材料强度、轴承运行精度等提出了更高的要求。因此, 选择夹紧力大小应该以使刀柄和主轴双面同时接触为准。在工程应用中, 当夹紧力为18kN, 最佳过盈量取12～18μm。
2.3.3 转速对连接性能的影响
图11、图12显示了15 000r/min、20 000r/min、25 000r/min、30 000r/min不同转速下锥面接触应力云图及转速对锥面接触应力影响图。由于离心力和转速的平方成正比, 随着转速的增加, 离心力逐渐增大, 接触锥面在离心力作用下渐渐分离。同时, 锥面接触应力随着转速的增加逐渐增大, 接触应力为零的区域向锥面大小两端扩大, 形成三块环状区域。 因为HSK刀柄采用独特的中空结构, 使得它对离心力的敏感程度远小于7∶24锥柄。
由于主轴锥孔和刀柄的锥面接触面比例不断减小, 即接触定位面不断减小, 引起刀柄的承载能力下降, 接触锥面部分的应力增大, 定位精度下降, 主轴/刀柄的连结性能降低。此外, 在锥面处过大的应力还容易引起频繁换刀时出现磨损。经分析可知, 当转速为20 000r/min可以满足正常的工作条件, 当超过20 000r/min时, 系统已经不能提供足够的刚度和精度。要想满足系统要求, 可以通过增加夹紧力和主轴孔和刀柄锥面的配合过盈量来提高许用极限转速, 进而提高工具系统的连结性能。
3 结论
(1) 增大夹紧力, 锥面和端面的接触应力增大, 可以提高主轴和刀柄连接的定位精度和可靠性, 但是, 随着夹紧力的增大, 变形越大, 锥面接触率降低, 并且在端面和锥面连接处易出现应力集中现象。
(2) 提高连接面间的过盈量, 使锥面间紧密接触, 接触应力增大, 提高了刀柄的定位精度和连接的可靠性, 端面接触应力随着过盈量的增加而减小。但是, 如果过盈量过大, 会给材料强度、轴承运行精度等提出了更高的要求。
(3) 当转速增大时, 锥面平均接触应力减小, 径向位移量逐渐增大, 径向间隙增大, 锥面出现接触应力为零的区域, 并且此区域随着转速的进一步增大向锥面大小两端扩大, 刀柄锥面被分成三块环状区域。当转速超过一定值时, 刀柄的承载能力下降, 定位精度下降, 主轴/刀柄的连接性能降低。要想满足系统要求, 可以通过增加过盈量和夹紧力来提高转速, 进而提高主轴/刀柄的连接性能。
参考文献
[1]梁彦军, 高峰.我国高速加工技术现状及发展趋势[J].工具技术, 2002 (1) :16-20.
[2]Weck M, Schubert I.New Interface Machine/Tool:Hollow Shank[J].Annals of the CIRP, 1994, 43 (1) :345-348.
[3]周玉海, 王成勇, 秦哲, 等.高速加工中刀柄工具系统[J].机械设计与制造, 2008 (8) :207-209.
[4]张松.高速旋转刀具系统的安全性研究[D].济南:山东大学, 2004.
[5]Aoyama T, Inasaki I.Performances of HSK ToolInterfaces under High Rotational Speed[J].Annalsof the CIRP, 2001, 50 (1) :281-284.
[6]机械工程材料性能数据手册编委会.机械工程材料性能数据手册[M].北京:机械工业出版社, 1994.
高速连接器 篇2
大运高速路山阴连接线道路绿化升级改造工程
简介
大运高速路山阴连接线道路绿化升级改造工程设计平台宽13米，植树6行，行距2米，株距3米，通道全长5公里，垫土20万方，动土23万方。自2011年秋季动工以来，由5个工队100多人。动用挖掘机50台次，吊机300台次，运输车辆500辆次，共种植树木2.5万株，其中： H≥4.5米油松6666株，H≥1米金叶榆（卫矛）6667株，D≥10cm新疆杨6667株，种植其它树木5000株。截止2012年5月底已全部完工，总投资2600万（其中苗木1500万）。
一种高速阵列型多路复接器设计 篇3
光电传感器阵列器件在国外起步较早, 研究水平居世界领先地位的国家有美国、法国、英国和日本。早在20世纪中后期国外就已经研制成功了32×32元阵列规模的光电焦平面探测器。光电传感器阵列正向高密度集成探测器元、高性能、高可靠性、微型化方向发展[1]。现今, 国内640×512规格的光电传感芯片制备也已成熟。传感器阵列面积越来越大, 产生了大量的并行数据, 不利于数据的实时传输。本研究针对此问题开展工作, 研制出了一款阵列型多路复接器。
近年来, 串行数据传输已经广泛应用于现代通信传输系统和I/O设备。串行化器可以将低速并行信号转换成高速的串行信号。随着系统所需的工作频率越来越高, 以及低功耗和所占面积诸类因素显现出愈发重要的地位, 使得用CMOS工艺设计高性能的多路复接器芯片, 具有很大的实际意义。
1 系统方案选择
本设计采用Chartered 0.35μm CMOS工艺完成适用于光电传感器的8×8×14bit转1路复接器, 工作速率为1Gbps。
高速Ser Des串化器中最为常见的结构有移位寄存器结构 (串行结构) 、多相位时钟选通结构 (并行结构) 和树型结构三种[2]。这些结构各自有各自的优缺点, 本文从结构位数要求、相位要求、电路规模、应用场合和功耗予以评估, 如表1所示。
通过对这些结构的对比, 不同结构的并串转换电路应用应该更加灵活, 对于不同的设计目标应合理选择合适的结构。针对本次设计, 本文要实现的是多路低速数据 (14bit为单位的8×8阵列) 到1路1Gbps数据的并串转换。显然, 树型结构由于并行数据位数必须是2n, 不满足设计要求;多相位时钟结构也显得不太合适, 因为并行数据路数太多会使时钟与数据之间的相位关系变得十分复杂;而移位寄存器结构由于其功耗过高以及对高频时钟的需求, 在本设计中也显得不太合适。由此看来, 单独使用这三种并串转换结构都显得不是那么适合。
经过研究比较, 本次设计综合考虑设计难度、功耗等因素, 最后决定采用混合结构。本文将并串转换分为三级完成。由低到高分别采用多相时钟结构、移位寄存器结构和树型结构。并行数据阵列存入latch中, 首先采用分行读出的方式, 通过行选信号将64路14bit数据分成8行, 每次通过选通信号读出两行8×14bit数据, 即进行了4∶1转换 (如图1所示, 上面的MUX4∶1处理奇数行数据, 下面的则处理偶数行的数据) ;然后通过多相时钟选通结构完成8∶1并串转换得到两路14bit的f/28 (f为最终串行输出速率) 速率的串行输出数据;第二级对得到的两路速率为f/28, 位宽14bit的输出数据再进行14∶1并串转换得到两路f/2速率的数据;最后采用传统的树型2∶1复接器将其转换成1路1Gbps的信号。
考虑到多相位时钟结构对于并串转换位数没有要求以及在低速状态下的设计难度较低, 第一级采用了多相位时钟结构 (其中上下两路所用到的多相时钟信号完全相同) , 且由于并行位数过宽会导致节点处的寄生较大, 经过仿真调试, 此处通过两级多相时钟来实现可达到最优效果。而第二级由于速率并没有太高, 且它需要完成的是一个14∶1的并串转换, 故选用结构最简单的串行结构。最后一级理所当然地采用了传统的树型结构来完成, 实现半速设计, 进一步降低整体功耗以及前级多相时钟的设计难度, 提高了整个系统的性能。
2 多相时钟结构设计
2.1 多相时钟模块
第一、二两级都是采用多相时钟结构, 其主要包括MUX 4∶1、MUX8∶1和多相时钟控制模块。MUX 4∶1的结构如图2所示, SEL_N<1∶4>为多相位时钟所提供的4个选通时钟, 4路选通时钟有着严格的相位关系, 即同一时间只有一路时钟信号有效。4路选通电路通过线与的方式连接到一起, 构成了最终的复用结构。为了给电路提供足够的驱动能力, 控制多相位时钟与并行数据间的相位关系, 本文在电路需要的地方添加了一些缓冲器。
同步时钟DCLK和SEL_N<1∶4>的相位关系应满足图3所示相位关系。DCLK与多相位时钟中第一个有效的时钟SEL_N<1>保持上升沿一致。在某些情况下, 并不要求并行的输入数据按批次一次性输出, 此时, DCLK只要与多相位时钟中任意一个信号保持上升沿一致即可。另外, DCLK的下降沿对电路功能的实现没有影响。
2.2 多相时钟产生器设计
多相位时钟模块提供MUX 4∶1和MUX8∶1模块所需的多相位时钟SEL_N<1∶4>和Phase<1∶8>。多相位时钟有着严格的时序要求: (1) DCLK与多相位时钟有严格的时序关系; (2) 多相位时钟同一时间只有且只有一个时钟有效; (3) 每一路多相位时钟波形均相同。一般来说, 这样的时钟信号用环型锁相环很容易实现。但是锁相环的功耗很大, 且容易对周围其他电路造成影响。故本次设计采用了自带S (set) R (reset) 的D触发器, 并结合其他控制电路来实现多相位时钟信号, 其结构图如图4所示 (以Phase<1∶8>为例) 。
当整个发送模块使能信号SETN为低时, CLK信号被屏蔽, D触发器不工作。由于第一个D触发器S端有效, 其输出一直保持高;而其他的D触发器R端有效, 输出一直保持低。此时, 输出的多相位时钟Q<1>为高电平。当SETN信号有效时, 忽略器件的延迟, 寄存器的值将会开始在CLK的上升沿处循环移位, 移位码字为“10000000”。这种结构采用8级触发器循环移位结构, 当采用器件一致, 工作环境相似时, 能够很好地控制占空比和相位关系, 而且对比于锁相环电路, 功耗要低很多。
在本次设计中, CLK和SETN是由主时钟DCLK分频得到, 三者间有着必然的相位关系, 从而保证了DCLK与多相位时钟之间有着必然的相位关系, 加上必要的缓冲器就能达到设计所要求的相位关系。在500MHz速率工作模式下, CLK与多相位时钟的前仿结果如图5所示。
并行传输门的输出构成线或结构, 并接于一点。在输入并行数据较宽的情况下, 该点的寄生较大。传输门导通时的电阻与线电容以及D触发器的输入栅电容构成RC回路, 影响了信号的建立时间, 使信号的切换变缓。这在国际上也一直是个有待解决的问题。另外, 时钟馈通也是该结构的一个重要效应。因此, 该结构的传输门尺寸在设计中特别需要关注。传输门的尺寸在此需要两方面的折中:一方面, 出于传输门阵列的输出并接到公共的节点, 寄生电容较大, 故传输门的W、L需取较大的值, 以减小寄生电阻。但另一方面, 这会使传输门的栅电容变大, 将因此增大多相时钟的驱动负载, 时钟间的相位关系也会因此变差[3]。为避免出现上述问题, 本设计将该结构作为前级电路, 当多相时钟结构工作在低速状态下时, 寄生效应对信号的影响较小, 对整体性能几乎没有影响。
3 串行结构与树型结构设计
3.1 串行结构
移位寄存器结构的串化器是人们最为常见的一种串化器, 结构如图6所示, 其工作原理如下:先将所需并串转换的并行数据在SEL (读入时钟) 的控制下通过选择器同时读入到寄存器中, 然后在CLK (串行数据时钟) 的控制下依次移位输出。移位寄存器结构由于其自身结构, 能够实现任意位的并串转换, 由于使用了全局时钟CLK, 它有着很好的抗输出抖动特性[4]。但是, 这种结构要求所有的寄存器都工作在最高频率下, 功耗很高, 同时对寄存器的要求也非常高。这种结构的最高速率取决于寄存器本身的延迟和全局时钟, 当寄存器和全局时钟较为理想时, 本结构可以提供较高速率的并串转换功能。本设计采用该结构来完成14∶1的并串转换, 输出速率为f/2。前仿结果 (包括SEL信号与CLK的时序关系) 如图7所示, 其中14位输入数据为10101010011010, 串行输出速率为500MHz。
3.2 树型结构
为了降低整体功耗和减小前级多相时钟结构的寄生效应, 本设计在最后一级采用了树型2∶1复接结构。这种结构所需同步时钟的速率是输出数据比特率的一半, 这样就降低了整个系统的工作频率, 同时对降低功耗也有很大帮助。树型结构如图8所示。其中D触发器用来暂时锁存数据直到选择器读出, 锁存器必须保证数据序列有足够的建立时间和保持时间, 这样复接器才可以达到足够大的带宽。
树型2∶1复接器包括一个序列阻塞单元和一个2∶1数据选择器。序列阻塞单元用来使两路输入与读入时钟同步, 并使两路输入数据错开半个时钟周期, 数据选择器的CLK的正半周在Data1的中心采样, 而CLK负半周在Data2的中心采样。这种结构使数据选择器的时钟有较大的相位裕度, 可避免产生毛刺[5]。
然而, 序列阻塞单元为Data1和Data2提供的数据路径是不对称的, 这会引起输出的时钟抖动。Data1和Data2分别通过2个、3个锁存器, 这造成了Data2相对于Data1的延时。若设计一个2n∶1的并串转换器, 两条数据通路最大的锁存器个数差则为n[6]。对于大阵列的并串转换, 全部使用树型结构有如下缺点: (1) 并行位数限制, 只能是2n; (2) 功耗较高; (3) 电路规模很大; (4) 需要复杂的时钟树。故本设计扬长避短, 仅将其使用在最后一级。
需要注意的是:为了实现最大相位裕度, 树型MUX2∶1电路的读出时钟应在两路输入数据的中心点采样, 否则在选通信号切换时会产生毛刺, 甚至出现误码[7]。这就要求两路输入数据在读入时钟上错开半个时钟周期, 该要求可通过时钟缓冲电路完成。
4 仿真结果
电路仿真采用Charted提供的0.35μm CMOS工艺CMOS混合信号模型, 前仿真使用SPECTURE软件, 进行了各种极端条件下的电路模拟。图9所示的是最坏情况下 (SS工艺角, 70℃) 1Gbps复接器输出数据的眼图。可见, 眼图张开度良好, 符合应用要求, 芯片能够正常工作在1Gbit/s速率上。
5 结束语
本文详细介绍了一种应用于光电传感器的高速数据传输接口电路。多路复接器的设计难点在于:并行传输门的输出构成线或结构接于一点。对于宽并行数据的情况, 该点的寄生较大。这会使数据的切换变缓, 难以实现高速传输。本文在电路设计中综合考虑了三种复接方式的优缺点, 并采用了混合型结构来达到最优结果。其中, 低速单元采用了并行结构 (即多相时钟结构) 来实现任意位复接, 其所需的时钟控制模块在低速状态下相位精度很好;高速复接采用树型结构来实现半速设计, 以降低系统功耗。
仿真结果表明, 该多路复接器采用3.3V电源电压, 可以稳定工作在1Gbps速率上。该芯片可以广泛应用于光电传感器的传输接口电路中, 实现将大量的并行数据转换成一路高速串行数据的功能。
参考文献
[1]卢意红张志鸣.一种基于DSP的红外焦平面阵列非均匀性校正研究[J].红外, 2009 (12) :29-32.
[2]管忻, 冯军.低功耗0.35μm 3.125 Gbit/s CMOS 4∶1复接器[J].电子器件, 2007, 30 (2) :411-415.
[3]朱江.高速数据发接器的研究与实现[D].上海:复旦大学, 2001.
[4]韦龙飞.多速率Ser Des发送模块芯片设计与验证[D].南京:东南大学, 2010.
[5]凌云, 冯军.低功耗0.35μm CMOS 2.5Gb/s 16∶1复接器设计[J].电气电子教学学报, 2005, 27 (6) :50-53.
[6]Tsai Wei-yu, Chiu Ching-te, et al.A Novel MUX-FF Circuit for Low Power and High Speed Serial Link Interfaces[C].IEEE Circuits and Systems (ISCAS) , Proceeding of 2010 IEEE International Symposium on, 2010:4305-4308.
高速连接器 篇4
随着高速数据传输业务需求的不断增加,芯片间、电路板间的信号传输互连问题变得越来越重要,欲想信号能够在不同电路单元之间达到有效可靠地传输,信号在传送过程中所采取的逻辑电平形式是最值得关注的关键技术之一。针对不同系统对数据传输量、实时性、传输距离、功耗等要求的不同,设计者可以选取不同的信号逻辑,其中LVDS和CML就是两种常见的用于高速数据传输的逻辑电平。
LVDS是一种低功率、低成本的信号传输技术,广泛应用于并行和相对较低速串行的通信系统中,在速率超过1Gbit/s的场合下,LVDS的应用受到了限制。CML是所有高速数据接口中最简单的一种,其输入和输出电路是匹配好的,并且支持更高的数据传输速率。
2 LVDS和CML介绍
LVDS(Low-Voltage Differential Signals)即低压差分信号是ANSI/TIA/EIA-644-A指定的低压差分信号传输接口电路的电气特性。典型的LVDS驱动器/接收器工作原理如图1所示。LVDS的驱动器由驱动差分线对的电流源组成,电流在2.5-4.5mA之间。由于LVDS接收器具有很高的输入阻抗,因此驱动器输出的电流几乎全部流经位于接收器内部的100Ω的匹配电阻,从而在接收器的输入端产生250-450mV电压。假设处于某一逻辑状态时,整个电路的电流方向如图中所示,那么逻辑改变时,驱动器中另外两个CMOS管导通,流过匹配电阻的电流方向发生改变,从而在接收端产生了逻辑状态的相应变化。
此外,由于LVDS信号摆幅小,使得驱动器可以在2.5V的低压下工作。接收器单端输入允许从0到2.4V变化,而单端信号摆幅一般不超过400mV,这样允许输入共模电压从0.2V到2.2V范围内变化,也就是说LVDS允许收发两端地电势有1V的落差。因此LVDS具有以下特点:
(1)高速(Mbit/s～Gbit/s);
(2)超低功耗(输出电流小,大约3.5mA,电压摆幅小,大约350mV);
(3)低噪声(对电源/地要求低,有助于消除辐射电场);
(4)低成本(完全的CMOS实现)。
CML(Current Mode Logic)尽管缺乏很严格的官方标准,但目前它的应用非常广泛,尤其在速率超过1Gbit/s的串行物理层设备当中。典型的CML驱动器/接收器原理如图2所示。驱动器由带有50Ω集电极电阻的共发射极差分对管组成,输出信号的高低电平切换正是靠该差分对管的开关控制的。差分对的发射极到地的恒流源典型值为16mA,这样单端CML输出信号的摆幅为VCC～VCC-0.4V,差分输出信号摆幅为800mV。CML输出晶体管工作在放大区域,这样导致CML信号比采用饱和状态操作的CMOS、LVDS信号有更快的开关速度。
如果采用特性阻抗为50Ω的传输线,那么驱动器中50Ω的集电极电阻同时相当于在源端提供了匹配电路,有效抑制了信号在源端与负载端的来回反射,从而在不需要任何外围器件的情况下保证了传输线上信号的完整性。在接收器端,以CYPRESS公司的HOTLINKⅡ产品为例,它有很高的输入阻抗并且内部集成了直流还原电路。为了与50Ω传输线实现阻抗匹配,可在其差分信号的两输入端可另外跨接一100Ω的电阻,内部的直流还原电路会将接收到的差分信号中心定位到VCC/2。因此CML具有特点:①高速(>Gbit/s);②低功耗(差分输出信号摆幅大约800mV);③电路简单,几乎不需要外围器件。
3 LVDS和CML性能比较
尽管LVDS和CML目前在串行数据传输中都有应用,但它们在总线结构、传输速率、功率消耗、耦合方式等各方面都各有特点。由于CML没有严格标准,本文都以CYPRESS公司的HOTLINKⅡ产品为代表,与LVDS的IO逻辑比较如表1所示。
从表中可以看出,LVDS功耗要比CML更低。在传输速率上,影响速率最直接的因素是信号的上升和下降时间,TIA/EIA LVDS理论极限速率为1.923Gbit/s(1/2×260ps),推荐使用最高数据速率为655Mbit/s。而CML输出电路中的恒流源由于具有较小的开关噪声,信号的上升和下降时间小,理论极限速率可达10Gbit/s(1/2×50ps)。曾经使用CYPRESS的SONET OC-48收发器CYS25G0101DX,速率达2.448Gbit/s。可以看出,CML比LVDS具有更高的传输速率。当然CML也有不足,即它的自身驱动能力有限,传输距离不及LVDS远。
另外,LVDS可以用于点对点、多分支、多点的总线结构中,电路单元互连时只能采用直流耦合的形式。CML一般只用于点对点的连接,它们之间连接有直流和交流两种情况:当收发两端的器件使用相同的电源时,CML到CML可以采用直流耦合方式,不用另加任何器件;当收发两端器件采用不同电源时,一般要用交流耦合,中间用耦合电容连接。
4 LVDS和CML之间的互连
4.1 LVDS到CML的连接
从LVDS到HOTLINKⅡ的连接如图3所示。由于LVDS的最小输出共模电压1.125V比HOTLINKⅡ要求的最小输入电压1.15V要小,所以最好采取交流耦合的方式,用C1、C2(可以取0.1μF)滤掉LVDS的直流成分,HOTLINKⅡ产品内部的直流还原电路会自动将输入共摸电压钳位到VCC/2。
4.2 CML到LVDS的连接
从CML到LVDS的连接如图4所示。
由表1可知,CML输出的共模电压高于LVDS的最大允许输入电压,所以也采用交流耦合的方式,CML输出的差分电压有可能要超出LVDS的输入范围,所以在使用时一定要设法避免这个问题。由于LVDS不提供直流偏置电路,所以图4中采用了由R1、R2、R3、R4构成的戴维宁分压电路,为LVDS提供1.2V(这样接收电路允许输入的共模电压在上下范围达到最大)的直流偏置,并且要满足阻抗匹配。
其中R1、R2、R3、R4应该满足以下条件:
undefined
所以 R1=R3=137Ω R2=R4=78.7Ω
由于LVDS接收器内部往往已带有100Ω的匹配电阻,如果传输线阻抗确实与之相匹配,R1到R4可以选取比较大的阻抗,这样它们与内部匹配电阻(阻抗值都较小)并联后的阻抗仍然与传输线相匹配,也就是它们的值只要满足(2)式即可。比如R1=R3=6.8KΩ,R2=R4=4.1KΩ。
5 结束语
LVDS和CML各有其特点,在串行通信中都有广泛的应用,有的系统有可能两者都要用到。比如大型ASIC芯片,工作在功耗小、速率相对低的LVDS下,然后再将多路复合以后,进入到CML的高速连接中。总之,随着系统复杂性的增加,诸如LVDS和CML等支持高速数据传输的逻辑电平及其接口电路在通信终端、中继设备中会有更广泛的应用。
摘要：高速串行通信系统中,信号所采取的逻辑电平形式直接影响着数据的传输速率、传送距离和系统功耗。LVDS和CML就是目前应用较多的两种用于高速数据传输的逻辑电平。本文对这两种逻辑电平的接口原理、特点进行了详细介绍,对它们的串行传输性能作了比较,并给出了这两种逻辑电平之间互连的方法。
关键词：LVDS CML,高速串行连接,接口电路
参考文献
[1]代芬等.几种常用逻辑电平电路的特点及应用.Microcontrollers&Embeded Systems,2005(5).
[2]LVDS技术.电子产品世界,2005(3).
高速连接器 篇5
1在上述工作模块中, 植筋是普遍存在的方法, 这种方法就是进行钢筋的种植, 是为了满足建筑物及其扩建的需要。在建筑物上进行钻孔从而进行钢筋的插入, 在利用专用的胶水进行灌缝, 这样就保证了钢筋的锚固性。从而保证钢筋及其建筑物的合二为一。这种工作方法具备良好的实用性。更有利于进行混凝土结构的优化, 保证其锚固及其联接模块的控制。在该应用模块中, 进行普通钢筋的植入也是必要的, 当然无论是哪种部位的融合, 进行高强度的专用胶的应用都是必要的, 从而保证基材的牢固的粘结性及其控制, 保证其能够进行组织的拉应力及其剪应力的控制, 满足结构的加固需要。
在当下植筋工作模块中, 进行工艺简单性的控制是必要的, 从而保证锚固的快捷性, 更有利于提升其整体安全性。为了确保该模块的开展, 进行施工作业面积的控制是必然的, 这样也方便了其他工序施工模块的开展, 更有利于进行结构的损伤控制, 保证施工周期的控制及其优化, 进行粘结强度的提升, 方便整体施工模块的开展, 让各种混凝土结构形式更加的稳定性。这需要应用一些特殊的锚固胶, 比如常见的环氧基锚固胶, 进行其性能指标的提升。锚固胶的性能指标应符合《混凝土结构后锚固技术规程》JGJ 145-2004的规定, 如是用其它品种的锚固胶, 植筋用锚固胶的粘结强度设计值应符合《混凝土结构加固设计规范》GB50367-2006的规定。对获准使用的锚固胶, 除说明书规定可以掺入定量的掺和剂外, 现场施工中不得随意添加掺料。
2在植筋过程中, 为了方便施工的需要, 进行螺纹钢的应用是必要的, 在施工过程中, 必须要进行施工准备工作的控制, 保证其表面的洁净性, 进行锈蚀环节、油渍环节等的控制, 也要进行足够的钢筋长度的控制, 从而有利于植筋模块的检测及其搭接环节的优化。这就需要进行钢筋性能的规范性的控制, 保证表面铁锈的控制。植筋所用的钢筋必须选用螺纹钢, 并保证表面洁净, 无严重锈蚀、油渍。钢筋应有足够的长度以便于植筋、检测及搭接。一般不超过2m为宜 (以设计为准) 。钢筋性能要符合规范要求, 钢筋在植筋前要清除表面的铁锈。
二、植筋技术施工方案的优化
1为了提升植筋的技术水平, 进行施工方案的控制是必要的, 这需要进行植筋工艺流程的优化, 保证植筋的施工准备工作的开展, 按照实际的要求, 进行工作平台的搭设, 更有利于进行施工准备检查工作的开展, 保证其混凝土表面的完好性, 保证其综合效益的提升, 这需要进行混凝土位置的详细定位, 从而满足当下工作的需要。按设计要求定位布孔, 用钢筋探测仪检查植筋部位的原混凝土位置, 以确定钻孔位置。用冲击钻钻孔, 钻头直径应比钢筋直径大4~8mm左右, 钻头始终与被钻体母体保持垂直, 植入深度一般为10D (D为钢筋直径) 。注意钻孔位置应避开结构内钢筋, 尤其是受力主筋。为避免对砼工作面产生过大震动。
在植筋作业中, 清孔模块是必要的, 这需要进行钻孔的植筋质量的分析, 进行孔隙内部的杂物的情理, 这需要进行孔壁的清刷, 进行压缩空气的应用, 保证孔内灰尘的吹出, 保证孔壁的洁净性。钢筋锚固部分要清除表面锈迹及其他污物, 一般采用钢丝刷除锈, 打磨至露出金属光泽为止, 若钢筋锈蚀严重, 要用稀盐酸浸泡除锈10~15分钟, 后用石灰水中和, 再用清水冲洗后擦干方可使用。
2在锚固胶选择过程中, 进行植筋专用胶水的选择是必要的, 要确保产品的合格性, 要从孔底进行注胶, 要保证注胶过程中的顺序合理性。比如先要进行钢筋的插入控制, 保证其表面的粘结剂的控制及其优化, 更有利于进行孔内空气的排除, 保证钢筋的荷载模块的优化。从而保证粘结剂的定期清除。以满足工作的需要。植筋施工完毕后注意保护, 24小时之内严禁有任何扰动, 以保证结构胶的正常固化。养护期过后, 要对所用植筋进行现场拉拔试验, 以确定钢筋及植筋胶是否符合设计要求。方法是:制作与要植筋部位混凝土结构相同强调等级的混凝土试件, 按植筋步骤, 植入3组钢筋, 待植筋胶完全固化后, 进行拉拔试验。
三、植筋过程中的注意问题的分析
1在当下工作模块中, 进行锚固的清孔工作的控制是必要的, 从而保证孔内的清洁性, 更有利于进行粘结强度的提升, 更有利于进行锚固质量的提升, 这需要做好清孔时候的准备工作, 保证孔壁灰尘的及时处理。插筋时应慢慢地旋转插入, 插入钢筋时要注意向一个方向旋转, 且要边旋转边插入不宜一次插入, 以使胶体与钢筋充分粘结。种植较大直径的钢筋时, 可用铁锤敲击外露钢筋端部, 以确保钢筋完全插入。
2在植筋模块中, 运用先进手段进行桥梁各部位的加宽是必要的, 从而满足拼接工作的需要, 保证开凿挖洞模块的开展, 满足植筋部位的钻孔需要。利用化学锚固剂作为钢筋与混凝土的粘合剂就能保证钢筋与混凝土的良好粘接, 从而减轻对原有结构构件的损伤, 也减少了加宽改造工程的工程量。
通过对钢筋的受拉荷载力的控制, 更有利于进行粘结资料的自身锚固力的提升, 从而实现了锚杆及其基材的有效锚固, 保证其机械咬合力的提升。植入的钢筋就具有很强的抗拔力并基本没有滑移, 从而保证了锚固强度和持久的耐力强度, 目前植筋技术正被广泛的应用并得到了认可。
结语
通过对植筋方案的优化, 更有利于保证新老桥钢筋工作模块的控制, 更有利于满足现阶段交通工作的需要。
摘要：本文以京港澳高速公路漯河至驻马店段改扩建工程为研究案例, 对植筋技术的原理及特点进行分析, 探讨了施工方案的优化, 对植筋过程中的注意问题进行了分析。
关键词：植筋技术,总结,探讨,分析,漯驻高速公路,桥梁加宽,存在问题,应用
参考文献
[1]郭改利, 孙矿华.安新高速公路改扩建工程中的老桥加宽问题[J].科技信息 (科学教研) , 2008 (13) .
[2]刘辉, 赵志, 王清明, 朱彦鹏.植筋技术应用研究浅议[J].建筑技术开发, 2003, 12.