高速数据处理系统

高速数据处理系统（共12篇）

高速数据处理系统 篇1

(一) 引言

这是一种纯硬件串行数据传输设计方式, 该系统具有电路连接简单, 设计方便, 新片管脚少的特点, 用单片机来控制的数据采集系统, 具有8Bits高精度传输能力, 并且采用计算机虚拟软件显示, 消差处理, 该方案有A/D转换电路, 存储单元, D/A转换电路, 并用计算机软件与8051单片机控制相结合, 使信息传送方便, 传输速度高, 系统结构简化, 并且有利于系统功能扩展, 而且装配调试费用低。

(二) 系统组成及工作原理

1. 系统组成

本系统有三部分组成, 即 (1) A/D转换部分, 它的主要作用是将模拟信号转换成数字信号; (2) D/A转换部分, 它主要是将采集来的数字信号转换成模拟信号以便于进行显示, 从而对数据进行分析测量; (3) RAM部分用做将采集来的数据进行存储。

2. 工作原理

原理框图如图1所示:

(1) A/D转换部分

A/D转换接口是数据采集系统前向通道的一个环节。数据采集和转换系统从一个或几个信号源中采集模拟信号, 并将这些信号转换为数字形式, 以便输入计算机。因此, 对于一个模拟信号转换成为数字信号所基本的要求: (1) 模拟多路转换与信号调节; (2) 采样/保持放大器; (3) 模拟/数字 (A/D) 转换器; (4) 通道控制电路。

前向通道中与传感器相连接的是信号调节器, 它完成传感器初次模拟信号的调节任务。而模/数转换中的多路转换及信号调节则要将模拟信号变换成能直接满足模/数变换所需要的信号电平及输入方式。为了减少动态数据测量的孔径误差, 对于快速动态信号应采样/保持电路以防止采样过程中信号发生变化。因此, 模拟数据的采集及模/数变换通道设计时不仅仅是单纯选择A/D转换芯片及设计A/D转换接口, 要综合考虑从传感器到计算机数据输入的全过程。

为了实现系统中的“高速”, 我们采用了AD578LN芯片, AD578LN最大的应用特性就是它的高速A/D转换特性, 因此当AD578LN与微处理器接口时, 由于大多数微处理器的时钟比较慢, 这时用CPU控制AD578LN的转换就是有可能丢失数据, 另外由于AD578LN的数据输出没有三态缓冲数据输出, 所以必须和微处理器的I/O口直接相连。

作为控制A/D转换的部分, 即传送控制信号的芯片我们采用的单片机为MCS-51系列的单片机, 在本系统中它主要是进行寻址和发出控制信号使整个系统在它的控制之下能够同步快速的完成系统功能。

根据以上各个芯片的功能及用法特点, 我们做了如图2所示的A/D转换部分:

在进行AD578LN高速A/D转换与8051单片机的接口设计时, 相对较好的方法是将8位的A/D转换结果缓冲锁存在寄存器里, 然后再对数据进行处理, 电路如上图所示.图中所示电路是采用查询方式完成AD578LN的A/D转换, 其中缓冲锁存存器采用74LS244总线锁存器以实现对A/D转换数据输出的单向锁存。74LS244的片选由74LS138译码得到, 其中之一输出信号和/WR构成AD578LN的启动信号START。

由于本系统在BIPoff上没有接滑动变阻器, 所以为单极性输入方式, 即输入电压是0~+10V或0~+20V, 当74LS138译码后的一路信号与/WR的信号通过74LS02的与非门产生一个能触发START信号的高电平, 则AD578LN开始工作, 将其输入的信号转换为8路数字信号, 并通过74LS244进行锁存, 而74LS244的触发则是/RD信号与74LS138的一路信号相与后产生, 当74LS244产生触发信号后则将74LS244锁存的信号输入到8051单片机中, 而转换结束信号则是START信号的逻辑非信号, 这样在START为低电平时, EOC为高电平时, 这样A/D转换就结束。

(2) D∕A转换部分

数/模转换换部分是基于后向通道配置与接口技术设计思想而进行设计的。在单片机的控制当中单片机总要对控制对象实现控制操作, 因此, 在这样的系统当中, 总要有后向通道, 后向通道是计算机实现控制运算处理后, 对控制对象的输出通道接口, 后向通道是对控制对象实现控制操作的输出通道。后相通倒应解决的问题: (1) 功率驱动。将单片机输出的信号进行放大, 以满足伺服驱动的功率要求。 (2) 干扰防治。主要防治伺服驱动系统通过信号通道、电源以空间电磁场对计算机系统的干扰。通常、采用信号隔离、电源隔离和对大功率开关实现过零切换等方法进行干扰防治。 (3) 数/模转换。对于二进制输出的数字量采用D/A变换器;对于频率量输出则可以采取F/V转换器变成模拟量。

后向通道中常用的器件及电路主要有数/模转换、功率驱动和干扰防治器件及电路。其中我们重点了解D/A部分。

D/A转换是应用系统后向通道的典型接口技术内容。现阶段单片机应用系统D/A转换接口设计主要是选择D/A转换集成芯片, 配制外围电路及器件, 实现数字量至模拟量的线形转换, 他不涉及D/A转换器的结构设计, 也不必对其中内部电路作详细分析。

(三) D/A转换接口设计的一般性问题

1.D/A转换芯片的选择原则

选择D/A转换芯片时, 主要考虑芯片的性能、结构及应用特性能在。在性能上必须满足D/A转换的技术要求;在结构和应用特性上应满足接口方便, 外围电路简单、价格低廉的要求。

(1) D/A转换芯片的主要性能指标

D/A转换器的主要性能指标有:在给定的工作条件下的静态指标, 包括各项精度指标;动态指标, 通常以建立时间和尖峰等参数表示;环境条件指标, 主要有反映环境温度影响的增益温度系数。实际上, 用户在选择时主要考虑的是以位数表现的转换精度和转换时间。

(2) D/A转换芯片的主要结构特性与应用特性选择

D/A转换器的特性主要有: (1) 数字输入特性。数字输入特性包括接收数码制、数据格式以及逻辑电平等。目前批量生产的D/A转换芯片一般都只能接收自然二进制数字代码。因此, 当输入数字代码为偏置码或2的补码等双极性码时, 应外接适当的偏置电路后才能实现。 (2) 模拟输出特性。目前多数D/A转换器件均属电流输出器件。对于输出特性具有电流源性质的D/A转换器 (如DAC-08) 用输出电压允许范围来表示由输出电路 (包括简单电阻负载或者运算放大器电路) 造成输出端电压的可变动范围。只要输出端电压小于输出电压允许范围, 输出电流和输入数字之间保持正确的转换关系, 而与输出端的电压大小无关。对于输出特性为非电流源特性的D/A转换器, 无输出电压大小允许范围指标, 电流输出端应保持公共端电位或虚地, 否则将破坏其转换关系。 (3) 锁存特性及转换控制。D/A转换器对输入数字量是否具有锁存功能将直接影响与CPU的接口设计。如果D/A转换器没有输入锁存器, 通过CPU数据总线传送数字量时, 必须外加锁存器, 否则只能通过具有输出锁存功能的I/O口给D/A送入数字量。 (4) 参考源。D/A转换中, 参考电压源是唯一影响输出结果的模拟参量。是D/A转换接口中的重要电路, 对接口电路的工作性能, 电路的结构有很大影响。

2.参考电压的配制

目前大多数参考电压源均由带温度补偿的齐纳二极管构成。这类稳压管的稳压值一般在5.5~6.5V之间, 温度系数为±5 ppm/℃, 如国产的2DW (2DW7C) 型温度补偿稳压二极管。

D/A转换接口中的外接参考电路有两种形式:即外接参考电压源可以采用简单稳压电路形式, 也可采用带有运算放大器的稳压电路。前者电路简单, 但负载电流变化对电压稳定性有一定影响, 而且所提供的参考电压为固定值。带运算放大器的参考电压源具有驱动能力强, 负载变化对输出参考电压没有直接影响, 所提供的参考电压可以调节。

(四) D/A转换性能与集成芯片

D/A转换器的主要性能指标:D/A转换器的主要性能指标有静态指标、动态指标以及环境和工作条件指标。

1. D/A转换器的静态指标

(1) 分辨率

D/A转换器的分辨率定义为:当输入数字发生单位数码变化时, 即LSB位产生一次变化时, 所对应输出模拟量 (电压或者电流) 的变化量。对于线性D/A转换器来说, 分辨率Δ与数字量输出的位数n呈下列关系:

在实际应用中, 表示分辨率高低得更常用的方法是采用输入数字量的位数或最大输入码的个数表示, 位数越多, 分辨率就越高。

(2) 标称满量程与实际满量程

标称满量程 (NFS) 是相应与数字量标称值2n的模拟输出量。但实际数字量最大为2n-1, 要比标称值小1个LSB, 因此实际满量程 (AFS) 要比标承志满量程 (NFS) 小1个LSB增量。即

AFS=NFS-1LSB增量=2n-1/2n×NFS

(3) 精度

D/A转换器的转换精度与D/A转换集成芯片的结构和接口配置的电路有关。一般来说, 不考虑其它D/A转换误差时, 但是D/A转换精度还与外电路的配置有关, 当外电路的器件或者电源误差较大时, 会造成较大的D/A转换误差, 当这些误差超过一定程度时, 会增加D/A转换位数。

D/A转换器中的电阻网络、模拟开关及驱动电路均非理想电阻性元件, 各种寄生参量及开关电路的延迟响应特性会造成有限的转换速率, 从而使转换器产生过度过程。实际建立时间的长短不仅与转换器本身的转换速率有关, 还与数字量变化的大小有关。

根据建立时间的长短, D/A转换器分成以下几档:

由于一般线形差分运算放大器的动态响应速度较低, 因此D/A转换器内部带有输出运算放大器或者外接输出放大器的电路, 其建立时间往往比较长。

(4) 尖峰

尖峰是输入数码发生变化时刻产生的瞬时误差。尖峰的持续时间虽然很短 (一般在数十毫微秒数量级) , 但幅值可能很大。在有些应用场合下, 必须采取措施加以避免。

产生尖峰的原因是由于开关在换向过程当中, “导通”延迟时间与“截止”延迟时间不相等造成的。由于尖峰出现的幅值和出现的时刻不是周期性的, 故不能采用简单的滤波办法完全去掉。如图3采取了用两极运算放大器来有效的消除尖峰。

2. 环境及工作条件影响指标

一般情况下, 影响D/A转换精度的主要环境和工作条件因素是温度和电源电压变化。

D/A转换器的工作温度:标准军品可工作于-55~+125℃, 工业级工作温度为-25~+85℃, 而普通级工作温度为0~70℃。多数器件其静、动指标均为25℃的环境温度下测量得到, 环境温度对于各项精度指标的影响用其温度系数来描述。

D/A转换器受电源变化影响的指标为电源变化抑制比 (PSRR) , 它用电源变化1V时所产生的输出误差相对满量程的比值来描述, 以ppm/V表示。

基于以上的各种参数和指标我们作了如图3所示的D/A转换部分:

此部分是整个系统的核心部分之一, 我们选用的是8位的DAC0832, 这种芯片是80××系列的DAC芯片中最快的, 可达到64K以上, 它利用了一种4位改良的FLASH技术, 可以在少于1.5us的时间内完成一个完整的8位转换, 当A/D转换占用时间时, 它可通过内置的采集和锁定功能来捕捉和存储当前的信号。由于系统中只有一路D/A转换或虽然是多路转换, 但不要求同步输出时间, 则采用单缓冲方式接口, 如在本系统中我们就是采用的这种方式。

控制部分我们采用系统中的8051单片机系列。

基于DAC0832的应用特性我门用8051来控制它的片选通信号。利用8051单片机的接DAC0832的WR1和WR2信号, 这样在触发一个信号之后则触发了DAC的写选通信号, 这样DAC0832就进入选通状态, 而输入寄存器信号和数据传诵信号同时接收AD578LN的EOC信号, 这样就保证了A/D与D/A的同步, 即在A/D开始转换的同时就保证数据从AD578LN传送到DAC0832, 这样就保证了工作的时实性从而减少转换时间保证了系统的功能实现的速度。再如图所示的原理图中DI0~DI7直接AD578LN的B1~B8这样才能保证数据传递时无误差和以时间较短的延迟来进行。在DAC0832的输出口IOUT1和IOUT2我们分别用了两极运算放大器LM358, 由于运算放大器的放大功能即可保证输出信号能够以最小失真的放大输出, 这一点对模拟信号的输出非常的重要, 因为D/A的模拟信号输出断与显示部分相连接, 如果输出的模拟信号不能时实得复现原来的数字信号, 那么显示部分就不能正确的显示采样信号, 这对于工作人员来说将不能正确的进行调试和数据分析, 如果对于高精度的数据采集, 那么就有可能造成采集来的数据不准确。

3. 储器扩展

在本系统中我们采用了静态的6116来扩展片RAM。如图4所示:

从而对采集来的数据进行保存, 由于它的容量为2K所以用地址线为11位, 我们的设计思想是用8051单片机的P0.0~P0.7经74LS373锁存后接6116的A0~A7作为6116的高8为地址线, 用P2.0~P2.2直接接到6116的A0~A7作为6116的低3位地址线。这样就可以充分保证6116的2K的寻址范围, 它的选通位用单片机的与位号控制, 即保证了单片机工作的实时性。

(五) 结论

高速数据采集系统通过硬件串行数据传输设计方式, 实现了高速采集系统的模拟量采集的通道数多、数据采集的精度高、低功耗和稳定性等。

参考文献

[1]沈兰荪.数据采集处理器[M].能源出版社出版, 1990:72.

[2]何立民.MCS-51系列单片机应用系统设计[M].北京航空航天大学, 1990:58.

[3]薛钧义, 张彦斌.MCS-51/96系列单片微型计算机及其应用[M].西安交通大学出版社, 1999.

[4]孙涵芳, 徐爱卿.MCS-51/96系列单片机原理及应用[M].北京航空航天大学.

[5]沈德金, 陈粤初.MCS-51系列单片机接口电路与应用程序实例[M].北京航空航天大学.

高速数据处理系统 篇2

摘要：介绍基于USB2.0协议、最多可四路同步采样的高速同步数据采集系统。其单通道采样速度620ksps，四通道同时采样速度可达180ksps。USB接口控制及通信芯片采用Cypress公司FX2系列中的CY7C68013，通过对其可编程接口控制逻辑的合理设计和芯片内部FIFO的有效运用，实现了数据的高速连续采样。

 

关键词：USB2.0协议同步数据采集CY7C68013可编程控制接口FIFO

USB（UniversalSerialBus）总线是INTEL、NEC、MICROSOFT、IBM等公司联合提出的一种新的串行总线接口规范。为了适应高速传输的需要，2000年4月，这些公司在原1．1协议的基础上制订了USB2．0传输协议，已超过了目前IEEE1394接口400Mbps的传输速度，达到了480Mbps。USB总线使用简单，支持即插即用PnP（PlugAndPlay），一台主机可串连127个USB设备。设备与主机之间通过轻便、柔性好的USB线缆连接，最长可达5m，使设备具有移动性，可自由挂接在具有USB接口的运行在Windows98／NT平台的PC机上。USB总线已被越来越多的标准外设和用户自定义外设所使用，如鼠标、键盘、扫描仪、音箱等。

笔者结合设备检测中数据采集的实际需要，设计了该高速同步数据采集系统。该系统最多可四路同步采样，单通道采样速度可达620ksps，四通道同时采样速度可达180ksps。USB接口控制芯片采用Cypress公司FX2系列中的CY7C68013，通过对其可编程接口控制逻辑的合理设计和芯片内部FIFO的有效运用，实现了数据的高速连续采样和传输。

1基本原理

该采集系统总体框架分三部分：主机（能支持USB2．0协议的PC机）、内部包含CPU及高速缓存的USB接口控制芯片（CY7C68013）和高速同步采样芯片（MAX115），如图1所示。其数据传输分两部分：控制信号传输和采集数据传输。控制信号方向为由主机到外设，由外设CPU控制，数据量较小；采集到的数据由外设到主机，数据量较大。为了保证较高的传输速度，不经过CPU。系统基本操作过程为：主机给外设一个采样控制信号，FX2根据该信号向A／D转换器送出相应控制信号，即采样模式控制字；之后由A／D转换器自主控制转换，并将各通道采样数据存入其片内缓存。一旦转换完成，由A／D的完成位向FX2的可编程控制接口发读采样结果信号；然后由可编程接口的控制逻辑依次将各通道采样结果从A／D的缓存读入FX2的内部FIFO。当FIFO容量达到指定程度后，自动将数据打包传送给USB总线。期间所有操作不需要CPU的干预。采样过程中接口控制逻辑依次取走批量数据，在打包传送时A／D仍持续转换，内部FIFO也持续写入转换结果。只要内部FIFO写指针和读指针位置相差达到指定的值就立即取走数据。从而保证了同步连续高速采集的可靠性。

2硬件部分

2．1芯片介绍

CY7C68013属于Cypress公司的FX2系列产品，它提供了对USB2．0的完整解决方案。该芯片包括带8KB片内RAM的高速CPU、16位并行地址总线＋8位数据总线、I2C总线、4KBFIFO存储器以及通用可编程接口（GPIF）、串行接口引擎（SIE）和USB2．0收发器。在代码的编写上，与8051系列单片机兼容，且速度是标准8051的3～5倍。

CY7C68013与外设有两种接口方式：可编程接口GPIF和SlaveFIFOs。

可编程接口GPIF是主机方式，可以由软件设置读写控制波形，灵活性很大，几乎可以对任何8／16bit接口的控制器、存储器和总线进行数据的主动读写，使用非常灵活。SlaveFIFOs方式是从机方式，外部控制器可象对普通FIFO一样对FX2的多层缓冲FIFO进行读写。FX2的SlaveFIFOs工作方式可设为同步或异步；工作时钟为内部产生或外部输入可选；其它控制信号也可灵活地设置为高有效或低有效。笔者在设计中采用主机方式。

MAX115是美信公司的高速多通道同步采样芯片。含有两组4路同步通道，共8个输入端。采样精度为12位，采样模式由采样控制字决定，可灵活地在两组中的1～4个通道间选择。采样时，各通道转换结果先存入其内部相对应的4个12bit存储单元，各通道都转换完后再一起取走。

2．2电路原理及设计

考虑CY7C68013与MAX115接口时，采样模式不同，控制波形有所差别，笔者选择主机方式即可编程控制接口（GPIF）。

GPIF是FX2端点FIFO的内部控制器。在这种方式下，接口内核可产生6个控制输出端（CTL0～CTL5）和9根线的地址（GADR[8:0])输出，同时可以接收6个外部输入(RDY0～RDY5)和2个内部输入。FX2有4个波形描述符控制各个状态。这些波形描述符可以动态地配置给任何一个端点FIFO。例如，

一个波形描述符可以配置为写FIFO，而另一个配置为读FIFO。FX2的固件程序可以把这些描述符配置给四个FIFO中的`任意一个，配置后，GPIF将依据波形描述符产生相应的控制逻辑和握手信号给外界接口，满足向FIFO读写数据的需要。GPIF的数据总线既可以是单字节宽（8位FD[7:0]）也可以是双字节宽（16位FD[15:0]）。每个波形描述符包含了S0～S6七个有效状态和一个空闲状态。在每个有效状态对应的时间段里，经过预先设置，GPIF可以做以下几件事情：（1）驱动（使为高或低）或悬浮6个输出控制端；（2）采样或驱动FIFO的数据总线；（3）增加GPIF地址总线的值；（4）增加指向当前FIFO指针的值；（5）启动GPFIWF(波形描述符)中断。除此之外，在每个状态，GPIF可以对以下几个信号中任意两个进行采样，它们是：（1）RDYX输入端；（2）FIFO状态标志位；（3）内部RDY标志位；（4）传输计数中止标志位。把其中两个信号相与、相或或者相异或，根据结果跳转到其它任意一个状态或延迟1～256个IFCLK时钟周期。当然也可以根据输入端的信号进行跳转或延迟。GPIF波形描述符通常用Cepress公司的GPIF工具(GPIFTOOL)进行配置。它是一个可运行于Windows平台的应用程序，与FX2的开发包一起发布。

在这种方式下，所有的读写及控制逻辑通过CY7C68013的GPIF以软件编程的方式实现，且控制逻辑的变换方便灵活（只需要改变接口的一个配置寄存器的值）。电路连接如图2所示。

本数据采集系统只用到了两个输出控制CTL0、CTL1和一个外部输入RDY0，它们分别接MAX115的CONVST＃、WR＃和INT＃。数据总线用双字节，其中FD0～FD11接MAX115的数据输入端D0～D11，FD12和FD13接控制字输入端的A2和A3，FD0和FD1复用做控制字输入端的A0和A1。MAX115的采样基准时钟由FX2的输出时钟经三分频得到，为16MHz。对应四种数据传输方式（八种不同的采样模式），GPIF的控制及握手信号波形有所不同。四通道同步采样的时序图如图3所示。

在第一个判决点，若采样数据已准备就绪，MAX115传给GPIF一个负脉冲信号RDY0；根据此信号，波形按顺序转入2、3、4、5状态，使指向内部FIFO的指针在每个时钟上升沿加1，依次读取四个数据，取完数据后利用CTL0的上升沿启动下一次采样。若在状态1时没有出现负脉冲，则直接跳转到状态6，之后重复执行此波形描述符。

三通道同步采样时，读取数据的状态只需要持续三次。其它采样模式控制波形的设计依此类推。

2．3固件程序设计

固件程序是指运行在设备CPU中的程序。只有在该程序运行时，外设才能称之为具有给定功能的外部设备。固件程序负责初始化各硬件单元，重新配置设备及A／D采样控制。固件代码的存储位置有三种：第一种是存在主机中，设备加电后由驱动程序把固件下载到片内RAM后执行，即“重新枚举”；第二种方法是把固件代码固化到一片EEPROM中，外设加电后由FX2通过I2C总线下载到片内RAM后自动执行；最后一种方法是把程序固化到一片ROM中，使之充当外部程序存储器，连在FX2三总线上。笔者选用第一种方式，这种方式便于系统的调试和升级。固件程序框图如图4所示。

3用户程序和驱动程序

3．1驱动程序的编写

该系统需要两个驱动程序，即通用驱动和下载固件的驱动。通用驱动完成与外设和用户程序的通信及控制；而下载固件的驱动则只负责在外设连接USB总线后把特定的固件程序下载到FX2的RAM中，使FX2的CPU重启，模拟断开与USB总线的连接，完成对外设的重新设置。主机根据新的设置安装通用驱动程序，重新枚举外设为一个新的USB设备。

通用驱动程序一般不需要重新编写，用Cypress公司已经编好的驱动ezusb．sys；而下载固件的驱动则必须定做，其详细操作过程见参考文献[2]。

3．2用户程序的编写

用户程序是系统与用户的接口，它通过通用驱动程序完成对外设的控制和通信。在编写用户程序时，首先要建立与外设的连接，然后才能实施数据的传输。启动采样后，为了保证不丢失数据，用户程序应该建立一个新的工作线程专门获取外设传来的数据。程序中主要用到两个API函数：CreateFile和DeviceIoControl。CreateFile（）取得设备句柄后，DeviceIoControl()根据该句柄完成数据传输。程序代码简要如下：

hDevice＝CreateFile(″＼＼＼＼．＼＼EZUSB－0″)

GENERIC＿READ｜GENERIC＿WRITE,

FILE＿SHARE＿WRITE,

NULL,

OPEN＿EXISTING,

F

ILE＿ATTRIBUTE＿NORMAL,

NULL);

If(hDevice＝＝INVALID＿HANDLE＿VALUE)

{

Application－＞MessageBoxA(“无法创建设备，请确认设备是否连上！”,NULL,IDOK);

}

else

{

DeviceIoControl(

hDevice,

IOCTL＿EZUSB＿BULK＿WRITE,

＆blkctl,

sizeof(BULK＿TRANSFER＿CONTROL),

＆inBuffer,／／定义的数据缓冲区

sizeof(inBuffer),

＆nBytes,

NULL);

……

}

程序框图如图5所示。

新一代数据中心高速成长 篇3

正是在这种需求的驱动下，各地兴起了建设大型数据中心的热潮。继2011年年底，GDS在上海启用其上海外高桥旗舰数据中心之后，1月12日，鹏博士集团也正式启用了北京酒仙桥新一代云数据中心。据介绍，该数据中心是目前国内已建成的亚洲最大单体云数据中心，总投资达6.5亿元，总建筑面积超过3万平方米。作为云产业链的关键环节项目，它在提供服务器托管、信息外包综合服务的同时，还将成为众多云应用业务的孵化基地和试验田，以推动中国信息化建设的发展。

鹏博士北京酒仙桥云数据中心采用安全、可靠的模块化设计，是国内首家大型云基础设施服务落地项目。整个云数据中心模块数超过40个，可安装6000个以上的标准机柜，设计服务器装机容量超过8万台。据介绍，节能环保是该云数据中心的亮点之一，鹏博士数据按照国际一流数据机房的高标准建设高质量的基础设施，所构建的高品质机房场地、冗余电力设施支持、精密制冷环境系统、智能消防控制系统节能环保，并拥有立体安防管理、完善的环境监控和全方位安保设施。电力、制冷、网络等关键性资源还可按需提供、灵活调节；先进的变频水冷空调能有效降低能耗，符合国家绿色节能的发展趋势。数据中心按照国际高标准规划和设计，具有可扩展性、高可靠性、灵活性和经济性等特点。

鹏博士云数据中心在提供服务器托管和租用等基础服务的同时，还将面向政府和企业用户提供云计算配套服务、金融数据备份、信息安全服务等全方位的综合解决方案。该数据中心采用弹性化模块设计，可按照用户个性化、差异化进行动态部署，以充分满足用户的可扩展性要求，同时，还可利用合作方中信网络的骨干网与鹏博士在上海、成都、武汉、广州等城市云数据中心形成备份，利用思科的动态迁移等先进技术，增加数据、信息系统等可靠行和安全性。

电力系统高速数据采集系统设计 篇4

电力系统高速数据采集系统是一种应用在电力系统实时采集电能质量情况的一种采集装置。目前所采用的AD转换器件不能同步转换六路信号, 所测结果之间有一定的延迟性[1]。针对以上缺点, 现采用DSP2812和AD7656相结合的方法, 所用的AD7656具有的六路同步采样特性, 克服了测量结果之间延迟的缺点, 使得测量精度高。以上优点弥补了目前录波器的缺陷, 达到了目前应用的要求。

1 电力系统高速数据采集系统结构原理

电力系统的三相电压和电流通过滤波器滤去高频干扰信号和低频漂移信号, 经过滤波的电压和电流信号通过电压传感器和电流传感器按一定的比例转成适合AD7656采样的小幅值电压信号, 然后DSP TMS320F2812控制AD7656将六路模拟量转换成数字量, 并从AD7656读取6路数据并存储在存储器中, 利用相关算法对所采数据进行分析, 计算相关参数。

2 系统硬件设计

2.1 数据采集处理模块硬件电路设计

高速数据采集模块采用以DSP TMS320F2812为控制核心, 模数转换芯片采用AD7656芯片, 系统实现12.8KHz的采样频率, DSP采用FFT算法对电力系统电压和电流进行各次谐波的分析, 计算出功率、有效值等参数, 并将采集数据存储在存储器中。

2.2 AD7656采样电路设计

高速数据采样电路采用ADI公司推出的6通道、高集成度、16bit逐次逼近型AD7656, AD7656的并行数据口DB0-DB15与相连DSP的GPIOA0～15 IO端口, 作为数据传输口;AD7656的CONVST A、C O N V ST、C O N V ST C三个端口与D SP的GP IO B 0相连, 作为AD7656的6路同时采样启动控制口;AD7656的/CS端口与DSP的GPIOB1端口相连作为AD7656的片选控制口;AD7656的/RD与DSP的GPIOB2端口相连作为读控制口;AD7656的BUSY端口与DSP的GPIOB3端口与相连, 用来检测AD转换是否结束。

2.3 DSP TMS320F2812最小系统设计

本系统采用电源管理芯片T P S 7 3 H D 3 0 1给D S P供电, TPS73HD301的输入电压为5V, 输出电压为3.3V和1.9V, 两种电压分别经过相应的滤波电路供给D S P, D S P的R E S E T管角与TPS73HD301的RESET管角直接相连。本系统时钟电路采用DSP内部晶体振荡器电路, 外接晶体的工作频率50MHz, DSP内部具有一个可编程的锁相倍频电路, 根据实际系统时钟频率要求对其编程设置, 实现频率设置。

2.4 DSP与存储器的连接

本文所选的数据存储器采用SST公司的SST25VF040超捷推出的SPI接口的闪存, 它是一块低功耗FLASH, 存储容量为4MByte, 电源电压为2.7V至3.6V, 其可以直接和DSP相连。DSP的SPIA口的接收和发送端与其SI和SO口相连, 来进行数据传输, GIPIO27和GIPIO28分别用来对存储器的片选和读写进行控制。

3 系统软件件设计

3.1 谐波分析算法

本文数据分析算法采用快速傅立叶变换, 快速傅氏变换是离散傅氏变换的快速算法, 它是根据离散傅氏变换的奇、偶、虚、实等特性, 对离散傅立叶变换的算法进行改进获得的。

设X (m) 为M项的复数序列, 由DFT变换可知任意一X (n) 的计算都需要M次复数乘法和M-1次复数加法, 一次复数乘法等于两次实数加法和四次实数乘法, 一次复数加法相当于两次实数加法, 即使把一次复数加法和一次复数乘法定义成一次“运算”, 那么求出N项复数序列的X (n) , 即M点变换大约就需要M2次运算。当M=1024点甚至更多的时候, 需要M2=1048576次运算, 利用周期性和对称性, 把一个M项序列 (设M=2k, k为正整数) , 分为两个M/2项的子序列, 每个M/2点DFT变换需要M2/2次运算, 再用M次运算把两个M/2点的DFT变换组合成一个M点的DFT变换。这样变换以后, 总的运算次数就变成M+2 (M/2) 2=M+M 2/2。继续上面的例子, M=1024时, 总的运算次数就变成了525312次, 节省了大约50%的运算量。而如果我们将这种“一分为二”的思想不断进行下去, 直到分成两两一组的D FT运算单元, 那么M点的D FT变换就只需要Mlog2M次的运算, M在1024点时, 运算量仅有10240次, 是先前的直接算法的1%, 点数越多, 运算量的节约就越大, 这就是FFT的优越性。TI已经为DSP提供创建好的FFT库函数, 其具体的实现方法会在软件部分进行详细介绍。

3.2 主程序设计

系统初始化完成后, DSPF2812控制AD7656进行数据采集, 六路数据采集完成后, DSP进行FFT运算分析出各次谐波分量, 对采集的六路数据进行分析, 包括有效值、频谱分析、平均值和最大值等参数, 并将分析的相关数据以及原始数据存储在存储器中, 按此程序不断采集并存储在存储器中。

4 结语

本文设计出了一种基于DSP和ZigBee无线通信模块的新型油田油井电力监测系统。系统运算速度快, 采集精度高, 设备移动方便, 组网灵活, 运行稳定可靠, 应用前景比较好。

摘要：设计了一种基于DSP与AD7656的电力系统高速数据采集系统。分析了DSP与高速AD相结合的方案原理及其在电力系统高速数据采集系统的应用方法, 介绍了硬件结构原理, 给出硬件设计框图和软件流程图, 并研制出电力系统高速数据采集系统。

关键词：高速数据采集系统,TMS320F2812,AD7656

参考文献

[1]应崇福.基于DSP的故障录波器设计.北京:自动化技术与应用, 2008, 27 (6) :76-78.

高速公路特情处理 篇5

一、无卡

定义：无卡车辆是指在出口收费站无法交验通行卡的车辆。

原因：

1、通行卡遗失

2、入口闯关

3、入口忘发IC卡

4、紧急车队零散车辆

处理方法：

1、对出口无法交验通行卡的车辆，依据皖交财[2007]45号文件《关于明确高速公路联网收费特殊情况处理有关事宜的通知》，按“无卡”收取通行费。

2、对本路段内因入口责任导致车辆无卡，经核实后可选择实际来源站进行补办收费。

3、对非本路段内入口责任无卡事件，原则上必须由车辆交纳无卡通行费用，或由司乘出示相关证明，请示领导后方可按正常补办收费。

4、对于紧急车队的零散车辆，经监控中心进行核实无误后按实际来源站进行补办通行费（或卡费）或者无卡免费放行（慎用紧急键）。

5、对于免费车辆无卡，可按无卡免费放行，并补办IC卡工本费30元。

注：对于以上特殊情况处理，收费班组必须认真填写特殊情况说明表，并交站务进行审核。

说明：车辆在无卡处理后，找回IC卡，收费站要做到：

1、核对IC卡信息，是否与车辆信息相符；

2、客车将IC卡拿到收费亭，按“特殊键”模拟线圈进行据实收费（超时选择非法超时）；货车读取车辆IC卡信息，确定入口时间是否超时后，按“补办”键据实征收通行费用，IC卡做溢卡处理；

3、返还车辆无卡费用，回收车辆无卡通行票据，并登记无卡返还相关台帐由司乘人员签字。

二、坏卡

定义：坏卡车辆是指在出口收费站无法读出通行卡中信息的车辆。

可能情况：

1、人为坏卡；

2、非人为坏卡（无效卡）

处理办法：

1、按照皖交财[2007]45号文件《关于明确高速公路联网收费特殊情况处理有关事宜的通知》要求，对于有明显人为损坏痕迹的，选择“恶意坏卡”进行收费（全程通行费），并注意回收IC卡单独存放移交票管室做坏卡登记。

2、对于无效卡车辆则要注意：

①多读几遍通行卡，或者将IC卡拿到其他车道进行读取信息；

②利用IC卡查询软件对IC卡信息进行读取，如IC卡信息显示出入口站址不同，仔细核对实际信息后，取时间最近的通行站址进行收费（如是入口站时间最近，则会显示当前车辆信息，查看与实际是否相符；如是出口时间最近，则可能是IC卡没有读写成功或者未归并）；如IC卡信息显示出入口站址相同时，则定义为真实无效卡，其车辆来源站可能是信息显示站址，如果无法求证，只能询问司乘。

③询问车辆来源站址时，问清大致时间、通行车道及发卡人特征，有利于监控中心迅速核实。如果实在无法核对来源站信息时，报站值班领导按司乘人员提供的来源站进行收费（文件要求按最近距离收费）。

④要求：处理无效卡车辆时要有理有据，做好司乘人员的合理解释，在迅速处理的同时要敬请司乘人员耐心等待（无效卡的责任不是出口，我们则要据实收费，敬请司乘体谅我们的难处）。

⑤监控和班长对正常坏卡（无效卡）的操作

A、监控用远程控制软件进入车道计算机，用鼠标双击收费系统左上角的软件图形标志即关闭收费软件并退回到电脑桌面，桌面有无卡查询软件图标（出

二、出五道口计算机桌面均有该图标），双击即可使用查询IC通行卡中信息。

B、当班收费班长或外勤可用鼠标在收费道口计算机上操作，鼠标已存放在双向亭。当插上鼠标后，按管理键即可看见鼠标，将鼠标移到收费系统左上角的软件图形标志上，按取消键后双击收费系统左上角的软件图形标志即可关闭收费软件，无卡查询软件图标就在桌面上（出

二、出五道口计算机桌面均有该图标）。

C、开始-搜索：输入ICCardInfosu.exe-双击进入-IC卡信息读写（见工具，监控室和车道计算机均安装有该工具）。

注：坏卡要单独存放，并与票管员做好交接。

三、U转

定义：U转车辆是指入口收费站和出口收费站相同的车辆。

处理方法：认真核对出入口时间，20分钟以内的按“正常U转”收取通行费，超过20分钟的按“非法U转”进行收费。

注：为了确保足额征收通行费，请各站加强收费班组现场管理，尽量避免车辆在高速内打开中央隔离栅掉头U转。（较多出租车偷逃通行费用）现公司规定，禁止任何车辆在高速内调头。

四、超时

定义：超时车辆是指在高速公路上行驶时间超过48小时的车辆。

处理办法：在读取IC卡信息时会提示超时，请收费员选择“正常超时”或“非法超时”，如车辆无法提供相关证明材料说明该车长时间滞留高速的原因，则按“非法超时”进行收费。选择“正常超时”要请示站务领值领导，并对司乘人员提供的证明材料进行复印。

五、拖车

拖车务必是专业拖车方可准许进入高速公路。

分类：

1、一拖一，两张通行卡，按正常拖车流程进行收费。

2、一拖二，三张通行卡，按拖车流程收费后按“特殊”键对另外一张IC卡进行线圈模拟收费，如果是货车则按“补办”处理，IC卡按盈卡单独移交票管。

注意：

1、处理第一辆车时，按“取消”键后，可继续按“拖车”键重新操作；处理第二辆车按“取消”键则终止拖车操作流程，但不影响正常收费。

2、当被拖车完全架上拖车上方时：在入口处只发放1张通行卡即可；在出口处一定要认真核实入口发卡情况，视发卡情况进行收费。

3、如被拖车事故卡无卡，或者无人交费时，征求值班领导意见后按要求进行处理。

4、处理拖车需要谨慎，确保输入信息的准确性。

5、拖车倒车：只能倒当前IC卡信息，如果对拖车误判了信息，尽量不要再进行修改。

六、补办/补票/票据重打相关问题

1、在打票过程中，出现打印机故障时，电脑会提醒“打印发票失败，按确认键重新打印，取消键判定为打票错误”。在这种情况下，要认真查看打印机是否联机（检查打印机工作状态），如打印机恢复正常，则进行重新打印，当前车道结束收费流程；如打印机无法正常工作，则按取消键结束当前收费流程，放行车辆后到其他车道进行补办收费。（出现此种情况时，一定要确认车道流水是否生成，具体可由监控员查看该车流水的应收实收金额。）

2、如非打印机故障（系统默认收费流程已正常结束，但因卡机或其他原因造成打印出的票据有问题），在票据打印后发现票据不清晰，或撕票时造成残缺。此时收费流水已生成，应收与实收金额完全相同，此时可分三步来操作：

①与司乘人员商量，如果车辆根本不在乎票据的有无，则按正常处理。但要注意检查打印机打票故障的原因，及时进行修复，避免出现同样问题。

②在车辆尚未离开当前车道的情况下，收费员可按“票据”键将当前票据作废，此时当前生成操作流水的实收金额为0元，可至其他车道按“补办”键选择正常补办取实际来源站补收取通行费。

③在车辆已驶离当前车道的情况下，此时无法使用“票据”键，可在任意车道按“补办”键选择补打发票进行操作，并对原票据进行回收后移交票管处理（此为最佳处理方式，虽然同样是一车两票，但系统并无废票统计）。

3、一车三票的原因：打印票据后，按“票据”键回写收费金额，而后在选择“补办”时选“补票”操作，此时通行费征收呈假长款状态，最后按“正常补办”补足车辆通行费。

4、说明：按“倒车”键时回写IC卡信息，可以重新读卡进行收费（用于收费误判车型、车种或客货）；按“票据”键操作后，则回写收费金额，当前收费流水实收金额为0，此时应按“补办”键选择正常补办进行收费；“补办”补票操作时，只打印票据，则实收金额为零。

5、正常补办、罚款补办的区别：影响收费拆分问题

注：打印机的基本维护和调试（附图进行解释）

七、储值卡

当储值卡信息与实际不符时，系统提示：按确认键继续，按取消键结束；此时应继续操作，然后按退格键进行切换现金支付。如果选择结束收费流程，则会致使IC信息无法回读，只能按正常坏卡进行处理（一车两卡）。如果收费员在按正常收费操作报价后，不小心按了“军警”键操作，会导致通行卡无法返回正常读取，并且该张IC卡会变成无效卡（可按正常坏卡进行收费）。（慎用储值卡键）

储值卡支付和现金支付的转换：当显示储值卡余额不足时，可按“退格”键切换为现金支付。

储值卡支付数据不保存：要确认储值卡支付成功后，并查看自动栏杆是否抬起。

八、绿色通道

1、收费员应该熟悉绿色通道的相关路段范围。如车辆符合相关要求（装载质量达80%-100%，不得混装，所运货物必须符合）且车辆所行驶路线含有绿色通道，则按“折扣”键选择次菜单绿色通道进行收费。

2、如车辆坚持要求按相关政策进行收费时，且符合相关优惠政策，则进行折扣收费；如折扣后发现收费金额没有发生变化，则说明车辆所行驶的路线不含绿色通道。此时可取消当前收费操作，重新输入信息进行读卡收费。

九、无款/不足支付

当车辆所携带现金不足以支付通行费时，收费员应喊班长进行处理，具体步骤如下：

1、增开收费车道，疏导车辆，确保畅通；

2、抵押不低于通行费三倍价值的物品，并由司乘人员填写《物品抵押单》；

3、按“无款”键，输入当前（实收）收费金额，抬杆放行车辆。

注：在处理未付车辆时，要注意记录车辆相关信息（车牌、客货、车型、车轴数、车重等），确保补办时输入较为精确的收费信息。

多轴车称重无法显示全部轴数（目前计重只多只能显示8轴）

1、根据称重显示轴数和总重量计算平均轴重，再乘实际轴数，利用监控费额计算软件计收通行费，然后按正常补办处理（盈卡1张）；采用此种方法计费时，需人工抬杆放行（手动搬杆或使用系管工号抬杆放行）。（推荐）

2、正常计费通行后，用费额计算软件计算出车辆应征通行费减去已正常计收的通行费，对差额进行补办（造成一车两票）。（不推荐）

超长车

1、可搬开手动栏杆，只要车辆不离开前线圈都可以正常读卡计费；

2、如挂车中间相隔较远，造成计重时会自动将车辆分离成两量车，造成计重有偏差。可用物品遮挡光幕，待车辆全部驶光幕后，可将物品拿开，这样系统会形成完整的计重数据； 注：碰到此类事件时，需要喊班长外勤进行协助处理，确保足额征收通行费。

非正常下班

1、当车道电脑死机后，重新启动电脑，然后将卡盒卡放在读卡器上按“补办”键，听到读卡器嘀的一声后，就可以正常上班了

浅谈高速公路地基沉降处理方法 篇6

摘要：为了满足日益增长的交通要求和提高道路服务水平，更好地为经济建设服务，有必要对原高速公路进行改扩建，近年来己有不少地方对旧路进行了改造。本文首先论述了高速公路地基沉降处理方法研究的必要性，继而对高速公路地基沉降处理的不同方案进行了分析，以期对我国当前的高速公路地基沉降处理提供一点可借鉴之处。

关键词：高速公路 地基沉降 方法

0 引言

近年来己有不少地方对旧路进行了改造，多数为拓宽工程，但已拓宽的路面在开放通车后的一段时间内，个别地段在老路部分相继发生了纵向开裂现象，裂缝宽度视路堤高度、软土厚度及其性质等变化而不同，雨水由此渗入，加剧了路面结构层的破坏。裂缝产生的原因主要是由于在拼接荷载的作用下，新老路基之间产生的反盆形不均匀沉降。因此高速公路拼接工程中的差异沉降，是设计中应考虑到的一个关键性问题，如处理不当，极易导致路面的拉裂，影响路堤的使用，给行车安全带来隐患。因此为了对以后的高速公路改扩工程提供指导，必须对高速公路的差异沉降的控制问题进行较为系统的研究。地基处理方案的选择，可分为排水固结法、复合地基法和轻质材料法三类。排水固结法本身不能减小总沉降量，主要是加快土体的固结速度。为了防止差异沉降，必须在新老路基之间设置分隔墙(地下连续墙)，将新拼接路基的荷载对原路基的影响完全隔离，消除附加沉降的影响，是可靠的处理方案，此时新拼接路基可以选择价格低廉的塑料排水板加超载预压，采用加快排水固结的方案处理，同时也可防止由于抽水清淤而对老路基造成的附加沉降的产生，但工期较长，约须至少三年左右工期，适用于软基以下存有孔隙比小于0.6-0.7承载能力高的土层的情况。复合地基法，主要是通过加固拓宽部分的地基来达到减小差异沉降的目的。在高速公路上，传统的地基加固的方法主要是采用粉(湿)喷桩、旋喷桩，通过形成复合地基，在提高地基承载力的同时，起到减小差异沉降的目的。

1 轻质路堤填料的应用分析

软土地基高速公路的工程中，软土地基的沉降自施工开始之日起己发生，从路面竣工或开放交通以后在道路使用的一段时间内的沉降通常称为工后沉降。有效的控制路堤的工后沉降是保证高速公路使用质量的关键，特别是对沉降要求极高的高速公路拼接工程。减轻路堤的重量(同时保证满足使路堤边坡稳定所需的路堤本身强度和变形)，使软土地基所承受的上覆路堤荷载减小，进而减小地基的压缩量，使路堤的沉降量减小。为了保证路堤的稳定性，又能达到减小路堤沉降的目的，所采取的减轻路堤重量的方法应是寻找一种具有足够强度且不易压缩变形的轻质材料作为路堤填料。从目前国内减小路堤重量的措施来看，主要是粉煤灰，EPS(Expanded Polystyrene)聚苯乙烯硬泡沫塑料近年来也逐渐在我国的高速公路的建设中采用，在国外己有不少成功的经验，但在国内的应用中还处于起步阶段；还有SLM(采用珍珠岩焙炼面成的轻质粒料)，在上海的多条一级公路中己采用，同时还有泡沫轻量土等。

2 排水固结法

2.1 排水固结法原理 排水固结法是采取措施将土中的水排走，促使减小土体的孔隙，使其密度增加、强度提高的方法，是较为经济的一种软土地基的加固方法。排水固结法的加固机理是通过向土体中打设塑料排水带或砂井，在土体中形成竖向排水通道与地面水平排水砂层相连，组成排水系统，利用路堤本身的荷载进行堆载预压，促使土体中的孔隙水排出，有效应力增加，从而达到土体固结的目的，提高地基的承载力，从而减小建筑物的工后沉降量。排水固结法加固软土地基的原理是在软基表面施加等于或大于设计使用荷载，经过施工期的预压后，完成大部分或绝大部分的沉降。对于以工后沉降作为控制标准的高速公路来说，可以起到有效减小工后沉降的作用，但其本身并不能有效的减少总沉降量，当然可以部分的减小由于路面结构层的自重所产生的沉降量。其使用一般应根据工程地质条件配合等超载预压措施。

2.2 高速公路改扩工程中的排水固结法 在新建高速公路的建设中，现有的施工实践表明，排水固结法能加快非砂性土地基的固结速度，效果较好，一般情况下，路基在预压后固结度可达到85%-95%，是经济有效的地基处理方法。从排水固结法的加固机理可知，其不能有效减小地基的总沉降量，因此在高速公路的拼接工程中，由于老路下的地基的固结已基本完成，采用排水固结法进行新拼接地基的地基处理方案就具有一定的特性。首先，从拼接段地基的变形规律来看，由于在拼接荷载的作用下，新老路基间将产生差异沉降，当其达到一定量级时，必将导致路面的开裂。采用排水固结法处理的地基，一般都是软弱地基，因此在路堤荷载的作用下，只能加快地基的固结速度，而不能有效的降低地基的沉降，因此在施工期易导致路堤的开裂。其次，排水固结法一般需结合等、超载预压，两侧堆载土方的存在，将会进一步增大附加沉降量和对路堤构成危害，同时也会对原路的排水造成一定的影响。由此可见，在高速公路的拼接工程中，如采用排水固结法(向地基中打设砂井或塑料排水板)进行软基处理时，为满足拼接工程的需要，需采取一定的辅助防护措施。针对其处理时沉降量大，因此在其使用过程中，需采用必要的隔离措施，将新拼接荷载对老路的影响进行隔离，即在新老路基之间打设沉降隔离墙(地下连续墙)，将新拼接的荷载对原路的影响完全或部分隔离，防止由于沉降过大而导致原路的开裂。同时也有效地隔离了新老路基下的渗流的产生，其作用此时就相当于竖向防渗墙，其持力层应设在透水性差的硬粘土层上。由于工序较多、施工时间亦长，以及新拼接路基需要较长的预压期(约需至少2-3年)，适用于软基以下存在孔隙比小于0.6-0.7承载力高的土层情况。对于对工期要求相对较紧的高速公路的拼接工程来说，其使用受到一定的限制。

3 复合地基法

复合地基是指天然地基经地基处理后一部分土基得到增强，或被置换，或在天然地基中设置加筋材料，加固区是由基体(天然地基土或被改良的天然地基土体)和增强体(桩体)两部分组成的人工地基。在荷载的作用下，天然地基和增强体共同承担荷载。复合地基中不同材料构成的增强体具有不同的自身强度和刚度，其受力机理和破坏特性亦不同。

3.1 水泥土桩复合地基 水泥土桩复合地基主要是利用水泥与软粘土中的水发生水介和水化反应，反应的结果使软土中大量的自由水被吸收成结晶水并固定下来，从而生成具有一定强度的柱体，起到加固地基的作用，是目前比较常用复合地基软基加固方法。水泥粘土固化过程的物理化学机理与混凝土的硬化机理是不同的，混凝土的硬化作用主要是由砂石等骨料在水泥的水介和水化作用下进行固化，由于水泥用量多，所以其凝结速度快，凝结强度高。而水泥土固化过程中由于水泥掺入量很少，它是由粘土包围水泥，因此与混凝土不同，水泥粘土的固化速度慢，强度亦低，并随含水量的变化而改变。

3.2 控沉疏桩复合地基 预制混凝土桩基工程与一般基础工程相比，具有桩材质量好、施工快、工程地质适应性强、场地文明等特点，被厂泛应用于各类建筑物和构造物的基础工程上，如高层建筑、公共建筑、一般工业与民用建筑、港口、码头、高速公路、桥梁、重型机床、仓库、护岸等领域。大量的工程实践证明，预应力管桩具有如下优点和长处:①可工程化生产，成桩质量可靠；②耐久性好，单桩承载力高，单位承载力价格便宜；③设计选用范围广，容易布桩。对桩端持力层起伏变化的地质条件适应强；④运输起吊方便，施工前期准备时间短，施工速度快、工期短，施工现场简洁文明。⑤桩身耐打性好，穿透能力强。⑥施工监理、沉桩质量监测方便。

预应力管桩在工业与民用建筑中应用广泛，且己形成比较成熟的理论，主要以承载力和沉降控制为主。由于高速公路的路堤荷载一般较小，因此从承载力上考虑，其一般都能满足要求，因此应以沉降控制为主，即应以控制沉降的理论来进行刚性桩复合地基的设计。

参考文献：

[1]苏阳.高速公路扩建工程软基路段施工简介[J].水运工程.2007.2.

脉冲功率高速数据采集系统实现 篇7

关键词：脉冲功率,数据采集,高速A/D转换器,MAX120,抗干扰

0 引言

脉冲功率技术具有高电压、大电流、高功率、强脉冲的特点[1,2]。脉冲功率系统是将储存的由低功率能源提供的能量，经高功率脉冲发生器转换成高功率脉冲，并传导给负载的装置。如今，脉冲功率已被广泛应用于工业、民用等领域，其在环境保护、生物医疗、目标探测、工业加工、超导储能等方面也已体现出广阔的应用前景[3,4,5,6,7,8,9]。

脉冲功率放电过程是一个瞬态过程，功率脉冲宽度通常只有几百微秒，甚至几百纳秒，且流过放电负载的电流是瞬时脉冲大电流，因此可靠测量脉冲放电电流将是检测脉冲功率放电波形可控性和重复性的有效措施。以数字信号处理器(简称DSP)为代表的新一代微处理器，具有机器周期短、指令丰富、数据处理能力强等特点，可与高速A/D转换器共同构成用于脉冲功率技术的高速数据采集系统(简称高速DAS)[10]。

在此，基于TMS320F206 DSP和MAX120高速A/D转换器提出了一种脉冲功率高速DAS的设计方案。该系统采样频率为200 kHz，并可实现4路以上多输入信号的同步数据采集。实验结果表明，该数据采集系统不仅具有很好的采样准确性，而且具有较高的实际应用价值。

1 脉冲功率高速DAS工作原理

图1为所研究的高速DAS及其应用对象———脉冲功率装置的原理图。图中，CZ和CY分别为主电离和预电离储能电容器组;R和L分别为放电回路等效电阻和电感;LT1～LT10为10路放电支路调波电感;TL1～TL10为10路放电支路连接电缆;XDFZ1～XDFZ10为10路氙灯放电负载;SZ和SY分别为主电离和预电离放电开关，本脉冲功率装置中采用引燃管;Rogowski线圈1～10为10路脉冲功率放电电流采集传感器;高速DAS由3个具有相同软件和硬件结构的4路高速数据采集模块构成;控制终端用于脉冲功率电离流程的操作和放电电流曲线的显示。

该脉冲功率装置通过控制终端进行主、预储能电容器组储能。当电容器组储能达到储能电压设定值后，利用远程通信光纤启动高速DAS，使其进入数据采集准备状态。随后由控制终端发出主、预电离触发信号，一方面，触发主、预引燃管，使电容器组储能对10路氙灯放电负载进行脉冲放电;另一方面，同时作为高速DAS的数据采集启动信号，使其进行高速数据采集。整个主、预电离过程结束后，控制终端按照制定的通信协议，通过远程通信光纤获取高速DAS采集的脉冲功率放电电流数据，并进行放电电流的曲线显示。

2 多路高速数据采集模块的硬件设计

图2为构成高速DAS的多路高速数据采集模块的原理图。如图所示，该模块由4路采样信号调理电路、4个MAX120 A/D转换器、串行EEPROM存储器、TMS320F206 DSP、光纤收发电路组成。

为了达到200 k Hz采样频率，所设计的高速数据采集模块采用MAX120 A/D转换器，它是带采样电路的12位双极性A/D转换器，内含1路跟踪/保持器，可实现高达500 k SPS的采样速度[11,12]。通过对MAX120 A/D转换器的工作时序和DSP读写工作时序的适配分析，从提高数据采集模块性价比的角度出发，图2所示的多路高速数据采集模块采用1个DSP配置4个MAX120的同步数据采集结构。由于1个MAX120 A/D转换器内部只带1个采样保持器，因此模块中设计了4路相互独立的信号调理电路，调理电路的输出信号分别作为4路A/D转换器的输入。

该模块完成的功能包括：对由Rogowski线圈传感的脉冲放电电流输入信号，进行适配于A/D转换器输入信号的信号调理;利用光纤信号传输的抗干扰能力和DSP的外部中断功能，在电离触发信号到来时，同步启动4路数据采集;利用DSP的数据线和控制信号对A/D转换器进行放电电流信号的采集和信号的A/D转换，同时利用控制信号将采集的放电电流数据转存至EEPROM存储器，以防止强电磁干扰造成放电电流数据的丢失;利用DSP的通信功能，一方面通过接收光纤接收来自控制终端的数据采集准备指令或数据查询指令，另一方面在收到数据查询指令后，通过发送光纤向控制终端传送放电电流采集数据。下面介绍图2中信号调理电路、DSP与MAX120 A/D转换器及EEPROM的接口电路。

2.1 信号调理电路

脉冲功率技术的特点使其在脉冲功率放电过程中产生强大的电磁场，该电磁场会造成强烈的电磁干扰，从而影响脉冲功率放电电流数据采集的准确性。为了解决上述问题，图1所示Rogowski线圈测量电路采用外积分工作方式。该方式下，Rogowski线圈的感应电动势与线圈尺寸、匝数及一次电流有关，而受外磁场和通流导体位置的影响小[13,14]。通过对Rogowski线圈的输出电势进行积分即可还原出被测电流[15,16,17,18,19]。图3为多路高速数据采集模块中4个调理电路的原理图。

图中，Rs为Rogowski线圈的外接取样电阻;并联电容C2和C3为隔直电容，用于去除采样信号中的直流分量;R3和R6分别为两级运放的平衡电阻，用于消除运放内部静态基极电流对输出电压的影响，并抑制输出电压漂移，提高测量精确度。负载输入电阻R1垌Rs，以减小输入阻抗对取样电压的影响;二极管VD1和VD2用于限制运算放大器输入信号电压范围。

R1、R2、C1及其运算放大器共同构成有源积分环节，对输入的采样电压信号进行积分，使之还原成被测电流波形信号。设Rs上的取样电压为us(t)，第1级运放的输出电压为u1(t)，由图3可得：

考虑有源积分电路中，为消除输入信号中直流分量对积分饱和性的影响，R2通常取值较大，因此式(1)中右边u1(t)/R2项可以忽略。则由式(1)可得u1(t)表达式：

R4、R5及其运算放大器共同构成反相比例放大环节。对u1(t)进行极性反相和比例放大调整，由图3可得uo(t)表达式：

2.2 DSP的接口电路

图4为多路高速数据采集模块中DSP与MAX120和EEPROM存储器等外部设备的接口电路。图中各A/D转换器都工作在其5种工作方式中的第1种工作方式[10]。DSP通过复位控制信号线XF同步启动4路A/D转换器，进行信号采样和数据转换，XF复位0.2μs后，置位XF，再延时2.5μs后，利用DSP外部设备读写指令、74LS138译码器以及数据线，读取各A/D转换器的转换数据。数据读取结束，且此轮操作从复位XF开始时间持续达到5μs，再次复位XF，开始新一轮的信号采样和数据读取。当DSP达到预定持续采样时间2 ms后，就利用其IO控制信号线，将所读取并存储在DSP芯片内部数据存储区的实时采样数据依次转存入24LC32串行EEPROM存储器内。在控制终端请求查询放电电流数据后，DSP首先从EEPROM存储器内将最近一次放电电流数据读出，然后通过图2所示的通信光纤，将数据传送给控制终端。

3 多路高速数据采集模块的软件设计

根据前面介绍的多路高速数据采集模块的工作原理，进行了该模块的软件编程，其程序流程框图如图5所示。该程序主要包括控制命令查询主程序、放电电流数据查询响应子程序、放电电流数据采集子程序。

各模块通过软件进行编址，以实现多个数据采集模块的并列运行和多路采集数据的查询。同时，程序设置了等待电离信号的30 s延时功能，以避免因电离准备命令引起的程序等待死循环。

4 实验结果

由Rogowski线圈输出的微分电流，经分流器后转换成数字示波器能测量的电压信号，图6即为与实际脉冲放电电流对应的真实测量信号。实验中，主储能设置电压为23.5 kV，预储能设置电压为23 kV，主、预电离的时间间隔为250μs。图中主脉冲测量峰值电压对应的峰值电流为23.5 kA，脉冲宽度约640μsㄢ

图7为相同实验条件下，利用多路数据采集系统测量的6个放电支路的电流波形。图7中的放电支路主脉冲放电电流峰值和脉冲宽度测量结果，与图6的实际测量结果吻合。各支路脉冲峰值电流的测量相对误差不大于0.7%，主脉冲宽度(主脉冲电流值大于10%峰值电流的脉冲宽度)测量相对误差不大于2.4%。实验结果表明所实现的多路高速DAS具有很好的测量精度和很高的抗干扰性，并可有效检测脉冲功率放电电流波形的可控性和重复性。

5 结语

一种高速数据采集系统设计 篇8

高速数据采集系统的结构形式多种多样,从高速数据采集系统的硬件组成来划分,有两种:集成微型计算机的数据采集系统和集散型数据采集系统。由包含AMP、A/D、DSP、FPGA的数据采集卡组成的数据采集系统[1],可以独立采集模拟和数字信号。本系统主要设计了一个实时数据采集系统。能对10KHz、0—20V的数据进行实时采样,并利用LCD屏幕显示出采样到的数据。

1 系统方案确定

FPGA作为数据采集系统中的新起力量在逐步地取代DSP的位置,同时也大有超越DSP的潜力,因此本系统采用FPGA作为主控制芯片。

本系统采用Altera公司的Cyclone II系列EP2C5Q208FPGA芯片作为硬件核心,在数据采集前端模拟电路采用两片AD芯片AD9226分别采集两个通道输入的电平,转化为二进制编码并行输出。FPGA芯片有足够多的引脚将两端数据同时接收,同时也大大提高了其信号采集的速度。在硬件上,采用了分块制作电路板,再将其拼接于主板上的方法。在保证电气完整性的前提下,分块不仅能有效地阻隔各信号及电源层之间的干扰,这对信号高速采集尤为重要,并大大降低了制作难度,且便于后期的分块查错及维修。

2 系统硬件设计

本系统以集成芯片为主,通过对硬件进行编程实现所需要的功能。系统的整体硬件设计框架如图一所示。

2.1 信号采样电路

信号采样电路主要是对模拟信号进行处理及模数转换。信号通过两个信号接线柱接进电路,经过阻抗匹配及缓冲模块后分别连至两片设计相同的AD9226电路中进行模数转换。AD9226电路采用官方参考设计进行电路设计连接。

2.2 FPGA及其电路

FPGA及其外围电路包括:FPGA芯片、配置芯片、供下载的插槽及I/O口接线排针、独立供电系统和电源开关等。

2.3 显示单元

为了验证采集到的数据的正确性,系统中额外添加了一个LCD显示单元。该单元主要负责读取FPGA中存储的采样到的数据并显示出来。

整个显示单元由FPGA+SDRAM+LCD屏幕组成。SDRAM用于存储NIOS II运行时的代码,LCD屏幕将采集到的数据直观地显示出来。显示单元硬件结构如图二所示。

3 系统软件设计

软件系统框架如图三所示。软件系统中包含两个RAM块、一个MUX单元和一个时钟生成单元。时钟生成单元主要产生不同频率值的时钟信号,在整个程序中主要有:50MHz、25MHz、12.5MHz、5MHz、2.5MHz、1.25MHZ、500KHz、250KHz八种不同频率的时钟信号供给整个系统及AD采样时钟。八种不同时钟的选择由外部的三个I/O口进行控制。RAM主要用于存储AD采样后输出的波形。由于AD采样速率较高,RAM块采用不同时钟进行读写操作,即高速写入低速读出,方便低速率的处理器对数据进行读取。而MUX单元主要是选择不同的RAM块进行操作。因为本系统中需采样两路数据,若同时将数据传输至后续处理单元将会占用大量的I/O资源,所以设计了一个MUX模块对两路数据分时读取,以降低硬件的复杂度。

为了能够验证AD采样数据的正确性,系统还额外添加了一个显示单元。显示单元由FPGA+SDRAM+LCD屏幕1构成,在FPGA中内嵌一个NIOS II软核,采用C语言进行软件开发,主要实现从主系统中读取AD转换数据,并显示到LCD屏幕上[2]。显示单元内部结构如图四所示。

其中PLL模块是FPGA自带硬件结构,可直接调用。SDRAM控制器与LCD控制器均在NIOS软核中集成,只需要对其进行C语言开发即可。NIOS II核心单元使用Altera公司集成开发环境NIOS II IDE进行程序设计[2]。

4 系统测试

整个系统制作完成后需要对系统进行硬件测试。主要对系统时钟、AD转换时钟进行了测试。系统时钟的稳定度对整个系统有着重要的影响,系统时钟由有源晶振提供50MHz时钟源,实测值为50.0004MHz。实际测试波形如图五所示。

AD转换时钟有八种,根据实际需要只对5MHz时钟进行了测试,预设值为5MHz,实测值为5.00006MHz。经测试,AD转换时钟能够达到设计需求。实际测试波形如图六所示。

软件测试主要是针对数据采集系统FPGA软件进行测试,其次是显示单元的测试。下面列出一些测试数据波形及显示单元实际拍摄波形图。

对30KHz正弦信号进行了测试,将峰值20V频率30KHz的信号输入系统,测得AD模拟信号输入端波形如图七所示,显示单元读取FPGA内存储的采样数据并显示至LCD屏幕上实际拍摄波形如图八所示。

5 结束语

经实际测试,系统能够满足设计要求,能够进行数据的采集并正确显示到LCD屏幕上,但整个系统还存在很多的不足。例如模拟前端,当输入的信号频率大于50KHz时就会出现信号的衰减,使得AD转换采样的数据值变低,无法很好地显示整个信号波形。在后续的工作中有待进一步的改进。在低端的示波器市场中,该系统方案有很多的借鉴价值,具有很高的发展前景。

摘要：本文采用Altera公司的CycloneII系列FPGA作为主控芯片,ADI公司的模数转换芯片AD9226及其他外围电路,设计了一个基于FPGA芯片的高速数据采集系统,实现对正弦信号的采集、存储、显示。

关键词：FPGA,AD9226,数据采集

参考文献

[1]何宾.FPGA数字信号处理实现原理及方法[M].北京:清华大学出版社,2010,3.

近距离高速无线数据传输系统研究 篇9

1 近距离无线数据传输技术的分析

目前, 有线传输技术已经不能满足移动通信的需求及远程数据采集量的日益增加, 于是近距离无线传输在很多测试领域中的应用就显得重要。近年来, 我国在无线通讯领域已经取得了很大的进步, 例如高能电池, 低耗能电路的应用, 射频电路与数字电路制作工艺的完善等。这些进步均提高移动通讯设备使用的灵活性, 可靠性及经济性。

近距离无线通讯技术主要有以下几类:第一类, 红外通信技术。这是使用范围最为广泛的一种近距离无线通信技术, 它借助红外线通断的原理进行工作, 一般情况下的有效作用半径为两米, 被广泛应用于各类遥控器, 移动电话等引动设备;第二类, 微功率近距离无线通讯技术。这种技术离不开大规模集成电路技术的支持, 在近距离无线数据传输系统中, 大多数功能与高频元件等都能够集中至一块芯片的内部, 体现了良好的功能一致性及性能的稳定性。微功率近距离无线通讯技术多应用于小型网络的搭建中;第三类, 蓝牙技术。蓝牙技术在全球范围内均得到了广泛的应用, 其数据传输的有效半径为十米左右, 并且具有很强的穿透力, 能够实现全方位的数据传输, 目前主要被应用于网络中各类数据与语音设备当中。

2 无线通信系统的基本结构

无线通信系统的基本结构主要包括发射机, 接收机以及用于无线连接的通道等组成。前两种是所有无线通信链路中非常重要的部件, 相互单独工作或结合在一起形成收发机。收发机最典型的就是蜂窝电话, 能够同时进行数据的发射与接收。

3 近距离高速无线数据传输系统遵循的原则

3.1 高效率的数据传输

近距离高速无线数据传输系统首先应该满足高速, 高效及精确的原则, 在爆炸冲击波信号中, 一般都包含较为丰富的频率分量, 其采样的频率较高, 因此为了提高冲击波测试的精准度, 转换等额频率一般都在12字节以上。此外, 为了获得充裕时间的信号, 存储器的容量也会随之增大, 这无形中对无线数据传输系统的数据传输的速度与效率提出了更高的标准, 因此, 高速率无线数据传输技术的开发是获得较快测试数据的关键手段。

3.2 灵活的通信距离

无线数据的传输需要遵循通信距离灵活性的基本原则, 高效快速是一方面, 方便灵活的传输距离也是十分关键的一个要素, 因为在移动通信当中, 距离的障碍产生降低用户的体验, 甚至会给用户带来不必要的损失, 使得无线传输系统的设计不能够得到社会大众的广泛认同, 十分不利于无线数据传输技术的研发与普及。

3.3 微小的天线体积及严谨的通信协议

微小的天线体积不仅能够有效减小系统的使用空间, 同时也是该领域技术发展的一个重要表现。特别是对于在爆炸冲击波场中工作的无线系统来说, 体积较大的一般天线是很难在其中存在的, 因此必须要控制天线的体积, 使其在该种环境中能够正常的适应和工作;在无线数据传输系统的应用中, 测试现场地形的复杂性, 地理地貌的多样性以及通信环境的恶劣性都是影响数据传输可靠性与准确性的重要因素, 因此必须要有严谨的通信协议作为基本保障。

4 近距离高速无线数据传输系统的研究

4.1 系统的总体结构

无线数据传输系统最主要的作用就是完成存储测试系统与计算机之间相关数据及指令的无线传输任务。依据连接对象及无线通道可以将无线数据传输系统划分为两个子系统, 分别为:连接计算机的主要控制系统和连接存储系统的从控制系统。主要控制系统是通过USB来实现与计算机的连接, 从控制系统则对应与存储测试系统进行连接, 体现与主要控制系统一一对应的联系。前者的主要职能包括计算机指令的接收, 对指令进行判断操作, 实现指令的无线数据传输, 将从从控制系统接收的无线指令传送给计算机等;后者的主要职能包括接收和处理来自主要控制系统的无线信号, 判断并执行相应的操作, 对自身的工作参数进行设定, 接收存储系统的信息并转发, 对存储测试系统进行控制等。

4.2 系统的硬件电路

文章研究的无线数据传输系统硬件电路的设计主要分为五个部分, 依次为:功率放大电路、射频电路、接口电路、微处理控制电路以及电源电路的设计。在这当中, 控制电路与射频电路的主要功能是用来实现无线数据的传输, 功率放大器用来延伸通信的距离, 接口电路的主要职能就是获取和传输经过测试所得的数据, 而电源电路则是在低耗能的要求下, 负责为整个无线系统进行供电。频射电路要以无线射频的芯片为核心, 通过搭建恰当的外围原件来实现电路的设计;功率放大器的电驴设计由于无线控制指令传输的双向性, 需要对射频收发转换开关进行考虑;控制电路是无线数据传输系统中的重要环节, 也是系统实现功能的基本保障, 因此要特别注意微处理器的选择问题。

4.3 系统的软件设计

近距离无线数据传输系统的软件设计业十分关键。首先, 主程序的设计, 单片机控制主程序负责控制指令的完成与测试数据的无线传输, 根据上述内容, 可以将其分为主控系统控制程序与从控制程序两个部分进行设计;其次, 子程序的设计, 该部分主要包括连接测试系统模块、测试系统上电模块、工作参数设定模块的设计, 测压自检模块、速测自检模块、调平衡模块、等待时间设定模块, 读取测试数据模块的设计等。

4.4 系统的调试与检测

在近距离无线数据传输系统设计完成后, 需要与存储系统进行联调, 并对其进行无线数据传输的检测, 主要是针对控制指令的无线收发, 测试数据的无线传输进行相应的实验测试, 并要对无线数据传输系统的有效传输距离及平均传输速度进行性能的检测。测试的结构就是无线传输系统设计可行性的最佳体现。此外, 还要重点对无线数据传输的速度与传输的距离进行相关的测试, 实验的次数最好控制在三次以上, 以保证实验数据的精准性, 测试的内容要包含传输的之间, 传输的速率及平均传输速率等项目。无线数据传输距离的检测可以在室外空旷之处完成, 将无线数据传输的距离作为控制的变量, 进行多组不同距离的测试, 并对数据传输的成功率进行记录和统计。

5 结束语

上述内容主要简要介绍了近距离无线数据传输技术, 无线通信系统的基本结构以及近距离高速无线数据传输系统设计需要遵循的原则, 并重点对近距离高速无线数据传输系统的相关内容进行了全面的分析和研究。总的来说, 我国在近距离高速无线数据传输先进技术的研发与系统的设计方面还有着十分广阔的发展空间。

摘要：近年来, 随着社会经济和科学技术水平的不断提高, 近距离无线通讯技术也获得了迅速的发展。高速无线传输技术在冲击波测试中的应用是未来的重要发展趋势, 本研究将主要对近距离高速无线数据传输系统进行分析和探讨。

关键词：近距离,无线传输,冲击波测试

参考文献

[1]周黎明.短距离无线数据传输系统研究[J].工业控制计算机, 2013 (5) .

[2]吕国皎, 唐婷.关于无线数据传输系统的研究[J].自动化与仪器仪表, 2010 (1) .

高速图像数据采集系统设计与实现 篇10

随着数字多媒体技术的快速发展, 数字图像处理技术被广泛地应用到各种领域, 数字图像处理技术正逐渐地影响着我们生活的方方面面。图像数据采集系统负责将采集并筛选图像数据以减少数据处理的规模。数据采集的效率和质量将直接影响到我们能否及时、准确地处理图像信息。当前, 图像处理通常采用相机-图像采集卡-计算机, 这样一个模式。其缺点就是处理速度慢, 而且受环境影响大。随着FPGA芯片和图像采集技术的发展, 基于FPGA的图像数据采集系统成为图像处理的最新趋势, 基于FPGA的图像数据采集系统能够使得硬件实现图像实时性处理变得可行, 极大地提到了图像数据采集和处理的速度。本文采用FPGA作为核心器件实现图像的高速采集和处理, 利用FPGA技术中的一些优点如:图像数据采集处理速度快、频率高硬件可编程, 研发周期短等, 设计了一个以FPGA为主控制器的高速图像数据采集系统, 并对系统中各个接口电路进行了软件实现。

2、FPGA图像采集处理技术

2.1 FPGA的工作原理

FPGA (Field-Programmable Gate Array) , 可编程门阵列, 它是在PAL、GAL、CPLD等可编程器件的基础逐渐发展起来的新型可编程器件, 它克服了一般可编程逻辑器件门电路数量不足的缺点。当前, 大多数FPGA使用LUT (Logic Cell Array) 阵列, 其中每一个LUT可以看成一个有4位地址线的RAM。在FPGA内部包括可配置了逻辑模块CLB (Configurable Logic Block) 、输出输入模块IOB (Input Output Block) 和内部连线 (Interconnect) 三个部分。FPGA可编程门阵列的组合逻辑运算是用查找表技术实现的, 每一个查找表会连接一个触发器输入端, 触发器驱动其它的逻辑电路或者驱动I/O, 构成实现组合逻辑功能和时序逻辑功能的基本逻辑单元模块。这些模块之间用金属连线相互连接或者连接到I/O模块。FPGA器件的功能由逻辑结构的配置数据决定, 这些配置数据存放在器件内的SRAM上, FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的, 存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式, 并最终决定了FPGA所能实现的功能。基于小型查找表的FPGA具有较高的集成度, 完成复杂的时序逻辑电路和组合逻辑电路运算, 因此, 基于LUT的FPGA适用于高速、高密度的高端数字逻辑电路设计应用。

2.2 FPGA的基本结构

当前主流FPGA芯片主要包括7部分构成, 即:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。

FPGA芯片是基于查找表技术实现的, 但其性能已经远远超出查找表技术的限制, 目前, FPGA技术整合了常用功能 (如RAM、时钟管理和DSP) 的硬核模块, 极大地提高了FPGA的工作效率。

3、用于高速图像数据采集方法的系统设计

3.1 系统的体系结构

数据图像采集系统包括SRAM、CCD线阵相机、FPGA芯片、UART调试总线、下位机、VGA显示模块组成, 图像采集系统整体结构如图1所示。

其中, SRAM用于实时缓存采集的对象数据;CCD线阵相机用于实时拍摄数据对象;UART是一种通用串行数据总线, 与计算机连接用于调试;下位机用于接收FPGA处理结果的控制信号;VGA用于图像处理结果的显示;FPGA控制模块是整个采集系统的核心控制部分, 负责图像采集和处理, 有采集模块、处理模块构成。图像采集模块主要任务是实时存储摄像机拍摄的图像信息;数据处理模块的主要任务消除图像中无关的信息, 恢复有用的真实信息, 最大限度的简化数据具体操作包括直方图均化、卷积滤波、中值滤波、判断等。

3.2 系统的模块设计

数据图像高速采集系统涉及功能模块比较多, 包括视频图像的输入采集模块、FIFO缓存模块、VGA显示模块、大容量存储的DDR模块。

4、结语

高速图像采集是指把高频率下的图像信息按照一定的格式转化为便于处理的数字格式。在不远的将来高速图像采集技术将成为推动图像技术发展的重要手段。本文利用FPGA技术中硬件可编程, 研发周期短, 频率高, 采集速度快等特点, 设计了一个以FPGA为主控制器的高速图像采集系统, 并对系统的各个子模块的作用、原理以及设计方法进行了详细描述。

参考文献

[1]杨会玲, 王军, 杨会伟.高帧频CMOS实时图像采集系统设计[J].微计算机信息, 2008, 24 (3) :309-311.

高速公路边坡病害处理及施工技术 篇11

关键词：高速公路；边坡；病害；处理；施工工艺；分析

一、高速公路边坡病害及其产生原因分析

（一）高速公路边坡病害之滑坡分析。高速公路边坡滑坡按类型可分：椭圆形、三角形、其他几何形态等。边坡由于相对位移失去平衡，从而形成滑坡。大多滑出方向近似垂直线路方向，少数滑出方向与公路线路斜交，滑坡的规模受公路规模的影响。并且高速公路滑坡90%以上由于公路开发造成。滑坡滑动形式可分为：一、牵引式滑坡，由于挖掘导致坡体内部应力释放，原有平衡状态被破坏，坡顶后缘部位产生拉裂缝，并且裂缝随着挖掘深度的增加而加深，滑动面由浅向深发展。二、推移式滑坡，由于路堤的整体滑动，推动坡体变形，导致坡顶下沉出现裂缝。三、整体式滑坡，由于坡体填筑或挖掘导致整个古滑坡体平衡状态被打破，整个破面产生大小不一裂缝，坡脚向上隆起。

从理论上来说，滑坡是指在重力作用之下引导物质自高向低进行不均匀性运动的一种形式。结合高速公路作业工程而言，倾斜角度在30°以内斜坡/边坡上的岩土体会在重力作用之下以软弱面为载体自上后方位置向下前方位置整体性运动的一种病害现象，其也是当前技术条件支持下高速公路工程所面临的最典型性边坡病害。从其产生机理角度上来说，滑坡过程中岩土体的滑动速度会受到实际地形斜坡/边坡倾斜角度的影响。一般来说，在斜坡/边坡倾斜角度较大的情况下，滑坡速度更大；反之滑坡速度较小。特别值得注意的一点在于：对于失去平衡的坡体岩土而言，其在上部岩土结构挤压作用力的刺激之下会导致岩土体变形问题进一步扩展，由此导致岩土体滑动速度进一步增长，而此种状态下呈现出波浪形起伏状态滑体形态位置改变并不易被现场施工作业人员所发现，再加上恶劣天气气候状态的影响，大量的雨水冲刷在一定程度上市的岩土体上部土质荷载力高于下部位置，进而形成以山体滑坡为主的边坡滑坡问题，最终严重干预高速公路建设施工的正常运行。

（二）高速公路边坡病害之泥石流分析。斜坡/沟谷中所含有的泥、砂、石颗粒及流体在振动及冲刷作用下沿斜坡/沟谷冲泻而下的事故即为我们所俗称的泥石流事故（规模较大时可产生坡面泥石流）。这种病害多发于施工期，

现阶段，泥石流事故已成为高速公路工程建设过程中危害性最大的病害之一。一般来说，泥石流病害好发于山区以及沟谷深壑等地势险峻的地区，其具有流速快、流量大、物质容量大以及破坏性强等多个方面的特点，由此而造成的生命、财产损失不计其数。对于高速公路建设项目而言，不合理的开发设计方案及施工会导致原有山体结构发生一定程度的变化，再加上暴雨暴雪的冲刷作用力影响，最终酿成严重施工安全事故。

（三）高速公路边坡危害之冲刷分析。公路边坡坡面冲刷的实质是坡面土颗粒剥离并带走被水流带走，冲刷过程包括：降雨溅蚀或径流冲刷引起的泥沙沉积，土颗粒分离。泥沙颗粒可分为悬移质颗粒及推移质颗粒，两者既有区别又相互联系，如：相同水流下悬移质中较粗的泥沙颗粒和推移质中较细的泥沙颗粒经常交叉一起，不易区分。两者的运动又互相遵循各自的的力学规律，运动方式差别较大。坡面冲刷主要受到土的性质、水流速度、径流深度等因素影响，因此研究边坡坡面冲刷一方面应从土颗粒的受力特征着手，研究坡面冲刷形成条件和冲刷能力；另一方面要從理论力学分析，研究冲刷的形成和发展。

冲刷病害最显著的特点在于其多形成于整个边坡含水量最大或是坡脚位置，在高速公路路堤新修以及大雨冲刷状态下其形成可能性较高。冲刷病害的形成及蔓延将导致高速公路部分建设路段呈现出结构错落问题，在土质流动性增大的过程当中土质粘结力参数会逐步低于其纵向方向承载作用力，由此形成冲刷，导致施工作业无法继续运行。

二、高速公路边坡病害处理及施工工艺方式分析

（一）高速公路边坡病害处理施工工艺流程分析。首先，对于锚索施工而言，具体施工流程如下所示：桩位测放处理→对桩孔附近坡面进行清理与稳固处理→定位锚索孔→构建操作平台→钻孔作业→锚索入孔处理→注浆作业施工→框架浇筑处理→锚索拉张作业→锚头密封处理；其次，对于抗滑桩施工而言，具体施工流程如下所示：定位并放样桩基→开挖桩孔作业→对护壁钢筋进行绑扎操作→支模施工作业→对护壁混凝土进行浇筑处理→开挖桩孔（以上步骤循环作业）→封底作业处理→桩身混凝土浇筑施工；再次，对于坡面清理施工而言，具体施工流程如下所示：坡面平整度测量施工→针对边坡欠挖部分进行人工清除作业→针对边坡松散部分进行清除处理→验收边坡；最后，对于锚索锁孔放线施工而言，具体施工流程如下所示：准备放线资料→于控制点放置仪器→定出孔位→对孔名孔号进行标志处理→孔位资料记录作业。

（二）高速公路边坡病害处理关键施工工艺技术分析。对于高速公路边坡病害处理而言，所涉及到的关键施工工艺技术有以下几个方面。

1.工作平台搭建处理分析。大部分高速公路建设项目在实际运行过程当中均会局部处理地形陡峻区域，受此影响，在锚索施工过程当中必须搭设相应的钢管架装置。在工作平台搭建过程当中，现场作业人员应当在山坡位置打入深度超过1m的小孔，对孔内进行混凝土灌注作业。在基础之上，将相应等级钢筋插入打孔当中，在确保混凝土强度参数一定的前期之上，对钢筋相进行架设管上套操作。与此同时，利用钢丝或是钻架对钢筋进行捆绑，确保钻机在实际运行过程当中所产生的反冲作用力不会造成钻架的摇晃问题。一般情况下，工作平台基本尺寸应当为3m×4m，并在周边以架管进行安全维护，确保作业人员的安全性。

2.锚索安装施工分析。锚索安全完成后应当确保作用力能够经由地层有效传递至高速公路混凝土框架结构当中，确保不稳定地基能够与高速公路形成受力结构整体，在控制构造裂隙蔓延发展的基础之上确保边坡的加固与稳定。

3.注浆施工处理分析。一般情况下，高速公路边坡病害处理过程当中所涉及到的注浆施工作业应当选取比例为1：1的水泥砂浆，并确保水泥砂浆强度参数达到25Mpa以及上指标。注浆施工过程当中应当自锚索中间进行注浆，自孔底有压采取一次性灌注的方式进行注浆。整个注浆过程当中的压力参数应当始终确保在0.4Mpa单位以上。

三、结束语

总而言之，高速公路建设项目的运行质量将直接关系到整个现代经济社会的建设发展程度，边坡项目作为确保高速公路建设项目正常且安全运行的基础性作业，其施工作业过程应当受到相关工作人员的广泛关注与重视。作为现场施作人员的我们，必须在高速公路建设过程当中针对工程实际地质情况，针对包括滑坡、泥石流以及冲刷在内的常见性边坡病害进行合理方式，结合植被防护、锚索防护以及抗滑桩锚固防护等多种综合性施工工艺处理方式，来确保高速公路边坡项目施作的质量性、稳定性与安全性。

参考文献：

[1] 徐世光.王明珠.王云晓等.地下水在引发边坡病害中的作用. [J].水文地质工程地质.2006.33.（05）.46-51.

八通道可变增益高速数据采集系统 篇12

在传统的超声波仪器中,一般只采用DSP或只采用FPGA,且大部分采集数据要到PC机上进行算法分析。随着超声应用的深入和超声设备功能的改进,新型的超声波系统处理任务加重和复杂度加深,需要更快的数据处理能力。如果将数据传到PC机上进行处理,则难以满足实时性方面的要求。

本文提出了USB+FPGA+DSP的架构,设计了一种新型8通道超声数据并行采集处理系统。由FPGA配合DSP进行数据采集、预处理等,发挥了FPGA并行高速处理的优势,而将一些稍微复杂的算法在DSP中实现,提高了算法性能,最后将处理结果通过USB送到PC进行分析。这种任务硬件分配方法可使系统性能得到很大提高。

1 系统描述

在多通道超声波应用中,高速A/D技术、大容量缓冲技术以及信号的实时处理、分析技术是超声设备的关键,也是整个系统的瓶颈所在。本文的设计能够实现这些技术的融合。系统框图如图1所示。

首先,从超声波接收电路收到的微弱电压信号进入8通道的可变增益运放进行放大;然后交流耦合到8通道AD转换器进行高速模数转换,同时输出8路LVDS DDR数据信号进入FPGA;由FPGA对8通道的数据进行高速串并转换并进行预处理和缓存。

PC机发送采集命令到FPGA,通过EMIF口送到DSP,DSP收到命令后打开EDMA传输,同时使能FPGA的数据采集,将接收数据缓存在外挂的SDRAM中,然后对数据进行处理,再通过EMIF口将处理结果送给FP-GA,由FPGA内部的USB接口逻辑将数据送到主机进一步处理。

同时,主机可以通过发送命令控制运放的线性增益、功耗控制等处理。PC作为主控单元,将命令送到DSP,而DSP作为二级控制单元将命令送到FPGA内部的寄存器中,而由FPGA实现各种接口的控制时序,最终实现控制。

2 模拟信号采集模块

2.1 模拟前端设计

超声波的工作原理是:高压脉冲发生电路发射高压脉冲,经电压超声换能器变换成超声波信号,超声波信号遇到杂质时产生反射波,再经过电压超声换能器变换为电压信号,这个电压信号是微弱的高频窄脉冲。为使缺陷信号不失真,前置处理电路的频带宽度应足够高,信号的采样频率应为几十兆赫兹[1]。为了能够测量幅度的变化值,在接收的信号进入放大器前,先经过已校准的衰减器,以便对信号幅度定量调节,用于不同信号幅度比较[2]。

传统的多通道探伤设备需要多块采样模块,这大大提高了系统价格。而TI公司的VCA8613和ADS5273两款芯片是TI公司针对医疗和工业超声波推出的多通道高性能芯片,可以满足上述超声应用的要求。

可变增益运放VCA8613的-3 dB带宽是800 kHz～14 MHz,它集成了8个通道,并将传统系统中低噪声前置放大器(LNA)、压控衰减器(VCA)、可编程增益放大器(PGA)、低通滤波器4个功能芯片集成在一起,集成后带来的好处是减少了外界的干扰和噪声,改进了动态范围。这对整个输入信号的质量至关重要,使整体系统性能大大提高。在3 V工作时每个通道的功耗仅为75 mW,输入频率为5 MHz时噪声为1.2 nV每根号Hz,同时体积大大缩小,这对于开发便携式产品具有巨大的优势。

VCA8613还提供了一个VCNTL管脚,其配合VCA和PGA可实现5 dB～50 dB的线性增益,如图2所示。ATN是VCA的衰减系数,PG是PGA的增益系数,这两个值可通过SPI口写VCA8613的寄存器来实现(PG=01的图没有给出)。

ADS5273是12 bit的高速AD,采样速率能达到70 MHz,信噪比为70.5 dB,输入是8通道差分输入,输出是8通道LVDS DDR串行输出,其速度达到420 MHz,上下沿都有数据。这使得在PCB信号完整性上要求很高,要严格按照高速信号走线的要求进行设计。

在采用内部参考模式下,ADS5273的输入端有1.4 V的共模,而VCA8613输出有1 V的共模电压,所以VCA8613和ADS5273间采用了交流耦合方式,TI建议串接的电阻可以从25Ω～300Ω,这保证了ADS5273不会过载。耦合图如图3所示。

ADS5273也提供了一个SPI口,可以控制其内部寄存器。可以控制关闭和开启任何一个通道及控制每一路输出的电流大小,这对于功耗的控制非常有利。同时ADS5273还可以有几种工作模式:正常输出模式、同步模式、用户定义模式等,非常适合用户进行调试。

VCA8613和ADS5273构成的模拟前端,整体噪声比目前市场上性能最接近的同类产品要低30%,并且具有更低的功耗,其性能不仅能满足便携式设备的需求,还能满足高通道密度、中程超声波系统的要求,能实现更高、更完美的图像质量。

2.2 FPGA高速解串设计

ADS5273的输出除了8路LVDS DDR串行数据,还有420 MHz的差分时钟线和70MHz的差分同步线,如图4所示。在采用FPGA进行数据接收时,如此高速的信号在解串时需要有非常严格的时序要求。由于在解串的过程中,逻辑并不复杂,但对时序要求高,因为采用触发器实现可以比较方便地进行触发器的位置约束,所以采用最底层的触发器来实现。

解串后的数据使用了片内FIFO进行缓存,这里采用了乒乓FIFO机制,在将采集得到的数据写入其中一片时,后续模块同时对另一片中的数据进行处理。FIFO缓存器由于其先进先出的特性,数据的读写都无需提供地址信号,简化了电路的设计,提高了数据的吞吐率。

3 基于FPGA+DSP+USB的数据采集通道的实现

本系统FPGA采用Xilinx公司Virtex系列的xc2vp7器件,实现了高速数据解串、SPI控制器、USB的SLAVE FIFO控制状态机、DSP的EMIF接口控制和信号预处理。其中SPI控制器有3个,有两个实现对VCA8613、ADS5273的SPI接口控制;另一个实现对DA5200的控制,产生VCA8613的VCNTL的控制电压,实现VCA8613增益线性可控。如图4所示。

DSP进行数据处理,采用了TI公司的高性能数字信号处理芯片TMS320C6414,可支持1 GHz的时钟频率,计算能力为5 760 MIPS,同时提供了外部存储器接口和增强的DMA控制器(EDMA),可与FPGA进行快速数据交换。DSP设计为FLASH BOOT方式。

高速数据采集系统采用USB总线与PC进行数据传输。USB控制芯片采用Cypress公司的CY7C68013。该芯片内含一个增强型8051处理器、一个串行接口引擎(SIE)、一个USB收发器、8 KB片上RAM、4 KB的FIFO存储器以及一个通用可编程接口(GPIF)。Cypress公司为了方便FX2的开发,提供了固件程序框架,用户只需少量修改即可完成固件设计,同时Cypress提供了通用的驱动程序。

分别配置USB控制芯片中的端点EP2和EP6为IN(输入)模式和OUT(输出)模式。设置了自动传输模式后,在用户端,就可以把CY7C68013当做一个FIFO,不必关心其内部的运行情况,而只要根据FIFO的标志线对FIFO进行读写操作,即主机和数据采集板间的通信是透明的。首先由应用程序采用块传输方式发送一个命令包到SLAVE FIFO中,FPGA读取这个命令包缓存在FP-GA的FIFO中;接着应用程序再用控制传输方式发送一个命令包给CY7C68013,由USB固件程序在通用IO管脚上给DSP发送一个外部中断;DSP收到外部中断后马上启动一次EDMA传输,将FPGA中FIFO的命令及参数数据读到DSP的RAM中;DSP根据收到的命令和参数进行各项操作。

4 性能测试

4.1 可变增益运放的测试

用函数发生器产生50 mV、7 MHz的正弦波,输入VCA8613的输入端,衰减设为33 dB,PGA增益设为21 dB,VCNTL管脚电压为1.0 V,用示波器观察输出波形,如图5所示,得到了很好的放大波形。

同时测出,正确的放大波形的频率在900 kHz～11 MHz间,在这范围之外的波形就会产生失真,与TI公司文档中提出的频率在800 kHz～13 MHz间有些差别。

4.2 AD测试及数据通道实验

ADS5273采用同步模式进行调试,对时序进行了严格的对准,然后切换到正常模式,采用C++Builder设计了简单的主机应用程序来采集正弦波数据,如图6所示。

从测试结果看,超声波信号采集、分析和成像处理系统的整体设计方案是正确的,整套系统可以满足频率范围从20 MHz～70 MHz超声波检测采集和分析的需要,同时可以调整采样速率,适应不同检测频率的记录要求

本数据采集系统在以下方面进行了改进:首先采用了TI公司先进的VCA8613和ADS5273构成了信号调理和数据转换电路,具有高信噪比、高精度、高速率和低功耗等优点;其次数字架构采用了USB+FPGA+DSP方式,对于复杂算法的应用具有优势;而且采用FPGA接收8路高速串行LVDS DDR信号的实现,使得系统硬件的体积得到大大缩小。同时,本文设计的硬件架构具有通用性,只要稍做修改即可应用于各种场合,具有较高的实际工程应用价值。

参考文献

[1]孙芳,麦继平.USB高速数据采集处理卡在超声波无损检测中的应用.仪器仪表用户,2003.12,11(3):37-38.

[2]邹毅,罗飞路.基于C8051F340的多通道超声波无损检测系统的设计.传感器世界[J],2007,13(10):26-29.

[3]肖忠祥.数据采集原理[M].西安:西北工业大学出版社,2001.