高速DSP系统（共9篇）
高速DSP系统 篇1
传统的数字图像处理通常采用图像采集卡, 将模拟电视信号转换成数字信号, 然后由PC机进行处理。但这种方法也存在处理速度较慢, 不够灵活等缺点。随着固体图像传感器CCD和CMOS的技术工艺不断改进以及数字信号处理器的功能提升, 使得嵌入式系统在图像处理领域有了广阔的发展空间, 嵌入式系统具有集成度高, 处理速度快, 小巧灵活等诸多优点, 特别是在高速图像处理领域有着良好的前景[1]。本文提出了以数字信号处理器DSP为核心的高速图像处理系统的设计方法, 该系统能够实现图像信号的高速采集、处理与显示, 可以应用于测量、检测和安防监控等诸多领域。
1、系统总体设计
系统构成如图1所示, 包括图像传感器、数字信号处理器、外部存储单元、图像编码器和以太网通信及键盘控制单元等部分组成。数字信号处理器DSP用于图像处理和采集、显示等设备的控制, 图像传感器用于图像视频信号转换为DSP可以处理的数字信号, SDRAM作为DSP的外部存储器, FLASH存储源程序, 在上电时下载到DSP中, 图像编码器用于图像视频的编码显示, 以太网实现DSP与上位机的通信, 键盘作为控制信号的输入。
系统的核心处理器选择TI公司的TMS320DM642。DM642是基于TMS320C6000系列中的最高性能的定点DSP C64xCPU, 具有极强的处理能力和高度的灵活性及可编程性。DM642具有如下特点:
1) DM642具有增强型直接存储器存取控制器 (EDMA) , 可以通过64个独立的通道提供超过2G byte/sec的I/O带宽;
2) DM642有两级片内Cache (高速缓冲存储器) , 第一级包括一个直接寻址的16Kbyte的程序Cache, 一个16Kbyte的数据Cache;第二级为一个256Kbyte程序与数据共用的存储空间, 可分配为寻址存储空间或者Cache;
3) DM642包括一个64位外部存储器接口 (EMIF) , 可以与同步或异步存储器和外设无缝地接口, 总共外部寻址空间可达1024M byte;
4) DM642内部包括64个32位字长的通用寄存器以及8个独立的运算单元, 具有两个专用硬件乘法器, 在每个时钟周期内可执行2个16位×16位的乘法或4个8位×8位的乘法, 另外还包括6个算术逻辑单元, 在每个时钟周期内都可执行2个16位或4个8位的加减、比较、移位等运算。
5) DM642还具有3个可配置为输入或输出模式的数字视频端口 (VP0、VP1、VP2) , 这3个视频端口支持多种视频标准, 可以与常见的视频A/D、D/A芯片进行无缝连接, 方便了系统对图像数据实时处理的要求;
6) DM642包括10M/100M b/s以太网接入控制器, 计算机PCI控制器, 多通道串行音频接口, 管理数据输入输出模块等;
与其它DSP芯片相比, DM642的最大不同之处在于它具有三个可配置为输入或输出模式并且支持多种视频标准的视频端口, 因此可以方便的应用于数字图像处理、基于IP的音频传输、数字视频记录、机器视觉、医学成像、安全监视、数字相机等领域[2]。
2、系统硬件设计
2.1 图像采集模块设计
固体图像传感器现在主要有两类。一类是电荷耦合器件 (CCD, Charge Coupled Device) 图像传感器;另一类是互补金属氧化物 (CMOS, Complementary Metal Oxide Semiconductor) 图像传感器。虽然CMOS图像传感器的暗电流、灵敏度等方面不如CCD, 但在集成度、速度及成本等方面CMOS有明显的优势, 因此选择CMOS图像传感器作为图像采集模块。
经过对比不同公司, 不同型号的CMOS图像传感器, 最终确定使用Micron公司的MT9T001型CMOS图像传感器。它是一款300万像素 (2048×1536) CMOS彩色图像传感器, 该传感器将摄像镜头、行列扫描模块, 快照模块集成在一个芯片上, 提供了每一个像素10位的色彩分解力, 能捕获连续视频和按顺序的单帧图像信息, 可工作在彩色、黑白两种模式, 采用Digital Clarity Image Sensor Technology技术, 使得它有43dB的信噪比, 具有简单的接口, 功能寄存器多, 控制功能丰富的特点:窗口大小 (水平和垂直) 可随意变动、图像坐标原点任意定义、帧速率可调、隔行或列输出, 并可以通过I2C对其进行控制。
在本系统中, 选择TI公司的DM642型DSP作为系统的主处理器, 它在原始采集模式下, 有多种与图像传感器相连的方式。其中, 图像传感器可以与DM642通过视频端口的直接相连, 连接方式如图2所示。
在原始采集工作模式下, DM642的视频端口支持8、10、16、和20位数据。16、20位原始采集工作模式用于接收数据高分辨率数字图像数据。在本系统中, CMOS图像传感器MT9T001与DM642之间采用的是8位数据方式[3]。
MT9T001提供两线串行总线 (I2C) 接口, 通过这个接口改变传感器内部寄存器的设定值可以对传感器电子增益、像素积分时间、传感器曝光时间、输出图像大小、输出图像位置和图像输出帧率分别进行控制。
I2C总线接口由SDA (串行数据线) 和SCL (串行同步时钟线) 两条信号线组成。它通过SDA及SCL两根线在连到总线上的器件之间传送信息, SDA和SCL均为双向I/O线, 在实际应用中通过上拉电阻接正电源。I2C总线在传送数据过程中共有三类信号, 分别是:开始信号、结束信号和应答信号。这款图像传感器可以在默认方式下工作, 也可以通过配置寄存器对图像大小、曝光时间、增益调整和其他的一些参数进行设置。
2.2 图像处理模块设计
数字信号处理部分的SDRAM采用MT48LC4M32B (1Meg32 4banks) 。其内部的流水线结构和外部同步高速接口允许存储高速数据。MT48LC4M32B的单芯片存储容量可以达到128Mbit, 工作频率可以达到166MHZ, 它采用并行列地址复用的技术访问芯片内部单元[4]。
SDRAM用来补充DSP片内有限的存储资源, 提供高速大容量的外部数据存储空间。SDRAM采用MT48LC4M32B。该芯片内部有4个Bank, 每个Bank包含4096个行和256个列。寻址单元是32-bit, 所以MT48LC4M32B提供了16M字节的数据空间。图3是EMIF模块和SDRAM的电路方案。
DSP支持64-bit宽度的数据总线, 为了能够充分使用EMIF的传输效率, 系统使用两块SDRAM接入EMIF模块, 联合提供64-bit宽度的数据。因此外部数据存储区实际大小为32M字节, 地址空间配置在0x8000 0000～0x8200 0000。
2.3 图像显示模块设计
在本系统中, 使用的是Philips公司的SAA7105型视频编码器。该芯片有12路输入数字信号接口, 为了与CMOS图像传感器和输出的8位数字信号相匹配, 故将视频编码器的PD8～PD11信号接口悬空, 只使用其中的8位作为输入数字信号的接口。此款视频编码器的驱动时钟为27MHz, 采用3.3V供电, 通过I2C总线控制, 输入输出的像素时钟由DM642视频端口2的CLK1和CLK0提供。
在本系统中, 选择TI公司的DM642型DSP作为系统的主处理器, 它具有专用的视频端口用于视频输出, 内部集成FIFO, 能够与视频编码器无缝连接, 不需要额外设计FIFO和逻辑时序控制电路。因此, 视频编码器可以与DM642通过视频端口很容易的直接相连, 连接方式如图4所示。
在本系统中, 应用DM642视频端口2 (VPORT2) 来为视频编码器SAA7105提供数据信号, HSVGC、VSVGC、FSVGC相应的与VPORT2的VP2CTL0、VP2CTLl、VP2CTL2连接。
3、系统软件设计
3.1 图像采集与传输过程
1.系统上电后, 程序从Flash自举, 从而完成程序的导入及初始化工作。DSP通过I2C总线发出信号, 对CMOS图像传感器等设备进行初始配置;
2.当CMOS图像传感器开始工作后, 将采集到的图像信息转化为数字信号, 送入处理器DM642, 图像数据首先存入DM642输入视频端口的FIFO;
3.当FIFO半满, 即到达设定的阈值时, DSP发出信号产生EDMA中断, 启动EDMA通道, 对FIFO中的图像数据进行搬运, 将其存入SDRAM中, 等待图像处理。
4. 当图像数据信息被DM642处理后, 被送入另一个缓存区
内, 当有图像采集要求时, 便触发EDMA中断, 启动EDMA通道;
5. EDMA通道将经过DSP处理后的图像数据信息从缓存区搬运至DM642的显示FIFO内;
6. 当有显示要求时, 经FIFO输出的数字图像信息通过视频编码器进行图像编码并送入显示器进行显示。
本系统的整体流程图如图5所示。
3.2图像算法的设计
目前的图像传感器都是单色的, 即只有灰度的变化。为了得到彩色的图像, 普遍采用的方法是在传感器的表面覆盖一层7彩色滤色器。滤色器的格式有多种, 目前最常用的是Bayer矩阵模式的排列方式, 即每个像素点对应一种色光, 其中, R感应红光, G感应绿光, B感应蓝光, G的采样率是B、R的两倍, 原因是人眼对绿色信息要比蓝色、红色敏感。
采集的图像信息在每个像素的位置上只有一种颜色分量可以获得, 如果需要复原另外两种缺少的颜色分量, 就必须通过相邻的像素进行估算, 这个过程就叫CFA插值。在本系统中所使用的MT9T001型CMOS图像传感器就是通过彩色滤波阵列 (CFA) 获得图像的彩色信息。本系统中采用信号相关插值法对采集的图像进行色彩恢复, 利用R、G、B三个分量高度相关的特性。也就是说, 在计算缺少的G分量的时候可以利用R、B的分量信息, 即在相邻的小区域内设DR=G-R, DB=G-B, 可以认为DR和DB为常数, 这样就可以对G分量进行插值计算完成后, 用得到的G分量再来得出R、B分量。其计算公式为:
其具体操作如下:
(1) 利用公式 (1) 计算R2周围G1、G2、G3、G4处的区域常数因子KR1、KR2、KR3、KR4的值;
(2) 按公式 (5) 计算R2处的G分量G2;
(3) 由公式 (6) , 利用插值后的G分量G2'得到R2位置的B分量;
(4) 在R位置的G、B分量插值方法与B位置的G、R插值方法相同。
经过实验分析, 与常见的边缘检测法等色彩恢复算法相比, 信号相关插值法的峰值信噪比 (PSNR) 值最大, 即使用信号相关插值法将原始Bayer格式图像进行色彩恢复后得到的图像峰值信噪比最好, 因此, 在实际使用中选用此种方法。
总结
本文提出了一种基于DSP的图像采集与显示系统。在DSP的控制下, 以CMOS图像传感器采集图像数据, 由视频编码器对图像进行编码并送入显示器进行显示。该系统能同时实现图像的高速采集和实时显示, 能够应用于安防监控、精密测量和图像检测等诸多领域。
参考文献
[1].〔日〕米本和也.CCD/CMOS图像传感器基础与应用[M].北京:科学出版社, 2006.
[2].赵建伟, 尹岗.基于DM642的数字图像采集小系统[J].测控技术, 2006, 25 (5) :74-77.
[3].余国华, 冯启明, 基于CMOS图像传感器的视频采集系统设计[J], 武汉理工大学学报, 2004, 28 (1) :145～147.
[4].李楠, 刘源, 韩东方等.基于DM642开发的嵌入式图像系统硬件实现[J].工业控制计算机, 2005, 18 (8) :22-23
高速DSP系统 篇2
摘 要：介绍了一种利用双口RAM实现DSP与单片机高速数据通信的方法，给出了它们之间的接口电路以及软件实现方案。
关键词：DSP;双口RAM;接口电路;数据通信
1 引言
数字信号处理器(DSP)是一种适合于实现各种数字信号处理运算的微处理器，具有下列主要结构特点：(1)采用改进型哈佛(Harvard)结构，具有独立的程序总线和数据总线，可同时访问指令和数据空间，允许实际在程序存储器和数据存储器之间进行传输;(2)支持流水线处理，处理器对每条指令的操作分为取指、译码、执行等几个阶段，在某一时刻同时对若干条指令进行不同阶段的处理;(3)片内含有专门的硬件乘法器，使乘法可以在单周期内完成;(4)特殊的指令结构和寻址方式，满足数字信号处理FFT、卷积等运算要求;(5)快速的指令周期，能够在每秒钟内处理数以千万次乃至数亿次定点或浮点运算;(6)大多设置了单独的DMA总线及其控制器，可以在基本不影响数字信号处理速度的情况下进行高速的并行数据传送。
由一片DSP加上存储器、模/数转换单元和外设接口就可以构成一个完整的控制系统，但这种方案要达到高速实时控制是不可行的.。因为一个实时控制系统一般需要完成数据采集、模/数转换、分析计算、数/模转换、实时过程控制以及显示等任务，单靠一片DSP来完成这些工作势必会大大延长系统对控制对象的控制周期，从而影响整个系统的性能。所以我们添加一个CPU，负责数据采集、模/数转换、过程控制以及人机接口等任务，使DSP专注于系统控制算法的实现，充分利用它的高速数据处理能力。从性能价格比的角度出发，这个CPU采用8位的51系列单片机。这时，两个CPU之间的数据共享就成了一个重要的问题。
采用双口RAM(简称DRAM)是解决CPU之间的数据共享的有效办法。与串行通信相比，采用双口RAM不仅数据传输速度高，而且抗干扰性能好。在笔者实验室研制的电力有源滤波器中，选用了TI公司的第三代DSP芯片TMS320C32和51系列单片机89C52作为控制系统的CPU。两个CPU之间通过双口RAM CY7C133完成数据交换。但在实际使用过程中遇到了89C52 与双口RAM总线宽度不匹配的问题，需要进行接口电路的设计。
2 双口RAM CY7C133的内部结构和功能
CY7C133是CYPRESS公司研制的高速2K×16CMOS双端口静态RAM，具有两套相互独立、完全对称的地址总线、数据总线和控制总线，采用68脚 PLCC封装形式，最大访问时间可以为25/35/55 ns。采用主从模式可以方便地将数据总线扩展成32位或更宽。各引脚的功能如表1所示，内部功能框图如图1所示。
CY7C133允许两个CPU同时读取任何存储单元(包括同时读同一地址单元)，但不允许同时写或一读一写同一地址单元，否则就会发生错误。双口RAM中引入了仲裁逻辑(忙逻辑)电路来解决这个问题：当左右两端口同时写入或一读一写同一地址单元时，先稳定的地址端口通过仲裁逻辑电路优先读写，同时内部电路使另一个端口的信号有效，并在内部禁止对方访问，直到本端口操作结束。BUSY信号可以作为中断源指明本次操作非法。在主从模式中，主芯片的信号接上拉电阻作为输出，从芯片的信号作为写禁止输入。
3 DSP、单片机与双口RAM之间的接口电路
89C52的地址总线宽度为16位，数据总线为8位;TMS320C32的数据总线宽度为32位，地址总线宽度为24位。而CY7C133的数据总线宽度为16位，地址总线宽度为11位，所以TMS320C32与双口RAM的接口并无特别之处，但是89C52与双口RAM之间的接口电路中就需要对89C
高速DSP系统 篇3
因此, 把DSP引入到音频等信号的处理和计算机宽带网络技术 (SHDSL) 中去, 使数字化和网络化相结合, 成之成为集采集、传输、视听功能于一体的高速网络接口系统, 可广泛应用于石油测井、地震勘探以及远距离的实时监控系统之中, 为它们提供高速的传输速率和实时监控。
一、系统的工作原理及总体设计
本系统是一个嵌入式以太网操作系统, 以DSP为核心CPU, 主要完成数据的采集和处理, 同时DSP芯片与网络接口控制器芯片RTL8019AS构成以太网接口, 使用SHDSL技术实现数据的高速远距离传输, 它与上位机又构成一个主从式的控制系统。
二、硬件电路设计
2.1TMSVC5402和RTL8019AS的硬件电路设计
VC5402和RTL8019AS的硬件连接如图1所示。将DSP的数据总线低16位经电平转换后接RTL8019AS的16位数据总线, RTL8019AS在复位的上升沿锁定IOCS16脚的电平, 其值决定数据总线的宽度, 高电平时为16位总线方式, 低电平时为8位总线方式。为提高收发速度, 采用16位总线方式, 将IOCS16接高电平。
由于RTL8019AS没有外接初始化的EPROM, 故其复位时命令寄存器 (CR) 的I/O地址值为缺省值0X300, 为满足RTL8019AS的ISA时序, A5~A19的连接必须使其地址锁定在0X300, 因此将A5~A19引脚接地。VC5402的I/O口读写控制信号IS、IOSTRB、R/W等信号经过译码后与RTL8019AS的IOR、IOW连接。由于VC5402的I/O读/写速度很快, 将RTL8019AS的IOCHRDY信号与VC5402的外设准备信号READY相连。另外, 将SMEMY和SMEMW接高电平, 屏蔽了远程自举加载功能。
2.2电源设计和复位电路
TMS320VC5402采用3.3V和1.8V电源供电, 其中I/O采用3.3V电源供电, 芯片的核采用1.8V电源供电。而实际常用的只有5V电源, 所以必须采用电源转换芯片。选用TPS7333和TPS7301两块电源转换芯片, 分别接上适当的外围电阻, 构成电阻分压器, 即可调整两块芯片的输出电压分别为3.3V和1.8V。
在设计的时候, 我们将TPS7333和TPS7301的复位端连接到一起, 同时复位VC5402, 同时我们也可以利用这个复位电路给RTL8019AS复位。三极管的基极通过一个电阻连接到TPS7333和TPS7301的复位端。
三、系统软件设计
本系统软件的主要功能是在以TMS320VC5402为核心的硬件平台上实现数据的高速网络传输。本系统软件开发流程图, 主要包括系统配置、系统的初始化和主程序。主程序中主要实现TCP/IP的解析和数据的封装, 以及DSP对数据进行的各种处理。
四、小结
本文将SHDSL宽带接入网技术和DSP技术应用于工业领域是一项开创性的工作, 二者的结合将大大拓宽DSP的应用范围。同时, CPLD的桥梁作用在DSP的开发中得到了充分的体现, 在本系统中完成了电平匹配、数据缓冲和译码等功能。最后在基于DSP的嵌入式系统中, 实现了简易的TCP/IP协议, 带有以太网接口的DSP应用系统可以通过双绞线或同轴电缆与PC机构成一个高速局域网, 并且DSP可以通过PC机接入互连网, 进一步延伸DSP的应用领域。
摘要：在石油测井系统中, 进行远距离数据传输时, 系统传输速率太小, 目前其最大传输速率也只能达到500Kbit/s, 这样的传输速率已经不能满足需要。基于以上背景, 本文设计了一个以DSP (TMS320VC5402) 为核心CPU、使用SHDSL技术应用于工业领域的高速数据传输系统, 其最大传输速率为2Mbit/s, 最大传输距离可达到7.5km。
DSP系统设计PCB布线心得 篇4
DSP外扩FPGA DSP芯片系统时常要根据设计要求或变动调整电路，这对于已经设计好的电路板，无疑带来了困难。而且在设计阶段往往难以测试其性能，例如延时性、毛刺特点等。FPGA的优点是时序整齐、延时一致，易于修改、集成度高、可靠性好。
利用FPGA完成对整个系统的时序控制和接口扩展任务，可以把DSP芯片进一步解放出来去集中完成数据处理工作，提高DSP芯片的使用效率。FPGA的具体工作是：完成整个系统的时序同步工作，使整个系统在统一的时序下顺畅地进行工作；完成接口扩展，使整个系统可以根据需要进行程序、数据存储器及其他外设接口的扩展，进一步扩展发挥DSP芯片的各种功能。
PCB设计布局
首先考虑DSP芯片与存储器之间的位置布局，保证DSP芯片和存储器之间的举例尽可能近一些。这样可以减少制版费用并避免走线过长导致信号线受到寄生电感的干扰而导致信号的质量下降甚至完全失效。信号线上串联的排阻要尽可能地离存储器近些，因为其作用是在高频信号的传输过程中实现平波作用，只有距离越近、效果才越好。
设计锁相环电路和晶体振荡器电路时，电路应尽可能靠近DSP芯片的相应引脚，同时必须在电路板的一侧，并避免穿孔打眼出现。
将排阻和电容都安排在底层，并尽可能地靠近相关的芯片，使其发挥的作用达到最大。此外在作DSP芯片及其他的元件封装时，应该考虑芯片所占的外延空间，而不仅仅是作电路板时它本身封装所占据的空间。即作元件的封装时如果小于它的实际外部尺寸，作周围的元件布局时应该考虑它的外向延伸空间。这样元件焊接、调试的时候比较方便、容易。
在布线的过程中，尽可能地保持信号线的长度近似相等，至少应保证一组信号线中的各个线长度大致相等，这样才会尽可能地保证信号传送的同步，而不出现延时的现象。还应注意走线尽可能往一个方向走，尽量避免出现经常性的折返，这样传输信号的质量也会受到影响。
在电路板上适当多加一些0.1uF的高频旁路电容使高频电流实现电源层与接地层之间的就近消除，而避免集中到某一较远的电容那里去消除。
将所有走线布置完事后应该考虑测试点的选择，应该在需要测试的引脚引线附近安排引出接地点，这样可以降低电位差，使测试的信号更加准确。测试点应该就近接地。
在接地处理时，尽量将一切接地信号就近打过孔连到地层，有时甚至可以多打一些，这样可以更好进行信号屏蔽、尽可能地消除一些不必要的干扰。
中间层的走线夹在电路板层的内部，一旦出现问题无法进行调整，进行检测也不方便。布线时，从信号检测调试的角度考虑尽量避免走中间层。
当信号层之间有电源层或者接地层隔开时，电源层和接地层实际上起着信号屏蔽的作用，它可以把其他层的信号完全隔离开来，因而可以在信号层上随意走线，不必考虑一些走线常常注意的规则，例如信号重叠及相互间干扰现象的出现。走线时应注意电源走线宽度还有通道问题，按照1A对应1mm的基本比例进行走线，并在此基础上将走线进一步加宽。此外保证输入、输出通道尽量不发生转折，各自最好是一条直线形式，避免传输过程中的电磁噪声信号干扰。
PCB设计经验总结
1、PCB布局设计原则
1)距板边距离应大于3~5mm。
2)先放置与结构关系密切的元件，如接插件、开关、电源插座等。
3)优先摆放电路功能块的核心元件及体积较大的元器件，再以核心元件为中心摆放周围电路元器件。
4)功率大的元件摆放在利于散热的位置上，如采用风扇散热，放在空气的主流通道上；若采用传导散热，应放在靠近机箱导槽的位置。
5)质量较大的元器件应避免放在板的中心，应靠近板在机箱中的固定边放置。6)有高频连线的元件尽可能靠近，以减少高频信号的分布参数和电磁干扰。7)输入、输出元件尽量远离。8)热敏元件应远离发热元件。
9)可调元件的布局应便于调节。如跳线、可变电容、电位器等。10)考虑信号流向，合理安排布局，使信号流向尽可能保持一致。
11)布局应均匀、整齐、紧凑。
12)表贴元件布局时应注意焊盘方向尽量取一致，以利于装焊，减少桥连的可能。13)去耦电容应在电源输入端就近放置。
14)数字电路与模拟电路应尽量分开，最好是用地隔开。15)在多层板的设计中，应尽量使用地层和电源层将信号层隔开，不能隔开的相邻信号的走线应采用正交方向。
16)对于双面都有元件的PCB，较大较密的IC，如QFP、BGA等封装的元件放在板子的顶层，插件元件也只能放在顶层，插装元件的另一面（底层）只能放置较小的元件和引脚数较少且排列松散的贴片元件。
2、PCB设计的布线原则
1)走线应避免锐角、直角。采用45°走线。2)相邻层信号线为正交方向。3)高频信号尽可能短。
4)输入、输出信号尽量避免相邻平行走线，最好在线间加地线，以防反馈耦合。5)双面板电源线、地线的走向最好与数据流向一致，以增强抗噪声能力。
6)数字地、模拟地要分开，对低频电路，地尽量采用单点并联接地；高频电路宜采用多点串联接地。对于数字电路，地线应闭合成环路，以提高抗噪声能力。7)对于时钟线和高频信号线要根据其特性阻抗要求考虑线宽，做到阻抗匹配。
8)整块线路板布线、打孔要均匀，避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时，应加辅助线使板面金属线分布基本平衡。9)电源和地的布线。尽量给出单独的电源层和地层；即使要在表层拉线，电源线和地线也要尽量地短，且要足够的粗。对于多层板，一般都有电源层和地层。需要注意的只是模拟部分和数字部分的地和电源即使电压相同也要分割开来。对于单双层板电源线应尽量粗而短。电源线和地线的宽度要求可以根据1mm的线宽最大对应1A的电流来计算，电源和地构成的环路尽量小。
为了防止电源线较长时，电源线上的耦合杂波直接进入负载器件，应在进入每个器件之前，先对电源去耦。为了防止它们彼此间的相互干扰，对每个负载的电源应独立去耦，并做到先滤波再进入负载。
10)时钟的布线。时钟线作为EMC影响最大的因素之一。在时钟线应少打过孔，尽量避免和其他信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟的相互干扰。当一块电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不可并行走线。时钟线还应尽量避免靠近输出接口，防止高频时耦合到输出的cable线上并沿线发射出去。
如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方进行铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，在这些晶振的下方也不应走线，要铺铜进行隔离，同时可将晶振的外壳接地。
3、测试点的选择、添加
1)测试点均匀分布于整个PBA(Printed Board Assembly, 装配电路板)板上。
2)器件的引出引脚，测试焊盘，连接器的引出脚及过孔均可作为测试点，但是过孔是最不良的测试点。
3)贴片元件最好采用测试焊盘作为测试点。4)布线时每一条网络线都要加上测试点，测试点离器件尽量远，两个测试点的间距不能太近，中心间距应有2.54mm；如果在一条网络线上已经有焊盘或过孔时，则可以不用另加测试焊盘。
5)不可选用底层上的贴片元件的焊盘作为测试点使用。
高速DSP系统 篇5
关键词：可靠性,高速DSP系统,PCB设计模板,电源
随着现代科技的飞速发展, 微电子技术发生了质的飞跃, 从庞大的积芯片体, 逐步朝着规模大、体积小、速度快的方向飞速发展, 而且呈现几何级的发展速度。由于新器件的不断涌现导致EDA设计的电路布局密度大、频率高, 并且随着高速器件的使用, 高速DSP系统设计会越来越复杂、精细, 因此处理高速DSP应用系统中的信号问题成为设计的关键性问题。
这样的设计必然导致系统数据速率、时钟速率和电路密集度急剧增加。而PCB印制板的设计却出现了明显的信号完整性、干扰加重和电磁兼容性等问题。这些就会出现信号失真, 定时错误, 不正确数据、地址和控制线以及系统错误甚至系统崩溃的现象, 如果处理不当、解决不好, 就会严重影响系统性能, 并带来巨大损失。
当前, 解决此类问题的主要途径是优化电路设计。因此PCB印制板的设计质量显得越发重要, 它是把最优的设计理念转变为现实的惟一途径。下面, 就基于可靠性的高速DSP系统PCB板设计应注意的几个问题进行针对性的探讨。
1 电源设计
1.1 考虑电源和地的去耦
现代DSP工作特征首先是频率高, 并且趋向小型化、微型化和封装密集化, 因此通常电路设计时考虑采用多层板。所以建议采用多种电源, 并使电源和地都采用专门的一层, 例如DSP的内核电源电压和I/O电源电压, 可以用两个不同的电源层, 如果考虑多层板成本问题, 可以将接线较多或者相对关键的电源用一层, 而其他电源则可以和信号线一样布线, 但要注意保持线有足够宽度, 也可以在电源和地之间加一定的电容, 但必须考虑其分布的合理性。与此同时, 可以考虑使用贴片电容, 并将其放在PCB板背面。
1.2 考虑电源分布的布线规则
电源分布的布线主要考虑分开模拟与数字电源层和隔离敏感信号两方面。首先, 应考虑高精度模拟原件对信号敏感性强的特点, 尽量在板上模拟和数字部分将电源层分开放置。其次, 对于那些对噪声干扰特别敏感的敏感信号, 应考虑采用更高等级隔离措施。如高频时钟, 必须有地线护送, 保持时钟线宽不低于10mil, 护送地线线宽不低于20mil, 并且必须保持地线两端过孔与地层有良好接触, 而且每5cm打过孔与地层连接。通过上述一些办法, 尽可能的避免由这些线带来的信号噪声所产生的干扰。
2 电磁兼容性设计
电子设备在运转时, 会受到复杂电磁环境的干扰, 因此提高其电磁兼容性, 使其既能抑制各种外来干扰, 又能减少电子设备对其他电子设备的电磁干扰, 保持其在复杂环境中的工作能力。而在实际的工作中, PCB板相邻信号间总会存在着电磁干扰现象即串扰, 其大小主要与与回路间的分布电容和分布电感有关。
解决这种信号间的相互电磁干扰首先应选用井字形网状布线结构, 即印制板的一层横向布线, 紧挨着的一层纵向布线。其次, 应选择选择合理的导线宽度。由于印制导线的电感与印制导线长度成正比, 与宽度成反比, 而其又是瞬变电流在印制线条上产生的冲击干扰的主要因素, 因此应该选用短而宽的导线, 并且越是具有较大瞬变电流的信号线, 越应选用较短较宽的印制导线。一般情况下, 分立元件电流导线应满足1.5mm的宽度, 集成电路应满足0.2mm~1.0mm的宽度。
3 抗干扰设计
由于受各种主客观条件限制, 用户设计的产品, 在不理想的条件下运行时, 经常会出现跑飞程序、死机现象, 甚至更严重的损失, 因此应该从软件、硬件各个方面提高其抗干扰能力。其基本模型由电磁干扰源、耦合路径和接收机3部分组成, 如图1所示。
3.1 软件抗干扰设计
软件抗干扰可不受诸多客观条件的限制, 通过技术手段、合理设计, 能极大减少干扰, 因此应注重应用。一是数字滤波技术, 常用的有中值滤波、算术平均值滤波等, 即通过数字滤波消除模拟输入信号的噪声;二是设置陷阱技术, 即在未用的程序区内设置一段引导程序, 当程序受干扰时, 跳到此区域并将强行捕获到的程序引导到指定的地址再进行处理;三是指令冗余技术, 即在双字节指令和三字节指令后插入两三个字节的空操作指令, 当受到干扰时, 将程序自动纳入正轨。
3.2 硬件抗干扰设计
在系统设计的成本、复杂度和体积等条件的允许下, 可采用硬件抗干扰的方式, 其效率高、作用强。常见的技术有:一是硬件滤波, 如RC滤波器可以大大削弱各类高频干扰信号, 甚至做到零干扰;二是合理接地。其利用了地面提供低阻抗返回通道, 屏蔽外部干扰, 使EMI、RFI变得更小的特点, 有效的为高速的数字和模拟电路系统提供了防干扰保证。三是屏蔽措施, 即将交流电源、强电设备、高频电源等用金属壳包裹, 防止产生的电火花和电磁波, 进而防止产生电磁干扰。四是光电隔离, 主要用于避免不同电路板间的相互干扰。
4 结束语
在高速DSP系统PCB板的设计中, 如何在DSP电路的工作频率不断提高, 管脚日益增多, 干扰加大的现实条件上, 将完美设计应用于实践, 提升质量的PCB印制板品质, 有效提高信号的质量越发重要。因此, 更需要设计人员合理布局, 全面思考, 采用合适的方式、方法, 减少噪声, 降低干扰, 提高系统性能, 发挥高速DSP系统PCB板的优良功效。
参考文献
[1]苏涛等.DSP接口电路设计与编程[M].西安:西安电子科技大学出版社, 2003.
高速DSP系统 篇6
《高速DSP与嵌入式系统》是我校针对通信与信息工程学院信号与信息处理专业的硕士研究生开设的一门专业课程。通过该课程的学习，使学生了解图像、视频、音频等信号处理对DSP性能的要求，掌握高速DSP的结构特点、性能指标、应用领域和开发方法，了解目前最为常用的几类高速DSP，能够根据具体应用进行合适的DSP选型;了解和掌握与DSP有关的几类典型的嵌入式实时操作系统的基本原理、模块结构和系统特点，为学生今后进行基于嵌入式系统的高速DSP应用系统的设计开发打下良好的基础。
1 课程特点分析
作为一门重要的面向研究生的专业课程，有其自身的特点，具体表现为：
(1)具有很强的学科交叉性。虽然本课程面向信号与信息处理专业的硕士研究生开设，但涉及到很多相关学科专业，比如计算机专业、电子专业等，这与目前电子信息技术各学科专业相互渗透、交叉融合的大趋势是一致的。
(2)涉及的基础理论知识多。需要学生在较熟练的掌握数字信号处理、图像处理、视频处理、操作系统原理的基础上，再来学习本课程，会有事半功倍的效果。否则，若只对某种技术一知半解，学习本课程会感觉困难而逐渐失去兴趣。
(3)与实际工程开发紧密联系。本课程的最终培养目标是让学生具有实际DSP工程开发的能力，因此与其它基础理论课程相比具有非常强的实践性。这一培养目标与社会实际需求相一致，试想如果一个学生学习完本课程后，在进行DSP开发时，只会纸上谈兵，而没有任何的实际动手能力，在进行项目开发时是不能提供任何帮助的。
(4)包含实验教学课时。为了培养学生的实践动手能力，本课程包含占总课时1/4的实验课时。
(5)本课程实验教学涉及具体DSP芯片的接口参数，讲授内容类似于产品说明书，学生听课感觉比较枯燥。
2 目前课程教学存在的问题
由本课程的固有特点，目前课程教学中存在的问题主要在以下几个方面：
(1)理论教学与实验教学脱节。常常是先在教室用课件进行理论教学，讲授DSP与嵌入式系统的理论基础，再到实验室进行实验教学，讲授具体实验DSP芯片的计算功能和接口参数。这就使得理论教学与实验教学产生脱节，理论不能很好地指导实验，而实验又不能很好地验证理论。
(2)课程内容涉及知识广泛，课程教学时重点不突出。由于课程本身涉及到多学科专业知识，教师讲授及学生学习过程中都不易抓住重点，导致所学非所用，学生实际拿到DSP板子进行开发时由于缺乏相关知识而无所适从。
(3)教学方法常显得有些刻板。比如DSP理论教学中，常对DSP设计原理进行介绍，而较少讲授为什么要采用这样一种原理或设计方法;而实验教学中，常只对DSP板的接口参数像产品说明书一样介绍，学生听起来索然无味，教师讲起来也比较辛苦。
(4)实验教学中常仅使用DSP实验板的示例程序，实验内容较为陈旧。学生能把示例程序运行起来，就算大功告成，导致学生做实验没有成就感，甚至对做实验存在抵触情绪，觉得做实验没有用。
3 课程教学改革的具体方案
针对本课程的内在特点和目前课程教学中存在的问题，我们做了大量的调研工作，比如本课程在本学科专业中所处的位置和发展趋势、选课学生对本课程的兴趣和学习能力等，并以此进行教学改革。根据调研情况，笔者认为如何使学生快速产生对本课程的学习兴趣，并在有限的课时内了解和掌握DSP技术和嵌入式系统的原理和框架结构，进而通过实验具有DSP和嵌入式系统开发的能力，而且能够做到举一反三，适应DSP开发领域技术飞速发展的需求是本课程教学要努力达到的目标。具体的教学改进方案如下：
(1)把理论教学与实验教学紧密联系。打破以往理论课在教室用课件讲授而实验课才到实验室上课的传统模式，可以在具备教学硬件条件的实验室中进行理论课内容的讲授，这样在讲授相关理论时可以非常直观地用硬件产品作为示例讲授，容易抓住学生的兴趣，事半功倍。
(2)课程教学中突出重点。由于本课程涉及的内容很多，无法在有限的课时中详细讲授所有内容，学生也无法短时间内接受太多内容。在与学生的座谈中，很多学生也反映希望老师能重点讲授与实验相关的理论内容，这样能更好地做到所学即所用。因此在教学过程中，我们将理论和实验教学内容认真梳理，将涉及的重要内容和技术原理讲清讲透，而相对不太重要的内容则只讲基本原理和框架，留下时间给学生查找资料自行学习。
(3)更多地进行示例教学。由于本课程的实践性很强，理论知识一定要应用于实践，提高学生的实际DSP系统设计和开发能力是本课程的培养目标。更多地进行示例教学有助于提高学习效率，而且讲通讲透一个示例后，学生可以容易地移植到另一个示例，而不至于讲了很多内容，学生还是一知半解，弄不清主要框架和总体流程。
(4)课程讲授时可以使用总体设计框架和具体模块讲解相结合的方式。总体设计框架的讲解可以给学生总体认识，此时可不必太纠缠于技术细节，以提高学生总体框架的设计能力;而具体模块的详细讲解可以给学生具体技术细节的优化设计能力。
4 结束语
高速DSP和嵌入式系统在现代生产和生活中的应用领域越来越多，企业对DSP和嵌入式系统的开发人才需求极大，这就需要高校在培养DSP开发人才时能做到与企业接轨，了解企业的需求。教师在教学过程中要与时俱进，不断吸收本领域的新技术，并根据学生的特点和基础进行特色教学。
摘要：本文针对《高速DSP与嵌入式系统》课程实践性强、涉及其它领域的专业知识多等特点,根据理论与实验教学的实际经验,提出了总体框架与具体模块相结合、理论与实验相结合的教学方式,提高了教学效果。
关键词：DSP,嵌入式系统,教学改革
参考文献
[1]高雪飞,安永丽,DSP实验教学的改革与创新[J].科技信息,2012,6:290-291.
[2]段丽娜,《DSP原理与应用》课程教学研究与实践[J],科技信息,2012,7:295-296.
高速DSP系统 篇7
在计算机科学领域, 针对超级计算机的研究与开发正处于高速发展中, 把超级计算机应用到高速实时信号处理的领域中, 用超级计算机系统结构来构造具有通用性的高速实时信号处理系统, 并实现阵列信号处理算法, 是近年来高速实时信号处理领域一个重要的发展方向。
下面综述一种通用高速实时信号处理系统———DSM (Data flow Shared memory and Multiple bus interconnection) 。其目标是开发出一种适合于高速实时信号处理的、具有超级计算机结构的通用计算平台, 构造出一个通用的, 具有并行性、可编程性和可扩展性的信号处理计算机系统。
1 DSM系统
DSM系统的整体结构如图1所示。系统分为硬件平台和软件平台两部分。前者采用共享内存和多总线互连的结构, 由多总线和挂接在多总线上的各类结点组成。后者由专用的DSM并行高级语言、DSM并行编译器、以及DSM多处理机操作系统组成。两者的设计都充分考虑了系统的并行性、可编程性、可扩展性、可重构性的特点。
系统的实际工作流程与计算机类似。用户首先根据待处理的任务确定算法, 而后使用DSM高级语言编写源程序;源程序通过专门为DSM所开发的并行编译器进行编译, 生成可执行目标代码;操作系统将目标代码加载到硬件平台上进行计算和处理工作。
主控结点通过运行在其上的操作系统分配和调度整个系统的资源, 并将目标代码中的具体计算任务加载到处理结点上完成。处理结点负责接收主控结点下发而来的指令包并完成相应的计算。各处理结点之间通过共享存储结点完成数据交换和通信。整个系统通过I/O (Input/Output, 输入/输出) 结点与外界交换数据。而仲裁结点主要负责多条传输总线的调度与分配。
综上所述, 处理结点必须具备能够快速高效地完成多种阵列信号处理基本运算的能力。这就要求处理结点具有:强大的数据处理能力、较高的数据吞吐能力、实现多种算法的能力。
2 并行处理结构
目前一般的并行处理结构主要分为流水线计算机、阵列计算机、多处理机等3种:流水线计算机的基本思想是将复杂的运算分解为若干个子运算, 运算对象顺序流经每个子运算器, 从而完成最终的复杂运算。由于各个子运算器可以同时工作, 所以运算速度大大提高了, 非常适合于重复地执行同一操作, 但是其通用性不强;阵列计算机是由许多相同处理单元所组成的同步并行计算机。处理单元和存储器通过网络以某种特定的方式互连, 根据控制器发出的命令, 各个处理单元对不同的数据集并行地完成同一条指令。比较适合向量, 相对而言编程比较简单;多处理机由多个控制器分别操纵多个处理器, 各个处理器以它们各自的指令流处理各自的数据流。因此多处理机系统可以更全面地利用各种级别的并行性, 包括数据并行性和控制并行性。但是对算法和系统软件的设计要求较高。典型的多处理机系统的结构, 如图2所示。
考虑到高速实时信号处理的特殊性以及基本运算的多样性, 同时为了维持DSM系统运行的高效率, 处理结点的运算性能应达到上百MFLOPS (Million Floating point Operations per Second, 每秒百万次浮点操作) 、甚至接近GFLOPS (Billions o Floating Point Operations per Second, 每秒十亿次浮点运算) 的量级。因此选用可编程的多片DSP (Digital Signal Processing) 并行处理的方案不失为一种合理的选择。
处理结点的硬件框架以上述多DSP并行计算结构为核心, 并在ADSP-2106x的总线上外加了与系统指令总线和传输总线的接口, 如图3所示。为了适应计算任务的多样性并开发相邻指令间的并行性, 处理结点采用主、从式拓扑结构, 把一片ADSP-2106x用作任务管理器, 另外4片ADSP-2106x作为运算器。
在DSP的分工上, 任务管理器主要负责分配运算任务, 管理数据的输入输出, 并合理调度各个运算器协同完成算法;而运算器则负责具体的计算工作。各个运算器之间可以采取SPMD (Single Program-stream&Multiple Data-stream, 单程序多数据流) 的工作方式, 也可以采取MPMD (Multiple Programstream&Multiple Data-stream, 多程序多数据流) 的工作方式进行并行计算, 主要取决于具体应用与具体算法。
指令总线接口和传输总线接口的设计是遵照“并行机总线协议”进行的。通过指令总线接口, 处理结点可以接收到主控结点下发的指令包;通过传输总线接口, 各片DSP能与挂接在多条传输总线上的共享存储结点交换数据。
处理结点软件方案。处理结点软件的任务是:与硬件配合, 按序执行由主控结点发来的各条运算指令。一般而言, 每条指令的执行过程包括如下几步: (1) 取指令, 分析指令码及操作数信息; (2) 从某存储结点中取出源操作数 (通过传输总线) ; (3) 进行运算; (4) 将结果操作数送回某存储结点 (通过传输总线) 。
处理结点上的多片DSP在逻辑上构成了主从式拓扑结构。在以顺序方式执行指令的情况下, 基本的软件流程如图4所示。
为了提高处理结点的执行效率, 可以利用主从式拓扑结构实现指令间的流水处理。在软件编程时, 为了增强算法实现的可扩展性和可维护性, 减小软件开发维护时的工作量, 遵循层次化、模块化的设计思想。整个软件被划分为两层:底层驱动软件和上层应用软件。
底层驱动软件负责实现对系统资源的调用。其中包括:硬件资源分配、硬件资源调用、软件资源分配、软件资源调用、多DSP间通信等具有通用性的功能。上层应用软件则负责具体实现处理结点的功能。它又被进一步划分为系统管理软件和运算子程序库两部分。系统管理软件主要负责实现那些对于各种运算指令都相同的操作, 比如:维持处理结点正常运转、与共享存储结点进行通信等。运算子程序库负责具体的计算工作。
3 结束语
整个软件按照上述层次化、模块化的方式进行划分后, 就可以使底层驱动软件与上层应用软件的开发调试相互独立;与此同时, 又能使系统管理软件的开发调试与各种算法的具体实现相互独立。这样不仅能够简化和加速系统研制阶段的工作, 更为重要的是当硬件或其它系统资源发生变化时, 只需修改底层驱动软件, 上层应用软件不需进行改动。即使在今后增加新的运算指令、新的算法流程、或改进旧有的算法时, 只需修改个别的运算子程序, 比较容易实现。
摘要：随着阵列信号处理技术的迅速发展和快速算法的不断出现, 对信号处理系统适应新技术和新算法的能力提出了更高的要求, 其中并行处理是目前提高系统处理能力较为常见的办法。介绍了并行处理结构的特点, 并具体说明了多DSP并行计算结构在高速实时信号处理系统中的应用。
关键词：DSP,并行处理,结点
参考文献
[1]汤俊.新一代高速、实时雷达信号处理系统的研究[M].北京:清华大学出版社, 2000.
[2]王威.高速实时信号处理系统的设计与实现[M].北京:清华大学出版社, 1999.
[3]H.Krim, M.Viberg.Two decades of array signal processing research, IEEE signal processing magzzine, July1996.
高速DSP的电磁兼容设计研究 篇8
关键词：电磁兼容,DSP,抗干扰,PCB布线
1引言
电子产品的印制电路板设计质量不仅直接影响到可靠性和稳定性,甚至是设计成败的关键。因此,在设绘印制板图时,除了要为电路中的元器件提供正确无误的电气连接外,还应充分考虑印制板的电磁兼容以及抗干扰性。许多发达国家对电子产品有严格的电磁兼容标准,为了适应这些要求,电子产品从板级设计开始就要充分的考虑到电子干扰[1,2,3]。
随着高速DSP技术的广泛应用,其相应的高速DSP的PCB设计就显得十分重要。在目前的DSP处理系统中,DSP处理器的工作频率一般可以达到几百兆赫兹,这样微处理器的中断线、控制线、复位线、A/D转换电路等都非常容易受到干扰。因此设计一个稳定、可靠的DSP系统,电磁兼容和抗干扰至关重要。
2DSP干扰分析
2.1 电磁环境的组成
一般电子线路都是由电阻器、电容器、电感器、变压器、有源器件和导线组成,当电路中有电压存在时,在所有带电的元器件周围都会产生电场,当电路有电流流过时,在所有载流体的周围都存在磁场。在高速PCB及系统设计中,高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源,能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。电磁干扰主要是传导干扰和辐射干扰。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络。因此电磁兼容性主要研究干扰源、耦合途径和敏感设备三者之间的关系。下面简单介绍电磁干扰模型。一个简单的电磁干扰模型由3个部分组成:
电磁干扰源 包括微处理器、微控制器、静电放电、传送带、瞬时功率执行元件(机电式继电器、开关电源、闪电等);
耦合路径 一条导线在一个由噪声的环境中经过,这条导线通过感应将接收这个噪声并且将它传递到电路的其余部分。在有共享负载(阻抗)的电路中也会发生耦合现象。
接收器 所有的电子电路都可以接收传送的电磁干扰。在数字电路中,临界信号最容易受到电子干扰的影响。这些信号包括复位、中断和控制信号。模拟的低级放大器、控制电路和电源调整电路也容易受到噪声的影响。
为了进行电磁兼容性设计并符合电磁兼容性标准,设计者需要将辐射(从产品中泄露的射频能量)减到最小,增强接收器对辐射(进入产品中的射频能量)的易感性和抗干扰能力。如图1所示,发射和抗干扰都可以根据辐射和传导的耦合分类。辐射耦合在高频中十分常见,而传导耦合在低频中更为常见。
2.2 DSP系统产生的电磁干扰分析
高速DSP系统时钟、复位、控制等线路的边沿跳变非常快,一般可以产生高达300 MHz的谐波干扰。因此,对于高速DSP系统而言,产生电磁干扰的主要原因有下面的几个方面:
(1) 电源干扰
电源是DSP系统的主要干扰源,电源在向DSP系统供电的同时,也会通过电源线将噪声加到DSP系统中。
(2) 空间耦合干扰
耦合干扰的原因是电流在通过导线时会产生变化的电磁场,此时临近的导线中就会产生感应电流,造成临近线路信号的失真。这样的干扰一般也成为串扰,它的强度一般取决于导线的类型和间隔、器件类型等。DSP系统中,信号线一般不和电源共地,信号线越靠近地线、信号线之间的距离越大,则产生的系统串扰就越小。
(3) DSP系统的输入、输出产生的干扰
输入、输出子系统会将噪声带入系统,可以使用光耦器件等电气隔离的技术来减小干扰的影响。
3DSP的电磁兼容设计
电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备能抑制各种外来的干扰,使电子设备在特定的电磁环境中能够正常工作,同时又能减少电子设备本身对其他电子设备的干扰。本节就从PCB板级布局、DSP系统器件布局以及布线等方面的设计来减小高速DSP系统的干扰。
3.1 DSP多层板布局
在高速印刷电路板设计中,关键是要进行PCB叠层设计以对电路板信号线进行阻抗控制。在叠层设计中需要考虑的最基本内容包括电源层、地层和高速信号层的分布。电路板的层数越多,高速信号层、地层、电源层的排列组合的种类也就越多。在选用时需要把握电源层和地层之间具有良好耦合的原则,以尽可能地降低二者之间的阻抗并增大电源层和地层的谐振频率。在电力电子控制器DSP系统的PCB设计中采用的是4层的叠层设计,下面以4层为例进行说明。
对于一块2 mm厚50 Ω线路阻抗控制的4层板,其常用的2种叠层设计方式如图2所示(2种设计方式采用的距离参数相同)。为保证电源和地之间具有良好的耦合,如果大部分的高速信号在TOP 层走线,应选用方式(a);如果大部分的高速信号在BOTTOM层走线,应选用方式(b)[4,5]。
3.2 DSP系统器件布局设计
为了提高DSP的可靠性和稳定性,元器件的布局设计十分重要。首先放置DSP,SRAM,FLASH以及CPLD等器件,然后放置其他集成电路器件,最后考虑输入、输出的I/O口放置。设计的时候应精心的计算PCB板的大小,太大会引起阻抗的增加,降低抗噪声的能力;太小则散热可能有问题,特别对高速DSP,由于空间有限,线条间距离就收到限制,降低了抗干扰能力。下面主要探讨器件布局需要注意的问题:
(1) 高速器件布局
在DSP系统中,DSP与FLASH,SRAM间传输的主要是高速的数字信号,因此它们之间的距离应尽可能的小,连线为直接连接,而且长度也要尽可能的短。
(2) 时钟布局设计
时钟信号对整个DSP系统是至关重要的,然而DSP系统的时钟输入信号很容易受到干扰,因此要始终保证时钟产生器尽量接近DSP芯片,走线应尽可能的短,同时时钟晶体振荡器的外壳最好接地。
(3) 去耦布局设计
去耦电容的主要功能就是提供一个局部的直流开关有源器件,以减少开关噪声在PCB板上的传播并将噪声引导到地。在高速DSP的设计中,应该注意:
① 为了减小IC芯片上的电源电压瞬时过冲,IC芯片一般要使用去耦电容。该措施不但可以有效的消除电源上毛刺对系统的影响,而且还可以减少PCB板上电压环路产生的反射。
② 去耦电容一般为旁路电容的1/1 000～1/100,应尽量的靠近IC芯片。
③ 去耦电容一般使用陶瓷电容,其值取决于最快信号的上升时间和下降时间,比如对一个33 MHz的时钟信号,可以使用4.7～100 nF的电容。
(4) 电源布局设计。
根据上节的讨论可知,电源是高速DSP系统的主要干扰源,因此在设计的时候要充分地考虑电磁兼容设计,使用旁路电容和去耦电容来尽量减小电源对高速DSP系统的影响。比如一个电压的输出系统,如图3所示,0.1 μF的去耦电容可以避免内在的振动和过滤高频噪声,100～470 μF的旁路电容减少电压输出的脉动。
(5) 微控制电路的布局设计。
在很多高速DSP系统中,可能用到高速的微控制电路MCU,因此应该认真地进行MCU的电路设计和PCB布线以减少潜在的电磁兼容问题。在MCU的布局设计中,主要考虑的技术包括:
① I/O引脚布局。一般来讲引脚都是高阻输入或者混合输入/输出,高阻输入容易引起噪声的影响,一个非内部终端的输入引脚需要有高阻抗(输入10 kΩ)连接每个引脚到地或者供电电平,以确保一个可知的逻辑状态。未连接的输入引入脚通常浮动在供电电平的中值周围。
② 中断口引脚。由于中断对微控制器的操作有影响,因此它是最敏感的引脚之一,为了确保与中断请求引脚的任何连线都有瞬时的静电释放保护,在中断请求连线上应该连接一个双向二极管或金属化的电阻,同时它们还能起到减少过充和阻尼振荡的作用。
③ 复位引脚布局。由于电源电压在上升到MCU的工作电压的时候晶振的稳定需要一段时间,因此在复位引脚上需要接一个时延电路,可以使用二极管来钳住复位引脚电容,其优点是可以防止供电电压超高以及在断电时能令电容迅速放电。
3.3 布线设计
合理的PCB布线也是设计一个稳定、可靠高速DSP系统的一个关键的步骤。布线采用一些措施和技巧可以有效地提高高速DSP系统的电磁兼容能力。下面是几个需要注意的技术[6]:
(1) 时钟源的设计
为减小高频时钟信号的干扰,尽可能选用满足系统要求的最低频率时钟。新型DSP TMS320F2812提供内部锁相环倍频技术,最高可以实现5倍的倍频频率。内部时钟最高可达150 MHz,因此,外部最低可以采用30 MHz的时钟源。在布局时,时钟源尽可能靠近DSP器件,以缩短传输线长度走线尽量短,以减少噪声干扰及分布电容的影响。当实际难以实现时,可用地线将时钟信号线进行“包地”处理。
在设计中,选用30 MHz有源晶振,其外壳接地,并采用SN74LVC14G进行电平转换。同时对于时钟源还采用铁氧体磁环和电容器构成的滤波器进行电源滤波,以及RC滤波电路对输出时钟信号进行滤波。
在给定的频率范围内,器件产生的能量越少,辐射的噪声就越小。对于高速器件,其跳变时间更短,这意味着它在高频范围内有更多的能量,也就是说会产生更多的噪声。因此,在系统设计中,器件的选择很重要。如果系统要求的速度很高,则必须用速度足够高的器件,为此可能需要做出额外的努力以满足EMI。但是如果更低速度的器件可以满足系统的要求,就没有必要用更高速的器件。
(2) 选择合理的导线宽度
PCB 导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为50.8 μm、宽度为1 016～1 524 μm时,通过2 A的电流温度低于3 ℃因此导线宽度为1 524 μm可满足要求。对于数字电路,通常选203.2～304.8 μm导线宽度。当然,只要允许还是尽可能用宽线。由于采用电源层和地层,所以不存存电源线和地线的宽度问题。整板范围一般可以取254 μm左右。
导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于数字电路,在工艺允许的情况下,可使间距小至127～203.2 μm。印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外用大面积铜箔时,应选用栅格形状。
(3) DSP的布线
对于高速的DSP为了保证信号的完整性和高速信号参考平面的连续性,布线的时候需要做蛇行走线处理,如图4所示。在需要做平面分割的时候,尽量不要让高速线跨不连续的平面,如果不得不夸,则应该使用夸平面电容。
当信号间的距离是线宽的3倍的时候,其产生串扰的概率就降低为25%,这样就可以满足电磁兼容的要求,因此在走高速线的时候,应该注意线距,如图4所示。
(4) 地线的布线
在电子设备中,接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用,可解决大部分干扰问题。接地技术的目标是最小化接地阻抗,从此减少从电路返回到电源之间的接地回路的电势。
① 正确选择单点接地与多点接地。对于高速DSP系统,当信号工作频率大于10 MHz时,地线阻抗变得很大,此时应尽量降低地线阻抗,应采用就近多点接地,适宜采用多点串联接地,地线应短而粗,高频元件周围尽量布置栅格状大面积接地铜箔。
② 将数字电路与模拟电路分开,电路板上既有高速逻辑电路,又有线性电路,应使它们尽量分开,而两者的地线不要相混,分别与电源端地线相连。要尽量加大线性电路的接地面积。
③ 尽量加粗接地线。若接地线很细,接地电位则随电流的变化而变化,致使电子设备的定时信号电平不稳,抗噪声性能变坏。因此应将接地线尽量加粗,使它能通过3倍于印制线路板的允许电流。如有可能,接地线的宽度应大于3 mm。
(5) 电源的布线设计
电源是高速DSP系统中的最重要的部分。由于DSP系统中有多种数字和模拟器件,其使用的电源也就有多种,所以应该对电源层进行分割,使相同电源特性的器件分割在同意区域,可以就近连接到电源层。一般,1 mm的线宽可以保证1 A的电流,而直径为0.4 mm过孔也可以通过1 A的电流,所以对于DSP系统,电源线宽度大于0.5 mm(20 mil)就可以满足要求。考虑到电磁辐射防护应注意到下面的几点:
① 用旁路电容限制PCB板上交流电流的泄漏;
② 布线靠近,减小电磁辐射的面积;
③ 在电源线上串接共模扼流圈,抑制共模电流。
(6) 输入/输出口布线设计
输入、输出线应该避免相邻、平行,以避免产生反射干扰。相邻层的布线应相互垂直,避免产生耦合。同时,最好把各自参考平面的不同区域分割开,使得不同的I/O信号不会相互产生干扰。
4结语
本文通过对电子产品电磁环境的分析,确定高速DSP系统中产生干扰的主要原因,并针对这些原因,通过对高速DSP系统的多层板布局、器件布局以及PCB布线等方面进行分析,给出有效降低DSP系统的干扰、提高电磁兼容性能的措施。从设计层次保证了高速DSP系统的有效性和可靠性。
高速电路设计是一个非常复杂的设计过程,更进一步可以采用专用的高速电路布线算法和电磁兼容(EMC)/电磁干扰(EMI)分析软件应用来分析和发现问题。
参考文献
[1]Martin O′Hara.EMC at Component and PCB Level.Ne-wnes,1998.
[2]Mark I Montrose.Printed Circuit Board Design Techniquesfor EMC Compliance.IEEE Press Series,2000.
[3]Trends in EMC Testing of Household Appliances,SchaffnerApplication Note,SAN014.
[4]曾峰.印刷电路板(PCB)设计与制作[M].2版.北京:电子工业出版社,2005.
[5]顾海洲,马双武.PCB电磁兼容技术——设计实践[M].北京:清华大学出版社,2004.
[6]高速PCB设计指南之DSP系统的降噪技术[EB/OL].中国SMD资讯网——SMD工程师互动社区,2008.
[7]张燕燕.PCB级的电磁兼容性设计研究[J].西安:西安邮电学院学报,2007,12(3):86-90.
高速DSP系统 篇9
高速公路在我国交通运输领域中占据举足轻重的位置, 是国民经济和社会发展中的重要基础设施。气候变化,特别是极端恶劣天气给高速公路车辆行驶带来安全隐患,既影响交通运输又影响生命财产。道路气象监测是高速公路气象预警、预报的重要依据,对其研究具有重要意义[1,2,3]。
本文根据高速公路对气象监测的需求,设计了一套基于DSP的高速公路气象监测站,它以能见度 ( 雾) 及道面状况 ( 路面温度、积液深度、冰百分比等) 监测为核心,同时测量气象参数 ( 温度、湿度、风向、风速、气压) 。气象监测站通过监测环境因素及时发现潜在隐患,将数据信息传送到高速公路气象灾害预警中心站,为高速公路管理部门决策提供科学依据并将信息显示到电子屏上,为运行车辆提供实时气象信息。
2系统架构及硬件设计
2.1系统总体架构
本文设计一套小型气象监测站,采用DSP采集能见度、 降水量、风速、风向、温湿度、气压强度等传感器的信号, 经RS485 /GPRS通信,可传至千米以外的PC机,PC机端通过Labview编写上位机程序接收和显示数据,将气象监测站的数据传给高速公路气象灾害预警中心站。
2.2系统硬件设计
2.2.1传感器选型
能见度与天气现象测量选用芬兰Vaisala公司的PWD22能见度与天气现象传感器。路面状况主要是选用德国Lufft公司的IRS31被动式路面状况传感器进行降水量测量。风速选择JL - FS2的风速传感器; 风向选择JL - FX2的风向传感器; 温湿度是环境检测必备参数,选择SHT11的辐照度传感器; 气压采用DP - 102A空气压力传感器。DSP采用56F8013,是一款低成本、高性能的16位处理器产品,内部集成了多个外设模块,可以完成串口通信、PWM输出等多项功能,成本低廉、配置灵活、代码执行效率高,适用于多种自动控制系统。
2.2.2硬件电路设计[4,5]
DSP应用的最小系统是指能够使DSP工作的最简单电路设计。56F800系列DSP的最小系统一般包括: 电源、上电复位电路、时钟电路、JTAG接口等。复位电路有上电复位电路,JTAG接口也会提供一个复位信号用于手动复位。 56F8013有内部时钟,所以不需要时钟电路。JTAG接口用于上位机与目标板之间相互传输数据和信息,通过JTAG接口可以将程序下载到DSP的程序存储器中。系统供电电压为24V,DSP供电电压为3. 3V,用到的芯片的供电电压为5V,所以先通过LM2576将24V电压转化为5V电压,再将5V电压通过LM3940转化为3. 3V给最小系统供电。
所选择的传感器提供的是4 ~ 20m A电信号,将电流进行I/V转化,再进行电压稳幅处理限制在0 ~ 3. 3V,将其输入DSP的ADC模块对信号进行A/D转换。为了保证输入模拟信号采样的精度,必须使外围ADC输入调理电路的输出阻抗远远小于ADC内部的阻抗; 为了避免对被采集信号的模拟信号产生干扰,调理电路的输入阻抗又需要非常大,采用的调理电路如图1所示。
2.2.3软件实现
本系统程序采用C语言开发,系统软件设计总体上分为主程序和实时中断服务程序两大部分: 主程序主要进行初始化,在系统上电时执行一次,主要进行系统中各外设模块及其寄存器的初始化配置、变量初始化赋值等工作; 中断程序主要通过AD进行能见度、路面状况、风速、风向、温度、湿度、气压等气象参数采集,采样周期为100微秒,并通过RS485与上位机通信,通信时间为1秒一次。通过Labview编写上位机软件, 将采集到的气象数据储存到SQL Server数据库中,并在相应上位机软件界面显示。
2.2.4PCB与实物
设计完原理图后,根据需求对元器件进行封装、合理布线、焊接,制作PCB,完成的PCB,装配好的气象监测站如图2所示。
3实验测试
对气象监测站进行实验测试,通过上位机观察各气象数据,经过长时间测试,数据传输稳定准确,满足高速公路对气象数据的测量需求。
4结论
本文通过硬件设计和软件设计,结合DSP的开发调试环境,设计出一套能测试能见度、降水量、温度、湿度、风向、风速、气压等气象参数的气象监测站。通过实验测试, 该气象监测站在测量范围、分辨率和精度方面基本满足高速公路对气象数据的需求,并且功耗低、实时测量和抗干扰能力强。
摘要：高速公路在我国交通运输领域中占据举足轻重的位置,是国民经济和社会发展中的重要基础设施。气候变化,特别是极端恶劣天气给高速公路车辆行驶带来安全隐患,既影响交通运输又威胁生命财产。道路气象监测是高速公路气象预警、预报的重要依据,对其进行研究具有重要意义。文章设计了一套基于DSP的高速公路气象监测系统,采集道路的温度、湿度、能见度、风向、风速、雨量等气象因素,通过RS485/GPRS将数据传递到远程智能交通管理系统。