CMOS电路

2024-09-10

CMOS电路（共7篇）

CMOS电路篇1

1 CMOS集成电路的性能特点

CMOS的主要特点就是功耗低。CMOS集成电路主要应用场效应管,场效应管的互补结构使它们工作时两个场效应管通常处于一个管静止另一个管导通的状态,有由于它们采用串联连接的方式,因此电路静态功耗从理论上看基本为零。实际上看,CMOS集成电路板的功耗并非真正为零,由于电路板的电流在传输过程中存在漏电流损耗,因此CMOS集成电路板中有少许静态功耗,据测试,单一电路的功耗值仅为17.8毫瓦,在1MHz的工作频率下,动态功耗也仅28毫瓦。如下图所示为CMOS反相器的功耗电流图示。

CMOS的另一个特点是它的工作电压范围宽,对电压波动性的适应能力强,无需稳压器,供电电源的体积小,方便各种应用电路板的设备使用。目前国际上最常用的CMOS集成电路板CC4000系列,它的供电电压为3~18V[1]。

抗干扰能力是集成电路的一个重要参数,CMOS集成电路具有很强的抗干扰能力,它的电压噪音容限为电源电压值的46%,基本需求值为电源电压的31%,同时电源电压增加是,噪音绒线电压值将呈相应比例增加。

由于CMOS集成电路功耗低的特点,CMOS集成电路产品的内部发热量相对较低,因此CMOS电路的温度稳定性较好。CMOS电路线路结构在温度环境发生变化时,内部参数能够自动补偿,基于以上两点,CMOS集成电路的温度稳定特性比其它集成电路要好。

CMOS集成电路的输入端数限制少,即它的扇出能力强。这是由于CMOS集成电路的输入阻抗高,当CMOS集成电路的输出、输入驱动类型相同,可以驱动30个甚至更多的输入端[2]。

2 CMOS集成电路的应用

CMOS集成电路由于它的许多优秀的特性,因此被广泛应用于各个领域。CMOS微处理器的发展历程较长,CMOS微处理器的特点是处理速度相对较高,对电源电压的适应能力强,更主要的是功耗低。摩托罗拉公司很早就推出了8位的CMOS微处理器MC146805用于它的电子产品中。英特尔公司推出的MD46802CMOS微处理器的应用更加方法,许多电子产品中都用了这款微处理器。CMOS集成电路还被用于随机存储器,由于CMOS电路在静态时功耗几乎接近于0,这是其它存储元件无法比拟的优势,因此它也广泛应用于存储器中。CMOS在电子计算器领域的地位是其它集成电路都无法比拟的,CMOS集成电路促进了计算器的发展,目前世界范围内计算器的年生产量达几亿台,其中绝大部分都采用CMOS集成电路技术。同时CMOS还广泛应用于工业、军事等领域,应用实例有电子表、玩具、高速开关、通信电路、机床等等。

3 CMOS集成电路的应用的注意事项

尽管CMOS具备诸多优势和有利条件,但在实际生产和研究中还应当注意以下问题:

CMOS集成电路对电源的适应能力较强,一般它的工作电压为3至24V,但当集成电路中有脉冲震荡电流或线性放大电流等应用时,应当注意供电电压至少应为5V,因为这些应用需要的电压较高。CMOS集成电路的电源电压必须在规定范围内使用,超压和反接都是不允许的,以免集成电路中的其它应用无法使用或损坏[3]。

CMOS的输入端通常都设置了静电保护装置或处理措施,但仍应做好静电防护工作,在CMOS集成电路制成的电路板等电子元器件的运输中必须用导电材料包装后运输,避免在运输过程中产生静电导致电路损坏。CMOS集成电路也应避免在容易产生静电高压的环境下储存。在制造过程汇总,使用的工具、仪器仪表、包括生产工人的手套、服装等都应当事先进行静电处理,必要时工作台和工器具等都应当进行接地处理,以消除静电对集成电路的影响。

4 结语

CMOS集成电路应用十分广泛,这里只是简单的讨论了CMOS集成电路的部分功能与应用,但CMOS集成电路的应用中需要注意和解决的问题也值得我们重视与研究,随着CMOS在生产生活中与日俱增的应用中,我们应不断研究与开发新的CMOS的应用。

参考文献

[1]魏立军.CMOS4000系列60种常用集成电路的应用[M].人民邮电出版社,2011:457-488.[1]魏立军.CMOS4000系列60种常用集成电路的应用[M].人民邮电出版社,2011:457-488.

[2]阎石.数字电子技术基础[M].高等教育出版社,2009:268-270.[2]阎石.数字电子技术基础[M].高等教育出版社,2009:268-270.

[3]康华光.电子技术基础数字部分[M].高等教育出版社,2008:178-192.[3]康华光.电子技术基础数字部分[M].高等教育出版社,2008:178-192.

CMOS集成电路及其具体应用篇2

关键词：CMOS,集成电路,特点,性能,注意,问题

集成电路按晶体管的性质分为TTL和CMOS两大类, TTL以速度见长, CMOS以功耗低而著称, 其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。CMOS集成电路的性能特点微直流功耗-CMOS电路的单门静态功耗在毫微瓦 (nw) 数量级。高噪声容限-CMOS电路的噪声容限一般在40%电源电压以上, 所有的输入均有删保护电路, 良好的抗辐照特性等。CMOS缓冲器或大电流驱动器由于其本身的低输出阻抗, 必须注意这些电路采用大负载电容 (≥500PF) 时等效于输出短路的情况。

1 C M O S集成电路的性能及特点

1.1 功耗低

CMOS集成电路采用场效应管, 且都是互补结构, 工作时两个串联的场效应管总是处于一个管导通, 另一个管截止的状态, 电路静态功耗理论上为零。实际上, 由于存在漏电流, CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20m W, 动态功耗 (在1MHz工作频率时) 也仅为几m W。

1.2 工作电压范围宽

CMOS集成电路供电简单, 供电电源体积小, 基本上不需稳压。国产CC4000系列的集成电路, 可在3~18V电压下正常工作。

1.3 逻辑摆幅大

CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V, VSS=0V时, 输出逻辑摆幅近似15V。因此, CMOS集成电路的电压利用系数在各类集成电路中指标是较高的。

1.4 抗干扰能力强

CMOS集成电路的电压噪声容限的典型值为电源电压的45%, 保证值为电源电压的30%。随着电源电压的增加, 噪声容限电压的绝对值将成比例增加。

1.5 输入阻抗高

CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络, 故比一般场效应管的输入电阻稍小, 但在正常工作电压范围内, 这些保护二极管均处于反向偏置状态, 直流输入阻抗取决于这些二极管的泄露电流, 通常情况下, 等效输入阻抗高达103~1011Ω, 因此CMOS集成电路几乎不消耗驱动电路的功率。

1.6 温度稳定性能好

由于CMOS集成电路的功耗很低, 内部发热量少, 而且, CMOS电路线路结构和电气参数都具有对称性, 在温度环境发生变化时, 某些参数能起到自动补偿作用, 因而CMOS集成电路的温度特性非常好。

1.7 扇出能力强

扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高, 因此电路的输出能力受输入电容的限制, 但是, 当CMOS集成电路用来驱动同类型, 如不考虑速度, 一般可以驱动50个以上的输入端。

2 使用C M O S集成电路时应注意的问题

在电子制作中使用CMOS集成电路时, 除了认真阅读产品说明或有关资料, 了解其引脚分布及极限参数外, 还应注意以下几个问题:

2.1 电源问题

2.1.1 CMOS集成电路的工作电压一般在3-18V, 但当应用电路

中有门电路的模拟应用 (如脉冲振荡、线性放大) 时, 最低电压则不应低于4.5V。由于CMOS集成电路工作电压宽, 故使用不稳压的电源电路CMOS集成电路也可以正常工作, 但是工作在不同电源电压的器件, 其输出阻抗、工作速度和功耗是不相同的, 在使用中一定要注意。2.1.2 CMOS集成电路的电源电压必须在规定范围内, 不能超压, 也不能反接。因为在制造过程中, 自然形成许多寄生二极管。

2.2 驱动能力问题

CMOS电路的驱动能力的提高, 除选用驱动能力较强的缓冲器来完成之外, 还可将同一个芯片几个同类电路并联起来提高, 这时驱动能力提高到N倍 (N为并联门的数量) 。

2.3 输入端的问题

2.3.1 多余输入端的处理。

CMOS电路的输入端不允许悬空, 因为悬空会使电位不定, 破坏正常的逻辑关系。另外, 悬空时输入阻抗高, 易受外界噪声干扰, 使电路产生误动作, 而且也极易造成栅极感应静电而击穿。所以“与”门, “与非”门的多余输入端要接高电平, “或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高, 功耗也不需特别考虑时, 则可以将多余输入端与使用端并联。2.3.2输入端接长导线时的保护。在应用中有时输入端需要接长的导线, 而长输入线必然有较大的分布电容和分布电感, 易形成LC振荡, 特别当输入端一旦发生负电压, 极易破坏CMOS中的保护二极管, 其保护办法为在输入端处接一个电阻。2.3.3输入端的静电防护。虽然各种CMOS输入端有抗静电的保护措施, 但仍需小心对待, 在存储和运输中最好用金属容器或者导电材料包装, 不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时, 工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏, 如不宜穿尼龙、化纤衣服, 手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时, 使用的设备必须良好接地。2.3.4输入信号的上升和下降时间不易过长, 否则一方面容易造成虚假触发而导致器件失去正常功能, 另一方面还会造成大的损耗。对于74HC系列限于0.5us以内。若不满足此要求, 需用施密特触发器件进行输入整形。2.3.5 CMOS电路具有很高的输入阻抗, 致使器件易受外界干扰、冲击和静电击穿, 所以为了保护CMOS管的氧化层不被击穿, 一般在其内部输入端接有二极管保护电路。其中R约为1.5-2.5KΩ。输入保护网络的引入使器件的输入阻抗有一定下降, 但仍在108Ω以上。

2.4 CMOS的接口电路问题

2.4.1 CMOS电路与运放连接。

当和运放连接时, 若运放采用双电源, CMOS采用的是独立的另一组电源, 电路中, VDI、VD2为钳位保护二极管, 使CMOS输入电压处在10V与地之间。15KΩ的电阻既作为CMOS的限流电阻, 又对二极管进行限流保护。若运放使用单电源, 且与CMOS使用的电源一样, 则可直接相连。2.4.2 CMOS与TTL等其它电路的连接。在电路中常遇到TTL电路和CMOS电路混合使用的情况, 由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同, 因此他们之间的连接必须通过电平转换或电流转换电路, 使前级器件的输出的逻辑电平满足后级器件对输入电平的要求, 并不得对器件造成损坏。逻辑器件的接口电路主要应注意电平匹配和输出能力两个问题, 并与器件的电源电压结合起来考虑。

2.5 输出端的保护问题

2.5.1 MOS器件输出端既不允许和电源短接, 也不允许和地短接, 否则输出级的MOS管就会因过流而损坏。

CMOS反相器辐射加固电路设计篇3

关键词：预兆单元,DC-DC,总剂量辐照,加固设计

CMOS电路具有低功耗、高抗噪声度、高速度等优点,广泛用于卫星、航天飞行器和现代武器。研究CMOS电路辐射效应及对其进行辐射加固对提高CMOS电路的可靠性具有重要的意义[1,2,3]。MOS电路辐射加固一般有两种方法,即改进器件工艺的方法[4]和改进电路设计的方法[5,6,7,8]。第一种方法要在器件制备过程中引入额外的工艺,会增加成本;第二种方法通过电路设计来改进电路抗辐射特性,所增加的额外的电路对于VLSI技术来说并不构成负担,成本低,便于实现。因此,采用改进电路设计的方法对CMOS电路进行抗辐射加固是一种经济、高效的手段。

CMOS反相器是各种集成电路中必不可少的逻辑单元。文中通过电路设计的方法对CMOS反相器电路进行抗辐射加固。在正常工艺条件下,在传统反相器电路中加入补偿电路,来补偿辐照引起的电压漂移,从而达到辐射加固的目的。将阈值电压作为可控变量,来模拟MOS器件的辐射效应。通过Pspice对所设计的电路进行模拟仿真,模拟结果显示采用该电路结构的反相器具有良好的抗辐射性能。

1 抗辐照加固电路设计

对于传统的CMOS反相器,由于辐照总剂量效应,会使NMOSFET漏电,同时MOSFET的阈值电压将会发生负向漂移,这就导致传统的CMOS反相器输出端高电平的下降和转变特性负向漂移[6,7,8]。针对NMOSFET漏电导致的输出端高电平下降,通常的加固方法是在n管的源极与地之间引入串联电压,以此来提高n管的源极电压,这样就能够使漏源电压下降,从而降低NMOS的漏电流[6,7],达到辐射加固的目的。电离总剂量辐照最主要的效应是MOSFET的阈值电压的漂移,针对阈值电压的漂移导致反相器转变特性负向漂移,加固方法可以在电路中加入补偿电路来补偿辐照引起的漂移。文中采用后一种方法来对CMOS反相器进行抗辐射的电路加固设计。NMOSFET具有正的阈值电压Vtn,PMOSFET具有负的阈值电压Vtp,辐射会导致阈值电压的负漂,在通常的工作状况下,ΔVtn要比ΔVtp大得多[9]。因此文中在进行电路设计时考虑阈值电压的变化对反相器性能的影响,就可以简化为只考虑NMOSFET阈值电压的变化,将NMOSFET阈值电压作为可控变量来设计受此变量影响微弱的反相器电路。当NMOS的阈值电压负漂时,传统反相器的转移特性负向漂移,低电平噪声容限(NM0=V1→0)也减小到很小的值,严重影响了反相器的性能和稳定性。

为了能够使反相器电路受辐照导致的阈值电压漂移的影响降低,改进的CMOS反相器带有3个附加的NMOSFET,N2、N3和N4,如图1所示[8]。N1和P1形成初始的CMOS反相器,其NMOS源极不接地而是接N4漏极。根据文献[8]中的加固方法,最终设计的电路图,如图2所示。令N1的源极电压为Vx,假设使Vx=ΔVtn,通过这种设计使得低电平噪声容限NM0不随ΔVtn的变化而变化,则NM0就不受辐照的影响。即将ΔVtn作为可控变量,NM0作为电路性能参数,电路设计的目标即是使NM0受ΔVtn的影响尽可能的小。

为了使Vx=ΔVtn,令图3中n4的栅压为2Vg-V $_{t n}^{0}$ ,n2的栅压为Vg-ΔVtn,其中Vg为任一电压,使得n2、n4工作在饱和区,即Vg-ΔVtn-Vx≤V′tn。由于n1截止,根据n4、n2电流相等有: $\frac{1}{2} β_{4} (2 V_{g} - V_{t n}^{0} - V_{x} - V^{'}_{t n})^{2} = \frac{1}{2} β_{2} (V_{g} - Δ V_{t n} - V^{'}_{t n})^{2}$ ,其中β是器件参数,令β2=4β2,则有:Vx=2ΔVtn-(V $_{t n}^{0}$ -V′tn)=ΔVtn。这样就实现了Vx=ΔVtn,其条件就是:n4的栅压为2Vg-V $_{t n}^{0}$ ,n2的栅压为Vg-ΔVtn,如图4所示。

为了能够使0态时Vout的值刚好为0,使用n3,由于Vin较高,n3会关闭整个通道,并迫使Vx落入0态。此外,n3能够使转换曲线过渡区的斜率变大。

综上,剩余的工作就是使n2的栅极偏压为Vg-ΔVtn。可以通过如图4的电路来实现。由n5的电流方程有: $Ι = \frac{1}{2} β_{5} (V_{y} - V^{'}_{t n})^{2}$ ,如果选择电流源电流为: $Ι = \frac{1}{2} β_{5} (V_{g} - V_{t n}^{0})^{2}$ 则有:Vy=Vg-V $_{t n}^{0}$ +V′tn=Vg-ΔVtn。这样选择的电流源就使得n5的栅极电压为Vg-ΔVtn,而n5和n2共栅,那么也就达到了使n2的栅压为Vg-ΔVtn的目的。采用图4给出的电流源,由p3、n6电流相等,有: $\frac{1}{2} β_{p_{3}} (V_{D D} - V_{r e f} - | V_{t p} |)^{2} = \frac{1}{2} β_{n_{6}} (V_{r e f} - V_{t n})^{2}$ ,同样对于p2有: $Ι = \frac{1}{2} β_{p_{2}} (V_{D D} - V_{r e f} - | V_{t p} |)^{2}$ 。令 $(\frac{β_{p_{3}}}{β_{n_{6}}})^{\frac{1}{2}} = m$ ,通过求导可得: $Δ V_{r e f} = \frac{Δ V_{t n} - m Δ V_{t p}}{1 + m}, Δ Ι = β_{p_{2}} (V_{D D} - V_{r e f} - | V_{t p 2} |) (- Δ V_{r e f} - Δ V_{t p})$ ,当m≫1时,ΔVref≈-ΔVtp;因此ΔI≈0,即电流源产生的电流随辐照影响的变化很小,这正是所需要的结果,即要使m≫1。

由n2、n4工作在饱和区的条件Vg-ΔVtn-Vx≤V′tn有:ΔVtn≥Vg-V $_{t n}^{0}$ ,此式为ΔVtn的约束条件,只有满足此式的条件才能使Vx=ΔVtn。如果选择Vg=V $_{t n}^{0}$ ,那么ΔVtn任何可能的数值都适合,因为V $_{t n}^{0}$ 是正的。然而,为了避免n4进入截止区,这里选择Vg的数值比V $_{t n}^{0}$ 大一点点。在实际的设计中,nMOS的初始阈值电压V $_{t n}^{0}$ 为0.6 V,取Vg为0.8 V,则n4的栅压就为2Vg-V $_{t n}^{0}$ =1.0 V。由n7和n8电流方程有: $\frac{1}{2} β_{7} (V_{D D} - V_{t n}^{0} + Δ V_{t n})^{2} = \frac{1}{2} β_{8} (V_{g 4} - V_{t n}^{0} + Δ V_{t n})^{2}$ 。其中,VDD=3.3 V,V $_{t n}^{0}$ =0.6 V,Vg4为n4栅压1.0 V,带入式中有: $\frac{β_{7}}{β_{8}} = (\frac{0.4 + Δ V_{t n}}{2.7 + Δ V_{t n}})^{2}$ ,实际取 $\frac{β_{7}}{β_{8}} = \frac{1}{30}$ 。

综合以上各步设计分析,得到总的加固反相器电路的各器件参数要求如下

$β_{2} = 4 β_{4}, (\frac{β_{p_{3}}}{β_{n_{6}}}) ≫ 1, \frac{β_{7}}{β_{8}} = \frac{1}{30} (1)$

2 模拟结果与讨论

利用pspice电路模拟软件,并导入实际工艺参数,对设计电路中的nMOS进行阈值电压扫描,得到如图3所示的仿真结果。

如图3所示的仿真结果中,右侧的一簇转移曲线为加固反相器的转移特性曲线,左侧的一簇曲线为传统反相器的转移特性曲线。从图中可以看出,当阈值电压负漂时(从0.6 V减小到0 V),传统反相器的转移特性右移,低电平噪声容限明显变小,ΔNM0≈0.6 V,而所设计的加固反相器在阈值电压发生较大变化时,其转移特性基本保持不变,低电平噪声容限变化很小,ΔNM0≈0.1 V,且转移特性更为陡峭,更适合数字化应用。

仿真结果的模拟思想是将阈值电压的漂移量作为可控变量,从而来模拟总剂量效应。改变此变量的值得到一簇转移特性曲线,这种模拟过程能够很好的反映MOSFET总剂量辐射效应对反相器输出特性的影响。从仿真结果可以看出当设计加固的反相器受阈值电压漂移的影响很小,即所设计的加固反相器有良好的抗总剂量辐照性能。根据电路分析得到了式(1)的电路参数条件,通过设置MOS器件的宽长比可以很容易的实现此条件。

3 结束语

文中对COMS反相器进行了抗辐射加固的电路设计。基于MOSFET阈值电压漂移的辐射效应,文中以MOSFET阈值电压为可控变量,以减小阈值电压漂移量对整体电路性能的影响为目的,设计了一种抗辐射加固的CMOS反相器,电路图如图2所示,并在文献[8]提出的加固方法的基础上基于实际投片的0.35 μm EMBEDDED EEPROM TECHNOLOGY工艺,从理论计算上得到了电路中的器件参数。利用pspice进行了电路模拟仿真,结果显示所设计的加固反相器具有良好的抗总剂量辐照性能。

参考文献

[1]Oldham T R,McLean F B.Total Ionizing Dose Effects in MOS Oxides and Devices[J].IEEE Trans.Nucl.Sci,2003,50(3):483-499.

[2]Hughes HL,Benedetto J M.Radiation Effects and Hard-ening of MOS Technology:Devices and Circuits[J].IEEE Trans.Nucl.Sci,2003,50(3):500-521.

[3]陈盘训.半导体器件和集成电路的辐射效应[M].北京:国防工业出版社,2005.

[4]Johnston A H.Super Recovery of Total Dose Damage in MOS Devices[J].IEEE Trans.Nucl.Sci,1984,NS-31:1427-1429.

[5]Hatano H,Shibuya M.CMOS Logic Circuit Optimum Design for Radiation Tolerance[J].Electronics Letters,1983,19(23):977-981.

[6]Roche E M,Salager L.CMOS Inverter Design-Hard-ened to the Total Dose Effect[J].IEEE Trans.Nucl.Sci,1996,43(6):3097-3102.

[7]赵洪辰.一种抗辐照SOI反相器[J].半导体学报,2005,26(9):1829-1832.

[8]Chen Chaocheng,Liu Sowchang,Hsiao Chengcheng,et,al.A Circuit Design for the Improvement of Radiation Hardness in CMOS Digital Circuits[J].IEEE Trans.Nucl.Sci,1992,39(2):272-277.

CMOS电路篇4

根据CMOS电路功耗的分类, 本章主要介绍动态功耗和静态功耗两个方面的功耗估计和低功耗设计技术的发展趋势, 最后介绍了与低功耗相关的一些技术, 当前低功耗设计技术的研究内容主要包括功耗估计和功耗优化两大部分, 但两者又有紧密联系。为了进行低功耗设计, 就必须对己设计出的电路进行平均功耗、最大功耗估计, 这是进行低功耗设计的前提和基础。而功耗优化是低功耗设计的最终目的和衡量标准。对于指定功能的电路, 必须针对电路功耗进行反复优化, 直到电路的功耗满足要求为止。

首先介绍下功耗估计:功耗估计是指通过一定的方法和工具, 在芯片实现前预先得到电路功耗的预计值。目前主要有平均功耗估计和最大功耗估计两大领域, 前者主要影响着移动设备电池的成本和使用时间, 后者则直接影响到电路的可靠性、封装成本及电池的性能。由于电路规模越来越大, 如何快速而准确地估计出电路的功耗是一个非常重要的研究课题。

基于模拟的方法通过选取大量的输入向量对电路进行模拟, 求得具体功耗值, 取其平均值作为估计值。只要模拟时间足够长, 就可以得到非常高的平均功耗估计精度。但这种方法的缺点是对于大规模电路, 无法在较短的时间内, 得到满意的平均功耗估算精度, 因此应用的关键是如何对较少的向量快速地进行模拟, 得出相对准确的功耗估计值。当前较多的是利用法和遗传算法, 虽然比较准确, 但仍需要耗费大量的时间。

非模拟的方法是通过产生一些关于电路的确定的或随机的信息来计算电路功耗, 如基于统计的方法、自动测试图样法等。这些方法虽然在速度上有明显的改善, 但在准确性上却稍有逊色。

如何在电路设计的不同层次上对其功耗进行快速、准确地估计仍然是集成电路设计中的一个热点和难点问题。很多软件公司都推出了功耗估算的工具, 主要针对寄存器传输门、门级和晶体管级的电路功耗估算, 精确度各有差异, 但目前为止都只能较为精确的估算动态功耗, 对静态功耗基本上直接引用工艺库中数据, 精确度很低。

2 CMOS电路功耗设计的基本理论

在集成电路发展的过程中, CMOS电路之所以得到大规模应用, 一个非常重要的原因就在于它的低功耗特性。

2.1 动态功耗优化方法

(1) 降低电源电压。

动态功耗与电源电压的平方成正比, 因此减小电路电源电压编无疑是降低电路功耗的最有效的方法。不需要改变电路的结构降低工作电压就可以取得减小功耗的显著效果, 而且降低电压是针对整个芯片, 而不是针对某一个单元, 因此降低工作电压比减小负载电容和减小跳变率更易见效。

(2) 降低负载电容。

动态功耗与负载电容成比例, 因此减小负载电容成为降低功耗的另外一个重要途径。在CMOS电路中, 电容主要由两方面构成一方面是器件栅电容和节点电容, 他们和器件工艺有关另一方面是连线电容。值得注意的是, 随着工艺的发展, 连线电容己经超过器件电容。减小负载电容不仅减小电路的动态功耗, 还能提高电路的工作速度, 因此是进行功耗优化的一个很重要的手段。为了减小电容, 在工艺方面可以选择小的器件, 物理设计时减小连线长度。

(3) 降低开关活动性跳变率。

电路的动态功耗与工作频率、输入信号跳变率单位时间内信号在高低电平之间跳变的次数都成比例关系。但实际设计中, 一般不采用直接降低工作频率的方法, 因此只能从减小跳变率入手。大家知道, 若信号活动性为零, 即使负载电容很大, 它也不消耗能量, 因此我们可以采用门控时钟法和门控电源法。当某个或几个模块不需要执行任务、甚至整个系统处于休眠状态时, 可以将这些模块或整个系统的时钟部分或全部屏蔽掉, 从而停止了相应部分全部时序电路和部分逻辑电路的翻转, 大大减小电路的功耗。

值得注意的是, 在有些CMOS电路中, 伪跳变占据了相当一部分开关活动性。由于此类信号没有任何作用, 因此它造成系统功能的白白损失。伪跳变由电路中的比较器、进位加法器、解码器等运算逻辑部件形成, 它一旦形成便向下一级电路传播, 直到寄存器为止。因此, 它所造成的功耗与它流过的路径有关。它传播经过的单元越多, 浪费的功耗便越多。为了降低伪跳变带来的浪费, 一种办法是消除伪跳变的产生另一办法是缩短传播长度。

2.2 静态功耗优化技术

(1) 阈值电压对漏电流的影响。

随着电源电压的减小和阈值电压的增大, 电路的功耗迅速减小, 但电路延时也急剧增大。因为电源电压是影响功耗的最大因素之一, 因此我们可以通过降低MOS管的阈值电压来降低动态功耗。但亚阈值电流却随阈值电压的降低呈指数形式增长, 电路的静态功耗也相应随之增长。进入深亚微米工艺后, 管阈值电压不断降低, 导致亚阈值电流增大, 从而使得漏电流功耗迅速增大, 己经不能被忽视了。目前, 在电路设计技术上, 降低亚阈值电流比较有效的方法是采用多阈值技术。多阈值技术在保证电路性能的同时, 能有效地减小电路的漏电流, 从而降低电路的静态功耗。

(2) 阈值电压的调节方法。

对于双阈值或多阈值电路闭值调节方法, 应根据实际情况而定。掺杂方法的优点是每个器件的闽值都可通过掩膜编程来调节, 每多一种闽值均需要增加一张掩膜, 因此增加了制造成本。偏压方法不需要多加掩膜, 但其缺点是需要额外的衬底偏压电路, 增加了电源的布线复杂度, 因此它对单个器件不太合适, 但比较适合管子数目较多的标准单元的功耗优化设计。

3 设计中的一些方法

3.1 总线

对某些电路的设计来说, 它会包含相当数量的总线。由于总线会带来大负载、长连线、大电阻等效应, 所以, 总线的功耗要占整个芯片总功耗的15%～20%。为了降低这一部分功耗, 可以利用一些特定的编码来减少信号的变化数, 以降低由数据传输而造成的功耗。一般可采用One-Hot (如下图) (在一个二进制数中, 只允许一个数位不同于其它各数位的值) 或Gray码 (任何两个连续的数字, 其对应的二进制码只有一个位的数值不同, 其余位数值均相同) 在访问相邻的两个地址的内容时, 其跳变次数比较少, 这样可以避免额外功耗的产生(见图1)。

3.2 门控时钟

对于时序逻辑电路, 时钟树消耗的功耗约为整个芯片功耗的15%～45%。为了减少这一部分功耗, 可以采用门控时钟 (clock gating) , 使一些暂时不工作的器件处于非触发状态, 当需要这些器件工作时, 可以用使能信号触发它们, 通过这一方法可以减少不必要的功耗。需要注意的是, 门控时钟信号应置于相对较高的层次, 而不是针对某个特定的触发器。如果这样的话, 会造成不必要的clock skew (时钟之间的时间差, 见图2) 。

4 结语

随着技术的进步, 人们不仅要求器件的高速度而且已慢慢把目光转向器件的工作寿命。这就要电路设计者在设计时不仅要考虑电路的速度, 而要考虑到电路的功耗。系统规划及一些细节问题直接影响电路或系统的最终功耗。

参考文献

[1]周润德[译].超大规模集成电路与系统导论[M].北京电子工业出版社, 2004.

[2]陈贵灿, 程军, 等[译].模拟CMOS集成电路设计[M].西安西安交通大学出版社, 1988.

CMOS电路篇5

1 信号发生电路的分类、基本结构和工作原理

1.1 信号发生器的分类

信号发生器的种类相当繁多,可广泛应用于电子信息、机械、交通、地质、航天航空等专业,在教学、科研、生产、工程等诸多领域应用非常广泛。从宏观上讲,一般可以分为通用和专用两大类。专用信号发生器主要是为了某种特殊的测量目的而研制的。这种发生器的特性是受测量对象的要求所制约的。如果信号发生器按其频率的高低,可分为 : 超低频信号发生器, 低频信号发生器,高频信号发生器,超高频信号发生器和微波信号发生器。按产生波形的不同,可分为 : 正弦波信号发生器, 脉冲波函数波信号发生器,任意波信号发生器。按调制方式的不同,可分为 : 调频信号发生器 (FM)、调幅信号发生器 (AM), 调相信号发生器 (PM),脉冲调制信号发生器。

1.2 正弦信号发生电路的基本结构

一般传统的信号发生器都采用谐振法,即用具有频率选择性的回路来产生正弦振荡,获得所需频率,但也可以通过频率合成技术来获得所需的频率。利用频率合成技术制成的信号发生器,通常被称为合成信号发生器。所谓频率合成技术就是指从一个高稳定和准确的参考频率源,经过技术处理,生成大量离散的频率输出。技术处理方法可以是传统的用硬件实现频率的加、减、乘、除基本运算,可以是锁相环技术,也可以是各种数字技术和计算技术。其参考频率可由高稳定的参考振荡器 ( 一般为晶体振荡器 ) 产生,所生成的一系列离散频率输出与参考振荡器频率有严格的比例关系。

1.3 正弦信号发生电路的工作原理

图1是文氏桥正弦波发生电路的工作原理图,整个电路主要由4个部分构成, 即放大电路、选频网络、正反馈网络和稳幅环节。在电路运行过程中,每一部分都有其各自的功能。其中,放大电路的主要功能是确保电路在运行过程中能够有从起振到动态平衡的过程中,使电路获得一定的幅值的输出量,最终实现对能量的有效控制。选频网络的主要功能是根据电路运行的实际需求,对其所涉及的振荡频率进行确定,确保电路所产生的正弦振荡处于单一的频率。正反馈网络主要是通过对正反馈的引入,使输入信号与反馈信号相同。而稳幅环节则主要是为了确保输出信号幅值的稳定。

在整体电路中,放大电路的负反馈主要构成部分包括运放单元、R1、R2、R3、R4、R5、R6的等效Rf电阻构成,在以上构成中部分中,R6主要指的是二极管的内阻。电路运行过程中,放大电路的放大倍数为Au=1+Rf/R5。选频网络的构成则是由、R6、R7、C1、C2构成,由于R6=R7、C1=C2,因此,我们可以将其分别用R和C来表示,那么,网络的特性频率关系式便可表示为 :f0=1/2πRC。而稳幅环节则由两个二极管构成,利用这两个二极管形成的并联电路,来对电路运行过程中涉及的输出电压的摆幅进行有效控制, 从而有效避免输出波形失真的现象发生, 确保输出电压的稳定性。

2 正弦信号发生电路运算放大器的设计

运算放大器是正弦信号发生电路设计中的一个组成部分,为了能够确保运算放大器在电路系统中的作用能够得到充分发挥,在对其进行设计的时候,需要进行反复的仿真,并且对宽长比进行合理设计。

一般来说,在对文氏电桥振荡电路进行设计的时候,对于运算放大器的选择, 选用的基本都是CMOS运算放大器,这种运算放大器主要分为两级,第一级采用的主要是带有电源镜负载的N管输入型的差动对,第二级采用的则是工作在AB类的推挽式输出级,这种推挽式输出级不仅具有极好的线性度和更好的效率,而且还能够有效降低由于线路交叉而导致的失真现象发生,正因为如此,CMOS运算放大器具有很强的通用性。该运算器在使用过程中,由于第一级在Q4管子的栅极和漏极的交点处有一个镜像极点,且这个镜像极点离原点较近,因此,将会在一定程度上影响到放大器的稳定性。如果想要将这种影响降至最低,设计人员可以采用增加两极间补偿电容的方法,使运算放大器的增益交点逐步向原点移动,以此来增加带宽的宽度,本文在对电路运算放大器进行设计的时候,主要采用的是PMOS晶体管来替代线性电阻进行极零点抵消。该晶体管的具体原理是,将右半平面的零点移到左半平面,与第一非主极点相抵消,从而确保其工作的稳定性。

3 运算放大器模拟仿真结果

对运算放大器的模拟仿真,本文主要采取的是HSPICE模型,模拟仿真的结果主要为 :开环增益86dB,单位增益带宽12.2Meg,共模抑制比87dB,从模拟仿真的整体结果来看,与电路设计的要求相符。由此可见,这种模拟仿真是可行的。

4 正弦波发生器测试结果及分析

正弦信号发生器的电路设计主要由5个部分构成,即NMOS管、PMOS管、电阻、电容和二极管。这几个构成部分的选用数量分别为11、11、7、3、2。经过反复的SPOCE仿真及验证,所有MOS管的宽长比如表1所示。

本文定义f0=1.16kHz,中心电位2.5V, 通过多次仿真和验证,我们得到了正弦信号波形,如图2所示。从图中我们可以看出,从正弦波开始大声道信号幅值达到稳定需要经过一段时间,出现这种现象的原因主要是因为在电路设计中,采用了二极管限幅措施。从图中我们能看出来,这段时间大约在5ms左右,在电路设计的相关要求中,这段时间是满足要求的。这种文氏电桥结构的正弦信号发生电路能产生失真度小 ( 谐波失真约为115% )、幅值稳定、频率单一的正弦波。

5 结语

综上所述,目前正弦信号发生器的种类来看,主要有三种,即RC振荡器、LC振荡器和晶体振荡器。其中,LC振荡器和晶体振荡器对于整体电路都会产生不同程度的影响。因此,本文在对正弦信号发生器的电路进行设计的时候,主要采用文氏电桥结构的RC振荡器,这是因为该类型的RC振荡器信号失真度小、结构简单实用、易于集成。通过本文的模拟仿真结果我们可以看出,集成CMOS正弦信号发生器的电路设计符合要求,具有一定的

摘要：本文首先对正弦信号发生电路的工作原理进行介绍,并在此基础上通过模拟仿真来对电路运算放大器进行设计,最后对正弦波发生器的测试结果进行分析,以此来构建结构简单实用、波形良好的正弦信号发生器的电路设计。

CMOS电路篇6

然而, 目前国内市场上尚无法购买到双CMOS形式3D传感器, 而且市面上的3D照相机由于是两只镜头与传感器的简单组合, 采集到的左右图像数据容易出现丢帧或非同步等现象。光路系统中的光线折射方式也是影响图像质量的重要因素之一, 搭配精确的光路系统可明显增强立体图像显示效果[3]。但是由上述方法得到的三维坐标信息精度低, 很难检验后期所设计的仿生视觉光路效果, 即使有后续的软件算法弥补也会造成很大匹配失真, 使观看者产生眩晕或疲劳感。

数字信号处理 (DSP) 和现场可编程门阵列 (FP-GA) [4]是图像采集常用控制器件, 但DSP难同步双传感器图像数据, 而FPGA的并行处理方式使各程序模块之间同时进行[5,6], 使用Verilog HDL硬件编程语言在时序精确控制下完成最终左右格式立体对图像拼接。电路板集成的EPCS芯片可固化图像采集程序, 能作为各种3D产品的一个独立模块连接使用, 可广泛应用与3D照相机、车载立体视觉[7]、安防等领域。

1 双目视觉图像获取及重建原理

人类的双眼能完成绝大多数的外界信息获取任务, 只有使用双眼时人们才能感受到物体的远近及深度感, 这是因为左右眼获取的图像存在细微的差异, 这种差异被称为视差。双眼所获取的图像信息经过大脑处理后能得到该物体的三维结构, 凭借经验能感知到大概距离。双摄像头立体视觉图像采集系统正是模仿人眼的这一特殊功能, 通过两个摄像头分别模拟人的左右眼对目标物体进行拍摄, 获得两幅有略有差异的图像, 为后续的立体匹配和测距提供视频源。

如图1所示为双OV3640传感器在同一水平面上的理想模型, 图2为对应摄像机坐标系。对空间任意物体上的M (x, y, z) 特征点在左右传感器中的图像坐标分别为:ML= (XL, YL) 和MR= (XR, YR) , 易知YL=YR, 则视差D=XL-XR。

根据三角几何关系, 以及基线B、焦距f可求得该特征点在摄像机坐标系下的空间坐标 (z为距离) 为

该坐标数据隐含视差立体成像的深度信息, 可用于快速重建物体表面坐标[8,9], 以此验证近景与远景的视觉匹配度, 也可为虚拟场景的触摸操作提供准确的空间信息。分析重建坐标的精度, 保证视觉空间与三维物理坐标空间的重合精度, 通过重建过程中的误差因素分析, 建立三维坐标复现精度模型, 并由此来检验3D传感器的光路模型的效果。

2 总体设计

2.1 3D传感器硬件设计

3 D传感器在硬件上需满足嵌入式系统要求, 体积小、集成度高。如图3所示, 其外部引脚接口及连接方式如下:IIC_SCL和IIC_SDA是I2C总线的时钟和数据线;CAM_RST是硬件复位;CAM_HREF是行扫描信号;CAM_VSYNC是场扫描信号;CAM_CLK是传感器工作时钟;CAM_D[7∶0]是8位数据线, 即选用传感器的高8位Y[9∶2], 低2位省去, 用作自动对焦功能的电压及地管脚。在硬件电路上PWDN引脚直接接地, 复位管脚CAM_RST通过外部连线接3.3 V I/O口高电平。由一片24 MHz晶振直接提供工作时钟, 不采用系统时钟分频方式, 避免软件带来的误差影响。I2C时钟线和数据线各接一个1 kΩ的上拉电阻, 采用最高速度400 k Hz。为匹配FPGA I/O扩展口电平, 由电压调整器芯片LDO调整传感器I/O口电压DOVDD (2.8 V) , 其余两路工作电压分别为模拟电压AVDD (2.8 V) 、核心电压DVDD (1.5 V) 。FB为磁珠, 可以有效地抑制电磁干扰。

2.2 3D传感器初始化

寄存器设置决定了传感器工作参数及状态, 首先将寄存器0X3012[7]位置高进行软件复位, 将传感器初始化为图像最大分辨率QXGA (2 048×1 536) 、帧率为15 f/s模式。CMOS传感器中的0X3100, 0X3301, 0X3304, 0X3400, 0X3404寄存器主要用于设置图像输出格式, 定义的0X3020~0X3027及0X3088~0X308B等寄存器主要用于图像输出分辨率。

左右传感器使用的是独立的I2C协议, 保证了各自传感器寄存器数据正常写入。I2C协议一次只能发送8位数据, 而传感器的寄存器地址为16位。可在先发送高8位, 紧接着发送低8位的情况下能将数据正确配置到传感器中的E2PROM, 使其正确识别并工作。一个完整的32位发送过程为:器件ID 0X78+寄存器高8位+寄存器低8位+该寄存器所配数据。针对以上时序关系编写I2C发送程序, 在程序下载之前需对该模块进行软件仿真, 保证程序部分理论上无误。如图4仿真所示, 以第一组发送数据:0X78301280 (iic_dat) 为例, 首先赋值给中间变量sdo。go信号启动, 随即sd_count开始计数, 每个时钟sdo向iic_sdat赋值一位bit并产生iic_clk信号, 直至全部发送完成END信号为高。

2.3 立体对图像获取

双传感器在完全相同的状态下, 在同一时刻对同一目标场景所捕捉到的图像信息称为立体对图像, 包括左右格式和上下格式两种。假如出现图像数据丢失或非同步, 将会出现重建三维场景所需的坐标信息精度低甚至错误问题。本研究采用时钟精确时序控制方式, 如图5所示传感器正常工作后, 以各自像素时钟PCLK为主控时钟控制图像采集及转换模块。为防止左右传感器图像数据冲突, 匹配两端时钟的FIFO各自独立, 先分别存至两个单独RAM, 通过行、场扫描信号控制, 先左后右逐行取出并拼接成左右格式立体对图像[10,11]。

3 实验验证

3.1 传感器工作情况验证

由于本3D传感器为图像采集功能, 为降低成本没有设计外部存储器, 验证显示时以片内资源搭建各存储器。鉴于此, 立体对图像以RGB332, 分辨率为176×72 (单幅分辨率为88×72) 显示验证。

将传感器配置为分辨率176×144、图像输出格式bgbg…./grgr….排列的Raw、30 fp/s模式, 组合曝光、色彩饱和度、清晰度、白平衡等总共182组寄存器按照一定顺序依次初始化。输出的12 MHz像素时钟控制图像格式转换, 转换后RGB格式分辨率为88×72。为此对传感器的配置过程、单传感器行/场控制信号、3D传感器的行控制信号及像素时钟信号一一验证。数字示波器验证结果分别如图6~图9所示。

分辨率设置决定了后续图像采集、格式转换、缓存、立体对图像拼接的正确性, 对它的验证尤为重要。图10为Quartus II 9.1内置逻辑分析仪Singnal Tap II的在线测试图, 其中data[7∶0]为8位数据输出, data[10∶8]从低位到高位依次为CAM_VSYNC, CAM_HREF, CAM_PCLK信号, 分辨率为所设的176×144 (即B0×90) 。通过寄存器0X3600将CAM_VSYNC, CAM_HREF, CAM_PCLK都设置成高电平输出有效。

3.2 立体对图像显示验证

上述验证皆正确, 可进行最后拼接输出实验。硬件电路板设计的RGB332 VGA权电阻网络D/A接口仅用于显示验证, 在数字模拟转换环节分别选取OV3640RGB字节的高位比特数据, 显示器其他区域填黑。如图11所示, 为EPCS芯片固化程序后的小分辨率立体对图像。S4键按下后开始图像的采集及转换, 4个绿色LED灯显示连续的行控制信号计数效果, 最终会有一幅分辨率为176×72的立体对图像显示在液晶屏上。最终实验说明3D传感器工作良好, 可精确采集并拼接成左右格式立体对图像。

4 小结

在双目立体视觉获取及重建基本原理基础上, 提出了采用FPGA处理双CMOS视觉传感器的新型仿生3D传感器硬件实现方法并通过软件验证, 为仿生3D传感器的光路系统的检验提供精确三维坐标信息。使用FP-GA易同步双传感器之间的数据采集、格式转换、缓存拼接等, 时钟控制各模块时序精确进行, 可达到对点像素的操作。最终VGA显示实验证明3D传感器电路板可精确采集左右格式立体对图像。

参考文献

[1]FUKUSHIMA T, TORII M, UKAI K, et al.The relationship between CA/C ratio and individual differences in dynamic accommodative responses while viewing stereoscopic images[J].Journal of Vision, 2009 (9) :21-13.

[2]梁发云, 邓善熙, 杨永跃.自由立体显示器的视觉特性测量与研究[J].仪器仪表学报, 2006, 27 (10) :1350-1353.

[3]NARUSE T, KANEKO T, YAMASHITA A, et al.3-D measurement of objects in water using fish-eye stereo camera[C]//Proc.19th IEEE International Conference on Image Processing (ICIP) .Orlando:IEEE Press, 2012:2773-2776.

[4]邸丽霞, 张彦军, 洪应平.基于FPGA的高速图像数据采集存储系统设计[J].电视技术, 2013, 37 (13) :49-52.

[5]王香云.基于FPGA的小波去噪的硬件实现[J], 激光技术, 2013, 37 (6) :786-790.

[6]ZICARI P.Efficient and high performance FPGA-based rectification architecture for stereo vision[J].Microprocessors and Microsystems, 2013 (37) :1144-1154.

[7]FRANCISCO R M, QI W, QIN Z.Design parameters for adjusting the visual field of binocular stereo cameras[J].ScienceD irect Biosystems Engineering, 2010 (105) :59-70.

[8]YOSHIDA T, FUKAO T.Dense 3D reconstruction using a rotational stereo camera[C]//Proc.IEEE/SICE International Symposium on System Integration (SII) .Kyoto:IEEE Press, 2011:985-990.

[9]BATZ M, RICHTER T, GARBAS J U, et al.High dynamic range video reconstruction from a stereo camera setup[J].Signal Processing:Image Communication, 2014 (29) :191-202.

[10]梁发云, 邓善熙, 杨永跃.立体图像视频格式及其转换技术研究[J].仪器仪表学报, 2005, 26 (12) :1233-1238.

CMOS电路篇7

1 传统模拟开关原理及栅增压原理

在MOS技术中,传统的开关实现就是一个PMOS管和一个NMOS管并联,如图1所示,A和B两端分别为传送信号的输入、输出端,两个管子的栅极分别由极性相反的信号来控制。由于MOS管的源极和漏极可以互换,因此这个电路的输入、输出端也可以互换,它可以控制信息双向流通,就像一个双向开关。工作过程:当控制信号S=1时,PMOS管和NMOS管均导通,传输门接通,信号畅行无阻;当控制信号S=0时,PMOS管和NMOS管均截止,传输门关闭,开关断开。当一管的导通电阻减小,则另一管的导通电阻就增加。由于两管是并联运行,可近似地认为开关的导通电阻近似为一常数。这是CMOS传输门的优点。

1.1 模拟开关分析

CMOS开关的导通电阻为:(1)

展开为:(2)

其中un和up表示NMOS管和PMOS管迁移率;Cox表示器件的栅氧化层电容;Vg表示NMOS管栅电压,Vthn|Vthp|分别表示NMOS管和PMOS管的阈值电压,如果设计时取时,式(2)可化简为:

导通电阻将不随输入信号改变而改变,可等效为一个恒定阻值的电阻,如式(3),不会引起模拟信号的失真,由于导通电阻是由两个电阻并联,所以阻值较单管开关小得多,使得开关速率又得到提高。从式(3)中可以知道MOS开关为了能提高速度和精度,需要抬高NMOS管的栅电压。增加栅电压最直接的办法就是提高电路的电源低压,但是从低电压系统角度来说这增加了成本,因此需要加一个电源电路,最好的办法是芯片内部产生一个电压来增加栅电压。

1.2 栅增压原理

栅增压原理是依靠电荷泵的工作原理:先贮存能量,然后以受控方式释放能量,以获得所需的输出电压。本文中所用的电容式电荷泵采用电容器来贮存能量,通过电容对电荷的积累,电容A端接时钟信号Clk,当A点电位为0时,B点电位为Vdd;当A点电位为Vdd时,由于电容两端的电压不会突变,理想情况下,此时B点电位被抬升为2Vdd,因为电荷泵的有效开环输出电阻存在,使得实际情况B点电位低于2Vdd。

2 改进型模拟开关电路设计

2.1 电路描述和分析

图4为本文设计的栅增压电路,M3和M4组成了一对传输门,可以保证输入信号在高低电压无损失地传输到传输门的另一端。M1的栅极接反相器的输出端,漏源两端分别接电容正极板和电源电压,M1的作用是当开关连通且时钟信号为高电平时,保证电容电压抬升后不会迅速放电使电容正极板电位为0。M2的栅极接时钟信号CLK,漏源两端分别接电容正极板和电源电压,它的作用是当开关关闭时,M2导通时使电容正极板电位保持在电源电压。下面分析该电路的工作情况:

当开关关闭时,S为低电平,M1导通,保证电容正极板上的电压最低为VDD,此时M3和M4都不导通,信号不能达到输出端。当开关导通时,S为高电平,M1截止,时钟为低电平时,M2和M5导通,M1和M6关闭,电容充电至P-Vds;CLK为高时,由于电容两边电压不会突变,电容正极板上的电压会被抬升至原来的两倍。

从上面分析可知,所有跟开关栅端电压连通的电压都是和输入信号无关的,因此开关导通电阻与输入信号无关,可以大大抑制信号有关的电压损失,保证了信号的线性度和器件的可靠性。

2.2 性能仿真及结果分析

基于NEC0.35um CMOS工艺的模型参数,采用Spectre模拟软件,对图3进行模拟仿真。电源电压为5V,输入信号singlin为500KHZ,信号幅度5V,电荷泵时钟为100MHZ,电容为1.8pf,仿真得到了开关导通电阻随Vg电压的变化(图5)、电荷泵抬升后的电压(图6)和输出信号结果(图7),可见,导通电阻在大于电源电压时急剧降低,电容正极板上的电压可以抬升至9V,输出电压波形比较理图想,损耗很小,几乎没有。

3 结语

本文分析了CMOS模拟开关对传输信号的影响。利用电荷泵技术,设计了一种5V电源电压下的模拟开关,该器件适用于0～5V的输入信号,并能将0～5V的时钟信号抬升到0～10V,从而具有更好的线性特性和更小的导通电阻,大大降低信号的失真。对开关电路进行了分析,采用Spectre软件,基于NEC0.35um CMOS工艺条件进行仿真,验证了该结构的线性度和可靠性。

摘要：提出了一种基于电荷泵的模拟开关结构。该结构使用电荷泵抬升MOS管的栅电压,从而大大改善开关的导通能力、线性度和动态传输范围。通过仿真验证了开关电路性能,结果表明设计的开关电路在电压0-5V范围内,导通电阻很小且信号损耗很小无失真。因而特别适用于低压系统。

关键词：电荷泵,电平抬升,模拟开关

参考文献

[1]毕查德.拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2003,2:334-343

[2]吴建辉.CMOS模拟集成电路分析与设计[M].北京:电子工业出版社,2004,10:195-204

[3]Waltari M.Circuit techniques for low-voltage and high-speed A/D converters[M].PhD Thesis,Helsinki University of Technology,2002:83

[4]Dessouky M,Kaiser A.Input switch configuration suitable for rail-to-rail operation of switched op amp circuits[J].Electron Lett,1999,35(1):8

[5]Waltari M,Halonen K.A220-M sample/s CMOS Sample-And-Hold Circuit Using Double-Sampling[J].Analog In-tegrated Circuits and Signal Processing,1999,18:21

[6]成立,李春明,高平,等.三种改进结构型BiCMOS逻辑单元的研究[J].固体电子学研究与进展,2004,24(4):486-492

【CMOS电路】推荐阅读：

电路板电路10-02

2_4 串联电路和并联电路教学设计(高07-03

数字电路07-16

优化电路07-22

检查电路10-15

家庭电路10-18