时钟发生器

时钟发生器（精选3篇）

时钟发生器 篇1

在同步或异步串行通信[1]时,帧脉冲信号进行收发数据应用于各种工程项目设计中。在利用微控制器进行数据通信的领域,设计者利用其自带的硬件同步或异步串口来产生各种时钟和帧脉冲信号,方便了设计者的使用。但在许多控制环境下,如果利用FPGA[2]的特性进行这些信号的控制,既方便系统的可修改性和可移植性,又可以减小系统体积,降低开发成本。

本设计针对实际工程课题的应用要求,利用FPGA的可编程性和可移植性等优势,结合VHDL[3]硬件描述语言,设计完成了方便易用且可任意进行参数设置的时钟采样帧发生器IP核[4]。

1总体结构设计

时钟采样帧发生器作为实际工程项目的重要组成模块,主要由波特率发生器和帧脉冲发生器等两大部分构成。其功能结构如图1所示。

其中,波特率发生器和帧脉冲发生器分别由实际控制系统中的波特率控制寄存器BRSR[7:0]和帧脉冲控制寄存器FPER[7:0]控制,通过设置这两个寄存器中的位控制参数,可以实现多种时钟采样帧功能。CLK和RESET作为外部输入信号对这两个发生器进行控制,最终输出波特率时钟信号CLKG和帧脉冲信号FSG。

2关键模块IP核设计

2.1波特率发生器设计

从图1中可以看到,波特率发生器执行时钟分频功能,主要用于产生收发数据的波特率时钟信号CLKG,同时为帧脉冲发生器提供时钟输入信号。

波特率发生器主要由CLK、RESET、BRSR [7:0]和SCK等四部分构成。其中CLK和RESET分别为外部时钟信号和复位信号,波特率控制寄存器BRSR定义如表1所示,BRSR[2:0]三个组合位,即预调整选择位,用于控制产生SCK的预分频系数Dividby1,BRSR[6:4]三个组合位,即分频选择位,用于控制产生SCK的分频系数Dividby2,则分频后的波特率SCK为:SCK = Dividby1×Dividby2×CLK。

根据BRSR的定义,在设置波特率时通过将两者组合,形成需要的分频倍数。波特率发生单元的设计为两个级联的计数器,第一个计数器完成BRSR[2:0]位预调整分频,其输出结果作为第二个计数器的使能信号;第二个计数器完成BRSR[6:4]位所设定的时钟分频,产生需要的波特率时钟。

波特率发生器IP核[5]接口定义如下:

ENTITY CLK_LOGIC IS

PORT(

CLK : IN STD_LOGIC;

RESET : IN STD_LOGIC;

BRSR : IN STD_LOGIC_VECTOR(7 DOWNTO 0);

SCK : OUT STD_LOGIC);

END CLK_LOGIC;

波特率发生器IP核功能仿真波形如图2所示。

图2中,CLK周期设置为20 ns,Enable为第一个计数器输出使能信号, BRSR设置初始值为“00100101(0x25)”,即预调整选择位分频系数Dividby1值为6,分频选择系数Dividby2值为2×4=8,相乘组合形成了48分频,产生的波特率SCK时钟周期为960 ns。

2.2帧脉冲发生器设计

帧脉冲发生器主要用于产生帧脉冲周期信号FSG,为系统中其它模块提供数据收发的规律性帧脉冲控制信号。

帧脉冲发生器主要由SCK、RESET、FPER[7:0]和FSG等四部分构成。其中SCK来自波特率发生器产生的时钟分频信号,帧脉冲控制寄存器FPER定义如表2所示,BRSR[1:0]两个组合位用于定义帧脉冲信号的高电平脉冲宽度,其宽度一般是时钟信号SCK的整数倍,FPER[6:3]四个组合位用于定义帧脉冲信号的周期。

同理,根据FPER的定义,在设置帧脉冲信号时通过将两者组合,形成需要的帧脉冲宽度和帧周期。

帧脉冲发生器IP核接口定义如下:

ENTITY FS_GENERATION IS

PORT(

SCK : IN STD_LOGIC;

RESET : IN STD_LOGIC;

FPER : IN STD_LOGIC_VECTOR(7 DOWNTO 0);

FSG : OUT STD_LOGIC);

END FS_GENERATION;

帧脉冲发生器IP核功能仿真波形如图3所示。

图3中,SCK周期为20 ns,FPER设置初始值为“00001010(0x0A)”,即帧脉冲周期为19个SCK周期,其中帧脉冲高电平宽度FWID占了3个SCK周期。最后产生的帧脉冲FSG时钟周期为60 ns+ 320 ns=380 ns,其中帧脉冲高电平宽度位3× 20 ns=60 ns。

3总体功能仿真与验证

时钟采样帧发生器IP核由波特率发生器IP核和帧脉冲发生器IP核组合而成,通过底层调用这两个例化元件IP核,从而实现总体目标的设计。

时钟采样帧发生器IP核定义如下:

ENTITY SAMPLE_GENERATOR is

PORT(

CLK : IN STD_LOGIC;

RESET : IN STD_LOGIC;

BRSR : IN STD_LOGIC_VECTOR(7 DOWNTO 0);

FPER : IN STD_LOGIC_VECTOR(7 DOWNTO 0);

FSG : OUT STD_LOGIC;

CLKG : OUT STD_LOGIC);

END SAMPLE_GENERATOR;

ARCHITECTURE GENERATOR OF SAMPLE_GENERATOR IS

…

BEGIN

U0:CLK_LOGIC PORT MAP(CLK=>CLK,RESET=>RESET,

BRSR=>BRSR,SCK=>SCKOUT);

--例化元器件

U1:FS_GENERATION PORT MAP(CLK=>SCKOUT,RESET=

>RESET,FPER=>FPER,FSG=>FSG);

--例化元器件

...

CLKG<=SCKOUT;

END GENERATOR;

时钟采样帧发生器IP核仿真波形如图4所示。

图4中,CLK周期仍然设置为20 ns,BRSR初始参数设置为“00010101(0x15)”,FPER初始参数设置为“00000100(0x04)”。从而可知,生成的CLKG为CLK时钟周期的24分频,同时FSG为9倍的CLKG时钟周期,且帧脉冲宽度为1个CLKG时钟周期。仿真验证结果产生的波特率时钟CLKG周期为480 ns,帧脉冲时钟FSG周期为9×480 ns=4 320 ns。

4总结

本文首先描述了一种时钟采样帧发生器总体结构模型,然后通过模块细分原则和可变参数编程结构设计,利用VHDL语言,通过对各组成模块的功能仿真验证,圆满完成了基于FPGA的时钟采样帧发生器设计。通过工程实践应用,本文设计的时钟采样帧发生器IP核简单易用,可移植性好,可扩展功能强,满足了应用系统的设计要求。

参考文献

[1]张德民.数据通信.北京:科学技术文献出版社,1997

[2]任晓东.CPLD/FPGA高级应用开发指南.北京:电子工业出版社,2003

[3]侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计.西安:西安电子科技大学出版社,2001

[4]李玉山,来新泉.电子系统集成设计技术.北京:电子工业出版社,2002

[5]张树刚.基于FPGA的智能通信控制器设计.西安:西安微电子技术研究所,2007

时钟发生器 篇2

1 系统设计

1.1 单片机电路

选择STC系列的单片机来作为控制设备的核心,其可以完全兼容8051系列的单片机,电路的内部主要是有一个反向的可控放大器,该放大器的输入端是XTAL1,输出端是XTAL2,在XTAL1和XTAL2上进行晶振和电容外接便构成了振荡器,电容C1、C2的典型值即为30pF±10pF,振荡器频率是取决于晶振的频率,但必须小于元器件所能允许的最高频率;复位电路采用的是上电复位的方式。如图1所示:

2.2 时钟电路

该设计选择DS1302来作为时钟的控制电路,其具有双电源引脚(主电源及备用电源均有),同时,还具备对备用的电源进行直流电流充电的能力(即备用电源为超级电容器或者锂电池等可充电的电源)。该芯片的内部有一个实时的时钟日历,能够完成对秒、分、时、星期及年、月、日进行计时,能够自动调整当月的天数,还具有闰年补偿的功能。芯片工作的电压为2.5V-5.5V,用户可以通过设置来实现12小时或24小时制的格式。芯片内部含有一个31×8bit的RAM寄存器,是用于存放临时性的数据,如果DS1302不断电,数据将保存永久。DS1302采用三线的SPI通信协议与CPU进行通讯,它能够一次传送一个或者多个字节的实时时钟数据或者RAM数据。其内部的结构如图2所示:

DS1302电路模块由电源、芯片DS1302和晶振三个部分组成,如图3所示:

DS1302外接晶振的典型值为32768Hz。电源分为主电源及备用电源两个部分,主电源通常是接入的系统电源,典型值为+5V。备用电源通常接入2.7V-3.5V电源,在本设计中选择普通的3V纽扣式电池作为备用电源,备用电源的作用,即,当主电源断电时,备用电源负责继续供电给DS1302,来保证DS1302中的数据不会丢失。

1.3通信电路

除了经常用到的DB25接口之外,还有一种九芯的(DB9)RS-232接口也是很设计中很常见的。DB9的引脚定义如表3-10所示。单片机与电脑的电平方式是不同的,二者之间的通信需要电平转换。常用的转换芯片是MAX232,它有2个发送器(TTL电平转换成RS232电平),2个接收器(RS232电平转换成TTL电平)。

1.4显示电路

现如今,常用的显示电路多为数码管或液晶的。数码管的特性为:单色性好、亮度高、高频特性优良、发光响应时间短(通常小于0.1us)、体积小、重量轻、寿命长、抗冲击能力强、编程操作简单、工作温度跨度大、适应面广泛。液晶显示模块的特性是:功耗小、显示直观、显示内容丰富(可显示字母、数字、图像等)、更换操作容易、携带方便等等优点。但是液晶模块本身的速度较慢,数据的每次传输都大致需要几十微秒到几毫秒的时间,若采用间接的控制方式进行访问,则需要每次传送的数据访问两次LCM,这将占用非常多的时间,使CPU变得繁忙,甚至影响到CPU处理其它数据的速度。基于此,该设计考虑采用数码管进行显示。

1.5时钟模块程序设计

该设计选择其中一个模块按照“标准晶振”的频率工作,将其作为参考源,其它时钟模块对其校时。参考源的主程序的流程图如图4所示。

图4中,设备启动后将自行加载时钟程序,对定时器进行初始化操作,完成后整理时钟自身的资源,并且查验上位机是否具备信息,若没有则返回上一步再次进行时钟的资源的整理,如有上位信息就继续对信息进行处理,并且查询是否到达数据时间,如果到数据时间则对数据进行处理,否则返回到时钟资源整理这一环节。

3 硬件电路的制作

原理分析完毕后,就可以在PROTEL 99 SE中绘出原理图、PCB图,进行实物制版。绘出的原理图如图5所示,加工后便形成了13.8cm×10.6cm的双面板。然后在版面上进行焊接,加装各种元器件,焊接好的实物电路板如图6所示,它可通过延长线连接至电脑的COM1端口,可以用于将VB提取的时间有关信息或其它的命令信息发送给不同的时钟模块。

4 总结

时钟同步系统是所有信息传输设备都必须具备的,而且尤其在广电这样的行业必须对时钟有较为严格的要求,本文从应用的背景出发,对时钟同步发生器的单片机电路、时钟电路、通信电路、显示电路和时钟模块的程序进行了设计,实现了关键部分的功能,为广播电视技术工作者在日常维护相关设备的时候提供了有价值的参考。

摘要：广播电视节目都是经过延时才进行传输的,如果延时没达到同步则会导致信号失帧、音频和视频信号出现不同步的情况,这便需要精确的时钟同步系统来进行时间控制。文章从时钟设计原理出发,深入研究了时钟同步发生器的设计原理,实现了硬件、通信和芯片电路的设计,为广播电视技术维护人员在进行时钟的同步设备选型、维修和系统设计时提供了一定价值的参考。

时钟发生器 篇3

电力系统稳定器(PSS)是应用最广泛、最经济、技术较成熟的低频振荡抑制方法。但传统的PSS通常采用本机局部信号(如转子转速、电磁功率等)作为反馈信号,这些信号不能很好地反映区域间的振荡模式,对抑制区域低频振荡的效果不如抑制地区模式效果明显,广域测量系统(WAMS)的引入为解决这个问题提供了解决方案[1,2,3,4]。

基于WAMS典型的广域PSS系统主要由同步相量测量单元(PMU)、PMU Server、Client控制机、励磁控制系统及传输网络组成,位于调度中心的PMU Server负责接收各PMU的数据,根据PMU实时采集的发电机功角和联络线有功功率数据,以及离线准备的发电机转动惯量,在线监视电网低频振荡,及时发现电网中最严重的低频振荡模式——主导模式(包括振荡频率、阻尼特性、参与机组及其参与因子),辨识系统的低频振荡类型。控制中心识别振荡模式和相关信息后,根据相关分析结论决定适当的控制策略,并将控制指令发给最可控机组的Client控制机,Client控制机输出对应的控制信号,和本地控制信号叠加送至励磁器,构成广域PSS控制器。

在广域PSS工程应用中,系统各单元之间的时间精确同步和控制传输时延是系统成功的基本条件,要做到时间精确同步,必须考虑授时和守时。所谓守时,就是把一组高精度的标准时间保持住,并不断与标准时间精确比对;授时,就是把标准时间通过各种通信手段传递出去。 对于PMU而言,厂家已经集成了高精度的全球定位系统(GPS)授时和守时系统,PMU时间精度可达到μs级。但对于服务器和控制机,由于分散在各地,必须构建自己的时钟同步软硬件系统。

本文根据正在进行的贵州电网广域PSS应用研究项目的实际需要,以基于Windows Server 平台的PMU Server为例,结合广域PSS工程应用实际,提出了一种基于GPS授时和CPU TSC(time stamp counter)守时的时钟发生器,该方法设备简单,定时精度高,完全能满足广域PSS工程应用的要求。

1 广域PSS控制应用对时钟同步的要求

电力系统广域控制工程要保证分布地域辽阔的不同厂站的数据的时间同步,必须建立统一的时间坐标系和时间同步系统。

电力系统对时钟同步准确度的要求分为4类[5]。

1)时间同步准确度不大于1

μs,包括线路行波故障测距装置、PMU、雷电定位系统、电子式互感器的合并单元等。

2)时间同步准确度不大于1

ms: 包括事件顺序(SOE)记录装置、故障录波器、远程终端装置(RTU)/电气测控单元/保护测控一体化装置等。

3)同步精度不大于10

ms:包括馈线终端装置(FTU)、微机保护安全自动装置、配电自动化系统、变压器终端装置(TTU)等。

4)同步精度不大于1

s:包括电能量采集装置、用电监控终端装置、电气设备在线状态检测终端装置、火电/水电厂及变电站计算机监控系统、能量管理系统(EMS)等。

对于一个给定的广域PSS控制系统A,可以抽象成:

A={P,S,C} (1)

式中:P,S,C分别为PMU、 PMU Server、 广域PSS控制端的集合。

设TA为广域PSS系统A中的各单元时标的集合,即

TA={TPi,TSj,TCk} (2)

式中:0≤i<N1,0≤j<N2,0≤k<N3; N1,N2,N3分别为广域控制系统A中PMU、PMU服务器、广域PSS控制端的个数。

则要求:

|TAl-T0|<ε (3)

式中:T0为基准时间(GPS UTC);ε即为系统允许的时标相对误差;0≤l<N1+N2+N3。

ε的允许大小可以综合下面几个方面来估计出。

PMU中采用复杂精密的时钟装置,利用GPS时钟实现时钟同步。PMU中发送的数据包都会打上时标,该时标和标准GPS时间的误差Δt如下式所示:

Δt≈Δt1+Δt2 (4)

式中:Δt1为PMU 时钟和标准GPS时间的误差,其误差应为μs级别;Δt2为信号采样点误差。

设PMU采样率为s, 则Δt=1/s,如果采样率大于4 800 Hz, 则Δt不超过0.2 ms。

文献[6]对国内外5个厂家的PMU的数据包时标偏差和Omicron GPS时钟进行了对比,其中4家为422 μs,这表明大多数厂家在时钟的使用上一致,且误差不超过500 μs。

在广域PSS控制工程中,各PMU的数据包要发给对应的PMU Server,PMU Server经过计算处理后,再把控制命令发给各PSS控制Client,其时滞主要是网络传送延时。文献[7]测得2004年江苏电网的电力数据通信网的延时均值大致在15～20 ms。在本项目贵州电网甲方的自测值中,目前延时均值约在10 ms以内。

此外,假定各PMU以一定的时间间隔(如可定为20 ms)向PMU Server发数据,在PMU Server中,要对Δt间隔收到多个PMU数据包进行处理。如果从t0时刻起的Δt时间段内,系统收到n个数据包。从第i个数据包Di中解码得到该包的时标ti,如果满足下式:

ti∈[t0,t0+Δt] (5)

则数据包Di为时戳有效包,这里Δt的量值一般为20～50 ms, 精确度要求低于1 ms。 即PMU Server中要求系统提供20～50 ms级的间隔定时,间隔误差不超过1 ms。

同样,PMU Server根据接收到的有效数据包决策后形成PSS控制指令,打上自身的时标后也发给相应的PSS客户端(控制器)。客户端收到数据包解码后得出命令数据包的时标,与自身时刻对比后,判断该命令数据包的时戳有效性。

综合这几方面考虑,式(3)中ε的大小在2～3 ms内是可以接受的。即广域PSS控制系统中,各单元的时钟要求:①误差与基准时钟(GPS UTC)的同步误差应小于2～3 ms;②提供20 ms级的间隔定时,间隔误差不超过1 ms。如果误差超出范围,则造成广域PSS各部分时钟不同步,严重影响广域PSS的效果。

2 操作系统时钟及常用对时方法分析

对于PMU Server,可以运行在Win2000 Server系列或Linux/Unix平台之下。本文以Windows平台为例研究。

PC机自带2类时钟源:硬时钟和软时钟(或称为系统时钟)。软时钟在计算机打开到关闭这一段时间运行,在计算机关闭后,则由硬时钟依靠电池继续运行。

硬时钟由石英晶体振荡器驱动,通过累计石英晶体振荡器输出脉冲数,换算出时间。所以硬时钟的准确度取决于晶振频率准确度。由于工艺和材料的原因,同一生产线上标称频率相同的石英晶体,其实际频率是不同的,实际频率与标称频率偏差率从10-4量级到10-9量级不等。在常温范围内(10～35 ℃)有5×10-7～2×10-6的误差。

有关专家利用同步校准软件对计算机硬时钟进行了测试(参见http://www.time.ac.cn/jianjie/36.htm),测试结果如图1所示。

软时钟通常由8254时间计数器或相同功能的芯片构成,每54.936 ms(或1/18.2 s)产生一次中断。在计算机的BIOS里含有软件程序库对中断请求进行计数,并进而形成时、分、秒和年、月、日。同时允许外部程序读取和进行时钟设置。在软时钟运行过程中,由于用户运行系统应用程序、反病毒程序和屏幕保护程序等频繁访问日志文件,会引入较大误差(每次访问日志文件均会带来54.936 ms的误差),累计后计算机时钟会远远大于硬时钟的不确定度。计算机时钟的综合运行情况通常每天会在1～15 s起伏,典型值10 s/d,平均5～6 s/d。

从上面的分析可知,Windows系统平台提供的系统时钟具有随机性和不确定性,不能直接用于工业级实时控制,更不能直接用于对时钟精度有严格要求的广域PSS工程应用。

在广域PSS控制工程中,要实现高精确的时钟同步,第一是准确对时,即从授时设备获取标准时间,第二是高精度守时。

电力系统中常用对时方法有4种[5],分别是脉冲对时、串口报文对时、IRIG-B时间编码方式对时、网络方式对时。常用的脉冲对时信号有秒脉冲和分脉冲,授时精度高,但只能校准到秒。 串口报文对时将授时设备中的时间报文信息发送给被授时装置,其时间信息全面,但因为串行通信本身有时延,授时精度低。IRIG-B时间编码方式对时也就是B码对时,对时精度高,可以实现μs级别的对时及守时,但编码相对复杂,设备昂贵。网络方式对时基于网络时间协议(NTP)和精确时间协议(PTP)。其中NTP授时精度可达到50 ms, PTP授时精度可达到1 μs,网络方式对时设备昂贵,实现复杂。

从前面的分析可知,即使进行精确对时,由于时钟自身的不精确性,仍然存在难以高精度守时的问题。下面提出一种基于GPS授时和TSC守时的时钟发生器。

3 一种基于GPS授时和TSC的时钟发生器

在Intel Pentium及以上级别的CPU中,有一个称为“时间戳(time stamp)”的部件,它以64位无符号整型数格式,记录了自CPU上电以来所经过的时钟周期数,提供了1条机器指令RDTSC(read time stamp counter)来读取这个时间戳。例如对于1 GHz处理器而言,1个时钟周期为 10-9s,即为1 ns。

利用GPS授时和CPU TSC守时,可以构造一个精确的时钟发生器(以下简称为GPS-TSC Clock),工作原理如下。

对于任意时刻的时间y(t),可以用下式获得:

$y(t)=\widehat{{\rm T}}{}_i+k({\rm N}(t)-{\rm N}{}_i)+\theta (6)$

式中:N(t)为第t时刻读取的CPU计数值;Ni为第i次校时时读取的CPU计数值;k=1/f;f为CPU频率;θ为指令运行所用时间,为μs级别,可忽略不计;$\widehat{{\rm T}}{}_i$为第i次校时时读取的串口GPS UTC时间Ti的校正值,可按下面的方法得出。

一般的GPS OEM时钟板中都提供秒脉冲信号引脚,该秒脉冲上升沿的时刻与GPS时刻相差在50 ns以内[8],脉冲持续时间约为1 ms,且其上升沿对应的时刻在随后串口输出的数据包中会给出。将此信号引脚连接到计算机RS-232串口的引脚上。当秒脉冲出现时,计算机操作系统中将会触发产生消息,在该消息处理函数中可开始操作。式(6)中的Ni即为此时读出,随后接收串口数据,解码得出该次秒脉冲中对应的GPS标准时间Ti,得出Ti的校正值$\widehat{{\rm T}}{}_i$为:

$\widehat{{\rm T}}{}_i={\rm T}{}_i+\delta (7)$

式中:δ为从串口的引脚受到秒脉冲触发到系统响应消息处理函数时的间隔时间。

可令:

δ=β+φ (8)

式中:β为固定常数;φ为小阈值的随机抖动变量。

4 时钟发生器的同步及误差模型

由式(6)、式(7)即可定义时间发生器GPS-TSC Clock 的模型。 设秒脉冲到来时刻GPS UTC时刻为Ti(i=1,2,…,n-1),Φi为误差,以秒为单位的GPS_TSC Clock时刻为Ui, α为GPS_TSC Clock的钟速,β为GPS_TSC Clock相对于GPS UTC时刻的钟差,该GPS_TSC Clock的同步模型[8]如下:

Ui=Ti+β+(Ti-T0)α+Φi (9)

式中:i=1,2,…,n-1,n≥2。

对应的误差模型为:

Φ=AΨ+L (10)

式中:

$\mathit{A}=\left[\begin{array}{cc}1& {\rm T}{}_0-{\rm T}{}_0\\ 1& {\rm T}{}_1-{\rm T}{}_0\\ ⋮& ⋮\\ 1& {\rm T}{}_{n-1}-{\rm T}{}_0\end{array}\right]$

$\mathit{\Psi }=\left[\begin{array}{cc}\beta & \alpha \end{array}\right]{}^{\text{Τ}}$

$\mathit{L}=\left[\begin{array}{cccc}U{}_0-{\rm T}{}_0& U{}_1-{\rm T}{}_1& \cdots & U{}_{n-1}-{\rm T}{}_{n-1}\end{array}\right]{}^{\text{Τ}}$

随机模型为:

$\{\begin{array}{l}E(\mathit{\Phi })=0\\ \mathrm{cov}(\mathit{\Phi }\mathit{\Phi }{}^{\text{Τ}})=\sigma {}^2\mathit{W}\end{array}(11)$

式中:W为权矩阵;σ为权方差。

式(9)中的误差Φi主要是由于消息处理的延时抖动和CPU的频率抖动以及系统平台调度等因素造成的。

5 实验结果及分析

串口授时装置采用Rockwell Jupiter并行12通道 GPS OEM 授时主板,使用室外蘑菇形天线。串口通信速率设为115 200 bit/s。校验位:NONE。数据位:8。停止位:1。由于只需要输出时间信息,因此,GPS授时仪输出数据格式设为该装置的1108协议。

运行环境如下:四核CPU,主频为2.13 GB,服务器主板,内存为8 GB,Windows 2003 Server操作系统。测试程序用VC++6.0编制,获取CPU TSC的值和计算机性能频率分别调用kernel32.dll提供的API 函数QueryPerformanceCounter( )和QueryPerformanceFrequency( )。在测试程序中,主进程和串口监视线程优先级均设置为Real-Time级。

将GPS OEM板上的秒脉冲输出引脚连接到计算机串口DB9针上,秒脉冲信号到来,系统会产生对应的事件,在此事件消息响应函数中调用QueryPerformanceCounter()函数,获取此时的TSC值。随后接收GPS板串口输出的时间数据包,获取GPS UTC时间。 也可用秒脉冲2次触发之间的间隔作为标准秒计时单位。

1)实验1:系统消息响应秒脉冲信号的延时抖动测试

当用GPS对GPS-TSC Clock进行授时,从秒脉冲信号加到串口引脚上到程序中开始响应此消息有延时,且延时值具有抖动性和随机性。因此,式(8)中的延时抖动值φ对本时钟和GPS UTC的同步精度至关重要。

设GPS_TSC Clock在连续2次秒脉冲之间的计时为Δt,令Δt′=Δt-1 s,则Δt′单位换算为μs后其值的样本分布区间如图2所示。

对10 000次连续的秒脉冲触发数据样本观察,其分布如图2所示。可见Δt′主要分布在29～33 μs,最小为11 μs,最大为 47 μs,即延时抖动值最大值为36 μs。 此实验证明,本实验环境中的系统消息响应秒脉冲信号的延时抖动为μs级,不影响广域PSS控制中要求的时间同步2～3 ms精度。

考虑到系统响应秒脉冲触发消息延时抖动对本时钟的精确度影响比较大,特别在CPU负载达到90%时,重复做上面实验,结果如图3所示。

由图3可知,在CPU高负载下, 系统响应秒脉冲触发消息延时抖动比正常情况下波动大,但最大值未超过0.4 ms,而且, 在实际广域PSS控制中,PMU Server服务器的功能较单一,CPU负载率比较低。

2)实验2:GPS-TSC Clock时钟发生器时钟步长(钟速)分析

设用式(6)计算GPS_TSC Clock第n次秒脉冲和第n+20次秒脉冲之间的计时差为Δt, 令Δt′=Δt-20 s,单位换算成μs后,则Δt′的分布如图4所示。

由图4可知,Δt′基本稳定在628 μs左右,图中横坐标秒脉冲间隔为20 s。这意味着按式(6)计算得出的每20个秒脉冲间隔之间的GPS_TSC Clock时间值比GPS UTC值要高628 μs,因此,式(6)中的系数k要进行校正。通过对200组数据的分析,最大值为643 μs,最小值为612 μs, 且90%的值分布在620～630 μs区间。根据实验统计结果算出k的修正因子λ=1-31.3×10-6, 即式(6)改为下式:

$y(t)=\widehat{{\rm T}}{}_i+\frac{\lambda ({\rm N}(t)-{\rm N}{}_i)}{f}+\theta (12)$

3)实验3:GPS_TSC Clock时钟发生器的准确度

根据修正后的式(12),分别算出20 s,100 s,500 s间隔的Δt′,部分结果如图5所示,GPS-TSC Clock每20 s或100 s间隔期和GPS UTC时钟的误差一般在±10 μs以内,当间隔500 s时,误差开始增大,但仍没有超过±100 μs。针对大样本分析,结论仍然如此。因此,可认为其时钟误差率低于5×10-7。

由上面实验分析可知,GPS-TSC Clock可以提供精确的守时时钟。该时钟与GPS UTC的初始时钟差值由式(8)决定。 对于式(8)中的常数β,此值取决于系统响应串口事件的延时。在本实验环境中,主进程和串口监视线程都设为最高优先级Real-Time级别,可以保证系统响应串口事件的延时最小。实验1也证明式(8)中的波动误差φ最大为36 μs,一般为±5 μs之内。 因此,可以认为β小于0.1 ms,远低于广域PSS需要的目标精度值(1～2 ms),不影响GPS-TSC Clock和GPS UTC的同步。在本系统中,设β=0.1 ms。

4)实验4:与标准GPS时钟对比

标准GPS时钟采用7维航测的PCI授时卡,该授时卡外接GPS天线,可以提供精准的时钟,并提供了API函数可以获取实时时间。

按每分钟对比一次GPS-TSC时钟的时间与标准时钟的误差,共记录24 h, 在实验时考虑了系统从PCI卡中读取时间的延时。误差统计数据分布如图6所示。

由图6得知, 在连续24 h每分钟一次的测试中,本时钟与标准GPS时钟的误差主要集中在300～800 μs范围内,极个别情况下出现了1.5～2 ms的误差, 可能是部分Window系统服务没有关闭造成的,但即使这样,该最大误差仍然在本广域PSS工程时钟需求允许的误差范围内。

6 结语

本文利用GPS 授时和CPU的TSC实现高精度时钟发生器,简单可靠,可在Windows/Linux平台下方便地实现。实验结果表明,GPS-TSC Clock完全可以满足广域PSS控制系统中的时钟要求:时钟误差与GPS UTC的同步误差应小于2～3 ms,提供20～50 ms级的间隔定时,间隔误差不超过1 ms。在实际应用中,可定时对GPS-TSC Clock进行GPS对时,定时间隔可根据实际情况及要求进行调整。

GPS-TSC Clock时钟发生器不仅可以用于广域PSS工程,还可用于电力系统其他需要高精确实时控制的领域,具有工程实用价值。

参考文献

[1]谢小荣,肖晋宇,童陆园,等.采用广域测量信号的互联电网区间阻尼控制[J].电力系统自动化,2004,28(2):37-40.XIE Xiaorong,XIAO Jinyu,TONG Luyuan,et al.Inter-areadamping control of interconnected power systems using wide-area measurements[J].Automation of Electric Power Systems,2004,28(2):37-40.

[2]李春艳,孙元章,彭晓涛,等.采用广域测量信息反馈的广域PSS参数设计[J].电力系统自动化,2009,33(18):6-11.LI Chunyan,SUN Yuanzhang,PENG Xiaotao,et al.Parameter design for wide-area PSS using global signals[J].Automation of Electric Power Systems,2009,33(18):6-11.

[3]陆超,谢小荣,吴小辰,等.基于广域测量系统的电力系统稳定控制[J].电力科学和技术学报,2009,24(2):20-27.LU Chao,XIE Xiaorong,WU Xiaochen,et al.Power systemstability control based on wide area measurement system[J].Journal of Electric Power Science and Technology,2009,24(2):20-27.

[4]袁野,孙元章,程林.基于多信号的在线辨识的广域PSS协调设计[J].电力系统自动化,2010,34(8):14-19.YUAN Ye,SUN Yuanzhang,CHEN Lin.Wide area PSScoordinated design based on multi-signal online identification[J].Automation of Electric Power Systems,2010,34(8):14-19.

[5]于跃海,张道海,胡永辉,等.电力系统时间同步方案[J].电力系统自动化,2008,32(7):82-86.YU Yuehai,ZHANG Daohai,HU Yonghui,et al.Thesynchronizing system for power system[J].Automation ofElectric Power Systems,2008,32(7):82-86.

[6]王健,张胜,贺春,等.国内外PMU装置性能对比[J].继电器,2007,35(6):74-76.WANG Jian,ZHANG Shen,HE Chun,et al.Comparison ofPMU devices from domestic and overseas[J].Relay,2007,35(6):74-76.

[7]胡志祥,谢小荣,肖晋宇,等.广域测量系统的延迟分析及其测试[J].电力系统自动化,2004,28(15):39-43.HU Zhixiang,XIE Xiaorong,XIAO Jinyu,et al.Analysis andtesting of delays in the wide-area measurement system[J].Automation of Electric Power Systems,2004,28(15):39-43.