CMOS基准源

2024-05-22

CMOS基准源（通用3篇）

CMOS基准源篇1

0引言

基准电压源广泛应用于电源调节器、A/D和D/A转换器、数据采集系统, 以及各种测量设备中。近年来, 随着微电子技术的迅速发展, 低压低功耗已成为当今电路设计的重要标准之一。比如, 在一些使用电池的系统中, 要求电源电压在3 V以下。因此, 作为电源调节器、A/D和D/A转换器等电路核心功能模块之一的电压基准源, 必然要求在低电源电压下工作。

在传统的带隙基准源设计中[1,2], 输出电压常在1.25 V左右, 这就限制了最小电源电压。另一方面, 共集电极的寄生BJT和运算放大器的共模输入电压, 也限制了PTAT电流生成环路的低压设计。近年来, 一些文献力图解决这方面的问题[3,4,5] 。归纳起来, 前一问题可以通过合适的电阻分压来实现[6,7];第二个问题可以通过BiCMOS 工艺来实现[8], 或通过低阈值电压的MOS 器件来实现[3,9], 但工艺上的难度以及设计成本将上升。

基于上面的考虑, 本文首先对传统的带隙电压源原理进行分析, 然后提出了一种比较廉价且性能较高的低压带隙基准电压源, 采用电流反馈、一级温度补偿技术设计了低压CMOS带隙基准源电路, 使其电路能工作在较低的电压下。本文介绍这种带隙电压基准源的设计原理, 给出了电路的仿真结果, 并对结果进行了分析。并基于CSMC 0.5 μm Double Poly Mix Process对电路进行了仿真, 得到理想的结果。

1低压COMS基准电压源设计

1.1 传统的带隙基准源[1,10]

图1为带隙基准电压源的原理示意图。双极性晶体管的基极-发射极电压VBE, 具有负的温度系数, 其温度系数一般为-2.2 mV/K。而热电压VT具有正的温度系数, 其温度系数在室温下为+0.085 V/K[1]。将VT乘以常数K并和VBE相加就得到输出电压VREF:

$V_{R E F} = V_{B E} + Κ V_{Τ} (1)$

将式 (1) 对温度T微分并代入VBE和VT的温度系数可求得K, 它使VREF的温度系数在理论上为零。VBE受电源电压变化的影响很小, 因而带隙基准电压的输出电压受电源的影响也很小。

图2是典型的CMOS带隙电压基准源电路。两个PNP管Q1, Q2的基极-发射极电压差ΔVBE:

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln (J_{2} / J_{1}) (2)$

式中:J1和J2是流过Q1和Q2的电流密度。运算放大器的作用使电路处于深度负反馈状态, 使得节点1和节点2的电压相等。即:

$\begin{array}{l} V_{B E 2} = Ι_{1} R_{1} + V_{B E 1} (3) \\ Δ V_{B E} = V_{B E 2} - V_{B E 1} = Ι_{1} R_{1} (4) \end{array}$

由图2可得:

$V_{B E} = V_{B E 2} + Ι_{2} R_{2} (5)$

通过M1和M2的镜像作用, 使得I1和I2相等, 结合式 (4) 和式 (5) 可得:

$\begin{array}{l} V_{R E F} = V_{B E 2} + \frac{Δ V_{B E} R_{2}}{R_{1}} = V_{B E 2} + \frac{V_{Τ} R_{2}}{R_{1}} \ln (\frac{J_{2}}{J_{1}}) \\ = V_{B E 2} + \frac{V_{Τ} R_{2}}{R_{1}} (\frac{A_{1}}{A_{2}}) (6) \end{array}$

式中:A1和A2是Q1和Q2的发射极面积。比较式 (5) 和式 (1) , 可得常数K为:

$Κ = \frac{V_{Τ} R_{2}}{R_{1}} \ln (\frac{A_{1}}{A_{2}}) (7)$

在实际设计中, K值即为式 (7) 表示。

传统带隙基准源结构能输出比较精确的电压, 但其电源电压较高 (大于3 V) , 且基准输出范围有限 (1.2 V以上) 。要在1.8 V以下的电源电压得到1.2 V以下的精确基准电压, 就必须对基准源结构上进行改进和提高。

1.2 低压COMS基准电压源的电路设计

本设计基于CSMC-0.5 μm-CMOS工艺 (NMOS的阈值电压为0.536 V, PMOS的阈值电压为-0.736 V) , 采用一级温度补偿、电流反馈技术设计的低压带隙基准源电路如图3所示。低压带隙基准源的电流不仅用于提供基准输出所需的电流, 也用于产生差分放大器所需的电流源偏置电压, 简化了电路和版图设计。

为了与CMOS标准工艺兼容, 电路中PNP的e, b, c区分别采用P+, N-well, P-sub集电极接地[1]。Q2和Q1的发射极面积比为8∶1, 流过Q1和Q2的电流相等, 这样ΔVBE等于VTln 8。流过电阻R1的电流与热力学温度成正比。三路镜像电流源使得流过P2, P3, P4的电流相等 (I1=I2=I3) 。

$Ι_{1} = \frac{V_{Τ} \ln Ν}{R_{1}} + \frac{V_{B E}}{R_{3}}$

输出电压VREF为:

$\begin{array}{l} V_{R E F} = Ι_{1} R_{4} = V_{Τ} R_{4} (\frac{\ln Ν}{R_{1}}) + \frac{V_{B E} R_{4}}{R_{3}} \\ = \frac{R_{4}}{R_{3}} [\frac{R_{3}}{R_{1}} (\ln Ν) V_{Τ} + V_{B E}] \end{array}$

电路中的温度补偿系数K为:

$Κ = \frac{R_{3}}{R_{1}} \ln 8$

通过调节R4的值, 可以调节输出电压VREF的大小。在电源电压变化时, P2, P3, P4的漏源电压值保持不变, 与电源电压无关, 其栅极电压由运放调节。为了降低电路的复杂度, 应用电流反馈原理, 运放采用简单的一阶运放, 由于VDD的变化多于GND的变化, 故运放的输入采用NMOS的差分对结构。因为整个电路在低压下工作, 故整个电路设计的重点是要保证低压下运放的正常工作。

由于带隙基准源存在两个电路平衡点, 即零点和正常工作点。当基准源工作在零点时, 节点1、2的电压等于零, 基准源没有电流产生。固需要设计一个启动电路, 避免基准源工作在平衡零点。本设计的启动电路由N5、N6和P7构成。当电路工作在零点时, N6管导通, 迅速提高节点1、2的电压, 产生基准电流, 节点1的电压通过P7和N5组成的反相器, 使N6管完全截止, 节点1、2的电压回落在稳定的工作点上, 基准源开始正常工作。

电路的器件参数如表1所示, P2, P3, P4管的尺寸较大, 是为了降低电路中的1/f噪声。电流镜的负载管P5, P6和差分对管N1, N2的宽长比较大, 以抑制电路的热噪声。由于电路中的电阻值较大, 故在工艺中用阱电阻实现。电容C0有助于电路的稳定, 同时还可以减小于运放的宽度, 有助于降低噪声的影响。

2仿真与结果分析

在Cadence设计平台下的Spectre仿真器中基于CSMC 0.5 μm CMOS工艺模型对电路进行了仿真。得到电路的温度特性曲线、直流电源抑制特性曲线、交流PSRR特性曲线、启动时间曲线如图4所示。各项仿真结果参数如表2所示。

3结语

在应用典型CMOS电压基准源的基础上, 综合一级温度补偿、电流补偿技术, 设计了带隙电压基准源电路。该带隙基准源电路的电源工作范围为1.6～4 V, 工作温度为-10～+130 ℃, 基准输出电压VREF为 (650.5±0.5) mV, 温度系数可低至2.0 ppm/℃, 电源抑制比为-70 dB。仿真结果证明了设计的正确性。

摘要：基准源是模拟集成电路中的基本单元之一, 它在高精度ADC, DAC, SoC等电路中起着重要作用, 基准源的精度直接控制着这些电路的精度。阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。并基于CSMC 0.5μm Double Poly Mix Process对电路进行了仿真, 得到理想的设计结果。

关键词：CMOS基准电压源,低功耗,Sub-1V,高电源抑制比

参考文献

[1][美]毕查德.拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社, 2003.

[2]ABO A M, GRAY P R.A 1.52 V 10-bit 14.3-MS/sCMOS pipeline analog-to-digital converter[J].IEEE Sol.Sta.Circ., 1999, 34 (5) :651-657.

[3]MEHR I, SINGER L.A 55 mW 10-bit 40 M sample/snyquist-rate CMOS ADC[J].IEEE Sol.Sta.Circ., 2000, 35 (3) :318-325.

[4]Tao Z, KERAMAT M.A 10-bit 1002 MS/s 50 mW CMOSA/Dconverter[C].USA:Int.Symp.Circ.and Syst.2002.

[5]TESCH B J, Pratt P M, BACRANIA K, et al.14-b 125 MSPS digital-to-analog converter and bandgap voltage refe-rence in 0.5μm CMOS[C].USA:Proc.of the IEEE 1999ISCAA′99, 1999.

[6]BANBA H, Shiga H, MMEZAWA A, et al.A CMOSbandgap reference circuit with sub-1-V operation[J].IEEEJournal of Solid-state Circuits, 1999, 34 (5) :670-674.

[7]LEUNG N K, MOK P K T.A Sub-1-V15 ppm/℃CMOSbandgap voltage reference without requiring low thresholdvoltage Device[J].IEEE Journal of Solid-state Circuits, 2002, 37 (4) :526-530.

[8]RAZAVI B.Design of analog CMOS integrated circuits[M].Boston:McGraw Hill, 2000.

[9]ANNEMA A J.Low-power bandgap reference featuringDTMO ST′s[J].IEEE Journal of Solid-state Circuits, 1999, 34 (7) :949-955.

[10]BANBA H, SHIGA H, MMEZAWA A, et al.A CMOSbandgap reference circuit with sub-1-Voperation[J].IEEEJournal of Solid-state Circuits, 1999, 34 (5) :670-674.

CMOS基准源篇2

关键词：纯MOS结构,和式电流,阈值电压,温度系数

基准电压源是集成电路中的重要模块,广泛应用于各种模拟、数字、数模混合电路中,特别是在A/D、D/A转换等系统中,其稳定性与准确性直接影响整个系统的精度。传统电压基准源通常采用“带隙”技术。由于双极性晶体管的Vbe具有负温度特性,而工作在不同电流密度下的Vbe之差则具有正温度特性,两者相互补偿可得到与温度无关的输出电压[1]。

加工成本低、周期短等特点使CMOS工艺逐渐成为电路设计中的主流。由于寄生纵向晶体管无法在CMOS工艺中实现,有些学者提出了纯MOS管的电压基准源设计方案:利用MOS管的亚阈值区工作原理设计基准[2];利用载流子与阈值电压在不同温度下的特性设计基准[3];利用NMOS、PMOS管不同阈值电压设计基准[4]等,但它们存在温度性能较差或电源电压调整率较大的缺陷。本文在分析文献[4]基本原理的基础上,发现电路中的电流源是影响电压基准源的重要因素,针对温度系数和输出电压变化率性能矛盾,设计了一种和式电流并将它作为基于阈值电压差电路中的电流源,在得到良好的输出电压变化率的同时,提高了电压基准源的温度性能。

1 基本原理

实现一个电压基准,首先需要找到一个稳定的电压单元。例如,二极管电压基准电路中的齐纳击穿和带隙电压。在CMOS工艺中,阈值电压就是一个稳定的电压单元。阈值电压的特性依赖加工过程,且对环境温度的变化敏感,因此,需要找一个相对的量值来抵消这些变化。而PMOS与NMOS的阈值电压变化趋势相同,可以通过两者相减的方式得到一个稳定的电压。

图1为基于阈值电压差的电压基准电路原理图,输出电压基准Vref为P管与N管栅源电压VGS之差:

对于CMOS器件,阈值电压VTH与载流子迁移率μ是受温度影响的主要参量。阈值电压与环境温度有近似线性的关系[5]:

其中,VTH(T0)为温度T0时的阈值电压;αvt是阈值电压的温度系数,其值介于1 mV/℃到4 mV/℃之间,且P管大于N管。载流子迁移率与温度的关系:

式中,μ(T0)为温度T0时的载流子迁移率,且m的值介于1~2.5之间[5]。将(2)、(3)式代入(1)式,(W/L)N和(W/L)P取适当值,令(1)式对温度的导数为零,便能得到与温度无关的输出电压。同时,由于(1)式中各参数均与电源电压无关,输出电压不随电源电压变化而变化,因此,理论上这种电路结构可以实现电压基准源。然而,图(1)中的Ia、Ib为理想电流源,既与环境温度无关,又不随电源电压变化而变化,而在实际应用中电流源的实现通常既是电源电压的函数,又与温度相关。本文通过不同性质电流相加的形式,设计了一种与电源电压无关,与环境温度成反比的和式电流,得到了一种同时具有低温度系数和低输出电压变化率电压基准源。

2 新型CMOS电压基准电路

该电路由和式电流模块与核心模块组成。为防止电路在零稳定点而不能正常工作,还应加入启动电路。许多论文中都有关于启动电路的详尽描述,这里不再进行讨论。

2.1 设计思路

由于无法同时调和温度性能和电压输出变化率这对矛盾,所以必须以其中一个作为改进方向。(1)式中除电流外均与电源电压无关,而对温度而言,除电流外,阈值电压VTH和载流子迁移率μ都是温度的函数。显然,选择减少电源电压对输出的影响作为和式电流的改进目标,即能满足对输出电压变化率的设计需要,同时还能兼顾电路对温度性能的要求。反之,若将温度性能做为改进对象,电路可以得到较好的温度性能,但是电源电压对输出电压的影响却不可控。实验证明,在相同的电源电压工作范围内后者的输出电压变化率为前者的十几倍,而且温度系数提高并不明显。根据以上分析可得,一个与电源电压无关的恒流源,虽然其与环境温度的关系待定,但都可利用此关系在一定程度上优化文献[4]的设计(文献[4]中忽略了温度变化对电流的影响)。

由于简单偏置电路的电流与电源电压成正比,且根据MOS管栅源电压几乎不随电源电压变化的特性可以得到一个不随电源电压变化的电流,则通过此两者相减容易得到一个与电源电压成反比的电流,再将其与偏置电路电流按一定比例相加,即可实现一种与电源电压无关的电流设计。在此基础上,可具体解析得到该和式电流与环境温度的函数关系式,然后对(1)式中的参数进行合理设置,从而改善电路的温度性能。

2.2 电源电压对输出的影响

图2为本文所设计的新型CMOS电压基准整体电路图。如图所示,和式电流模块中,自举偏置电路(由MOS管P3、P4、N3、N4和电阻R2构成)产生偏置电流。当电源电压变化时,沟道调制效应是影响输出电流的主要因素[6]。忽略体效应,只考虑沟道调制效应,流经P3的电流:

式中,λ为沟道长度调制系数。且电源电压可表示为N3和P3管的VDS之和:

栅源电压几乎不随电源电压变化而变化,忽略电源电压对栅源电压的影响,且(5)式中其他参数均与电源电压无关,偏置电流与电源电压可以表述为线性关系。I1与I3是偏置电路的镜像电流,设:

式中,IA0为电源电压V0时流过P2的电流,a为漏电流的电压系数。同时,栅源电压不变使流经电阻R1的电流IR1不变,因此流经P7的电流可表示为:

式中,IB0=IR1-IA0,又I3、I4分别与I1、I2对应成比例,得到和式电流I5:

式中K1、K2分别为P5、P8对P2、P7宽长比比值。取K1、K2的值相等,即可得与电源电压无关的和式电流。同理,P5、P8与P6、P9的宽长比对应相等,流经N5的电流与I5成正比,因而(1)式中电流与电源电压无关,得到了与电源电压无关的输出电压。

2.3 环境温度对输出的影响

自举偏置电路产生PTAT电流[7],流经P2的电流可表示为:

式中,IT0表示温度T0时的电流值,a为漏电流的温度系数。考虑环境温度对N1管的栅源电压影响:

式(10)中IP1、μn、VTH都是温度的函数,且

式中,K3为P1管对P2管的宽长比。将(11)、(2)、(3)式代入(10)式,令其对温度求导可得:

可在某极点温度TS得到栅源电压的最大值。当温度高于TS时,栅源电压随温度升高而下降,其特性可近似为线性变化。栅源电压可表示为:

式中,VGSTS表示环境温度TS时的栅源电压,β为栅源电压的温度系数。比较温度变化对栅源电压和电阻的影响,后者随温度的变化可忽略。和式电流I5可表示为:

同理,(1)式中的电流Ia、Ib与I5成正比,即与环境温度成反比。将(14)、(2)、(3)式代入(1)式中,得到输出电压对温度T的导数:

式中A、B分别表示为Ia、Ib应对I5的比例系数。因而,同时考虑MOS管长宽比和电流Ia、Ib的设置,才能得到较好的温度性能。

3 仿真与分析

在0.6μm CMOS工艺下,采用Hspice软件进行仿真,得出:在25℃下对电源电压在2.8 V~5.5 V的范围内进行直流扫描,基准电压曲线如图3所示。在3 V电源电压下对温度在-30℃~80℃的范围内进行直流扫描,基准电压曲线如图4所示。环境温度25℃、电源电压为3 V时,输出基准电压为283.5 mV。基准电压不到300 mV,可使用比例放大器进行适当放大,以满足不同需要。

由于和式电流模块中得到与电源电压成反比的部分拉高了工作电源电压值,但电源电压能在宽范围(2.8 V~

5.5 V)内工作,且输出电压波动小于3 mV,得到输出电压变化率1.11 mV/V,满足实际应用需求。

温度系数是电压基准源最主要的参数指标。由图4可以看出,环境温度20℃~30℃时的温度系数约为零,而且有较好的对称性。且在温度-30℃~80℃的范围内,温度系数为41.5 ppm/℃,较文献[4]有了很大改进。

与文献中提到的电压基准电路的主要指标进行比较,结果如表1所示。

比较结果表明,本文的电路实现结构能够在较宽的范围内工作,且同时满足对低温度系数和低输出电压变化率的要求。

参考文献

[1]YTTERDAL T.CMOS bandgap voltage reference circuit for supply voltages down to0.6V[J].Electronics Letters,2003,39(20):1427-1428.

[2]HUANG Po Hsuan,LIN Hong Chin,LIN Yen Tai.A simple subthreshold CMOS voltage reference circuit with channel-length modulation compensation[J].IEEE Transaction on Circuits and System-II:Express Briefs,2006,53(9):882-885.

[3]WANG Jian Ping,LAI Xin Quan,LI Yu Shan.A novel low-voltage low-power CMOS voltage reference based on subthreshold MOSFETs[C].The6th international conference on ASIC(ASICON′05),2005:369-373.

[4]KONG Ming,GUO Jian Min,ZHANG Ke,et al.A novel CMOS voltage reference based on threshold voltage differ-ence between p-type and n-type MOSFETs[J].ChineseJouranl of Semiconductors,2007,28(10):1546-1550.

[5]TOLEDO L,LANCIONI W,PETRASHIN P.A new CMOS voltage reference scheme based on Vth-difference principle[C].IEEE International Symposium on Circuits and Systems(ISCAS′07),2007:3840-3843.

[6]RAZAVI B.模拟CMOS集成电路设计[M].陈贵灿译.西安:西安交通大学出版社,2003.

CMOS基准源篇3

带隙基准电压源通常是模拟和混合信号处理系统中重要的组成模块,它用来提供高稳定的参考电压,对系统的性能起着至关重要的作用。带隙基准广泛地应用于ADC,DAC、线性稳压器、开关电源、温度传感器和网络通信等各种电路中。衡量带隙基准源性能的重要指标有低温度系数、低线性调整率、低电源电压、低成本、低功耗和高电源抑制比[1]。

文献[2]采用的是衬底PNP的CMOS工艺带隙结构,并且提出一种采用一阶温度补偿和电阻二次分压设计的带隙基准,在10～60 ℃范围内,温度系数为25×10-6℃-1;文献[3]使用了二阶曲率补偿技术,增加了2个电阻,获得了好的温度系数,但是增加的电阻会引入更多的输出噪声;文献[4]提出了一种指数曲率补偿技术,将温度系数减小至8.9×10-6℃-1,但是这种结构比较复杂且不易实现;文献[5]提出了一种分段线性补偿技术,将温度系数减小到了2×10-6 ℃-1,但是增加了多个电阻和放大器,增加了设计的复杂度和功耗。

本文在对传统的Brokaw带隙基准源进行分析和总结的基础上,针对AC/DC开关电源芯片的应用需求,设计了一款应用于开关电源的低成本、多输出的CMOS带隙基准源。

1 带隙基准电压源的基本原理

带隙基准源的基本原理是根据硅材料的带隙电压与温度无关的特性,利用ΔVBE的正温度系数与双极晶体管VBE的负温度系数相互抵消[6],实现低温漂、高精度的基准电压:

$V_{r e f} = V_{B E} + α Δ V_{B E} = V_{B E} + α V_{Τ} \ln Ν$

式中:N为两个晶体管发射极的面积比;α为常数;VT=kT/q为热电压,k是波尔兹曼常数,q是单位电荷量,T为绝对温度。令K=αln n,则:

$V_{r e f} = V_{B E} + Κ V_{Τ} (1)$

传统的Brokaw带隙电压基准电路如图1所示。

在图1中,根据运放“虚短”的原理,有VA=VB,由于R3=R4,可得I1=I2,则I0=2I1。

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln Ν = Ι_{1} R_{1} (2)$

式中N为Q1与Q2发射极面积之比。

$\begin{array}{l} V_{r e f} = V_{B E 2} + Ι_{0} R_{0} = V_{B E 2} + \frac{2 R_{0}}{R_{1}} Ι_{1} R_{1} \\ = V_{B E 2} + \frac{2 R_{0} \ln Ν}{R_{1}} V_{Τ} (3) \end{array}$

令K=(2R0ln N)/R1,则可发现式(3)与式(1)相等。如果N值一定,则可通过选取适当的R0与R1的比值,获得合适的K值,就可使温度系数为零,从而得到不随温度变化的基准电压[7]。

由于传统的Brokaw带隙基准使用了放大器,电路结构较复杂,且R0的值较大,会产生更多的输出噪声,同时电阻R3和R4也会增加版图的设计难度。

2 低成本多路输出带隙基准源结构

本文所设计的带隙基准源框图如图2所示,其核心电路是在传统的Brokaw带隙基准结构基础上,综合考虑了电路性能和针对开关电源的应用需求,用简单的电路形式实现。多路输出基准电压电路采用带负反馈的运放实现,通过电阻串分压得到多路输出。

2.1 带隙基准电压源的核心电路

本文所设计的Brokaw带隙基准电压源核心电路如图3虚线右侧所示,是在传统的Brokaw带隙基准源的基础上采用自偏置结构和共源共栅电流镜,这种改进可以精确地保证I2=2I1,同时可以使电阻R0的值比传统结构中的更小(本文中R0的值为传统结构的2/3),小的R0值能够减小输出电压的噪声。而且这种结构省去了放大器,并且直接在产生PTAT电流的支路上生成带隙基准电压,这样不仅可使电路结构简化,降低成本,而且减小了所需的静态功耗。由于使用共源共栅电流镜代替了两个电阻,使得版图易于实现。

在图3中,可看到:

$\begin{array}{l} V_{B E 2} = V_{B E 1} + Ι_{1} R_{1} (4) \\ V_{B E} = V_{Τ} \ln (Ι / Ι_{S}) (5) \end{array}$

式中:I为流过晶体管的电流;IS为晶体管的饱和电流[6]。

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln (\frac{Ι_{2}}{Ι_{1}} \cdot \frac{Ι_{S 1}}{Ι_{S 2}}) (6)$

由于M3的宽长比为M1的2倍,因此I2=2I1,而I0=3I1;又由于IS正比于晶体管发射极面积,而Q1与Q2发射极面积之比为4∶1,则IS1=4IS2,因此:

$\begin{array}{l} Δ V_{B E} = V_{Τ} \ln 8 = \frac{k Τ}{q} \ln 8 = \frac{k l n 8}{q} Τ (7) \\ V_{r e f} = V_{B E 2} + Ι_{0} R_{0} = V_{B E 2} + 3 Ι_{1} R_{0} \\ = V_{B E 2} + \frac{3 R_{0}}{R_{1}} Δ V_{B E} \\ = V_{B E 2} + \frac{3 k R_{0} \ln 8}{q R_{1}} Τ (8) \end{array}$

让Vref对温度求导,使其在某一温度下的温度系数为零,则:

$\frac{\partial V_{r e f}}{\partial Τ} = \frac{\partial V_{B E 2}}{\partial Τ} + \frac{\partial (\frac{3 k R_{0} \ln 8}{q R_{1}} Τ)}{\partial Τ} = 0 (9)$

式(9)中的第一项VBE2具有负温度系数,而第二项具有正温度系数,只要选择合适的工作点,就可使两项之和在某一温度下为零,从而得到具有较好温度特性的基准电压[6]。

2.2 启动电路

由于本文所设计的带隙基准源采用的是自偏置结构,因此需要增加启动电路使带隙主电路摆脱简并偏置点。图3虚线右侧所示,电路未启动时,N1和N2始终保持高电位,输出则保持在零状态,并且一直处于这种状态。启动电路的作用就是使电路摆脱这种零状态,进入正常工作状态[8]。

本文所设计的启动电路如图3虚线左侧所示,在电路启动时,N3变为高电位使M21导通,则N1变为低电位使M15导通,并且带隙主电路开始工作,启动完成。由于M16为二极管接法,所以M16支路导通,并且M22与其所在支路也导通了,此时M22的导通将N3拉到较低电位,使M21截止,并且由于M22所在支路的导通,会使M21一直保持截止状态,启动电路停止工作,降低了功耗。

2.3 多路基准电压输出的设计

多路输出电路如图4所示,整个电路相当于一个带负反馈的多输出放大器,可以得到稳定的3 V,2 V,1 V和0.15 V基准电压。由于Vref为1.14 V,利用运放的“虚短”可得到Vref1,Vref2,Vref3和Vref4的值,其中Vref2计算式为:

$V_{r e f 2} = (1 + \frac{R_{6}}{R_{7} + R_{8} + R_{9}}) V_{r e f} (10)$

多输出运放的第一级采用折叠共源共栅放大器,如图5所示。

该折叠共源共栅放大器具有宽的共模输入范围和大的输出电压摆幅。同时为了减小共源极失调电压对后级共栅电路的影响,本文在设计过程中使M36和M37支路的电流为M23支路电流的3倍。

在图4中,多输出运放的第二级采用由M41和电阻串组成的共源极电路,提高了增益。C4和R2分别是补偿电容和调零电阻,对整个运放进行频率补偿,增强电路的稳定性。M40的特殊接法是为了降低该管上的压降,从而得到所需的3 V(Vref1)电压。

该多输出运放可以通过选择合适的电阻值,非常方便地得到从0到接近VDD的任意电压值,且这些电压值与电阻的绝对值无关,只与选取电阻的比例有关,因此适用于各种工艺。

3 仿真结果与分析

整体电路采用华虹1 μm的CMOS工艺设计,利用Cadence仿真软件进行仿真,并对仿真结果进行了分析。

3.1 带隙基准源仿真结果

带隙基准电压源核心电路的温度特性曲线如图6所示,温漂TCF的计算由下式给出:

$Τ_{C F} = \frac{V_{\max} - V_{\min}}{V_{a v g} (Τ_{\max} - Τ_{\min})} \times 10^{6} (11)$

由图6可知,在-40～140 ℃的温度范围内,根据式(11)可得温漂为23.6×10-6℃-1,实现了宽温度范围内低温漂的设计目标;带隙主电路的PSRR为67 dB;静态电流低至24 μA,大大降低了芯片的功耗,可以满足开关电源芯片的设计需求。

对启动电路进行瞬态仿真,可以得到启动电路的启动时间为0.114 μs,启动速度快,满足设计要求。

3.2 多路输出基准电压仿真结果

分压电路采用带负反馈的两级运放,跟踪性能好。以Vref2为输出端的仿真结果如图7～图9所示。

对运放的交流小信号增益与相位进行仿真,得到如图7所示曲线。从图中可以看到,运放增益为80 dB,相位裕度为85°,单位增益带宽为7.15 MHz。

对运放进行瞬态仿真,得到图8所示曲线。从图中可以看到,曲线并没有振铃出现,说明运放比较稳定。

根据图8可计算出运放的转换速率为4 V/μs,建立时间为0.58 μs。

对运放的CMRR(共模抑制比)进行仿真,得到如图9所示曲线。从图中可以看出,CMRR为88 dB,说明运放具有较好的共模抑制特性。

4 结语

结合开关电源管理芯片项目的设计需求,设计了一款多输出、低成本、高性能的CMOS带隙基准电压源。设计中采用了一种结构简单的Brokaw带隙基准核心电路和带负反馈的折叠共源共栅运放,实现了低成本和多输出的设计要求。通过Cadence的仿真结果可以看到,该带隙基准源性能良好,能够提供比较精确稳定的基准电压。

参考文献

[1]张正旭,李小青.多路V/I输出的高性能CMOS带隙基准源[J].微电子学,2009,39(4):503-507.

[2]朱樟明,杨银堂.一种高性能CMOS带隙电压基准源的设计[J].半导体学报,2004,25(5):542-546.

[3]胡波,李骏.一种实用的曲率补偿带隙基准电压源[J].微电子学,2007,37(5):764-767.

[4]LEE I,KIM G,KIM W.Exponential curvature-compensa-ted BiCMOS bandgap references[J].IEEE J Sol Sta Circ,1994,29:1396-1403.

[5]WANG Hong-yi,LAI Xin-quan.A piecewise-linear com-pensated bandgap reference[J].Chinese Journal of Semi-conductors,2004,25(7):772-776.

[6]RAZAVI B.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2002.

[7]BROKAW P.A simple three-terminal IC bandgap reference[J].IEEE J Sol Sta Circ,1974,SC-9:388-393.

[8]郑浩,叶星宁.一种低压CMOS带隙电压基准源[J].微电子学,2005,35(5):542-548.

【CMOS基准源】推荐阅读：

CMOS基准电压源07-02

GPS基准源06-01