带隙电压基准

2024-08-19

带隙电压基准（共7篇）

带隙电压基准篇1

0引言

基准电压源广泛应用于电源调节器、A/D和D/A转换器、数据采集系统, 以及各种测量设备中。近年来, 随着微电子技术的迅速发展, 低压低功耗已成为当今电路设计的重要标准之一。比如, 在一些使用电池的系统中, 要求电源电压在3 V以下。因此, 作为电源调节器、A/D和D/A转换器等电路核心功能模块之一的电压基准源, 必然要求在低电源电压下工作。

在传统的带隙基准源设计中[1,2], 输出电压常在1.25 V左右, 这就限制了最小电源电压。另一方面, 共集电极的寄生BJT和运算放大器的共模输入电压, 也限制了PTAT电流生成环路的低压设计。近年来, 一些文献力图解决这方面的问题[3,4,5] 。归纳起来, 前一问题可以通过合适的电阻分压来实现[6,7];第二个问题可以通过BiCMOS 工艺来实现[8], 或通过低阈值电压的MOS 器件来实现[3,9], 但工艺上的难度以及设计成本将上升。

基于上面的考虑, 本文首先对传统的带隙电压源原理进行分析, 然后提出了一种比较廉价且性能较高的低压带隙基准电压源, 采用电流反馈、一级温度补偿技术设计了低压CMOS带隙基准源电路, 使其电路能工作在较低的电压下。本文介绍这种带隙电压基准源的设计原理, 给出了电路的仿真结果, 并对结果进行了分析。并基于CSMC 0.5 μm Double Poly Mix Process对电路进行了仿真, 得到理想的结果。

1低压COMS基准电压源设计

1.1 传统的带隙基准源[1,10]

图1为带隙基准电压源的原理示意图。双极性晶体管的基极-发射极电压VBE, 具有负的温度系数, 其温度系数一般为-2.2 mV/K。而热电压VT具有正的温度系数, 其温度系数在室温下为+0.085 V/K[1]。将VT乘以常数K并和VBE相加就得到输出电压VREF:

$V_{R E F} = V_{B E} + Κ V_{Τ} (1)$

将式 (1) 对温度T微分并代入VBE和VT的温度系数可求得K, 它使VREF的温度系数在理论上为零。VBE受电源电压变化的影响很小, 因而带隙基准电压的输出电压受电源的影响也很小。

图2是典型的CMOS带隙电压基准源电路。两个PNP管Q1, Q2的基极-发射极电压差ΔVBE:

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln (J_{2} / J_{1}) (2)$

式中:J1和J2是流过Q1和Q2的电流密度。运算放大器的作用使电路处于深度负反馈状态, 使得节点1和节点2的电压相等。即:

$\begin{array}{l} V_{B E 2} = Ι_{1} R_{1} + V_{B E 1} (3) \\ Δ V_{B E} = V_{B E 2} - V_{B E 1} = Ι_{1} R_{1} (4) \end{array}$

由图2可得:

$V_{B E} = V_{B E 2} + Ι_{2} R_{2} (5)$

通过M1和M2的镜像作用, 使得I1和I2相等, 结合式 (4) 和式 (5) 可得:

$\begin{array}{l} V_{R E F} = V_{B E 2} + \frac{Δ V_{B E} R_{2}}{R_{1}} = V_{B E 2} + \frac{V_{Τ} R_{2}}{R_{1}} \ln (\frac{J_{2}}{J_{1}}) \\ = V_{B E 2} + \frac{V_{Τ} R_{2}}{R_{1}} (\frac{A_{1}}{A_{2}}) (6) \end{array}$

式中:A1和A2是Q1和Q2的发射极面积。比较式 (5) 和式 (1) , 可得常数K为:

$Κ = \frac{V_{Τ} R_{2}}{R_{1}} \ln (\frac{A_{1}}{A_{2}}) (7)$

在实际设计中, K值即为式 (7) 表示。

传统带隙基准源结构能输出比较精确的电压, 但其电源电压较高 (大于3 V) , 且基准输出范围有限 (1.2 V以上) 。要在1.8 V以下的电源电压得到1.2 V以下的精确基准电压, 就必须对基准源结构上进行改进和提高。

1.2 低压COMS基准电压源的电路设计

本设计基于CSMC-0.5 μm-CMOS工艺 (NMOS的阈值电压为0.536 V, PMOS的阈值电压为-0.736 V) , 采用一级温度补偿、电流反馈技术设计的低压带隙基准源电路如图3所示。低压带隙基准源的电流不仅用于提供基准输出所需的电流, 也用于产生差分放大器所需的电流源偏置电压, 简化了电路和版图设计。

为了与CMOS标准工艺兼容, 电路中PNP的e, b, c区分别采用P+, N-well, P-sub集电极接地[1]。Q2和Q1的发射极面积比为8∶1, 流过Q1和Q2的电流相等, 这样ΔVBE等于VTln 8。流过电阻R1的电流与热力学温度成正比。三路镜像电流源使得流过P2, P3, P4的电流相等 (I1=I2=I3) 。

$Ι_{1} = \frac{V_{Τ} \ln Ν}{R_{1}} + \frac{V_{B E}}{R_{3}}$

输出电压VREF为:

$\begin{array}{l} V_{R E F} = Ι_{1} R_{4} = V_{Τ} R_{4} (\frac{\ln Ν}{R_{1}}) + \frac{V_{B E} R_{4}}{R_{3}} \\ = \frac{R_{4}}{R_{3}} [\frac{R_{3}}{R_{1}} (\ln Ν) V_{Τ} + V_{B E}] \end{array}$

电路中的温度补偿系数K为:

$Κ = \frac{R_{3}}{R_{1}} \ln 8$

通过调节R4的值, 可以调节输出电压VREF的大小。在电源电压变化时, P2, P3, P4的漏源电压值保持不变, 与电源电压无关, 其栅极电压由运放调节。为了降低电路的复杂度, 应用电流反馈原理, 运放采用简单的一阶运放, 由于VDD的变化多于GND的变化, 故运放的输入采用NMOS的差分对结构。因为整个电路在低压下工作, 故整个电路设计的重点是要保证低压下运放的正常工作。

由于带隙基准源存在两个电路平衡点, 即零点和正常工作点。当基准源工作在零点时, 节点1、2的电压等于零, 基准源没有电流产生。固需要设计一个启动电路, 避免基准源工作在平衡零点。本设计的启动电路由N5、N6和P7构成。当电路工作在零点时, N6管导通, 迅速提高节点1、2的电压, 产生基准电流, 节点1的电压通过P7和N5组成的反相器, 使N6管完全截止, 节点1、2的电压回落在稳定的工作点上, 基准源开始正常工作。

电路的器件参数如表1所示, P2, P3, P4管的尺寸较大, 是为了降低电路中的1/f噪声。电流镜的负载管P5, P6和差分对管N1, N2的宽长比较大, 以抑制电路的热噪声。由于电路中的电阻值较大, 故在工艺中用阱电阻实现。电容C0有助于电路的稳定, 同时还可以减小于运放的宽度, 有助于降低噪声的影响。

2仿真与结果分析

在Cadence设计平台下的Spectre仿真器中基于CSMC 0.5 μm CMOS工艺模型对电路进行了仿真。得到电路的温度特性曲线、直流电源抑制特性曲线、交流PSRR特性曲线、启动时间曲线如图4所示。各项仿真结果参数如表2所示。

3结语

在应用典型CMOS电压基准源的基础上, 综合一级温度补偿、电流补偿技术, 设计了带隙电压基准源电路。该带隙基准源电路的电源工作范围为1.6～4 V, 工作温度为-10～+130 ℃, 基准输出电压VREF为 (650.5±0.5) mV, 温度系数可低至2.0 ppm/℃, 电源抑制比为-70 dB。仿真结果证明了设计的正确性。

摘要：基准源是模拟集成电路中的基本单元之一, 它在高精度ADC, DAC, SoC等电路中起着重要作用, 基准源的精度直接控制着这些电路的精度。阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。并基于CSMC 0.5μm Double Poly Mix Process对电路进行了仿真, 得到理想的设计结果。

关键词：CMOS基准电压源,低功耗,Sub-1V,高电源抑制比

参考文献

[1][美]毕查德.拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社, 2003.

[2]ABO A M, GRAY P R.A 1.52 V 10-bit 14.3-MS/sCMOS pipeline analog-to-digital converter[J].IEEE Sol.Sta.Circ., 1999, 34 (5) :651-657.

[3]MEHR I, SINGER L.A 55 mW 10-bit 40 M sample/snyquist-rate CMOS ADC[J].IEEE Sol.Sta.Circ., 2000, 35 (3) :318-325.

[4]Tao Z, KERAMAT M.A 10-bit 1002 MS/s 50 mW CMOSA/Dconverter[C].USA:Int.Symp.Circ.and Syst.2002.

[5]TESCH B J, Pratt P M, BACRANIA K, et al.14-b 125 MSPS digital-to-analog converter and bandgap voltage refe-rence in 0.5μm CMOS[C].USA:Proc.of the IEEE 1999ISCAA′99, 1999.

[6]BANBA H, Shiga H, MMEZAWA A, et al.A CMOSbandgap reference circuit with sub-1-V operation[J].IEEEJournal of Solid-state Circuits, 1999, 34 (5) :670-674.

[7]LEUNG N K, MOK P K T.A Sub-1-V15 ppm/℃CMOSbandgap voltage reference without requiring low thresholdvoltage Device[J].IEEE Journal of Solid-state Circuits, 2002, 37 (4) :526-530.

[8]RAZAVI B.Design of analog CMOS integrated circuits[M].Boston:McGraw Hill, 2000.

[9]ANNEMA A J.Low-power bandgap reference featuringDTMO ST′s[J].IEEE Journal of Solid-state Circuits, 1999, 34 (7) :949-955.

[10]BANBA H, SHIGA H, MMEZAWA A, et al.A CMOSbandgap reference circuit with sub-1-Voperation[J].IEEEJournal of Solid-state Circuits, 1999, 34 (5) :670-674.

带隙电压基准源的设计与分析篇2

在集成电路工艺发展早期,基准源主要采用齐纳基准源实现,如图1(a)所示。它利用了齐纳二极管被反向击穿时两端的电压。由于半导体表面的沾污等封装原因,齐纳二极管噪声严重且不稳定。之后人们把齐纳结移动到表面以下,支撑掩埋型齐纳基准源,噪声和稳定性有较大改观,如图1(b)所示。其缺点:首先齐纳二极管正常工作电压在6～8 V,不能应用于低电压电路;并且高精度的齐纳二极管对工艺要求严格、造价相对较高。

1971年,Widlar首次提出带隙基准结构[1]。它利用VBE的正温度系数和ΔVBE的负温度系数特性,两者相加可得零温度系数。相比齐纳基准源,Widlar型带隙基准源具有更低的输出电压,更小的噪声,更好的稳定性[2]。接下来的1973年和1974年,Kujik和Brokaw分别提出了改进带隙基准结构。新的结构中将运算放大器用于电压钳位,提高了基准输出电压的精度[3]。

以上经典结构奠定了带隙基准理论的基础。文中介绍带隙基准源的基本原理及其基本结构,设计了一种基于Banba结构的带隙基准源,相对于Banba结构,增加了自启动电路模块及放大电路模块,使其可以自动进入正常工作状态并增加其稳定性。

1 带隙基准源工作原理

由于带隙电压基准源能够实现高电源抑制比和低温度系数,是目前各种基准电压源电路中性能最佳的基准源电路。

为得到与温度无关的电压源,其基本思路是将具有负温度系数的双极晶体管的基极-发射极电压VBE与具有正温度系数的双极晶体管VBE的差值ΔVBE以不同权重相加,使ΔVBE的温度系数刚好抵消VBE的温度系数,得到一个与温度无关的基准电压。图2为一个基本的CMOS带隙基准源结构电路。

其中,Vref为输出的基准电压;VBE1为图2中Q1的基极-发射极电压;R1,R2在电路中的位置如图2所示。

图2电路工作原理为:运算放大器、PMOS管M1和M2构成一个负反馈,使得运放正负输入端电压相等。发射极面积之比为n的两个三极管Q1、Q2的VBE差值ΔVBE加在电阻R1上。运放的输入电流为零,所以电阻R1、R2上的电压也和绝对温度成正比,可以用来补偿Q1管子VBE中随绝对温度线性减小的部分。合理选择R1、R2及n的值,可以得到与温度无关的输入电压

$V_{r e f} = V_{B E 1} + (1 + \frac{R_{2}}{R_{3}}) \frac{k Τ}{q} \ln n$ (1)

以上电路可以得到的输出电压与温度的关系一般是开口向上或向下的抛物线,这样容易想到若再叠加一定的曲线,就可以进一步消除输出电压的温度效应,使电压更加稳定。

这种思想早在1983年B.S.Song和P.R.Gray就提出了[5],之后诞生了很多根据不同曲线结合,或应用不同工艺来制造的新基准源电路,也是很有发展潜质的一个方法。其中,2003年Leung利用了与温度有关的电阻比,一个用高阻多晶电阻,另一个用扩散电阻,这样通过这两个电阻上的压降与VBE相加,就可以VBE消除VBE温度系数的非线性[2,6]。

2 一种基于Banba结构的基准源

2.1 基本结构

文中设计的一种带隙基准源电路,是在1999年发表于JSSC上的基准源结构[1]基础上添加了自启动电路及放大电路构成,如图3所示。

组成:第一部分为启动电路,主要由MSA,MSB,MSC三个管子的性能来决定电路的自启动;第二部分为放大器,采用二级Miller电路,并且从带隙部分获得偏置电流;第三部分与Banba结构基本一致。

本结构的优点体现在以下几个方面:

(1)在传统的带隙基准电路中,输出电压Vref约为1.25 V,这就限制了电源电压在1 V以下的应用,而这个结构的Vref通过两个电流的和在电阻上的压降来实现:一个电流与三极管的VBE成正比,另一个与VT成正比,产生的基准电流通过MOS管M3镜像到输出电流,再通过输出负载电阻R4决定输出参考电压,方便改变所需产生的电压值。

(2)放大器中采用Miller补偿可以增加稳定性,Hironori Banba等采用的是以NMOS为差分输出管的单级运放,这样要达到较低电源电压则需要非标准的耗尽型器件,对工艺的转换性较差,所以文中采用PMOS管作为差分输入。由于放大器在电路中起的作用是保证1、2电压的相等,达到对核心部分没有影响的效果,所以此结构是对Banba结构的一种改进。

(3)启动电路使电路节点处于简并状态时也可以自动进入正常工作状态,在Banba结构中,其自启动方法是采用一个额外的脉冲(Power On-Reset Signal)来实现,这在模拟与混合电路中较少用到,所以文中添加了启动部分的电路,虽然增加了元件数,却能使制造和启动过程简单实用。

2.2 自启动模块及放大电路模块分析

在放大器的偏置电路中,如果初始状态节点2的电压为0,则出现简并,在没有外界刺激情况下不会工作,这在实际应用中是不可接受的,所以必须去除简并点,方法如图4所示,由3个MOS管形成开启电路。由于PMOS管MSA的栅极接地,所以MSA始终导通,这样使得S点电平升高,S也是MSB管的栅极,因此MSB管导通,它的漏极电平降低,这样如果启动点为PMOS栅极,该PMOS管导通,电路可以开始工作。最后还必须使MSB脱离,当电路开始正常工作时,MSC管开启,这样就再次使S节点电平下降,MSB管由此关断,脱离了启动部分。

带隙电路中的放大器主要作用是使两个输入点的电平相等,所以只要增益足够就可以,另外为了防止振荡,相位裕度也要足够,其他指标不是特别重要。图5为放大器的核心部分,各部分作用:MA1、MA2为第一级差分放大,MA6为第二级放大,MA5、MA7从带隙部分偏置电流分配给放大部分MOS 管。Cc为密勒电容,将主次极点分离,也可增大相位裕度。

2.3 Spectre仿真结果及分析

图6为使用Cadence的仿真软件Spectre在台积电(TSMC)0.18 μm工艺下如图3所示的一种基于Banba结构的Bandgap的输出参考电压与温度的关系图。可以看出结果为:在-50～100 ℃内,相差最大的参考电压的对应两点变化为96.71 ℃,901.176 μV,相应温度系数为

$Τ C = \frac{901.176}{96.71 \times 1.25} = 7.45 \times 10^{- 6}$ (2)

从实用角度看,也就是说温度在70 ℃的变化范围内,此电路均有2-11的精度。但这是在TT模式下、不考虑版图布局、寄生电阻及电容等的情况下仿真的结果,实际情况或许会有些偏差。

3 结束语

基准源的设计与应用在基准电压源是模拟集成电路的基础模块,它在电路系统中为其他功能模块提供高精度的电压基准,或由其转化为高精度电流基准。一个合格的基准电压源对电源电压、工作温度、输出负载变化、制造工艺不敏感,可以为其他电路模块提供精确的参考点,是当代模拟集成电路极为重要的组成部分,它为串联型稳压电路、A/D和D/A转化器提供基准电压,也是大多数传感器的稳压供电电源或激励源。

摘要：介绍了基准源的发展和基本工作原理以及目前较常用的带隙基准源电路结构。设计了一种基于Banba结构的基准源电路,重点对自启动电路及放大电路部分进行了分析,得到并分析了输出电压与温度的关系。文中对带隙电压基准源的设计与分析,可以为电压基准源相关的设计人员提供参考。可以为串联型稳压电路、A/D和D/A转化器提供基准电压,也是大多数传感器的稳压供电电源或激励源。

关键词：基准源,Banba结构,带隙基准源,输出电压

参考文献

[1]HIRONORI B.A CMOS bandgap reference circuit with sub-1-V operation[J].IEEE J.Solid-State Circuits,1999,34(5):670-673.

[2]KA N L,MOK K T.A sub-1-V15-ppm/℃CMOS bandgap voltage reference without requiring low threshold voltage device[J].IEEE J.Solid-State Circuits,2002,37(4):526-530.

[3]毕查德.拉扎维.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2003.

[4]ANDREA B.Op-amps and startup circuits for circuits for CMOS bandgap references with near1-V supply[J].IEEE J.Solid-State Circuits,2002,37(10):1339-1343.

[5]SONG B S,GRAY P R.A precision curvature-compensated CMOS bandgap reference[J].IEEE J.Solid-State Cir-cuits,1983,SC-18:634-643.

一种高精度带隙基准电压源设计篇3

关键词：带隙基准电压源,电源抑制比,温度系数,HSpice

随着电路系统结构的进一步复杂化, 对模拟电路基本模块, 如A/D, D/A转换器、滤波器以及锁相环等电路提出了更高的精度和速度要求, 这样也就意味着系统对其中的基准电压源模块提出了更高的要求。另外, 基准电压源是电压稳压器中的一个关键电路单元, 它也是DC/DC转换器中不可缺少的组成部分。在各种要求具有较高精确度的电压表、欧姆表、电流表等仪器中都需要电压基准源。因此, 这里设计了一种具有高电源抑制比和低温度系数的高性能带隙基准电压源[1] 。

1 带隙基准电压源原理

双极晶体管的基极-发射极电压Vbe具有负温度系数。如果两个双极晶体管工作在不相等的电流密度下, 那么它们的基极-发射极电压差值ΔVbe就与绝对温度成正比。通过ΔVbe的正温度系数与Vbe的负温度系数的相互抵消, 即可以实现低温漂、高精度的基准电压[2]。

undefined

室温下, Vbe的温度系数约为-21.5×10-3 V/℃;热电压VT (VT =kT/q, k为波耳兹曼常数) 的温度系数为0.087×10-3 V/℃。选择适当放大倍数M, 使两个电压的温度漂移相互抵消, 从而可以得到在某一温度下为零温度系数的电压基准。

图1所示是一种简单的带隙基准电压源结构。A1为运算放大器;A为Q1的一个晶体管单元;晶体管Q2是由n个并列的单元组成;R1 = R2;由于放大器的作用, 使电路处于深度负反馈;X, Y处的电压近似相等[3,4]。

因此可以得到:

undefined

选择合适的R2, R3, n, 在理论上可以得到零温度系数的基准电压。

2 高性能带隙基准电压源

设计的整体电路电路结构如图2所示, 主要由运算放大器电路、核心电路、启动电路三部分组成。

2.1 带隙电压源的核心电路

图2中的核心电路部分由PTAT电流产生部分和Vref输出部分组成;共源共栅电流镜由M30～M39组成, 它有效地避免了沟道调制效应带来的影响, 从而能达到高的电源拟制比。由于运放会产生失调电压Vos, 设计中采用了两个PN结串联的形式, 以减小Vos对电路的影响。产生的PTAT电流为:

undefined

式中:n为Q1～Q4的发射极面积之比。这样, 失调电压的影响通过增大分母中第一项的值而减小。所以:

undefined

这样, 选择合适的R1, R2, n就可以得到零温度系数的基准电压。

2.2 运算放大器电路

设计采用了单级折叠式共源共栅运算放大器作为驱动, 在各种OTA结构中, 折叠式共源共栅结构的运算放大器对提高增益, 增加PSRR 值是非常有效的[5,6]。M1, M2, M11组成经典的差分放大电路作为电路的输入级, 用以抑制电路中的温度漂移、噪声或不稳定对整个电路的影响。M3～M6组成电流级, 可实现电流到电流的转换。M7～M10组成共源共栅电流镜负载结构, 可完成电流到电压的转换。这种共源共栅结构对提高电源拟制比是很有利的。M12～M19为电路各部分提供偏置。任何运放中都有失调电压Vos的存在, 而Vos严重影响Vref的精确性, 引入了较大的误差。设计中, 采用大的放大倍数和细致的版图设计来减小失调电压带来的影响。由于PMOS晶体管的跨导为NMOS 管的1/3～1/2, 从而限制了运算放大电路的次极点频率。因此该电路结构大多选用PMOS晶体管。为了获得大的放大倍数, 确保电路能进入深度负反馈, 差分运算放大器的输入管选用NMOS晶体管。为了减小电路的功耗损失, 运算放大器选择较小的拖尾电流[7]。

2.3 启动电路

在与电源无关的偏置电路中, 有一个很重要的问题是“简并”偏置点的存在。即当电源上电时, 所有的晶体管均传输零电流, 环路允许这样的状态存在。因此, 必须加入启动电路, 该电路在电源上电时能驱使电路摆脱“简并”偏置点[8], 电路结构如图2所示。启动电路由M20, M21, M22, M23组成。当电路开始工作时, Vref为低电平, M21导通, M20截止。此时, M20管的漏极为高电平。所以M23导通, M4的栅极电压通过M23放电, M4有电流流过, 电路导通。之后, 输出基准电压Vref变为高电平, M20导通, M20的漏极变为低电位, M23截止, 整个启动过程结束[9]。

3 版图设计

版图设计时需要特别注意器件的匹配性及布局布线的合理性。要尽量保证配对器件的尺寸、形状, 在版图中的排列方向, 以及周围温度梯度的一致性, 以减小最终电路的失调电压、串扰、噪声等效应。关键器件PNP双极晶体管, 在实际电路中, 面积比设为SQ1∶SQ2∶SQ3∶SQ4∶SQ5= 1∶1∶8∶8∶1, 以确保电路具有好的性能。在大尺寸、大电流的器件周围添加保护环, 提高抗闭环能力, 同时还采取了有效措施, 防止“天线效应”的发生。运放差分输入管M1, M2采用交叉对称结构。这样的结构能够减小制造过程中因为各种工艺误差带来的偏差[10,11]。

4 电路仿真结果

采用TSMC 0.35 μm CMOS工艺的模型, 使用HSpice仿真器进行仿真。在典型工艺模型下, 电路的工作电压为3.3 V, 在-25～+125 ℃范围进行温度扫描, 如图3所示。从仿真结果可以看出, 基准电压的变化为0.12 mV, 具有很低的温度系数。温度系数为6.45 ppm/℃。

图4给出在环境温度为25 ℃下, 电源电压Vdd在2.5～4.5 V范围内变化时测量的输出电压Vref变化。从仿真结果可以得到Vref的摆动为0.1 mV, 变化率仅为0.005%。因此基准电压源具有良好的电源电压稳定性;电路也具有很小的静态电流, 静态功耗仅为0.815 mW。

在典型工艺模型下, 对电路环境温度为25 ℃, 电源电压为3.3 V时的电路进行了10 Hz～10 MHz交流扫描。从图5可以看出, 整个电路在低频工作条件下有很高的电源拟制比。在100 Hz内PSRR小于-100 dB。这个结果证实了共源共栅结构具有很好的“屏蔽”特性, 可以大幅度提高电压拟制比。

5 结语

基于带隙基准电压源的基本原理, 提出一个高性能带隙基准电压源。设计中用共源共栅折叠运算放大器作为驱动。这种结构可使电路具有更好的电源拟制比和温度特性。HSpice仿真结果表明, 在 -25～+125 ℃温度范围内温度系数为6.45 ppm/℃, 电源抑制比达到-101 dB。该带隙基准电压源模块已应用于DC/DC转换器的电路设计中, 为系统提供参考电压, 体现了良好的性能。

参考文献

[1]孟波, 邹学成, 孟超.一种高性能CMOS基准电压源的设计[J].微电子学与计算机, 2003 (8) :161-162.

[2]Allen P E, Holberg D R.CMOS Analog Circuit Design[M].北京:电子工业出版社, 2002.

[3]程军, 陈贵灿.两种新型CMOS带隙基准电路[J].微电子学与计算机, 2003 (7) :67-70.

[4]毕查德.拉扎维.模拟CMOS集成电路设计[M].陈贵灿, 程军, 张瑞智, 等译.西安:西安交通大学出版社, 2002.

[5]杨俊, 卞兴中, 王高峰.一种折叠共源共栅运算放大器的设计[J].现代电子技术, 2006, 29 (18) :28-29.

[6]刘帘曦, 杨银堂, 朱樟明.一种基于斩波调制的低压高精度CMOS带隙基准源[J].固体电子学研究与进展, 2005, 25 (3) :369-374.

[7]Witte J F, Makinwa K A A, Huijsing J H.A CMOS ChopperOffset-stabilized opamp[J].IEEE SSC, 2007, 42 (7) :1 529-1 535

[8]Leung K N, MoK P K T, Leung C Y.A 2 V 23μA5.3 ppm/℃Curvature-compensated CMOS BanggapReference[J].IEEEE Journal of Solid-State Circuits, 2003, 38 (3) :651-654.

[9]Wu Jun, Tan Yuejin.Study on Measure of Complex NetworkInvulnerability[J].Journal of Systems Engineering, 2005, 20 (2) :128-131.

[10]Tham K M, Nagaraj K.A LowSupply Voltage High PSRRVoltage Reference in CMOS Process[J].IEEE Sol.Sta.Circ., 1995, 30 (5) :586-590.

带隙电压基准篇4

带隙基准电压源通常是模拟和混合信号处理系统中重要的组成模块,它用来提供高稳定的参考电压,对系统的性能起着至关重要的作用。带隙基准广泛地应用于ADC,DAC、线性稳压器、开关电源、温度传感器和网络通信等各种电路中。衡量带隙基准源性能的重要指标有低温度系数、低线性调整率、低电源电压、低成本、低功耗和高电源抑制比[1]。

文献[2]采用的是衬底PNP的CMOS工艺带隙结构,并且提出一种采用一阶温度补偿和电阻二次分压设计的带隙基准,在10～60 ℃范围内,温度系数为25×10-6℃-1;文献[3]使用了二阶曲率补偿技术,增加了2个电阻,获得了好的温度系数,但是增加的电阻会引入更多的输出噪声;文献[4]提出了一种指数曲率补偿技术,将温度系数减小至8.9×10-6℃-1,但是这种结构比较复杂且不易实现;文献[5]提出了一种分段线性补偿技术,将温度系数减小到了2×10-6 ℃-1,但是增加了多个电阻和放大器,增加了设计的复杂度和功耗。

本文在对传统的Brokaw带隙基准源进行分析和总结的基础上,针对AC/DC开关电源芯片的应用需求,设计了一款应用于开关电源的低成本、多输出的CMOS带隙基准源。

1 带隙基准电压源的基本原理

带隙基准源的基本原理是根据硅材料的带隙电压与温度无关的特性,利用ΔVBE的正温度系数与双极晶体管VBE的负温度系数相互抵消[6],实现低温漂、高精度的基准电压:

$V_{r e f} = V_{B E} + α Δ V_{B E} = V_{B E} + α V_{Τ} \ln Ν$

式中:N为两个晶体管发射极的面积比;α为常数;VT=kT/q为热电压,k是波尔兹曼常数,q是单位电荷量,T为绝对温度。令K=αln n,则:

$V_{r e f} = V_{B E} + Κ V_{Τ} (1)$

传统的Brokaw带隙电压基准电路如图1所示。

在图1中,根据运放“虚短”的原理,有VA=VB,由于R3=R4,可得I1=I2,则I0=2I1。

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln Ν = Ι_{1} R_{1} (2)$

式中N为Q1与Q2发射极面积之比。

$\begin{array}{l} V_{r e f} = V_{B E 2} + Ι_{0} R_{0} = V_{B E 2} + \frac{2 R_{0}}{R_{1}} Ι_{1} R_{1} \\ = V_{B E 2} + \frac{2 R_{0} \ln Ν}{R_{1}} V_{Τ} (3) \end{array}$

令K=(2R0ln N)/R1,则可发现式(3)与式(1)相等。如果N值一定,则可通过选取适当的R0与R1的比值,获得合适的K值,就可使温度系数为零,从而得到不随温度变化的基准电压[7]。

由于传统的Brokaw带隙基准使用了放大器,电路结构较复杂,且R0的值较大,会产生更多的输出噪声,同时电阻R3和R4也会增加版图的设计难度。

2 低成本多路输出带隙基准源结构

本文所设计的带隙基准源框图如图2所示,其核心电路是在传统的Brokaw带隙基准结构基础上,综合考虑了电路性能和针对开关电源的应用需求,用简单的电路形式实现。多路输出基准电压电路采用带负反馈的运放实现,通过电阻串分压得到多路输出。

2.1 带隙基准电压源的核心电路

本文所设计的Brokaw带隙基准电压源核心电路如图3虚线右侧所示,是在传统的Brokaw带隙基准源的基础上采用自偏置结构和共源共栅电流镜,这种改进可以精确地保证I2=2I1,同时可以使电阻R0的值比传统结构中的更小(本文中R0的值为传统结构的2/3),小的R0值能够减小输出电压的噪声。而且这种结构省去了放大器,并且直接在产生PTAT电流的支路上生成带隙基准电压,这样不仅可使电路结构简化,降低成本,而且减小了所需的静态功耗。由于使用共源共栅电流镜代替了两个电阻,使得版图易于实现。

在图3中,可看到:

$\begin{array}{l} V_{B E 2} = V_{B E 1} + Ι_{1} R_{1} (4) \\ V_{B E} = V_{Τ} \ln (Ι / Ι_{S}) (5) \end{array}$

式中:I为流过晶体管的电流;IS为晶体管的饱和电流[6]。

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln (\frac{Ι_{2}}{Ι_{1}} \cdot \frac{Ι_{S 1}}{Ι_{S 2}}) (6)$

由于M3的宽长比为M1的2倍,因此I2=2I1,而I0=3I1;又由于IS正比于晶体管发射极面积,而Q1与Q2发射极面积之比为4∶1,则IS1=4IS2,因此:

$\begin{array}{l} Δ V_{B E} = V_{Τ} \ln 8 = \frac{k Τ}{q} \ln 8 = \frac{k l n 8}{q} Τ (7) \\ V_{r e f} = V_{B E 2} + Ι_{0} R_{0} = V_{B E 2} + 3 Ι_{1} R_{0} \\ = V_{B E 2} + \frac{3 R_{0}}{R_{1}} Δ V_{B E} \\ = V_{B E 2} + \frac{3 k R_{0} \ln 8}{q R_{1}} Τ (8) \end{array}$

让Vref对温度求导,使其在某一温度下的温度系数为零,则:

$\frac{\partial V_{r e f}}{\partial Τ} = \frac{\partial V_{B E 2}}{\partial Τ} + \frac{\partial (\frac{3 k R_{0} \ln 8}{q R_{1}} Τ)}{\partial Τ} = 0 (9)$

式(9)中的第一项VBE2具有负温度系数,而第二项具有正温度系数,只要选择合适的工作点,就可使两项之和在某一温度下为零,从而得到具有较好温度特性的基准电压[6]。

2.2 启动电路

由于本文所设计的带隙基准源采用的是自偏置结构,因此需要增加启动电路使带隙主电路摆脱简并偏置点。图3虚线右侧所示,电路未启动时,N1和N2始终保持高电位,输出则保持在零状态,并且一直处于这种状态。启动电路的作用就是使电路摆脱这种零状态,进入正常工作状态[8]。

本文所设计的启动电路如图3虚线左侧所示,在电路启动时,N3变为高电位使M21导通,则N1变为低电位使M15导通,并且带隙主电路开始工作,启动完成。由于M16为二极管接法,所以M16支路导通,并且M22与其所在支路也导通了,此时M22的导通将N3拉到较低电位,使M21截止,并且由于M22所在支路的导通,会使M21一直保持截止状态,启动电路停止工作,降低了功耗。

2.3 多路基准电压输出的设计

多路输出电路如图4所示,整个电路相当于一个带负反馈的多输出放大器,可以得到稳定的3 V,2 V,1 V和0.15 V基准电压。由于Vref为1.14 V,利用运放的“虚短”可得到Vref1,Vref2,Vref3和Vref4的值,其中Vref2计算式为:

$V_{r e f 2} = (1 + \frac{R_{6}}{R_{7} + R_{8} + R_{9}}) V_{r e f} (10)$

多输出运放的第一级采用折叠共源共栅放大器,如图5所示。

该折叠共源共栅放大器具有宽的共模输入范围和大的输出电压摆幅。同时为了减小共源极失调电压对后级共栅电路的影响,本文在设计过程中使M36和M37支路的电流为M23支路电流的3倍。

在图4中,多输出运放的第二级采用由M41和电阻串组成的共源极电路,提高了增益。C4和R2分别是补偿电容和调零电阻,对整个运放进行频率补偿,增强电路的稳定性。M40的特殊接法是为了降低该管上的压降,从而得到所需的3 V(Vref1)电压。

该多输出运放可以通过选择合适的电阻值,非常方便地得到从0到接近VDD的任意电压值,且这些电压值与电阻的绝对值无关,只与选取电阻的比例有关,因此适用于各种工艺。

3 仿真结果与分析

整体电路采用华虹1 μm的CMOS工艺设计,利用Cadence仿真软件进行仿真,并对仿真结果进行了分析。

3.1 带隙基准源仿真结果

带隙基准电压源核心电路的温度特性曲线如图6所示,温漂TCF的计算由下式给出:

$Τ_{C F} = \frac{V_{\max} - V_{\min}}{V_{a v g} (Τ_{\max} - Τ_{\min})} \times 10^{6} (11)$

由图6可知,在-40～140 ℃的温度范围内,根据式(11)可得温漂为23.6×10-6℃-1,实现了宽温度范围内低温漂的设计目标;带隙主电路的PSRR为67 dB;静态电流低至24 μA,大大降低了芯片的功耗,可以满足开关电源芯片的设计需求。

对启动电路进行瞬态仿真,可以得到启动电路的启动时间为0.114 μs,启动速度快,满足设计要求。

3.2 多路输出基准电压仿真结果

分压电路采用带负反馈的两级运放,跟踪性能好。以Vref2为输出端的仿真结果如图7～图9所示。

对运放的交流小信号增益与相位进行仿真,得到如图7所示曲线。从图中可以看到,运放增益为80 dB,相位裕度为85°,单位增益带宽为7.15 MHz。

对运放进行瞬态仿真,得到图8所示曲线。从图中可以看到,曲线并没有振铃出现,说明运放比较稳定。

根据图8可计算出运放的转换速率为4 V/μs,建立时间为0.58 μs。

对运放的CMRR(共模抑制比)进行仿真,得到如图9所示曲线。从图中可以看出,CMRR为88 dB,说明运放具有较好的共模抑制特性。

4 结语

结合开关电源管理芯片项目的设计需求,设计了一款多输出、低成本、高性能的CMOS带隙基准电压源。设计中采用了一种结构简单的Brokaw带隙基准核心电路和带负反馈的折叠共源共栅运放,实现了低成本和多输出的设计要求。通过Cadence的仿真结果可以看到,该带隙基准源性能良好,能够提供比较精确稳定的基准电压。

参考文献

[1]张正旭,李小青.多路V/I输出的高性能CMOS带隙基准源[J].微电子学,2009,39(4):503-507.

[2]朱樟明,杨银堂.一种高性能CMOS带隙电压基准源的设计[J].半导体学报,2004,25(5):542-546.

[3]胡波,李骏.一种实用的曲率补偿带隙基准电压源[J].微电子学,2007,37(5):764-767.

[4]LEE I,KIM G,KIM W.Exponential curvature-compensa-ted BiCMOS bandgap references[J].IEEE J Sol Sta Circ,1994,29:1396-1403.

[5]WANG Hong-yi,LAI Xin-quan.A piecewise-linear com-pensated bandgap reference[J].Chinese Journal of Semi-conductors,2004,25(7):772-776.

[6]RAZAVI B.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2002.

[7]BROKAW P.A simple three-terminal IC bandgap reference[J].IEEE J Sol Sta Circ,1974,SC-9:388-393.

[8]郑浩,叶星宁.一种低压CMOS带隙电压基准源[J].微电子学,2005,35(5):542-548.

低压带隙基准源的设计篇5

基准源是模拟和混合信号集成电路的重要组成部分。而带隙基准源由于其优秀的温度特性而成为首选。然而, 随着芯片的供电电压和功耗越来越低, 带隙基准电路的设计面临着新的挑战。本文设计了基于1.5v电压的带隙基准电压源, 在室温下其温度系数达到30ppm。

2 电路结构

3 仿真结果

该电路在Cadence软件的Spectra环境中进行仿真, 工艺采用SMIC0.18um标准工艺流程进行。仿真结果表明该电路在1.5V低电压下可以良好工作, 其时域波形稳定, 并且温度系数为34ppm.远低于一般电路的1000ppm.图三为带隙基准电路输出基准电压的时域波形, 从该波形可以看出, 时域输出非常稳定, 对噪声的抑制比极高。图四为R2不同阻值时, 基准电压与温度变化的曲线关系, 通过仿真可以发现当R2在40K ohm时温度系数最好, 为34ppm.印证了手工计算。

4 结语

本文完成了一个低电压1.5V下的结合Widler基准电压源的带隙基准电流源的设计与仿真。在设计过程中, 由于电源电压较低, 对于MOS管的宽长比的选取需要特别的小心, 在本文中使用宽长比较大的MOS管以减小电压的消耗。最终仿真结果表明该电路在1.5V电压下能够稳定工作, 且其温度系数为34ppm。

摘要：在传统带隙结构基础上, 实现了一种适用于1.5V电源电压的带隙基准电压源。电路设计采用SMIC0.18umCMOS工艺实现, 测试结果显示, 在低电压的工作状态下, 该电路能够稳定工作, 并且其温度系数达到34ppm。

关键词：带隙基准,温度系数,电源电压

参考文献

[1]Doyle, LeeYJ.Kim Y B.A CMOS Subband gap Re ference Circuit with IV Power Supply Voltage[J].IEEE Journal of Solid-State Circuits, 2004, 39 (1) :252-255.

[2]何乐年, 王忆.模拟集成电路设计与仿真[M].北京:科学出版社, 2008.

[3]陈贵灿, 程军, 张瑞智等译.毕查德拉扎维模拟CMOS集成电路设计[M].西安:西安交通大学出版社, 2003.

一种无运放电流模式带隙基准设计篇6

基准电压源由于具有良好的温度稳定性和电源无关性, 在模拟和混合信号集成电路中得到广泛运用, 而随着便携式产品的运用, 为延长电池寿命, 基准电压源的低功耗设计逐级成为人们关注的目标。

传统带隙[1]的基本原理是利用一个PTAT电压与PN结电压的负温度温度电压相补偿。其中为得到PTAT电流经常利用一个运放进行箝位[2,3], 而运放的使用一方面会使得输出电压受到运放失调电压的影响[4], 另一方面也会消耗更多的功耗。

本文基于负反馈箝位原理[5], 采用电流求和方式得到一阶补偿后的参考电压, 再利用分段线性补偿原理进行高阶补偿得到一个具有良好温度特性的低功耗带隙基准电压源。

1 电流模式及其补偿原理

电流模式带隙基准通过将温度系数相反的两种电流相加[6], 再在电阻上得到所需要的参考电压。

与传统电压模式的带隙基准类似, 由于具有发射结负温度系数的电流并不是温度的线性函数[7], 基准输出电压只有在参考温度附近才能获得比较好的补偿, 所以温度范围越大造成的误差将越大。如将整个温度范围分成若干段分别进行补偿, 就可以在整个温度范围内获得较好的温度系数[8]。这里将整个温度范围分成三部分分别进行补偿。补偿核心电路的结构如图1～图3所示。

这里使流过输出电阻R上的电流成为温度的分段函数。在T2～T3温度段IPTAT>IVbe, 通过引入补偿电流INL1, 对高温段产生的大的电流变化进行补偿, 从而减少高温段的输出电压变化。同理, 在T0～T1温度端IVbe>IPTAT, 通过引入补偿电流INL2, 对低温段大的电流变化进行补偿, 从而减少低温段的输出电压变化。在中间温度段, T1～T2则保留原来的一阶补偿即可。

补偿电流的产生以图2 (a) 中的INL1电流为例进行说明。当温度TT2时, IPTAT1>IVbe1, 此时M2饱和, M3开始有电流流过, 并且M3上的电流即是两个电流的差值, 经过镜像后得到电流修正项INL1。INL1值可表示为:

undefined

同理, INL2可表示为:

undefined

2 电路设计

该带隙电压基准源由以下几个部分构成:PTAT电流的产生电路、电流求和电路、两个分段线性补偿电流的产生电路以及启动和修调电路。

2.1 PTAT电流

PTAT电流的产生采用无运放结构, 通过正负反馈环路将Y点箝位到与Z点电位相等, 从而保证两路PTAT电流相同[9,10]。如图4所示。

带隙电压基准源包含三个反馈环路:一个负反馈 (Z-P2-Y-P1-N3-N5-Z) 两个正反馈 (Y-P1-N2-Y和Z-P4 (P5) -VREF-N5-Z) 。为保证稳定, 要求正反馈 (Y-P1-N2-Y) 环路增益要小于负反馈 (Z-P2-Y-P1-N3-N5-Z) 的环路增益。

推导正反馈 (Y-P1-N2-Y) 环路增益得:

undefined

推导负反馈 (Z-P2-Y-P1-N3-N5-Z) 环路增益得:

undefined

推导正反馈 (Z-P4 (P5) -VREF-N5-Z) 环路增益得:

undefined

为避免振荡, 应保证Loopgain3<1。

2.2 电流求和

电流求和部分:一路由PTAT镜像而来, 另外一路为Vbe4在电阻R4上产生的电流。其中P0～P5管均工作在亚阈值区。

undefined

(当undefined时) (3)

undefined

(当undefined时) (4) 式中:undefined;k1为常数[11];q为电子电荷;X为电流流经路径上晶体管的厚度;Dp为空穴扩散系数;pN0为N阱中空穴浓度;n=1+Cjs/Cox, Cjs为耗尽层电容, Cox为氧化层电容。

undefined

于是:

undefined

根据KVL有:

undefined

联立式 (3) ～ (9) 有:

undefined

基准输出VREF由正负温度系数电流流过电阻R产生;I4镜像I3;I4, I5表达式与式 (1) , 式 (2) 类似:

undefined

其中:ΔVSG (P4, P5) 为P4和P5的栅源电压差, 对输出参考VREF进行高阶补偿。

undefined

2.3 电流求和分段线性补偿电流

两个分段线性补偿电流产生原理如前所述。根据式 (1) , (2) 通过调节IPTAT和IVbe镜像电流的大小, 可以灵活设置不同温度转折点和不同补偿电流值。

经过高阶补偿后的带隙基准电压表达式如下:

undefined

2.4 启动电路

由于存在零电流简并态, 为使基准能够正常工作需要一个启动电路, 使电路摆脱简并态进入正常工作状态。启动过程如下:

基准使能EN=0时, Ps导通启动基准。开始启动时, VREF还没有建立, N0没有导通, X点电位接近于电源电压, 使N8/N6管导通Y点被拉低, P1管所在的电流支路最先导通, 经过N1～N3的镜像作用, N3管所在支路开始有电流流过, 之后P4/P5支路也有电流流过, VREF逐级建立, 最终使得N4/N5/N0导通, N4支路开始有电流流过, N0管导通后使X点电位拉低至N8/N6管截止, 关断N8启动管。

基准使能EN=1时, P0关断, 基准不工作。

2.5 修调及稳定性考虑

通过a～d四个MOS开关管可以对输入/输出参考电压进行修调。同时为提高电路稳定性, 在Y和输出节点上分别连接到电源线和地线的电容。

3 仿真结果

带隙参考电路如图5所示。电路采用HHNEC 0.35 μm BCD 3.3 V/5 V工艺, 采用Cadence Spectre仿真工具进行仿真。典型工艺下电路在室温27 ℃, 工作电压4.5 V下输出电压1.250 62 V, 工作电流小于38 μA, 功耗小于170 μW。在-40～+150 ℃ 宽温度范围内, 基准电压在1.250 18～1.250 86 V之间变化, 温度系数约为2.86 ppm/℃。

图6为各电压下ΔVGS随温度的变化曲线。

图7为4.5 V电源电压下两个分段线性补偿电流的温度特性及采用分段补偿前后基准输出的温度特性变化。可见, 采用分段线性补偿后, 基准的温度特性得到明显改善。

图8显示各电源电压下在很宽的温度范围均有良好的温度特性。图9为基准的电源电压特性, 3～5 V电压变化5.28 mV, 线性调整率为2.64 mV/V。

4 结语

带隙电压基准篇7

基准电压源广泛应用于A/D和D/A转换器、开关电源等电路之中。在众多的基准电压源中, 由于带隙基准能成功地在标准CMOS工艺中实现, 并得到良好的性能而广受欢迎。随着电池供电产品 (如手机, 笔记本电脑等) 的发展, 对低压电源电压的要求也逐步增高。利用电阻分压的方法[1,2]和低阈值电压器件能够实现可工作在1 V以下的CMOS带隙基准源。

同时, 由于数据转换精度的不断提高, 基准源的温度稳定性也面临着新的挑战。许多曲率补偿技术应运而生, 诸如:二次温度补偿[3]、指数温度补偿[4]、分段线性曲率校正[5]、电阻温度补偿[6,7,8]等等。除了上述的这些方法外, M.D.Ker和J.S.Chen还提出了一种可工作在1 V以下的新型曲率补偿带隙基准[9], 所用的结构利用到了NPN和PNP两种寄生双极型晶体管 (BJT) 。本文提出了一种类似的补偿技术, 但仅需用到PNP型BJT。

1 传统低压带隙基准源的工作原理

图1是传统低压带隙基准的电路结构。该基准电路能够工作在低电源电压的关键是将电压叠加转换成电流叠加。如图1所示, 输出电流和输出电压可分别表示:

$\begin{array}{l} Ι_{R E F} = Ι_{1} + Ι_{2} = \frac{V_{e b 2}}{R_{1}} + \frac{V_{Τ} \ln Ν}{R_{2}} (1) \\ V_{R E F} = Ι_{R E F} R_{3} = V_{e b 2} \frac{R_{3}}{R_{1}} + V_{Τ} \frac{R_{3} \ln Ν}{R_{2}} (2) \end{array}$

式中:VT是热电压, VT=kT/q;k为波尔兹曼常数 (1.38×10-23 J/K) ;q为电子的带电量 (1.6×10-19 C) , N为BJT管Q1和Q2的发射结面积比。以上两式的最后一项都是线性正比于绝对温度 (PTAT) , 被用于补偿Veb2的负温度系数。只要合适地选择N, R1, R2和R3, 就能得到一个具有低温度漂移特性, 且值低于1 V的参考电压。然而, 与式 (2) 的最后一项相比, Q2的射基电压 (Veb2) 并不是关于温度理想线性的。BJT管的射基电压Veb可以表示为[10]:

$\begin{array}{l} V_{e b} (Τ) = V_{G} (Τ_{0}) + \frac{Τ}{Τ_{0}} [V_{e b} (Τ_{0}) - V_{G} (Τ_{0})] - \\ (η - m) \frac{k Τ}{q} \ln (\frac{Τ}{Τ_{0}}) (3) \end{array}$

式中:VG为0 K时硅材料的外推带隙电压值;η为与工艺技术相关的系数;m为BJT管集电极电流的温度依赖阶数;T0为参考温度。

上式中包含了一个温度非线性项Tln (TVT/T0) 。将式 (3) 做泰勒展开, 可得:

$V_{e b} (Τ) = a_{0} + a_{1} Τ + a_{2} Τ^{2} + \dots + a_{n} Τ^{n} (4)$

式中:a0, a1, a2, …, an 都是常数[8]。一阶温度补偿技术主要是补偿a1T项, 这是传统带隙基准源的情况。若要得到更低的温度系数, 需要采用曲率补偿技术去补偿式 (4) 中的那些高阶项。类似于图1, 本文提出的电路结构也基于电流叠加模式原理。电路中引入了第三个电流, 以补偿Veb的非线性, 实现曲率补偿。

2 新型曲率补偿的带隙基准结构

2.1 电流IREF2的引入

从式 (3) 可以看出来, Veb的非线性特性可以通过改变BJT管的集电极电流温度特性加以控制。本文将要介绍的温度补偿技术正是基于这个性质。图2显示了第三个电流IREF2的引入。如图2所示, IREF2是由BJT管Q2的射基电压产生的, Q2的集电极电流是一个与温度无关的电流IREF, 由输出参考电流镜像得到。因此, 与传统带隙基准的BJT管的射基极电压不同, 管Q2的射基电压VebQ2的m=0。下面将具体介绍如何利用IREF2进行曲率补偿。

2.2 电路结构与分析

实现低压工作和曲率补偿的完整电路结构如图3所示。该电路共包含了5个部分:2个电流生成电路, 1个偏置电路, 1个启动电路和1个电流相减电路。图中IREF1是2个电流之和, 由传统的带隙基准电路产生, 可表示为:

$Ι_{R E F 1} = \frac{V_{e b Q 1 a}}{R_{0}} + \frac{V_{Τ} \ln Ν}{R_{1}} (5)$

IREF2则可表示为:

$Ι_{R E F 2} = \frac{V_{e b Q 2}}{R_{2}} (6)$

通过电流镜的镜像, 得到IREF为:

$\begin{array}{l} Ι_{R E F} = Κ_{1} Ι_{R E F 1} - Κ_{2} Ι_{R E F 2} = \frac{Κ_{1}}{R_{0}} V_{e b Q 1 a} - \\ \frac{Κ_{2}}{R_{2}} V_{e b Q 2} + \frac{Κ_{1} V_{Τ} \ln Ν}{R_{1}} (7) \end{array}$

式中:K1是M3和M2的宽长比比值;K2是M9和M7的宽长比比值。因为Q1a和Q1b的集电极电流为PTAT电流IPTAT, 而Q2的集电极电流为与温度无关的电流IREF, 回顾式 (3) , VebQ1a和VebQ2可分别写成:

$\begin{array}{l} V_{e b Q 1 a} = V_{G} (Τ_{0}) + \frac{Τ}{Τ_{0}} [V_{e b Q 1 a} (Τ_{0}) - V_{G} (Τ_{0})] - \\ (η - 1) \frac{k Τ}{q} \ln (\frac{Τ}{Τ_{0}}) (8) \\ V_{e b Q 2} = V_{G} (Τ_{0}) + \frac{Τ}{Τ_{0}} [V_{e b Q 2} (Τ_{0}) - V_{G} (Τ_{0})] - \\ η \frac{k Τ}{q} \ln (\frac{Τ}{Τ_{0}}) (9) \end{array}$

将式 (8) , 式 (9) 带入式 (7) 当中, 进一步得到:

$\begin{array}{l} Ι_{R E F} = (\frac{Κ_{1}}{R_{0}} - \frac{Κ_{2}}{R_{2}}) V_{G} (Τ_{0}) - [\frac{Κ_{1}}{R_{0}_{}} (η - 1) - \frac{Κ_{2}}{R_{2}} η] V_{Τ} \cdot \\ \ln (\frac{Τ}{Τ_{0}}) - (\frac{Κ_{1}}{R_{0}}) [\frac{(V_{G} (Τ_{0}) - V_{e b Q 1 a} (Τ_{0})}{V_{Τ_{0}}}] - \\ \frac{Κ_{2}}{R_{2}} \frac{[V_{G} (Τ_{0}] - V_{e b Q 2} (Τ_{0}))}{V_{Τ_{0}}} - (\frac{Κ_{1}}{R_{1}} \ln Ν) V_{Τ} (10) \end{array}$

只要选择适当的R0, R1, R2, K1和 K2, 使之满足:

$\begin{array}{l} \frac{Κ_{1}}{R_{0}_{}} (η - 1) - \frac{Κ_{2}}{R_{2}} η = 0 (11) \\ \frac{Κ_{1}}{R_{0}} \cdot \frac{[V_{G} (Τ_{0}) - V_{e b Q 1 a} (Τ_{0})]}{V_{Τ_{0}}} - \\ \frac{Κ_{2}}{R_{2}} \cdot \frac{[V_{G} (Τ_{0}) - V_{e b Q 2} (Τ_{0})]}{V_{Τ_{0}}} - \frac{Κ_{1}}{R_{1}} \ln Ν = 0 (12) \end{array}$

那么, 得到的参考电流IREF将是理想的与温度无关的电流, 其值为 (K1/R0-K2/R2) VG (T0) 。这个电流流过选定的电阻RREF, 即可得到想要的参考电压值, 可表示为:

$V_{R E F} = R_{R E F} (\frac{Κ_{1}}{R_{0}} - \frac{Κ_{2}}{R_{2}}) V_{G} (Τ_{0}) (13)$

通过改变RREF的阻值, 可以得到数值在VDSsat (M9) 和VDD-|VDSsat (M3) |之间的任何电压值。晶体管M1～M4工作在饱和区, 当漏端电流减小时, 它们的源漏电压可以很小。所以, 该带隙电路的VDD理论上可以降至Veb (典型情况为0.7 V) 。上述电路中, 电流镜被充分使用, 不但用于产生参考电流, 管Q2的偏置电流, 还用于偏置运放。为了最大限度地减小电流镜的失配, 管子的长度应取足够长, 并且输出电压取值宜在0.6 V左右。Ms1～Ms5构成了启动电路, 以避免电路工作在零电流状态。Ms2的宽长比应小于1, 确保电路启动后Ms3～Ms5是完全关断的[11]。

3 仿真验证

采用标准0.18 μm CMOS工艺进行设计验证, HSpice仿真结果表明, 该电路能在1～2.1 V的电源电压范围内正常工作, 并得到0.9 mV/V的电源调整率。图4为电源电压在0～2.1 V变化范围内, 温度300 K时参考电压的输出波形。图5显示了输出参考电压VREF的温度特性, 在-55～+125 ℃的温度范围内, 该电路平均输出电压为623 mV, 温度系数达到4.2 ppm/℃。

4 结语

本文提出了一种新颖的曲率补偿带隙基准结构。通过3个具有不同温度依赖性质的电流的适当叠加, 从而产生一个具有极低温度系数的参考电压。仿真结果表明, 该电路在1 V电源电压下仍能正常工作。并且, 在-55～+125 ℃的温度范围内, 其温度系数仅为4.2 ppm/℃。

参考文献

[1]BANBA H, SHIGA H, UMEZAWA A, et al.ACMOS bandgap voltagereference circuit withsub-1-V operation[J].IEEE Solid-state Circuit, 1999, 34 (5) :670-674.

[2]LASANEN K, KORKALA V, RAISANEN-RUOT-SALAINEN E, et al.Design of a 1 Vlow power CMOSbandgap reference based on resistive subdivision[J].IEEE Circuits and Systems, 2002, 3:564-567.

[3]SONG B S, GRAY P R.Aprecision curvature-compensatedCMOS bandgap voltage reference[J].IEEE Solid-state Cir-cuits, 1983, SC-18 (6) :634-643.

[4]LEEI, KI M G, KI M W.Exponential curvature-compensa-ted BiCMOS bandgap voltage reference[J].IEEE Solid-state Circuits, 1994, 29 (11) :1396-1403.

[5]RINCON-MORA G A, ALLEN P E.A 1.1-V current-mode and piece-wise-linear curvature-corrected bandgapvoltage reference[J].IEEE Solid-state Circuits, 1998, 33 (10) :1551-1554.

[6]AUDY J M.Bandgap voltage reference circuit and methodwith low TCRresistor in parallel with high TCR and in se-ries with low TCR portions of tail resistor:U.S.Patent 5291 122[P].1994.

[7]LEWIS S R, BROKAW A P.Curvature correction of bipo-lar bandgap references:U.S.Patent 4 808 908[P].1989.

[8]LEUNG K N, MOKE K T, LEUNG C Y.A 2-V 23-uAcurvature-compensated CMOS bandgap voltage reference[J].IEEE Solid-State Circuits, 2003, 38 (3) :561-564.

[9]KER M D, CHEN J.New curvature-compensation tech-nique for CMOS bandgap reference with sub-1-V operation[J].IEEE Circuits and Systems, 2005, 4:3861-3864.

[10]ALLEN P E, HOLBERG D R.CMOS模拟集成电路设计[M].北京:电子工业出版社, 2005:125-130.

【带隙电压基准】推荐阅读：

CMOS基准电压源07-02

基准地价07-13

基准调整08-01

基准价格09-16

设计基准11-01

定位基准选择06-21

城镇基准地价07-24

基准地价更新08-02

设计基准事故08-02

路线基准地价08-30