CMOS基准电压源

CMOS基准电压源（精选7篇）

CMOS基准电压源 篇1

摘要：设计了一种新型的纯MOS结构电压基准源,提出了一个基于简单偏置电路的电流相加电路,利用该电路中具有与电源电压无关且与环境温度成反比特性的和式电流,改善了PMOS和NMOS阈值电压差电路输出电压的温度性能,提高了电压基准源的精度。

关键词：纯MOS结构,和式电流,阈值电压,温度系数

基准电压源是集成电路中的重要模块,广泛应用于各种模拟、数字、数模混合电路中,特别是在A/D、D/A转换等系统中,其稳定性与准确性直接影响整个系统的精度。传统电压基准源通常采用“带隙”技术。由于双极性晶体管的Vbe具有负温度特性,而工作在不同电流密度下的Vbe之差则具有正温度特性,两者相互补偿可得到与温度无关的输出电压[1]。

加工成本低、周期短等特点使CMOS工艺逐渐成为电路设计中的主流。由于寄生纵向晶体管无法在CMOS工艺中实现,有些学者提出了纯MOS管的电压基准源设计方案:利用MOS管的亚阈值区工作原理设计基准[2];利用载流子与阈值电压在不同温度下的特性设计基准[3];利用NMOS、PMOS管不同阈值电压设计基准[4]等,但它们存在温度性能较差或电源电压调整率较大的缺陷。本文在分析文献[4]基本原理的基础上,发现电路中的电流源是影响电压基准源的重要因素,针对温度系数和输出电压变化率性能矛盾,设计了一种和式电流并将它作为基于阈值电压差电路中的电流源,在得到良好的输出电压变化率的同时,提高了电压基准源的温度性能。

1 基本原理

实现一个电压基准,首先需要找到一个稳定的电压单元。例如,二极管电压基准电路中的齐纳击穿和带隙电压。在CMOS工艺中,阈值电压就是一个稳定的电压单元。阈值电压的特性依赖加工过程,且对环境温度的变化敏感,因此,需要找一个相对的量值来抵消这些变化。而PMOS与NMOS的阈值电压变化趋势相同,可以通过两者相减的方式得到一个稳定的电压。

图1为基于阈值电压差的电压基准电路原理图,输出电压基准Vref为P管与N管栅源电压VGS之差:

对于CMOS器件,阈值电压VTH与载流子迁移率μ是受温度影响的主要参量。阈值电压与环境温度有近似线性的关系[5]:

其中,VTH(T0)为温度T0时的阈值电压;αvt是阈值电压的温度系数,其值介于1 mV/℃到4 mV/℃之间,且P管大于N管。载流子迁移率与温度的关系:

式中,μ(T0)为温度T0时的载流子迁移率,且m的值介于1~2.5之间[5]。将(2)、(3)式代入(1)式,(W/L)N和(W/L)P取适当值,令(1)式对温度的导数为零,便能得到与温度无关的输出电压。同时,由于(1)式中各参数均与电源电压无关,输出电压不随电源电压变化而变化,因此,理论上这种电路结构可以实现电压基准源。然而,图(1)中的Ia、Ib为理想电流源,既与环境温度无关,又不随电源电压变化而变化,而在实际应用中电流源的实现通常既是电源电压的函数,又与温度相关。本文通过不同性质电流相加的形式,设计了一种与电源电压无关,与环境温度成反比的和式电流,得到了一种同时具有低温度系数和低输出电压变化率电压基准源。

2 新型CMOS电压基准电路

该电路由和式电流模块与核心模块组成。为防止电路在零稳定点而不能正常工作,还应加入启动电路。许多论文中都有关于启动电路的详尽描述,这里不再进行讨论。

2.1 设计思路

由于无法同时调和温度性能和电压输出变化率这对矛盾,所以必须以其中一个作为改进方向。(1)式中除电流外均与电源电压无关,而对温度而言,除电流外,阈值电压VTH和载流子迁移率μ都是温度的函数。显然,选择减少电源电压对输出的影响作为和式电流的改进目标,即能满足对输出电压变化率的设计需要,同时还能兼顾电路对温度性能的要求。反之,若将温度性能做为改进对象,电路可以得到较好的温度性能,但是电源电压对输出电压的影响却不可控。实验证明,在相同的电源电压工作范围内后者的输出电压变化率为前者的十几倍,而且温度系数提高并不明显。根据以上分析可得,一个与电源电压无关的恒流源,虽然其与环境温度的关系待定,但都可利用此关系在一定程度上优化文献[4]的设计(文献[4]中忽略了温度变化对电流的影响)。

由于简单偏置电路的电流与电源电压成正比,且根据MOS管栅源电压几乎不随电源电压变化的特性可以得到一个不随电源电压变化的电流,则通过此两者相减容易得到一个与电源电压成反比的电流,再将其与偏置电路电流按一定比例相加,即可实现一种与电源电压无关的电流设计。在此基础上,可具体解析得到该和式电流与环境温度的函数关系式,然后对(1)式中的参数进行合理设置,从而改善电路的温度性能。

2.2 电源电压对输出的影响

图2为本文所设计的新型CMOS电压基准整体电路图。如图所示,和式电流模块中,自举偏置电路(由MOS管P3、P4、N3、N4和电阻R2构成)产生偏置电流。当电源电压变化时,沟道调制效应是影响输出电流的主要因素[6]。忽略体效应,只考虑沟道调制效应,流经P3的电流:

式中,λ为沟道长度调制系数。且电源电压可表示为N3和P3管的VDS之和:

栅源电压几乎不随电源电压变化而变化,忽略电源电压对栅源电压的影响,且(5)式中其他参数均与电源电压无关,偏置电流与电源电压可以表述为线性关系。I1与I3是偏置电路的镜像电流,设:

式中,IA0为电源电压V0时流过P2的电流,a为漏电流的电压系数。同时,栅源电压不变使流经电阻R1的电流IR1不变,因此流经P7的电流可表示为:

式中,IB0=IR1-IA0,又I3、I4分别与I1、I2对应成比例,得到和式电流I5:

式中K1、K2分别为P5、P8对P2、P7宽长比比值。取K1、K2的值相等,即可得与电源电压无关的和式电流。同理,P5、P8与P6、P9的宽长比对应相等,流经N5的电流与I5成正比,因而(1)式中电流与电源电压无关,得到了与电源电压无关的输出电压。

2.3 环境温度对输出的影响

自举偏置电路产生PTAT电流[7],流经P2的电流可表示为:

式中,IT0表示温度T0时的电流值,a为漏电流的温度系数。考虑环境温度对N1管的栅源电压影响:

式(10)中IP1、μn、VTH都是温度的函数,且

式中,K3为P1管对P2管的宽长比。将(11)、(2)、(3)式代入(10)式,令其对温度求导可得:

可在某极点温度TS得到栅源电压的最大值。当温度高于TS时,栅源电压随温度升高而下降,其特性可近似为线性变化。栅源电压可表示为:

式中,VGSTS表示环境温度TS时的栅源电压,β为栅源电压的温度系数。比较温度变化对栅源电压和电阻的影响,后者随温度的变化可忽略。和式电流I5可表示为:

同理,(1)式中的电流Ia、Ib与I5成正比,即与环境温度成反比。将(14)、(2)、(3)式代入(1)式中,得到输出电压对温度T的导数:

式中A、B分别表示为Ia、Ib应对I5的比例系数。因而,同时考虑MOS管长宽比和电流Ia、Ib的设置,才能得到较好的温度性能。

3 仿真与分析

在0.6μm CMOS工艺下,采用Hspice软件进行仿真,得出:在25℃下对电源电压在2.8 V~5.5 V的范围内进行直流扫描,基准电压曲线如图3所示。在3 V电源电压下对温度在-30℃~80℃的范围内进行直流扫描,基准电压曲线如图4所示。环境温度25℃、电源电压为3 V时,输出基准电压为283.5 mV。基准电压不到300 mV,可使用比例放大器进行适当放大,以满足不同需要。

由于和式电流模块中得到与电源电压成反比的部分拉高了工作电源电压值,但电源电压能在宽范围(2.8 V~

5.5 V)内工作,且输出电压波动小于3 mV,得到输出电压变化率1.11 mV/V,满足实际应用需求。

温度系数是电压基准源最主要的参数指标。由图4可以看出,环境温度20℃~30℃时的温度系数约为零,而且有较好的对称性。且在温度-30℃~80℃的范围内,温度系数为41.5 ppm/℃,较文献[4]有了很大改进。

与文献中提到的电压基准电路的主要指标进行比较,结果如表1所示。

比较结果表明,本文的电路实现结构能够在较宽的范围内工作,且同时满足对低温度系数和低输出电压变化率的要求。

参考文献

[1]YTTERDAL T.CMOS bandgap voltage reference circuit for supply voltages down to0.6V[J].Electronics Letters,2003,39(20):1427-1428.

[2]HUANG Po Hsuan,LIN Hong Chin,LIN Yen Tai.A simple subthreshold CMOS voltage reference circuit with channel-length modulation compensation[J].IEEE Transaction on Circuits and System-II:Express Briefs,2006,53(9):882-885.

[3]WANG Jian Ping,LAI Xin Quan,LI Yu Shan.A novel low-voltage low-power CMOS voltage reference based on subthreshold MOSFETs[C].The6th international conference on ASIC(ASICON′05),2005:369-373.

[4]KONG Ming,GUO Jian Min,ZHANG Ke,et al.A novel CMOS voltage reference based on threshold voltage differ-ence between p-type and n-type MOSFETs[J].ChineseJouranl of Semiconductors,2007,28(10):1546-1550.

[5]TOLEDO L,LANCIONI W,PETRASHIN P.A new CMOS voltage reference scheme based on Vth-difference principle[C].IEEE International Symposium on Circuits and Systems(ISCAS′07),2007:3840-3843.

[6]RAZAVI B.模拟CMOS集成电路设计[M].陈贵灿译.西安:西安交通大学出版社,2003.

[7]彭伟,谢海情,邓欢.一种新型高精度CMOS电压基准源[J].电子器件,2007,30(3):863-865.

低压CMOS带隙基准电压源设计 篇2

基准电压源广泛应用于电源调节器、A/D和D/A转换器、数据采集系统, 以及各种测量设备中。近年来, 随着微电子技术的迅速发展, 低压低功耗已成为当今电路设计的重要标准之一。比如, 在一些使用电池的系统中, 要求电源电压在3 V以下。因此, 作为电源调节器、A/D和D/A转换器等电路核心功能模块之一的电压基准源, 必然要求在低电源电压下工作。

在传统的带隙基准源设计中[1,2], 输出电压常在1.25 V左右, 这就限制了最小电源电压。另一方面, 共集电极的寄生BJT和运算放大器的共模输入电压, 也限制了PTAT电流生成环路的低压设计。近年来, 一些文献力图解决这方面的问题[3,4,5] 。归纳起来, 前一问题可以通过合适的电阻分压来实现[6,7];第二个问题可以通过BiCMOS 工艺来实现[8], 或通过低阈值电压的MOS 器件来实现[3,9], 但工艺上的难度以及设计成本将上升。

基于上面的考虑, 本文首先对传统的带隙电压源原理进行分析, 然后提出了一种比较廉价且性能较高的低压带隙基准电压源, 采用电流反馈、一级温度补偿技术设计了低压CMOS带隙基准源电路, 使其电路能工作在较低的电压下。本文介绍这种带隙电压基准源的设计原理, 给出了电路的仿真结果, 并对结果进行了分析。并基于CSMC 0.5 μm Double Poly Mix Process对电路进行了仿真, 得到理想的结果。

1低压COMS基准电压源设计

1.1 传统的带隙基准源[1,10]

图1为带隙基准电压源的原理示意图。双极性晶体管的基极-发射极电压VBE, 具有负的温度系数, 其温度系数一般为-2.2 mV/K。而热电压VT具有正的温度系数, 其温度系数在室温下为+0.085 V/K[1]。将VT乘以常数K并和VBE相加就得到输出电压VREF:

$V{}_{\text{R}\text{E}\text{F}}=V{}_{\text{B}\text{E}}+{\rm K}V{}_{\text{Τ}}(1)$

将式 (1) 对温度T微分并代入VBE和VT的温度系数可求得K, 它使VREF的温度系数在理论上为零。VBE受电源电压变化的影响很小, 因而带隙基准电压的输出电压受电源的影响也很小。

图2是典型的CMOS带隙电压基准源电路。两个PNP管Q1, Q2的基极-发射极电压差ΔVBE:

$\text{Δ}V{}_{\text{B}\text{E}}=V{}_{\text{B}\text{E}2}-V{}_{\text{B}\text{E}1}=V{}_{\text{Τ}}\ln (J{}_2/J{}_1)(2)$

式中:J1和J2是流过Q1和Q2的电流密度。运算放大器的作用使电路处于深度负反馈状态, 使得节点1和节点2的电压相等。即:

$\begin{array}{l}V{}_{\text{B}\text{E}2}={\rm I}{}_{1}R{}_1+V{}_{\text{B}\text{E}1}(3)\\ \text{Δ}V{}_{\text{B}\text{E}}=V{}_{\text{B}\text{E}2}-V{}_{\text{B}\text{E}1}={\rm I}{}_{1}R{}_1(4)\end{array}$

由图2可得:

$V{}_{\text{B}\text{E}}=V{}_{\text{B}\text{E}2}+{\rm I}{}_{2}R{}_2(5)$

通过M1和M2的镜像作用, 使得I1和I2相等, 结合式 (4) 和式 (5) 可得:

$\begin{array}{l}V{}_{\text{R}\text{E}\text{F}}=V{}_{\text{B}\text{E}2}+\frac{\text{Δ}V{}_{\text{B}\text{E}}R{}_2}{R{}_1}=V{}_{\text{B}\text{E}2}+\frac{V{}_{\text{Τ}}R{}_2}{R{}_1}\ln \left(\frac{J{}_2}{J{}_1}\right)\\ =V{}_{\text{B}\text{E}2}+\frac{V{}_{\text{Τ}}R{}_2}{R{}_1}\left(\frac{A{}_1}{A{}_2}\right)(6)\end{array}$

式中:A1和A2是Q1和Q2的发射极面积。比较式 (5) 和式 (1) , 可得常数K为:

${\rm K}=\frac{V{}_{\text{Τ}}R{}_2}{R{}_1}\ln \left(\frac{A{}_1}{A{}_2}\right)(7)$

在实际设计中, K值即为式 (7) 表示。

传统带隙基准源结构能输出比较精确的电压, 但其电源电压较高 (大于3 V) , 且基准输出范围有限 (1.2 V以上) 。要在1.8 V以下的电源电压得到1.2 V以下的精确基准电压, 就必须对基准源结构上进行改进和提高。

1.2 低压COMS基准电压源的电路设计

本设计基于CSMC-0.5 μm-CMOS工艺 (NMOS的阈值电压为0.536 V, PMOS的阈值电压为-0.736 V) , 采用一级温度补偿、电流反馈技术设计的低压带隙基准源电路如图3所示。低压带隙基准源的电流不仅用于提供基准输出所需的电流, 也用于产生差分放大器所需的电流源偏置电压, 简化了电路和版图设计。

为了与CMOS标准工艺兼容, 电路中PNP的e, b, c区分别采用P+, N-well, P-sub集电极接地[1]。Q2和Q1的发射极面积比为8∶1, 流过Q1和Q2的电流相等, 这样ΔVBE等于VTln 8。流过电阻R1的电流与热力学温度成正比。三路镜像电流源使得流过P2, P3, P4的电流相等 (I1=I2=I3) 。

${\rm I}{}_1=\frac{V{}_{\text{Τ}}\ln {\rm N}}{R{}_1}+\frac{V{}_{\text{B}\text{E}}}{R{}_3}$

输出电压VREF为:

$\begin{array}{l}V{}_{\text{R}\text{E}\text{F}}={\rm I}{}_{1}R{}_4=V{}_{\text{Τ}}R{}_4\left(\frac{\ln {\rm N}}{R{}_1}\right)+\frac{V{}_{\text{B}\text{E}}R{}_4}{R{}_3}\\ =\frac{R{}_4}{R{}_3}\left[\frac{R{}_3}{R{}_1}(\ln {\rm N})V{}_{\text{Τ}}+V{}_{\text{B}\text{E}}\right]\end{array}$

电路中的温度补偿系数K为:

${\rm K}=\frac{R{}_3}{R{}_1}\ln 8$

通过调节R4的值, 可以调节输出电压VREF的大小。在电源电压变化时, P2, P3, P4的漏源电压值保持不变, 与电源电压无关, 其栅极电压由运放调节。为了降低电路的复杂度, 应用电流反馈原理, 运放采用简单的一阶运放, 由于VDD的变化多于GND的变化, 故运放的输入采用NMOS的差分对结构。因为整个电路在低压下工作, 故整个电路设计的重点是要保证低压下运放的正常工作。

由于带隙基准源存在两个电路平衡点, 即零点和正常工作点。当基准源工作在零点时, 节点1、2的电压等于零, 基准源没有电流产生。固需要设计一个启动电路, 避免基准源工作在平衡零点。本设计的启动电路由N5、N6和P7构成。当电路工作在零点时, N6管导通, 迅速提高节点1、2的电压, 产生基准电流, 节点1的电压通过P7和N5组成的反相器, 使N6管完全截止, 节点1、2的电压回落在稳定的工作点上, 基准源开始正常工作。

电路的器件参数如表1所示, P2, P3, P4管的尺寸较大, 是为了降低电路中的1/f噪声。电流镜的负载管P5, P6和差分对管N1, N2的宽长比较大, 以抑制电路的热噪声。由于电路中的电阻值较大, 故在工艺中用阱电阻实现。电容C0有助于电路的稳定, 同时还可以减小于运放的宽度, 有助于降低噪声的影响。

2仿真与结果分析

在Cadence设计平台下的Spectre仿真器中基于CSMC 0.5 μm CMOS工艺模型对电路进行了仿真。得到电路的温度特性曲线、直流电源抑制特性曲线、交流PSRR特性曲线、启动时间曲线如图4所示。各项仿真结果参数如表2所示。

3结语

在应用典型CMOS电压基准源的基础上, 综合一级温度补偿、电流补偿技术, 设计了带隙电压基准源电路。该带隙基准源电路的电源工作范围为1.6～4 V, 工作温度为-10～+130 ℃, 基准输出电压VREF为 (650.5±0.5) mV, 温度系数可低至2.0 ppm/℃, 电源抑制比为-70 dB。仿真结果证明了设计的正确性。

摘要：基准源是模拟集成电路中的基本单元之一, 它在高精度ADC, DAC, SoC等电路中起着重要作用, 基准源的精度直接控制着这些电路的精度。阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。并基于CSMC 0.5μm Double Poly Mix Process对电路进行了仿真, 得到理想的设计结果。

关键词：CMOS基准电压源,低功耗,Sub-1V,高电源抑制比

参考文献

[1][美]毕查德.拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社, 2003.

[2]ABO A M, GRAY P R.A 1.52 V 10-bit 14.3-MS/sCMOS pipeline analog-to-digital converter[J].IEEE Sol.Sta.Circ., 1999, 34 (5) :651-657.

[3]MEHR I, SINGER L.A 55 mW 10-bit 40 M sample/snyquist-rate CMOS ADC[J].IEEE Sol.Sta.Circ., 2000, 35 (3) :318-325.

[4]Tao Z, KERAMAT M.A 10-bit 1002 MS/s 50 mW CMOSA/Dconverter[C].USA:Int.Symp.Circ.and Syst.2002.

[5]TESCH B J, Pratt P M, BACRANIA K, et al.14-b 125 MSPS digital-to-analog converter and bandgap voltage refe-rence in 0.5μm CMOS[C].USA:Proc.of the IEEE 1999ISCAA′99, 1999.

[6]BANBA H, Shiga H, MMEZAWA A, et al.A CMOSbandgap reference circuit with sub-1-V operation[J].IEEEJournal of Solid-state Circuits, 1999, 34 (5) :670-674.

[7]LEUNG N K, MOK P K T.A Sub-1-V15 ppm/℃CMOSbandgap voltage reference without requiring low thresholdvoltage Device[J].IEEE Journal of Solid-state Circuits, 2002, 37 (4) :526-530.

[8]RAZAVI B.Design of analog CMOS integrated circuits[M].Boston:McGraw Hill, 2000.

[9]ANNEMA A J.Low-power bandgap reference featuringDTMO ST′s[J].IEEE Journal of Solid-state Circuits, 1999, 34 (7) :949-955.

CMOS基准电压源 篇3

1 传统基准电流源

基准电流通常由一个基准电压作用在一个合适的电阻上得到[2],图1所示的电路[3]是一种应用最普遍的基准电流源,它由MOS管和电阻构成,通过向电阻上施加一个合适的电压获得理想的电流值,其产生的基准电流Iref为:

式中,β=μnCox(w/l),μn为电子迁移率,Cox是栅电容,(w/l为晶体管的宽长比,R为电阻值。该电路广泛应用在μA到mA量级的基准电流产生电路中。虽然通过将MOS管M3、M4偏置在亚阈值区可以获得μA量级的基准电流,但此时电阻R的取值很大,占据了大量的芯片面积,电路已不再实用。针对这种情况,Oguey提出了一种叫做Oguey-Aebisher的电流源[4],其电路图如图2所示。可以看到,图1中的电阻被一个偏置在线性区的MOS管取代了,该电路具有很好的温度特性,但有一个缺点是基准电流值随电源电压的变化波动很大[5]。通常,为了得到更好的电源抑制比,电路中一般采用共源共栅结构[6],通过将敏感器件的漏端与电源电压隔离,可以获得随电源电压变化很小的电流。但共源共栅电路具有一个明显的缺点:电路中需要多个偏置电压,同时共源共栅管使得电路的最小工作电压变大。

2 新型基准电流源

本文在Oguey-Aebisher电流源的基础上做了改进,提出了一种新型的基准电流源。在保证电路具有好的温度特性的前提下,该电路还具有比共源共栅电流源更好的电源抑制比。如图3所示,电路中的所有晶体管被偏置在相同的漏电流下,即M1、M2、M3的尺寸完全相同。由于运算放大器的存在,可以保证晶体管M4、M5的栅极被偏置在相同的电压下。虽然所有PMOS管的漏源电压正比于电源电压,但漏电流由于负反馈的作用保持恒定,从而可以得到基本上不随电源电压变化的基准电流,大大提高了电路的电源抑制比。

对于工作于亚阈值区的晶体管,流过它的电流Id的表达式[4,7]为:

其中,I0=μCox(η-1)VT2,μ是载流子迁移率,η为亚阈值斜率因子,VT为热电压,Vgs为栅源电压,Vth是晶体管阈值电压。假设M4、M5管偏置在亚阈值区,由于两个管子流过的电流相等,但具有不同的宽长比(w/l)4、(w/l)5,从而可以得到M4、M5管的栅源电压差Vd为:

其中,K为波尔兹曼常数,q为电荷密度,T为温度。可以看出,如果两支管子流过的电流相等且都偏置在亚阈值区,则它们的栅源电压的差值与电流无关。由于η基本上是与温度无关的,因此Vd具有PTAT(与绝对温度成正比)的特性。

由于M7管工作于饱和区,M6管偏置在线性区,可以得到流过M7的漏电流为:

流过M6管的电流为:

式(4)、式(5)中,βi=μnCox(w/l)i,i=6,7。

由式(4)可推导出,将其代入式(5)得到Ir的另一个表达式Ir′为:

由于Ir′=Ir=I7,可以推导出:

其中Keff为一个只与器件宽长比有关的量。由于电子迁移率μn与温度的关系为:

可以推导出:

式中,μ0是参考温度T0下的电子迁移率,UT0为T0下的热电压,m为一个介于1.5～2的常数。由于指数因子2-m很小,因此电路表现出良好的温度特性。

3 电路实现

图4给出了完整的MOS管实现电路,此电路中没有电阻,由启动电路、运算放大器和基准电流产生的主体电路三部分组成。其中,晶体管M8、M9和电容C构成了一个简单的启动电路,用以消除上电过程中电路中存在的“简并”偏置点[3]问题;Mn1、Mn2、Mp1、Mp2 4支管组成一个简单的差分输入、单端输出的运算放大器,用以提高基准电流源的电源抑制比;剩余管构成了基准电流源电路的主体电路。

4 仿真结果分析

基于TSMC 0.18μm CMOS厚栅工艺,在Cadence Spectre下对电路进行了仿真,分别获得了基准电流源的温度特性曲线和电源电压特性曲线。图5是电源电压为2.5 V、输出电流为46 nA时得到的温度特性曲线,在-40℃～85℃的温度范围内,基准电流仅有1.5 nA的偏差,温度系数为24.33 ppm/℃。在室温下,基准电流随电源电压变化的特性曲线如图6所示。可以看到,在1.8 V～3.3 V的输入电压范围内,输出电流大约变化0.02 nA,输出电流变化率仅为0.028 9%/V。在频域分析中,该电路也表现出了良好的性能,如图7所示,其在低频段的PSRR最大可以达到-85 dB。

本文提出了一种新颖的nA量级CMOS基准电流源。该电路不需要使用电阻,大大节省了芯片面积。仿真结果显示,该电路的温度系数为24.33 ppm/℃,输出电流变化率仅为0.028 9%/V,PSRR为-85 dB,电路消耗的总电流小于200 nA。该电路已成功应用在ETC唤醒接收机中的OSC中,并可望应用于对温度特性和电源电压调整率有严格要求的模拟/混合系统中。

参考文献

[1]何乐年,王忆.模拟集成电路设计与仿真[M].北京:科学出版社,2008.

[2]De La Plaza A.Nanoampere supply independent low-voltagecurrent reference[C].Marrakeeh:IEEE 2011 Faible TensionFabile Consommation(FTFC),2011:9-11.

[3]毕查德.拉扎维,著.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,等译.西安:西安交通大学出版社,2003.

[4]HENRI J O,DANIEL A.CMOS current reference withoutresistance[J].IEEE Solid-State Circuits,1997,32(7):1132-1135.

[5]BUCK A E,MCDONALD C L,LEWIS S H,et al.A CMOSbandgap reference without resistors[J].IEEE Solid-StateCircuits,2002,37(1):81-83.

[6]Wang Yi,He Lenain,Yan Xiaolang.All CMOS temperature,supply voltage and process independent current reference[C].IEEE International Conference on ASIC,2007:600-663.

基准电压源 篇4

基准电压源是指被用作电压参考的高精度、高稳定度的电压源, 要求其能克服工艺、电源、温度以及负载变化而保持稳定, 并能在标准工艺下制造。能产生基准源的技术很多, 如带隙基准源、稳压管、VBE基准源、热电压VT基准源以及利用MOS工艺中增强型MOS管和耗尽型MOS管之间的阈值电压差产生基准电压的技术等。理想的带隙基准电压源电路的输出电压几乎不受温度变化、工艺变化、电源电压波动等因素的影响。

鉴于产生稳定电压的基准模拟的重要性和广泛应用, 以及对性能的高要求, 国内外对带隙基准电压源做了大量的研究, 主要集中在以下几个方面:

1 低温度系数

温度系数用于表征基准电压源随温度的电压变化, 由于晶体管BE结正向导通电压VBE随温度变化的非线性, 传统带隙基准源的温度特性已无法满足更高精度和稳定性的需求。从一阶线性补偿到曲率补偿如二阶, 三阶补偿, 指数补偿, 对数补偿 (亚阈值电路) 等。而且补偿方式众多, 如电流相减补偿法, 电压叠加补偿法, 利用不同质电阻上电压降的叠加实现温度系数的曲率补偿, 阶段性电流模式补偿等, 可获得最好温度系数达到几个ppm/℃。

2 高电源抑制比

在开关电源芯片工作过程中开关的通断产生大量的高频噪声, 这会对输出电压产生不利的影响, 基准电压源应该在较宽范围内具有良好的电源抑制比性能。为了提高电源抑制比性能, 目前的研究主要有以下四种方法:

1) 使用内部校准过电压基准电压源产生的核心电路部分提供供电电压或电流;2) 增加共源共栅器件隔离电源电压和基准电压源产生核心电路部分;3) 提高运算放大器的增益和电源抑制比;4) 将电源电压波动馈送到基准电路的反馈环路中, 通过反馈环路来提高电源抑制比。

采用共源共栅电流镜能有效地避免普通电流镜因沟道调制效应带来的电源依赖性, 从而提高了电路的电源抑制比PSRR。使用无运算放大器的负反馈结构的带隙基准技术, 在1MHz的电源抑制比是-40d B。这些电路都能大幅度提高低频时的电源抑制比。但当工作频率升高时, 基准电压的电源抑制比会有很大的降低, 这将限制对电源电压高频噪声的抗干扰能力, 所以提高高频电源抑制比也是得到了很多的重视, 采用全差分结构可以显著改善PSRR, 在500KHz为-90d B。另一方面通过对基准电路高频简化结构的电源抑制比传输函数的分析, 加入频率补偿电路, 实现零极点的相消, 达到扩展频带的作用。

3 低工作电压

近年来, 便携式电子产品的快速发展使得对低压低功耗带隙基准源的需求大大增加, 同时也对基准源的设计提出了更高的要求。为了缩小电池尺寸和延长电池寿命, 需要基准电压源电路工作在2V以下的电压和A量级的静态电流下, 同时还要保证较高的电路性能, 如低温漂、高电源抑制比等。实际中很多基准电压源的工作电压无法降低主要是受使用的运算放大器的影响, 主要解决方法有使用互阻抗运算放大器使工作电压达到1.2V, 或避免使用运算放大器改用单输入放大器。

4 低功耗

低功耗设计已经成为电子产品设计的主流, 基准电压源也存在这种趋势。工作在亚阈值的CMOS基准电压源利用两个MOS管栅极源极电压差的正温度系数来与BE结负温度系数相抵消, 虽然可以降低功耗, 但由于这对工艺的控制精度提出了很高的要求, 由此带来的温度系数往往是不理想。另外, 避免使用运算放大器不仅在低压工作上, 而且对低功耗也有着重要的指导意义。

基准电压源主要有齐纳二极管、隐埋齐纳二极管和带隙基准电压源三种分类, 它们都可以设计成两端并联式电路或者三端串联式电路。

齐纳二极管优化工作在反偏击穿区域, 因为击穿电压相对比较稳定, 可以通过一定的反向电流驱动产生稳定的基准源。它的特点是输入范围宽, 为2V到200V。它们还具有很宽范围的功率, 从几个毫瓦到几瓦。精确度达不到高精度应用的要求, 静态电流较大 (1~10m A) 。齐纳基准源的另一个问题是它的输出阻抗, 内部非零阻抗将导致基准电压随负载电流的变化而发生变化, 选择低输出阻抗的齐纳基准源将减小这一效应。此外, 它的长期稳定性比较差。

埋入型齐纳二极管是一种比常规齐纳二极管更稳定的特殊齐纳二极管, 这是因为采用了植入硅表面以下的结构。除了具有输入电压范围宽的特点, 精度比常规齐纳二极管的基准源提高很多, 但部分器件不能吸入电流。

带隙基准电压源包括双极型带隙基准源和CMOS带隙基准源。带隙基准电压源的性能较其他基准有了很大的飞跃。它的温度系数可以做的很小, 可获得1.22V到10V的各种基准电压。由于建立在非表面的带隙机理上, 因此比齐纳二极管更稳定。它的输出阻抗很低, 能保持很小的温度系数而且具有长期稳定性。同时, 带隙基准源工作的静态电流和功耗都很小, 电源电压抑制比较大, 输出基准电压受电源电压的影响很小。

各种基准源由于特点不同而应用在不同的场合。齐纳二极管、隐埋齐纳二极管的基准电压较高, 适用在电源电压较高且对功耗要求不高的系统中, 比如稳压器。带隙基准电压源由于它的优越性能而获得广泛的使用, 模拟数据转换器 (ADC) , 数模转换器 (DAC) , 温度传感器, 通信电路等都会用到它。

摘要：基准电压源是模拟集成电路中的基本单元, 它在SOC、ADC、DAC、传感器和通信电路以及存储器等领域有着广泛的应用。基准源的目的是向后续电路提供稳定的、不随外界因素 (主要是电源电压和环境温度) 影响的电压。本文主要介绍了基准电压源的研究现状及分类应用。

关键词：带隙基准,曲线补偿,低功耗,温度系数

参考文献

[1]魏智.多ADC系统的基准源设计.国外电子元器件, 2002.

[2]Razavi B著.陈贵灿等译.模拟CMOS集成电路设计[M].西安:西安交通大学出版社, 2002.

[3]刘刚, 何笑明, 陈涛.微电子器件与IC设计.北京:科学出版社, 2005.

CMOS基准电压源 篇5

1 基准电压设计原理

温度系数是基准电压源的一个核心指标, 目前都是采用抵消平衡技术来提高其温度特性。将基准电压源中正温度系数物理量和负温度系数物理量, 采用一定配比来降低其温度系数。因此, 分析带隙基准电压中各物理量的温度特性是设计的基础, 配比抵消温度系数是设计的关键。

1.1 正温度系数电压分析

当NMOS管的VGS≈VTH时, 器件工作在亚阈状态, 由于存在弱反型层, 漏源之间会有一定的导通电流ID, 根据亚阈特性, 电流ID与VGS成指数函数关系

其中, ζ>1, 为非理想因子, VT=k T/q。由式 (1) 得

则

由式 (3) 可分析出ΔVGS为一个正温度系数的电压物理量。

1.2 负温度系数电压分析

双极晶体管的基极-发射极电压 (VBE) 具有负温度系数。根据其物理特性, 结电压VBE与温度的函数关系为

式中, η和α分别是与三极管结构和漏源电流有关的系数;η通常为4;α为1或0, 1代表漏源电流为PTAT电流;0代表漏源电流为与温度无关;T0为参考温度;VBG为带隙外推电压。因此通过分析VBE的数学函数, 可得出VBE与温度近似成负比例关系, 即VBE近似为一个负温度系数的电压物理。

2 一阶温度补偿电路

采用配比正、负温度系数的电压可得到一个近似零温度系数的基准电压。图1为采用一阶温度补偿的基准电压源电路。

图1中VCC和VSS分别为电源电压和地;Mp1、Mp2、Mp3、Mp4为PMOS晶体管宽, W/L的宽长比为1∶1∶M∶N;同时Mn1、Mn2为NMOS晶体管宽, W/L宽长比为1∶A;而晶体管Mp1、Mn1晶体管宽长比为1∶B。根据EKV的连续型I-V模型, 强反型-弱反型的临界电流或转折点电流定义为标称电流ISo, 在0.35μm CMOS相关工艺参数, 计算得到ISon=87.4 n A, ISop=29.7 n A。为保证NMOS晶体管工作在亚阈值区, PMOS晶体管工作在强反型区, 比值1∶B应该尽量大, 以确保MNOS的漏源电流<80 n A, 可得

根据节点S的电流方程

通过分析VOUT电压方程, VOUT为一阶函数, 由于VBE为负温度系数而IPTATR3为正温度系数, 如果调节M为一合适值, 则VOUT的温度系数可以近似为零, 即此电路实现一阶温度补偿, 同时还可以通过调节R2、R3来实现对VOUT的大小调节。

3 曲率补偿电路

3.1 曲率补偿原理

采用一阶温度补偿的基准电压温度系数较差, 主要原因是只通过配比抵消一阶电压的温度系数, 而没有对高阶电压的温度系数进行抵消。一阶温度补偿电路仿真分析可知, 基准源只能在某个温度点T0具有零的温度系数, 在低温与高温区域, 温度系数则达到30~100×10-6/℃。所以, 为得到温度性能更好的带隙基准电压源, 必须进行高阶温度补偿。

3.2 曲率校正

为了改善图1一阶温度补偿基准电压VOUT的温度性能, 进一步分析式 (4) 的VBE方程, 如果抵消方程中第3项所带来的温度影响, 则基准电压的温度系数将降低, 其温度性能也将改善。通过曲率校正可以实现消除高阶项的温度影响。曲率校正电路如图2所示, Mp1的偏置电压VPTAT是一个正温度系数电压, 即流过Mn1的电流IPTAT为正温度系数电流。图2电路的电源和地分别为Vcc和Vss。电路中电流镜Mn1和Mn, 使得流过Mn2的电流为IPTAT。电流镜Mn3和Mn4, 使得流过Q5的电流为IOUT。流过Q1、Q2、Q3、Q4电流分别为IPTAT、IPTAT、IPTAT/A、 (IPTAT/A+ICTAT) 。电压VBE=VTln (IC/ISS) , IC为集极的电流, Iss为反向饱和电流;VT是热电压, 且VT=k T/q, 其中k为波尔兹曼常数, T为绝对温度;q为电子电量;A为Q2与Q3的发射极面积比;R为电阻;电流ICTAT=VBE5/R。由此可以计算出X、Y、Z这3点的电压值。

由电流ICTAT=VBE5/R得ICTAT具有负温度系数;IPTAT为正温度系数电流, 即调节A和R (ICTAT) 可以使得电流 (IPTAT/A+ICTAT) 的和为常数K, 且温度系数趋于0。

由式 (11) 可知, 产生的输出电流IOUT (K为常数) 为温度的高阶函数, 通过调节面积比例系数A和电阻R (或ICTAT) 来调节高阶温度补偿。

4 电路前仿真

(1) 采用曲率校正的一阶温度补偿带隙基准电压源电路如图3所示。

分别仿真分析非曲率校正基准电压和曲率校正基准电压。仿真时电源电压VCC为1.2 V, 温度范围为-20~120℃。图4为温度特性仿真结果。图4 (a) 为非曲率校正一阶温度补偿的带隙基准电压源温度特性曲线, 基准电压在-20~40℃范围内平均温度系数约为2.1×10-6/℃, 40~120℃范围内为17.1×10-6/℃, 所以有必要在高温部分进行曲率温度补偿。经过曲率校正的温度曲线如图4 (b) 所示。在-20~120℃范围内平均温度系数为1.7×10-6/℃, 在温度为60℃时, 存在一个突变点, 主要原因是:系数K不是与温度完全无关, 在60℃是I2PTAT由二次曲线向更高次曲线变化的一个转折点, 如图4 (b) 所示。

(2) IOUT (I2PTAT/K) 温度仿真结果如图5 (a) 所示, 电源电压VCC为1.2 V, 温度扫描范围为-20~120℃。从图中可以看到电流IOUT (I2PTAT/K) 为一条“准二次”曲线, 在60℃时有一个转折点。图5 (b) 中曲线为产生IOUT电流时NMOS的栅偏置电压 (VTHN=0.7 V) 。

5 芯片测试结果

5.1 温度特性测试

取30颗样片分别进行温度动态扫描测试和静态缺陷测试。动态温度扫描测试范围为-40~125℃, 测试步进为1℃, 测试结果如图6所示, 单样片的动态温度系数均<2×10-6/℃, 与上述电路仿真结果基本一致。

5.2 静态缺陷测试

分别在-40℃、25℃、85℃、125℃下测试30颗样片的基准电压并记录数据, 再进行统计分布分析, 记录数据如表1所示, 统计分布如图7所示, 统计分析结果表明, 芯片性能一致性高, 服从正态分布规律, 正品率达到99.99%以上, 符合6西格玛质量要求。

6 结束语

基于Chrt0.35μm CMOS工艺, 设计了一个基于亚阈值区工作的一阶温度补偿电路和一个采用正温度系数电压作为偏置电压的I2PTAT电流产生电路, 获得了一个电路结构简单, 高性能的带隙基准电压源。经过样片测试结果表明;电路可以获得稳定的输出基准电压400 m V, 在-20~120℃范围内温度系数约2×10-6/℃。该基准源的最低工作电压为1.2 V, 适合于低电源工作, 可用于太阳能供电的集成系统中, 同时该电路具有较强的移植性, 可为各种数字或模拟芯片提供精准的参考电压。

摘要：要基于Chrt0.35μmCMOS工艺, 设计了一种基于亚阈值工作区的一阶温度补偿和I2PTAT电路组成的带隙基准电压源。芯片测试结果表明, 电路在1.2 V电源电压下便可工作;在温度-20～120℃范围内, 基准电压源平均温度系数<2×10-6/℃。该带隙基准源具有良好的可应用于高精度模数转换器 (ADC) 、数模转换器 (DAC) 和系统集成芯片 (SOC) 中。

关键词：带隙基准源,曲率校正,温度系数,I2PTAT

参考文献

[1]GABRIEL A R M.Voltage references from diodes to precision high-order bandgap circuits[M].Newyork:WileyInterscience, 2002.

[2]ANTON P.A compensated bandgap voltage reference with Sub-1-V supply voltage[M].Berlin:Springer, Analog Intergrated Circuit and Signal Processing, 2005.

[3]吴金, 刘桂芝, 张麟.CMOS亚阈型带隙电压基准的分析与设计[J].固体电子学研究与进展, 2005, 25 (3) :366-384.

带隙电压基准源的设计与分析 篇6

在集成电路工艺发展早期,基准源主要采用齐纳基准源实现,如图1(a)所示。它利用了齐纳二极管被反向击穿时两端的电压。由于半导体表面的沾污等封装原因,齐纳二极管噪声严重且不稳定。之后人们把齐纳结移动到表面以下,支撑掩埋型齐纳基准源,噪声和稳定性有较大改观,如图1(b)所示。其缺点:首先齐纳二极管正常工作电压在6～8 V,不能应用于低电压电路;并且高精度的齐纳二极管对工艺要求严格、造价相对较高。

1971年,Widlar首次提出带隙基准结构[1]。它利用VBE的正温度系数和ΔVBE的负温度系数特性,两者相加可得零温度系数。相比齐纳基准源,Widlar型带隙基准源具有更低的输出电压,更小的噪声,更好的稳定性[2]。接下来的1973年和1974年,Kujik和Brokaw分别提出了改进带隙基准结构。新的结构中将运算放大器用于电压钳位,提高了基准输出电压的精度[3]。

以上经典结构奠定了带隙基准理论的基础。文中介绍带隙基准源的基本原理及其基本结构,设计了一种基于Banba结构的带隙基准源,相对于Banba结构,增加了自启动电路模块及放大电路模块,使其可以自动进入正常工作状态并增加其稳定性。

1 带隙基准源工作原理

由于带隙电压基准源能够实现高电源抑制比和低温度系数,是目前各种基准电压源电路中性能最佳的基准源电路。

为得到与温度无关的电压源,其基本思路是将具有负温度系数的双极晶体管的基极-发射极电压VBE与具有正温度系数的双极晶体管VBE的差值ΔVBE以不同权重相加,使ΔVBE的温度系数刚好抵消VBE的温度系数,得到一个与温度无关的基准电压。图2为一个基本的CMOS带隙基准源结构电路。

其中,Vref为输出的基准电压;VBE1为图2中Q1的基极-发射极电压;R1,R2在电路中的位置如图2所示。

图2电路工作原理为:运算放大器、PMOS管M1和M2构成一个负反馈,使得运放正负输入端电压相等。发射极面积之比为n的两个三极管Q1、Q2的VBE差值ΔVBE加在电阻R1上。运放的输入电流为零,所以电阻R1、R2上的电压也和绝对温度成正比,可以用来补偿Q1管子VBE中随绝对温度线性减小的部分。合理选择R1、R2及n的值,可以得到与温度无关的输入电压

$V{}_{\text{r}\text{e}\text{f}}=V{}_{\text{B}\text{E}1}+\left(1+\frac{R{}_2}{R{}_3}\right)\frac{k{\rm T}}{q}\ln n$ (1)

以上电路可以得到的输出电压与温度的关系一般是开口向上或向下的抛物线,这样容易想到若再叠加一定的曲线,就可以进一步消除输出电压的温度效应,使电压更加稳定。

这种思想早在1983年B.S.Song和P.R.Gray就提出了[5],之后诞生了很多根据不同曲线结合,或应用不同工艺来制造的新基准源电路,也是很有发展潜质的一个方法。其中,2003年Leung利用了与温度有关的电阻比,一个用高阻多晶电阻,另一个用扩散电阻,这样通过这两个电阻上的压降与VBE相加,就可以VBE消除VBE温度系数的非线性[2,6]。

2 一种基于Banba结构的基准源

2.1 基本结构

文中设计的一种带隙基准源电路,是在1999年发表于JSSC上的基准源结构[1]基础上添加了自启动电路及放大电路构成,如图3所示。

组成:第一部分为启动电路,主要由MSA,MSB,MSC三个管子的性能来决定电路的自启动;第二部分为放大器,采用二级Miller电路,并且从带隙部分获得偏置电流;第三部分与Banba结构基本一致。

本结构的优点体现在以下几个方面:

(1)在传统的带隙基准电路中,输出电压Vref约为1.25 V,这就限制了电源电压在1 V以下的应用,而这个结构的Vref通过两个电流的和在电阻上的压降来实现:一个电流与三极管的VBE成正比,另一个与VT成正比,产生的基准电流通过MOS管M3镜像到输出电流,再通过输出负载电阻R4决定输出参考电压,方便改变所需产生的电压值。

(2)放大器中采用Miller补偿可以增加稳定性,Hironori Banba等采用的是以NMOS为差分输出管的单级运放,这样要达到较低电源电压则需要非标准的耗尽型器件,对工艺的转换性较差,所以文中采用PMOS管作为差分输入。由于放大器在电路中起的作用是保证1、2电压的相等,达到对核心部分没有影响的效果,所以此结构是对Banba结构的一种改进。

(3)启动电路使电路节点处于简并状态时也可以自动进入正常工作状态,在Banba结构中,其自启动方法是采用一个额外的脉冲(Power On-Reset Signal)来实现,这在模拟与混合电路中较少用到,所以文中添加了启动部分的电路,虽然增加了元件数,却能使制造和启动过程简单实用。

2.2 自启动模块及放大电路模块分析

在放大器的偏置电路中,如果初始状态节点2的电压为0,则出现简并,在没有外界刺激情况下不会工作,这在实际应用中是不可接受的,所以必须去除简并点,方法如图4所示,由3个MOS管形成开启电路。由于PMOS管MSA的栅极接地,所以MSA始终导通,这样使得S点电平升高,S也是MSB管的栅极,因此MSB管导通,它的漏极电平降低,这样如果启动点为PMOS栅极,该PMOS管导通,电路可以开始工作。最后还必须使MSB脱离,当电路开始正常工作时,MSC管开启,这样就再次使S节点电平下降,MSB管由此关断,脱离了启动部分。

带隙电路中的放大器主要作用是使两个输入点的电平相等,所以只要增益足够就可以,另外为了防止振荡,相位裕度也要足够,其他指标不是特别重要。图5为放大器的核心部分,各部分作用:MA1、MA2为第一级差分放大,MA6为第二级放大,MA5、MA7从带隙部分偏置电流分配给放大部分MOS 管。Cc为密勒电容,将主次极点分离,也可增大相位裕度。

2.3 Spectre仿真结果及分析

图6为使用Cadence的仿真软件Spectre在台积电(TSMC)0.18 μm工艺下如图3所示的一种基于Banba结构的Bandgap的输出参考电压与温度的关系图。可以看出结果为:在-50～100 ℃内,相差最大的参考电压的对应两点变化为96.71 ℃,901.176 μV,相应温度系数为

$\text{Τ}\text{C}=\frac{901.176}{96.71\times 1.25}=7.45\times 10{}^{-6}$ (2)

从实用角度看,也就是说温度在70 ℃的变化范围内,此电路均有2-11的精度。但这是在TT模式下、不考虑版图布局、寄生电阻及电容等的情况下仿真的结果,实际情况或许会有些偏差。

3 结束语

基准源的设计与应用在基准电压源是模拟集成电路的基础模块,它在电路系统中为其他功能模块提供高精度的电压基准,或由其转化为高精度电流基准。一个合格的基准电压源对电源电压、工作温度、输出负载变化、制造工艺不敏感,可以为其他电路模块提供精确的参考点,是当代模拟集成电路极为重要的组成部分,它为串联型稳压电路、A/D和D/A转化器提供基准电压,也是大多数传感器的稳压供电电源或激励源。

摘要：介绍了基准源的发展和基本工作原理以及目前较常用的带隙基准源电路结构。设计了一种基于Banba结构的基准源电路,重点对自启动电路及放大电路部分进行了分析,得到并分析了输出电压与温度的关系。文中对带隙电压基准源的设计与分析,可以为电压基准源相关的设计人员提供参考。可以为串联型稳压电路、A/D和D/A转化器提供基准电压,也是大多数传感器的稳压供电电源或激励源。

关键词：基准源,Banba结构,带隙基准源,输出电压

参考文献

[1]HIRONORI B.A CMOS bandgap reference circuit with sub-1-V operation[J].IEEE J.Solid-State Circuits,1999,34(5):670-673.

[2]KA N L,MOK K T.A sub-1-V15-ppm/℃CMOS bandgap voltage reference without requiring low threshold voltage device[J].IEEE J.Solid-State Circuits,2002,37(4):526-530.

[3]毕查德.拉扎维.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2003.

[4]ANDREA B.Op-amps and startup circuits for circuits for CMOS bandgap references with near1-V supply[J].IEEE J.Solid-State Circuits,2002,37(10):1339-1343.

[5]SONG B S,GRAY P R.A precision curvature-compensated CMOS bandgap reference[J].IEEE J.Solid-State Cir-cuits,1983,SC-18:634-643.

CMOS基准电压源 篇7

得益于集成电路技术的深入研究与迅速发展,各类基于模拟、数字技术的通信设备和消费品已成为当今一大热点。带隙基准电压源是集成电路中非常关键的基本模块,被用作参考电压源,具有高精度、高稳定的特点,且不受电源电压和工作温度的影响[1]。

带隙基准电压源广泛应用于光接收机前置跨阻放大器(TIA)、模数转换器(ADC)、数模转换器(DAC)、低压差线性稳压器(LDO)、温度传感器、电压检测器、高精度比较器等模拟和数模混合集成电路中,是不可缺少的关键基本模块,其性能很大程度上决定了系统集成芯片的性能。

基于CMOS工艺的带隙基准源,可以实现高集成度,达到较低的功耗;基于双极型工艺的带隙基准源,在高速电路有着广泛的应用,有着很强的电流驱动能力。而Bi CMOS工艺技术可以实现将CMOS工艺与双极型工艺集成在同一芯片上,因而同时具备了两者的优点,它在集成芯片上所实现的高性能,是其他两种工艺不能达到的。因此,采用Bi CMOS工艺来进行带隙基准电压源的研究设计,具有重要的意义[2]。

1 带隙基准电压源工作原理

带隙基准电压源的目标是产生一个基准电压———与电源和工艺均不存在关系,且同时具有确定微小温度特性。假设电压V1随温度升高而减小,电压V2随温度升高而增加,选取适当的系数α1和α2使得α1×(坠V1/坠T)+α2×(坠V2/坠T)=0。因此,能够获得带隙基准电压,即有VREF=α1V1+α2V2。

1.1 Brokaw带隙基准电压源结构

Brokaw带隙基准电压源[3]的电路结构如图1所示。

从图1不难看出:

当VREF电压处于平衡点时,流过晶体管Q1和Q2的电流IC1=IC2,通过运算放大器的负反馈作用,使电路输出电压稳定在基准电压VREF。Brokaw带隙基准电压源在平衡状态下的输出电压为:

1.2 Kujik带隙基准电压源结构

Kujik带隙基准电压源[4]的电路结构如图2所示。

该电路结构与Brokaw带隙基准电压源电路结构有相似之处,通过运算放大器的负反馈作用,得到稳定的带隙基准电压VREF。

图中PNP晶体管Q1和Q2为二极管接法的双极型晶体管,根据运算放大器的“虚短”、“虚断”特性,可以得到输出电压VREF为:

2 Bi CMOS带隙基准电压源的设计

2.1 电路分析

结合上述两种带隙基准电压源结构进行相应改进后,本文中的带隙基准电压源的整体电路如图3所示。

为了提高电路系统的稳定性,利用“密勒效应”,在运算放大器的两级之间添加一个大的电容进行密勒补偿,得到一个低频极点。电容被分成几个并联以及采用了MOS管电容,电阻也被分开采用了串联的连接方式,均是考虑到了版图设计以及匹配性的需求。

在传统的核心电路结构中,都是采用MOS管来为核心电路提供偏置电流,而本设计采用npn晶体管来提供偏置电流。通过前面的分析,可以得知使用MOS来提供偏置电流,会出现传输电流为零的“简并点”现象,需要启动电路来激励,而npn晶体管则不存在这种“简并点”,因此本设计中的核心电路不需要启动电路来进行激励。此外,运算放大器与晶体管Q3和Q4、电阻R3和R4共同构成反馈回路。因为设计目标中的输出电压为1.2 V,双极型晶体管的基极-发射极电压VBE约为0.8 V,而电源电压为3.3 V,因此需要使用电阻进行分压,否则难以得到1.2 V的输出电压。

晶体管Q1和Q2采用二极管连接方式,它们的发射极面积不相等,其面积的比值为n:1。本文中两个晶体管的发射极面积比值为16:2,即n=8,取该值一是降低失调的影响,二是提高器件匹配性,因此这两个晶体管的基极-发射极电压VBE也不相等。

由VB1=VB2可得:

则可得晶体管Q1和Q2的基极-发射极电压VBE的差值ΔVBE为:

从而可以得到带隙基准电压源的输出电压VREF为:

因此,调节上式中的电阻的比值,便可以得到接近理想温度系数的带隙基准电压。

图3的放大器结构中,PMOS管M1、M2和M3都是允许传输零电流的,此时运算放大器无法正常工作,因为NMOS管M3的漏极存在零简并点。为了破坏这个“简并点”,需要一个启动电路来进行激励。晶体管Q7、Q8、Q9和电阻R8构成的支路有电流传输,由于3个晶体管都是以二极管的形式连接的,且每个晶体管的基极-发射极的电压VBE为0.8 V,则Q10的基极电压为3个VBE,即2.4 V,因此该晶体管会迅速开启,并有电流传输,其发射极连接在运算放大器电路中的MOS管M3的漏极和M5的漏极之间,则Q10的发射极电流会迅速注入这两个MOS管,进而抬高节点电位,激励MOS管导通,从而使运算放大器达到正常工作状态。待整个带隙基准电路处于稳定工作状态时,Q10发射极电位将被拉至带隙基准电压VREF与一个基极-发射极电压VBE之和,即2.0 V,此时Q10的基、射两极之间的压降将会降到0.4 V,Q10关断,不再有电流传输,节省了功耗。

2.2 版图及后仿真

如图4所示是带隙基准电压源的整体版图。整体电路版图的周围以及需要保护的器件的周围都添加了保护环,该版图的面积为115μm×220μm。

对带隙基准电压源进行后仿真,结果如下:

(1)温度系数

在3.3 V电源电压和典型TT工艺角模型下,对带隙基准电压源在温度-40℃~100℃进行扫描,得到温度系数的后仿真结果,如图5所示。输出电压约为1.2 V,温度系数约为10.0 ppm/℃。

(2)电源抑制比

带隙基准电压源电源抑制比PSRR的后仿真结果如图6所示,验证环境:3.3 V电源电压,并加上1 V交流信号分量,典型TT工艺角模型,工作温度27℃,频率扫描范围1 Hz~10 GHz。从图中可以看出,在低频时,带隙基准电压源后仿真的PSRR约为-69 d B;10 k Hz时,PSRR约为-53 d B,具有较好的电源抑制特性。

3 偏置电路的设计

3.1 偏置电路结构

本文中的带隙基准电压源主要为跨阻放大器(TIA)芯片中的其他模块提供稳定的基准参考电压,将带隙基准电压源进行应用,完成了偏置电路模块的设计。图7中,带隙基准电压源的输出电压VREF从npn晶体管Q1的基极输入,PMOS管M2和M3构成了低压共源共栅电流源,且M3提供了一个偏置电压Vb1。PMOS管M5和电阻R3构成了一个二极管方式连接的基本电流源,且M5产生了另一个偏置电压Vb2。通过改变电阻R2和R3的阻值,调节偏置电压Vb1和Vb2的大小,使所有MOS管工作时均处于饱和区。

偏置电压Vb1和Vb2分别输入到PMOS管M16、M18、M20和M17、M19、M21的栅极,构成了电流镜,并产生偏置电流。带宽调节功能主要通过改变itemp的电流值,进而影响输出端电流信号,使其速率发生改变,最终使得输出信号的带宽变化。itemp的电流值由两部分构成,一部分是由电流镜产生的基本偏置电流,第二部分是增量电流,这部分电流可以通过控制模块来进行控制,该模块可以对产生增量电流的PMOS管的状态(开启或关断)进行控制。

3.2 偏置电路的带宽调节功能

图7中,存在两个控制端ctl1和ctl2,其中ctl1控制PMOS管M6和M8,ctl2控制PMOS管M7和M9。ctl1和ctl2只有高(1)、低(0)两种电位。则ctl1和ctl2的逻辑电平控制组合共有11、10、01和00 4种,这4种不同的组合,通过由MOS管构成的简单逻辑门如与非逻辑门、或非逻辑门和非逻辑门来实现。

如果ctl1和ctl2的控制组合为11或00,可以看出,这两种组合对增量电流的产生没有作用,甚至会影响电路的稳定性。因此,不会产生11和00控制组合。

当ctl1和ctl2的控制组合为10时,ctl1控制的PMOS管M6和M8处于关断状态,ctl2控制的PMOS管M7和M9处于开启状态。则提供一个(Vb2-Vds)偏置电压到M11和M13的栅极,使其开启,产生屏蔽特性;另外,提供了一个(Vb2-Vds)偏置电压到M10和M12的栅极,使这两个PMOS管开启,产生增量偏置电流。

当ctl1和ctl2的控制组合为01时,ctl1控制的PMOS管M6和M8处于开启状态,ctl2控制的PMOS管M7和M9处于关断状态,此时M7和M9承担隔离电压Vb1和Vb2的作用。那么,M8的漏极与M9的源极间电位为1,使得M10和M12处于关断状态;此外,M6的漏极与M7的源极间电位也为1,使得M11和M13也处于关断状态,则无增量偏置电流产生。

实际电路中,有多个这样的可控电流模块并列,通过对不同可控电流模块分别提供不同的控制组合,可以实现不同个数的可控偏置电流的叠加。则需要全局控制逻辑对其进行控制,如图8所示,引入了逻辑信号bwh_ctl和bwl_ctl,共有4种逻辑电平控制组合:11、10、01和00。则可以对TIA的输出信号的带宽实现4档调节,经过多次验证,4档调节满足需求。

3.3 版图及后仿真

图9所示为偏置的整体版图。同样的,整体电路版图的周围以及需要保护的器件的周围都添加了保护环,该版图的面积为154μm×94μm。

对偏置电路进行后仿真,验证其带宽调节功能。在3.3 V的电源电压、TT工艺角模型时,对整个TIA电路系统进行交流后仿真,频率扫描范围从1 Hz到100 GHz,得到带宽调节功能的后仿真结果如图10所示。从图中可以看出,TIA的输出信号的增益均为73 d B左右;组合为11、10、01和00时,TIA的输出信号的带宽分别为7.9 GHz、8.9 GHz、9.8 GHz和10.1 GHz,实现了约2.2 GHz的带宽调节范围,足够满足不同应用的需求。

4 总结

本文结合两种传统的带隙基准电压源结构,设计了应用于TIA芯片的带隙基准电压源,并进行了结构优化,实现了良好的性能。设计实现了具有带宽调节功能的偏置电路,使得TIA输出信号可以实现7.9 GHz至10.1 GHz范围的带宽调节,提高了TIA芯片的应用范围。完成版图设计,目前正在进行MPW流片。之后,将根据流片测试结果,进一步对电路结构进行改进。

摘要：基于0.18μm SiGe BiCMOS工艺,设计了应用于一款“10-Gbps跨阻放大器(TIA)”芯片的带隙基准电压源。该带隙基准电压源工作在3.0 V~3.6 V的电源电压下,输出基准参考电压为1.2 V,温度系数为10.0 ppm/℃,低频时电源抑制比为-69 d B,具有良好的性能。应用该带隙基准电压源完成了TIA芯片中偏置电路模块的设计,该偏置电路除了提供偏置电流外,还具备带宽调节功能,可实现对TIA输出电压信号带宽进行7.9 GHz、8.9 GHz、9.8 GHz和10.1 GHz四档调节,提高了TIA芯片的应用性。目前,带隙基准电压源与偏置电路随TIA芯片正在进行MPW(多项目晶圆)流片。

关键词：Bi CMOS,带隙基准电压源,偏置电路,带宽调节

参考文献

[1]吴文兰,刑立东.带隙基准源的现状及其发展趋势[J].微计算机信息,2010,26(17):186-188.

[2]王振宇,成立,高平,等.Bi CMOS器件应用前景及其发展趋势[J].电讯技术,2003,43(4):9-14.

[3]BROKAW A P.A simple three-terminal IC bandgap reference[J].IEEE Journal of Solid-State Circuits,1974,9(6):188-189.