CMOS运算放大器论文（共6篇）
CMOS运算放大器论文 篇1
0 引 言
随着微电子技术的发展,混合信号集成电路得到了广泛应用。集成电路已发展到系统级芯片(SOC)阶段[1,2]。特别是随着CMOS工艺的进步,CMOS电路所具有的低成本、低功耗以及高速度等特点,使集成电路的应用、理论和技术发生了深刻的变化。另外随着CMOS模拟电路设计的不断进步,CMOS技术不仅是实现SOC的最好选择,而且是实现模拟集成电路的有效方法。近年来,基于CMOS技术的低压、低功耗便携式产品在人们日常生活中的应用越来越广泛。在低电源电压条件下,需要增大运放输入/输出信号的动态范围,实现轨对轨输出,即供电电源电压和地(或另一电源电压)之间的输入共模范围和输出摆幅[3,4]。对于轨对轨运放,输入级中跨导会发生变化,这将会引起信号的失真、环路增益的变化等[5]。所以,必须使输入级跨导在整个共模输入范围内保持恒定。
本设计是采用电流镜改变互补差分对尾电流来获取恒定跨导以实现轨对轨。为了获得较大的带宽和增益,输入级中采用了电流源控制,中间级的电流求和电路采用折叠式共源共栅电路,输出级采用AB类控制电路,并且通过适当选择最佳的管长比,减少了补偿的复杂度。
1 输入级原理与设计
轨对轨运算放大器在整个共模范围内,输入级的跨导基本保持恒定,这对低电压应用是至关重要的[6],其在低电源电压和单电源电压下可以有宽的输入共模电压范围和输出摆幅。轨对轨输入/输出功能扩大了动态范围,最大限度地提高了放大器的整体性能。
1.1 基本原理
一般情况下,运放的输入级都采用差分放大器,通过NMOS或PMOS的差分对可实现基本的差分输入。然而这种单一的差分,并不能满足轨对轨输入的需求。
本文设计的输入电路如图1所示,输入电路由一个PMOS输入对和一个NMOS输入对并连构成。工作原理如下:
(1) 若 Vss≤Vcm≤VgsP+Vdsat,仅PMOS输入对导通。其中,Vcm为共模输入电压,Vss为负电源,VgsP为PMOS管的栅源电压,Vdsat为电流源两端的电压。
(2) 若Vdd≤Vcm≤VgsN+Vdsat,仅NMOS输入对导通。其中,Vdd为正电源,VgsN为NMOS管的栅源电压。
(3) 若Vcm处于以上两种情况之外,PMOS,NMOS输入对均导通。
由此可见,NMOS与PMOS差分对并连时,Vss≤Vcm≤Vdd。
对于该输入级电路的跨导[7]具体分析如下:
假设:
由跨导公式:
可知:若PMOS或NMOS输入对分别单独导通,其跨导均为:
若2个MOS差分对管同时导通,则:
式中:μP,μN分别为PMOS,NMOS载流子迁移率,Cox为单位面积的栅氧化层电容。所以,当Vcm处于输入差分对管不同的工作状态时,跨导不恒定,即两个MOS差分对管同时导通是二者分别单独工作时的2倍。
1.2 输入级的设计
非恒定跨导是轨对轨运放中存在的主要问题之一,实现恒跨导的方法有多种。其中电平移位法需要及时调整,具有电路不稳定的缺点。齐纳二极管恒压法可以节约芯片面积,降低功耗,但对跨导控制不是很理想。最大电流选择法的电路设计比较复杂。本文采用电流镜改变互补差分对管的尾电流来实现恒跨导[8]。
通过电流镜改变互补差分对管的尾电流来使跨导恒定。基于式(2),式(3),可采用3倍电流镜和电流开关使2个差分对管单独工作时的电流为原来单独导通时的4倍,这样整个输入级的跨导就可以保持恒定。通过给开关管加固定偏压来控制输入差分对管尾电流的变化,进行偏压选取,使尾电流的变化和输入电压同步变化。
运算放大器整个电路组成如图2所示,在输入级中,PMOS差分对M1,M2和NMOS差分对M3,M4组成互补差分对,2个开关管M5,M8分别控制3倍电流镜M6,M7和M9,M10产生4倍尾电流,控制电路的输入差分对管尾电流。MOS管M51,M52,M53以及电压源VB1,VB2,电流源IB1组成偏置电路,给M5提供所需电压。当Vcm接近于Vss时,M1,M2,M8导通,M5截止,则尾电流经开关管M8和3倍电流镜 M9,M10给PMOS差分对提供4倍尾电流;当Vcm接近于Vdd时,M3,M4,M5导通,M8截止,则尾电流经开关管M5和3倍电流镜 M6,M7给PMOS差分对提供4倍尾电流;当Vcm处于中间状态时,开关管M5,M8均截止,此时仅MOS管MA,MB作为电流源提供尾电流。从而,可以得到恒定的跨导。
2 输出级
2.1 AB类输出级
运算放大器的输出级可在允许失真范围内将功率传输给负载,对高性能运放来讲,要求输出级可以向负载传输正、负双向电流,提供尽可能大的输出电压摆幅,同时要求拥有高的效率、小的失真及良好的频率特性。因此,为了最大效率地利用电源,输出级必须具有大的输出摆幅和尽可能小的静态电流。为此可采用AB类的输出级。
AB类输出级结合了A类和B类优点,在静态功耗及输出电流方面做出了折衷,大大减小了交越失真,同时实现了较大的输出电流。为了减少芯片面积,可将AB类驱动电路放入折叠共源共栅求和电路中去,由于浮动AB类控制器可以产生有别于供电电压的静态电流,在输出级中采用叠接二极管电路,可以对AB类控制器产生栅压偏置。如图2所示。浮动电流源M21,M22对于折叠共源共栅电流求和电路和AB类控制器产生偏置,其与图3所示的AB类驱动电路[9]中M19,M20有着相同的结构,这样,输出管M27,M28的静态电流不会受到输入共模电压的影响。
由于MOS晶体管的栅源电压的限制,为了获得轨对轨的输出范围,在输出级使用共源级的晶体管是必须的。图3所示的为该运算放大器的AB类输出级,M21,M22,IB5和M23,M24,IB8分别提供晶体管M20,M19的栅极偏置电压。M25,M26的静态电流分别由M21,M22,M20,IB7,IB6,IB5和M23,M24,M19,IB7,IB6,IB8确定;输出级工作时M25,M26的栅极电压差是稳定的,并以此来保证该输出级为AB类输出级。该输出级的缺点是输出管M25,M26的静态电流会受到输入共模电压的影响。图2中采用MOS管M31～M35,M26,M271组成的偏置电路来提供电路所需电流。
2.2 频率补偿
两级CMOS运算放大器的密勒补偿有直接密勒补偿和共源共栅密勒补偿方法。用共源共栅密勒补偿技术设计出的CMOS运放与直接密勒补偿相比,具有更大的单位增益带宽、更大的摆率和更小的信号建立时间等优点,还可以在达到相同补偿效果的情况下极大地减小版图尺寸。
对于该运放的频率补偿,采用了共源共栅密勒补偿方式。如图2所示,总体设计的补偿回路中包含了共源共栅级M14,M16。
本文采用0.5 pF的密勒补偿电容,通过仿真可得到相位裕度为70°,单位增益带宽为121 MHz,补偿效果较好。
3 仿真结果
3.1 输入级跨导
为了验证该电路的性能指标,用HSpice[10]进行了模拟仿真。共模输入电压直流扫描输入级跨导的变化曲线如图4所示为输入级跨导随输入共模电压变化的曲线,由图中可以看出,输入共模电压从0～3.3 V变化,跨导的变化维持在±5%内,基本上保持恒定,达到了设计的要求。
3.2 放大器的性能指标
采用HSpice对图2所示CMOS运算放大器进行仿真分析的条件为:电源电压为3.3 V,输入共模电压为1.65 V,负载电阻为10 kΩ。在对该放大器各个性能指标进行仿真的同时,与输出级为A类时进行了比较。本文所设计电路的仿真结果如图5,图6所示。表1所示为两类输出级的仿真性能参数。
4 结 语
本文设计了一种CMOS运算放大器,该运算放大器在输入级中采用电流镜和控制互补差分对管的尾电流来使跨导恒定,中间级为一折叠共源共栅电流求和电路,输出级为前馈AB类输出级。仿真结果表明,在3.3 V的供电电压下,该运放输入级跨导在整个共模输入范围内仅变化±5%,其输入共模范围和输出信号摆幅接近于地和电源电压,有较好的单位增益带宽和相位裕度,输入输出线性动态范围宽,静态功耗小于0.45 mW,在低压低功耗应用方面,如便携式电子设备方面较为适用。
参考文献
[1]RAZAVI Behzad.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2002.
[2]ALLEN P E,HOLBERG D R.CMOS模拟集成电路设计[M].2版.北京:电子工业出版社,2005.
[3]WHITE William Redman.A high bandwidth constant andslew-rate rail-to-rail CMOS input circuit and its applicationto analog cells for low voltage VLSI systems[J].Journal ofSolid-State Circuit,1997,32(5):701-712.
[4]LIANG Y C,SHEU M L.A rail-to-rail constant gainCMOS op-amp[C]//Proceedings of 2004 IEEE Asia-Pa-cific Conference on Circuits and Systems.Taiwan,China:IEEE Press,2004,1:257-260.
[5]HOGERVORST Ron,TERO John P,HUIJSING JohanH.Compact CMOS constant-gm rail-to-rail input stagewith gm-control by an electronic zener diode[J].IEEEJournal of Solid-State Circuit,1996,31(7):1035-1040.
[6]HUIJSING Johan H,HOGERVORST Ron,LANGEN KJ.Low-power low-voltage VLSI operational amplifier cells[J].IEEE Transactions on Circuits and Systems,1995,42(11):841-852.
[7]王红燕,陈向东,彭建华,等.恒定跨导Rail-to-Rail CMOS运放设计[J].微电子学与计算机,2008,25(4):102-107.
[8]LIPKA B,KLEINE U.Design of a cascoded operationalamplifier with high gain[C]//Proceedings of 14th Interna-tional Conference on Mixed Design of Integrated Circuitsand Systems.Ciechocinek:MIXDES,2007:260-261.
[9]程春来,柴常春,唐重林.一种低压低功耗CMOS折叠:共源共栅运算放大器的设计[J].现代电子技术,2007,30(24):191-196.
[10]钟文耀,郑美珠.CMOS电路模拟与设计:基于Hspice[M].北京:科学出版社,2007.
[11]耑平.负反馈放大电路内参数“应变”分析[J].电子设计工程,2010,18(4):112-114,118.
[12]王成帅,沙龙,杜红棉,等.无线传输系统中低噪声放大电路的设计[J].电子设计工程,2009,17(2):41-42.
CMOS运算放大器论文 篇2
关键词：运算放大器,提高增益,稳定性
0引言
运算放大器已经成为模拟电路设计中的一种最通用和最重要的集成电路。而CMOS运算放大器主要用于模拟集成系统或子系统中,与整个系统设计制作在一个芯片上,所以它的负载是确定的,通常是几十pF的电容负载,这样就不需要像通用运放那样,要求电路能适应几百pF的电容负载或几千欧姆电阻负载。同时还可以利用负载电容形成运放的主极点,使电路简化[1]。但由于它的增益不够高,在电路应用中很难达到高精度的要求。这次设计的是一种在基本的两级运放结构基础上改进而来的无缓冲CMOS运算放大器,用来解决它的增益问题。
根据实际需要,本运算放大器的设计指标要求为:直流增益大于74dB;单位增益带宽10MHz;相位裕量大于60度;摆率为10V/μs;电路的工作电流小于1mA。
1运算放大器的设计
本文所设计的电路是在采用频率补偿技术的两级运放结构的基础上,利用增益提高技术,来得到高的增益。
1.1增益提高技术
图1为一个带增益提高级的共源共栅结构,采用一个反馈放大器来控制M1的漏电压,使M1的漏电压等于Vb,使得输出电压的变化对M1的漏极电压影响变小,通过M1的漏极电流以及输出电流变得更加恒定,产生更高的输出阻抗。由小信号电路分析可得电路的输出阻抗比传统的共源共栅结构增加了A1倍,A1是反馈放大器的直流增益,如下式:
Rout≈A1gm2ro2ro1. (1)
由于在小信号情况下,Vb初值为零,电路简化,可用图2的形式实现[2],其增益等于:
|AV|≈gm1(gm2ro2ro1)(gm3ro3) (2)
1.2总电路结构
如图3,电路中的电阻Ri和M12支路中的电流确定了晶体管M9,M14,M5,M13,M7的电流。在该电路中,我们根据指标要求来设置补偿电容为1.6pF,从而Ri阻值和M12的宽长比的选择,以摆率所确定的M5的漏电流为依据,来设置其宽长比[1]。该电路中,电阻Ri阻值为570k,M12的宽长比为M5的一半3∶1,而M5的宽长比由共模范围最小值的指标要求来确定。M14和M15支路的电流确定了晶体管M21和M16的电流。M1和M2构成的输入的差分对管,M3和M4则构成电流镜负载。M3和M4的宽长比的值,在电路中由共模指标的最大值确定其值是33∶1.5。这样M1,M2,M3,M4,M5共同构成了运放的第一级,即差分放大器,而M13,M14,M15,M16,M17,M18,M19,M20 和M21则是根据增益提高技术原理设计的辅助电路。通过本辅助电路,原电路直流开环增益得到了大大得提高,从原来的3800增加到到了27000多倍,比前期没有增加辅助电路而得到的增益高出了7倍多,而功耗只有1.4mW,其他参数如相位裕量、单位增益带宽和摆幅,稍微有所下降,不过仍能满足指标要求,而共模范围却比没加之前更好了,这样的结果是令人满意的。通过本技术增益很容易得到了提高而且也没有增加更多的共模共栅器件,从而也节约了成本。
第二级是由M6和M7构成的电流源负载共源放大器,来作为输出级,其中M7提供偏置电流。
为了使在闭环电路中反馈运算放大器输入端的信号幅度和相位不使该信号在环路中产生振荡,我必须在电路中增加相位补偿电路。图3中M8,M9,M10,M11和Cc构成在第一级与第二级之间的补偿电路。M8是调零电阻,由于流过M8的直流电流为零,而M11,M9和M10是一个分压电路,为M8提供偏置电压,因此M8工作在非饱和区,对零点位置进行控制。在总电路结构中,设置M8的宽长比的值使零点与p2极点重合,从而抵消了p2极点,形成了更加稳定的电路系统。
2 SmartSpice分析结果
我们采用通用的SmartSpice程序对此电路进行了模拟[3],对于0.6μmCMOS工艺,MOSFET BSIM3V3[4,5]模型,电路的中的各器件的参数如表1所示。
其中补偿电容Cc为1.6pF,负载电容为10pF
幅频特性、相频特性响应如图4所示。图5为输入输出特征曲线。从图中可以得出输入失调电压只有几个微伏。为使静态条件下,VIN=0,Vout=0,输入端只需要微伏的补偿电压。
2.1增益频谱特性
从图4我们可以直接测出仿真结果:Gain=88.8dB;Phase Margin=64.4o;GB=13MHz。当单位增益时,放大器和反馈回路的相位之和小于180时,或者说在放大器和反馈回路的相位之和为180时,它的增益要小于1,这样的系统是稳定的。在单位增益时,相位值与180度之差,称为相位裕量。一般要求运算放大器的相位裕量至少要45度,最好60度,这样的系统最稳定。很明显,在满足增益和单位增益带宽的指标要求下,本电路中相位裕量足够大,能使电路相当稳定。
2.2输入输出特性
从图中我们可以得出输出摆幅,电压的正向摆幅约为2.48V,负向摆幅约为-2.5 V,二者稍微有些差异,失调电压为40μV。
2.3结果汇总
以上是具体的电路结构图和仿真结果,对其性能指标列表可得表:
2.4参数的折中处理
电路的性能参数相互影响制约,这里主要是对一些比较重要的参数变化制约做的一个总结,也就是在电路参数调整中的一些指导和心得体会,如表3。
3结束语
本文讨论了采用0.6μmCMOS工艺设计的一种无缓冲两级运算放大器,电路的模拟结果令人满意,增益达到了27000多倍,实现了高增益,本电路可以用于大规模集成电路的设计中,作为一个完整的子电路,改善了整个电路的性能。
参考文献
[1]吴秀山,王丽,潘三芳,等.LSI中的CMOS运算放大器的设计[J].中国计量学院学报,2005(6).
[2]毕查德,拉扎维.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,等译.西安:西安交通大学出版社,2003.
[3]王志功.集成电路设计与九天EDA工具应用[M].东南大学出版社,2004.8.
[4]Phillip E.Allen Douglas R.Holberg.CMOS模拟集成电路设计(第二版)[M].北京:电子工学出版社,2005.
CMOS运算放大器论文 篇3
电流反馈运算放大器(CFOA)是20世纪90年代初期迅速发展起来的超高速运放。电流反馈这个术语描述的是:在负反馈闭环工作时,由输出端反馈到低阻抗反相输入端的反馈量是电流[1,2,3,4]。电流反馈运算放大器是一个四端口的器件,它可以工作在电压或电流模式下,利用它可以很容易地实现集成电路中的一些通用模块。电流反馈运算放大器最重要的优点是它不像传统的电压模式的运放一样受到增益带宽积为常数的限制,可以实现增益和带宽的独立调节,因此可以提供更高的速度和更快的转换速率,在高性能视频系统、高速通信系统、高速精密A/D及D/A转换领域中有较高的应用价值,近年来越来越受到研究人员的重视[5,6,7,8,9]。
1 电流反馈运算放大器基本概念
电流反馈运算放大器的代表符号和基本结构如图1所示,它可以看作是一个第二代电流传输器和一个电压缓冲器的级联。其中反相输入端X端(电流输入端)用“-”表示,反向输入端的电阻非常小;同相输入端Y端(电压输入端)用“+”表示,同相输入端是高阻抗的输入端。有些电流反馈运算放大器将增益节点Z单独接到一个引出端,其电压、电流分别用VZ,IZ表示。IZ根据电流的方向是否和IX相同,又有两个方向,本文中设计的电流反馈运算放大器中IZ和IX的方向相同,即同时流入或同时流出。Z端和O端分别是电流输出端和电压输出端。
电流反馈运算放大器中各电压和电流量之间的关系为
2 电流反馈运算放大器的设计
2.1 电路结构概述
按照图1的结构设计的电流反馈运算放大器如图2所示,其中M1～M18构成第二代的电流传输器,M19～M34构成了电压缓冲级,为了简化设计,这里M19～M34的结构采用了和M1～M16相同的结构。图2的设计中衬底的连接没有画出,除了M1～M4和M19～M22外,所有的NMOS管的衬底接负电源电压,所有PMOS管的衬底接正电源电压。由于篇幅所限,图中的偏置电路没有给出,另外在M16,M18,M34的栅极和漏极之间应该加入补偿电路,图中没有给出。
M1～M12构成第二代电流传输器的输入级,其中M1,M2和M3,M4是两对相同的PMOS差动对,由于是采用的N阱工艺,所以它们的源极和衬底可以短接,使得它们的阈值电压不受体效应的影响。M5,M6为电流镜结构,M7,M8分别为两个差动对的尾电流源,M9与M10,M11与M12构成源极跟随器。M13～M18构成电流传输器的输出级,其中M13～M16为CMOS互补输出级,M17和M18与M15和M16相匹配,使得X端口的电流传输到Z端口。
2.2 轨到轨的输入级
当VX和VY接近正的电源电压VDD时,尾电流源M7和差动对M1和M2截止,所以电路的大信号和小信号特性都是通过差动对M3和M4表现出来;当VX和VY处于电源电压的中心范围时,差动对M1和M2、差动对M3和M4都能正常工作;当VX和VY接近负的电源电压VSS时,M9和M11截止,M3和M4不能正常工作,小信号特性只能通过M1和M2体现出来。
2.3 端口特性
M1～M16可以看作是一个两级的运算放大器,X为输出端口,它通过把输出端和反相输入端短接形成负反馈结构,进而构成了单位增益缓冲器,所以VX=VY。
电流传输由M15～M18完成,M17与M18和M15与M16相匹配,并且它们的栅极分别相连,当有电流从X端流出时,M15和M16的栅压都将减小,由于M17和M18的栅极与M15和M16的栅极有相同的电压变化,所以也会有相同的电流IZ=IX从Z端口流出,反之亦然。
在Z端口和O端口之间由M19～M34构成另外一个单位增益缓冲器,使得VO=VZ。
图2的设计中用到的管子参数由表1给出,为了使管子具有更好的恒流特性,采用了较长的沟道。
3 仿真特性分析
为了验证电路的性能,利用Cadence公司的Spectre软件[3,4]对电路进行了仿真。图3是Y端口和X端口之间的大信号传输特性,测试时在Y端口加电压,X端口开路,进行直流扫描。从图4可以看出,在-0.9～+0.9 V的范围内,X端口的电压都能很好地跟随Y端口的电压。图4所示是Z端口对X端口的电流跟随范围,通过把输入端口Y和端口Z接地,在X端口加电流源,测量Z端口的电流,结果显示在-650～+650μA的范围内电流都可以精确地跟随。此外,使Y端接地,在X端加入电流源,测量X端的电压变化,进而得到X端的小信号输出阻抗最大约310Ω,类似的方法得到Z端口的输出阻抗为44.6 kΩ。
图5是把电流反馈运放接成单位增益缓冲器,在输入端Y加一个0.4 V的阶跃信号,在输出端接3 pF电容,测量得到其转换速率为82 V/μs。此外,测量得到的该电流反馈运算放大器的共模抑制比(CMRR)为68.62 d B,如图6所示。由于电路不是完全对称(输入共模电平只加在Y端),所以共模抑制比受到一定的影响。
1)同相输入方式的闭环特性
将电流反馈运算放大器接成同相输入的负反馈电压比例放大器,Y端口为输入端,电路结构如图7所示。一般情况下其电压增益可以近似表示为
测试时,令R1=1 kΩ,R2=1 kΩ,2 kΩ,4 kΩ,得到的增益特性曲线如图8所示。从图中可以看到,电流反馈运算放大器在增益变化的情况下带宽并没有明显减少,这正是电流反馈运算放大器的优点。
2)反相输入方式的闭环特性
将电流反馈运放接成反相输入闭环电压放大器,如图9所示。外接电阻R1和R2实现负反馈,输入信号加在电流反馈运算放大器的反相输入端。其闭环增益可以表示为
测试时也令R1=1 kΩ,R2=1 kΩ,2 kΩ,4 kΩ,得到的增益特性曲线如图7所示。从图中可以看到其带宽也基本不随增益变化,之所以图10中增益为正值,是因为此时其相位为180°。
4 小结
笔者设计了一种低压低功耗的电流反馈运算放大器,基于0.18μm CMOS工艺,在0.9 V的电源电压下,Spectre仿真的功耗为245μW。仿真结果表明,该电流反馈运算放大器具有精确的电压和电流跟随能力,具有增益和带宽相对无关的特性,相比于常用的CMOS电压模式运算放大器,它的转换速率也更高。
摘要：设计了一种低压低功耗的电流反馈运算放大器(CFOA),采用了0.18μm CMOS工艺,工作在0.9 V的电源电压下,并给出了Spectre仿真结果,功耗为245μW。输入采用了轨对轨的结构以提高输入电压摆幅,输出采用互补输出结构,使输出工作在甲乙类状态,以降低电路的功耗。
关键词：电流反馈运算放大器,电路功耗,CMOS
参考文献
[1]王卫东.现代模拟集成电路原理及应用[M].北京:电子工业出版社,2008.
[2]毕查德.拉扎维.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,译.西安:西安交通大学出版社,2003.
[3]何乐年,王忆.模拟集成电路设计与仿真[M].北京:科学出版社,2008.
[4]ALLEN P E,HOLBERG D R.CMOS模拟集成电路设计[M].冯军,李智群,译.北京:电子工业出版社,2005.
[5]MAHMOUD S A,ELWAN H O,SOLIMAN A M.Low voltage rail torail CMOS current feedback operational amplifier and its applicationsfor analog VLSI[J].Analog Integrated Circuits and Signal Processing,2000,25:47-57.
[6]RAIKOS G,PSYCHALINOS C.Low voltage current feedbackoperational amplifiers[J].Circuit System Signal Process,2009,28:377-388.
[7]MADIAN A H,MAHMOUD S A,SOLIMAN A M.New 1.5V CMOScurrent feedback operational amplifier[EB/OL].[2010-05-20].http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?arnumber=4263438.
[8]MITA R,PALUMBO G,PENNISI S.Low-voltage high-drive CMOScurrent feedback op-amp[J].IEEE Transactions on Circuits and SystemsII:Express Briefs,2005,52(6):317-321.
CMOS运算放大器论文 篇4
1 电路结构
旁路电压控制电路包括施密特电路、比较器电路和控制电路三大部分。其整体的电路如图1所示。下面将分别介绍。
1.1 施密特电路[1]
集成电路的广泛应用为芯片添加关断功能以降低芯片的功耗成为必需。该设计中的M25～M29组成的施密特电路就提供了此功能。当外部引脚“SHUTDOWN”电压Vin为低电平时, M25, M26导通, M27, M28截止, D点输出高电平, 此时整个电路处于关断状态, 内部功耗极低。随着Vin逐渐升高, 当Vin>VTH (M28) 时, M28, M29均处于导通状态, 则M28的漏端电压为M28, M29对电源的分压, 近似为VDD/2, 故M27仍截止。当Vin继续上升, M25, M26导通能力下降, 导致M27的源端电压下降, 当VGS (M27) >VTH (M27) 时, M27开始导通, 使D点电压急剧下降, 进一步使M25, M26的导通减弱直至截止, 此时, 输出翻转, D点输出低电平, 电路转为正常工作。
施密特触发器的特点在于其可将缓慢变化的电压信号转变为边沿陡峭的矩形脉冲[2], 所以即使外部引脚“SHUTDOWN”的电压变化缓慢或包含噪声, 电路都能正常地工作;同时也能看出, 只有在输入大于一定电压时, 电路才会正常工作, 这样的设计提高了电路的抗干扰能力。
1.2 电压比较器电路
比较器用于比较两个输入模拟信号并由此产生一个二进制输出。而通常情况下, 比较器工作于噪声环境中, 并且在阈值点检测信号的变化。当一个包含噪声的信号加在没有迟滞功能的比较器的输入端, 会使比较器的输出充满噪声, 甚至有可能出现振荡现象[3]。故在设计时往往借助正反馈以实现滞后功能, 使电路具有一定的抗噪声能力。这种正反馈往往分为外部正反馈和内部正反馈, 又由于外部正反馈所需的高精度的电阻在集成电路中很难实现, 所以内部正反馈得到了更为广泛的应用[4]。
在该设计中, 电压比较器的主要功能在于:比较旁路电压和基准电压的大小, 输出信号到控制电路以确定是否对旁路电容进行充电。它的电路结构图如图2所示。当PD为低电平时, 比较器正常工作。当“+”端电压低于“-”端电压时, M4的漏电流大于M2的漏电流, 多余的电流对电容Cj (此点到地的等效寄生电容) 进行充电, M6的栅电压升高, 当|VGS6|<|VTP|时, M6截止, 比较器输出低电平;同理, 当“+”端电压高于“-”端电压时, 电容Cj (此点到地的等效寄生电容) 放电, M6的栅极电压降低, M6饱和导通, 比较器输出高电平。
M8～M12为电流反馈部分。当比较器输出高电平时, 开关管M9和M12均导通, M11和M8组成电流镜结构, 当M11, M8均处于饱和区时电流镜正常工作且M11镜像M8的漏电流并反馈回A点[5], 以改变比较器负向转折的阈值电压V-TRP, 达到迟滞的目的。
undefined
则通过调节M11和M8管的宽长比undefined, 可以改变反馈回A点的电流大小, 从而改变电路的负向转折阈值电压V-TRP。此时比较器的正向转折点V+TRP和负向转折点V-TRP不等, 比较器电路具有双稳态特性, 其宽度为:
undefined
该宽度电压表明了比较器所允许的最大噪声幅度[6]。
与文献[3]中所介绍的利用内部电压正反馈实现迟滞的电路相比, 采用电流反馈的方法, 一方面避免了同时使用正、负反馈, 使电路的性能更为稳定;另一方面也减少了MOS管状态改变的次数, 降低了比较器传输时延。当PD为高电平时, M13截止, M14导通, 使得M5, M7, M10均处于截止状态, 整个电路处于低功耗状态。
1.3 控制电路
控制电路所实现的功能为产生比较器所需的基准电压和对旁路电容进行充、放电。图1中, M17, M18的栅极电压由放大器的偏置电路产生。当PD为低电平时, 开关管M16导通, 调节R1, R2的值, 使B点的电压等于VDD/2, 并将B点的电压作为比较器的正向转折电压V+TRP, 此时开关管M19导通, 电路对旁路电容CB充电且将C点电压作为比较器的正向输入。当电容上的电压低于V+TRP时, 比较器输出低电平, M21截止;当电容上的电压高于正向转折电压V+TRP时, 比较器输出高电平, M19截止, 电路停止对旁路电容充电, 同时M21导通, 此时C点的电压为:
undefined
式中:V+C为M21导通后电容上的电压;V-C为M21导通前的电容上的电压;τ为时间常数, τ= (RB+R) C;RB为B点到地的等效电阻[7]。可以看到在一段时间后, 旁路电容上的电压将近似等于B点电压, 即VDD/2, 则得到所需的旁路电压。同时, 考虑到音频功率放大器上电、掉电的“POP”噪声是由旁路电压的瞬间跳变引起的, 所以可以适当的增大旁路电容以增大旁路电压的上升、下降速度, 起到减少“POP”噪声的作用[8]。
当PD为高电平时, M16截止, 电路不工作。
2 仿真结果
该使设计采用Candence Spectre仿真工具进行仿真, 所采用的工艺是华润上华0.5 μm的N阱CMOS工艺典型模型[9]。
图3为该设计中旁路电压的输出变化曲线。“SHUTDOWN”引脚低电平有效, 输出曲线在电路从关断状态转为工作状态时会出现一个小突刺, 这是由于旁路电容上的电压比节点C略高, 电容会有一个小的放电过程。在常温下, 输出约在3.4 μs处开始稳定在2.5 V。当t=7.5 μs时, 输出为2.501 6 V, 其误差为0.064%。电路的静态功耗为0.685 mW。
图4为电压比较器的正端电压从2.0～3.0 V变化以及从3.0～2.0 V变化时, 比较器的输出变化曲线。可以看出, 比较器的正向阈值电压V+TRP=2.5 V, 负向阈值电压V-TRP=2.44 V。V+TRP与V-TRP的不等说明引入迟滞后电路抑制噪声的能力明显增强[10]。
图5和图6分别为比较器的正向传输时延和负向传输时延。由图可知, 比较器的正向传输时延为7.632 ns, 负向传输时延为35.32 ns。对于大部分的芯片而言, 这个数量级的延迟是可以忽略的[11]。
3 结 语
从上面的仿真结果可以看出, 该设计的旁路电压控制电路可以产生输出稳定的旁路电压, 且具有一定的噪声抑制能力。此外, 整个电路的静态功耗低, 信号的延迟时间较短, 可以广泛应用于各种音频放大器电路中。
参考文献
[1]王毓银.数字电路逻辑设计 (脉冲与数字电路) [M].3版.北京:高等教育出版社, 2002.
[2]朴慧京.触发器的种类和特点 (上) [J].家电检修技术, 2008 (4) :53-54.
[3]Phillip E Allen, Douglas R Holberg.CMOS Analog CircuitDesign[M].北京:电子工业出版社, 2005.
[4]Guo Xiaofeng, Lai Xinquan, Li Yushan.Design and Applica-tion of the Novel Low-threshold Comparator using Hyste-resis[A].6thInternational Conference on ASICON[C].2005 (1) :549-553.
[5]毕查德.拉扎维.Design of Analog CMOS Integrated Cir-cuit[M].西安:西安交通大学出版社, 2003.
[6]康华光, 陈大钦.电子技术基础 (模拟部分) [M].4版.北京:高等教育出版社, 2004.
[7]邱关源.电路[M].4版.北京:高等教育出版社, 2005.
[8]蔡连峰.音频系统应用中的“POP”噪声及常用解决方法[EB/OL].http://www.solution.eccn.com/pdf/dtv-0742318m.pdf.2007.
[9]何乐年, 王忆.模拟集成电路设计与仿真[M].北京:科学出版社, 2003.
[10]刘黎辉, 吴志海, 汪道辉, 等.高速迟滞比较电路研究及实验[J].电子测量技术, 2007 (2) :46-49.
CMOS运算放大器论文 篇5
接入网处于光纤传输网络的边缘,是整个网路与用户的接口,由于接入网建设量较大,技术相对成熟,产品价格成为各设备厂商竞争的关键因素。光收发模块是光传输系统的核心元器件,目前光收发模块中的核心芯片大部分仍需从国外购买,价格被国外厂商垄断,制约了光收发模块的生产成本。开发具有自主知识产权的光收发模块的专用集成电路芯片,能从本质上降低系统成本,提升核心竞争力,具有十分重要的意义。
随着宽带业务种类和数量的日益增加,以及国内运营商3G系统建设的大规模开展,接入网速率也随之提高,622 Mbit/s系统已逐渐成为接入网主流的应用模式。限幅放大器是光收发模块中的关键电路之一,现有的限幅放大器集成电路大多基于双极性互补型金属氧化物半导体(Bipolar Complementary Metal Oxide Semiconductor,Bi-CMOS)工艺,不利于同其他CMOS产品的相互整合,因此我们选用工艺成熟、成本更低廉的CMOS工艺来实现限幅放大器的设计,以达到降低成本的目的,为前置放大器和限幅放大器的单芯片集成提供可能。本文将介绍622 Mbit/s光收发模块CMOS限幅放大器的前端设计,并给出主要的仿真结果。
1 光收发模块介绍及限幅放大器设计
光收发模块的作用是将经光纤传输衰减和畸变后的微弱光脉冲信号通过光/电转换变为电脉冲信号,再经过放大、均衡和定时再生还原为与发射端一致的数字脉冲信号。一个完整的光收发模块由光电检测器、前置放大器、限幅放大器、时钟恢复电路、数据判决电路和分接电路组成。其中,限幅放大器处在前置放大器和时钟恢复电路之间,它的任务是对来自前置放大器的信号进行多级放大直至达到限幅状态,一方面可以为后面的时钟恢复和数据判决再生电路提供足够大的输入信号,另一方面要求有大的动态范围,即使来自前置放大器的信号幅度有较大的波动,也可以保证基本恒定的电压信号输出。本文采用的限幅放大器电路结构如图1所示,由偏置电路、输入缓冲、三级放大单元、输出缓冲和直流负反馈等几部分组成,整个系统采用全差分的电路结构,以降低电源电压和温度变化对电路器件的影响,级与级之间直接耦合,各级单独提供直流偏置,以达到提高偏置稳定度、减小级间干扰的目的。
2 带隙基准电路仿真优化
带隙基准电路为其他电路提供与电源和工艺参数关系很小、具有低温度漂移的基准电压。它的参数指标对整个电路的性能有较大的影响,因此我们首先单独对这部分电路进行设计和仿真。我们采用Hspice仿真软件、0.25 μm CMOS工艺做电源电压变化分析、温度特性分析和工艺模型变化分析。在环境温度25℃、典型工艺库、3.3 V电源电压的典型情况下,对带隙电路进行-45～125 ℃的温度扫描、0.1～3.6 V的电源电压扫描和瞬态分析。图2所示为典型情况下该电路输出信号的温度特性曲线,输出基准电压VREF=(2.143±0.004 7)V,温度系数γTC=(1/VREF)(ΔVREF/ΔT)=0.01/(2.14×170)=2.75e-5/℃=27.5×10-6/℃,电源电压高于2.6 V时,输出电压达到恒定状态。
选择各种不同的工艺角、温度角和电压角,交叉仿真,分别测试所设计的带隙基准电路的性能,并对电路参数进行修改,得到了受电源电压和温度变化影响不大的输出基准电压,符合本设计中限幅放大器对带隙基准的要求。
3 整体电路仿真优化
接下来我们对限幅放大器整体电路进行仿真,同样用Hspice仿真软件, 0.25 μm CMOS工艺库。我们采用较为完备的仿真验证方案对整体电路做了直流分析、交流小信号频率特性分析、工艺模型变化分析、温度特性分析和电源电压变化分析等。参照目前市场上主流限幅放大器的性能指标,通过调整电路结构和参数,最终得到符合设计要求的622 Mbit/s光接收模块CMOS限幅放大器。
图3所示为在环境温度25 ℃、典型工艺库、3.3 V电源电压的典型情况下,测得的电源电流随电压变化的特性曲线。典型情况下,电源工作电流<35 mA,功耗为109 mW,在电源电压分别为2.6、3.3和3.6 V时,功耗分别为67、109和130 mW。
瞬态分析时,输入2 mV差分信号,图4为典型情况下输出电压瞬态波形,限幅差分输出电平幅度为790 mV,输出信号上升、下降沿时间<230 ps。
变换工艺模型、电源电压和温度,进行瞬态分析,调整参数,表1给出了放大器在各种情况下瞬态分析的结果。从表中可以看出,放大器的参数无论在哪一种模型下都能满足设计的要求。
在输入端加交流小信号,进行频率分析时,同样通过进行工艺模型变化分析、温度特性分析、电源电压变化分析来优化参数。测试结果表明,典型情况下电路的-3 dB带宽>500 MHz,满足系统对传输速率的要求。
4 结束语
本文利用0.25 μm CMOS工艺设计了用于622 Mbit/s速率光收发模块的限幅放大器,限幅放大器采用3.3 V电源供电,功耗约为109 mW,电路增益可达97 dB,在46 dB的输入动态范围内,可以保持790 mV的恒定输出摆幅。
摘要：文章采用0.25μm互补型金属氧化物半导体(CMOS)工艺设计了一种622 Mbit/s速率光接收模块的限幅放大器,整个系统包括偏置电路、输入缓冲、三级放大、输出缓冲和直流反馈,采用全差分结构。利用3.3 V电源供电,功耗约为109 mW,电路增益可达97 dB,在46 dB的输入动态范围内可以保持790 mV的恒定输出摆幅。
关键词：622Mbit/s光接收模块,互补型金属氧化物半导体工艺,限幅放大器
参考文献
[1]罗扎(Razavi,B.)(美).Design of Analog CMOS Inte-grated Circuits-影印本[M].北京:清华大学出版社,2005.
[2]钟文耀,郑美珠.CMOS电路模拟与设计:基于Hspice[M].北京:科学出版社,2007.
[3]陶蕤,王志功,刘军,等.SDH系统STM-16速率级CMOS限幅放大器[J].光电子.激光,2000,11(2):120-122.
CMOS运算放大器论文 篇6
本文提出了一个基于TSMC 0.18μm CMOS工艺的3 GHz~5 GHz增益可变的低噪声放大器。采用二级共源共栅结构,使用并联负反馈展宽频带,通过控制第二级放大器的偏流来实现增益连续可变。仿真结果表明,该放大器在工作频段内可实现增益变化为36.5 d B,输入输出回波损耗及增益平坦度几乎不变,噪声系数最小值为1.46 d B,在1.8 V电源下,功耗仅有6.2 m W。
1 电路设计
1.1 超宽带输入阻抗匹配
基于CMOS工艺的经典电感源简并(Inductively source degeneration)结构的LNA具有噪声系数小、增益高等特点,在实现宽带LNA电路时,通常需要增加负反馈网络,降低电路品质因数来拓展频带。本文采用了典型的RC并联负反馈结构[5],其电路如图1所示。M1和M2组成LNA的主放大电路,M3和M4组成第二级放大电路,M5和M6组成源极跟随器作为输出缓冲。两级电路采用电感负载L1和L2引入零点,以补偿因寄生电容引起的增益下降;R1和R2用来提高低频增益和改善增益平坦度;RfCf为负反馈网络。为便于调整,栅极电感Lg与输出匹配电路在片外实现。M1源极所接负反馈电感Ls用以实现输入阻抗匹配,Lg可调整LNA电路的谐振频点。
设Cgs为MOS管M1的栅源寄生电容,ωT(=gm/Cgs)为M1的截止频率,gm1为M1的跨导,Rf M为反馈电阻Rf根据Miller效应折算到输入端的等效电阻。为简便起见,令ZL=RL,Rf L=Rf+RL,Rgs=Lg+Ls,经整理,可得电路的输入阻抗[5]:
电路要实现完全匹配,须满足以下条件:Re(Zin)=Rs,Im(Zin)=0,这在宽带电路设计中很难实现,但通过优化各元件的数值,可使输入反射系数小于-10 d B。
电路在未加负反馈网络时输入电路的品质因数为:
增加负反馈网络后,其品质因数近似为:
式中,ω0为谐振角频率,可见Q
1.2 噪声分析
计算NF时,在阻抗匹配和输出谐振条件下需考虑Rs、Rf、Lg的寄生电阻Rg、M1等的噪声大小,分别计算这些噪声源并等效到输入端的电压噪声功率,其噪声系数近似为[5]:
从式(4)可以看出,Rf越大则NF越小,但Rf的增大必然要求Av增大以满足阻抗匹配的要求,这会对功耗提出更高的要求,需要折衷。
1.3 增益控制分析
对图1所示的LNA,若直接改变第一级放大器的栅源电压,可实现增益可变,但必然会影响输入输出匹配电路,导致回波损耗、线性度、增益平坦度等指标恶化。通过控制第二级放大器的偏流,即改变图1所示M4的栅极电压Vct,在实现增益连续可变的同时,又能克服上述缺陷。
在高频时,MOS管可看成一个电流放大器,第一级和第二级的电流放大倍数分别为:β1(s)=gm1/s Cgs1,β2(s)=gm3/s Cgs3,若设H(s)为输入匹配网络的传递函数,则输入电流为:iin=VinH(s)/Rs,其输出电流为[6]:
电路的输出电压为:
其中,Rout是电路输出阻抗。
电路电压增益为:
式(7)表明,增益与M3的跨导gm3成正比。而
其中,μn和Cox分别是电子迁移率和单位面积的栅氧化层电容,属于工艺常数;W和L分别表示MOS管的尺寸;VTH则是MOS管阈值电压,工艺固定时一般视为定值。在图1中,把M4看作M3的负载,当其栅极的控制电压Vct增大时,其等效负载减小,ID增加,Vds3也增大,从而gm3也随着增大,增益提高。当Vct电压减小时,电路的增益下降;当Vct在一定范围内连续变化时,电路的增益连续可变。可见,改变gm3就等于改变了整个电路的增益,从而实现增益可调。
2 仿真结果
将图1电路的输入输出匹配至50Ω,加上偏置电路,采用TSMC 0.18μm工艺库,利用Spectre RF进行仿真分析。在有功耗约束条件下,晶体管的最优器件宽度为[7]:
其中:
由此定出MOS管的最佳栅宽为120μm。
输入匹配网络可以采用无源滤波器结构,很容易获得很好的功率和最佳的噪声性能。输出端由于采用源极跟随器,通过优化,选择合适的元器件值,容易使输出反射系数满足要求。图2是当Vct=1.8 V时的S11、S22及S21仿真结果。可以看出,在3 GHz~5 GHz范围内,S11和S22分别小于-15 d B和-11 d B,S21最大值为22.5 d B;由于控制的是第二级放大器的偏流,Vct的变化对S11和S22几乎没有任何影响。图3和图4分别为Vct变化时增益、噪声系数的仿真结果。由图可知,当参数扫描Vct从0.5 V~1.8 V、步长为0.1 V时,电路实现的增益大约为36.5 d B(-14 d B~22.5 d B)的可调范围,噪声系数的变化范围为1.46 d B~2.8 d B,随着Vct减小,噪声逐步恶化。在4 GHz处,对IIP3仿真的结果为-7 d Bm。整个电路在1.8 V电源下,功耗为6.2 m W。表1为本文设计的LNA与已发表文献中的超宽带LNA的性能比较。
本文给出了一个针对3~5 GHz频段的CMOS超宽带可变增益低噪声放大器设计。电路采用两级共源共栅结构,在1.8 V电压下,实现了大约36.5 d B的连续增益可调,且不影响输入输出匹配电路,为实现超宽带可变增益低噪声放大器提供了一种选择方案。
参考文献
[1]WU C C,YEN A C,YU C,et al.A switched gain lownoise amplifier for ultra-wide band wireless applications[M].IEEE Radio and Wireless Symp.2007:193-196.
[2]HWANG Y S,KIM C J,KIM J H,et al.A controll-ablevariable gain LNA for 2 GHz band[C].Proceeding.AsiaPacific Microw.Conference.2005:2-4.
[3]AOKI Y,FUJII M,OHKUBO S,et al.A 1.4-dB-NF vari-able gain LNA with continuous control for 2 GHz bandmobile phones using InGaP emitter HBTs[C].in IEEE RFICSymposium.Dig.2001:231-234.
[4]TAI C F,TSAI C Y,CHIOU H K.A differential variablegain SiGe BiCMOS LNA design using current splitting andfeedback techniques[C].IEEE Int.Workshop Radio FrequencyIntegration Technology:Integrated Circuits for WidebandCommunication and Wireless Sensor Networks.2005:179-182.
[5]WANG R L,LIN M C,YANG C F,et al.A 1 V 3.1-10.6 GHz full band cascoded UWB LNA with resistivefeedback[C].IEEE Conference.Electronic.Device and SolidState Circuit.Tainan,Taiwan,China.2007:1021-1023.
[6]杨凯,王春华,戴普兴.一种3~5GHz连续增益可调CMOS超宽带LNA的设计[J].微电子学,2008,38(2):275-279.