大规模集成（通用7篇）
大规模集成 篇1
0 引言
随着电力系统的发展和电力体制改革的深化,迫切要求各电力业务信息系统进行广泛集成。电力业务信息系统按照其业务功能的不同,大概可以分为2大类型:(1)支持电力系统运行与监控的电力自动化信息系统,如数据采集与监控系统SCADA、电网能量管理系统EMS、电能量计量系统TMR、配电自动化系统DMS等;(2)支持电力企业管理运营的电力管理信息系统,如电力设备管理系统FMS、办公自动化系统OA等。由于这些电力业务系统在早期建设时期缺乏统一规划,往往采用不同的数据库、操作平台和开发语言,它们之间的信息不一致、冲突以及信息冗余是不可避免的,形成了所谓的“信息孤岛”问题。尤其是在支持电网运行的自动化系统之间的信息沟通障碍,严重制约了电力自动化水平的发展[1]。
目前,尽管部分电力自动化信息系统之间已经成功地实现了连接,并且也出现了更大范围内的电力企业信息一体化平台[2,3,4],然而上述方案或多或少都存在不足:集成方法难以推广以及集成平台具有局限性。同时,基于异构数据库的各电力业务系统之间的信息共享和重用困难的原因还在于语义异构,也就是不同系统对同一概念的表示存在差异,因而在集成时出现了复杂的语义冲突。为此,在电力信息集成的研究中,首先需要解决集成方法与集成平台的问题,同时还需要解决异构信息源之间的语义冲突问题。本文用网格技术解决电力信息集成的集成方法问题,用本体解决异构信息的语义冲突问题,构造了一个基于网格技术支持的电力本体信息集成方案。
1 电力信息集成的平台解决方案——网格
网格技术提供了共享和协调使用各种不同资源的机制,从而能够从地理上、组织上分布的组件中创建出一个虚拟计算机系统[5]。网格数据访问和管理中间件将底层各类物理存储设备加以抽象,屏蔽它们的异构、分散特性,给应用呈现一致的数据视图,并通过提供存储系统中数据的访问和管理机制,实现数据虚拟化和存储虚拟化的数据访问功能[6]。
电力系统采取分层分区的控制模式,而且规模庞大,由地理上分散的多个部分所组成,因此电力信息系统和数据源也呈现分层分区的特点。对应于电力系统的分层分区管理,电力网格也应具有分层分区管理的特点,所有的信息管理资源都按电力系统生产和管理的层次结构来组织,动态地形成国家级、大区级(如华东区、华北区等)、省级、地级等多个网格层次,各级电力信息资源之间也构成了一种超拓扑结构关系。以调度中心为例,可以形成如图1所示的超拓扑结构图。
国家级网格中心作为超拓扑结构图的最高抽象结点,总揽全局,在全国范围内统一进行调度指挥;大区级网格中心作为超拓扑结构图第2层结点,不但服从上层结点(国家级)的指挥,同时肩负着本区域内网格节点的调度任务;同样,省级网格中心作为第3层结点,不但服从上级结点(大区级)的指挥,同时肩负着本省内的网格节点调度任务。类似地,还有地调和县调。
电力网格体系结构基于OGSA以“服务”为中心的思想,采用层次模型的资源管理方式,将电力信息资源统一封装为服务的形式,其体系结构如图2所示。
2 电力信息集成的语义解决方案——本体
电力信息源包含结构化数据、半结构化数据及非结构化数据,而且数据存储形式多样,包括:关系数据库、XML、TXT、EXCEL文档等等。数据间存在复杂的语义联系和大量的语义冲突。XML作为公共的语言标准被广泛使用后[7],由于它所具有的通用的语法格式,使得数据源之间能够采用统一的数据模型交换信息,有效地解决了数据集成中数据交换的问题,但语义异构的问题仍未有效解决[8]。
而造成系统间信息的共享和重用十分困难的根本原因在于语义异构,也就是不同系统对同一概念的表示存在差异,因而在集成时呈现了复杂的语义冲突。本体是共享概念模型的明确的形式化规范说明,具有更强的语义特性,有助于实现相关数据资源的共享与转换。因此,本体作为信息整合的有力工具,被逐渐应用于各种数据集成系统中[8]。
本体的概念起源于哲学领域,用于描述事物的本质,是对客观存在的系统的解释或说明。在近20年来,本体被计算机领域所采用,用于知识表达、知识共享及重用。许多学科和研究都在使用“本体”这个术语,但存在不同的定义。研究者们普遍接受的呈现高引用率的本体定义是T.Gruber于1993年提出的[9]:“本体是对共享的概念化进行形式的显式规范说明。”
基于本体的信息集成通过本体来描述异构数据源之间的语义,主要有以下3种方式:单一本体方式、多本体方式和混合本体方式,如图3。
这3种集成方式各有其优缺点。单一本体方法使用一个全局本体提供的共享词汇表来表示信息的语义,所有数据源均与这个全局本体有关。所有数据源必须通过某种方式(如映射)与全局本体发生联系,如果某个数据源具有不同视图,由所有数据源抽象与综合出全局本体是难以实现的。
多本体方法中的每个数据源对应自己的本体,各个局部本体可以独立发展,本体结构很容易变换。但是,因为缺乏共同的词汇表,不同局部本体的比较极为困难,需要建立两两本体间的内部映射关系。当本体数量很大时,要形成和存储这种内部映射关系,是非常庞大的任务。
在混合方法中每个数据源用自己的本体描述。但是为了确保源本体的相互兼容,它们建立在一个共享的词汇表上。混合方法的优势在于新的数据源可以很容易地加入,而不需要修改映射或者共享词汇表。不足在于已有的本体不易重用,因为所有源本体必须与共享词汇表相关。同时,由于局部本体之间相互映射,增加了难度和工作量。
本文结合电力行业异构信息的特点,采用改进的混合本体方法,该方法不建立各局部本体之间的映射,如图4。
在这个框架中,首先从各数据源提取相对应的局部本体,并生成数据源与局部本体的映射关系(DS-LO)。然后将各局部本体整合为全局共享的全局本体,生成局部本体与全局本体的映射关系(LO-GO)。本体管理负责维护由于数据源的变化引起的本体变化,包括3个功能:(1)管理和维护(DS-LO)映射、(LO-GO)映射;(2)本体版本管理;(3)本体进化管理。本体查询实现基于本体的语义查询检索。
本文提出的改进的本体信息集成方案具有如下优点:
(1)充分利用现有的信息系统与数据源,不需要重新建设信息系统,也不需要对信息系统进行大规模修改;
(2)从已有数据源中提取局部本体,然后再集成为全局本体,避免了本体开发的大量繁琐工作;
(3)共享的全局本体可以在集成范围内解决各种语义冲突问题;
(4)本文方案支持基于语义的全局查询,包括扩展查询和推理查询,能够极大提高信息检索的查全率与正确率。
4 电力信息本体集成的实现步骤
4.1 本体提取
电力行业的信息系统大部分使用关系数据库存储数据,近年来也有大量XML格式文件存储的数据。
关系数据库中本体的提取方法在很多文献中都有介绍,本文讨论的关系数据库满足3NF。其基本规则如下:
(1)对不存在外键的表,创建一个相应的类owl:Class,各个属性的域映射到一个XSD:xsdData Type,各个属性映射到一个owl:Data type Property,并对owl:Data type Property的rdfs:rang和rdfs:domain取值约束进行表示。
(2)表A的主键仅由一个外键组成,且这个外键和另一个表B的主键相同。将表A转换得到的owl:Class,表B定义为另一个owl:Class,且A与B存在关系Rdfs:sub class of。
(3)本体实例转换:
[规则1]:把关系数据库的一个元组创建为本体的一个实例。
[规则2]:把关系数据库元组的属性值(除外键)转换成本体实例相应owl:Data type Property的值。
[规则3]:把元组中外键的值映射到一个本体实例,用这个本体实例作为由外键生成的owl:Object Property的值。
对于XML数据源,根据数据源的XML Schema与OWL之间的转换规则,可以实现自动地局部本体获取,如表1。
4.2 DS-LO映射
在局部本体的提取过程中,建立数据源与局部本体的映射DS-LO (Data Source-Local Ontology)。DS-LO映射将局部本体中的概念或概念路径映射到数据源的元素、属性或模式路径。在数据源改变后,可以方便地根据映射表改变相应的局部本体,也可以为全局分解查询提供局部检索路径。
4.3 本体整合
局部本体到全局本体的整合有以下步骤:
(1)i=0,从局部本体中选中1个基本体OB,以此为基础进行各局部本体的整合;也可以利用已有的本体作为基本体,例如IEC61970的CIM模型,是1个以UML形式表达的电力专业对象的本体模型,可以作为基本体。此时全局本体Oe=OB;
(2)计算局部本体Oi与全局本体OG的相似度矩阵Sim(Oi,OG);
(3)如果Sim(Oi,OG)=0,说明OG与Oi没有语义重叠,即不存在语义冲突,直接导入全局本体OG,此时OG=OG⊕Oi;
(4)如果Sim(Oi,OG)>0,分别对相似度矩阵中不为零的元素,进行语义冲突类型检测;
(5)以全局本体OG为基准,逐个消解Oi与OG中概念间的语义冲突,建立映射关系Map Realtion(i),此时OG=OG⊕Oi;
(6)i=i+1,重复步骤2～5;
(7)保存记录所有的Map Realtion(i),形成局部本体到全局本体的映射(LO-GO);
(8)对其进行推理一致性检验。
其中,本体相似度矩阵Sim(Oi,OG)的计算和语义冲突消解是重点。
4.4 LO-GO映射
对局部本体分析形成全局本体的过程就是LO-GO映射逐步明确的过程。每一个局部本体的概念都将它对应到全局本体的一个语义相同的概念上。对于不能直接一一对应的概念,则使用对应功能函数对概念进行合并后再映射。通过全局本体和局部本体间映射,可以在基于全局本体或局部本体的查询语言之间进行转换[10]。
4.5 本体管理
本体管理包括3个方面的内容:映射管理、进化管理和版本管理。这3个方面是不可分离、互为因果的。映射管理是对DS-LO和LO-GO映射关系进行维护和管理,本体进化是指本体根据出现的变化和由这些变化引起的本体一致性问题的自适应变更。本体的版本管理是指一些用来存储和标识同一个本体的不同版本,以及建立这些不同版本之间的差异和关联的方法。[11,12]
4.6 本体查询
本方案的本体查询支持2种类型的检索方式,关键词检索和语句检索。基于本体的关键词检索,不同于传统的关键词匹配,查询器首先根据输入的关键词经过一组推理操作,实现同义、上下位及平级扩展,形成语义丰富的扩展概念集,然后提交检索。语句检索由用户输入查询语句,包括主语、谓语和宾语3个基本成分,以符合OWL基本声明的方式来构造。如用户希望查询“与变压器YZZT3联接的电气设备”,在查询界面输入相应的三元组概念,主语一变压器YZZT3,谓语一联接,宾语一?电气设备。系统将自动生成查询条件,如
(
系统根据提交的检索构造针对全局本体的RDQL查询任务,分析与用户查询中的全局模式概念有关的映射规则,通过查询分解算法[13]将其分解成针对局部数据源的子查询,最后把各个子查询的结果进行分析、汇总、去掉冗余,返馈最终结果给用户。
7 结论
随着经济的发展,电力系统的规模越来越大,电力信息量也呈几何级数增长,尤其是电力市场改革深入开展,对信息整合的需求将越来越迫切。本文基于电力信息资源的现状与特点,提出了一种适用于电力行业的信息集成方案。采用网格技术解决信息资源与平台的异构问题,采用本体解决信息的语义异构问题,并描述了具体的实施步骤。本文提出的信息集成方案基于电力行业信息整合的需求背景,具有良好的工程实用前景与价值。
大规模集成 篇2
随着半导体器件封装的小型化、片状化、薄型化和焊球阵列化, 对半导体封装技术要求越来越高。由于封装材料复杂性的不断增加, 半导体封装技术也越来越复杂, 封装和工艺流程也越来越复杂。
1. (半导体) 大规模集成电路封装工艺简介
所谓封装就是指安装半导体集成电路芯片用的外壳, 通过芯片上的接点用导线连接到封装外壳的引脚上, 这些引脚又通过印刷电路板上的导线与其他器件连接, 它起着安装、固定、密封, 保护芯片及增强电热性能等方面的作用。
1.1 以焊接技术为基础的互连工艺
以焊接技术为基础的互连工艺普遍采用叠层型三维封装结构, 即把多个裸芯片或多芯片模块 (MCM) 沿Z轴层层叠装、互连, 组成三维封装结构。叠层型三维封装的优点是工艺相对简单, 成本相对较低, 关键是解决各层间的垂直互连问题。根据集成功率模块的特殊性, 主要利用焊接工艺将焊料凸点、金属柱等焊接在芯片的电极引出端, 并与任一基板或芯片互连。目前的技术方案包括焊料凸点互连 (Solder Ball Interconnect) 和金属柱互连平行板结构 (Metal Posts Interconnected Parallel Plate S tru ctu res--M PIP P S) 等。
1.2 以沉积金属膜为基础的互连工艺
多采用埋置型三维封装结构, 即在各类基板或介质中埋置裸芯片, 顶层再贴装表贴元件及芯片来实现三维封装结构。其特点是蒸镀或溅射的金属膜不仅与芯片的电极相连, 而且可以构成电路图形, 并连至其他电路。其最大优点是能大大减少焊点, 缩短引线间距, 进而减小寄生参数。另外, 这种互连工艺采用的埋置型三维封装结构能够增大芯片的有效散热面积, 热量耗散可以沿模块的各个方向流动, 有利于进一步提高集成模块的功率密度, 以沉积金属膜为基础的互连工艺有薄膜覆盖技术和嵌入式封装等。
2. (半导体) 大规模集成电路封装工艺流程
2.1 (半导体) 大规模集成电路封装前道工程
TAPE MOUNT→SAWING→DIEATTACH→WIRE BOND
TAPEMOUNT工程是半导体ASSEMBLY工程中的第一道工序, 其目的在于将要加工的WAFER固定, 便于自动化加工。过程实质是用TAPE从背面将WAFER固定在RING上。
现在所用的TAPE成卷筒状, 一面有黏性, 通常使用的TAPE为蓝色, 具有弹性, 呈半透明状。通常使用的TAPE缺点是随时间的增加黏性逐渐增大, 一般在2~3天内加工完毕对产品没有影响。TAPE MOUNT完成后要求在TAPE与WAFER间粘贴平整, 如果背面存在气泡, 在SAWING时切割好的DIE会脱离TAPE翘起, 将切割好的BLADE损坏, 同时也损坏了DIE。因此T/M后应检查背面的粘合情况, 如有少数气泡, 可用指甲背面轻轻将气泡压平, 若压不平, 可用刀片将TAPE划破一点, 放出气泡中的空气, 然后压平。气泡面积不能大于DIE面积的1/4。
SAWING工程是将WAFER上的CHIP分离的过程, T/M完毕的WAFER送至SAWING工程, 按照FAB时形成的SCRIBE LINE进行切割, 将连在一起的CHIP分开, 形成每片IC的核心。
现在最常用的是Blade Sawing, 将金刚石Blade装在高速旋转的SPINDLE上, 靠机械力量将Wafer划开。由于通过高速旋转的Blade对Wafer进行切割, 会产生大量的热, 因而再加工时需进行冷却。为防止污染Wafer, 采用DI WATER进行冷却, 但DI WATER电阻率高达17-18MΩ, 无法消除加工时产生的静电, 增加D I WATER的导电性, 消除静电, 在其中充入CO2, 降低电阻率。根据Blade在Wafer上的切割深度, 通常分为Half Cutting和Full Cutting, Half Cutting指切削深度占Wafer厚度70%~80%的加工, 而Full Cutting的切削深度为Wafer厚度的95%~105%, 如图1所示。过100%的原因是将Wafer完全切开, 另外5%是切在Tape上的, 但不可将Tape切破。现在通常采用Full Cutting方式进行加工。
根据切削时Blade的运动轨迹, 可分为ROUND PATTERN和S QUARE PATTERN两种, 如图2所示。
显然, Round Pattern方式更节约时间, 通常我们采用这种方式进行加工。新Blade在使用前, 由于表面有毛刺, 为保证被加工的Wafer质量, 预先要用一片没有用的Wafer进行试切削, 将表面的毛刺磨光, 这个过程称为Dressing, 考虑到加工中不断磨损, Dressing用的Wafer应比正常的Wafer厚一点。
Die Attach是将Die (也叫Chip) 黏合到LEAD FRAME的PAD上的过程, 目的是固定Die, 以便于以后的加工, 同时将Chip工作时发出的热量散发出去, 保护其不会损坏。Lead Frame是一种固定Chip, 为Chip提供引脚, 并提供Chip与外界进行信息交换的材料, Lead Frame一般由铜和不锈钢制成。
通常用来将Chip、Pad粘合起来。AG-EPOXY是一种糨糊状的胶体, 具有一定的黏性, 主要成分是银, 它的导电导热性较好, 用它将Chip粘在Lead Frame上, 有助于将Chip工作时产生的热量散发出去。
粘贴时, AG-EPOXY是糊状, 但为了固定Chip, 必须使其固化, 才能将Chip彻底固定。AG-EPOXY的固化不能像胶水一样自然固化。根据试验, 如果A G-EPOXY未经处理而自然固化, 一周后Chip还可以用手移动, 一个月后才能完全固定住。所以, 为提高生产效率, 采用加热的方式, 提高Epoxy固化速度。
Epoxy固化方法有两种, 一种是Oven Cure, 另一种是Snap Cure。Oven即烘箱。Oven Cure即将D/A完成的产品送入烘箱中烘烤, 以使Ag-epoxy完全固化。加热的温度为左右, 加热时间为分钟。Snap Cure则采用高频加热方式, 可使Ag-Epoxy快速固化, 一般加热时间为6 0-9 0秒。在Snap Cure设备中, 每段温度不同, 每段间距很短。Snap Cure生产效率明显提高, 而且Snap Cure设备直接与D/A设备相连, 每条Lead Frame加工完毕立即送Snap Cure设备, 与Die Attach生产同时进行, 几乎不占用工作时间, 缺点是设备成本较高。
WIRE BOND工程用金线或铝线把CHIP上的PAD与LEAD FRAME的内部LEAD连接起来, 以实现CHIP与其外部电路的电气特性。在整个ASSEMLY工程中WIRE BOND是一个极为重要的工程, 它属于FRONT工程, 由于设备种类多, 数量多, 而且操作较为复杂, 形成不良的因素较多, 所以它是个质量较难控制的工程也是一个极为复杂的过程。除了需要较高识别精度的PRS系统外, 还需要极其精密的机械设备和计算机控制技术。
3 结论
(半导体) 大规模集成电路封装和工艺流程在工程实践中的技术和条件要比上述的复杂得多, 而且要有较高的工作经验, 随着计算机的发展和各种精密机械设备技术的发展, 对于传统的封装技术有了很大的简化, 但是随着现在电子线路要求小型化, 低能化, 以及参数要求精确度的提高, 封装技术会变得越来越复杂。
参考文献
[1]韩郑生等.半导体制造技术[M].电子工业出版社.2004.
[2]杨建生.半导体技术[M].电子工业出版社.2005.
[3]吕长志等译.半导体器件电子学[M].电子工业出版社.2005.
[4]孟贵华主编.电子技术工艺基础 (第4版) [M].电子工业出版社.2005.
大规模集成 篇3
一、部队装备发展现状
部队装备更新换代,既是科学技术发展的必然,又是现代战争的急需,更是大势所趋。院校是为部队培养各类人才的主阵地,针对部队装备的发展变化,院校应主动跟踪,及时采取措施,以确保人才培养质量。在部队现役主战机种中,航空通信装备更新换代的速度居飞机及其机载设备发展前列,已经成为飞机战斗力不可或缺的重要组成部分。纵观信息技术及其产品的发展历程,航空通信装备更新换代在本质上也是微电子技术和软件无线电技术应用所带来的结果。
微电子技术的发展使大规模集成电路集成度更高、通信装备体积更小,它是软件无线电技术发展的物质基础。软件无线电技术是在通用化、标准化、模块化硬件平台基础上,采用可编程体系结构,尽可能减少硬件电路和模拟环节,将A/D、D/A变换向天线端靠近,通过软件更新改变硬件配置结构,实现新的功能。也就是说,软件无线电技术是用现代化软件来操纵、控制传统的“纯硬件电路”无线通信,其重要价值在于,将传统的硬件无线电通信设备作为无线电通信的基本平台,而许多通信功能则是由软件来实现,打破了有史以来设备的通信功能实现,仅仅依赖于硬件发展的格局。软件无线电技术的出现,是现代通信领域继固定通信到移动通信、模拟通信到数字通信之后的第三次革命。
软件无线电技术基本思想是建立一个具有通用、开放的“模数变换器—数字信号处理器—数模变换器”模型硬件平台,在这个平台上,通过软件编程实现各种通信频段的选择(如高频、甚高频、特高频);实现传送信息抽样、量化、编码/解码、运算处理和变换;实现不同的信道调制方式的选择(如调幅、调频、单边带、跳频、扩频以及跳扩结合);等等。
由此可见,在航空通信装备中运用软件无线电技术后,通信装备的大部分信号处理电路已被“软件化”,并集成到信号处理芯片(大规模集成电路)中,使经典的、基于硬件电路的设备课程教学方法不再适用,必须进行改革。
二、教学内容更新变化
在军事航空通信领域,“航空通信设备”课程是超大规模集成电路应用的典型代表,与地面其他同类型装备相比,由于航空通信设备是机载装备,对体积、重量和环境适应性等指标有更高的要求,其特色鲜明。伴随着信息、电子、计算机等技术的发展,“航空通信设备”课程内容更替,也经历了从电子管、晶体管、集成电路各个阶段,一直发展到今天的超大规模集成电路时代,但从装备维护、保养的角度看,部队岗位需求变化并不大。航空通信装备是部队无线电师岗位主要工作内容之一,其维护、保障的基本要求是理解装备技术性能产生的机理并会解读、掌握装备的工作原理和信号处理变换流程,能够依据“法规”和“操作规程”对装备实施通电检查、性能测试、故障排除等维护、保养工作。
与以往教学内容相比,如今“航空通信设备”课程内容已发生较大变化,尤其是信号变换、处理过程已明显不同,独立的接收机、发射机的概念已被逐步淡化,取而代之的是收发一体的“收通道”和“发通道”。如图1所示的现役飞机某型短波单边带电台收发信机原理简化框,从中可以看出,电台工作在“数据”和“话音”两种状态,且两种状态下信号变换、处理过程基本相同,现以数据“发”为例,介绍其工作过程。
当“数据设备”通过接口向电台发出传输数据命令后,调制解调器根据此数据流,由软件采用一定的算法,产生音频数据信号,这一过程叫调制(信号仍为数据信号);然后,将音频数据信号传输到主控制器单元,经调制、上变频、D/A转换后,形成中频信号,送到射频通道作进一步处理,这样,电台便将“数据设备”的数据以射频信号形式通过天线发送出去。接收则是发射的逆过程。
由上述电台信号处理过程可见,第一,信号的处理为“收通道”和“发通道”共用,采用超大规模集成电路和单片机技术,使体积更小、速度更快、可靠性更高、性能更优越;第二,信号的调制与解调采用软件无线电技术,并进行数字化处理,使原本“形象”“可见”的信号处理过程变成“隐性”或“暗箱操作”。显然,课程教学内容的变化,必将给课堂教学实施带来了挑战。
三、教学方法改革举措
当然,课程内容变化是缓慢的,教学方法改革是逐步深入的。随着部队装备发展,课程组对教学方法的研究、探索、尝试也在不断进行,部分方法改革经过几期教学实践已经逐渐成形。
(一)层层剥离法
航空通信装备一般由收信机、发信机、天线和控制盒等组成(通常称外场可更换单元LRU),收信机、发信机内再由8—10块插板构成(称内场可更换单元SRU),LRU或SRU相互间由电缆或总线连接,构成一部完整电台,与此相对应,电台详细技术资料通常将其分为整机、分机(对应LRU)和单元(对应SRU)电路结构及原理框图,当然,一部分装备还有以电子元器件为单元的详细线路图。
层层剥离法一般是指将电子装备技术资料结合技术理论转换成教学内容的常用方法,即由装备整机电路结构和原理框图开始组织教学内容,这是第一层;再将整机框图中的每一个单元框依据其实现的功能进一步细化展开,这是第二层,以此类推,逐步深入,层层剥离,直至可以剥离到起重要作用的关键电子元器件上。
层层剥离法与传统通信设备课程“总—分—总”教学法相比,区别是其关注的重点不同,“总—分—总”侧重于装备整机组成框图到分机电路的转换,建立设备的总体概念,以及分机电路在整机框图中的位置(地位),适合以分立电子元器件为主的通信设备教学。层层剥离法其核心思想是由表及里,层层深入,以信号的处理变换为研究对象,逐步揭示通信设备内部工作机理,为学员逻辑思维奠定物质基础,这种方法适合大规模集成电路为主的通信设备教学。
(二)信号跟踪法
在飞机外场维护中,维护人员通常是通过对电台的内外部检查及通电检查,来判断电台的工作是否正常,判断的依据是电台的信号处理变换流程,它是电台工作的本质所在。
信号跟踪法是基于航空通信设备内部信号时序路径,并借助信号对应的时域、频域变换方式和原理框图,以各级电路单元完成的信号处理、变换为线索,进行逐级分析、研究,建立起对通信设备工作机理的理性认识。进一步讲,信号跟踪法对通信设备构成的电路或电子元器件关注较少,对设备信号的产生、处理变换、传输和再现研究较多,它更适用于本科后任职、“直通车”类型(即三年本科基础加一年岗位任职)教育,以及大规模集成电路构成的电子装备类课程(如软件无线电设备)教学。
例如,图1中数字业务和主控器单元的主要功用是实现电台的信息加载(调制)和卸载(解调),完成单边带变换和逆变换,其电路结构是基于大规模集成电路的软件无线电体制。电台发射时,主控器对音频信号fΩ经A/D转换、调制、上变频、D/A转换等处理后形成含有调制信息的zk Hz中频信号,再送往信道单元,接收时,信号处理过程与发射时相反,这就是电台信号处理变换的主要时序流程,如图4所示。
由此可见,在实施图1数字业务和主控器单元教学时,首先,应该清楚该单元要实现的功能,并由功能推断出要实现信号处理变换方式,以及信号时序流程;其次,依据功能框定出电路基本结构(框图);最后,画出信号处理变换时序流程图,数字业务单元的主要工作机理便一目了然了。
大规模集成 篇4
光开关及矩阵光开关是在多个光信号通道之间实施信号交换的操作器件, 可以在任何输入端和输出端之间建立信号连接。本项目利用先进光波导技术研制与开发高速集成光开关与矩阵光开关。利用绝缘体硅 (SOI) 技术和硅材料的电光调制效应研制超高速光子开关, 开关速度为纳秒量级;进而利用超短网络结构研制高度集成大规模矩阵光子开关, 这也是本项目两个主要创新点。不仅如此, 这一新型高速光子开关还可以作为一个核心单元形成单芯片微型波长选择开关 (WSS) , 为微型可恢复光插分复用模块 (ROADM) 和微型光交叉连接模块 (OXC) 奠定基础。本项目产品可以用于光通信、光学仪器性能测试、计算机光互连、光传感及光信号控制等。
本项目在其新技术产品的研制中共获得2项中国发明专利, 已经申请正在审批的美国/加拿大专利3项。作为本项目的前期工作, 该项目已经具备了氧化硅波导技术的矩阵光开关的系列型初样 (2x2, 4x4和8x8) ;研制的基于SOI技术的超高速光子开关单元已经处在样品的实验室测试阶段。这一项目产品的成功将使项目的直接产品:小型开关阵列和大规模矩阵开关的性能有一个质的飞跃, 在高速光通信、仪器的自动化测试、计算机光互连和航空航天系统的光信号控制等应用范围将会迅速扩大, 并带来可观的市场效应。
外方提议合作方式:技术转让、技术入股、合作生产。
超大规模集成电路可靠性评估综述 篇5
关键词：超大规模集成电路,系统级,寄存器传输级,逻辑级,晶体管级,可靠性评估
超大规模集成(very large-scale integrated,VLSI)电路及其相关技术是现代电子信息技术迅速发展的关键因素和核心技术，对国防建设、国民经济和科学技术的发展起着巨大的推动作用。人们对信息技术产品(主要指数字计算系统)的依赖程度越来越大，这直接牵涉到人们的生活质量，甚至关系到人类生命、财产的安全问题。因此，当前人们在应用这些产品的同时，必然会提出更高的要求，即除了传统意义上的要求和标准以外，还提出了更重要的评价体系---系统所提供服务的“可靠性”标准问题[1]。
目前，军事电子、航空航天、工业、交通、通讯，乃至普通人的个人生活都对VLSI电路和系统提出了越来越高的可靠性要求，而同时随着集成电路技术的发展，尤其是深亚微米、纳米工艺的应用、电路规模不断扩大，特征尺寸不断缩小，电路密度不断提高，给芯片的可靠性带来了严峻的挑战。因此，对VLSI电路的高可靠性研究变得越来越重要。可靠性技术研究一般包括可靠性设计与模拟、可靠性试验与评估、工艺过程质量控制、失效机理与模型研究，以及失效分析技术等五个主要的技术方向。
传统上对VLSI电路可靠性的研究主要是针对制造过程的，内容包括成品率计算模型、缺陷分布模型、软(硬)故障影响的可靠性模型、电路的串扰与延迟、电路可靠性与成品率的关系等。在集成电路制造过程中，由于各种工艺扰动会不可避免地在硅片上引入缺陷，从而引起集成电路结构的局部畸变。这些局部畸变可能改变电路的拓扑结构，导致集成电路成品率下降。因此，缺陷的几何模型、粒径分布是影响成品率的重要因素之一。另外，在深亚微米和纳米工艺下，软故障的干扰越来越严重，相关的研究包括软故障影响下导线可靠性模型、故障关键面积计算等。已有的研究表明可靠性和成品率存在正相关关系，其正相关性需要考虑线宽、线间距等版图的几何信息和与工艺相关的缺陷粒径分布等参数。面向制造过程的可靠性研究准确性好但存在较大的计算开销。
于是在制造出集成电路产品后，通过筛选和可靠性试验估计其可靠性，并采用加速寿命试验确定产品的平均寿命。如果发现可靠性不满足要求，就要从设计和工艺角度进行分析，并加以改进。长期以来，评价器件质量和可靠性的方法分为三类[2]：(1)批接收抽样检验，检验该批产品是否满足产品规范要求;(2)可靠性寿命试验，评价产品的可靠性水平;(3)从现场收集并积累使用寿命数据，评价相应产品的使用质量和可靠性。
近年来，VLSI电路集成度不断提高，同时可靠性水平也迅速提高，传统的评价方法暴露出了各种各样的问题，如批接收抽样检验方法因分辩能力有限而不能有效区分高水平产品质量之间的区别;可靠性寿命试验方法因要求的样本数太多而导致成本上升;基于现场数据收集的方法因存在“滞后性”而不能及时对产品质量进行评价等，这就促使人们开始研究新的评估技术。
当前对可靠性研究主要的数学模型有[3]：可靠性框图模型、故障树模型、马尔科夫模型、Petri网模型、状态空间分解模型及概率模型等。
虽然这些模型较好的解决了一系列的问题，但是在对VLSI电路进行分析时，由于没有涉及到电路的具体逻辑结构，也就是说只是粗略的分析了一下电路的可靠性，这是不够准确的，当然也是具有现实参考价值的。
在下一步工作中，作者将深入到电路的具体逻辑层和现实的环境当中，对其进行更加深入和具体的研究，以便给出更加准确和更有价值的计算值。
1 不同层面可靠性评估
对数字VLSI电路进行模型化或设计描述,按照抽象级别由高到低大致可以分为行为级、寄存器传输级、逻辑级、电路级、晶体管级。目前，可靠性评估方法的研究主要集中在电路逻辑级以上，通过故障注入或模拟的方法分析信号可靠性。
一般而言，电路可靠性分析基于抽象级别越高，时间开销越少，能用于大规模电路或者处理器系统的评估，但是由于远离物理实现，准确性低。反之，分析的抽象级别越低，必然考虑低层实现中的缺陷分布，环境因素等参数，越接近芯片制造的真实过程，所以更加准确，但是存在一个普遍问题是耗时大，无法用于复杂电路。
1.1 行为级可靠性评估
在高层测试可以及早地发现设计错误，便于及时修改，减少设计成本，缩短研发时间。当前集成电路高层测试所面临的最大困难是：缺少能准确描述高层故障实际类型的故障模型，并且模型的评估方式也较单一。
目前，国内外学者对高层故障模型的研究已做了许多有益的工作，如：模仿软件测试的覆盖方法(包括状态覆盖、语句覆盖、分枝覆盖等)、基于电路结构提出的故障模型等。这些故障模型在处理某类电路时都表现出了一定的优势，但是并非对所有类型电路都有效。这也表明，当前高层故障模型依然不够成熟;高层故障模型与门级网表中的SA(固定型故障模型)故障之间的关系依然不清晰;模型的评估也有待于改进。现存的故障模型中，比较成功的有：传输故障模型[4]，变量固定型模型[5]。对模型的评估，常用的方法是覆盖率评估，一般分为两步，如图1所示：(1)依提出的故障模型作测试生成，得到测试向量;(2)将测试向量在门级网表作模拟，计算其对SA故障的覆盖率。另外还有一些是考虑电路的可观测性的测试生成与评估方法[6]。总之，这些评估方法，都是基于对SA故障覆盖率的计算。
1.2 逻辑级可靠性评估
正如上文所述，评估方法所对应的电路抽象级别越高，其准确性则越低。而同一抽象层次上不同类型的方法相比，解析方法最为省时。逻辑级的解析模型方法相对准确，且易于理解和操作。
由于逻辑电路对差错具有一定的屏蔽作用，作为瞬时故障的软差错并非一定会导致电路锁存错误内容或者输出错误结果，因此，建立概率模型来评估逻辑级电路可靠性是合理的。
逻辑级概率模型通过计算发生在电路逻辑门或线节点差错传播到原始输出的概率来衡量其失效率，考虑了电路的拓扑结构和传播路径信息，并与组成电路的各个门类型和连接方式有关，如图2所示，目前典型的方法包括：计算单个输出节点软差错率的TP方法[7]，通过计算差错传播率表征电路软差错率的EPP方法[8]，以及通过概率转移矩阵模型评测整个电路可靠度的PTM方法[9]。其中，TP方法和EPP方法只计算部分电路的失效率，而PTM可以度量整个电路的可靠性。但是，未经优化的TP、PTM算法的计算时空开销较大，只能适用于小规模电路。基于PTM方法具有良好的完备性，并且模型简单而准确，为解决其因时空复杂度大而不能直接用于大规模电路的问题，文献[2]对PTM方法进行了深入的研究，并提出了合理的改进方法。
1.3 晶体管级可靠性评估
超深亚微米下的CMOS电路可靠性是由MOSFET的微观失效机制来决定的,对CMOS电路可靠性的评估和改善应该在失效模式分析和对基本物理失效机制正确理解的基础上进行。因此在对电路可靠性进行评估时，需要进行下面四方面的工作：
1)对MOSFET栅氧层退化机制进行建模。MOSFET中热载流子注入效应、负偏置温度不稳定性、栅氧可靠性的经时击穿效应这三种失效机制是影响到超大规模CMOS电路长期工作可靠性的最主要因素。它们都是由氧化层陷阱电荷作用或界面态积累作用而导致了栅氧层作用的退化而造成器件特性的退化。
2)对产生局部氧化层损伤的MOSFET器件行为进行建模。MOSFET中的HCI和NBTI效应都会对器件的主要I-V特性参数产和程度不同的影响。
3)在电路长时工作条件下，对器件栅氧层退化进行仿真。正常的电路中器件一般都是处在AC应力条件下，要对电路的可靠性进行准确的评价，必须先要能够对AC应力下MOSFET长时间工作后的器件性能进行评价。
4)评价处于失效应力作用下的整体电路的性能。
电路可靠性研究的一个重要部分集中在器件级设计[10]，其包括：对失效机制更好的理解和建模;圆片级测试结构的革新以改善可靠性控制;阻止器件退化的结构的研究。其中，器件退化对电路性能的影响受到了更多的关注。在设计阶段预测电路可靠性的方法有着非常大的价值。随着可靠性仿真技术的逐渐成熟，芯片的可靠性设计概念被提上了日程。对最终的电路可靠性评价在IC设计阶段完成，大大降低了芯片设计风险。图3为晶体管级电路的结构。
从以上可知，可以从不同层面来对VLSI电路进行可靠性评估，不同层面的可靠性评估有其不同的优势与不足。较低层次的可靠性分析通常比较准确，但是其功耗和时间开销大，只能对中小型电路进行分析。高层次的可靠性分析由于远离物理实现，准确性低，但是可处理性好。根据作者的研究认为，兼顾准确性和可处理性是对可靠性研究的突破点，这就要将电路的不同层次间相互映射，以尽可能贴近电路的真实行为。从而在电路的设计阶段就能够比较准确地估计其可靠性，尽早调整改进，避免出现因结构设计上的不足而导致的芯片缺陷，从而提高芯片的可靠性和成品率，缩短芯片的设计和生产周期。
2 结论
由IBM、Sony、Motorola等多家知名半导体公司最新研究进展表明，可靠性问题始终伴随着半导体器件与大规模集成电路的发展和应用，随着集成电路技术的发展，VLSI电路的可靠性问题变得越来越突出。加强对半导体器件与集成电路的可靠性分析、模拟、评估和改进已经成为超大规模集成电路发展中的重要课题。目前VLSI电路的可靠性研究得到广泛的关注，对越来越多的失效模式和机理进行了研究，并且从理论和实践上不断提出了改进方法，这些研究成果为可靠性增长提供了评价标准与依据。
参考文献
[1]徐拾义.可信计算系统设计和分析[M].北京:清华大学出版社,2006.
[2]王真,江建慧.基于概率转移矩阵的串行电路可靠度计算方法[J].电子学报.2009,37(2):241-247.
[3]肖杰,梁家荣.具有失效结点和链路的E-2DMesh网络可靠性研究[J].计算机应用研究,2009,23(3):201-204.
[4]Yi Zhigang,Min Yinghua,Li Xiaowei,et al.A Novel RT-Level Behavioral Description Based ATPG Method[J].Journal of Computer Sci ence and Technology,2003,18(3):308-317.
[5]Corno F,Prinettp P,Reorda M S.Testability Analysis and ATPG on Behavioral RT-level VHDL[C].Proceeding of International Test Con ference,Washington,1997:753-759.
[6]Fallah F,Devadas S,Keutzer K.OCCOM-efficient Computation of Observability-based Code Coverage Metrics for Functional Verifica tion[J].Computer-aided Design of Integrated Circuits and Systems,2001,20(8):1003-1015.
[7]Kim J S,Nicopoulos C,Vijakrishnan N,et al.A probabilistic model for soft-error rate estimation in combinational logic[A].In:Proc.of the1st Int`l Workshop on Probabilistic Analysis Techniques for Real Time and Embedded Systems[C].Italy,Elsevier Science,June2004,pp.25-31.
[8]Asadi G,Tahoori M B.An analytical approach for soft error rate estimation in digital circuits[A].In:Proc.of the IEEE Int Symp on Cir cuits and Systems[C].Kobe,John Wiley&Sons,May2005,pp.2991-2994.
[9]Krishnaswamy S,Viamontes G F,Markov I L,et al.Accurate reliability evaluation and enhancement via probabilistic transfer matrices[A].In:Proc of the Design,Automation and Test in Europe Conference and Exhibition[C].Orlando,IEEE CS Press,March2005,pp.282-287.
大规模集成 篇6
本系统密切结合国家重大工程应用中的迫切需要, 主要集中在当前虚拟现实系统中的TB级甚至PB级海量场景数据的快速处理、存储与发布、GB级复杂场景实时交互绘制以及高并发协同交互分析等技术难点进行深入研究, 研制了一个超大规模分布式虚拟现实综合集成支撑平台, 可以应用于大规模联合作战模拟演练、复杂产品设计与仿真计算、海量多维海洋信息可视化分析、以及城市规划和数字博物馆等多个行业领域, 可以克服当前我军数十万个武器装备实体及其行动描述的跨域异地多点的虚拟战场仿真演练的瓶颈问题, 也可以用于数字海洋、数字博物馆的海量数据可视化交互显示分析。
优势:本系统自成体系, 应用针对性强, 所研制的虚拟现实综合集成支撑平台已经用于我军联合作战模拟训练、电子对抗模拟、航天飞行模拟、数字海洋、数字博物馆和城市规划等重要领域, 攻克了当前大规模分布式虚拟现实系统研制中的大量关键技术和诸多瓶颈问题。更为重要的是, 该系统具有我国完全自主知识产权, 避免了我国在国防军事和社会安全领域应用国外系统和软件工具可能出现的信息安全隐患。
大规模集成 篇7
在这篇文章中, 我们根据芯片的功能特性提出了一些系统的测试方法。不管怎样, 基于对被测电路板的有限信息, 我们的测试也会受限。因此, 我们在此只考虑电路板的基本输入输出上的故障。换句话说, 我们将要测试的故障仅限于下边几种:
1) 基本输入输出上的固定故障;
2) 输入线间的非反馈桥接故障;
3) 输出线间的非反馈桥接故障;
4) 输入和输出间的反馈桥接故障。
尽管我们的测试仅仅是根据电路板的外部特性提供的有限信息, 我们得到了很好的效果, 可以很方便的检测电路板的功能特性。对于大多数的用户来说, 这个方案可以直接实现而不用复杂设备, 软件和其他复杂工作。
1 基本定理
下边的定理, 已经在前几篇论文中提出并证明, 在这里再次列出但不予证明。方便起见, 不失一般性, 在这片文章中, 我们提到桥接故障时就是这与-桥接故障模型。此外, 我们把桥接故障划分为反馈型桥接故障和非反馈型桥接故障。
定理1:让我们来考虑一个电路板, 其实现的F (n, m) 这个功能函数, 该功能函数有n个输入x1, ...xn和m个输出F1, ...Fm, 我们在此提出一个输入矩阵T, 其格式如下:
我们称T为输入矩阵T。
T可以检测出输入线x1, ..., xm中的任何一个固定故障, 当且仅当 (a) T既不包含全0列也不包含全1列。 (b) 对每一个i (1≦i≤n) , 这里总存在一个j (1≤j≤N) 和一个k (1≤k≤m) 使得Fk (t1j, ...ti-1j, 0, ti+1j, ..., tnj) ≠Fk (t1j, ...ti-1j, 1, ti+1j, ...tnj) .
定理2:定理1中提到的输入矩阵T检测所有的输出线上的固定故障当且仅当对应定理1中的输入矩阵, 输出矩阵。
既不包含全0列也不包含全1列。
定理3:功能函数F (n, m) , 有n个输入x1, ...xm, m个输出F1, ...Fm, 在这个电路板中非反馈桥接故障可以被检测当且仅当至少存在一个输入结合 (a1, ...as, xs+1, ..., xn) , (a1, ...as) 不是全0也不是全1, 且有一个k (1≦k≦m) 满足
定义1:X= (x1, ..., xn) , xi={0, 1}。对于有n个变量的布尔功能函数F来说, 当X中含有的1的个数最少且使F=1时, X成为F的最轻最小项。
定理4:实现布尔功能函数F的输入输出间的任何反馈桥接故障都可被检测出来通过一个一步测试方案0或者一个两步测试 (0, LM) , 这里LM是F的一个最轻最小项。
因为对于所有的反馈桥接故障来说, 只有上边所提的一步或两步测试被需要。不管怎样, 在两步测试中, LM必须提供给电路板, 测试将第二步尾随第一步进行。
2 测试固定故障和桥接故障的案例应遵循的规则
基于上面所描述的理论, 我们发现一些测试一个电路板的外部输入输出的固定故障和桥接故障应遵循的规则。
让我们考虑一个实现功能函数F (n, m) 的电路板。T和F (T) 是我们以上提到的输入输出矩阵。然后, 我们可以发现如果T检测错误, 那么输入矩阵T和输入矩阵F (T) 必须满足如下规则:
规则1:为了检测固定故障, T和F (T) 都既不包含全0列也不包含全1列。因为, 如果不这样, 一个固定型故障不能与非固定性故障但是有全0或全1列的区分开来。
规则2:为了检测输入线上的固定故障, 对于每一个输入线Xi, 必须存在一个j和一个k, 使得Fk (t1j, ...ti-1j, 0, ti+1j, ..., tnj) ≠Fk (t1j, ...ti-1j, 1, ti+1j, ..., tnj) 。
规则3:为了检测输入和输出线上的非反馈桥接故障, T和F (T) 都不能含有两列相同列, 这样任意的非反馈桥接故障都可以被检测到。因为这个原因, 这里必须
规则4:为了检测一个电路板的输入输出间的反馈桥接故障, 输入矩阵中必须包括上边所提到的一步和两步阵列。
基于上述的规则, 固定故障和桥接故障的测试矩阵可以很容易的产生且不用去了解被测芯片的内部详细实现。
作为一个例子, 我们来考虑一个8-bit RAM, 其有8个输入 (x1, x2...x8) , 4个地址线 (a1, a2, a3, a4) 和一个读写控制线C.当C=0时是写模式, 当C=1时是读模式。此RAM的8个输入线可以被描述为:
不失一般性, 我们假定所有的存储单元在测试前置0, 这样下边的输入输出矩阵可以用来检测所有以上提到的故障。我们首先按顺序依次写5个8-bit数据, 然后是读操作把数据倒序读出来。
可以看出我们上边提到的固定故障和桥接故障用这对输入输出矩阵都可以被检测出来。为了进一步的阐述输入输出矩阵的用途, 我们简单的看几个例子:
1) 检测输入线上的固定故障:一个控制线C上的固定故障, 任何一个地址线ai或任何一个数据输入线xj上的固定故障都可以用T和F (T) 检测到。例如, 在a1上有一个固定0故障, 这样第五行的输入变成 (0011111110000) , 使得地址单元 (0111) 重新写入 (11110000) , 而地址单元 (1111) 并没有数据写入。因此, 在输出矩阵中, 输出的第六行变成 (00000000) 而且输出的第七行变成 (11110000) .因此, a1上的固定0故障可以被检测到。
2) 检测输出线上的固定故障:对于人一个输出线zi上的固定故障可以简单的被输出矩阵检测到。任何输出线上的固定故障将会形成输出矩阵上的全0或全1列。
3) 检测输入线上的非反馈桥接故障:地址线间的任何非反馈桥接故障可以检测到通过观察到两行相同的输出。例如, 两个地址线a1和a3连接到了一起, 那么数据输入矩阵的第三行 (01010101) 将被重新写到地址单元 (0001) 。结果是, 输出矩阵的第8和第9行有相同的值 (01010101) 。用类似的方法, 一旦地址线和输入线间有连接在一起的, 这样在输出矩阵中将有多余一行的数据会被改变, 因此这个故障可以轻易的检测到。
4) 检测基本处出现上的非反馈桥接故障:这个故障可以被直接检测到仅仅通过检查在输出矩阵里是否有至少两个形同的列即可。因为任何输出线上的非反馈桥接故障都会导致在输出矩阵中至少有一对相同的列。
3 固定故障和桥接故障的确定
通过上述讨论的规则, 我们现在发明一个系统的方法可以确定一个电路板的固定故障和桥接故障的位置, 而不用知道电路板的详细实现。
方便起见, 我们来考虑一个4位快速全加法器。这个加法器有9个输入线:包括4个数据输入线 (A1, A2, A3, A4) , (B1, B2, B3, B4和一个低位向高位的进位C0, 五个输出线:4个输出线 (∑1, ∑2, ∑3, ∑4) 和一个向高位的进位线C5.然后让我们来考虑如下的输入-输出矩阵。用来检测和确定可能的固定故障和桥接故障。
从上面可以看出, 4位全加器实现的布尔功能函数F (9, 5) , 它有9个输入5个输出。为了测试和定位故障, 矩阵可以称为标准输入矩阵 (standard input matrix, SIM) , 它生成的矩阵称为符合输出矩阵 (corresponding output matrix, COM) 。在COM中的每一行都是根据运算法则对输入产生的。现在我们考虑为什么这个选择好的SIM和COM可以用来测试和定位所有可能的固定型故障和桥接故障。
1) 如果在输入线上有任何固定型故障, 那么至少会有两个相等的形式出现在SIM中。因此, 也会有两个相等的形式出现在COM。
2) 如果在输出线上有任何固定型故障, 那么在COM中会有全0或全1的列出现。
3) 如果在任何两个输入线之间有NFBF故障, 那么至少有两个相等的形式出现在SIM中, 因些也会有两个相等的形式出现在COM中。
4) 如果在任何两个输出线上有NFBF故障, 那么至少有两个相等的列现在COM中。
5) 如果在任何输入线和输出线之间有FBF故障, 然后根据一步或两步测试序列, 至少错误列上会有一个0。
从上面的例子, 可以和很容易看到, 不仅固定型故障和桥故障可以被测试出来, 而且它们的位置也可以根据他们在输出矩阵中的错误形式找出来。根据上面的讨论, 可以得到下面的结果。在一个电路的合适SIM中, 可以找出在主输入和输出上的各种错误, 只要它的相应COM符合下面的条件:
1) 在输出矩阵中不多于两个相等且相邻的行。
2) 在输出矩阵中不多于两个相等的列。
3) 在输出矩阵中没有任何的0 (1) 列。
进一步, 如果输入形式SIM也满足在III中的规则4, 那么它也可以测试在输入线和输出线上的FBF故障。
为了定位故障, 我们重新考虑下面SIM和它COM的通用例子。SIM中根据函数有个n条输入, 我们的 (n+1 x n) 输入矩阵中每行ti有 (i-1) 0s, 第 (tn+1) th行是全 (1, 1, ..., 1) 向量。图1 (a) 展示了SIM的初始化状态。对于M列的输出矩阵, 我们称是SIM按照F函数对应生成的。
根据上面的呈现的三个可测试条件, 我们现在可以用下面的几个原则去定位固定型故障和桥故障。
1) 如果在输入线xi (1≤i≤n) 上有一个故障s-a-0, 那么SIM中的输入形式t (n-i+2) 将要变成t (n-i+1) , 这让SIM中的两个相邻行 (n-i+2) 和t (n-i+1) 相等。同样, 在输出矩阵中, F (n-i+2) 也将变成F (n-i+1) , 标记为:F (n-i+2) →F (n-i+1) .
2) 如果在两行以上输入线上有NFBF错误, 就是xi和xj, (1≤i≤j≤n) 那么, 根据上面相同的原因, 可以很容易地知道在输出形式COM中将发生F (n-i+2) →F (n-i+1) 的变化。
3) 接下来可能会琐碎些, 对于输出线上的固定型故障或NFBF故障, 可以直接观察输出矩阵就可以看出来。因此, 上面的规则使用 (n+1 x n) SIM和 (n+1 x m) COM可以应用来去确定固定型故障和桥故障。
对于输入线和输出线间的FBF故障, 可以使用测试序列 (0, LM) 在加在SIM的前面就测试任何在输入线和输出线间的FBF故障。
事实上, 在图1上描述的SIM不一定能保证产生一个有效的COM去满足上面的三个测试条件。因此, 现在的测试生成算法如果生成一个错误的SIM, 就交换SIM中的列再生成合适的COM, 可以有效地适应初始SIM。这里讲一种列交换算法, 它将修饰输出形式COM以满足合适的测试条件。
列交换算法的任务是进行列交换, 描述如下。
列交换规则:
第一步:对于给定的函数F (n, m) , 形成初始化的a (n+1) x n SIM, 可如图3所示。
第二步:根据给定的函数和SIM, 运算生成它相应的COM。
第三步:检查新生成的COM是否符合三个条件。符合条件就停止运行。不符合条件进行第四步。
第四步:完成当前SIM中所有列的交换以生成一个新SIM, 转回第二步。
为了举例说了列交换算法中的列交换, 我们考虑了一个熟知的电路上的应用。如图4, 它是一个4位的ALU, 带着14条输入线和5条输出线, 首先从它初始的SIM通过函数得到相应的COM。
然而很明显可以看到, 从初始SIM计算出来的COM并不满足上面三个可测试条件。因为一些COM中相邻的行是相等的。如F4=F5, F6=F7, F10=…=F14。经过重复执行2-4步, 我们通过交换SIM中列的位置可以改变的输入形式, 因此再次计算所得的COM也会改变它的值, 此时再次重新检查新的COM是否满足三个输出条件。经过几次重复列交换算法后, 初始的SIM和COM已经改变了他们的形式产生出新的COM, 新计算的COM也可满足可以可测试条件, 这样我们就可以根据原则进行测试。变成图5所示。
4 加速寻找速度和实验结果
交换算法可以生成有效的SIM和它的COM, 事实上, 最坏的情况下, 交换算法的时间复杂度可以达O (n) , n为被测试电话的输入线数。这是因为它需要所有可能的输入排列去找到一个合适的SIM。当N增加时, 算法的时间复杂度也就增加。因此, 一个随机的交换算法可以很好地提高查找速度以生成符合条件的COM。使用随机交换算法, 我们每次交换的SIM的n个输入数列是随机产生的, 而不是以前算法中的相邻地一个接一下产生的。理论上, 最坏的情况下, 随机交接算法和原始算法有相同的时间复杂度, 但在实际操作中, 前者却是更高效的。下面的表中, 列出了以四项基准比较这两种算法的实验运行时间。
参考文献
[1]S.Xu and S.Y.H.Su, “Detecting I/O and Internal Feedback Bridging Faults”, IEEE Trans.On Computers Vol.34, No.6, pp.553-557, 1985;Also re-printed in<BRIDGING FAULTS AND IDDQ TESTING>IEEE Computer Society Press, 1992, pp.9–13.
[2]S.Xu and S.Y.H.Su, “Testing Feedback Bridging Faults Among internal, Input and Output Lines by two patterns”, Proc.ICCC 82, 1982, pp.214-217
[3]S.M.Thatte and J.A.Abraham, “Test Generation for Microprocessors”, IEEE Trans.on Computers C29, 1980, pp.429-441.
[4]S.Y.H.Su and Y.I.Hsieh, “Testing Functional Faults in Digital Systems Described by Register Transfer Language”, J.Digital Systems.Vol.6, 1982, pp.161-183.
[5]M.Karpovshy and S.Y.H.Su, “Detecting Bridging and Stuck-at Faults at Input and Output Pins of Standard Digital Components”, IEEE Proc.17th Design Automation Conf.pp.494-505
[6]J.P.Shen et al, “Inductive Fault Analysis of MOS Integrated Circuits”, IEEE Design&Test, Dec.1985, pp.13-26