CMOS电流源

2024-06-24

CMOS电流源（共4篇）

CMOS电流源篇1

基准电流源是指在模拟集成电路中用来作为其他电路电流基准的高精度、低温度系数的电流源[1]。作为模拟集成电路的关键电路单元,基准电流源被广泛应用于振荡器、PLL、运算放大器、A/D转换器等电路中。而在低功耗应用领域,nA量级的基准电流源是模拟电路必不可少的基本部件,它的性能直接影响着电路的功耗、电源抑制比、开环增益以及温度等特性。本文提出了一种结构比较新颖的基准电流源电路,具有较低的温度系数和较高的电源抑制比。此外,该电路不需要采用电阻,大大节省了芯片的面积。

1 传统基准电流源

基准电流通常由一个基准电压作用在一个合适的电阻上得到[2],图1所示的电路[3]是一种应用最普遍的基准电流源,它由MOS管和电阻构成,通过向电阻上施加一个合适的电压获得理想的电流值,其产生的基准电流Iref为:

式中,β=μnCox(w/l),μn为电子迁移率,Cox是栅电容,(w/l为晶体管的宽长比,R为电阻值。该电路广泛应用在μA到mA量级的基准电流产生电路中。虽然通过将MOS管M3、M4偏置在亚阈值区可以获得μA量级的基准电流,但此时电阻R的取值很大,占据了大量的芯片面积,电路已不再实用。针对这种情况,Oguey提出了一种叫做Oguey-Aebisher的电流源[4],其电路图如图2所示。可以看到,图1中的电阻被一个偏置在线性区的MOS管取代了,该电路具有很好的温度特性,但有一个缺点是基准电流值随电源电压的变化波动很大[5]。通常,为了得到更好的电源抑制比,电路中一般采用共源共栅结构[6],通过将敏感器件的漏端与电源电压隔离,可以获得随电源电压变化很小的电流。但共源共栅电路具有一个明显的缺点:电路中需要多个偏置电压,同时共源共栅管使得电路的最小工作电压变大。

2 新型基准电流源

本文在Oguey-Aebisher电流源的基础上做了改进,提出了一种新型的基准电流源。在保证电路具有好的温度特性的前提下,该电路还具有比共源共栅电流源更好的电源抑制比。如图3所示,电路中的所有晶体管被偏置在相同的漏电流下,即M1、M2、M3的尺寸完全相同。由于运算放大器的存在,可以保证晶体管M4、M5的栅极被偏置在相同的电压下。虽然所有PMOS管的漏源电压正比于电源电压,但漏电流由于负反馈的作用保持恒定,从而可以得到基本上不随电源电压变化的基准电流,大大提高了电路的电源抑制比。

对于工作于亚阈值区的晶体管,流过它的电流Id的表达式[4,7]为:

其中,I0=μCox(η-1)VT2,μ是载流子迁移率,η为亚阈值斜率因子,VT为热电压,Vgs为栅源电压,Vth是晶体管阈值电压。假设M4、M5管偏置在亚阈值区,由于两个管子流过的电流相等,但具有不同的宽长比(w/l)4、(w/l)5,从而可以得到M4、M5管的栅源电压差Vd为:

其中,K为波尔兹曼常数,q为电荷密度,T为温度。可以看出,如果两支管子流过的电流相等且都偏置在亚阈值区,则它们的栅源电压的差值与电流无关。由于η基本上是与温度无关的,因此Vd具有PTAT(与绝对温度成正比)的特性。

由于M7管工作于饱和区,M6管偏置在线性区,可以得到流过M7的漏电流为:

流过M6管的电流为:

式(4)、式(5)中,βi=μnCox(w/l)i,i=6,7。

由式(4)可推导出,将其代入式(5)得到Ir的另一个表达式Ir′为:

由于Ir′=Ir=I7,可以推导出:

其中Keff为一个只与器件宽长比有关的量。由于电子迁移率μn与温度的关系为:

可以推导出:

式中,μ0是参考温度T0下的电子迁移率,UT0为T0下的热电压,m为一个介于1.5～2的常数。由于指数因子2-m很小,因此电路表现出良好的温度特性。

3 电路实现

图4给出了完整的MOS管实现电路,此电路中没有电阻,由启动电路、运算放大器和基准电流产生的主体电路三部分组成。其中,晶体管M8、M9和电容C构成了一个简单的启动电路,用以消除上电过程中电路中存在的“简并”偏置点[3]问题;Mn1、Mn2、Mp1、Mp2 4支管组成一个简单的差分输入、单端输出的运算放大器,用以提高基准电流源的电源抑制比;剩余管构成了基准电流源电路的主体电路。

4 仿真结果分析

基于TSMC 0.18μm CMOS厚栅工艺,在Cadence Spectre下对电路进行了仿真,分别获得了基准电流源的温度特性曲线和电源电压特性曲线。图5是电源电压为2.5 V、输出电流为46 nA时得到的温度特性曲线,在-40℃～85℃的温度范围内,基准电流仅有1.5 nA的偏差,温度系数为24.33 ppm/℃。在室温下,基准电流随电源电压变化的特性曲线如图6所示。可以看到,在1.8 V～3.3 V的输入电压范围内,输出电流大约变化0.02 nA,输出电流变化率仅为0.028 9%/V。在频域分析中,该电路也表现出了良好的性能,如图7所示,其在低频段的PSRR最大可以达到-85 dB。

本文提出了一种新颖的nA量级CMOS基准电流源。该电路不需要使用电阻,大大节省了芯片面积。仿真结果显示,该电路的温度系数为24.33 ppm/℃,输出电流变化率仅为0.028 9%/V,PSRR为-85 dB,电路消耗的总电流小于200 nA。该电路已成功应用在ETC唤醒接收机中的OSC中,并可望应用于对温度特性和电源电压调整率有严格要求的模拟/混合系统中。

参考文献

[1]何乐年,王忆.模拟集成电路设计与仿真[M].北京:科学出版社,2008.

[2]De La Plaza A.Nanoampere supply independent low-voltagecurrent reference[C].Marrakeeh:IEEE 2011 Faible TensionFabile Consommation(FTFC),2011:9-11.

[3]毕查德.拉扎维,著.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,等译.西安:西安交通大学出版社,2003.

[4]HENRI J O,DANIEL A.CMOS current reference withoutresistance[J].IEEE Solid-State Circuits,1997,32(7):1132-1135.

[5]BUCK A E,MCDONALD C L,LEWIS S H,et al.A CMOSbandgap reference without resistors[J].IEEE Solid-StateCircuits,2002,37(1):81-83.

[6]Wang Yi,He Lenain,Yan Xiaolang.All CMOS temperature,supply voltage and process independent current reference[C].IEEE International Conference on ASIC,2007:600-663.

[7]VITTOZ E,FELLRATH J.CMOS analog integrated circuitsbased on weak inversion operation[J].IEEE Solid-StateCircuits,1977,12(3):224-231.

低压CMOS带隙基准电压源设计篇2

基准电压源广泛应用于电源调节器、A/D和D/A转换器、数据采集系统, 以及各种测量设备中。近年来, 随着微电子技术的迅速发展, 低压低功耗已成为当今电路设计的重要标准之一。比如, 在一些使用电池的系统中, 要求电源电压在3 V以下。因此, 作为电源调节器、A/D和D/A转换器等电路核心功能模块之一的电压基准源, 必然要求在低电源电压下工作。

在传统的带隙基准源设计中[1,2], 输出电压常在1.25 V左右, 这就限制了最小电源电压。另一方面, 共集电极的寄生BJT和运算放大器的共模输入电压, 也限制了PTAT电流生成环路的低压设计。近年来, 一些文献力图解决这方面的问题[3,4,5] 。归纳起来, 前一问题可以通过合适的电阻分压来实现[6,7];第二个问题可以通过BiCMOS 工艺来实现[8], 或通过低阈值电压的MOS 器件来实现[3,9], 但工艺上的难度以及设计成本将上升。

基于上面的考虑, 本文首先对传统的带隙电压源原理进行分析, 然后提出了一种比较廉价且性能较高的低压带隙基准电压源, 采用电流反馈、一级温度补偿技术设计了低压CMOS带隙基准源电路, 使其电路能工作在较低的电压下。本文介绍这种带隙电压基准源的设计原理, 给出了电路的仿真结果, 并对结果进行了分析。并基于CSMC 0.5 μm Double Poly Mix Process对电路进行了仿真, 得到理想的结果。

1低压COMS基准电压源设计

1.1 传统的带隙基准源[1,10]

图1为带隙基准电压源的原理示意图。双极性晶体管的基极-发射极电压VBE, 具有负的温度系数, 其温度系数一般为-2.2 mV/K。而热电压VT具有正的温度系数, 其温度系数在室温下为+0.085 V/K[1]。将VT乘以常数K并和VBE相加就得到输出电压VREF:

$V_{R E F} = V_{B E} + Κ V_{Τ} (1)$

将式 (1) 对温度T微分并代入VBE和VT的温度系数可求得K, 它使VREF的温度系数在理论上为零。VBE受电源电压变化的影响很小, 因而带隙基准电压的输出电压受电源的影响也很小。

图2是典型的CMOS带隙电压基准源电路。两个PNP管Q1, Q2的基极-发射极电压差ΔVBE:

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln (J_{2} / J_{1}) (2)$

式中:J1和J2是流过Q1和Q2的电流密度。运算放大器的作用使电路处于深度负反馈状态, 使得节点1和节点2的电压相等。即:

$\begin{array}{l} V_{B E 2} = Ι_{1} R_{1} + V_{B E 1} (3) \\ Δ V_{B E} = V_{B E 2} - V_{B E 1} = Ι_{1} R_{1} (4) \end{array}$

由图2可得:

$V_{B E} = V_{B E 2} + Ι_{2} R_{2} (5)$

通过M1和M2的镜像作用, 使得I1和I2相等, 结合式 (4) 和式 (5) 可得:

$\begin{array}{l} V_{R E F} = V_{B E 2} + \frac{Δ V_{B E} R_{2}}{R_{1}} = V_{B E 2} + \frac{V_{Τ} R_{2}}{R_{1}} \ln (\frac{J_{2}}{J_{1}}) \\ = V_{B E 2} + \frac{V_{Τ} R_{2}}{R_{1}} (\frac{A_{1}}{A_{2}}) (6) \end{array}$

式中:A1和A2是Q1和Q2的发射极面积。比较式 (5) 和式 (1) , 可得常数K为:

$Κ = \frac{V_{Τ} R_{2}}{R_{1}} \ln (\frac{A_{1}}{A_{2}}) (7)$

在实际设计中, K值即为式 (7) 表示。

传统带隙基准源结构能输出比较精确的电压, 但其电源电压较高 (大于3 V) , 且基准输出范围有限 (1.2 V以上) 。要在1.8 V以下的电源电压得到1.2 V以下的精确基准电压, 就必须对基准源结构上进行改进和提高。

1.2 低压COMS基准电压源的电路设计

本设计基于CSMC-0.5 μm-CMOS工艺 (NMOS的阈值电压为0.536 V, PMOS的阈值电压为-0.736 V) , 采用一级温度补偿、电流反馈技术设计的低压带隙基准源电路如图3所示。低压带隙基准源的电流不仅用于提供基准输出所需的电流, 也用于产生差分放大器所需的电流源偏置电压, 简化了电路和版图设计。

为了与CMOS标准工艺兼容, 电路中PNP的e, b, c区分别采用P+, N-well, P-sub集电极接地[1]。Q2和Q1的发射极面积比为8∶1, 流过Q1和Q2的电流相等, 这样ΔVBE等于VTln 8。流过电阻R1的电流与热力学温度成正比。三路镜像电流源使得流过P2, P3, P4的电流相等 (I1=I2=I3) 。

$Ι_{1} = \frac{V_{Τ} \ln Ν}{R_{1}} + \frac{V_{B E}}{R_{3}}$

输出电压VREF为:

$\begin{array}{l} V_{R E F} = Ι_{1} R_{4} = V_{Τ} R_{4} (\frac{\ln Ν}{R_{1}}) + \frac{V_{B E} R_{4}}{R_{3}} \\ = \frac{R_{4}}{R_{3}} [\frac{R_{3}}{R_{1}} (\ln Ν) V_{Τ} + V_{B E}] \end{array}$

电路中的温度补偿系数K为:

$Κ = \frac{R_{3}}{R_{1}} \ln 8$

通过调节R4的值, 可以调节输出电压VREF的大小。在电源电压变化时, P2, P3, P4的漏源电压值保持不变, 与电源电压无关, 其栅极电压由运放调节。为了降低电路的复杂度, 应用电流反馈原理, 运放采用简单的一阶运放, 由于VDD的变化多于GND的变化, 故运放的输入采用NMOS的差分对结构。因为整个电路在低压下工作, 故整个电路设计的重点是要保证低压下运放的正常工作。

由于带隙基准源存在两个电路平衡点, 即零点和正常工作点。当基准源工作在零点时, 节点1、2的电压等于零, 基准源没有电流产生。固需要设计一个启动电路, 避免基准源工作在平衡零点。本设计的启动电路由N5、N6和P7构成。当电路工作在零点时, N6管导通, 迅速提高节点1、2的电压, 产生基准电流, 节点1的电压通过P7和N5组成的反相器, 使N6管完全截止, 节点1、2的电压回落在稳定的工作点上, 基准源开始正常工作。

电路的器件参数如表1所示, P2, P3, P4管的尺寸较大, 是为了降低电路中的1/f噪声。电流镜的负载管P5, P6和差分对管N1, N2的宽长比较大, 以抑制电路的热噪声。由于电路中的电阻值较大, 故在工艺中用阱电阻实现。电容C0有助于电路的稳定, 同时还可以减小于运放的宽度, 有助于降低噪声的影响。

2仿真与结果分析

在Cadence设计平台下的Spectre仿真器中基于CSMC 0.5 μm CMOS工艺模型对电路进行了仿真。得到电路的温度特性曲线、直流电源抑制特性曲线、交流PSRR特性曲线、启动时间曲线如图4所示。各项仿真结果参数如表2所示。

3结语

在应用典型CMOS电压基准源的基础上, 综合一级温度补偿、电流补偿技术, 设计了带隙电压基准源电路。该带隙基准源电路的电源工作范围为1.6～4 V, 工作温度为-10～+130 ℃, 基准输出电压VREF为 (650.5±0.5) mV, 温度系数可低至2.0 ppm/℃, 电源抑制比为-70 dB。仿真结果证明了设计的正确性。

摘要：基准源是模拟集成电路中的基本单元之一, 它在高精度ADC, DAC, SoC等电路中起着重要作用, 基准源的精度直接控制着这些电路的精度。阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。并基于CSMC 0.5μm Double Poly Mix Process对电路进行了仿真, 得到理想的设计结果。

关键词：CMOS基准电压源,低功耗,Sub-1V,高电源抑制比

参考文献

[1][美]毕查德.拉扎维.模拟CMOS集成电路设计[M].西安:西安交通大学出版社, 2003.

[2]ABO A M, GRAY P R.A 1.52 V 10-bit 14.3-MS/sCMOS pipeline analog-to-digital converter[J].IEEE Sol.Sta.Circ., 1999, 34 (5) :651-657.

[3]MEHR I, SINGER L.A 55 mW 10-bit 40 M sample/snyquist-rate CMOS ADC[J].IEEE Sol.Sta.Circ., 2000, 35 (3) :318-325.

[4]Tao Z, KERAMAT M.A 10-bit 1002 MS/s 50 mW CMOSA/Dconverter[C].USA:Int.Symp.Circ.and Syst.2002.

[5]TESCH B J, Pratt P M, BACRANIA K, et al.14-b 125 MSPS digital-to-analog converter and bandgap voltage refe-rence in 0.5μm CMOS[C].USA:Proc.of the IEEE 1999ISCAA′99, 1999.

[6]BANBA H, Shiga H, MMEZAWA A, et al.A CMOSbandgap reference circuit with sub-1-V operation[J].IEEEJournal of Solid-state Circuits, 1999, 34 (5) :670-674.

[7]LEUNG N K, MOK P K T.A Sub-1-V15 ppm/℃CMOSbandgap voltage reference without requiring low thresholdvoltage Device[J].IEEE Journal of Solid-state Circuits, 2002, 37 (4) :526-530.

[8]RAZAVI B.Design of analog CMOS integrated circuits[M].Boston:McGraw Hill, 2000.

[9]ANNEMA A J.Low-power bandgap reference featuringDTMO ST′s[J].IEEE Journal of Solid-state Circuits, 1999, 34 (7) :949-955.

CMOS电流源篇3

射频振荡器是仪器仪表、自动控制和通信系统等领域广泛使用的基本模块, 是构成时钟恢复、频率合成等系统的核心电路[1,2]。通常用无源元件LC, 隧道二极管、双基极二极管 (单结晶体管) 、雪崩双极型晶体管来设计, 但它们都与标准的CMOS工艺不兼容[3]。虽然LC振荡器有良好的稳定性和相位噪声性能, 振荡频率可达微波L带至C带, 但调谐范围不大, 而且不易于在当前主流CMOS工艺下进行片上集成。因而采用电流折叠的正反馈技术设计了一个全差分CMOS环形压控振荡器 (VCO) 。该振荡器在调谐时具有常数振荡幅度, 并具有良好的线性调频调幅性能。

1 振荡器的工作原理及其全差分实现

1.1 振荡器的工作原理

振荡器是一种不需要外部信号激励, 能够将自身的直流能源转换为周期性输出信号的电路。振荡条件由式 (1) Barkhausen准则决定[4,5]。

$| Τ (ω) | \geq 1 ‚ ∠ Τ (ω) = 360 ° (1)$

可见系统能够产生振荡的基本条件是环路增益T (ω) >1, 环路相移为360°。大部分应用要求振荡器是可调谐的, 理想压控振荡器的控制函数如式 (2) 所示。

$ω_{o u t} = ω_{o} + Κ_{v c o} V_{c o n t} (2)$

式中:ωo是对应控制电压Vcont=0时的振荡频率;Kvco为VCO的增益或者灵敏度。环形振荡器的工作原理:使得环路传输函数仅在一个频率点上满足Barkhausen准则, 从而对延迟单元的设计提出了较高的要求。

1.2 振荡器的全差分实现

延迟单元的结构和数量应根据对振荡器速度、功率、噪声性能等要求进行选择。鉴于单端延迟单元的延迟时间容易受到电源电压噪声和衬底耦合噪声的干扰, 采用全差分结构, 可以在较大程度上抑制这类共模噪声[2,6,7], 如图1所示。

图1的第一个模块是调频调幅控制单元, 主电路采用4级全差分延迟单元, 所以前三级采用反相连接, 最后一级采用同相连接, 以满足Barkhausen准则。而且避免了单端反相延迟单元不能采用偶数级数的缺点。控制单元送出两个控制电压控制延迟单元的尾电流MOS管栅源电压, 从而实现频率和幅度调节。

2 电路设计

2.1 采用电流折叠的正反馈延迟单元

基于上述考虑, 采用全差分单元来实现信号延迟, 延迟时间决定于时间常数RC, 若直接调节负载电阻进行频率调谐, 伴随的是振荡信号幅度随频率的变化而变化。一种解决的方法是采用复制偏置技术, 它同时调节负载电阻和尾电流的大小, 使振荡信号幅度近似不变。缺点是需要增加一个运算放大器, 且其带宽必须大于频率变化的带宽, 这样增加了芯片面积和设计难度[8,9]。采用的是电流折叠正反馈延迟单元, 它不需要使用运算放大器[10], 如图2 (a) 所示。

这里在差分对的基础上并入交叉耦合对, 容易证明, 该耦合对的小信号等效阻抗为-2/gm的负阻。只要这个负阻绝对值大于负载电阻, 则差分对的负载电阻仍是正阻抗, 而该正阻抗可通过调节交叉耦合对的偏置电流来改变其阻值, 从而改变延迟, 但会导致负载电阻上的最大电流发生变化。因此在调谐方案的设计上采用差分电压控制, 同步向相反方向调节差分对尾电流, 这样两个尾电流之和是一个常数, 从而实现了频率调谐时的常数振荡幅度。控制上采用电流折叠结构, 折叠到调频调幅控制单元, 由该单元实现尾电流的同步调节。

2.2 调频调幅控制单元电路

调频调幅控制单元的作用是提供频率调谐功能, 并保证调谐时的常数振荡幅度。如图2 (b) 所示, 固定基准电流时, 通过PMOS镜像的镜像电流也保持恒定, 从而使得外部差分压控信号输入后, 控制单元的差分对管电流发生变化, 但总电流保持恒定, 并利用栅漏短接的NMOS将这一电流转换为控制电压, 从而保持了延迟单元调谐时的常数振荡幅度。鉴于振荡器应用的广泛性和差异需求, 同时振荡幅度的增加可以提高相位噪声, 因此这一控制单元设计上的优点还在于可以通过调节幅度控制输入端来调节振荡信号的幅度。

3 系统仿真

对整个系统在TANNER环境下利用Tspice工具和0.5 μm CMOS工艺库进行仿真。图3是2.5 V幅度控制电压和1.0 V差动电压下差分振荡输出信号。仿真结果表明, 起振时间仅52 ns, 输出信号摆幅1.0 V, 振荡频率66.25 MHz, 功耗仅10 mW。

通常环振频率调谐范围在3倍以内[3], 仿真表明振荡器在差分控制电压-1.6～+1.6 V范围内和2.5 V幅度控制电压下具有163 MHz约6倍 (34～197 MHz) 的宽调谐范围, 并具有1.0 V的常数振荡幅度, 幅度偏差小于50 mV, 如图4 (a) 所示。保持差分调频控制电压、调幅控制电压和振荡信号的幅度具有图4 (b) 所示的压控调幅曲线。表明在2.0～4.0 V调幅控制电压下, 具有较好的线性调幅特性, 可在0.5 ～2.0 V之间线性调幅。

4 结语

设计的基于电流折叠的全差分压控调频调幅振荡器在0.5 μm CMOS工艺下的Spice仿真结果表明, 振荡器具有较大的频率调谐范围和调幅范围;压控频率调谐增益和压控调幅增益的线性度都较好;电路功耗较低, 仅10 mW;不需要电感和电容元件, 便于CMOS工艺下的片上集成, 并极大地减小了芯片面积。

摘要：针对目前通信系统应用上对压控振荡器的片上集成、宽调谐、调幅、启动特性和功耗等提出的综合性要求, 分析和设计了一种压控调频调幅振荡器, 其延迟单元采用全差分结构, 以消除共模噪声和增加延迟控制的灵活性;并利用交叉耦合的差分负阻和电流折叠的正反馈技术进行频率调谐, 使之在宽频范围内具有常数振荡幅度。采用0.5μm CMOS工艺进行Spice仿真, 结果表明振荡器具有34197 MHz的宽调谐范围, 并能保持常数振荡幅度, 功耗仅10 mW, 启动时间仅52 ns。系统还能在0.52.0 V范围内进行良好的线性调幅。

关键词：电流折叠,负阻交叉耦合晶体管对,自动振幅控制,全差分压控振荡器

参考文献

[1]张冠百.锁相与频率合成[M].北京:电子工业出版社, 1995.

[2][日]远坂俊昭.锁相环 (PLL) 电路设计与应用[M].何希才, 译.北京:科学出版社, 2006.

[3]池保勇, 余志平, 石秉学.CMOS射频集成电路分析与设计[M].北京:清华大学出版社, 2006.

[4]Lee T H.The Design of CMOS Radio Frequency Integrated Cir-cuit[M].UK:Cambridge University Press, 1998.

[5]Fong N, Plouchart J.Design of Wideband CMOS VCO forMultiband Wireless LAN Applications[J].IEEE, Solid-State Circuits, 2003, 38 (8) :1 333-1 342.

[6]Hajimir A, Lee T H.Design Issues in CMOS Differential LCOscillator[J].IEEE JSSC, 1999, 34 (5) :717-724.

[7]Kim B, Ko J S, Lee K.A New Linearization Technique for MOS-FET RF Amplifier Using Multiple Gated Transistors[J].IEEEMicrow.Guided Wave Lett., 2000, 10 (9) :371-373.

[8]Gil J, Song S S.A 119.2 dBc/Hz at 1 MHz, 1.5 mW, FullyIntegrated, 2.5 GHz, CMOS VCO Using Helical Inductors[J].IEEE Microw.Wireless Compon.Lett., 2003, 13 (11) :457-459.

[9]Chuang Y H, Lee S H.A Low-voltage Quadrature CMOS VCOBased on Voltage-voltage Feedback Topology[J].IEEE Mi-crow.Wireless Compon.Lett., 2006, 16 (12) :696-698.

CMOS电流源篇4

带隙基准电压源通常是模拟和混合信号处理系统中重要的组成模块,它用来提供高稳定的参考电压,对系统的性能起着至关重要的作用。带隙基准广泛地应用于ADC,DAC、线性稳压器、开关电源、温度传感器和网络通信等各种电路中。衡量带隙基准源性能的重要指标有低温度系数、低线性调整率、低电源电压、低成本、低功耗和高电源抑制比[1]。

文献[2]采用的是衬底PNP的CMOS工艺带隙结构,并且提出一种采用一阶温度补偿和电阻二次分压设计的带隙基准,在10～60 ℃范围内,温度系数为25×10-6℃-1;文献[3]使用了二阶曲率补偿技术,增加了2个电阻,获得了好的温度系数,但是增加的电阻会引入更多的输出噪声;文献[4]提出了一种指数曲率补偿技术,将温度系数减小至8.9×10-6℃-1,但是这种结构比较复杂且不易实现;文献[5]提出了一种分段线性补偿技术,将温度系数减小到了2×10-6 ℃-1,但是增加了多个电阻和放大器,增加了设计的复杂度和功耗。

本文在对传统的Brokaw带隙基准源进行分析和总结的基础上,针对AC/DC开关电源芯片的应用需求,设计了一款应用于开关电源的低成本、多输出的CMOS带隙基准源。

1 带隙基准电压源的基本原理

带隙基准源的基本原理是根据硅材料的带隙电压与温度无关的特性,利用ΔVBE的正温度系数与双极晶体管VBE的负温度系数相互抵消[6],实现低温漂、高精度的基准电压:

$V_{r e f} = V_{B E} + α Δ V_{B E} = V_{B E} + α V_{Τ} \ln Ν$

式中:N为两个晶体管发射极的面积比;α为常数;VT=kT/q为热电压,k是波尔兹曼常数,q是单位电荷量,T为绝对温度。令K=αln n,则:

$V_{r e f} = V_{B E} + Κ V_{Τ} (1)$

传统的Brokaw带隙电压基准电路如图1所示。

在图1中,根据运放“虚短”的原理,有VA=VB,由于R3=R4,可得I1=I2,则I0=2I1。

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln Ν = Ι_{1} R_{1} (2)$

式中N为Q1与Q2发射极面积之比。

$\begin{array}{l} V_{r e f} = V_{B E 2} + Ι_{0} R_{0} = V_{B E 2} + \frac{2 R_{0}}{R_{1}} Ι_{1} R_{1} \\ = V_{B E 2} + \frac{2 R_{0} \ln Ν}{R_{1}} V_{Τ} (3) \end{array}$

令K=(2R0ln N)/R1,则可发现式(3)与式(1)相等。如果N值一定,则可通过选取适当的R0与R1的比值,获得合适的K值,就可使温度系数为零,从而得到不随温度变化的基准电压[7]。

由于传统的Brokaw带隙基准使用了放大器,电路结构较复杂,且R0的值较大,会产生更多的输出噪声,同时电阻R3和R4也会增加版图的设计难度。

2 低成本多路输出带隙基准源结构

本文所设计的带隙基准源框图如图2所示,其核心电路是在传统的Brokaw带隙基准结构基础上,综合考虑了电路性能和针对开关电源的应用需求,用简单的电路形式实现。多路输出基准电压电路采用带负反馈的运放实现,通过电阻串分压得到多路输出。

2.1 带隙基准电压源的核心电路

本文所设计的Brokaw带隙基准电压源核心电路如图3虚线右侧所示,是在传统的Brokaw带隙基准源的基础上采用自偏置结构和共源共栅电流镜,这种改进可以精确地保证I2=2I1,同时可以使电阻R0的值比传统结构中的更小(本文中R0的值为传统结构的2/3),小的R0值能够减小输出电压的噪声。而且这种结构省去了放大器,并且直接在产生PTAT电流的支路上生成带隙基准电压,这样不仅可使电路结构简化,降低成本,而且减小了所需的静态功耗。由于使用共源共栅电流镜代替了两个电阻,使得版图易于实现。

在图3中,可看到:

$\begin{array}{l} V_{B E 2} = V_{B E 1} + Ι_{1} R_{1} (4) \\ V_{B E} = V_{Τ} \ln (Ι / Ι_{S}) (5) \end{array}$

式中:I为流过晶体管的电流;IS为晶体管的饱和电流[6]。

$Δ V_{B E} = V_{B E 2} - V_{B E 1} = V_{Τ} \ln (\frac{Ι_{2}}{Ι_{1}} \cdot \frac{Ι_{S 1}}{Ι_{S 2}}) (6)$

由于M3的宽长比为M1的2倍,因此I2=2I1,而I0=3I1;又由于IS正比于晶体管发射极面积,而Q1与Q2发射极面积之比为4∶1,则IS1=4IS2,因此:

$\begin{array}{l} Δ V_{B E} = V_{Τ} \ln 8 = \frac{k Τ}{q} \ln 8 = \frac{k l n 8}{q} Τ (7) \\ V_{r e f} = V_{B E 2} + Ι_{0} R_{0} = V_{B E 2} + 3 Ι_{1} R_{0} \\ = V_{B E 2} + \frac{3 R_{0}}{R_{1}} Δ V_{B E} \\ = V_{B E 2} + \frac{3 k R_{0} \ln 8}{q R_{1}} Τ (8) \end{array}$

让Vref对温度求导,使其在某一温度下的温度系数为零,则:

$\frac{\partial V_{r e f}}{\partial Τ} = \frac{\partial V_{B E 2}}{\partial Τ} + \frac{\partial (\frac{3 k R_{0} \ln 8}{q R_{1}} Τ)}{\partial Τ} = 0 (9)$

式(9)中的第一项VBE2具有负温度系数,而第二项具有正温度系数,只要选择合适的工作点,就可使两项之和在某一温度下为零,从而得到具有较好温度特性的基准电压[6]。

2.2 启动电路

由于本文所设计的带隙基准源采用的是自偏置结构,因此需要增加启动电路使带隙主电路摆脱简并偏置点。图3虚线右侧所示,电路未启动时,N1和N2始终保持高电位,输出则保持在零状态,并且一直处于这种状态。启动电路的作用就是使电路摆脱这种零状态,进入正常工作状态[8]。

本文所设计的启动电路如图3虚线左侧所示,在电路启动时,N3变为高电位使M21导通,则N1变为低电位使M15导通,并且带隙主电路开始工作,启动完成。由于M16为二极管接法,所以M16支路导通,并且M22与其所在支路也导通了,此时M22的导通将N3拉到较低电位,使M21截止,并且由于M22所在支路的导通,会使M21一直保持截止状态,启动电路停止工作,降低了功耗。

2.3 多路基准电压输出的设计

多路输出电路如图4所示,整个电路相当于一个带负反馈的多输出放大器,可以得到稳定的3 V,2 V,1 V和0.15 V基准电压。由于Vref为1.14 V,利用运放的“虚短”可得到Vref1,Vref2,Vref3和Vref4的值,其中Vref2计算式为:

$V_{r e f 2} = (1 + \frac{R_{6}}{R_{7} + R_{8} + R_{9}}) V_{r e f} (10)$

多输出运放的第一级采用折叠共源共栅放大器,如图5所示。

该折叠共源共栅放大器具有宽的共模输入范围和大的输出电压摆幅。同时为了减小共源极失调电压对后级共栅电路的影响,本文在设计过程中使M36和M37支路的电流为M23支路电流的3倍。

在图4中,多输出运放的第二级采用由M41和电阻串组成的共源极电路,提高了增益。C4和R2分别是补偿电容和调零电阻,对整个运放进行频率补偿,增强电路的稳定性。M40的特殊接法是为了降低该管上的压降,从而得到所需的3 V(Vref1)电压。

该多输出运放可以通过选择合适的电阻值,非常方便地得到从0到接近VDD的任意电压值,且这些电压值与电阻的绝对值无关,只与选取电阻的比例有关,因此适用于各种工艺。

3 仿真结果与分析

整体电路采用华虹1 μm的CMOS工艺设计,利用Cadence仿真软件进行仿真,并对仿真结果进行了分析。

3.1 带隙基准源仿真结果

带隙基准电压源核心电路的温度特性曲线如图6所示,温漂TCF的计算由下式给出:

$Τ_{C F} = \frac{V_{\max} - V_{\min}}{V_{a v g} (Τ_{\max} - Τ_{\min})} \times 10^{6} (11)$

由图6可知,在-40～140 ℃的温度范围内,根据式(11)可得温漂为23.6×10-6℃-1,实现了宽温度范围内低温漂的设计目标;带隙主电路的PSRR为67 dB;静态电流低至24 μA,大大降低了芯片的功耗,可以满足开关电源芯片的设计需求。

对启动电路进行瞬态仿真,可以得到启动电路的启动时间为0.114 μs,启动速度快,满足设计要求。

3.2 多路输出基准电压仿真结果

分压电路采用带负反馈的两级运放,跟踪性能好。以Vref2为输出端的仿真结果如图7～图9所示。

对运放的交流小信号增益与相位进行仿真,得到如图7所示曲线。从图中可以看到,运放增益为80 dB,相位裕度为85°,单位增益带宽为7.15 MHz。

对运放进行瞬态仿真,得到图8所示曲线。从图中可以看到,曲线并没有振铃出现,说明运放比较稳定。

根据图8可计算出运放的转换速率为4 V/μs,建立时间为0.58 μs。

对运放的CMRR(共模抑制比)进行仿真,得到如图9所示曲线。从图中可以看出,CMRR为88 dB,说明运放具有较好的共模抑制特性。

4 结语

结合开关电源管理芯片项目的设计需求,设计了一款多输出、低成本、高性能的CMOS带隙基准电压源。设计中采用了一种结构简单的Brokaw带隙基准核心电路和带负反馈的折叠共源共栅运放,实现了低成本和多输出的设计要求。通过Cadence的仿真结果可以看到,该带隙基准源性能良好,能够提供比较精确稳定的基准电压。

参考文献

[1]张正旭,李小青.多路V/I输出的高性能CMOS带隙基准源[J].微电子学,2009,39(4):503-507.

[2]朱樟明,杨银堂.一种高性能CMOS带隙电压基准源的设计[J].半导体学报,2004,25(5):542-546.

[3]胡波,李骏.一种实用的曲率补偿带隙基准电压源[J].微电子学,2007,37(5):764-767.

[4]LEE I,KIM G,KIM W.Exponential curvature-compensa-ted BiCMOS bandgap references[J].IEEE J Sol Sta Circ,1994,29:1396-1403.

[5]WANG Hong-yi,LAI Xin-quan.A piecewise-linear com-pensated bandgap reference[J].Chinese Journal of Semi-conductors,2004,25(7):772-776.

[6]RAZAVI B.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2002.

[7]BROKAW P.A simple three-terminal IC bandgap reference[J].IEEE J Sol Sta Circ,1974,SC-9:388-393.

[8]郑浩,叶星宁.一种低压CMOS带隙电压基准源[J].微电子学,2005,35(5):542-548.

【CMOS电流源】推荐阅读：

电压源电流源06-05

电流源模型07-23