实验01 基本逻辑门电路实验

实验01 基本逻辑门电路实验（精选3篇）

实验01 基本逻辑门电路实验 篇1

实验一 基本逻辑门实验(1)

一、实验目的

1、通过实验学习掌握Quartus II软件的基本操作流程。

2、通过实验理解全加器电路的设计方法，并掌握在Quartus II软件中通过绘制电路图的形式进行芯片设计的过程。

3、学习Quartus II软件的“仿真”功能。

二、实验步骤

1、在“我的电脑”中新建一个目录。（注意：目录尽量建立在自带的U盘上，以防实验工程被还原）

2、打开QuartusII软件，点击菜单中的“File->New Project Wizard”选项，启动新建工程向导程序，新建一个Quartus II工程。工程文件保存在第1步创建的目录中，工程命名为：“Exp01”。

图1 新建工程向导启动

图2 向导开始直接点击“Next”按钮

图3 向导第1步，设置工程的路径和工程名

向导第2步的设置是向新建工程中导入已经存在的设计文件，这里不用导入所以直接点击“Next”按钮跳过这一步。

向导第3步选择FPGA芯片，这里要按照实验箱上的芯片型号选择：Family选择“Cyclone II”，Available devices选择“EP2C5T144C8”，其它地方保持默认选择。

图4 向导第3步设置工程用芯片

向导程序第4、5步不用做设置，直接点击完成按钮就可以完成工程的建立了。

图5 工程建立完成，Project Navigator出现工程列表

3、点击菜单“File->New”选项，打开新建文件窗口，选择“Design Files->Block Diagram/Schematic File”，再点击“OK”按钮，创建一个电路图设计文件。

图6 新建文件窗口

4、点击菜单“File->Save As”选项，将新建的电路图设计文件保存在工程目录中，注意：文件名要与工程名保持一致：Exp01.bdf。

图7 新建文件保存

图8 文件名与工程名保持一致

5、点击设计文件窗口上的“Symbol Tool”工具按钮，如图所示：中输入“xor”异或门，单击“OK”按钮。

。弹出组件浏览窗口。在窗口的Name文本框

图9 空白电路设计文档上的“Symbol Tool”按钮

图10 组件浏览窗口

6、这时的鼠标光标会变成异或门的样子，在电路图设计文件的空白处点击鼠标左键，就可以向设计文件中添加一个异或门，添加过程可以连续进行。如果点击键盘上的“Esc”按键，鼠标恢复到箭头图案，添加操作结束。

7、用同样的办法，我们再向设计文件中添加两个“输入input”和一个“输出output”组件。然后将电路连接如下图11所示。连线需要点击设计文件窗口的“Orthogonal Node Tool”工具按钮，然后在设计文件空白处，按下鼠标左键不松开，移动鼠标就可以将连线绘制出来，按照图11将添加的远件连接起来。可以通过双击组建弹出“Pin Propertis”窗口，这个窗口可以对组建命名。这里讲异或门的输入端命名为“A、B”，输出端命名为“Y”。

图11 电路连接图示，双击input或output组建可以给它们命名

图12 输入端命名A、B，输出端命名Y

8、保存设计文件后，点击工具栏上的“Start Compilation”按钮后，开始进行工程的编译。

图13 开始编译

9、点击菜单“File->New”选项，打开新建文件窗口，选择“Verification/Debugging Files->Vector Waveform File”，再点击“OK”按钮，创建一个波形仿真文件。

图14 新建仿真文件

10、点击菜单“File->Save As”选项，将新建的仿真文件保存在工程目录中，注意：文件名要与工程名保持一致：Exp01.vwf。

图15 保存仿真文件和工程名一致

11、双击仿真文件的左侧空白区域，弹出“Insert Node or Bus”窗口，再点击“Node Finder”按钮弹出“Node Finder”窗口。在这个窗口的“Filter”中选择“Pins：all”，然后，单击“List”按钮。将“Nodes Found”框中列出的管脚A加入到右侧的“Selected Nodes”框中。最后“OK”按钮，得到如图19所示。

图16 双击左侧空白区

图17 弹出“Insert Node or Bus”窗口

图18 插入电路图中的输入和输出端

图19 选择A端点。

12、用同样的办法添加B和Y，得到如图20所示的效果。

图20 加入A、B、Y端点

13、如图21所示，点选A这一行，再点击左侧的按钮“Overwrite Clock”“Period”设置为1ns。同样的方式将B设置为“2ns”。

。在弹出的“Clock”窗口中将A的图21 加入A、B设置频率后的效果

图22 设置A的周期为1ns

14、选择菜单栏的“Processing”菜单项，首先点击“Start Compilation”“Generate Functional Simulation Netlist”生成功能仿真网表，最后点击“Simulator Tool”真工具窗口

进行编译，然后点击

弹出仿

图23 Processing菜单

15、在仿真工具窗口首先将仿真模式设置为“Functional”，再点击开始按钮得到仿真结果。

图24 仿真工具窗口

图25 仿真结果——时序图

实验01 基本逻辑门电路实验 篇2

关键词：口袋实验室,数字逻辑,组合逻辑电路,嵌入式系统

口袋实验室, 又称无墙实验室, 就是让学生人手一个迷你“口袋实验箱”, 上课带来、下课带走, 课程结束时归还。学生有了一个小的实验平台, 就可以结合课程内容, 随时随地进行课程实验;同时, 激荡在学生头脑中的创新想法可以即时得到验证, 激发他们主动学习的兴趣。

口袋实验室这种形式使实验设备突破了实验室的限制、实验课时的限制, 能够把最新的技术补充到学生的课余学习中, 让学生随时随地都能进行实验, 从而最大程度地实现了实验室的开放。

目前口袋实验室理念在国内多所高校已得到广泛的认可和贯彻, 如清华大学、北京大学、哈尔滨工业大学、复旦大学、同济大学、上海交通大学、东南大学、华中科技大学等都建起了数量、规模各异的口袋实验室。

本组合逻辑电路设计就是基于Xilinx (赛灵思公司) Basys3口袋实验室的。在性能更好的NEXYS4或ZYBO实验板上也可实现。

1 口袋实验室之核心硬件Basys3

Basys3实验板 (见图1) 是一款采用Xilinx最新7系列的数字电路入门级开发平台, 该平台主芯片为Xilinx Artix系列中的最小型号XC7A35T。它包含5200个slice资源, 相当于33, 280个逻辑单元。每个slice包含4个6输入查找表 (LUT) , 8个触发器。容量为1800kb的块状RAM以及5个时钟管理单元, 每个单元带有一个锁相环。Basys3同时也是一款入门级的FPGA实验板, 专门针对Vivado Design Suite而设计, 具有Xilinx Artix-7 FPGA架构。Basys3包含了所有Basys系列板卡的标准功能:完备的硬件规格, 大量的板载IO设备, 所有需要FPGA支持的电路, 以及免费的开发工具, 上手即用。

采用Basys3可以实施更贴近嵌入式方向专业要求的数字逻辑实验项目, 形成符合嵌入式方向专业要求的数字逻辑实验课程。可解决现有《数字逻辑》实验课程的教学要求与嵌入式方向专业要求相比有些偏低的问题。同时可以解决现有面向嵌入式方向的基础实验课程实验平台各异, 实验内容不够贯通的问题。

2 口袋实验室之核心软件Vivado

赛灵思在全球业界第一个发货和量产28nm 7系列器件后, 2012年又推出了“Vivado”这一全新的FPGA设计套件, 很可能在将来取代已经面世18年之久的赛灵思ISE设计套件。Vivado的推出, 不仅仅是让设计的界面更加漂亮 (如图2所示) , 更重要的是它带给行业的那种体现在设计手段和设计方法上的的创新。众所周知, 对于电子设计工程师来说, 一方面要求FPGA能实现所有的数字系统功能, 包括:数字逻辑、嵌入式系统和数字信号处理等等;另一方面又要求基于FPGA的设计就像他们使用“C”语言给CPU、MCU编程那样的简单。Vivado将这两个看起来相互矛盾的梦想变成了现实。

在Vivado 2014.3环境下如同前期的ISE环境, 可以非常方便地运用Verilog HDL语言的编程开发流程, 包括源程序的输入、编译、模拟仿真及程序下载。

通过学习Verilog硬件描述语言, 以及利用Verilog HDL进行数字电路设计和FPGA开发的方法。可让学生初步掌握代表当今数字逻辑设计前沿的FPGA开发的设计流程。除基本组合逻辑电路实验外, 还可以追加时序逻辑电路的设计实验、。

3 口袋实验室之组合逻辑电路设计实验

本实验所用口袋实验室为Basys3电路板, 板上的LED灯是共阴极的连接方式, 当输入高电平‘1’时, LED亮;当拨动开关靠近数字标称端输出为低电平‘0’。

3.1 简单门电路的实现

在数字电路中, 二输入与门电路、或门电路、非门电路、与非门电路、或非门电路和异或门电路的逻辑表达式如下所示, 真值表如表1。

下面分别给出这些门电路的行为描述方式 (Behavioral) 和逻辑寄存器传输描述方式 (Register Transfer Level, RTL) 。可以看出, 行为描述方式和逻辑表达式十分接近, 而寄存器传输描述方式则是以真值表为依据进行编写的。具体操作步骤如下:

(1) 利用向导, 建立一个新项目, 工程名为expe1, 顶层文件名也指定为gate。

(2) 新建一个Verilog HDL文件。

(3) 在Verilog HDL文件中输入程序:

a行为描述方式源程序:

b寄存器传输描述方式源程序:

(1) 进行语法检查和综合编译。

(2) 编写testbench, 进行时序仿真。

(3) 分配管脚, 生成*.bit文件 (管脚分配可参照后续实验结果部分) 。

(4) 下载。

3.2 三态门电路的实现

在数字电路中, 三态门电路是在普通门电路的基础上附加控制电路构成的。三态门主要用于可编程逻辑器件管脚的双向口设置。三态门的逻辑电路图如图3所示, 真值表如表2。

根据三态门的逻辑电路图和真值表, 不难看出三态门电路的基本工作原理是:当控制端口的输入使能信号EN=’1’, 那么直接将输入端口的数据送到输出端口上;当控制端口的输入使能信号EN=’0’, 那么这时输出端口呈高阻状态。具体操作步骤如下:

(1) 利用向导, 建立一个新项目, 工程名为expe2, 顶层文件名也指定为tri_gate。

(2) 新建一个Verilog HDL文件。

(3) 在Verilog HDL文件中输入程序:

(4) 进行语法检查和综合编译。

(5) 进行时序仿真。

(6) 重新分配管脚, 生成*.bit文件 (管脚分配可参照实验结果部分) 。

(7) 下载。

3.3 实验结果

1) 两输入与门电路的管脚分配表和实验结果对照表见表3、表4。

2) 二输入或门电路、非门电路、与非门电路、或非门电路和异或门电路的管脚分配表和实验结果对照表见表5、表6。

3) 三态门电路的管脚分配表和实验结果对照表见表7、表8。

4 结束语

本组合逻辑电路设计是基于Xilinx (赛灵思公司) Basys3口袋实验室实现的, 主要内容为简单门电路和三态门电路。在此口袋实验室的电路板上还可以实现编码/译码器, 比较器, 全加器等组合逻辑功能。项目中使用的口袋实验室由于其优秀的软、硬件平台, 在本科教学中有多方面的应用价值。

1) 在Vivado 2014.3环境下, 可推动Verilog HDL基本语法的学习, 有利于学生掌握Verilog HDL编程设计的基础。而Verilog HDL和VHDL并称为业界最流行的两种硬件描述语言, 其重要性不言而喻。

2) 在本科嵌入式方向的《数字逻辑》、《计算机组成原理》、《计算机系统结构》三门课程间有一条衔接与贯通的主线:即由计算机组成基础部件到单/多周期CPU和中断/IO处理CPU, 再到基本流水线CPU。本实验平台可直接应用于这三门课程。不仅能节约学生熟悉实验平台的时间, 而且同一实验平台有利于他们温故而知新。

3) 让嵌入式方向的学生开始学习满足较高专业需求的实验内容。打通面向嵌入式方向的基础实验课程的教学内容, 有利于学生较系统、深刻地掌握满足专业要求的软硬件知识, 锻炼他们的系统设计能力。

参考文献

[1]白中英, 谢松云等.数字逻辑[M].6版.北京:科学出版社, 2013.

[2]Richard E.Haskell著, 郑利浩译.FPGA数字逻辑设计教程—Verilog[M].北京:电子工业出版社, 2013.

[3]何宾.Xilinx FPGA设计权威指南:Vivado集成设计环境[M].北京:清华大学出版社, 2014.

[4]何宾.Xilinx FPGA权威设计指南:Vivado 2014集成开发环境[M].北京:清华大学出版社, 2015.

实验01 基本逻辑门电路实验 篇3

张帅

1（鲁东大学 交通学院 烟台 264025）

摘要：本文将逻辑门电路理论应用到了城市交通之中,对城市交通问题进行初步分析。关键词：逻辑门电路 城市交通 真值表 卡诺图

Try using the logic gate circuit theory to synthetically analyze

the urban traffic

Zhang Shuai 1

(College of Transportation, Ludong University,Yantai 264025)

Abstract：This article applies the logic gate circuit theory to analyze the urban traffic at the first step.Key words：Logic gate circuitUrban trafficTruth tableKarnaugh map

0前言

随着社会的进步、经济的腾飞、科技的发展,城市化进程不断加快,而影响城市交通问题的因素也日益增多并且更加多样化、复杂化。中等城市一般拥有几百个十字路口以及数万车辆,且分布广阔,什么时候出现交通问题具有不确定性。

如何对具有不确定性等特点的城市交通系统进行有效控制,是一件不容易的事情。道路扩展了,车辆增多了,而交通控制却往往滞后于城市的发展。如何解决城市交通拥挤、十字路口行走的安全、红绿的指挥等,这些都是影响城市交通的亟待解决的问题,一旦解决好了,对城市交通控制将更加科学化、智能化。交通是城市经济活动的命脉,对城市经济发展生活水平提高起着十分重要的作用[1]。在城市交通控制中,有很多研究得到了广泛的应用,但由于交通问题具有一定的偶然性、随机性,实际控制效果仍需改进。为此,本文引入了逻辑门电路的理论来解决城市交通问题的思路,为城市交通问题的解决及开展预测方法的研究,提出新的方法。

1逻辑代数基本理论

逻辑代数又称布尔代数或开关代数,它是用代

数的形式来研究逻辑问题的一种数学工具,其变量可以用字母A、B、C、D等来表示,并称为逻辑变量,但它所表示的是电路上的开关接通还是断开,逻辑判断的结果是真还是假,某种结论是正确还是错误,某事物存在还是不存在等等两种可能性,因此逻辑变量只有两个取值,一般用1和0来表示。因为逻辑变量的取值只有两个,所以把这种逻辑称为二值逻辑,在二值逻辑中,1和0只是一种符号的代表,没有数量的含义,无大小、正负之分。若干逻辑变量之间的相互联系就反映为数学上的几种运算关系,逻辑代数的基本运算有“与”运算、“或”运算及“非”运算三种,由这三种运算可以组成复杂的逻辑运算,这些运算可以采用逻辑门的形式来表示[2-3]。假设存在A、B、C、D等逻辑变量,进行逻辑运算的结果为F,其逻辑关系及逻辑门形式如表1。

更为复杂的逻辑运算,如“同或”、“异或”等,本文将不再列出。

在数字逻辑门电路理论中,若给定一个逻辑函数表达式,可以通过真值表法、代数法或卡诺图法将其化简为最简逻辑表达式。而实践也证明,运用数字逻辑门电路原理进行交通预测及控制是可行的。

收稿日期：2007-06-29 作者简介：张帅（1986-），男，本科生。研究方向：机械设计制造及其自动化。E-mail:386322305@qq.com

表1 逻辑关系及逻辑门

Table

1The Logical Relation And the Logical Gates

2逻辑代数基本方法

数字逻辑门电路的设计,是将输入组合根据不同要求转换为输出信息,化简逻辑函数最常用的方法是代数化简法、真值表法和卡诺图法。代数化简法就是利用逻辑代数的公理、定理、规则对函数表达式进行逻辑变换,可以化成最小项之和或者最大项之积的形式;真值表是一种由逻辑变量的所有可能取值组合及其对应的逻辑函数值所构成的表格;图形化了的真值表称为卡诺图。卡诺图基本方法为:根据逻辑函数中变量的数目画出卡诺图;在卡诺图对应位置的方框内填1(或0),其余方框内填0(或1);所有填1(或0)的方框所合成区域就是逻辑函数的卡诺图。下面以图1为例进行说明。在卡诺图上合并最小项是通过画圈进行的,即把相邻的“1”小方块圈在—起,写出该圈所对应的乘积项,然后把这些乘积项相“或”即得最简“与或”式。已知 F(A,B,C)=∑m(0,1,3,5)+∑d(2,6)

则其卡诺图如图1所示。

通过卡诺图,得出逻辑函数化简结果为：

F(A,B,C)=非A+非B*C

通过本例可以得出卡诺图化简的指导原则:N变量卡诺图中的每个单元都有N个逻辑相邻的单元;单元可以被合并为大小为2,4,8,„,2K的组;每个被合并组中包含的所有单元都对一些变量有相同的值;合并尽可能多的单元,这将导致组所对应的项内字母的个数最少;尽可能用最少的组覆盖所有的最小项,这将导致结果中包含最少的积项;应该从最“孤立”单元开始;忽略没有被选定的无关项。正是这些不确定的无关项,在实际的交通分析及预测中,要注意灵活取舍[4]。

图1 逻辑函数卡诺图

Fig.1The Logical Function Karnaugh Map

数字逻辑实例应用

→丙→丁。当车辆在规定时间内同时到达出口,只允许优先级高的车辆通过,分析如何输出信号。假设三种车辆分别以变量A、B、C、D表示,相应的输出信号分别为F1、F2、F3、F4,根据数字逻辑相关理论可以划出信号输入输出真值表,如表2所示：

让我们先来看一个简单的实例:假设某车站出口规定,车辆可分为特快车辆型甲、快车辆型乙、普通车辆型丙及慢车辆型丁，车辆优先顺序是甲→乙

表2输入输出真值表

3由真值表可以得出算式:

F1=A F2=非A*B

F3=非A*非B*C F4=非A*非B*非C* D

根据算式可以进行电路设计。

实际上,城市交通中最难控制的就是十字路口车辆及人员问题,例如:交通路口在夜间一般是无民警值班的,可以根据数字逻辑门电路理论设计一个电路控制红绿黄灯按一定时序自动切换(如:红灯50s→黄灯5s→绿灯60s→黄灯5→红灯50s→„„,或者按其它时序变化),我们可以根据具体条件和要求来选择不同的控制门、译码器、触发器、二极管、电阻等来设计控制电路。

现给出具体条件如下:要求设计十字路口红绿灯控制电路,使两条交叉道路上的车辆交替运行,通行时间为60s,红绿灯变换之间要用黄灯缓冲5s。

下面给出分析内容。

设交叉道路为A和B,有四种状态:A通B禁、A通B缓、A禁B通、A禁B缓,状态转换是由控制器来进行的,用变量S表示控制器的四种状态:S0(00)、S1(01)、S2(10)、S3(11)。增加三个变量TL、TY、ST,含义为:TL示车道绿灯亮的时间间隔为60S,定时到,TL=1,否则,TL=0;TY表示黄灯亮的时间间隔为5秒,定时到,TY=1,否则,TY=0;ST表示定时到,控制器发出状态转换信号,开始下个工作状态

[5]的定时。控制器的状态转换如表3所示。

表3 控制器状态转换表

Table 3Controller State Truth Conversion Table

4结语

本文阐述了利用数字逻辑门电路理论及函数化简、真值表、卡诺图等方法来分析城市交通问题的思路。

这个学年就要结束了。在这个学年里，老师为我们的学习付出了许多心血，我们也为自己的学习洒下了许多辛勤的汗水。回顾一下过去，刚来到鲁东大学报到的那一天还历历在目，怪不得人们常说日月如梭，光阴荏苒呀！总结一下这个学年的各方面情况，大概可以归纳以下几个要点。

一、在学习上，比起中学有了很大的进步，学习刻苦，态度端正，能够适当的阅读一些课外书；但是在学习方法和能力上有些欠缺，在今后的学习中需要改进。

二、在生活上，我基本上可以和同学们友好相处，和睦共处，互帮互爱，自己的事情自己做，形成独立自理自立的良好品德。

三、在娱乐上，我觉得我收获最大就是学会了滑旱冰，在娱乐的基础上还可以锻炼身体。

四、在活动上，我表现的比较积极。我加入众多社团，丰富了我的社会经验和与人际交往的能力。

五、在工作上，我同时在院团委领导下的学生会、启探文学社任职，并且在班里任学习委员，锻炼自己的组织交际能力,还深刻地感受到团队合作的精神及凝聚力。更加认真负责对待团队的任务。以便使自己成为一个全面发展的高素质大学生，从各个方面锻炼和提高自己，使自己在将来激烈的社会竞争中立于不败之地。

六、在思想上，认真学习马列主义毛泽东思想，学习邓小平建设有中国特色的社会主义理论，学习

江泽民“三个代表”重要讲话，学习“两会”精神，积极改造自己的世界观、人生观、价值观。我在本学年取得了到鲁东大学党校学习的资格，并顺利毕业。

总之，过去的一年，是不断学习、不断充实的一年，是积极探索、逐步成熟的一年。我要发扬优点，改正缺点，不能再浪费一分一秒，特别是在星期天的时间里，要及时总结归纳一周里学的东西，作好笔记。针对自己的专业，多到图书馆看专业书和案例，拓宽自己的知识面和增加看问题的深度，同时还要多跟任课老师沟通，不懂就问，戒除害羞的习惯。大学生活是很宝贵的，我不愿意平平淡淡地过这几年，我要好好珍惜这难得的读书机会，努力读书，为自己的大学生活增添丰富美丽的色彩。参考文献

1.徐慰慈.城市交通规划论[M].上海:同济大学出版社,1998

2.段新文,李宗领.电子技术基础实验[M].西安:陕西师范大学出版社,2000.40-50

3.唐介.电工学(少学时)[M].北京:高等教育出版社,2005

4.卢毅,赖杰.VHDL与数字电路设计[M].北京:科学出版社,2001.35-48