宽带频率源（精选7篇）
宽带频率源 篇1
摘要：介绍了宽带频率信号源的总体方案,分析了对系统稳定性、相位噪声性能产生影响的因素,进而论述了对关键器件技术指标的要求和对环路参数的要求,并进行了仿真分析、理论计算和测试结果分析。测试结果表明,实际测试的相位噪声性能与仿真结果较为接近,并达到了系统指标要求。
关键词：宽带频率源,相位噪声,环路带宽
频率源是现代通信系统、雷达系统必不可少的关键部件。而宽带频率源是雷达导引头中的关键组成部件,其主要作用是产生宽带本振信号或导引头自检信号,它的性能指标直接影响到整个雷达系统的性能。宽带频率信号产生技术是现代雷达设计中的一项关键技术,相对于单个频点信号产生来讲,为实现大带宽内良好的相位噪声性能和跳频时间等指标,具有更大的难度,需要综合考虑各个方面的因素[1]。
针对某系统频率源的指标要求,文中确定了宽带频率源的实现方案,即采用锁相频率合成技术来产生宽带频率源。文中介绍了宽带频率源的总体方案,并从系统稳定性出发,分析了锁相环路中两个重要参数环路带宽和相位裕度的选取原则;从相位噪声的来源进行分析,阐述了晶振相位噪声、VCO相位噪声、鉴相器相位噪声对输出信号相位噪声产生的影响,并确定了它们的相噪指标的选取原则;对环路滤波器的设计以及对系统性能产生的影响进行仿真、分析,给出了测试结果。
1 设计分析
某系统频率源的主要技术指标要求为:频率3.5～5.5 GHz;步进10 MHz;相位噪声-70 dBc/Hz@1 kHz,-80 dBc/Hz@10 kHz。
在比较不同的频率合成技术的优缺点,并考虑宽带频率源的主要技术指标可实现性的基础上,选用锁相式频率合成技术来实现宽带频率源的设计。
宽带频率源的原理框图如图1所示。利用高频率稳定度和低相位噪声的晶振作为参考信号,压控振荡器(VCO)反馈回的频率信号进入数字鉴相器分频,并与晶振参考信号的分频输出进行鉴相,数字鉴相器输出鉴相电流信号,该信号经过环路滤波器后作为压控振荡器VCO的调谐电压输入,控制压控振荡器输出相应的频率信号,该频率信号经过锁相环路的闭环控制后,频率锁定,然后经过滤波电路、放大电路,得到最终的频率输出。
在图1中,输出频率fout与晶振频率fosc的关系为:
鉴相器选用ADI公司的数字鉴相器ADF4106。该芯片内部集成了鉴相器、预分频器和分频器,其是一款电荷泵锁相环路芯片。它的RF 端输入最高频率可以达到 6 GHz,它具有3线串口,可设置分频器的分频数值。
晶振选用中心频率为50 MHz的高稳定性低相噪晶振;压控振荡器VCO选用HE716C,频率范围3～6 GHz;环路滤波器采用有源比例积分滤波器。
以下通过对系统环路的稳定性、相位噪声分析、以及选择合适的环路滤波器参数,确定主要器件的关键指标的选取原则以及它们对系统性能产生的影响,从而获得最佳的系统性能指标。
1.1 环路稳定性分析
研究系统稳定性与环路参数之间的关系是分析 PLL 性能的主要任务之一。判断系统稳定性的方法有多种,常用的一种是伯德准则。伯德准则是利用系统开环对数频率特性直接判断闭环稳定性的方法。一个反馈系统,如果其开环增益超过 1,同时开环相移超过180°,闭环后就可使系统起振,这个系统是不稳定的。
因此,伯德准则判断系统稳定的条件是
(1)
其中,H0(jΩ)为系统的开环传递函数。
锁相环的环路带宽和相位裕度的选择直接关系到环路的稳定性。环路带宽的定义为当闭环传递函数的幅度增益为1时的频率,即
相位裕度定义为在开环传递函数模值等于1时的相位加上180°。相位裕度选择的越小,系统越不稳定;相位裕度选择越大,系统越稳定。
在选择环路带宽时有3个需要考虑的因素:(1)最大的环路带宽可以获得最快的频率转换速度。(2)优化的环路带宽能够取得更好的相位噪声性能。(3)最小的环路带宽可以取得最大的对寄生频率分量的抑制。
在要求的技术指标条件下,应统筹考虑环路带宽、相位裕度,以期满足频率转换速度、相位噪声、对寄生频率分量的抑制等技术指标的要求。
1.2 相位噪声分析
在环路带宽内,锁相环的噪声主要由输入信号源、鉴相器、分频器R、分频器N的噪声决定[4]。而在环路带宽以外,锁相环的噪声主要由VCO的噪声决定[2]。环路对带内噪声呈现低通特性,为了有效的滤除低通型噪声,需要环路的带宽取的越窄(ωc)越好;但环路对VCO噪声呈高通特性,要滤除高通型噪声,则要求环路带宽越宽越好。显然,从要求输出相位噪声最小的角度出发,存在着环路带宽和最佳参数的选择问题。
利用数字锁相环路倍频时,理论上是参考源经锁相环路倍频N/R倍,相位噪声恶化应为20 lg(N/R),工程上应考虑分频器R为数字计数分频器,数字电路对相位噪声将会带来额外的恶化,从而抵消了分频对相位噪声的优化,因此计算参考源晶振相位噪声恶化的公式如下[3]
L=20 lg(fo/(fosc/R))=20 lg(fo/fpd)=20 lgN (3)
式(3)中,fo为输出频率;fpd为鉴相频率;N为环路分频比;R为参考源预分频比;fosc为参考源晶振的频率。
系统要求满足跳频步进为10 MHz,因此环路的鉴相频率应选择为10 MHz的整数分频,在系统中选择鉴相频率为2.5 MHz。对于要求频率源输出5.5 GHz时,参考源晶振相位噪声恶化为20 lg(5 500/2.5)=67 dB。
系统要求宽带频率源的输出信号相位噪声满足-70 dBc/Hz@1 kHz,-80 dBc/Hz@10 kHz。为满足该指标,选用的参考源晶振的相位噪声至少应满足≤-70-67=-137 dBc/Hz@1kHz,≤-80-67=-147 dBc/Hz@10 kHz。
另外,锁相环路中的鉴相器有一定的基底噪声,对于鉴相器产生的噪声,环路带宽内相位噪声的估算公式如式(4)所示[4]
Lfloor+10 lgfpd+20 lg(fo/fpd)=Lfloor+10 lgfpd+20 lgN (4)
式(4)中,为1 Hz带宽内的鉴相器的基底噪声;fo为输出频率;fpd为鉴相频率;N为环路分频比。
在该系统中所用的鉴相器ADF4106的基底噪声为-216 dBc/Hz,按照上述的公式计算,对于要求频率源输出5.5 GHz时,理论上带内最差相位噪声为
-216+20 lg(5 500/2.5)+10 lg(2 500 000)=-88 dBc/Hz (5)
因此,选用该鉴相器,在环路带宽内是可以满足对输出信号相位噪声的要求。
VCO的噪声也会影响环路带宽内尤其是带宽附近的噪声,特别在VCO的噪声性能较差的时候。这是由于VCO的噪声传递函数在环路带内是递增的,而VCO的噪声在带外是递减的,这样二者相乘使得 VCO 对带内的相位噪声贡献不能够被很快的抑制,因此会叠加到带内的噪声上,一定程度上恶化带内噪声。
若要对环路带宽外和环路带宽内的噪声都得到相对合理的抑制,环路带宽应选择在参考源晶振经N2倍增后的噪声功率谱与压控振荡器VCO的噪声功率谱的交叉点比较合适。
在系统中选用的参考源晶振相噪指标为:≤-85 dBc/Hz@10 Hz,≤-115 dBc/Hz@100 Hz,≤-140 dBc/Hz@1 kHz,≤-148 dBc/Hz@10 kHz;VCO的相位噪声指标为:≤-75 dBc/Hz@10 kHz,≤-106 dBc/Hz@100 kHz,≤-125 dBc/Hz@1 MHz,≤-130 dBc/Hz@10 MHz。通过绘制晶振的经N2倍增后的噪声功率谱和VCO的噪声功率谱的曲线,可知环路带宽选择在100 kHz附近时,带宽内的相位噪声性能比较理想。
1.3 环路滤波器的选择
环路滤波器的设计是锁相环设计中的重要环节。一方面它能够滤除鉴相器产生的高频成分以及输出波纹,还有抑制带外噪声,取出平均分量去控制VCO 的输出信号频率等功能;另一方面它也是锁相环的一个重要参数调节电路,决定了锁相环的杂散抑制、相位噪声、环路稳定性、锁定时间以及捷变时间等重要的环路参数[5]。
常见的环路滤波器有:无源环路滤波器和有源环路滤波器。无源环路滤波器输出电压不能超过集成鉴相器电源电压,只能驱动工作电压在集成鉴相器电源电压以下的 VCO。在系统中所选用的VCO的最大调谐电压要求+15 V,因此必须选用有源环路滤波器。
有源滤波器由运算放大器、电阻和电容组成,形式较多,在系统中选用图2所示的环路滤波器。
对环路滤波器电阻、电容元件参数确定的方法是:先确定环路带宽和相位裕度;再建立锁相环路的开环传递函数;从而得到开环传递函数的零极点,结合环路带宽和相位裕度,可以近似计算出环路滤波器的电阻、电容元件参数。也可以利用仿真软件ADIsimPLL设置相应的参数,计算出环路滤波器的电阻、电容元件参数。
2 仿真与测试结果
利用ADI公司的ADIsimPLL软件分别建立参考源晶振的模型,VCO模型,环路滤波器选择有源环路滤波器,建立锁相环的仿真模型[6]。在鉴相频率为2.5 MHz,3.5～5.5 GHz每10 MHz跳频步进,环路带宽设置为100 kHz,相位裕度为45°的条件下利用软件计算并取相近值,得到R1=100 Ω,R2=1 kΩ,R3=1 kΩ,C1=C2=560 pF,C3=220 pF,C4=4.7 nF。
分别输出3.5 GHz和5.5 GHz时的开环伯德图、锁定时间、相位噪声特性和泄漏杂散的仿真结果如图3,图4所示。
从图3和图4的仿真结果可以看出,输出3.5 GHz时,锁定时间约为15 μs,相位噪声为:-88 dBc/Hz@10 kHz,泄漏杂散抑制:-83 dBc;输出5.5 GHz时,锁定时间约为40 μs,相位噪声为:-87 dBc/Hz@10 kHz,泄漏杂散抑制:-89 dBc。
图5是输出频率为3.5 GHz时的实际测试的相位噪声特性。
输出频率在3.5 GHz时,相位噪声为:-74 dBc/Hz@1 kHz,-87 dBc/Hz@10 kHz。图6是输出频率为5.5 GHz时的实际测试的相位噪声特性。
输出频率在5.5 GHz时,相位噪声为:-71 dBc/Hz@1 kHz,-83 dBc/Hz@10 kHz。从仿真分析和测试结果来看,实际测试的相位噪声性能与仿真结果比较接近,并达到了系统指标要求。
3 结束语
为实现宽带频率源整个跳频带宽内的良好的相位噪声等性能指标,需要对关键器件的指标和系统参数统筹考虑。首先介绍了整体方案;然后从系统稳定性、相位噪声和环路滤波器设计几个方面论述了器件的选型、关键指标的设计原则和依据;进行了理论计算、仿真分析和测试结果分析。从测试结果来看,是符合系统指标要求的。为实现大带宽内具有良好的相位噪声等性能的宽带频率源的设计提供了依据。
参考文献
[1]王兵,频率合成技术发展浅析[J].电子信息对抗技术,2009,5(3):74-77.
[2]李仲秋,曾全胜.锁相环相位噪声与环路带宽的关系分析[J].现代电子技术,2009,29(1):132-134.
[3]徐毅,仇洪冰,刘争红.基于相位噪声分析的微波跳频频率合成器设计[J].计算机工程与科学,2009,31(6):150-152.
[4]周建,张玉兴.Ku波段低相噪频率源的研制[J].现代电子技术,2003,23(22):85-87.
[5]张涛,陈良.电荷泵锁相环路滤波器参数设计与分析[J].通信与信息技术,2008,9(2):87-90.
[6]王志猛,郭俊栋,周以国.C波段数字锁相频率合成器的设计[J].科学技术工程,2009,9(13):3813-3816.
宽带锁相频率源设计 篇2
本文设计了一种基于YTO和小数分频锁相芯片HMC700的宽带锁相频率合成电路，通过对三阶无源环路滤波器和各部件的精确设计，实现了宽带、小步进和低相噪的频率输出。
（一）系统分析
频率合成器设计指标有：输出频率：2～6GHz;频率分辨率：100Hz;输出杂散：-60dBc;输出相位噪声：-80dBc/Hz@10KHz。
首先确定实现方案。根据所给出的指标，若选择整数频率合成的方式，为了实现100Hz的频率分辨率就要求鉴相频率为100Hz，显然这是不合理的。而DDS+PLL的频率合成方式虽然可以得到较小的步进，但是结构复杂而且杂散指标差，也难以实现所需指标。这种情况下考虑使用小数分频锁相频率合成器。小数分频合成器可以在不降低鉴相频率的情况下提高频率分辨率，改善相位噪声。
本设计中锁相芯片采用Hittite公司生产的HMC700小数分频芯片，其工作频率范围可达8GHz，噪声基底为整数模式下为-226 dBc/Hz，小数模式下为-221 dBc/Hz且采用调制技术改善了杂散性能。参考输入频率由50MHz恒温晶振提供。采用电流调谐的YTO做为可控振荡器，YTO选用中电九所的ZZJ0206。在选定了主要器件以后，根据选择方案进行系统框图设计，系统方案原理框图如图1。
输出频率为：
其中INT为分频比的整数部分，FRAC为分频比的小数部分，MOD为模。频率合成芯片对输出相位噪声的贡献为：
在小数分频模式下，当输出为6GHz时，分频比为120，相位噪声恶化了20log120为41.58dB，则输出的相位噪声约为-102 dBc/Hz，满足系统的设计要求。
（二）系统硬件设计
1. YIG调谐振荡器（YTO)
YTO作为磁调振荡器有传统的VCO所没有的优点。由于YIG谐振小球有很高的Q值，所以YTO产生的信号质量非常好，具有非常低的相位抖动。另外，作为电磁调谐的器件，通过改变偏置磁场的大小就可以很容易的在很宽的范围内实现调谐。YTO的调谐通过主调谐线圈和细调谐线圈实现，YTO的频率取决于流过调谐线圈的电流。YTO最大的优点就是相对于流入电流的线性度非常好，典型值为20MHz/mA。主调谐线圈一般为漆包铜线，其电阻近似为10欧姆，通常在5～15欧姆的范围之内。细调谐线圈由非常细的线构成，其串联电阻近似为1欧姆，当电流超过200mA时会被损坏，因此通常用齐纳二极管来实现过压保护。YTO的设计主要是控制电路的设计。细调电路接环路滤波器的输出，由鉴相鉴频器产生的相位误差经环路滤波器后形成的电压控制;粗调电路通过单片机实现频率的预置，预置码与频率的关系为：
对YTO的正确配置是确保设计成功的关键。
2. 三阶环路滤波器设计
由于YTO对频率进行了预置，因此YTO细调端的调谐电压在电荷泵输出的调谐电压以内，用无源滤波器就能很好的实现性能指标。为了满足杂散指标，在传统的二阶无源锁相环后增加一阶低通滤波器来滤除杂散，则形成无源三阶环路滤波器，原理图如图2。
本设计采用最大相位裕量法设计环路滤波器。通过对环路滤波器进行分析，得到其阻抗函数为：
其中：
对其进行化简并带入锁相环的开环增益传输函数中，可以得到开环增益传输函数为：
其中：
为了使环路稳定，在设计环路滤波器时总是选择第三个极点与零点的距离较远，一般第三个极点所在的频率为增益穿越频率的10倍或更多，对G (S) 进行进一步的化简得到：
其相位裕量为：
在增益穿越频率点处相位裕量最大意味着相位裕量的一阶微分在增益穿越频率点处为0。则有：
假设要求对杂散的抑制量为ATTEN，则根据开环增益传递函数得到：
则可以推导出：
由于低通极点R3, C3的增加使环路的带宽减小，改变后的环路带宽为：
那么在在考虑了环路带宽的变化后：
根据在增益频率穿越点处开环增益为1可以得到：
则计算得出：
一般情况下应选择R3至少为为R2的2倍, 并且当受控振荡器为VCO时, 还应考虑VCO的输入电容对C3的影响, 选择合适的C3值。假设输出频率为6GHz, 鉴相频率为50MHz, 初始环路带宽选择为30KHz, 相位裕量选择为45。, 对鉴相器泄露的抑制为20dB, 则可以得到环路滤波器中个元件的值为:C1=780 pF, C2=3.86 nF, R2=3.35k, R3=22k, C3=1.8pF。
3. 定向耦合器设计
由于YTO的输出一部分作为系统输出，一部分反馈至HMC700进行鉴相，因此需要进行功分电路的设计。传统的电阻功分器虽然也能实现这一任务，但是增加电阻相当于增加了噪声源，而且HMC700对送至射频输入端的功率要求不高，典型值为-15dBm，使用电阻功分就浪费了部分功率。鉴于此，选择定向耦合器实现信号的分路。YTO的输出功率在13dBm附近，选择耦合度为-20dB的定向耦合器[11]完全可以满足设计的要求，而且耦合器可以直接制作在印制板上节省了费用。使用ADS进行仿真可以得到所需定向耦合器的尺寸，w=36.9mil, s=59.7mil, l=231mil。
4. 电源部分设计
设计中需要用到的电源包括：±15V，±5V，+3V。其中，±15V和-5V为YTO供电，而+5V和+3V为HMC700供电。因此选择数字电源输出的±15V进行降压稳压(LDO)变换后对HMC700和YTO进行供电。电源的滤波也是设计的一个重点。若电源波纹较大，波纹可能通过供电回路调制YTO的输出，使输出杂散恶化。一般电源的滤波选用大电容和小电容并联滤波的方式，若要求严格，也可采用Π型滤波的方式。LDO电压变换芯片选用REG113-3V, 79M05和REG113-5V。三种芯片的的应用电路是相似的，文中只给出REG113-3V的应用电路，如图3。
5. HMC700应用电路
HMC700芯片有比较多的供电引脚，这些引脚的去耦处理对于整个系统的性能有很大的影响，尤其是电荷泵供电引脚对外部噪声非常敏感。因此，良好的去耦设计对低杂散输出至关重要。HMC700应用电路如图4:
6. 电磁兼容设计
由于电源及信号布线复杂，很容易引起信号的串扰和噪声干扰而导致输出杂散恶化，因此，PCB不再采用传统的双层板，而是采用四层板，使控制线和电源线单独一层，这样做可以减少电源线上的噪声对控制信号的干扰和各种串扰对输出杂散的影响，优化杂散性能。
（三）测试结果
利用频谱分析仪对宽带YTO锁相频率合成器进行测试，得到输出频率2.6GHz和6GHz偏离载波10KHz处的相位噪声如图5及图6:
（四）结论
本文设计了一种基于YTO和分数锁相频率合成芯片HMC700的宽带锁相频率合成器，通过器件的选择和对无源三阶环路滤波器的精确设计，实现工作频率范围2～6GHz、步进100Hz、并且在偏离载波10KHz处相位噪声优于-85dBc/Hz，实现了预期的设计目标。由于测试的供电是通过制作在实验板上的电源转换电路实现的，并没有对其进行良好的屏蔽，因此电源的纹波和干扰对输出杂散的影响比较明显。同时，为了便于观察没有将合成器处于封闭的屏蔽盒中，使得外界的干扰影响到输出相位噪声。因此，良好的屏蔽对实现高性能的频率合成器非常重要。
参考文献
[1]张厥盛, 郑继禹, 万心平.锁相技术[M].西安:西安电子科技大学出版社, 2001, 1:1-18.
[2]潘国伦, 黄书万.微波固态振荡原理[M].北京:北京理工大学出版社, 1991, 3:54-62.
[3]Venceslav F.Kroupa.Noise properties of PLL system[J].IEEETransactions on communications, 1982, vol 30, No10:2244-2252.
[4]Mark van paemel.Analysis of a charge-pump PLL:A NewModel[J].IEEE Transactions on communications, 1994, vol42, No 7:2490-2498.
宽带频率源 篇3
关键词：频率源,锁相环,C波段,宽带,串口转SPI
随着现代雷达领域的电磁频谱不断拓宽,对接收机的带宽也提出了要求。而宽带的接收机必然需要宽带的频率源,将宽带信号下变频到窄带的中频信号,以便处理。在宽带频率源的设计上,传统的直接频率合成技术需要大量的分频器、倍频器和滤波器等,体积大,不利于设备的小型化。DDS(直接数字频率合成技术)输出的频率较低,不适合直接应用在宽带系统中,且其有限量化位会带来不易控制的杂散。而使用由鉴相器、滤波器和VCO等组成的PLL(锁相环)系统,只要VCO选择在所需的带宽之上,设计难度就不会太大。
本论文需要设计一宽带频率源,具体指标为:频带范围4 GHz~8 GHz;相噪小于-80 d Bc/Hz@10 k Hz;杂散小于-60 d Bc;变频时间小于30μs;频率分辨率为10 MHz;功率大于-10 d Bm。
1 频率源设计
1.1 器件选择
本文采用基于锁相环的设计方法,锁相环框图如图1所示。
其中Fref为参考输入,一般由晶振提供。Fout为最终输出频率。
本文选择Hittite公司的PLL芯片HMC702,该芯片内置了R分频器、鉴相器和N分频器,最高支持14 GHz的频率,相噪杂散水平也十分优异,有小数模式和整数模式可供选择。而VCO的选择,根据频率范围,选择HMC586。它是一款MMIC宽带VCO,图2为其调节电压和频率之间的关系图,从图中可以看出其可以覆盖4 GHz~8 GHz[1]。
1.2 环路滤波器设计
如图1所示,环路滤波器在环路中处于鉴相器和VCO之间,不但可以滤除来自晶振的噪声、鉴相器本身的输出噪声和载频分量以及减少鉴相频率的泄露,还可以滤除来自VCO的噪声,但最重要的是建立起环路的动态特性[2]。
由图2可以看出,在4 GHz~8 GHz时,VCO的调节电压约为0.8 V~14.2 V,而HMC702所能给出的电压为0.5 V~4.5 V[3],所以需采用有源环路。这里采用AD公司的OP184运放,该运放为轨到轨运放,噪声为3.9 n V/√Hz,适合应用于有源环路中。另外由于系统5 V供电,所以需要采用升压电路将5 V电压升到16 V。滤波器的设计采用Hittite PLL Design软件进行设计。为了获得尽可能快的变频速度,环路带宽需尽量宽。但是为了利于设备的小型化,晶振使用的是某国产贴片晶振,相噪并不十分理想,为了滤除晶振的噪声,环路带宽需要足够窄[4]。这里结合设计指标,并利用Hittite PLL Design进行仿真,最终设定环路带宽为250 k Hz,相位裕度为80°,计算得到的四阶有源环路滤波器如图3所示。
1.3 芯片寄存器操作及控制电路设计
HMC702中R分频器系数、N分频器系数等通过内部寄存器进行设定。以SPI协议的形式向内部寄存器写数据。设定芯片工作在整数分频模式,电荷泵电流为4m A,需要对寄存器01h、03h、06h、07h、08h、12h、0Fh进行写数据。01h控制芯片内部各个模块的使能;03h控制R分频,因为要获得10 MHz的频率分辨率,且HMC702内部环路中存在固定的2分频,根据式1可得当晶振为50 MHz时,R分频系数需设定为10;06h控制鉴相器延迟;07h控制电荷泵电流;08h控制电荷泵偏移电流;12h控制分频模式;0Fh控制N分频器系数,即控制输出频率,该寄存器由外部主机写入。
各寄存器的写入值如表1所示。
控制电路采用Xilinx公司的XC3S200 FPGA,系统加电后,由FPGA写入前6个寄存器的值,每个寄存器的写入时序如图4所示,前6 bit为对应寄存器地址,后24 bit为寄存器的值。
然后系统接受外部频率字变频,设定频率字为14 bit,为减少连线并加快传输速度,采用了串行输入和SPI协议。FPGA读取外部以SPI协议输入的14 bit频率字,再封装成31 bit以图4的时序写进PLL芯片,即可完成变频。
2 测试系统设计
2.1 硬件设计
频率源的测试方法是,以SPI协议写入14 bit频率字,然后使用对应仪器观察相噪、变频时间等指标。
利用PC机编写相应软件,并以PC机自带的RS232串口输出控制信号实现变频,是一种十分方便、直观的测试方法。这就涉及到串口协议到SPI协议的转换。为了实现该功能,设计如图5所示的框图。
由PC经串口发出的信号,经过MAX232转为TTL电平,送入FPGA后转为SPI协议,SCLK为时钟,SDI为数据,CS为使能信号。由于所需频率字为14 bit,而串口一次只能发8 bit,所以采用发送两次串口数据,其中最高位为识别位,其余7 bit为数据位,再将其组合成14 bit数据。Verilog编写程序时,规定如先检测到最高位为0的8 bit数据,再检测到最高位为1的8 bit数据,即将这两组数据组合,再转为图4所示的SPI数据格式。
2.2 软件设计
采用PC串口工具发送数据时,可以采用串口调试工具。但本论文需要连续发两次,还需具体计算,比较麻烦。为了测试的方便,采用Matlab的串口函数来控制串口,并采用其GUI编程编出一简易的图形界面。关键代码如下,发两组数据,第一组最高位为0,第二组最高位为1。
3测试结果
首先测试由4 GHz变频到6 GHz的变频时间。采用示波器测试VCO的Vtune端口电压变化情况。测试结果如图6所示,图中曲线1的下降沿,表示SPI数据已经写进芯片的时刻。变频时间约为19.7μs。SPI时钟50 MHz,读14 bit,写31 bit所需时间为0.9μs。所以从外部控制字写完到实现变频所需时间约为20.6μs,小于30μs。
接着测量相噪杂散水平,为了证明其宽带变频和10 MHz的频率分辨率,分别给出4.32 GHz、6 GHz、8 GHz的测试结果,如图7所示。其中图7(a)为4.32 GHz,span为100 kHz,RBW为100 Hz,所以此时相噪为-88.2 dBC/Hz@10 kHz;图7(b)为6 GHz,span为100 kHz,RBW为100 Hz,所以此时相噪为-95.4 dBC/Hz@10 kHz;图7(c)为8 GHz,span为20 MHz,RBW为10 kHz,可见此时出现了-62.7 dBc的杂散,此杂散偏离中心频率5MHz为鉴相频率泄露造成。
本论文设计了基于锁相环的C波段宽带频率源,由以上测试结果看,所有指标均满足要求,设计获得成功。所以利用锁相环结构配合宽带VCO,是设计宽带频率源的有效方法。对于控制方式为SPI协议的系统,测试时采用PC串口转SPI协议,是一种非常方便、直观的测试方法。
参考文献
[1]Hittite Microwave Corporation.HMC586LC4B Datasheet[EB/OL].2011.[2012-2-24].http://www.hittite.com/content/documents/data_sheet/hmc586lc4b.pdf.
[2]潘玉剑,张晓发,袁乃昌.基于HMC830的低相噪低杂散频率源的设计[J].电子设计工程,2011,19(19):180-182.
[3]Hittite Microwave Corporation.HMC702LP6C Datasheet[EB/OL].2011.[2012-2-24].http://www.hittite.com/content/documents/data_sheet/hmc702lp6c.pdf.
宽带频率源 篇4
随着市场竞争的日趋激烈及信息自动化技术的深化应用,工装设计在企业的生存和发展及有效成本控制上显得尤为重要,即利用现有的工艺条件来满足生产需求,使试验成本以最大程度降低。所以,提供优质的工装条件不仅能有效提高生产及试验效率,降低生产成本,更能节省大量人力物力,全面提升生产公司的综合竞争力[1]。
现代雷达领域的电磁频谱不断拓宽,对宽带频率源的性能提出了更高的要求。宽带频率源可广泛应用于雷达灵敏度测试、电磁环境监视、雷达告警器和天线方向图测试等场合,它的性能直接影响到整个雷达系统的性能[2,3]。宽带源的检验极其重要且操作繁琐,在传统的手工测量方式中,为了测得激励和输出之间的关系,需要逐点改变激励值,并对输出值进行测量和记录。当测量的点数增加时,所需的时间将成倍增长,同时也浪费了极大的人力。设计具有体积小、成本低、功耗低、操作使用简单方便且直观的显控装置十分必要。本文以航天型号用宽带频率源的检验为背景,完成了宽带频率源通用显控工装的设计,从而节省大量的人力物力,提高生产率,降低验收错误率。
1 测试系统
测试系统的设计主要以LED显示器为显示部件,应用C8051F340单片机和4* 4矩阵键盘组成一个具有显示和控制的装置。系统可以对不同的按键进行检测并转换成数字量,实时显示并且输出并口控制信号。系统结构如图1所示。
本系统应用的矩阵式键盘控制系统可以提高效率,是进行按键操作管理的有效方法,它可以提高系统准确性,有利于资源的节约,降低对操作者本身的要求,并能正确、实时、高效地显示按键信息,以提高工作效率和资源利用率。
2 系统主要硬件电路
2. 1 单片机主机系统电路
C8051F340是完全集成的混合信号片上系统性MCU。具有片内上电复位、VDD监视器、电压调整器、看门狗定时器和时钟振荡器的C8051F340器件是真正能独立工作的片上系统。FLASH存储器还具有在系统重新编程能力,可用于非易失性数据存储,并允许现场更新8051固件。用户软件对所有外设具有完全的控制,可以关断任何一个或所有外设以节省功耗。每 种器件都 可在工业 温度范围( -45 ~ +85℃) 内用2. 7 ~ 5. 25 V的电压工作。电源电压>3. 6 V时,必须使用内部稳压器。对于USB通信,电源电压最小值为3. 0 V。端口I/O和/RST引脚都容许5 V的输入信号电压。并采用48脚TQFP封装[4]。
2. 2 矩阵式键盘电路
矩阵式键盘又称行列键盘,它用N条I/O线作为行线,N条I/O线作为列线组成的键盘。在行线和列线的每个交叉点上设置一个按键,这样键盘上按键的个数就为N* N个。这种行列式键盘结构能有效地提高 单片机系 统中I/O口的利用 率。C8051F340单片机的并行口P3接4* 4矩阵键盘如图2所示[5]。
2. 3 LED 显示器
LED显示器有静态显示和动态显示2种方式。静态显示即显示驱动电路具有输出锁存功能,单片机将所要显示的数据送出去后,数码管始终显示该数据,CPU不再控制LED。到下次显示时,再传送一次新的显示数据。静态显示的接口电路采用一个并行接口接一个数码管,数码管的公共端按共阴极或共阳极分别接地或Vcc。这种接法每个数码管都要单独占用一个并行I/O口,以便单片机传送字形码到数码管控制数码的显示。优点是显示的数据稳定,无闪烁,占用CPU时间少。缺点是由于数码管始终发光,功耗比较大。
为了克服静态显示方式的缺点,节省I/O口线,常常使用动态显示方式。本测试系统使用动态显示,如图3所示。
动态扫描方法是用其接口电路把所有数码管的8个笔划段a ~ g和dp同名端连在一起,而每一个数码管的公共端COM各自独立地受I/O线控制。CPU向字段输出口送出字形码时,所有数码管接收到相同的字形码。哪个数码管亮,则取决于COM端,COM端与单片机的I/O口相连,由单片机输出位码到I/O控制何时哪一个数码管亮。使用分时的方法轮流控制各个数码管的COM端,使各个数码管轮流点亮。在需要多个字符同时显示时,可以轮流给每一个字符通以电流,逐次把所需要显示的字符显示出来。在每点亮一个显示器之后,必须持续通电一段时间,使之发光稳定,然后再点亮另一个显示器,巡回扫描所有的显示器。由于人眼的视觉暂留作用和发光二极管的余辉效应,看起来每个显示器都稳定地显示。优点是当显示位数较多时,采用动态显示方式比较节省I/O口,硬件电路也较静态显示简单。缺点是其稳定度不如静态显示方式,而且在显示位数较多时CPU要轮番扫描,占用CPU较多的时间[6,7]。
2. 4 电源部分
电源部分采用电源调整器L7815CV、L7812CV、L7808CV和L7805CT分别输出24 V、12 V、5 V和3. 3 V供单片机及外部电路供电。
3 软件设计流程
系统以单片机为核心,主要由键盘电路和显示电路组成,软件采用汇编语言编程。单片机将检测到的按键信息转换成数字量,显示于LED显示器上。单片机上电后,首先进行键盘值初始化,然后读取列线是否有键按下,并检测延时去抖动。如果检测都有按键,则根据当前状态识别按键,显示键值并输出控制信号。软件设计流程如图4所示。
4 原理样机测试
本测试系统应用在宽带频率源上,与传统测试系统相比,不仅操作和人机界面更加方便,而且本测试系统含有电源转换部分,可输出不同电压,从而减少了电源和 接线的使 用。工装实 物图如图5所示[8]。
传统方式连接宽带源,电源要求+24 V、+5 V和+12 V分别连接拨码板和宽带源,且拨码板的操作不方便。本测试系统连接宽带源,由于测试系统内置电源模块,只需输入+24 V电压,避免了错综复杂的电源线连接,且4* 4矩阵键盘操作方便,LED显示器实时显示。通用测试系统设备连接示意图如图6所示。
在本宽带源频率范围内,例如当4* 4矩阵键盘输入200* 10 MHz时,频谱仪显示如图7( a) 所示,最小分辨率为10 MHz,当输入频率为201* 10 MHz时,频谱仪显示如图7( b) 所示[9,10]。
5 结束语
使用上述工装优化措施后,大幅度地提升宽带源的检验效率,缩短检验时间,降低工作成本。该显控电路体积小、成本低、功耗低且操作使用简单方便。由以上测试可以看出,通过对此显控电路的应用,使宽带源的测试不仅连接上更加简单,而且操作更加方便,省去了以往测试中繁琐的连接和操作。单个宽带源的测试时间由1 h缩短至5 min,时间缩减率达10倍以上,检验的可操作性和可靠性大大提升,在实际应用中取得了非常好的效果。
摘要：为实时控制并显示宽带频率源的当前频率,设计了一种基于单片机C8051F340、LED显示器和4*4矩阵键盘的显控电路。单片机通过接收矩阵键盘送来的频率控制码,通过并口输出控制频率源改变频率,并控制LED显示屏给出实时频率。主要给出了各功能单元的硬件设计原理,原理样机的实测结果验证了该显控电路的有效性及可靠性。
宽带频率源 篇5
1 系统主要指标及方案
1.1 系统的主要指标
输出频率范围:12.8～14.8 GHz;
步进频率:50 MHz;
相位噪声:≤-90 dBc/Hz@1 kHz;
输出杂散:≤-55 dBc;
谐波抑制:≥40 dBc;
输出功率:≥8 dB。
1.2 系统的方案设计
由以上指标看出,该系统的主要难度有2点:输出频率高且范围宽;相位噪声要求比较高,利用单个锁相环难以实现。
因此采用双锁相环加混频的方案,如图1所示。该方案选用100 MHz的低相噪恒温晶振作为2个环路的参考源,主环和辅环均选用Hittite公司的超低相噪模拟锁相环芯片HMC440,改善系统的相噪性能。辅环参考频率为100 MHz,输出6,6.5,7 GHz三个频点;主环参考频率为25 MHz,经100 MHz恒温晶振4分频得到,输出频率为12.8～14.8 GHz。经2分频后再与辅环输出的频点混频到50～525 MHz,返回到主环鉴相器与参考频率做比较。所有的控制都由单片机来完成,根据外部数据的输入(BCD码)进行相应的频率输出。
2 系统性能指标的分析和论证
2.1 系统相位噪声的估计
由锁相环线性相位模型(如图2所示),可得系统开环传递函数为:
undefined
反馈回路为:
undefined
闭环传递函数为:
undefined
为了分析问题的方便,先对环路带宽ωc和相位裕量φ,定义如下:
undefined
利用这个定义式可得:
undefined
系统的相位噪声计算可看成是一个常量(相噪基底)与系统传递函数的乘积,即:
PhaseNoise=PhaseNoiseFloor+20log|CL(S)|
因此当ω<<ωc时,即带内相位噪声为:
PhaseNoise=PhaseNoiseFloor+20log N=PH1Hz+20log fref+20log N
PH1Hz: 1 Hz归一化相噪基底;fref:鉴相参考频率;
由于HMC440锁相环芯片PH1Hz=-233 dBc,由上面公式可推出:
undefined
辅环相噪=-233+10log 10undefined+20log 14×5=-116 dBc
可见主环和辅环的输出频率信号的环内相位噪声均超过该频率源的设计指标。
2.2 系统杂散的估计
系统杂散主要来自于鉴相参考杂散和混频杂散。由于无论是主环鉴相参考频率25 MHz还是辅环鉴相参考频率为100 MHz都远大于环路滤波器的带宽,所以鉴相参考杂散能够被很好地抑制。混频杂散是由双环频率混频产生,通常要选用高隔离度的混频器。由于该方案选用内带2分频结构的VCO,使得主环输出信道与辅环完全隔离开。因此只要精心设计布板结构,防止两信道的空间耦合,即可使混频杂散达到指标要求。
3 环路滤波器的设计
因为环路选用的是模拟鉴相器HMC440,鉴相输出为差分电压输出,所以环路滤波器选差分有源二阶环路滤波结构如图3所示:
环路滤波器的传递函数Z(s)计算如下:
undefined
根据理想运放的输入特性V+(s)=V-(s)可得:
undefined
其中T2=R2C2,T1=R1C2。
由反馈环知识,模型的开环传输函数为:
undefined
KΦ为鉴相器的鉴相灵敏度;KV为VCO压控灵敏度。
将式(2)代入式(1)可得:
undefined
令s=j,可获得环路的开环频率特性函数:
undefined
其相应的相频特性函数为:
undefined
PLL的相位裕量为:
undefined
由此可得:
undefined
一般相位裕量φ取45～50°,环路带宽wc视实际情况而定。只要C2取定一个值,就可以同时确定R1和R2。电容C1的引入主要为滤去鉴相杂散,其引入的极点应远离主极点,即ωc=1/R1C1>10ωn,于是C1<1/10ωnR1,这样环路滤波器就完全确定。环路带宽一般取300～400 kHz左右为宜。元件的取值为:R1=110 Ω,C1=0.056 μF,R2=48 Ω,C2=200 pF,可进行适当调整。
4 硬件的实现及实测数据
为了提高隔离度,模拟电路与数字电路分离,中间加入金属隔板,两个板需要连接的信号,通过上下穿孔的方式连接。模拟电路板上主环部分、辅环及输出放大模块之间分别加入金属。主环的模拟射频板如图4所示。
在高频电路的设计中,应该采用多点接地的方法。这样使得接地线上可能出现的高频驻波现象显著减少。一般认为,所需最长的连接线长L>λ/20时,则属于高频,采用多点接地。
另外,要注意对各个器件进行电源滤波,防止各模块之间的相互串扰。通常在电源引脚输入端并上1 μF和100 pF的电容。
相位噪声,杂散抑制,谐波抑制和输出功率均采用惠普公司的频谱分析仪HP8564E测量,在系统输出最高频点14.8 GHz处相位噪声可以达到-90 dBc/Hz@1 kHz,杂散优于-55 dBc,如图5所示。
5 结 语
本文针对课题频率高、带宽宽及相噪低的频率合成器提出双环下混频设计方案,对方案可行性进行论证,设计并最终实现,达到预先提出的指标。是对高稳定度微波频率合成器研制的有益探索,为以后的设计具有一定的参考价值。
参考文献
[1] Bean Banerjee.PLL Performance,Simulation,and Design[M].Third Edition.Dean Banerjec Pubns,2003.
[2] 刘光祜.锁相跳频源的极值相位裕量设计法[J].电子科技大学学报,2001(12):551-554.
宽带频率源 篇6
在雷达系统中,频率源扮演着重要的角色,其性能直接影响着整个雷达系统。随着无线电技术的发展,频率源的设计方案也千变万化,人们设计了各种各样的频率源,其中采用锁相环设计的频率源具有输出频率高、频率稳定度高、频率纯、低相噪、 杂散抑制好等优点。本文以HMC703LP4E频率合成器芯片为核心,外加压控振荡器,设计了一种用FPGA来控制的锁相环电路,该电路体积较小,调试方便。与其它锁相环电路相比,采用HMC703LP4E实现的锁相环电路体积小,输出信号质量好,带宽宽、变频时间快。
1HMC703LP4E功能特点介绍
HMC703LP4E[1]内部框图如图1所示,它是一款宽带频率合成器,输入信号的频率范围为DC-8GHz。它本身不带压控振荡器(VCO),需要外加压控振荡器才能输出所需的信号,其相噪和杂散指标好,功能强大,可进行相位调制,除了能用于实现点频和步进频信号外,还能用于实现线性调频信号。
图1 HMC703LP4E内部框图 (参见下页)
2步进频率源参数设计
基于HMC703LP4E的宽带步进频率源设计主要包括输出信号频率、参考频率、鉴相频率、滤波器的环路带宽、相位噪声、变频时间和杂散抑制等参数的设计。根据所设计的雷达系统频率变换需要, 本文设计的步进频率源指标如表1所示。
设计时,根据雷达系统所能提供的基准频率选择参考频率为100MHz,压控振荡器芯片选择Hittite公司的HMC587LC4B[2], 它是一款宽带压控振荡器芯片,其输出频率范围为5-10GHz,设计中采用二分频器将其频率范围降到2.5GHz-5GHz,满足雷达使 用需求 , 二分频器 选择H i t t i t e公司的HMC361S8G[3]。设计时采用有源滤波的方式进行环路滤波,运算放大器选择THS4031[4]。选择放大器SBB3089对输出信号进行放大,该放大器的增益在其工作带宽内比较平坦。基于变频时间和相位噪声两个指标综合考虑,本文设计的环路滤波带宽为200KHz,有源滤波器的电阻和电容连接如图2所示, 根据仿真计算和调试经验,得到有源滤波器上的电阻和电容参数为R1=520Ω,C1=2n F,C2=10n F。
3步进频率源实现
3.1步进频率源硬件实现
电路设计时,射频电路和电源电路分开设计, 放置在屏蔽盒的正反面,射频电路设计时需考虑到阻抗匹 配 , 选用电源 芯片H M C 9 7 6 L P 3[5]、 HMC860LP3[6]和LT1965[7]分别对锁相环、VCO和运算放大器供电。
基于HMC703LP4E的宽带步进频率源设计原理框图如图3所示。
3.2步进频率源软件实现
系统硬件 设计完成 后 , 需要软件 对HMC703LP4E进行控制,因此设定控制方式为: 上位机下发控制指令给主控FPGA,FPGA依照上位机的指令通过输出不同的控制命令码给芯片实现频率控制。根据系统的工作方式,设定频率输出模式为点频模式和步进频模式。点频模式恒定输出某一固定频率信号,步进频模式则是根据设置好的起始频率、步进频率和终止频率输出各频率信号。
HMC703LP4E有两种配置模式,HMC模式和OPEN模式,在芯片上电时确定其工作模式,之后按照该模式对其进行配置。HMC配置模式的仿真时序如图4和图5所示,OPEN配置模式的仿真时序如图6和图7所示。
H M C 7 0 3 L P 4 E具有多种 工作模式 , 包含Integer Mode, Fractional Mode, Exact Frequency Mode, FM Mode, PM Mode和Frequency Sweep Mode共7种模式。根据系统需要和控制的复杂程度,最终选择Fractional Mode作为步进频模式的工作模式。在这种模式下 , 上位机分 别下发频 率码整数 部分和分 数部分控制码,底层FPGA对其进行解码后,按照相应的 时序控制H M C 7 0 3 L P 4 E输出所需 要的频率。
4性能测试
采用罗德与施瓦茨公司的信号与频谱分析仪在实验室对输出信号的性能进行测试,测试连接图如图8所示。测试相噪和杂散性能时选择了中心频率3.8GHz,其他频点测试结果与其相差不大。图9为频率源变频时间测试结果,由于仪器本身的限制, 每次测试最多只能选取160MHz带宽的信号。在测试时设置频率步进为1MHz,重复频率为25KHz,即每隔40us进行一次数据更新,图9中DwellTime加上Switching Time为重复频率,Switching Time为变频时间,此时间表示HMC703LP4E芯片中所有寄存器更新完毕后信号稳定需要的时间,FPGA控制宽带步进频率源时采用10MHz时钟,一共需要更新64位数据,即写寄存器的时间为6.4us,从图9中可以看出完成一次变频所需要的总时间小于10us。图10为3.8GHz相噪测试结果,从图10中可以看出3.8GHz信号在1KHz处的相噪为-97.72d Bc/Hz@1KHz。图11为3.8GHz信号的杂散,从图11中可以看出其杂散小于 -60d Bc。以上测试结果都能符合指标要求。
图10 3.8GHz信号相噪结果图
图11 3.8GHz信号杂散结果图(参见右栏)
5结论
微波频率源的研究 篇7
1 微波频率源的概述
1.1 微波频率源的概念
微波频率源就是通过使用非线性的有源器件和无源电路, 把直流功率转换成稳定的RF正弦信号的部件。
1.2 微波频率源的主要指标
微波频率源的主要指标包括:微波频率源的工作频率、微波频率源的输出功率, 微波频率源的调谐范围以及微波频率源的谐杂波抑制度等。
微波频率源的谐杂波抑制度的衡量单位是dB;调谐范围使用调谐灵敏度来衡量的, 单位是MHz/V;输出功率主要有带内功率平坦度和输出功率电平;微波频率源的工作频率主要包括频率稳定度、负载牵引和相位噪声, 频率稳定度的单位是ppm/℃, 负载牵引是指当振荡器和负载紧紧耦合时, 震荡的频率会受负载的影响。
1.3 微波频率源的应用
微波频率源主要应用于微波系统中, 包括雷达、数字通信、空间电子设备、导航、仪器和仪表等。
2 微波频率源的几种形式
微波频率源设备已经遍布了我们的生活, 很多电子设备中都应用了微波频率源。微波频率源的形式很多, 随着时代的发展和科技的进步, 微波频率源获得得了很大的发展。下面就简单的介绍几种形式的微波频率源。
2.1 混频式数字锁相合成方式
在混频式数字锁相合成方式中, VCO中输出的信号首先要经过混频器, 在混频器中把频率变成某种较低的频率, 为了使分频的次数减少并且改善输出信号的相位噪声, 再变成低频后要对信号进行分频和锁相。
2.2 倍频式数字锁相合成方式
倍频式数字锁相合成方式就是通过把数字分频锁相处理, 使频率可以灵活地跳变的微波信号, 然后再通过倍频处理, 将信号调至需要的频率上。这种倍频式数字锁相合成方式的微波频率源比较简单, 只需要通过一个数字锁相环就可以产生多点频率跳变。虽然有优点, 但是同样也有缺点, 缺点就是这种倍频式数字锁相合成的微波频率源的相位噪声一般很难做的很高。根据有关资料显示, 相位噪声的指标一般都在-85 dBc/Hz～-90 dBc/Hz@1 kHz。
2.3 多点晶振点频锁相频率合成器方式
多点晶振点频锁相频率合成器是由若干个频率各不相同的锁相DRO振荡器组成的, 通过切换多路PIN开关来完成频率的跳变。这种多点晶振点频锁相合成器方式的优点就是不仅频率的跳变速度很快, 还由于DRO振荡器的较高的频率稳定度, 再加上晶振倍频的高次谐波的锁定, 使每个锁相环的环路内的程序分频器的分频次数可以设置的很小, 所以经过锁相的DRO输出信号的相位噪声性能比较好, 可以达到-110 dBc/Hz@1 kHz, 这相比前两种方式, 是比较不错的。但是这种方式也是有缺点的, 主要缺点就是如果调频点数越多, 设备量也会随之成倍的增加, 二者之间存在着很大的矛盾。要想解决这种矛盾, 可以在点频晶振锁相DRO的基础上再加一个VCO, 以此来作为频率捷变, 缓解矛盾。
2.4 直接式频率合成器
直接式频率合成器就是首先采用阶跃倍频的方法产生一组晶振的高次谐波, 作为粗跳变频率组。工作时用开关滤波器组挑选出一组粗跳变频率, 然后再使用倍频器倍频到需要的波段。同时, 再通过开关滤波器组选取任何一个需要的粗跳变频率, 用分频器进行分频处理, 产生一组细跳变频率组。靠开关矩阵的切换, 挑选粗细条变频率, 经过混频器混频, 便可得到能够在一定带宽中均匀跳变的频点。
3 不同形式的微波频率源的性能比较
上面已经对4种形式的微波频率源进行了简单的介绍, 为了让大家更加详细的了解他们的性能, 下面就对这4种形式的微波频率源的性能进行简单的比较, 具体见表1。
4 结语
随着社会的发展和科技的进步, 我们的生活越来越先进, 几乎已经告别了传统的生活方式, 完全进入了电子时代。在这个电子时代, 微波频率源是必不可少。它在雷达、通信、空间电子设备、导航、仪器和仪表等众多领域中都有应用, 是微波系统的心脏。在未来的相关研究过程中, 我们还要对微波频率源相关领域的知识, 进一步探讨。
摘要：随着社会的发展, 人们的生活水平越来越高, 几乎已经从古老的纸制通信时代完全过渡到了现在的电子通信时代。在现在这个电子通信时代, 微波频率源是必不可少的, 他是各种通信和电子系统的核心部件, 在很多领域中都有应用, 特别是近几年, 微波频率源又有了很大的发展。本文就针对微波频率源进行研究, 让大家更加详细的了解微波频率源。
关键词：微波频率源,分类,工作原理,形式,研究
参考文献
[1]郑艳诒.频率合成[J].北京:科学出版社, 1996, 10.
[2]白居宪.低噪声频率合成[J].西安:交通大学出版社, 1995 (6) .
[3]袁杰.振荡电路锁相环路及频率合成[J].台北:全华科技图书股份有限公司, 1 9 9 8, 8.