PCB新工艺

PCB新工艺（共6篇）

PCB新工艺 篇1

随着我国电子工业的迅猛发展,涌现了大量PCB加工厂,有人统计,我国每年消耗退锡水达6×104 m3,且以15%～18%的速度递增[1]。如此庞大的退锡水量如果不经处理任意排放,必然会对水资源和生态环境造成极大的污染。但由于退锡废水成分复杂,具有强腐蚀性,导致处理困难,成本高,特别是对于一些技术及资金缺乏的发展中的PCB中小企业,退锡废水的处理更是成了企业发展的瓶颈[2,3]。本文设计了一种硝酸型PCB退锡废水综合回收利用工艺,研究了相关工艺参数对该类废水中主要成分锡的回收率的影响。

1 实验部分

1.1 实验原料与药品

实验用主要原料:硝酸型PCB退锡废水水样A、B、C、D、E,其中退锡废水A水样主要成分为Fe(2.734 g/L)、Cu(7.105 g/L)、Sn(69.73 g/L)、HNO3(195.69 g/L),其余废水样主要成分与A相似。

实验用主要药品:氢氧化钠,碳酸钠,硫酸钠,二氧化碳(钢瓶),盐酸。

1.2 实验仪器设备

实验用主要仪器设备:X射线荧光光谱仪(S4 Explorer型),德国布鲁克公司生产;小型反应釜(WHFSK型),威海自控反应釜有限公司生产;旋转蒸发器(RE301型)郑州科达仪器有限公司等。

1.3 退锡废水中锡存地形态的理论分析

退锡废液中金属成分主要为锡,它也是回收利用的主要对象,有必要对其存在形态进行分析研究,以利于采用最简单有效的工艺路线对其进行回收处理。

在PCB退锡过程中,根据硝酸型退锡水的组成及工作温度,锡被硝酸型退锡水“退下”的原理主要是在助氧化剂条件下稀硝酸对锡(0价)的氧化,方程式如式(1):

Sn+HNO3+H2O→Sn(H2O)${}_6^{2+}$+HNO2 (1)

Sn(H2O)${}_6^{2+}$为退锡后锡离子的初始存在形式,同时在退锡废液体系中还存在一些电对:Fe3+/Fe2+、Cu2+/Cu+、HNO3/HNO2、O2/H2O等,它们的电极电位都较Sn4+/Sn2+要高。所以Sn(H2O)${}_6^{2+}$易被氧化成Sn(H2O)${}_6^{4+}$,在体系酸度降低时,水解成Sn(H2O)2(OH)4(白色正锡酸沉淀,两性,可溶于酸或碱)。正锡酸经放置失水后成为偏锡酸,偏锡酸有α、β两种类型,其中α型偏锡酸为无定型,可溶于酸碱,不溶于水,β型偏锡酸为晶型结构,难溶于酸碱,不溶于水。一般刚形成的偏锡酸为α类型,经过较长时间后转化为β型。所以新出缸的退锡废水中,大量的有价金属锡是以正锡酸或偏锡酸的形式存在,有极少量β型偏锡酸及失水后形成的二氧化锡。

1.4 工艺设计

按以下步骤进行退锡废水的处理:

(1)退锡水中锡的分离:将退废液进行减压蒸馏,回收硝酸,减压蒸馏温度50～70 ℃,压力(0.1～0.4)×1.03×105 Pa。在蒸余液中加入少量硫酸钠等电解质,待沉降完成后,压滤。滤饼用清水洗涤2～3次,压干。

(2)铜的回收:(1)步中滤液与洗液合并,加入少量碱中和至溶液pH值=6～8,再加入硫化钠溶液至黑色沉淀不再生成为止,过滤,滤饼主要为黑色硫化铜(含其它小量有机物杂质),可送冶炼;滤液按普通工业废水送污水处理站集中进行处理。

(3)锡组分转化为锡酸钠:将(1)中所得滤饼加入反应釜,并加入一定量固体碱(氢氧化钠、碳酸钠等)(摩尔比为1:2～1:3.5),在搅拌下,升温至微沸(98～105 ℃),保持1～2 h。使不易溶于碱的β-偏锡酸与α-偏锡酸转化为可溶于水的锡酸钠。再加入上述转化物质量分数比为1:3～1:5的水,96～100 ℃ 搅拌下恒温0.5～1 h。过滤,滤饼可送冶炼回收铁。

(4)锡酸钠的制备:将(3)中所得滤液浓缩至有晶体出现时,停止加热,自然冷却结晶,过滤,干燥滤饼得锡酸钠。

(5)二氧化锡的制备:将(4)中过滤后所得母液加酸中和,离心,洗涤,压滤,300 ℃焙烧得二氧化锡。

1.5 金属含量测定方法

采用X射线荧光光谱仪进行测定。

2 实验结果与讨论

2.1 电解质加入量对废水中锡的回收率的影响

先测定废水样中各金属成分含量,再按1.4中步骤(1)进行实验,经减压蒸馏回收硝酸后的蒸余液中,加入电解质硫酸钠,产生絮沉,待絮沉完成后,倾去表层清液,过滤下层絮凝层,烘干滤渣,测定滤渣中各金属成分含量,计算锡的回收率,结果如表1所示。

从表1数据可知,经1.4中步骤(1),可以将金属锡几乎全部回收(指进入到滤渣中),只有极少量存留在滤液中,经步骤(2)处理后将被作为普通工业废水处理。

2.2 碱用量对锡的转化率的影响

按1.4中步骤(3)进行实验,考查碱不同用量对锡的转化率的影响,结果如表2所示(说明:以下实验数据均为以废水样A沉降的残渣进行实验所得数据)。锡的转化率(%)=(废水样A沉降的残渣中锡的量-经碱转化过滤后残渣中锡的量)/废水样A沉降的残渣中锡的量。

从表2可以看出,在体系微沸的反应条件下,沉降滤渣可以很完全地转化为锡酸钠,理论上二氧化锡与氢氧化钠需要在高温熔融状态下才能反应生成锡酸钠,从而从实验验证了1.3中对退锡废水中锡存在形态的分析。在一定的反应时间内,锡转化率随氢氧化钠用量的升高而快速升高,当达到较高的转化率如98.5%以上后,增加碱用量己经没有实际意义了,相反,不仅会增加成本,还为后续的碱回收再利用造成困难,所以本文确定锡与碱的反应物料比为1:4较佳。

2.3 反应时间对锡的转化率的影响

在确定的碱用量的情况下,变化反应时间,按1.4中步骤(3)进行实验,实验结果如表3所示。

从表3中可以看出,在体系微沸及确定碱用量的反应条件下,沉降滤渣可以很完全地转化为锡酸钠,锡转化率随反应时间的延长而升高,当达到较高的转化率如98.8%以上后,增加反应时间己经没有实际意义了,相反会增加动力成本,所以本文确定取佳的反应时间为80 min。从实验数据可以看出,偏锡酸与碱反应的速率远小于强酸与强碱的反应速率。

2.4 锡酸钠与二氧化锡的制备

按1.4中步骤(4)(5)步骤进行实验,所得锡酸钠与二氧化锡的质量如表4、表5所示。

从表4、表5可知,经本工艺生产的锡酸钠与二氧化锡质量达到以精锡生产的该产品的质量,可以作为精细化工的原料进入市场。

3 结 论

本文在对退锡废水中主要有价金属锡存在形态进行理论分析的基础上,设计了联产锡酸钠与二氧化锡的退锡废水处理工艺,能首先分离出金属铜(正2价),同时解决了相关报道中存在的锡酸钠结晶后母液的后处理问题[4,5],制备的锡酸钠与二氧化锡质量达到以精锡生产的该产品的质量,可以作为精细化工的原料进入市场。

参考文献

[1]李耀威,戚锡堆.印刷线路板废退锡液处理技术研究进展[J].工业安全与环保,2008,34(6):15-17.

[2]Lee M S,Ahn J G,Ahn J W.Recovery of copper,tin and lead fromthe spent nitric etching solutions of printed circuit board and regenera-tion of the etching solution[J].Hydrometallurgy,2003(70):23-29.

[3]张惠敏,李德良,黎定标,等.废退锡液中硝酸与锡的综合回收[J].膜科学与技术,2006(5):86-89.

[4]刘富强,朱兆华,王治军,等.一种利用线路板退锡废水制备锡酸钠的方法[P],CN101497458,2008-08-05.

[5]陈传志,童张法,高东瑞,等.退锡废液里锡的回收方法[P],CN101532096A,2009-09-16.

PCB新工艺 篇2

关键词：掩膜,数控钻孔,孔金属化,表面涂覆

0 概述

高频 (>1 GHz) 领域的PCB与普通的PCB板不同, 不仅起着结构件、连接件的作用, 更重要的还起着功能器件的作用, 是用PCB板制造工艺生产出来的微波器件。

通过我们对核磁共振设备的功率板的研究制造过程, 得到了在普通PCB工艺之外的一些心得。

根据产品设计, PCB板采用了介电常数为10的复合聚四氟乙烯复合基材, 厚度1.0mm, 基板为聚四氟复合材料, 表面铜箔厚度10μm。

在研制过程中, 在掩膜制作、数控钻孔、孔金属化、图形电镀方面采用了不同于常规PCB生产的新工艺技术。

1 掩膜制作

目标PCB板的设计图形对导线的宽度、长度、转弯半径都有严格要求, 而通常所用的光绘机属于点阵输出, 其离散性和漂移性, 使其出片的光滑度和位置精确度都远远达不到本产品的要求。而用绘图仪绘制的原图, 由于纸张温、湿度系数的各向异性, 绘图墨水浸润性, 使得用以上方法的实验全都没有达成要求。

经过多次实验, 确定了刻图拍照法制作掩膜的工艺。首先按10:1比例将所有图形外轮廓的表述函数计算出来, 用高精度刻图机刻出红膜。再使用微密工业相机拍出底片。拍照时选择1:10.70到1:9.30范围内进行实验, 最后确定1:10.13比例出片。

2 数控钻孔

研制过程中发现, 由于基材的硬度较低, 常规的的钻孔工艺使板面孔位周围基材形成形变, 一面下凹, 另一面凸起, 使基材性状发生改变, 影响到电气性能。

通过实验, 钻头使用“大头”系列的硬质合金定柄钻, 每根钻头钻孔数不超过1000孔。每组数控组件内只装一块覆铜板, 上垫板为厚度1.0mm的FR-4板, 下垫板为厚度2.0mm的铝板。

3 孔金属化

在孔金属化的研究过程中。我们对等离子技术、钠萘溶液处理技术、化学溶液处理技术进行了研究。

3.1 等离子技术

由于等离子技术使材料重的c-F键中的F原子受等离子体中的粒子作用, 由原来的基态处于亚稳活化状态, 使得物体表面能升高, 因而亲水性、润湿性变好。

实验中复合聚四氟乙烯基材通过等离子体处理之后, 达到很好的孔化效果。但由于实验设备的真空腔体积太小, 而本次研制的产品尺寸相对大, 无法投入实际使用。

3.2 钠萘溶液处理

钠萘溶液处理属于化学表面改性的处理方法, 作用于材料的c-F键使材料表面易于浸润。

实验中经过钠萘处理、沉铜后的PCB板, 通过检孔镜发现:孔内铜层疏松, 有大量的空洞。通过多次返工调整工艺参数, 空洞仍然未避免, 经分析得出结论是本复合基材内其他材料被钠萘溶液大量侵蚀, 所以无法使用钠萘工艺进行处理。

3.3 氢氟酸处理

为了提高孔内表面润湿性, 我们开发了新型的处理溶液。处理后, 效果十分明显。不仅消除了孔内的沉铜空洞, 而且增加了化学镀铜层与孔壁的结合力, 达到了产品要求。

研究中试验了20%-5%含量的氢氟酸溶液, 最终采用10%氢氟酸溶液、20-25℃、60-80秒、保持孔内溶液流动。处理后经流动水洗3分钟后进入后面的工艺。

4 图形电镀

由于微波信号的集肤效应, 所以要求印制导电图形的外表面电阻低。铅锡合金因其电阻率较高, 信号衰减大而被排除掉;银的电阻率最低, 但其化学稳定性差、易氧化, 氧化后的表面电阻率大大增加, 致使工作点漂移, 也不适用;金的电阻率不是最低, 但其良好的化学稳定性, 和工艺的可控性让我们最终选择了电镀金作为导线的表面材料, 同时也作为蚀刻时的抗腐蚀层。

PCB镀金通常都是先镀金属镍然后在镍层上镀金, 但镍的电阻率太高, 会严重影响产品性能, 所以本工艺采用直接电镀金作为抗蚀层和最终PCB板的表面涂覆层。这样就要求镀金层致密完整, 为此专门设计了脉冲电源和恒温流态化电镀槽, 保证镀层的的致密性和电镀的高效率, 满足了工艺要求。

蚀刻完成之后, 由于铜箔断面仍然裸露着, 所以又在成型之后进行化学浸金处理, 这样完成了PCB板的表面涂覆工作。

5 结论

微波复合PCB板与普通环氧玻璃布PCB板相比, 将数字电路和射频电路 (RF) 合为一体, 有利于电子设备的小型化、轻量化、降低功耗、提高安全性, 具有广阔的应用前景。在制造高频微波用聚四氟乙烯复合PCB板的过程中, 把握特殊的处理工艺, 完全可以在普通的PCB生产线上进行加工生产。以上内容是我们在研究开发和生产过程中总结出的一些经验, 供同行参考, 不当之处多提宝贵意见。

参考文献

[1]何小艇.电子系统设计[M].浙江大学出版社, 2004, 6.

[2]王健石, 主编.印制电路板技术标准手册[M].中国标准出版社, 2007, 4.

[3]毛柏南.印制电路板电镀[M].化学工业出版社, 2008, 6.

[4]李晓麟.各种印制电路板设计加工生产工艺技术汇编[M].电子工业出版社, 2011, 04.

[5]廖承恩.微波技术基础[M].电子科技大学出版社, 2000.

PCB新工艺 篇3

制板之前我们需要准备几种制板的“设备”:打印机一台, 塑封机一台, 小型便携式台钻一台, 小塑料盆一个, 覆铜板, 油性记号笔, 转印纸, 三氯化铁。或许现在你搞不懂这些东西干嘛用, 别急, 听我们慢慢讲来。

一、打印PCB文件

在PCB文件界面选择File-Fabrication Outputs-Gerber Files (如图1) 。打开界面后选择Layers选项卡并在Bottom Layer对应的Plot打钩 (如图2) 。若是选择制作顶层的电路, 我们应该连同后面的Mirror一同打钩。点击确定后生成对应层的CAMtastic.Cam文件 (如图3) 。将此文件按照1:1的比例打印到热转印纸上 (如图4) 。

二、转印

将覆铜板用砂纸打磨干净。将转印纸反扣在铜板上用不干胶固定。固定好铜板后, 在转印纸边缘扎几个通气孔。开启塑封机, 将温度调至190℃左右。待塑封机温度达到设定温度后将准备好的铜板放在塑封机上先按一个方向过几遍等整张纸紧贴铜板之后再反复碾压, 尤其注意碾压四周, 一段时间后碳粉转印到铜板上 (如图5) 。

三、修补

由于碳粉在打印时或转印时不均匀, 容易造成转印后铜板上的墨迹有一些空隙, 如果这样的板子不进行处理直接进行第四步, 那么印出来的板子就会坑坑洼洼的, 极为难看。我们用油性的记号笔将转印效果不佳的地方重新修补一下, 使油膜将“孔”全部盖住, 这样油膜就会把覆盖的地方在腐蚀的时候保护起来, 使板子效果更佳, 补线和钻孔的时候要仔细。否则你的板子可能会出现短路、开路或者焊元件困难的现象 (如图6) 。

四、腐蚀

将三氯化铁用热水溶解后, 将处理好的铜板放在腐蚀液中腐蚀一段时间后, 等到发现未覆盖碳粉的部分全部腐蚀掉后, 取出铜板。用清水反复冲洗, 去除上面残留的腐蚀液。

五、打磨与防锈

用砂纸将制作好的电路板表层的碳粉打磨掉。露出光亮铜面。涂上松香水以防止铜面被氧化。

六、钻孔

PCB的设计流程 篇4

原理图是作为绘制线路板的理论依据。先设计好删格大小, 图纸大小, 选择公制, 加好库元件。按电路功能模块画好图, 元件, 和线的画法应让人很容易看清楚原理。尽量均匀, 美观, 元件里面不要走线, 注意不要在管脚中间走线, 因为这样是没电器连接关系的。最好不要让两个元件管脚直接相连, 画完后可以自动编号 (特殊要求例外) , 然后加上对应标称值, 这样最好把标号和标称值放在合适位置, 一般左边为标号, 右边为标称值, 或上面为标号, 下面为标称值。首先保证原理图是完全正确的, 进行ERC检查无错, 然后打印核对。其次最好能搞清楚电路原理, 对高低压;大小电流;模拟, 数字;大小信号;大小功率分块, 以便在后面布局时方便。

2 制作PCB元件库

对于标准库和自己的常用库里面没有的元件封装进行制作, 要注意画俯视图, 注意尺寸, 焊盘大小, 位置, 内孔大小, 方向。名字用英文, 容易看为好, 最好有标明对应的尺寸, 以便下次用时查找。对于常用的二极管, 三极管应该注意标号的表示方法, 最好在自己库里面有常用系列的二极管, 三极管封装, 如9012, 9013, 1815等。对发光二极管LED, RAD0.1, RB.1/.2, 等常用而标准库没有的元件封装应该都在自己库里面有。应该很熟悉常用元件 (电阻, 电容, 二极管, 三极管) 的封状形式。

3 生成网络报表

在原理图里面加好封装, 保存, ERC检查, 生成元件清单检查。生成网络表。

4 建立PCB

选择好公制, 捕获和可见删格大小, 按要求设计好外框, 然后放好固定孔的位置, 大小 (3.0mm的螺丝可以用3.5mm的内孔焊盘, 2.5的可以用3的内孔) , 边缘的先改好焊盘, 孔大小, 位置固定。

5 布局

调用网络表, 调入元件, 修改部分焊盘大小, 设置好布线规则, 可以改变标号的大小, 粗细, 隐藏标称值。然后先把需要特殊位置的元件放好并琐定。然后根据功能模块布局, (可以用SCH里面选择过度到PCB里面选择的方式) , 一般不用X, Y进行元件的翻转, 而是用空格旋转, 或L键, (因为有些元件是不能翻转的, 如集成块, 继电器等, X、Y属镜像易错误反向) 。对于一个功能模块先放中心元件, 或大元件, 然后放旁边的小元件, 当然一些特殊关系的元件先放, 比如一些滤波电容和晶振等需要靠近某些元件的先放好。还有会干扰的元件先整体考虑要离远点。高低压模块要间隔6.4mm以上。要注意留出散热片, 接插件, 固定架的位置。一些不能布线的地方可以用填充。还要考虑散热, 热敏元件。

电阻, 二极管的放置方式:分为平放与竖放两种:平放:当电路元件数量不多, 而且电路板尺寸较大的情况下, 一般是采用平放较好;对于1/4W以下的电阻平放时, 两个焊盘间的距离一般取4/10英寸 (1英寸=25.4毫米) , 1/2W的电阻平放时, 两焊盘的间距一般取5/10英寸;二极管平放时, 1N400X系列整流管, 一般取3/10英寸;1N540X系列整流管, 一般取4~5/10英寸。竖放:当电路元件数较多, 而且电路板尺寸不大的情况下, 一般是采用竖放, 竖放时两个焊盘的间距一般取1~2/10英寸。下面再做几点规范:1) PCB的大小要合适, PCB的尺寸要根据电路实际情况合理设计。2) PCB的整体布局:PCB的整体布局应按照信号流程安排各个功能电路单元的位置, 使整体布局便于信号流通, 而且使信号保持一致方向, 各功能单元电路的布局应以主要元件为中心, 来围绕这个中心进行布局。3) 特殊元件的位置特殊布局, 过重元件应设计固定支架的位置, 并注意各部分平衡, 机内可调元件要靠PCB的边沿布局, 以便于调节;机外可调元件、接插件和开关件要和外壳一起设计布局, 发热元件的要远离热敏元件, 并设计好散热的方式, PCB的定位孔和固定支架的位置与外壳要一致。4) 元件的布局规则:各元件布局应均匀、整齐、紧凑, 尽量减小和缩短各元件之间的引线和连接, 特别是缩短高频元器件之间的连线, 减小它们之间的分布参数和相互之间的电磁干扰。

6 布线

先设置好规则里面的内容, VCC, GND大功率等大电流的线可以设置的宽点 (0.5mm~1.5mm) , 一般1mm可以通过1A的电流。对于大电压的线间距可以设置大点, 一般1mm为1000V。设置好了, 先布一些比较重要的线, 注意各个模块的区分。加过孔, 不一定横平竖直, 集成块的焊盘间一般不走线, 大电流的宽线可以在solder层画上线, 以便后面上锡;走线用45度角。顶层用平行走线, 底层用垂直走线。

1) 电源、地线的处理。既使在整个PCB板中的布线完成得都很好, 但由于电源、地线的考虑不周到而引起的干扰, 会使产品的性能下降, 有时甚至影响到产品的成功率。所以对电源, 地线的布线要认真对待, 把电、地线所产生的噪音干扰降到最低限度, 以保证产品的质量。现只对降低式抑制噪音作以表述:众所周知的是在电源、地线之间加上去耦电容。尽量加宽电源、地线宽度, 最好是地线比电源线宽, 它们的关系是:地线>电源线>信号线, 通常信号线宽为:0.2~0.3mm, 最经细宽度可达0.05~0.07mm, 电源线为1.2~2.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用 (模拟电路的地不能这样使用) 用大面积铜层作地线用, 在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板, 电源, 地线各占用一层。2) 数字电路与模拟电路的共地处理。现在有许多PCB不再是单一功能电路 (数字或模拟电路) , 而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题, 特别是地线上的噪音干扰。数字电路的频率高, 模拟电路的敏感度强, 对信号线来说, 高频的信号线尽可能远离敏感的模拟电路器件, 对地线来说, 整个PCB对外界只有一个结点, 所以必须在PCB内部进行处理数、模共地的问题, 而在板内部数字地和模拟地实际上是分开的它们之间互不相连, 只是在PCB与外界连接的接口处 (如插头等) 。数字地与模拟地有一点短接, 也有在PCB上不共地的。3) 信号线布在电 (地) 层上。在多层印制板布线时, 由于在信号线层没有布完的线剩下已经不多, 再多加层数就会造成浪费也会给生产增加一定的工作量, 成本也相应增加了, 为解决这个矛盾, 可以考虑在电 (地) 层上进行布线。首先应考虑用电源层, 其次才是地层。因为最好是保留地层的完整性。

7 修改及检查

修改一些线的宽度, 转角, 补泪地或包焊盘, 铺铜, 处理地线。DRC, EMC等检查, 然后可以打印检查, 网络表对比, 元件清单检查。

8 结语

基于Cadence的PCB设计 篇5

1 原理图的设计

在SPB15.2的原理图设计工具包括Concept HDL和Capture CIS。本文将介绍利用Capture CIS进行原理图设计的一般方法。

Capture CIS的设计流程如图1所示。

1.1 设置原理图设计环境

Capture CIS的原理图环境参数包括系统属性和设计模板设置两大类。

在“系统属性”选项中,可以设置颜色,栅格显示模式,放大缩小倍数,原理图和元器件的选择模式,文本编辑器等参数。

在“设计模板参数”设置中,可以调整设计中各种字体,设定标题栏内容,设置图纸、边框,以及阶层的属性等等。

1.2 新建Project和原理图绘制

Capture CIS的Project用来管理相关文件及属性。在菜单栏中选择file>new>Project,进行原理图设计时,选中“Schematic”。在“Name”中输入工程名称,在“Location”中填写工程所在的路径。

填写完成后点击确定,Capture就会自动生产该工程的原理图文件目录。同时,Capture会自动创建*.dsn、*.opj等相关文件。

接下来,点击进入Schematic窗口,进行原理图绘制。通常情况下,一个大的原理图在设计时会根据功能划分为不同的模块,各部分的原理图分别绘制,并根据功能命名。在Schematic目录下,可以进行各原理图的添加和重新命名。

1.3 原理图的后续处理

原理图绘制好之后,需要对整个设计进行DRC检测,生成网表和材料清单等。Capture CIS在对原理图进行后续处理时,必须切换到专案管理窗口下,并且选中*.DSN文件。

进行DRC检测时,点击菜单栏中Tools>Design Rules Check,然后在弹出的对话框中进行设置。

DRC检查能够根据设计人员指定规则对PCB板进行检测。检测结束后,系统将会输出相应检查报告,列出原理图设计中错误信息,并在原理图相应位置显示。

对原理图进行DRC检测并修改没有错误后,接下来就可以生成整个电路图的网络表了。

由于我们利用Capture CIS和Allegro PCB Editor联合平台进行PCB的设计,因此用Capture CIS生成网表文件时,需要选定的类型是“Allegro”。

在对话框中选定生成网表文件的路径,点击确定,系统会生成Allegro PCB Editor进行PCB设计所需要的3个文件,分别为pstxnet.dat(网表文件),pstxprt.dat(逻辑元件与其物理元件之间对应关系文件),pstchip.dat(原理图中元件的物理封装说明文件)。

除了进行DRC检测与生成网络表外,对原理图的后续处理还包括生成元件清单等。

2 PCB的设计

相对于原理图的设计来说,PCB设计是项目的后端。本文中PCB设计是从Capture CIS输出到PCB Editor环境中开始的,并由原理图设计来约束、决定。PCB的设计流程主要分为准备工作、网表输入、布局、布线、设计检查、设计输出几个步骤。

2.1 准备工作

在PCB Editor设计环境下,需要进行的准备工作有,加载所需元件封装库,

即和原理图各元件属性相对应的器件封装、加载所需焊盘、创建所需的符号(包括机械、规格等)。

2.2 网表输入

在PCB Editor设计界面,打开*.brd的PCB文件后,首先要用File>Import>logic命令输入由原理图生成的网络表文件。在网表输入无误之后,设计中所需元件及其电气连接关系就全部加载到PCB编辑界面了。

2.3 PCB的布局

在布局布线开始之前,要设计好PCB的板框,即Outline。如果没有Outline,

元器件将无法放置。另外,需要设定PCB的叠层,制定PCB的设计约束和规则,如不同种类信号线的宽度,走线间距,过孔尺寸,走线颜色等等。

利用手动或者自动放置方法将元器件一一加载到PCB板框周围后,接下来进行元器件的布局。在PCB设计中,布局是一个重要环节,布局好坏将直接影响布线的效果以及最终产品的电气性能。

Allegro布局的方式分为交互式布局和自动布局,但在使用过程中普遍采用的仍然是交互式布局。交互式布局时,应遵守以下的原则:1)首先要完成需要定位元件的定位,再按照“先大后小,先难后易”的原则进行布局;2)参考原理图,以功能单元的核心元件为中心,围绕核心元件进行布局;3)总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流、低电压弱信号完全分开;模拟与数字信号分开;高频与低频信号分开;高频元件的间隔要充分;4)BGA与相邻元件的距离>5mm,其它贴片元件相互间的距离>0.7mm;贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;5)使用同一种电源的器件尽量放在一起,以便于电源分隔;6)发热元件一般应均匀分布,以利于单板和整机的散热。7)整体布局应考虑焊接方式和焊接方向,按照均匀分布、重心平衡、版面美观的标准优化布局。

2.4 PCB布线

布线是将逻辑连接转换为物理连接的过程,包括连线、过孔、焊盘、弧线、填充、多边形覆铜和电源层等。Allegro的布线方式分为自动布线和交互式布线两种。

2.4.1 Allegro的布线方法

在对PCB的元器件进行合理的布局后,点击Route>Connect命令,开始进

行手动布线。布线时要优先处理好电源和地的导线,再处理重要的信号线如高速、时钟信号线,最后处理普通信号线。在相邻的两层,要选择相互垂直的方向来布线,尽量缩短线与线之间的平行距离。Allegro布线功能强大,除了普通布线功能外,还具有推线、蛇形线、平滑线等修线功能。

手动布线的一般原则如下:1)电源线、地线、印制电路板导线对高频信号应保持低阻抗;2)对A/D转换类器件,数字部分与模拟部分地线宁可统一也不要交叉;3)弱信号电路,低频电路周围不要形成电流环路;4)I/O驱动电路应尽量靠近印制电路板边的接插件,让其尽快离开PCB;5)用地线将时钟区圈起来,时钟线尽量短,时钟发生器尽量靠近到用该时钟的元件;6)任何信号都不要形成环路,如不可避免,让环路区尽量小;7)时钟、总线、片选信号要远离I/O线和接插件;8)尽量减少PCB导线的不连续性,导线宽度不要突变,导线拐角应大于90°,禁止环状布线;9)为减少线间串扰,应保证线间距足够大。当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则。为了减少电源层和地层的边沿效应,可以将电源层内缩20H(H为电源和地之间的介质厚度),这样就能将70%的电场限制在接地层边沿内。

2.4.2 覆铜

在Allegro中,覆铜可以分为正片覆铜和负片覆铜。其中正片覆铜方式直观,

无需特殊的flash符号,但是在布局改变时需要更新正片覆铜且数据量大,特别是整板的正片覆铜。负片覆铜在选择覆铜区域时十分灵活,能自动适应动态的布局修改且数据量小,但必须建立flash符号。

布线完成后,在菜单栏中选择Shape可以进行各种形式的覆铜。在信号层进行正片覆铜,是为了将引脚分布很少的电源进行连接,或者对顶层和底层做敷地处理以满足屏蔽的要求。负片覆铜是在平面层,即对电源层和地层做覆铜处理,以减少光绘文件的数据量。

在覆铜完成后,还需要删除孤岛,在Allegro中,还可以根据需要编辑覆铜的边界,更改覆铜的大小,直至得到符合要求的覆铜。

3 设计文件的输出

在PCB设计完成以后,要生成各类输出文件,用于PCB的生产和加工。

Allegro的设计文件输出包括:光绘文件输出、钻孔文件输出及报告文件输出等。

菜单栏的Manufacture目录是用来生成PCB加工文件的。

3.1 光绘文件的输出

光绘文件又称Artwork,是PCB绘制完成后,提供给印制板加工厂的底片文件。Allegro PCB Design菜单栏Manufacture>Artwork选项用来设置输出光绘文件。一个PCB的光绘文件包括每个布线层的光绘,每个平面层的光绘,Top阻焊层的光绘,Bottom阻焊层的光绘,Top丝印层的光绘和Bottom丝印层的光绘。

Allegro的光绘文件扩展名为.art。

3.2 钻孔文件输出

Allegro PCB Design中钻孔文件由菜单栏Manufacture>NC选项来产生,其中NC Parameter进行钻孔参数设置,NC Drill用来生成钻孔文件,钻孔文件扩展名为.drl。钻孔文件,参数文件与光绘文件对于PCB的生产必不可少。

4 结束语

本文研究了利用Cadence Allegro SPB15.2进行PCB设计的一般过程。介绍了Allegro SPB15.2版本中的Capture CIS和PCB Editor互联平台,以及利用Capture CIS进行原理图设计的步骤,怎样从原理图输入到PCB Editor中,在PCB Editor中进行PCB的布局,布线和注意事项,以及PCB生产文件的输出方法。

参考文献

[1]易鸿.Allegro15.x学习与使用[M].北京:清华大学出版社,2005.

[2]Johnson H,Graham M.高速数字设计[M].沈立,朱来文,陈宏伟,等,译.北京:电子工业出版社,2005.

[3]周润景.Cadence PCB设计与制板[M].北京:电子工业出版社,2005.

[4]EDA先锋工作室人员.Cadence Concept HDL&Allegro原理图与PCB设计[M].北京:人民邮电出版社,2005.

PCB中抗ESD的设计 篇6

关键词：PCB,ESD

日常生活中, ESD (Electro-Static Discharge, 静电放电) 对于我们来说是一种常见的现象, 然而对电子产品而言, ESD往往是致命的——它可能导致元器件内部线路受损, 直接影响产品的正常使用寿命, 甚至造成产品的损坏。例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。因此, ESD防护一直以来都是工程师们的工作重点。在PCB板的设计当中, 要达到期望的抗ESD能力, 使之具有最强的ESD防范性能, 可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。以下是一些常见的防范措施。

(一) 分层

尽可能使用多层PCB, 在多层PCB中地线面作为一个重要的电荷源, 可抵消静电放电源上的电荷, 这有利于减小静电场带来的问题。PCB地线面也可作为其对信号线的屏蔽体 (当然, 地线面的开口越大, 其屏蔽效能就越低) 。另外, 如果发生放电, 由于PCB板的地平面很大, 电荷很容易注入到地线面中, 而不是进入到信号线中。这样将有利于对元件进行保护, 因为在引起元件损坏前, 电荷可以泄放掉。当然在某些方案中为降低成本, 只能使用双面板。

多层PCB相对于双面PCB而言, 地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗 (common impedance) 和感性耦合, 使之达到双面PCB的1/10到1/100。同时尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB, 可以考虑使用内层线。大多数的信号线以及电源和地平面都在内层上, 因而类似于具备屏蔽功能的法拉第盒。

对于双面PCB来说, 要采用紧密交织的电源和地栅格, 如图1所示。电源线紧靠在垂直和水平线或填充区之间, 要尽可能多地连接。一面的栅格尺寸小于等于60mm。如果可能, 栅格尺寸应小于13mm (0.5英寸) 。

(二) 电路环路

电流通过感应进入到电路环路, 这些环路是封闭的, 并具有变化的磁通量。电流的幅度与环的面积成正比。较大的环路包含有较多的磁通量, 因而在电路中感应出较强的电流。因此, 必须减少环路面积。

最常见的环路如图2所示, 由电源和地线所形成。在可能的条件下, 可以采用具有电源及接地层的多层PCB设计。前面的多层PCB设计就是将电源和接地间的回路面积减到最小, 而且也减小了ESD脉冲产生的高频EMI电磁场。

同时我们要确保信号线和相应回路之间的环路面积尽可能小。减少环路面积及感应电流的另一个方法是减小互连器件间的平行通路。如图3所示

当必须采用长于30厘米的信号连接线时, 可以采用保护线。一个更好的办法是在信号线附近放置地层。信号线应该距保护线或接地线层13毫米以内。如图4所示

将每个敏感元件的长信号线 (>30厘米) 或电源线与其接地线进行交叉布置。交叉的连线必须从上到下或从左到右的规则间隔布置。如图5所示

(三) 电路连线长度

要确保信号线尽可能短。因为天线要具有较高的效率, 其长度必须是波长很大的一部分。这就是说, 较长的导线将有利于接收静电放电脉冲产生的更多的频率成份;而较短的导线只能接收较少的频率成分。因此, 短导线从静电放电产生的电磁场中接收并馈入电路的能量较少。信号线的长度大于300mm (12英寸) 时, 一定要平行布一条地线, 在信号线上方或其相邻面上放置地线也是可以的。在相关的元件组, 相互之间具有很多互连线的元件应彼此靠得很近。例如, I/O器件是与I/O连接器尽量靠得近些;以减少互连的印制线长度。

(四) 地电荷注入

ESD对地线层的直接放电可能损坏敏感电路。在使用TVS二极管的同时还要使用一个或多个高频旁路电容器, 这些电容器放置在易损元件的电源和地之间。如图6所示。旁路电容减少了电荷注入, 保持了电源与接地端口的电压差。TVS使感应电流分流, 保持TVS钳位电压的电位差。TVS及电容器应放在距被保护的IC尽可能近的位置, 要确保TVS到地通路以及电容器管脚长度为最短, 以减少寄生电感效应。

(五) 保护电路中的寄生电感

TVS二极管通路中的寄生电感在发生ESD事件时会产生严重的电压过冲。尽管使用了TVS二极管, 由于在电感负载两端的感应电压VL=L×di/dt, 过高的过冲电压仍然可能超过被保护IC的损坏电压阈值。

保护电路承受的总电压是TVS二极管钳位电压与寄生电感产生的电压之和, VT=VC+VL。一个ESD瞬态感应电流在小于1ns的时间内就能达到峰值 (依据IEC 61000-4-2标准) , 假定引线电感为每英寸20n H, 线长为四分之一英寸, 过冲电压将是50V/10A的脉冲。经验设计准则是将分流通路设计得尽可能短, 以此减少寄生电感效应。

所有的电感性通路必须考虑采用接地回路, TVS与被保护信号线之间的通路, 以及连接器到TVS器件的通路。被保护的信号线应该直接连接到接地面, 若无接地面, 则接地回路的连线应尽可能短。TVS二极管的接地和被保护电路的接地点之间的距离应尽可能短, 以减少接地平面的寄生电感。

最后, TVS器件应该尽可能靠近连接器以减少进入附近线路的瞬态耦合。虽然没有到达连接器的直接通路, 但这种二次辐射效应也会导致电路板其它部分的工作紊乱。

(六) 装配

PCB装配时, 不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。在每一层的机箱地和电路地之间, 要设置相同的“隔离区”;如果可能, 保持间隔距离为0.64mm (0.025英寸) 。在卡的顶层和底层靠近安装孔的位置, 每隔100mm (4.0英寸) 沿机箱地线将机箱地和电路地用1.27mm宽 (0.050英寸) 的线连接在一起。与这些连接点的相邻处, 在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开, 以保持开路;或用磁珠/高频电容的跳接, 以改变ESD测试时的接地机制。

如果电路板不会放入金属机箱或者屏蔽装置中, 在电路板的顶层和底层机箱地线上不能涂阻焊剂, 这样它们可以作为ESD电弧的放电棒。

要以下列方式在电路周围设置一个环形地:除边缘连接器以及机箱地以外, 在整个外围四周放上环形地通路;确保所有层的环形地宽度大于2.5mm (0.1英寸) ;每隔13mm (0.5英寸) 用过孔将环形地连接起来;将环形地与多层电路的公共地连接到一起;对安装在金属机箱或者屏蔽装置里的双面板来说, 应该将环形地与电路公共地连接起来;不屏蔽的双面电路则应该将环形地连接到机箱地, 环形地上不能涂阻焊剂, 以便该环形地可以充当ESD的放电棒, 在环形地 (所有层) 上的某个位置处至少放置一个0.5mm宽 (0.020英寸) 的间隙, 这样可以避免形成一个大的环路;信号布线离环形地的距离不能小于0.5mm。如果一个机箱或者主板要内装几个电路卡, 应该将对静电最敏感的电路卡放在最中间。

PCB上的机壳地线的阻抗要低, 隔离要好。如果机壳地线的阻抗很低, 静电放电电流易于通过, 就不会发生电弧。当然, 如此迅速的电荷泄放会产生更强的场, 但这比电荷通过电弧直接注入到电路中好得多。另外, 机壳地线的长度不能超过其宽度的四或五倍。比这个比例更宽的地线仅能使其阻抗 (电感) 稍微减小, 但是更窄的地线却会使其阻抗大幅度增加。这个长宽比例意味着机壳地线必须很短才行, 否则当地线增长时, 其宽度要很宽。

(七) PCB设计的其它准则

1. 复位线、中断信号线或者边沿触发信号线不能布置在靠近PCB边沿的地方;

2. 将PCB上未使用的部分设置为接地面;

3. 机壳地线与信号线间隔至少为4毫米;

4. 保持机壳地线的长宽比小于5∶1, 以减少电感效应;

5. 用TVS二极管来保护所有的外部连接;

6. 确保每一个电路尽可能紧凑。尽可能将所有连接器都放在一边。I/O电路要尽可能靠近对应的连接器。

7. PCB要插入机箱内, 不要安装在开口位置或者内部接缝处。

参考文献

[1]沃尔德曼.ESD电路与器件[M].电子工业出版社, 2008.