PCB的设计流程

PCB的设计流程（共9篇）

PCB的设计流程 篇1

1 绘制原理图 (SCH)

原理图是作为绘制线路板的理论依据。先设计好删格大小, 图纸大小, 选择公制, 加好库元件。按电路功能模块画好图, 元件, 和线的画法应让人很容易看清楚原理。尽量均匀, 美观, 元件里面不要走线, 注意不要在管脚中间走线, 因为这样是没电器连接关系的。最好不要让两个元件管脚直接相连, 画完后可以自动编号 (特殊要求例外) , 然后加上对应标称值, 这样最好把标号和标称值放在合适位置, 一般左边为标号, 右边为标称值, 或上面为标号, 下面为标称值。首先保证原理图是完全正确的, 进行ERC检查无错, 然后打印核对。其次最好能搞清楚电路原理, 对高低压;大小电流;模拟, 数字;大小信号;大小功率分块, 以便在后面布局时方便。

2 制作PCB元件库

对于标准库和自己的常用库里面没有的元件封装进行制作, 要注意画俯视图, 注意尺寸, 焊盘大小, 位置, 内孔大小, 方向。名字用英文, 容易看为好, 最好有标明对应的尺寸, 以便下次用时查找。对于常用的二极管, 三极管应该注意标号的表示方法, 最好在自己库里面有常用系列的二极管, 三极管封装, 如9012, 9013, 1815等。对发光二极管LED, RAD0.1, RB.1/.2, 等常用而标准库没有的元件封装应该都在自己库里面有。应该很熟悉常用元件 (电阻, 电容, 二极管, 三极管) 的封状形式。

3 生成网络报表

在原理图里面加好封装, 保存, ERC检查, 生成元件清单检查。生成网络表。

4 建立PCB

选择好公制, 捕获和可见删格大小, 按要求设计好外框, 然后放好固定孔的位置, 大小 (3.0mm的螺丝可以用3.5mm的内孔焊盘, 2.5的可以用3的内孔) , 边缘的先改好焊盘, 孔大小, 位置固定。

5 布局

调用网络表, 调入元件, 修改部分焊盘大小, 设置好布线规则, 可以改变标号的大小, 粗细, 隐藏标称值。然后先把需要特殊位置的元件放好并琐定。然后根据功能模块布局, (可以用SCH里面选择过度到PCB里面选择的方式) , 一般不用X, Y进行元件的翻转, 而是用空格旋转, 或L键, (因为有些元件是不能翻转的, 如集成块, 继电器等, X、Y属镜像易错误反向) 。对于一个功能模块先放中心元件, 或大元件, 然后放旁边的小元件, 当然一些特殊关系的元件先放, 比如一些滤波电容和晶振等需要靠近某些元件的先放好。还有会干扰的元件先整体考虑要离远点。高低压模块要间隔6.4mm以上。要注意留出散热片, 接插件, 固定架的位置。一些不能布线的地方可以用填充。还要考虑散热, 热敏元件。

电阻, 二极管的放置方式:分为平放与竖放两种:平放:当电路元件数量不多, 而且电路板尺寸较大的情况下, 一般是采用平放较好;对于1/4W以下的电阻平放时, 两个焊盘间的距离一般取4/10英寸 (1英寸=25.4毫米) , 1/2W的电阻平放时, 两焊盘的间距一般取5/10英寸;二极管平放时, 1N400X系列整流管, 一般取3/10英寸;1N540X系列整流管, 一般取4~5/10英寸。竖放:当电路元件数较多, 而且电路板尺寸不大的情况下, 一般是采用竖放, 竖放时两个焊盘的间距一般取1~2/10英寸。下面再做几点规范:1) PCB的大小要合适, PCB的尺寸要根据电路实际情况合理设计。2) PCB的整体布局:PCB的整体布局应按照信号流程安排各个功能电路单元的位置, 使整体布局便于信号流通, 而且使信号保持一致方向, 各功能单元电路的布局应以主要元件为中心, 来围绕这个中心进行布局。3) 特殊元件的位置特殊布局, 过重元件应设计固定支架的位置, 并注意各部分平衡, 机内可调元件要靠PCB的边沿布局, 以便于调节;机外可调元件、接插件和开关件要和外壳一起设计布局, 发热元件的要远离热敏元件, 并设计好散热的方式, PCB的定位孔和固定支架的位置与外壳要一致。4) 元件的布局规则:各元件布局应均匀、整齐、紧凑, 尽量减小和缩短各元件之间的引线和连接, 特别是缩短高频元器件之间的连线, 减小它们之间的分布参数和相互之间的电磁干扰。

6 布线

先设置好规则里面的内容, VCC, GND大功率等大电流的线可以设置的宽点 (0.5mm~1.5mm) , 一般1mm可以通过1A的电流。对于大电压的线间距可以设置大点, 一般1mm为1000V。设置好了, 先布一些比较重要的线, 注意各个模块的区分。加过孔, 不一定横平竖直, 集成块的焊盘间一般不走线, 大电流的宽线可以在solder层画上线, 以便后面上锡;走线用45度角。顶层用平行走线, 底层用垂直走线。

1) 电源、地线的处理。既使在整个PCB板中的布线完成得都很好, 但由于电源、地线的考虑不周到而引起的干扰, 会使产品的性能下降, 有时甚至影响到产品的成功率。所以对电源, 地线的布线要认真对待, 把电、地线所产生的噪音干扰降到最低限度, 以保证产品的质量。现只对降低式抑制噪音作以表述:众所周知的是在电源、地线之间加上去耦电容。尽量加宽电源、地线宽度, 最好是地线比电源线宽, 它们的关系是:地线>电源线>信号线, 通常信号线宽为:0.2~0.3mm, 最经细宽度可达0.05~0.07mm, 电源线为1.2~2.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用 (模拟电路的地不能这样使用) 用大面积铜层作地线用, 在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板, 电源, 地线各占用一层。2) 数字电路与模拟电路的共地处理。现在有许多PCB不再是单一功能电路 (数字或模拟电路) , 而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题, 特别是地线上的噪音干扰。数字电路的频率高, 模拟电路的敏感度强, 对信号线来说, 高频的信号线尽可能远离敏感的模拟电路器件, 对地线来说, 整个PCB对外界只有一个结点, 所以必须在PCB内部进行处理数、模共地的问题, 而在板内部数字地和模拟地实际上是分开的它们之间互不相连, 只是在PCB与外界连接的接口处 (如插头等) 。数字地与模拟地有一点短接, 也有在PCB上不共地的。3) 信号线布在电 (地) 层上。在多层印制板布线时, 由于在信号线层没有布完的线剩下已经不多, 再多加层数就会造成浪费也会给生产增加一定的工作量, 成本也相应增加了, 为解决这个矛盾, 可以考虑在电 (地) 层上进行布线。首先应考虑用电源层, 其次才是地层。因为最好是保留地层的完整性。

7 修改及检查

修改一些线的宽度, 转角, 补泪地或包焊盘, 铺铜, 处理地线。DRC, EMC等检查, 然后可以打印检查, 网络表对比, 元件清单检查。

8 结语

总之, 对于PCB的绘制, 首先要对原理图的理解, 对板框与机构的配合做好, 以所用元器件的封装与实际大小是否符合要做好, 才是做好PCB的基础, 重点放在布局和布线。

PCB的设计流程 篇2

根据个人调试经验归纳总结调试天线匹配的步骤流程，仅供参考--ab。

步骤

1、根据结构和PCB大小设计线圈圈数、线宽、圆方等设计PCB天线线圈。可以根据实际产品需求按照“附件1：非接触天线电感计算”的参数计算出大约的线圈电感和品质因数Q。

步骤

2、按照步骤1设计出PCB的天线线圈，利用网络分析仪测试裸板的天线线圈实际的Q值，然后根据产品对Q值的需要进行并电阻调节Q值大小。Q值计算和意义：，f为谐振频率，R为负载电阻，L为回路电感，C为回路电容。

一般而言，Q越高，能量的传输越高，但是过高的Q值会影响读写器的带通特性，尤其是读写器本身频率点比较偏的时候，标签Q值过高，有可能会导致标签的频率点在读卡器的带通范围之外。一般设置Q值为20的时候带通特性和带宽都比较好。一般L和C的值由于要匹配谐振，不怎么好改动，因此要降低Q可以通过并联一个电阻R来解决。所以在设计之初，需要尽量的让品质因数Q留有余量，以便后期调试。如果设计太小Q值就不好往高调试了。

步骤

3、针对AS3911芯片的匹配电路可以参考“附件2：AS3911_AN01_Antenna_Design_Gui”初步确定出EMC、matching电路。

天线匹配电路参考

步骤

4、利用网络分析仪适当调整EMC、matching电路让天线谐振在13.56Mhz，匹配10欧~50欧的电阻。根据AS3911文档推荐匹配20~30欧效率最高，如果考虑功耗等因素可以适当的匹配电阻变大，提高输入阻抗。天线匹配意义：

在天线的LCR电路中产生谐振，使电路中呈现纯阻抗性，此时电路的阻抗模值最小。当电压V固定时，电流最大。

(1)电路阻抗最小且为纯电阻。即 Z =R+jXL−jXC=R(2)电路电流为最大。(3)电路功率因子为1。

(4)电路平均功率最大。即P=I2R(5)电路总虚功率为零。即QL=QC⇒QT=QL−QC=0

史密斯圆图 图示

步骤5：可以根据史密斯圆图来调整匹配电路。目标：将13.56Mhz与实数轴相交，交点就是谐振在13.56Mhz的电路阻抗最小且呈纯阻性，此时电路的阻抗模值最小。当电压V固定时，电流最大。

可以根据 “附件3：AS3911 Matching ” 来调整史密斯圆图的参数。

基于Cadence的PCB设计 篇3

1 原理图的设计

在SPB15.2的原理图设计工具包括Concept HDL和Capture CIS。本文将介绍利用Capture CIS进行原理图设计的一般方法。

Capture CIS的设计流程如图1所示。

1.1 设置原理图设计环境

Capture CIS的原理图环境参数包括系统属性和设计模板设置两大类。

在“系统属性”选项中,可以设置颜色,栅格显示模式,放大缩小倍数,原理图和元器件的选择模式,文本编辑器等参数。

在“设计模板参数”设置中,可以调整设计中各种字体,设定标题栏内容,设置图纸、边框,以及阶层的属性等等。

1.2 新建Project和原理图绘制

Capture CIS的Project用来管理相关文件及属性。在菜单栏中选择file>new>Project,进行原理图设计时,选中“Schematic”。在“Name”中输入工程名称,在“Location”中填写工程所在的路径。

填写完成后点击确定,Capture就会自动生产该工程的原理图文件目录。同时,Capture会自动创建*.dsn、*.opj等相关文件。

接下来,点击进入Schematic窗口,进行原理图绘制。通常情况下,一个大的原理图在设计时会根据功能划分为不同的模块,各部分的原理图分别绘制,并根据功能命名。在Schematic目录下,可以进行各原理图的添加和重新命名。

1.3 原理图的后续处理

原理图绘制好之后,需要对整个设计进行DRC检测,生成网表和材料清单等。Capture CIS在对原理图进行后续处理时,必须切换到专案管理窗口下,并且选中*.DSN文件。

进行DRC检测时,点击菜单栏中Tools>Design Rules Check,然后在弹出的对话框中进行设置。

DRC检查能够根据设计人员指定规则对PCB板进行检测。检测结束后,系统将会输出相应检查报告,列出原理图设计中错误信息,并在原理图相应位置显示。

对原理图进行DRC检测并修改没有错误后,接下来就可以生成整个电路图的网络表了。

由于我们利用Capture CIS和Allegro PCB Editor联合平台进行PCB的设计,因此用Capture CIS生成网表文件时,需要选定的类型是“Allegro”。

在对话框中选定生成网表文件的路径,点击确定,系统会生成Allegro PCB Editor进行PCB设计所需要的3个文件,分别为pstxnet.dat(网表文件),pstxprt.dat(逻辑元件与其物理元件之间对应关系文件),pstchip.dat(原理图中元件的物理封装说明文件)。

除了进行DRC检测与生成网络表外,对原理图的后续处理还包括生成元件清单等。

2 PCB的设计

相对于原理图的设计来说,PCB设计是项目的后端。本文中PCB设计是从Capture CIS输出到PCB Editor环境中开始的,并由原理图设计来约束、决定。PCB的设计流程主要分为准备工作、网表输入、布局、布线、设计检查、设计输出几个步骤。

2.1 准备工作

在PCB Editor设计环境下,需要进行的准备工作有,加载所需元件封装库,

即和原理图各元件属性相对应的器件封装、加载所需焊盘、创建所需的符号(包括机械、规格等)。

2.2 网表输入

在PCB Editor设计界面,打开*.brd的PCB文件后,首先要用File>Import>logic命令输入由原理图生成的网络表文件。在网表输入无误之后,设计中所需元件及其电气连接关系就全部加载到PCB编辑界面了。

2.3 PCB的布局

在布局布线开始之前,要设计好PCB的板框,即Outline。如果没有Outline,

元器件将无法放置。另外,需要设定PCB的叠层,制定PCB的设计约束和规则,如不同种类信号线的宽度,走线间距,过孔尺寸,走线颜色等等。

利用手动或者自动放置方法将元器件一一加载到PCB板框周围后,接下来进行元器件的布局。在PCB设计中,布局是一个重要环节,布局好坏将直接影响布线的效果以及最终产品的电气性能。

Allegro布局的方式分为交互式布局和自动布局,但在使用过程中普遍采用的仍然是交互式布局。交互式布局时,应遵守以下的原则:1)首先要完成需要定位元件的定位,再按照“先大后小,先难后易”的原则进行布局;2)参考原理图,以功能单元的核心元件为中心,围绕核心元件进行布局;3)总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流、低电压弱信号完全分开;模拟与数字信号分开;高频与低频信号分开;高频元件的间隔要充分;4)BGA与相邻元件的距离>5mm,其它贴片元件相互间的距离>0.7mm;贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;5)使用同一种电源的器件尽量放在一起,以便于电源分隔;6)发热元件一般应均匀分布,以利于单板和整机的散热。7)整体布局应考虑焊接方式和焊接方向,按照均匀分布、重心平衡、版面美观的标准优化布局。

2.4 PCB布线

布线是将逻辑连接转换为物理连接的过程,包括连线、过孔、焊盘、弧线、填充、多边形覆铜和电源层等。Allegro的布线方式分为自动布线和交互式布线两种。

2.4.1 Allegro的布线方法

在对PCB的元器件进行合理的布局后,点击Route>Connect命令,开始进

行手动布线。布线时要优先处理好电源和地的导线,再处理重要的信号线如高速、时钟信号线,最后处理普通信号线。在相邻的两层,要选择相互垂直的方向来布线,尽量缩短线与线之间的平行距离。Allegro布线功能强大,除了普通布线功能外,还具有推线、蛇形线、平滑线等修线功能。

手动布线的一般原则如下:1)电源线、地线、印制电路板导线对高频信号应保持低阻抗;2)对A/D转换类器件,数字部分与模拟部分地线宁可统一也不要交叉;3)弱信号电路,低频电路周围不要形成电流环路;4)I/O驱动电路应尽量靠近印制电路板边的接插件,让其尽快离开PCB;5)用地线将时钟区圈起来,时钟线尽量短,时钟发生器尽量靠近到用该时钟的元件;6)任何信号都不要形成环路,如不可避免,让环路区尽量小;7)时钟、总线、片选信号要远离I/O线和接插件;8)尽量减少PCB导线的不连续性,导线宽度不要突变,导线拐角应大于90°,禁止环状布线;9)为减少线间串扰,应保证线间距足够大。当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则。为了减少电源层和地层的边沿效应,可以将电源层内缩20H(H为电源和地之间的介质厚度),这样就能将70%的电场限制在接地层边沿内。

2.4.2 覆铜

在Allegro中,覆铜可以分为正片覆铜和负片覆铜。其中正片覆铜方式直观,

无需特殊的flash符号,但是在布局改变时需要更新正片覆铜且数据量大,特别是整板的正片覆铜。负片覆铜在选择覆铜区域时十分灵活,能自动适应动态的布局修改且数据量小,但必须建立flash符号。

布线完成后,在菜单栏中选择Shape可以进行各种形式的覆铜。在信号层进行正片覆铜,是为了将引脚分布很少的电源进行连接,或者对顶层和底层做敷地处理以满足屏蔽的要求。负片覆铜是在平面层,即对电源层和地层做覆铜处理,以减少光绘文件的数据量。

在覆铜完成后,还需要删除孤岛,在Allegro中,还可以根据需要编辑覆铜的边界,更改覆铜的大小,直至得到符合要求的覆铜。

3 设计文件的输出

在PCB设计完成以后,要生成各类输出文件,用于PCB的生产和加工。

Allegro的设计文件输出包括:光绘文件输出、钻孔文件输出及报告文件输出等。

菜单栏的Manufacture目录是用来生成PCB加工文件的。

3.1 光绘文件的输出

光绘文件又称Artwork,是PCB绘制完成后,提供给印制板加工厂的底片文件。Allegro PCB Design菜单栏Manufacture>Artwork选项用来设置输出光绘文件。一个PCB的光绘文件包括每个布线层的光绘,每个平面层的光绘,Top阻焊层的光绘,Bottom阻焊层的光绘,Top丝印层的光绘和Bottom丝印层的光绘。

Allegro的光绘文件扩展名为.art。

3.2 钻孔文件输出

Allegro PCB Design中钻孔文件由菜单栏Manufacture>NC选项来产生,其中NC Parameter进行钻孔参数设置,NC Drill用来生成钻孔文件,钻孔文件扩展名为.drl。钻孔文件,参数文件与光绘文件对于PCB的生产必不可少。

4 结束语

本文研究了利用Cadence Allegro SPB15.2进行PCB设计的一般过程。介绍了Allegro SPB15.2版本中的Capture CIS和PCB Editor互联平台,以及利用Capture CIS进行原理图设计的步骤,怎样从原理图输入到PCB Editor中,在PCB Editor中进行PCB的布局,布线和注意事项,以及PCB生产文件的输出方法。

参考文献

[1]易鸿.Allegro15.x学习与使用[M].北京:清华大学出版社,2005.

[2]Johnson H,Graham M.高速数字设计[M].沈立,朱来文,陈宏伟,等,译.北京:电子工业出版社,2005.

[3]周润景.Cadence PCB设计与制板[M].北京:电子工业出版社,2005.

[4]EDA先锋工作室人员.Cadence Concept HDL&Allegro原理图与PCB设计[M].北京:人民邮电出版社,2005.

对于PCB制版的设计经验总结 篇4

第二．这一步根据已经确定的电路板尺寸和各项机械定位，在PCB 设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。

第三．布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表（Design-> Create Netlist），之后在PCB图上导入网络表（Design->Load Nets）。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行：

①． 按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区（干扰源）；

②． 完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁；同时，调整各功能块间的相对位置使功能块间的连线最简洁；

③． 对于质量大的元器件应考虑安装位置和安装强度；发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施；

④． I/O驱动器件尽量靠近印刷板的边、靠近引出接插件；

⑤． 时钟产生器（如：晶振或钟振）要尽量靠近用到该时钟的器件；

⑥． 在每个集成电路的电源输入脚和地之间，需加一个去耦电容（一般采用高频性能好的独石电容）；电路板空间较密时，也可在几个集成电路周围加一个钽电容。

⑦． 继电器线圈处要加放电二极管（1N4148即可）；

⑧． 布局要求要均衡，疏密有序，不能头重脚轻或一头沉

——需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小（所占面积和高度）、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致”。这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。

第四．布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：

①．一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路, 即构成一个地网来使用（模拟电路的地则不能这样使用）

②． 预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。

③． 振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；

④． 尽可能采用45º的折线布线，不可使用90º折线，以减小高频信号的辐射；（要求高的线还要用双弧线）

⑤． 任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；

⑥． 关键的线尽量短而粗，并在两边加上保护地。

⑦． 通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。

⑧． 关键信号应预留测试点，以方便生产和维修检测用

⑨．原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。

第五．“没有最好的，只有更好的”！不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了（Place->polygon Plane）。铺铜一般铺地线（注意模拟地和数字地的分离），多层板时还可能需要铺电源。时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。

第六．首先，在确定电路原理图设计无误的前提下，将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查（NETCHECK），并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性； 网络检查正确通过后，对PCB设计进行DRC检查，并根据输出文件结果及时对设计进行修正，以保证PCB布线的电气性能。最后需进一步对PCB的机械安装结构进行检查和确认。

第七．在此之前，最好还要有一个审核的过程。

PCB天线的分析及应用设计 篇5

半波振子天线(Half-Wave Dipole)是很多天线的基础,但是半波振子过于庞大,而且需要差分馈入,实际应用起来不是很方便,通常在PCB天线的设计中一般采用四分之一波长单极天线(Quarter-Wave Monopole,单端馈入),例如鞭状天线(Whip)、残桩天线(Stub)、螺旋天线(Helical)等都是四分之一波长单极天线的变形。由于单极型天线是电子天线,对其反应近区场内的介电常数变化比较敏感,因此需要计算出在相应的介质中PCB天线的长度,以实现接收信号的最大效率。本文将详细讨论常用的几种PCB天线的特点,并结合实际产品需求,比较了几种天线设计的方案。

2. 常用PCB天线的分析

根据信号频率f以及光速c可以计算出真空中的波长:

当电磁波在电介质中传播且相应介电常数为εr之时,其传播速为c:

对于PCB天线,必须考虑PCB板材的介电常数及部分周边空气。其有效介电常数εeff为:

其中h是PCB板材的厚度,w是PCB天线的线宽。则所需的半波振子的PCB长度计算公式如下:

四分之一波长单极天线的PCB长度计算公式如下:

若假定PCB板厚度h=1.6mm,PCB天线宽度w=1mm;当PCB材料为FR4时,介电常数εr=4.2。从而使得有效介电常数εeff=2.965。对于频率为433.92MHz的四分之一波长单极PCB天线,根据公式(1)和公式(5)可以计算出PCB天线长度为100.4mm,而半波振子的PCB天线,根据公式(1)和公式(4)可以计算出PCB天线长度为200.8mm。可以看出,对于目前结构愈来愈紧凑的PCB设计来说,四分之一波长单极天线优于半波振子天线。

倒L型及倒F型天线是由单极型天线派生出来的,有助于节省空间。如图1所示,倒L型天线中,由于天线的一部分和地平面平行,不像单极型天线垂直于地平面,使得辐射电阻有所降低,因此需要附加匹配电路(串联电感及并联电容以匹配至常用传输线50Ω的阻抗)。如图2所示,倒F型天线在倒L型天线的基础上添加了馈入支线,使得天线阻抗增大。如果该支线搭接至正确的位置,则无需额外的匹配电路。当然有时在设计中,还是保留了匹配电路,毕竟合适的搭接点不是那么容易找到,保留匹配电路可以进行调整。这两种电路的天线长度基本可以参照表1中四分之一波长单极天线长度。为了提高增益,可以加宽天线的走线宽度,选取高品质的电感,加长鞭状天线,但最重要的是使得天线远离其它走线。

螺旋天线(Helical)其实是单极型天线的变形,它减小了单极型天线尺寸要求,应用起来相对灵活,但是它的尺寸在便携式及手持设备中依然显得较大。

小型环状天线(Small Loop)和电子天线比较,它对其反应近区场内的介电常数变化并不敏感,最不容易失调,对于便携式及手持设备是个不错的解决方案,但其效率却要比电子天线低了许多,传送的距离也近很多。并且只有当环状天线的周长小于波长的十分之一时,小型环状天线才可以被认作是纯粹的磁天线。天线的环路越大,增益也越高,但同时也对周围环境的状况更为敏感。

3. 设计与讨论

为了设计一款设备发射频率为430MHz,尺寸非常紧凑(28.1mm X35.5mm),并且为圆弧形,可用厚度只有3.5mm,不能放置螺旋天线,四分之一波长单极PCB天线的长度要求(100mm左右)也远远不能满足,可选方案比较有限。以下对几种可能的设计进行详细的分析、设计与讨论。

(1)小型环状天线

小型环状天线的设计如图3所示,图中环形天线所包围部分都是元件及走线,为方便观察,特删除部分元件及地平面,以下均按此方法处理,不再重复描述。但实际测得的结果为发射功率:-13d Bm.空旷地直线距离为65米。而设备的测试要求必须满足:发射功率≥-9 d Bm,距离≥50 m。发射功率并不能满足测试要求。

(2)片状天线

虽然片状天线尺寸非常小,但是片状天线对人体、地平面的尺寸及板的介电常数、厚度都有很高要求,通常要求严格按照元件手册的推荐方法使用,如图4所示,才能取得好的效果。我们的线路板在地平面的尺寸上及放置片状天线区的无地区域都不能满足技术要求。实际测试的结果也不理想,发射功率只达到-19d Bm,发射距离为30米左右,远不能满足测试要求。

(3)PCB螺旋天线

与机械绕制的螺旋天线不同,PCB螺旋天线比较独特。PCB螺旋天线是用PCB走线模仿螺旋天线的绕线方式,使得既具有螺旋天线的功能又缩减螺旋天线所需的空间。PCB螺旋天线从本质上讲也属于电子天线,会受到介电常数等环境的影响,因此一般推荐按照标准的PCB螺旋天线进行走线。

标准的PCB螺旋天线(433M)大约需要35mm×8.4mm的PCB空间,如图5所示。该天线由正面和背面各16对平行线组成,线径为40mil,线间距为80mil,32个孔径为20mil焊盘大小为42mil的过孔将线路板的上下两排平行线连通,上下过孔的间距为160mil,下排过孔的中心到地平面的距离必须大于119mil。从馈入端引出的第一条线可以不和其它15条走线平行。整个走线看起来就像螺旋形,因此称为PCB螺旋天线。为了使PCB螺旋天线达到最好的效果,天线和射频电路之间尽量不要放置元件和打孔。

为使天线阻抗达到50Ω,需要在馈入端并联电感(L5)下地,并串联一个电容(C20)进射频电路。对于频率为433MHz的电路来说,理想的匹配值分别为C20=1.5p、L5=30n H,如图6所示。阻抗匹配后,阻抗可以达到46.3+j15.7。

由于产品的结构有限制,不可能完全按照标准进行设计,因此进行改良,在弧形部分模仿放置真正的螺旋天线的弯曲,也并没有走完16对平行线,而是大约走了11对平行线,具体的走线如图7所示。当然匹配电路的值也得进行调整,经计算后具体调整为:C20=1.5p、L5=27n H,如图8所示。

实际测得的结果为发射功率:-3d Bm.空旷地直线距离为75米。明显优于前两种方案,而且也满足测试要求。按照这种PCB天线模式生产,质量和效果都不错。

4. 结论

通过以上分析研究,可以得出以下结论:(1)从效率来说,半波振子天线或四分之一波长单极天线的效率最高,残桩天线和螺旋天线次之,小型环状天线的效率最低。(2)从对环境的敏感度来说,小型环状天线最不敏感,半波振子天线或四分之一波长单极天线次之,而残桩天线和螺旋天线最易受到环境的影响。(3)半波振子天线(对于差分馈入)或四分之一波长单极天线(对于单端馈入)对空间要求大,效率也最高,如果空间条件满足的话,首选这两种天线。(4)在使用片状天线时,需要尽可能使接地平面的尺寸及形状均与制造商的评估板一致,方可达到制造商所标明的规格。在其它情况下,用户需要在实际应用条件下测定预先生产的天线的阻抗,并匹配至所需的特征阻抗。(5)小型环状天线对其反应近区场内的介电常数变化并不敏感。因而小型环状天线是不错的便携式及手持设备解决方案,但其效率却要比电子天线低了许多。较大的环路具有较高的增益,但同时也对周围环境的状况更为敏感。(6)螺旋天线(机械)在实际应用中非常普遍,由于它的尺寸和结构占明显优势,广被人们使用。(7)PCB螺旋天线,具有螺旋天线(机械)类似功效,而且比螺旋天线更省空间和成本,在结构超紧凑的PCB设计中,使用PCB螺旋天线明显优于小型环状天线。PCB螺旋天线在尺寸、距离、成本上占有很大优势,用好PCB螺旋天线对设计者和生产者来说都是非常棒的选择。所有的PCB设计,都有这样那样的问题存在,关键的是在实际应用中一定要测量天线阻抗,并匹配至所需的特征阻抗(50Ω),才能满足小尺寸又能大功率的最终目的。

参考文献

[1]ISM频带及小范围设备天线基础,Matthew Loy,Iboun Sylla,德州仪器.

[2]Kent Smith.ANTENNAS FOR LOW POWER APPLICA-TIONS.

[3]Carlos Ribeiro.Small PCB Antennas for Micrel RF Products.

[4]蔡云龙,冯正和.双F结构的超宽带印刷椭圆槽限波天线[J].清华大学学报(自然科学版),2009,49(47).

[5]刘舒褀,牟志刚.RFID系统中的PCB环形天线设计[J].单片机与嵌入式系统设计,2007,(1).

[6]李思军.宽带小型化印制板螺旋天线的研究[D].硕士学位论文,西安电子科技大学,2007.

[7]姜兴,李思敏,苏光杰,等.单板PCB宽带振子天线的研究[J].桂林电子工业学院学报,2004,24(5).

[8]刘庭华.高性能印刷天线单元的研究[D].博士学位论文,东南大学,2003.

抗静电干扰的PCB设计 篇6

1 静电放电 (ESD) 的工作原理

一般造成ESD的因素有很多种, 比如塑料等化纤材料构成的元器件外壳、底板、机壳都很容易成为静电电荷聚集的容器, 目前电子产品中存在大量的这样类似的化纤材料, 从而也为静电聚集提供了大量的场所。而静电的聚集最终会通过传导和辐射的方式对电子元器件、PCB进行干扰, 并最终影响到电子产品的正常工作。为什么静电放电会造成干扰呢?因为ESD的特点是高电位、大电流和极短时间, ESD会产生强烈的电磁辐射从而形成电磁脉冲 (EMP) , 静电瞬间电压可高达几千伏甚至上万伏, 由于放电时间极短从而产生很强的电流, 造成系统的复位、死机、程序跑飞, 甚至导致元器件的损伤。目前国际上对ESD定义了4种模型:人体ESD模型 (HBM) 、机器模型 (MM) 、器件充电模型 (CDM) 和电场感应模型 (FIN) , 其中人体ESD对电子产品造成的危害比例最大。为了防止ESD的干扰和损毁, 一般情况下通过选择抗ESD能力强的元器件、优化PCB版图设计以及机械屏蔽结构设计等多种方面来综合提高电子产品的抗ESD能力。其中, PCB版图设计优化是提高抗ESD最有效的因素, 合理优化的PCB设计可以提供良好的ESD泄放途径, 从而极大地提高电子产品抗ESD的能力, 同时也大量节约生产成本和检测时间。

2 ESD对元器件的影响

很多人对ESD造成元器件的危害往往存在认识上的缺失, 经常把因ESD造成的电子产品性能下降或故障误认为是元器件的老化失效。首先, 2KV以下的ESD人们基本感觉不到, 但却能使一些元器件造成损伤, 比如MOS器件击穿电压一般也就在300V左右, 这样的损伤人们基本看不到。再有因为静电的损伤与其它瞬变的过电压、过电流造成的器件损伤有时也是难以区分开来的。比如, 在某次电视机组装实训时, 就发现大量的CD5151CP芯片损坏, 开始怀疑是元器件本身质量问题, 但通过分析找到原因。本次实训时间安排在冬季, 冬季气候干燥, 本身就极易产生静电, 而安装人员也未采取防静电措施 (主要是受实训场所条件所限) , 安装人员在安装芯片时直接用手接触芯片, 同时在焊接时也未采取防ESD措施, 再有就是该电视机PCB设计上并没有采用ESD泄放途径的设计, 导致大量的ESD通过芯片本身, 从而造成芯片内部损伤。

造成元器件损伤的E S D, 主要是相关的电压瞬变引起闩锁 (Latch-up) , 在闩锁的情况下, 元器件在电源与地之间易形成短路, 造成大电流、EOS、器件的损坏, 尤其是CMOS器件因闩锁效应特别容易损坏。另外, 电子产品中常见的ESD故障还有各种类型的接口器件, 比如, 单片机系统中常用的RS-232驱动器和接收器的失效等。

3 抗ESD的PCB设计

一般而言, 抗ESD的PCB设计主要从布局和布线入手, 采取隔离和保护电路的设计手段以达到电磁兼容标准对抗ESD的要求。

首先是布局的考虑, 通常情况下考虑的规则有:敏感的模拟电路尽可能远离高速数字电路和RF电路;高功率的区域最好单独一块, 并有大面积的覆铜接地隔离;高频的输出尽量远离高频的输入;电感不要并排在一起布局, 最好成直角布局;各种振荡电路要与相应的元器件尽可能靠近布局, 目的是减少走线的长度;芯片的电源必须有去耦布局。

其次是布线上的考虑, 布线上抗ESD的措施有很多, 最有效的方法是缩短布线距离, 减少线路的环路面积等。缩短布线距离最好的方法是采用多层板设计, 相对于双层板而言, 在多层板设计中可以将地平面和电源平面以及排列紧密的信号层以最近的距离布置, 有效地减少共模阻抗和感性耦合, 效果可以达到双面板的1/10到1/100。对于顶层和底层都有元器件, 具有很短连接线以及许多填充地的高密度PCB, 还可以考虑采用内电层, 确保每一个电路尽可能的紧凑布局以达到最短布线。若是只能考虑双面板, 那么电源与接地面就必须采用网格结构, 网格结构尺寸最好小于13mm, 并采用多点接地的方式使电路尽可能的紧凑。

再有减少环路面积也是提高PCB抗ESD干扰的有效途径, 如图1、图2就是常见的两种布局布线方式, 通过缩短平行通路尽可能减少环路面积以获得更好的抗ESD效果, 是PCB设计师在优化设计时必须考虑的主要因素。

还可以采用保护电路来提高PCB抗ESD干扰的能力, 通常情况下是采用ESD瞬变抑制技术, 比如采用磁珠、电容将ESD瞬变能量分流入地, 如图3。或是采用TVS二极管来解决来自电源端口的ESD干扰, 如图4。

4 结语

在PCB设计过程中始终围绕着抗ESD干扰的优化设计, 通过优化设计可以将电子产品中的ESD有效泄放, 从而提高电子产品的可靠性和稳定性。当然还可以通过选用抗ESD高的元器件或是增加外部部件 (比如屏蔽罩) 来提高抗ESD效果, 但这样必然会带来产品成本的提升以及工艺加工程序上的复杂度。

参考文献

[1]顾海州.PCB电磁兼容技术-设计实践.机械工业出版社, 2004.

[2]王守三.电磁兼容的实用技术.机械工业出版社, 2007.

[3]沃尔德曼.ESD电路与器件.电子工业出版社, 2008.

[4]陆坚.IC静电放电的测试[J].电子与封装, 2004.

PCB的设计流程 篇7

Mentor Graphics公司的PADS 2007是一套成熟的完整的电子产品设计解决方案。PADS 2007中囊括了原理图设计、PCB设计、原理图创建的设计数据管理环境、FPGA/PCB集成设计环境、工程化的高速PCB信号完整性与电磁兼容性仿真工具，如图一所示。

对于工业级PCB设计来说，以上所囊括的5个部分都是必不可少的应用方向，并且遵循如图二所示的设计流程。以下将使用教学过程中最常使用的Logic和Layout模块，选取一个双面板的PCB设计实例进行说明。

1 原理图设计

图三所示为在Logic中设计的电路原理图，该原理图采用的是常规的单页设计，为保证原理图页面整齐、简洁，图中使用了大量的off-page符号和总线连接方式。完成原理图的设计后，通过Logic与Layout之间的接口连接方便地将原理图网表传送至Layout进行PCB设计阶段的布局、布线操作。

2 PCB布局、布线、灌铜操作

PCB布局操作是决定PCB设计成功与否的基础，良好的布局结构能够有效地缩短走线长度，增强抗干扰的能力，节省PCB制造成本。如图四所示为Layout中完成的PCB布局效果。

布局之后进行的是布线操作，Layout提供多种灵活使用的布线器工具。这些布线器工具包括：基本布线器、动态布线器、总线布线器、草图布线器。图示效果是动态布线器、总线布线器和基本布线器搭配使用的效果。灵活挑选布线器，可实现对某一部分导线的精确布线。图五为PCB布线效果，图六为PCB执行灌铜操作后的效果。

3 设计验证、输出光绘

执行灌铜操作后，不代表PCB设计工作的结束。使用PADS设计PCB时，很重要的一个步骤是执行设计验证，即检查是否存在违反了事先定义好的设计规则的情况。若检查出来了若干错误，必需逐条对照查找出错的原因，逐条改正，否则工厂制造出来的PCB也存在若干问题,使得PCB报废。

完成以上一切操作后，需进行最后一道工序，输出制造PCB所需的光绘文件。对于双面板来说，顶层与底层相关的丝印层、布线层、钻孔绘图层、钻孔符号、阻焊层都需输出。若设计中使用了SMT元件，则还需输出顶层和底层的锡膏层光绘文件。图七所示为PCB制造工厂使用提供的光绘文件生产出来的PCB实物。

4 结束语

PCB设计的干扰与抑制研究 篇8

印制电路板的设计质量不仅直接影响到电子产品的可靠性,还关系到产品的稳定性,甚至是设计成败的关键。因此,在设计印制电路板图时,除了要为电路中的元器件提供正确无误的电气连接外,还应充分考虑印制电路板的抗干扰性。印制电路板由于各种干扰因素的存在,PCB板上的干扰是不可避免的,我们为了抑制PCB的干扰,进行了下面的研究。

1 形成PCB干扰的因素

形成PCB干扰的因素很多,基本要素有以下方面:

1)干扰源的存在,干扰源是指产生干扰的元件、设备或信号,如:雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。由于干扰源的存在,使PCB设计的干扰抑制成为一个长期的研究任务。

2)干扰传播路径,指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。由于传导和辐射的存在,我们在后面内容中将会分析通过屏蔽、接地等措施来抑制。

3)PCB上存在一些敏感器件,PCB由于电路设计的需要,在PCB上会存在一些易受干扰的器件,这些器件容易产生PCB的干扰,如:数字-模拟-数字变换器,单片机集成电路,数字IC,弱信号放大器等。

2 PCB干扰的种类

PCB设计中的干扰在以前的研究中人们曾经提到过地线干扰、电磁干扰,没有对PCB的干扰进行分类综述。我们根据研究和总结,将PCB设计中的干扰作以下分类:一类是布线类干扰,一类是布局干扰,一类是传导与辐射干扰。布线干扰主要是PCB的信号线、地线、电源线的线宽、线距设置不当、PCB布线方式不良好等形成的干扰。布局干扰主要是指PCB板有很多元件,由于元件位置放置不当形成的干扰。传导干扰是指通过导线传播到敏感器件的干扰。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。以上是PCB干扰的大体类别,我们在下面将对各种干扰进行分析,并介绍抑制方法。

3 PCB干扰的分析与抑制

3.1 布线类干扰及抑制

电源干扰是一种主要干扰,它主要是指电源的滤波不良和布线没有做好形成的干扰。比如:电源的滤波电容容量不当,滤波方式不对,电源线在布线时线宽,与信号线的间距不对这都会形成电源干扰。因此我们首先应该解决电源干扰。如果电源做得好,整个电路的抗干扰就解决了一大半。许多电路器件对电源噪声很敏感,要给电源加滤波电路或稳压器,以减小电源噪声对电路器件的干扰。比如,可以利用磁珠和电容组成π形滤波电路,当然条件要求不高时也可用100Ω电阻代替磁珠。同时对于电源线布置要注意以下两点:1)根据电流大小,尽量调宽电源线的布线宽度。2)电源线走向应与图纸的信号传递方向一致。

地线干扰也是一种主要干扰。地线造成干扰的主要原因是地线存在阻抗,当电流流过地线时,会在地线上产生电压,这就是地线噪声。在这个电压的驱动下,会产生地线环路电流,形成地环路干扰。当两个电路共用一段地线时,会形成公共阻抗耦合。解决地环路干扰的方法有切断地环路,增加地环路的阻抗,使用平衡电路等。解决公共阻抗耦合的方法是减小公共地线部分的阻抗,或采用并联单点接地,彻底消除公共阻抗。在PCB板上对地线布线时我们通过以下几点进行干扰抑制:1)数字地与模拟地分开。2)接地线应尽量加粗,至少能通过3倍于印制板上的允许电流,一般应达2~3mm。3)接地线应尽量不构成循环回路,这样可以减少地线电位差。4)同一级电路的接地点应尽量靠近,并且本级电路的电源滤波电容也应接在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远,否则因两个接地点间的铜箔太长会引起干扰与自激,采用这样“一点接地法”的电路,工作较稳定,不易自激。5)总地线必须严格按高频-中频-低频一级级地按弱电到强电的顺序排列原则,切不可随便翻来复去乱接,级与级间宁可接线长点,也要遵守这一规定。

在布线方式上要注意以下几点:1)印刷电路中不允许有交叉电路,对于可能交叉的线条,可以用“钻”、“绕”两种办法解决。即让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去,或从可能交叉的某条引线的一端“绕”过去,在特殊情况下如果电路很复杂,为简化设计也允许用导线跨接,解决交叉电路问题。2)强电流引线(公共地线,功放电源引线等)应尽可能宽些,以降低布线电阻及其电压降,可减小寄生耦合而产生的自激。3)阻抗高的走线尽量短,阻抗低的走线可长一些,否则会引起电路不稳定。4)功率线、交流线尽量布置在和信号线不同的板上,否则应和信号线分开走线。

3.2 布局类干扰及抑制

布局类干扰前面说过是由于元件位置排列引起的干扰。PCB布局干扰只要我们注意PCB的布局原则,按照一定的方法来进行布局对于这类干扰是可以进行有效抑制的。

1)按照电源类型进行布局。这个是PCB布局中最重要的一点,电源类型包括不同的电源电压值,数字电路和模拟电路。按照不同电压,不同电路类型,将他们分开布局,这样有利于最后地的分割,数字地紧贴在数字电路下方,模拟地紧贴在模拟电路下方。这样有利于信号的回流和两种地平面之间的稳定。2)按照器件的功能和类型来进行布局。对于功能相同或者相近的器件,放置在一个区域里面有利于减小他们之间的布线长度。而且还能防止不同功能的器件在一个小区域内形成干扰。3)共地点和转换器的放置。由于电路中很可能存在跨地信号,如果不采取什么措施,就很可能导致信号无法回流,产生大量的共模和差模EMI。所以,布局的时候尽量要减少这种情况的发生,而对于非走不可的,可以考虑给模拟地和数字地选择一个共地点,提供跨地信号的回流路径。电路中有时还存在A/D或D/A器件,这些转换器件同时由模拟和数字电源供电,因此要将转换器放置在模拟电源和数字电源之间。4)容易形成干扰源的器件如:时钟发生器、晶振和CPU的时钟输入端应尽量靠近且远离其它低频器件。5)小电流电路和大电流电路尽量远离逻辑电路。6)印制板安装在机箱时,应保证发热量大的器件处在通风孔的地方。

3.3 电磁干扰及抑制

电磁干扰即EMI(Electromagnetic Interference),指系统通过传导或者辐射,发射电磁波并影响其他系统或本系统内其他子系统的正常工作。因为所有的电子产品都会不可避免地产生一定的电磁干扰,为了量度设备系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰的能力,人们提出了电磁兼容这个概念。美国联邦通讯委员会在1990年和欧盟在1992都提出了对商业数码产品的有关规章,这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。

对于电磁兼容性,必须满足三个要素:

1)电磁兼容需要存在某一个特定的空间。比如,大的,一个房间甚至宇宙;小的,可以是一块集成电路板。

2)电磁兼容必须同时存在干扰的发射体和感受体。

3)必须存在一定的媒体(耦合途径)将发射体与感受体结合到一起。这个媒体可以是空间,也可以是公共电网或者公共阻抗。

对于EMI,可以按照电磁干扰的途径分为辐射干扰、传导干扰和感应耦合干扰三种形式。辐射干扰就是指如果干扰源不是处在一个全封闭的金属外壳内,它就可以通过空间向外辐射电磁波,其辐射场强取决于装置的干扰电流强度、装置的等效阻抗,以及干扰源的发射频率。如果干扰源的金属外壳带有缝隙与孔洞,则辐射的强度与干扰信号的波长有关。当如果孔洞的大小和波长可以比拟时,则可形成干扰子辐射源向四周辐射,辐射场中金属物还可以形成二次辐射;传导干扰,顾名思义,干扰源主要是利用与其相连的导线向外部发射,也可以通过公共阻抗耦合,或接地回路耦合,将干扰带入其他电路,传导干扰是电磁干扰的一种重要形式;感应耦合干扰的途径是介于辐射途径与传导途径之间的第三条途径,当干扰源的频率较低时,干扰电源的辐射能力有限。同时干扰又不直接与其他导体连接,此时电磁干扰能量则通过与其相邻的导体产生感应耦合,将电磁能转移到其他导体上去,在邻近导体内感应出干扰电流或者电压。感应耦合可以通过导体间的电容耦合的形式出现,也可以由电感耦合的形式或电容、电感混合出现。

造成设备性能降低或失效的电磁干扰必须同时具备三个要素,首先是有一个电磁场所,其次是有干扰源和被干扰源,最后就是具备一条电磁干扰的耦合通路,以便把能量从干扰源传递到受干扰源。因此,为解决设备的电磁兼容性,必须围绕这三点来分析。一般情况下,对于EMI的抑制,我们主要采用三种措施:屏蔽、滤波、接地。这三种方法虽然有着独立的作用,但是相互之间是有关联的,良好的接地可以降低设备对屏蔽和滤波的要求,而良好的屏蔽也可以使滤波器的要求低一些。下面,我们分别介绍屏蔽、滤波和接地。

3.3.1 屏蔽

屏蔽能够有效的抑制通过空间传播的电磁干扰。比如:手机在拨打电话时,如果靠近某个音响设备,我们可以明显地听到“喀、喀声”,我们打开手机的PCB看发现里面的很多干扰源器件都是金属屏蔽了的。采用屏蔽的目的有两个,一个是限制内部的辐射电磁能量外泄出控制区域,另一个就是防止外来的辐射电磁能量入内部控制区。按照屏蔽的机理,我们可以将屏蔽分为电场屏蔽、磁场屏蔽、和电磁场屏蔽。使用电场屏蔽要注意:屏蔽金属板放置靠近受保护设备比较好,这样将减小电场感应电压。2)屏蔽板的形状对屏蔽效能的高低有明显的影响,例如,全封装的金属盒可以有最好的电场屏蔽效果,而开孔或带缝隙的屏蔽罩可以有最好的电场屏蔽效果,而且开孔或者带缝隙的屏蔽罩,其屏蔽效能会受到不同程度的影响。3)屏蔽板的材料以良性导体为佳,对厚度并无特殊要求。

磁场屏蔽通常是对直流或很低频场的屏蔽,其效果和电场屏蔽和电磁场屏蔽相比要差很多,磁场屏蔽的主要手段就是依赖高导磁材料具有的低磁阻,对磁通起分路的作用,使得屏蔽体内部的磁场大大减弱。对于磁场屏蔽需要注意:1)减小屏蔽体的磁阻(通过选用高导磁率材料和增加屏蔽体的厚度)。2)被屏蔽设备和屏蔽体间保持一定距离,减少通过屏蔽设备的磁通。3)对于不可避免使用缝隙或者接风口的,尽量使缝隙或者接风口呈条形,并且顺沿着电磁线的方向,减少磁通。4)对于强电场的屏蔽,可采用双层磁屏蔽体的结构。对要屏蔽外部强磁场的,则屏蔽体外层要选用不易磁饱和的材料,如硅钢等;而内部可选用容易到达饱和的高导磁材料。因为第一次屏蔽削弱部分,第二次削弱大部分,如果都使用高导磁,会造成进入一层屏蔽的在一层和二层间造成反射。如果要屏蔽内部的磁场,则相反。而屏蔽体一般通过非磁性材料接地。

电磁场屏蔽是利用屏蔽体阻隔电磁场在空间传播的一种措施。

3.3.2 滤波

滤波通常采用三种器件来实现:去耦电容、EMI滤波器和磁性元件。

当电路在很快的器件高低电平变换的时候,就会产生一系列的正弦谐波分量,这些正弦谐波分量就是我们所说的EMI成分,这些高频谐波会通过和其他设备之间的耦合通道对其他设备造成电磁干扰。合理使用去耦电容就能起到很好的抑制电磁干扰的效果。

我们在滤除较为低频的噪声的时候,就应当选择电容值比较高的电容,想滤去频率较高的噪声,比如我们前面所说的EMI,则应该选择数值比较小的电容。所以,在实际中我们通常放置一个1uf到10uf左右的去耦电容在每个电源输出管脚处,来抑制低频成分,而选取O.01uf到O.1uf左右的去耦电容来滤除高频部分。为了获得最佳的EMI抑制效果,我们最好能在每组电源和地的引脚都能安装一个电容,但是如果电源在流出引脚前在Ic内部已经放置去耦电容,那么在引脚处就不必在和每个地之间连接一个电容了。

EMI滤波一般是用在对电源线的滤波,它是用来隔离电路板或者系统内外的电源,它的作用是双向的,即可以作为输出滤波,也可以作为输入滤波。对于不同滤波器的选择,我们通常是通过滤波器接入端的阻抗大小来决定。如果电源线两端都为高阻,那么易选用穿心电容和Ⅱ型滤波器,但是Ⅱ型滤波器的衰减速度比穿心电容大;如果两端阻抗相差比较大,适宜选择L型滤波器,其中电感接入低阻如果两端都为低阻抗,那么就选用T型滤波器。

磁性元件是由铁磁材料构成的,用来抑制EMI最常见的磁性元件有磁珠,磁环,扁平磁夹子。由于磁性元件并不增加线路中的直流阻抗,这使得它非常适合用在电源线上做EMI抑制器件。

3.3.3 接地

在实际电路中,信号的基本接地方式有三种,浮地、单点接地和多点接地。良好的接地能够减缓电压瞬变,保证良好的信号回流路径,它是抑制EMI的一种重要手段。特别是将屏蔽和接地配合使用,这样对于高频下的电磁兼容性问题,往往能取到事半功倍的效果。

在实际设计PCB时,我们可以采用以下措施来抑制EMI:1)保证所有的信号尤其是高频信号,尽可能靠近地平面(或其他参考平面)。2)一般超过25MHz的PCB板设计时要考虑使用两层(或更多的)地层。3)在电源层和地层设计时满足20H原则。如下图所示。

由于RF电流在电源层和地层的边缘也容易发射电磁波,解决这个问题的最好方法就是采用20-H规则,即地平面的边缘比电源平面大20H(H是电源到地平面的距离)。若是设计中电源的管脚在PCB的边缘,则可以部分延展电源层以包住该管脚。

4)将时钟信号尽量走在两层参考平面之间的信号层。5)保证地平面(电源平面)上不要有人为产生的隔断回流的断槽。6)在高频器件周围,多放置些旁路电容。7)信号走线时尽量不要换层,即使换层,也要保证其回路的参考平面一样。8)在信号换层的过孔附近放置一定的连接地平面层的过孔或旁路电容。9)当走线长度(单位英寸)数值上等于器件的上升时间(单位纳秒),就要考虑添加串联电阻。10)保证时钟信号或其他高速电路远离输入输出信号的走线区域。11)尽量减少印制导线的不连续性,例如导线宽度不要突变,导线的拐角应大于90度约为135度,信号走线不能呈环状等。12)在一些重要的信号线周围可以加上保护的地线,以起到隔离和屏蔽的作用。13)对于跨地信号,要想办法保证它最小回流面积。

以上我们对PCB设计的干扰与抑制进行了分析,解决电磁兼容干扰的抑制我们还应该使用一定的仪器对干扰源进行定位,如使用频谱分析仪测量干扰源的频率和带宽来定位,这些内容我们将在今后的研究中进行探索。

摘要：通过分析PCB的干扰形成原因及干扰种类,提出了抑制PCB干扰的方法——通过PCB的良好布线、良好布局、屏蔽、滤波、接地来解决PCB的干扰问题,为PCB设计提供了良好的解决办法。

关键词：印制电路板,干扰,抑制,电磁干扰,电磁兼容性

参考文献

[1]王艳,王芳.PCB设计中的抗干扰性研究[J].科技信息,2008,14.

PCB的设计流程 篇9

关键词：Proteus软件,原理图仿真,PCB设计

传统的电子设计的流程是确定题目后, 查找资料, 确定方案, 设计电路图, 购买元器件, 制板, 调试, 最后进行测试。如果达不到设计要求, 这个过程就要反复进行。如果更换设计方案, 就必须重新购买元器件并重新制板, 这样不仅费时、费力、而且费用也高。

为了解决上述方法中存在的问题, 可以用EDA技术, 在原理图设计阶段就可以对设计进行评估, 验证所设计电路是否达到设计要求的技术指标, 还可以通过改变元器件参数使整个电路性能达到最优化。这样就无须多次购买元器件及制板, 节省了设计时间与经费, 提高了设计效率与质量。

计算机仿真技术还可以为学生提供虚拟安全的仿真情境, 同时也提高了学生的学习兴趣。

目前, 仿真软件工具种类繁多, 在进行电路仿真和PCB设计时, 挑选合适的仿真软件是十分重要的。在众多的仿真软件中, 我们选择了Proteus软件, 此软件建立了完备的电子设计开发环境, Proteus软件是来自英国Labcenter公司的EDA工具软件, 已有十多年的历史, 在全球广泛使用, Proteus软件主要由ISIS和ARES两部分组成, ISIS的主要功能是完成原理图设计以及电路原理的交互式仿真, ARES主要用于印制电路板的设计。

通过设计大量仿真图与PCB图和对Proteus软件的研究, 我积累了用Proteus软件设计电路的一些经验, 下面我就Proteus软件在I-SIS界面进行电路设计与仿真、在ARES界面进行PCB设计、以及存储自制元件封装与仿真图等方面谈谈Proteus软件的应用及关健技术。

1 应用PROTEUSE软件—ISIS进行电路设计与仿真

1.1 原理图设计与绘制

1.1.1 设置编辑环境

可设置图形风格, 包括:

1) 线宽;

2) 填充类型;

3) 字符;

4) 颜色等。

1.1.2 选取/放置器件

在该软件环境下, 执行各种电子电路设计, 最重要的就是查找元器件, 该软件含有丰富的元件库, 在双击ISIS图标后, 点击工具栏中的字母P, 就可以出现元件查找界面环境。

此时, 通过输入关键字的方式就可以查找各类元器件了。比如, 通过cap查找电容, 通过res查找电阻等等。对于所查找的元器件的参数, 可以通过属性进行修改, 特别注意的是如果已查找到一个电阻R1为200K, 那么这个电阻只要更改一下参数, 就可以反复使用了, 整张图中的所有电阻都可以用这个电阻通过改变元件参数来代替, 这无疑为绘图者节约了大量时间。

1.1.3 原理图连线

点击元件引脚或者先前连好的线, 就能实现连线, 也可使用自动连线工具连线。

建立网络表:网络表是电路板与电路原理图之间的纽带。建立的网表用于PCB制板。

1.1.4 原理图的设计与绘制

如下图1所示就是ISIS智能原理图输入流程。

1.1.5 应用proteus软件设计机器猫电路

改装后的机器猫增加了功能, 提高了趣味性。改装后的机器猫电路包括声控部分、光控部分、磁控部分、放大器部分、定时器部分、电机驱动器部分等, 机器猫外壳 (包括电机、4.5V电源、音乐芯片等) 。

下面以机器猫设计电路为例说明应用proteus软件如何进行电路设计与仿真, 如图2所示:

1) 设计要求。机器猫原电路不包括三种控制, 改装后能实现声控、光控、磁控三种控制。它利用555构成的单稳态触发器, 在三种不同的控制方式下, 均给以低电平触发, 促使电机转动, 从而达到机器猫停走的目的。即:拍手即走, 光照即走、磁铁靠近即走, 但都只是持续一段时间 (暂态时间) 后就会停下, 再满足其中一个条件后继续行走。

2) 机器猫电路组成与方案设计。

声控电路部分的设计:声控器件是麦克风 (K1) , 是把外界声场中的声信号转换成电信号的传感器, 以三极管Q1和Q2为核心组成放大电路, 当麦克风收到声音信号后麦克风电阻变小, 电阻变小后会有如下变化:VB1↓→VC1↑→VB2↑→VC2↓→VI↓→VO↑;光控电路的设计:光控器件使用光敏三极管 (和K3连接) , 光敏三极管有放大作用, 当遇到光照时, C、E两极导通, 导通后会有如下变化:VI↓→VO↑;磁控电路的设计:磁控元件是干簧管 (K2) , 干簧管属于常开型, 如磁力足够干簧管内部接通, 即电路闭合, 导通后会有如下变化:VI↓→VO↑。555定时器部分的设计:触发信号到来时刻, 定时开始, 输出信号翻转为高电平, 电容充电, 当电容电压升至 (2/3) VCC时, 输出信号回到低电平, 定时结束, 电容放电为下次充电作准备, 如图4所示:

电机驱动器部分的设计:当V1变小即555定时器的2脚触发端低电平触发, 经555定时器定时放大反相后输出端3脚VO变大, 三极管Q4导通后Q5导通, 电动机运转。设计完毕进行仿真, 仿真过程:分别用开关K1、K2、光耦合器模拟仿真声控、磁控和光控;用灯泡代替电动机。每当按下其中一个开关时, 灯泡即发亮, 一段时间后自动熄灭, 相当于机器猫“走———停”过程。可通过调整C5、R6各自数值的大小改变电动机工作时间的长短。

3) 利用仿真图维修机器猫电路。proteus软件的仿真运行、停止等控件的设计非常友好, 位置在界面的左下方, 形状与许多电器设备上的按钮非常相似。通过电路绘制与仿真, 我发现使用“把仿真图分解的”的方法, 可以把电路原理分析的更加清楚, 更容易判断出电路故障点。比如:先删除下面的磁控和光控电路, 进行电路仿真也能实现声控, 然后再删除555定时器前的声控电路, 也能实现光控、和磁控, 通过删除部分仿真图, 逐一实现仿真, 最后发现如果能实现声控而不能实现光控, 故障主要在光敏三极管的极性接反或管子损坏, 如果能实现光控、磁控, 而不能实现声控, 电路的主要故障点在555定时器前的麦克风或放大电路部分, 如果每个功能都不能实现, 则把Q5三极管CE极加根短线使极间短路让灯亮 (电动机转) , 依据此方法向前逐级查找故障点。这样在电子产品组装调试过程中出现故障, 就会有目的的分析故障原因, 这种方法, 对于维修复杂的电子产品无疑是个好帮手。

1.2 原理图仿真

电路的分析与测试技术是电子技术中的重要内容。现代电子技术中, 随着设计与制造自动化程度的提高, 电路产品的自动测试、诊断和性能评价显得越发重要, 将成为电子工程师们的重要技能。我们在电子实训教学中更要偏重电路中的测试、诊断和分析技能训练。PROTEUS VSM有两类不同的仿真方式:交互式仿真和基于图表的仿真。交互式仿真就是实时直观地反映电路设计的仿真结果。基于图表的仿真 (ASF) 就是用来精确分析电路的各种性能, 如频率特性、噪声特性等。PROTEUS VSM中的整个电路分析是在ISIS原理图设计模块下延续下来的, 它提供了大量的虚拟仪器曲线图表、激励源和探针等仿真工具。使用proteus进行电路仿真, 能够直观方便的看到电路的运行状态, 各点的电压波形, 有助于增强对各类基本电路的理解, 为设计复杂电路打好基础。

2 应用PROTEUS软件--ARES进行PCB设计与制作

2.1 PCB的设计

印制电路板, 又称印刷电路板、简称印制板, 英文简称PCB (printed circuit board) , 印制电路板 (PCB) 是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展, PCB的密度越来越高。PCB设计的好坏对抗干扰能力影响很大。实践证明, 即使电路原理图设计正确, 印制电路板设计不当, 也会对电子产品的可靠性产生不利影响。

2.1.1 元件替除

设计印制板之前电路图需做些修改, 将不在印制板上的元件替除。因为不在印制板上的元件要和印制板连接需要接线端子, 例如机器猫电路的电池的正负极用接线端子J代替, 麦克风用J1代替, 光敏三极管用J2代替, 电动机用J3代替。这样在印制板上就留下了这几个元器件的接线端子。而这几个元件却不在印制板上。

2.1.2 原理图导入

在ISIS界面按快捷按钮ARES, 可以方便地转到ARES进行PCB设计。在这里特别提醒的是如果你的仿真图不能导入ARES制板界面, 那么你检查一下你的文件名, 如果是中文名就不能成功导入, 必须改成英文名。

2.1.3 板边层设计

进入ARES制板软件后, 要进行板边层设计, 板边的长宽就是实际电路板的长宽。点左面方框———选板边层———o键 (设中心) ———拉出一个黄色框87mm×57mm。因为87mm×57mm是机器猫印制板的实际尺寸, 使印制板正好能放在猫的背部。

2.1.4 自动布局与自动布线

只要按工具栏中的相应按钮就能立即实现, 速度快并且连线位置准确。可以布成单面板, 也可以布成双面板。如果布成单面板, 要进行特殊设计。单面板自动布线:工具———设计规则管理器———电源信号———其它信号都设置成蓝色, 然后改变线宽:点E更新默认值为28th, 所有导线宽度都变为28th。最后根据情况可以改变单根导线, 只要改变导线风格即可。

2.1.5 手动布局与手动布线

1) 手动布局。选择元件模式, 对象选择器中会显示所有器件, 在放置器件后, 他们从对象选择器中消失, 这便明白地指示还有多少器件没有布完。2) 手动布线。a.布线是从左键单击“导线模式”按钮开始的。这时, 对象选择器将列出“走线风格”列表, 可以选中默认的走线风格。例如:我们现在要使用20th的导线, 所以我们选择T20的导线风格。在焊盘上单击左键开始布线, 在布线路径的拐点单击放置拐点, 直到终点焊盘, 最后在终点焊盘单击右键完成布线。b.如果修改导线单击右键。c.如果同时改变所有导线宽度, 单击E后在对话框中改变线宽既可。d. 此图是实时“设计规则检查器”。在底部的控制条内, 它在设计板时报告任何物理设计规则冲突。左键点击此处将打开对话框, 里面详细列出各种冲突并可通过进一步的操作放大到特定错误的位置。布线时要时刻监视“设计规则检查器”, 及时修改错误。在电路板设计时, 应用手动布局和自动布线, 自动布线后再个别调整线宽是最好的, 这样可以使电路板设计时间大大减少, 电路板设计更合理。

在实际教学过程中, 仿真手段还必须配合一定的实际动手操作, 才能从根本上增加学生的实际应用能力, 应该做到软件的虚拟仿真与实际硬件电路的设计制作测试相结合, 才能达到教学要求。

2.2 PCB的制作———蚀刻法

PCB制作流程:下料→打印→转印→修版→蚀刻→钻孔→去油磨→水洗→风干→涂剂。

3 存储自制元件封装与仿真图, 使电路设计具有高效性

3.1 自制元件封装

在使用Proteus软件的过程中, 除了应用封装库中的封装外, 经常找不到所需的元件封装, 那么有两种方法解决这个问题, 就是在封装库中找一个相同的封装来代替, 如果找不到就需要自己制作, 制作封装入库后, 需要的时候只要输入封装名字, 就可以在封装库中找到, 例如:制作一个双列直插式封装, 共有三步:放置焊盘、绘制丝印外框、封装入库。

3.2 存储仿真图

在绘制仿真图过程中, 除了应用系统内置所给的元件绘图外, 我们还可以将自己经常使用的仿真图存储起来, 需要的时候, 再在这些自制好的仿真图上进行增加或删除, 就可以得到新的仿真图, 例如一个电池充电器具有两个功能, 一个功能是提供直流电, 另一个功能是可以对电池充电, 如果绘制这个电池充电器的仿真图, 就可以在直流稳压电源的仿真图上进行修改和增加。我们在实践中不断地积累元件封装和仿真图, 就可以在以后的应用中, 减少重复劳动, 使我们从大量的重复劳动中解脱出来, 使电路设计具有高效性。

4 结论

本文例举的机器猫电路要实施三种控制不是一个简单的电子控制问题, 它涉及到Proteus软件知识, 传感器方面的知识、555定时器等知识, 从而使控制效果优化。在ISIS界面进行电路设计仿真时, 通过调用各种虚拟仪器和探针实时对电路监控, 如达不到设计指标, 使更换设计方案具有灵活性;设计电路时不用反复制板, 缩短了设计时间, 节约了设计成本;设计时也可改变元件参数使整个电路性能达到最优化;在ARES界面进行PCB设计, 设计过程中利用手动布局自动布线, 然后手动调整个别线宽和线路走径, 增强了电子产品的抗干扰能力和可靠性;在PCB制作过程中, 用转印机转印PCB图使制板速度大大加快;存储自制元件封装与仿真图, 使我们从大量的重复劳动中解脱出来, 提高了电子产品设计的效率。

参考文献

[1]周润景, 张丽娜编著.基于PROTEUS的电路及单片机系统设计与仿真.北京:北京航天航空大学出版社, 2006.

[2]张伟, 刘振强编.小型电子产品组装与调试学习手册.北京:金隅科技学校校本教材, 2009.

[3]周润景, 张丽娜, 刘印群编著.PROTEUS入门实用教程.北京:机械工业出版社, 2007.