寄生电容（精选3篇）
寄生电容 篇1
0 引 言
VDMOS与双极晶体管相比,它的开关速度快,开关损耗小,输入电阻高,驱动电流小,频率特性好,跨导高度线性[1]等优点。特别值得指出的是,它具有负温度系数,没有双极功率管的二次击穿问题,安全工作区大。因此,不论是开关应用还是线性应用,VDMOS都是理想的功率器件。VDMOS的开关速度[2]是在高频应用时的一个重要的参数,因此提出一种减小寄生电容的新型VDMOS结构。
1 基本原理
功率VDMOS的开关特性是由其本征电容和寄生电容来决定的。VDMOS的电容主要由三个部分栅源电容Cgs、栅漏电容Cgd 以及源漏电容Cds组成,如图1所示。电容的充放电是限制其开关速度的主要因素。
栅源之间的电容是由三个部分组成,即:
Cgs(N+)是栅源交叠电容;Cgs(M)是栅与源金属间的电容;Cgs(P)是栅与P-base之间的电容。这三个电容的大小都是由VDMOS本身设计上的参数决定的,最主要取决于介质层的厚度。
栅漏之间的电容Cgd[3]是两个电容的串联:
当栅压未达到阈值电压时,漂移区与P-base形成的耗尽层结合在一起,形成面积很大的耗尽层电容,栅下漂移区空间电荷耗尽区电容Cgd(dep)只是其中一部分,此时耗尽层宽度最大,耗尽电容最小。当栅压达到阈值电压后,器件开启时,漏区电势降低,耗尽层宽度减小,Cgd(dep)迅速增大。
漏源之间的电容Cds是一个PN结电容[4],它的大小是由器件在源漏之间所加的电压[5]VDS所决定的。
一般VDMOS都包含了Cgs,Cgd和Cds,但是功率VDMOS都不是采用这三个电容作参考,而是采用Ciss,Coss和Crss作为评估VDMOS器件的电容性能,Ciss,Coss和Crss参数分别定义为:输入电容:Ciss =Cgs+Cgd;输出电容:Coss=Cds+Cgd;反馈电容:Crss=Cgd。
实际中采用Ciss,Coss和Crss作为衡量VDMOS器件频率特性的参数,它们并不是定值,而是随着其外部施加给器件本身的电压变化的。
VDMOS的开启延迟时间[6]td(on)、上升时间tr、关断延迟时间td(off)、下降时间tf的关系式可分别表达为:
式中:Rg为开关测试电路中器件外接栅电阻;Vth为阈值电压;Vgs是外加栅源电压;vgs是使器件漏源电压下降到外加值10%时的栅源电压;C*iss是器件的输入电容;在td(on)和td(off)式中:C*iss=Cgs+Cgd;在tr和tf式中:C*iss=Cgs+(1+k)Cgd(考虑密勒效应)。
由上述关系式可见,Cgd直接影响器件的输入电容和开关时间,Cgd通过密勒效应[7]使输入电容增大,从而使器件上升时间tr和下降tf时间变大,因此减小栅漏电容Cgd尤为重要。
2 新结构的提出
根据上面对VDMOS电容的分析,提出一种新的结构以减少器件的寄生电容。由分析可得出,栅下耗尽层的形状对VDMOS电容有较大影响,最主要影响Cgd。
图2中给出了新的VDMOS单元A,在VDMOS neck区域断开多晶硅条[8],同时在断开处注入一定的P型区,改变VDMOS栅下耗尽区的形状。这种新结构,在一定程度上加大耗尽区的宽度,从而减小Cgd。如图2结构中Pody下P-区注入区域为neck区中间3 μm,注入能量是40 keV,注入剂量是1e13-3 cm,传统结构多晶硅栅完全覆盖P-body岛间漂移区,正是由多晶硅栅和漂移区的交叠形成的栅漏电容在充电时需大量电荷,导致器件开关损耗很大,新结构将多晶栅和漂移区的交叠部分移除[9],可以大大降低栅电荷,提高器件的动态性能。
3 新结构的模拟结果
图3给出了新型结构A的寄生电容模拟结果,从模拟结果来看,新型结构A增大了栅下耗尽区宽度,改变了栅下耗尽区的形状,减小了栅漏电容Cgd,对输入电容、输出电容没有较大影响,在一定程度上减小了反馈电容。
栅电荷[9]是比输入电容更有用的参数,从电路设计的角度,由Qg=Igt可得到使器件在理想开启时间内所需的栅电流值。栅电荷Qg[10]是功率MOSFET两个最重要的参数之一(另一参数为Ron)。使用非零的Vds提供Qg-Vgs曲线已经成为一种工业标准。在曲线里包含五种信息:共源输入电容Ciss;共源反向传输电容Crss;使器件开启必须加在栅上的电荷量;得到器件理想开关速度所需的栅电荷;器件在开关期间所损耗的能量。
电源电路设计工程师使用这些信息设计驱动电路,并估计器件性能。
采用TCAD(ISE)对新型结构A进行了模拟,模拟结果如图4所示。
可以明显看出新型结构A的栅电荷明显比一般结构的栅电荷小很多,Qg定义为Vgs=12 V时栅上所存贮的电荷,新型结构A和一般VDMOS结构栅电荷分别为20.25 nC和30.57 nC,减小了33.67%。
4 结 语
本文提出一种减小VDMOS寄生电容,提高其动态特性的新结构。并用TCAD(ISE)软件对其模拟。从模拟分析结果可看出,新型结构A与传统VDMOS相比,能有效减小反馈电容及栅电荷,提高VDMOS器件的开关速度,提高器件的动态性能。
寄生电容 篇2
关键词：变压器,寄生电容,电晕处理机,量化分析
0 引 言
目前, 低温等离子体在医疗卫生、大气治理、污水处理和包装行业等领域有着越来越广泛的应用[1,2,3,4,5,6], 在这些应用中, 一般通过高压变压器来得到产生低温等离子体所需的高频高压电, 其中高压变压器的漏感与容性负载之间的谐振升压起着重要的作用[7,8]。实际上, 高压变压器高压绕组的寄生电容也参与了谐振升压, 尤其在放电负载等效电容较小的应用中, 高压变压器寄生电容将起着重要作用。然而, 目前缺乏对这方面的量化分析。
本研究将以一台小型塑料薄膜电晕处理机系统为研究对象, 量化分析高压变压器寄生电容对电晕处理机系统工作频率的影响。
1 实验系统
本实验系统主电路原理图如图1所示, 直流母线电压经过全桥逆变之后接升压变压器和负载, 通过变压器升压以及变压器漏感和容性负载谐振升压, 在电晕处理机上得到产生低温等离子体所需的高频高压电压。
系统控制功能框图如图2所示。控制中采用了锁相技术, 即逆变输出电压频率实时跟踪逆变器输出电流的频率, 并保持两者同相位。
锁相技术解决了因放电负载工作点不同和环境因素造成负载谐振频率变化所带来的问题, 保证了逆变器输出电压和电流始终处于锁相状态, 提高了系统功率因数, 实现了功率器件的软开关, 减小了电路损耗。
当采用了锁相技术之后, 系统工作频率即为负载谐振频率。因此, 可通过测量驱动频率以得到负载谐振频率。
2 变压器和放电负载的等效模型
高压变压器的等效模型[9]如图3所示 (图中Lm1和Lm2分别为变压器原副边的励磁电感, Cp为高压绕组寄生电容) 。高压变压器匝比较大, 高压绕组电容值折算到低压侧时容值较大。在低频应用场合Cp对电路工作的影响可以近似忽略, 但是随着电路工作频率的升高, 其影响会越来越大。在工业应用中电晕机的工作频率约为10 kHz～30 kHz, 此时Cp的影响已经不容忽视。
放电负载结构图[10]如图4所示, 由高、低压电极, 放电气隙和绝缘介质组成, 其等效模型如图5所示 (Cg为气隙等效电容, Cd为绝缘介质等效电容, E为气隙放电电压) , 当气隙上的电压超过放电电压E后, 气隙被击穿, 气体放电开始, 同时Cg上的电压被箝位为放电电压E, 此时负载中只有Cd参与谐振;当气隙上的电压低于E后, 放电停止, Cg和Cd共同参与谐振。
当考虑变压器寄生电容时, 未放电时变压器和负载等效模型如图6所示 (Cgd为Cg和Cd的串联等效电容) 。由图6可知, 在Ls已知的情况下, 通过测量高压变压器单独工作和带负载两种工作条件下系统的谐振周期, 可由下式求解得到Cp和Cgd的值:
式中 Tr1, Tr2—变压器单独工作和带负载时系统的谐振频率。
3 实验研究
本研究通过测量寄生电容Cp和负载等效电容的大小, 定量研究Cp对系统工作频率的影响, 因此, 笔者进行了如下2组实验:
(1) 系统不带负载工作, 测量此时系统谐振周期Tr1;
(2) 系统带负载工作, 未放电, 测量此时系统谐振周期Tr2。
高压变压器不带负载和带负载未放电时的实验波形如图7、图8所示 (CH1为逆变桥S1的驱动波形, 锁相时代表了系统谐振频率;CH2为逆变器输出电流波形, 即谐振电流) 。
通过LCR测量仪MT 4800A可以方便地测量得到变压器的如下参数:原边励磁电感Lm1=2.264 mH, 副边励磁电感Lm2=3.3 H, 等效到副边的漏感为Ls=473 mH。
在锁相条件下, 图7和图8中驱动频率代表了负载谐振频率, 由此可得高压变压器单独工作时谐振周期Tr1=50 μs、带负载未放电时谐振周期为Tr2=64 μs。代入到式 (1) , 可计算得到变压器寄生电容值和负载等效电容值分别为Cp=133.8 pF和Cgd=85.4 pF。
如表1所示, 汇总了电路的重要参数, 并分别给出了考虑和不考虑变压器寄生电容Cp时系统的谐振频率。
从表1中可以看出, 变压器寄生电容Cp高达负载等效电容值的1.5倍。不考虑Cp时, 系统谐振频率为25.0 kHz;而考虑Cp时, 系统谐振频率为15.6 kHz, 前者是后者的1.6倍, 相差较大。由此可见, Cp的存在对系统谐振频率具有重要的影响。
4 结束语
本研究以实际的升压变压器和电晕处理机为例, 通过实验计算得到了变压器高压绕组寄生电容值和负载等效电容值, 并且计算了变压器为理想条件和非理想条件时系统的谐振频率, 通过对比定量分析了变压器高压绕组寄生电容对系统工作频率的重要影响。
在工业应用中, 当负载等效电容较小的时候, 变压器高压绕组寄生电容就可能会对系统工作频率有较大的影响。
本文的研究内容对电晕处理机系统中变压器的设计、主电路和控制系统的设计有很好的参考价值。
参考文献
[1]KOGELSCHATZ U, PATTERNED F.Diffuse barrier dis-charges[J].IEEE Transactions on Plasma Science, 2002, 30 (4) :1400-1402.
[2]TAKAKI K, FUJIWARA T.Multipoint barrier dischargeprocess for removal of NOx from diesel engine exhaust[J].IEEE Transactions on Plasma Science, 2001, 29 (3) :518-520.
[3]刘永军.低温放电等离子体在水处理中的应用[D].兰州:西北师范大学化学化工学院, 2004:10-19.
[4]刘勇, 何湘宁, 张仲超.脉冲密度调制串联谐振型塑料薄膜表面处理电源的研制[J].中国电机工程学报, 2005, 25 (16) :158-159.
[5]刘芳, 黄海涛, 黄绍松, 等.电晕放电等离子体杀菌的实验研究[J].工业安全与环保, 2009, 35 (8) :1-3.
[6]黄齐飞.介质阻挡放电技术去除柴油机NOx、HC和PM排放物[J].质量技术监督研究, 2009 (3) :27-28.
[7]GILBERT A J, BINGHAM C M, STONE D A, et al.Nor-malized analysis and design of LCC resonant converters[J].IEEE Transactions on Power Electronics, 2007, 22 (6) :2386-2388.
[8]CHEN Zhi-yu.Impedance matching for one atmosphere uni-form glow discharge plasma (OAUGDP) reactors[J].IEEETransactions on Plasma Science, 2002, 30 (5) :1922-1923.
[9]赵修科.开关电源中磁性元器件[M].沈阳:辽宁科学技术出版社, 2002.
寄生电容 篇3
IC(Integrated Circuit集成电路)的特征尺寸不断缩小,互连线的层数越来越多,多达十多层,互连线的总长也越来越长,相互间的距离越来越小,导线也由扁宽变得窄高,这使得互连线的寄生参数(寄生电阻、电容、电感)对IC性能(串扰、噪声、延迟及信号完整性)的影响日益明显,对电路性能的影响逐渐超过晶体管,准确提取互连线的寄生参数成为人们关注的一个热点[1]。而当前工艺又使得导线外形偏离设计尺寸,一是掩膜光刻工艺所用光波波长是193nm,目前工艺是65nm已经大范围生产,45nm也已经做出,远远小于所用光波波长,为了让光刻后的尺寸与设计尺寸保持一致,工艺上采取了OPC(optical proximity correction光学近似校正)及PSM(phase shift masking相偏移光罩),但即使校正后,光刻后的导线外形还是与设计尺寸有一定的偏差(如图1),可以看出校正后最大的变化就是所有的拐角都变成了近似的圆弧,线宽也不再准确;二是反应离子刻蚀使导线横断面不再是矩形,变成了梯形;三是CMP(chemical mechanical planarization化学机械抛光)过程在导线密度不同的地方导线被抛去的多少不同。然而,传统的建模过程中,参数提取是按照设计尺寸计算,这给寄生参数的提取精度造成影响,这对65nm及45nm工艺的性能校验可能带来严重后果。
Rong Jiang等人用统计学方法,把导体表面外形尺寸取为随机变量,求出寄生电容的概率分布,适用于电路性能的统计学分析[2];Ying Zhou等人则是在寄生电容模型库建立时,先用光刻模拟得出要计算的互连结构光刻后的形状参数,然后用这个仿真结构进行计算[3],但建模时就用光刻后的尺寸必然大量增加结构的复杂度,给剖分和场的计算增加时间成本;本文作者提出用有限元求导的方法计算敏感度[4],并验证了该方法的有效性,但只应用在对线宽,线厚度及线间距的敏感度,没有考虑边角圆化的问题。本文把该方法运用在直角圆化的问题上,提出了相应的处理方法,最后,用一种互连结构进行检验,可单独考虑直角圆化对寄生电容的影响,也可同时考虑对线宽等其它设计参数的影响,结果都证明该方法有很好的精度和灵活性,而处理过程又简单方便。
2 有限元法求导原理
一个互连结构的寄生电容的求解,就是求解一个静电独立系统,用有限元法采用标量位v计算,grad v=e,就是要求解方程(1)得到 v∈{v∈L2,grad v∈IL2|v=v0 on Γe},
undefined
其中,L2标量平方可积空间,IL2矢量平方可积空间,Γe是Dirichlet边界,Ω是求解区域。离散后的方程可表示为:
undefined
其中,系数矩阵
undefined
(2)是求寄生电容的离散方程。
(2)式两边对离散区域内的某一点的坐标进行求导,s不随尺寸而变,求导后为零,于是有:
undefined
pi是要求导的工艺变量。
(3)式求导可以通过图2加以说明: 原来以A为顶点的四面体是离散区域的一个单元,对A点坐标求导,相当于A点有个虚位移移到B后在(2)式中引起的变化,A点坐标隐含在以A为顶点的四面体单元的单元矩阵中,这样,对A坐标求导只涉及到与A相连的单元[5]。(3)式左侧系数矩阵与求电容时的方程(2)的系数矩阵完全一样,v在求完方程(2)后成为已知,(4)式给出∂M(p)/∂pi计算公式,J 是 Jacobian矩阵,工艺变量隐含在J中,所以,求导只是与A点相连单元的Jacobian矩阵求导,可以很方便算出。
undefined
若想更精确的计算,可以采用有限元对偶方法求解,本文考虑针对光学效应的导数值比较小,精度满足要求的情况下,为节省时间,只采用标量位进行计算。
3 用敏感度计算互连线工艺变形后的寄生电容
以导线一端(如图3)为例,最外面的实线为设计尺寸,虚线是模拟光刻后的导线形状,假设Z方向没有变化,后面论述中所说的点,实际上都是垂直于纸面的边。如果只计算电容对线宽、线间距和线厚度的敏感度,只需输入矩形的四个顶点,对每条边上所有点求一个方向的导数;如果要计算电容对拐角尺寸的敏感度,根据图2所示原理,则对每个角要另外加入两个相对固定的点,如图中B1、B2、B3,加入的点只允许有一个方向的变化,另外,根据插入点的位置和线宽对比,新插入点和拐角点所围成的面积,小于剖分的最小面积,这样剖分后插入点和拐角点中间不会再插入新的点。两个直角的顶点A1、A2变形后分别移到了A1′和A2′,即认为要求的是端部是折线B2′A1′B1′A2′B3′的导线的电容值。A1′、A2′的位置原则上是与相邻的点连起来的折线与光刻后的导线外形最接近,但把它放在圆弧的中点精度已经够了。这里求导数也就是求电容对于A1、A2边x方向和y方向的导数,对B1只求y方向导数,对B2、B3只求x方向导数,求解过程是:先按设计尺寸用(2)式求出一个电容值,然后再分别计算电容对A1和A2的x及y方向导数(三维计算实际上是对A1、A2所在的Z方向的整条边上的所有点求导)。这样,每一种结构以设计尺寸为基础的电容模型(电容关于结构尺寸的解析表达式)再加上这些易变形点的导数信息,成为一个完整的模型。在需要提取某电路的寄生电容时,先按设计尺寸求出一个值,然后在光刻后的导线上找出变形后各点位置,最后算出两两对应点的尺寸差值乘以相应的导数,对前面求出的电容值加以修正,或用敏感度进行其它一些分析。
4 算例验证
因主要考虑边角圆化的问题,算例采用了与文献[3]类似的结构。算例所用结构如图4,为地平面上有两个肘形导体,1是主导体,2和3(地)是环境导体,导体1和2外形尺寸完全一样,呈对角对称放置,地与导体的距离H13=H23=1μm,W11=W12=0.12μm,T1=0.2μm, S12=0.23μm, L21=0.23μm,L22=1.22μm。
计算分两部分,一部分是按图4尺寸计算出各部分电容,以及电容对垂直于地面方向的导体1的六条边(E11、E12等)和导体2的六条边(E21、E22等)的导数,结果列在表1中,同时计算电容对线宽、线高,线间距的导数,为节省篇幅,没给出这部分导数信息,只在算电容时加以利用;第二部分是按图6,即模拟光刻后的形状直接由场的方法算出的电容(为了清楚显示,图5中去掉了地),线宽减小20%,端部减小10%(相对于线宽)后变圆化。两部分的结果对比在表2中,C11为导体1的总电容,C12为导体1和2的耦合电容。从表2的结果对比可以看出,用导数的方法考虑光学效应可以使由设计尺寸计算的电容值得到有效修正。另外,在这个算例中,还计算了线宽不变,只有直角变圆的情况,结果显示,如果用设计尺寸直接求解,仅直角圆化带给C11、C12的误差就达到3.0%和6.0%。可见直角圆化也是影响寄生参数提取的一个重要方面。需要说明的是,通过本算例和其它一些结构的算例看,在线宽减小30%时,通过该敏感度法算出的电容值和直接场求解得到的电容值相比,误差均在6%以内,这在工程上是可以接受的。但是,从表1可以看出,这种方法的弊端就是要额外求解若干导数,这无疑增加了时间消耗,由于求解导数时系数矩阵不变,这些求导的方程组可以通过一个多右端方程一次求解或者用一些方法加速求解[6],多右端方程求解将是下一个研究内容。
5 结论
IC特征尺寸越来越小,这使得导线的一些看似不大的工艺变形给电路带来灾难性的后果。本文采用有限元法求导的方法,在按设计尺寸进行建模时,同时求出电容对结构易变形点或边的导数,重点讨论了导线边角圆化的计算方法,在提取参数时,对由设计尺寸得到的电容值加以修正。与其它方法相比,可以得到较为准确的互连线寄生电容值,计算过程比较简单;不同部分的导数可以让设计人员清楚地看到不同地方的变形对寄生电容的影响程度;一次剖分即可计算出电容及相关导数,计算导数时,系数矩阵重复使用,达到省时的目的。工艺变形基本在30%以内,该方法完全可以满足工程精度要求。
对导体横截面变成梯形的问题,可以按照同样的方法考虑,只是变成电容对沿梯形高度方向不同剖分层上的几条边求导即可。
摘要：集成电路发展到当前纳米级的工艺水平,互连线的宽度已经远低于掩膜光刻工艺中所使用的光波长,使光刻后互连线的外形与设计尺寸不一致,其中一个重要特征就是导线边角圆化,这给准确提取互连线的寄生参数带来了困难。本文运用有限元求导的方法,求出互连线寄生电容对于其边角尺寸的敏感度,为设计后期电容的准确提取和分析提供支持。算例表明,这种方法计算出的电容完全满足工程上的精度要求,可以成为集成电路设计的一个辅助工具。
关键词：VLSI,互连寄生参数,敏感度,工艺变化
参考文献
[1]W H Kao,C Y Lo,M Basel,et al.Parasitic extraction:Current state of the art and future trends[J].Proc.IEEE,2001,89(5):729-739.
[2]Rong Jiang,Wenyin Fu,Janet Meiling Wang.Efficientstatistical capacitance variability modeling with orthogonalprinciple factor analysis[A].Proc.ICCAD[C].San Jose,CA,USA,2005.683-690.
[3]Ying Zhou,Zhuo Li,Yuxin Tian.A new methodology forinterconnect parasitics extraction considering photo-lithographyeffects[A].ASP-DAC’07[C].2007.450-455.
[4]Hui Qu,Li Kong,Yongsheng Xu.Finite element computationof interconnect parasitic capacitance sensitivities to processvariations in VLSI[A].Proc.16th Conference on Computationof Electromagnetic Fields[C].Germany,2007.1113-1114.
[5]Z Ren,ARazek.Local force computationin deformable bodiesusing edge elements[J].IEEE Trans.on Magnetics,1992,28(2):1212-1215.