数/模转换（共7篇）
数/模转换 篇1
曾经大家认为流水线模/数转换器是高动态性能100MSPS (每秒百万采样) 以下应用的唯一选择。如今, 这个传统的观念被连续时间Sigma-Delta (CTΣ∆) 模/数 (A/D) 转换技术完全颠覆了。CTΣ∆技术不仅提供更好的能效, 而且便于设计者将模/数转换器应用到高速高性能系统中。概括来说, CTΣ∆技术可带来:
·先天高能效架构, 免除流水线或传统离散时间 (DT) Σ∆ (DTΣ∆) 架构下采样模/数转换器所需的高速增益级;
·内置过采样、内部低通连续时间环路滤波器以及片上数字滤波器, 提供一个真正的无混叠奈奎斯特频带 (Nyquist band) ;
·无开关纯电阻性输入。相比于流水线或DTΣ∆架构的采样输入模/数转换器更容易被驱动, 而且耦合噪声更少;
·具有片上时钟调整功能, 可为内部调制器提供过采样时钟。可提升输入时钟的频率和品质, 产生低抖动的采样边沿, 无需高成本的高性能输入时钟支持即可实现高分辨率;
·易于向CMOS新工艺迁移。在连续时间Σ∆模/数转换器中, 采样过程所引致的噪声和非线性影响会明显降低, 因此可以降低电源电压以配合未来CMOS工艺的要求。
CTΣ∆技术的先天优势加上片上时钟调整器的采用, 便可通过下列的方法简化信号路径设计:
·降低功率的要求;
·免除使用 (或降低要求) 外置抗混叠滤波器;
·降低输入驱动器的要求;
·在不降低性能的前提下, 降低对时钟资源的高品质要求。
此外, CTΣ∆模/数转换器将随技术发展而不断改进, 未来更可充分占尽CMOS新工艺的优势。
美国国家半导体的CTΣ∆技术可支持的模/数转换器, 其分辨率和数据输出率分别可高达16位或上和100MHz。本文将首先探讨一下模/数转换器的技术要点, 并解释CTΣ∆技术的应用价值。之后, 将详述模/数转换器采用CTΣ∆技术的好处。分析中将结合高分辨率100MSPS以下的应用, 通过美国国家半导体的ADC12EU050来分析CTΣ∆ADC的竞争优势。最后, 本文将概括总结CTΣ∆模/数转换器的发展潜能。
数据转换器基本原理
模/数转换器主要执行两项基本职能:时间离散和幅度离散。图1从概念上描绘出这两项职能, 当然实际的模/数转换器结构可能与之有所区别。
模/数转换器的第一项工作是在时间上进行离散, 或是对连续时间变化的输入模拟信号进行采样。输入信号在一个fs的频率和固定的时间间隔下被采样, 而采集回来的样品会以Ts=1/fs的周期来分隔开。一旦输入信号被采样, 最终的信号便会在采样时间间隔k Ts时以脉冲的形式存在。不过, 采样信号仍可假设成一个无限范围的数值, 因此并不能够精确地以数字形式来表达。
模/数转换器的第二个功能是在幅度上将采样信号离散化, 就是说模/数转换器以某一有限数量的可能数值作为参考并估算出每个样品的幅度。基于模/数转换器的输出只能根据一堆有限的可能数值, 故此每个样品的幅度都可用一个数字代码来表示, 而其位的长度可决定转换器可能输出的总数。然而, 在转换器中这些有限数量的输出数值难免会为模拟输入的数字化表达带来误差。这种误差称为量化误差, 它会限制转换器的分辨率。
模/数转换器的架构
一般来说, 模/数转换器可分为两大类:奈奎斯特率转换器和过采样转换器。这些不同类别的转换器在分辨率和输出采样率各有所长。
奈奎斯特率转换器
奈奎斯特率转换器可在所需最低频率下捕捉到关于整个输入带宽的全部信息, 因此奈奎斯特率转换器的输出数据率很高。现今, 三种最普遍的奈奎斯特率转换器分别为SAR (逐次逼近寄存器) 、闪速和流水线模/数转换器。
SAR模/数转换器
逐次逼近寄存器 (SAR) 模/数转换器主要是通过一个比较器来对输入信号进行二进制搜寻。意思是模/数转换器首先决定该输入是大于或小于参考电压的中间点, 该决定的结果便成为数字输出中的最高有效位 (MSB) 。找不到输入可能值的一半会被放弃, 模/数转换器之后再决定该输入是大于或小于剩下来可能值的中间数, 所得出的结果便成为数字字的下一个位。
上述的这项工作会不断重复, 每次都会更以更高的分辨率来逼近输入的数值, 而且每个周期都会重用相同的比较器直到找出最低有效位 (LSB) 为止, 这个数字字才算完整。由于SAR需要N次周期才能产生出一个具N位分辨率的输出, 因此通常将SAR的速度限制为几个MSPS。可是由于每一个周期都可重用同一个的高分辨率 (可能先被校准) 比较器, 因此在低功率下也可获得高精度。美国国家半导体的低功率模/数转换器采用SAR架构, 可以达到高至14位的分辨率和1MSPS的操作。
闪速模/数转换器
闪速模/数转换器特设有一堆连接到一个电阻梯的并行比较器, 它们是由极正和极负的模/数转换器参考电压来驱动。每一条电阻梯均被设计成与其邻居有一个LSB的距离, 以容许旁边的比较器能以最少一个LSB来辨别输入。所有比较器的输出会形成一个温度计代码, 而这代码则会被转化成一个二进制的数字输出。
对于N位的分辨率, 闪速模/数转换器需要使用2N-1比较器, 而这种比较器一般只限于使用在低分辨率的应用。因为每一个增加的分辨位都会将比较器的功率和面积增大一倍。此外, 位的增加也会同时提高对比较器准确性的要求。因此, 闪速转换器一般都会被限制在8位的分辨率。在闪速模/数转换器的设计当中, 大部份的精力都会集中在减少所用的比较器数量, 目的是要降低转换器在高速转换时的功耗。正是凭着这个设计策略, 美国国家半导体为业界带来首屈一指的超低功率、千兆赫采样率的8位模/数转换器。
流水线模/数转换器
流水线模/数转换器已成为8位或以上分辨率数据转换应用中的标准选择, 适用的采样率范围从5MHz到100MHz或以上。事实上, 现今美国国家半导体所提供的8、10、12和14位的流水线模/数转换器, 其采样率可高达200MSPS, 并可提供非常大的输入采样带宽。
流水线架构模/数转换器不会像闪速模/数转换器一般, 要求有足够的比较器来把输入与可能输入值比较。流水线架构的原理是执行多个的低分辨率闪速转换级, 并把它们堆迭成列以形成一条流水线。对于流水线中的每一个级, 其前级的量化输出会从原本输入信号减去, 而余数会被送到下一个级以进行更微细的量化。这个过程会随着信号在流水线中前进而不断重复, 直到LSB被决定出来, 之后所有在流水线中的输出会组台成一个接近输入样品数值的整体数字近似值。
由于流水线可同时在多个样品上工作, 故此模/数转换器可在每个时钟周期输出一个完整的数字字。这种并行处理可容许流水线在转换器的全奈奎斯特率下提供高分辨率。可是, 这种做法的代价便是带来延迟。延迟发生在输入首次被采样到产生数字近似值之间。这个延迟被称为管道延迟, 其大小一般为采样时钟周期的十分之一。幸而, 对于大部份的应用而言, 流水线模/数转换器的延迟都可接受。
流水线模/数转换器的挑战
美国国家半导体的高速模/数转换器已经清晰的证明流水线模/数转换器能够在高达200MSPS的采样率下提供高动态性能。虽然流水线架构可在中到高分辨率下达到很高的频率, 但它仍然要受限于其它的设计参数。
高速电路
由于流水线的每一个级必须处理前级的输出, 所以在转换过程中会由一个采样/保持 (SHA) 电路为每一个级提供一个固定的输入。第一级的SHA必须能在全采样率下维持模/数转换器的整体精度, 而这需要一个开关电容器电路将其于一个时钟周期内稳定下来。同样, 第一级的加法器和数/模转换器必须能于一个周期内稳定它们的输出。这些对于第一级的速度上要求 (对于下一级来说这要求会降低) 会迫使使用大带宽的放大器和其它电路, 从而引致较大的功耗消耗。
热噪声
流水线模/数转换器的最大动态范围会部分取决于转换器输入上的热噪声, 包括输入采样电容器的kT/C噪声。为了降低kT/C噪声, 可以选用较大的电容器, 但代价是:增加了在输入处的开关噪声, 更难驱动输入, 必须使用较高性能和较大功率的模/数转换器驱动器。
迁移到未来的C M O S工艺
与所有的抽样输入模/数转换器一样, 流水线模/数转换器要迁移到未来的CMOS工艺必须严峻的挑战。由于流水线模/数转换器通常都是使用一个升压CMOS开关来为采样电容器上的输入信号采样。这挑战源于开关电容器的输入。随着CMOS工艺和其电源电压不断降低, 可供CMOS开关用的过驱电压会随之减小, 大大缩小了可进行高分辨率采样的输入电压范围。再者, 要设计出一个可有效应用于深次微米工艺的较低电压阈值的开关也不是一件容易的事。
输入滤波和采样时钟的要求
对于使用包括流水线架构的任何类型的采样输入模/数转换器来说, 最后的挑战是来自驱动转换器的外置电路, 尤其是输入滤波网络和采样时钟。无论是使用什么样的采样输入转换器, 在采样运行时混叠在要求频带内的信号都需要使用抗混叠滤波器 (AAF) 来清除。由于现实难以达到陡斜的滤波器衰减特性, 常迫使设计人员对所需的信号过份采样。虽然过采样可以缩减有可能在频带中出现混叠的频率范围, 从而使对抗混叠滤波器的要求降低, 但这过采样会导致模/数转换器浪费奈奎斯特的带宽, 并使到系统的功耗增加。此外, 过采样还会增加对其后数字电路的工艺要求。
对于采样输入模/数转换器来说, 提供给模/数转换器的采样时钟是另一个决定整体动态性能的重要因素, 尤其对高分辨率和高输入频率的应用来说更甚。时钟源的相位噪声会随着模/数转换器输出处的噪声增加而出现, 因此系统设计人员必须小心处理以确保整体的系统分辨率不会被时钟源局限。对于高速和高分辨率的模/数转换器来说, 时钟的品质很重要, 因为当输入频率和模/数转换器分辨率提高时, 系统对时钟信号的纯净度要求也会相应提升。
从上述的讨论中还可明显看出, 虽然流水线和其它的采样式输入模/数转换器是高速和高性能应用的最佳选择, 但无论对于模/数转换器设计人员或系统设计人员来说都充满着挑战。与采样输入模/数转换器相反, CTΣ∆模/数转换器并不需要快速稳定的电路或在其输入处设有开关电容器, 因此可避免增加模/数转换器的功耗, 而且亦无需在高分辨率的应用使用高性能的驱动器。此外, CTΣ∆模/数转换器还具有高效的抗混叠滤波的优点, 可降低或免除对外加抗混叠滤波器的要求, 并且不会浪费模/数转换器的带宽。最后, C TΣ∆技术还很适合迁移到未来的CMOS工艺。对于那些可同时使用CTΣ∆和流水线架构的高分辨率和100MSPS以下的应用而言, CTΣ∆技术会带来压倒性的优势, 这些优势将在后文中论述。
过采样模/数转换器
奈奎斯特率转换器一般都能有效地在高输入带宽下达到中级分辨率, 而通常过采样转换器的表现则相反。由于过采样转换器的采样频率是大于输入信号带宽的奈奎斯特率, 因此在即定转换器采样率下, 过采样转换器的输出率将会比奈奎斯特率转换器的低。可是, 假如换成是奈奎斯特带宽, 过采样转换器 (即使没有校准) 能达到比奈奎斯特率转换器更高的分辨率, 当中无需理会转换器中CMOS电路的原有分辨率。这样的模/数转换器有两类, 分别是过采样模/数转换器和Σ∆模/数转换器。
过采样模/数转换器
要清楚理解一个模/数转换器是如何过采样, 最好从探讨一个N位闪速模/数转换器开始。这个转换器的正参考电压和负参考电压分别为+VREF/2和-VREF/2, 而它的整个输入范围[-VREF/2, +VREF/2]则被细分成2N个较小的范围, 每个均有1 LSB宽, 或VLSB=-VREF/2N。
由于闪速模/数转换器的输出只能指派出一组有限输出给一个无限范围的输入, 因此一个输入的输出数字化表示便是原来幅度的总和再加上由数字近似值而来的信号误差, 而这个误差信号即是量化误差。一般来说, 这里假设量化误差的功率拥有一个白色的频率光谱, 并且从频率0到采样频率fS之间平均分布。把这个固定的量化噪声密度从0到fS/2 (即奈奎斯特带宽) 积分计算, 那便可得出模/数转换器输出中的噪声功率。最后, 便可得出闪速模/数转换器的SNR, 其数值为 (0.176+6N) dB, 其中N是输出中的位数。
在以上关于分布在DC和fS/2之间的量化误差白噪声的讨论, 为降低模/数转换器输出信号中的噪声提供一个简单的方法。由于有限功率的量化噪声会在所有频率间平均分布, 因此只要限制转换器的可用带宽, 就可以削减输出的总噪声, 从而提升带宽内信号的SNR。也就是说, 假如把输入带宽局限在fS/2M, 那整体的总和噪声将可降低M倍, 这便称为过采样比率。因此, 一个过采样模/数转换器所能达到的最高SNR为:
SNR=1.76+6N+10log10 (M) [3]
在过采样中, M值每增大四倍那SNR便会增加一个位 (6 dB) 。
Sigma-Delta调制器模/数转换器
在过采样中的带宽/分辨率取舍效率可以通过整形输入信号或量化噪声的频谱来加强。前者一般都是用一个delta调制器来完成, 而后者则需依靠一个Σ∆调制器。由于Σ∆调制器比起delta调制器在那些非理想化电路中表现更好, 所以也被普遍采用。
Σ∆调制器的基本工作原理是在反馈环路中包含一个简单的量化器, 以对量化噪声整形并将大部份的噪声移出要求频带之外, 以准备稍后再用滤波器来抑制。图2表示出一个简单的Σ∆调制器的例子, 其中加性白噪声源ei来调制量化器。
图3表示出传递函数, 也称为噪声传递函数 (NTF) , 它是从量化噪声ei传递到供不同环路级L的调制输出。
从上述图表, 可以看到调制器在较高的频率时会把量化噪声放大, 并同时抑制较低频率的带内噪声。在这种效应下, 量化噪声会转移到较高的频率, 在该处它们稍后会被滤走, 从而大大降低了在调制器输出处的整体带内量化噪声能量。但要注意对于较高阶的调制器, 是会有更多的量化噪声被整形出频带外, 使得留在带内的量化噪声较少。不过, 环路滤波器的阶数不会无限增加, 原因是当环路的阶级愈高, 稳定性就越低。
可以看出对于一个Σ∆调制器来说, 可用的SNR以dB为单位就是:
SNR=1.76+6N+ (2L+1) 10 log10 (M) +10log 10 (2L+1) - (2L) 10 log 10 (π) [3]
如果与一个简单的过采样模/数转换器的SNR比较, 当M>π时, Σ∆调制器的SNR会较大, 其实这是一种常见情况。随着过采样的频率增加, Σ∆调制器会不断给出比简单过采样更高的分辨率。上述公式表示过采样率而增加的SNR会乘大 (2L+1) 倍, 因此在Σ∆调制器中的带宽与分辨率间的取舍效率会比单一的过采样高, 尤其当调制器的阶级增加时这一情况更加明显。Σ∆调制器之所以能获得更佳的分辨率, 应归功于发生在Σ∆环路反馈中的量化误差噪声整形。
在Σ∆调制器中量化器的输出信号包含有输入信号、其它噪声以及经整形后量化噪声以外的失真成份。再者, 环路输出数据率会比要求的高M倍。Σ∆转换过程的最后一个步骤是去除带外的量化噪声, 并且将输出的采样率降低至所需的数据传输率, 该功能由抽取滤波器执行。
抽取滤波器
在Σ∆调制器输出处的数字滤波器必须过滤所有的带外量化噪声, 并且重新从环路采样率MfS到所需的模/数转换器输出率fs之间为数字数据采样。为了降低实现的复杂性, 通常都会在多个不同的级中采用抽取滤波器。
一个简单的实现方法是采用一个简单的累积/抛弃或sinc滤波器作为第一级, 它一般会被限制在一个低阶的抽取比例以防止出现明显的带内降级, 而sinc的传递函数则可防止在不同再采样率下的信号在带内出现混叠。然而, 这类的配置通常都跟随有一个低通滤波器, 它可从sinc滤波器的中等输出率将信号每10抽一到所需的采样率fs/M。这低通滤波器也可用来补偿sinc滤波器的带内降级。可是, Σ∆模/数转换器中的抽取滤波会导致比流水线模/数转换器更长的延迟, 但现今大部份的应用都能接受这增加了的幅度。 (待续)
康宁公司在中国新建的液晶显示 (LCD) 玻璃基板工厂举行了开业典礼。该工厂位于北京经济技术开发区, 是康宁公司在中国大陆建造的首个TFT-LCD玻璃生产厂。
Symbian中国公司举办的“2008 Symbian中国集结智能人才行动”启动, 拉开2008 Symbian中国在全国5座主要城市 (北京、深圳、上海、成都、大连) 张榜纳贤, 广招英才的序幕。
微捷码 (Magma) 发布其仿真、模拟优化、芯片完工修整以及物理校验整合和自动化平台—Titan, 可帮助模拟设计师实现效率和生产力的突破
风河系统公司 (Wind River) 与STMicroelectronics公司合作, 在巴塞罗那移动世界大会上展示了基于STMicroelectronics Nomadik系列多媒体应用处理器的Android平台系统。
数/模转换 篇2
第一枚获业界公认的Σ∆调制器诞生于1962年，而它事实上是采用了CT电路。此后，利用CT电路来实现Σ∆调制器便愈来愈普遍，但当开关电容器(SC)电路面世后，大部分的Σ∆调制器都改以DT环路滤波器来实现。SC电路之所以受欢迎，原因是它不会受信号波形特性的影响。此外，SC积分器的时间常数可随着采样频率而调整，从而提高系统的灵活性。可是，其后CTΣ∆调制器又因其某些优点而重新受到注视，例如是它采用较低功耗的积分放大器，以及内置有采样输入模/数转换器没有的抗混叠滤波功能。
CTΣ∆模/数转换器与流水线和DTΣ∆模/数转换器之类的采样式输入模/数转换器有两个主要的区别:
·CTΣ∆调制器采用的是CT积分器而不是DT积分器或电路。因此比起SC电路,CTΣ∆调制器更能应用连续时间电路,通常是RC或C/gm积分器。
·CTΣ∆调制器的采样工作是发生在量化器之前的前置环路滤波器的输出。相反，采样式输入模/数转换器的采样工作是发生在模/数转换器的输入。
CTΣ∆模/数转换器和采样输入模/数转换器之间的区别带来了性能方面的差别。比较突出的一点在于CTΣ∆模/数转换器能够在较低的电源下工作，包括有效的抗混叠滤波和比较宁静的输入级。所有这些CTΣ∆技术的优点都已显示在美国国家半导体新推出的ADC12EU050中，稍候本文将对此详述。
CTΣ∆模/数转换器的挑战
流水线模/数转换器需要牺牲某些设计特性来保证高速率，同样地，模/数转换器设计人员要利用CTΣ∆的优势也要面临一些设计挑战。一个采样输入SC模/数转换器的采样频率范围比较宽，通常可在接近零到其最高速率的采样频率范围内工作。可是，CTΣ∆的动态范围是由RC或其组件积分器的C/gm积所决定，因此积分器的时间常数必须能够调节以容纳不同的工艺。此外，环路的动态范围不会因应采样频率而改变，限制了可容许的采样率工作范围。
Σ∆转换器的输入带宽亦会限制在模/数转换器的第一个奈奎斯特频带内。在一个奈奎斯特率模/数转换器中，全速的采样会发生在系统的输入处，而输入带宽可以是转换器奈奎斯特率的好几倍，以容许进行IF采样。相反地，由于Σ∆模/数转换器具备有低通抽取滤波器，所有在第一个奈奎斯特区以外的信号将会从输出频谱上移除。此外，虽然一个DTΣ∆可容许信号于其环路采样率Mfs附近在带内倍减，但CTΣ∆模/数转换器内的固有抗混叠滤波功能会阻止这情况发生。因此，输入信号必须混入到第一个奈奎斯特区中，以待CTΣ∆模/数转换器将它们数字化。
最后，由于其过采样的关系，故此CTΣ∆模/数转换器的输出率会即时被限制在100MSPS以下，但流水线模/数转换器则可达到500MSPS或以上。事实上，假如采用同样的技术，奈奎斯特率转换器的工作速度通常都会比Σ∆模/数转换器的快，原因是Σ∆设计必须要有过采样。
幸而，在高分辨率应用中，CTΣ∆技术的优点足以弥补其低于100MSPS采样率这一缺点。以下将会集中讨论美国国家半导体的CTΣ∆模/数转换器，并且将说明它相比于流水线和DTΣ∆采样输入模/数转换器的性能优势。
美国国家半导体的CTΣ∆模/数转换器的优点
美国国家半导体新推出的ADC12EU050是现今业内第一个可准备投产的CTΣ∆模/数转换器。该产品之所以能提供更佳的性能，不单只因为它具备有采样输入模/数转换器没有的CTΣ∆技术，而且还有赖于在芯片上集成的额外电路。
低功率
对于高分辨率和100MSPS以下的应用，CTΣ∆架构的主要优势是其采样输入模/数转换器的低功耗。一个通常用来衡量模/数转换器性能的方法是能量品质因素(FOM)，它一般测量模/数转换器的整体功耗相对于其输出分辨率和带宽的比例。凭借CTΣ∆技术带来的先天高效率，ADC12EU050可在超低功耗下提供高性能，显示出上佳的FOM值。
CTΣ∆技术之所以能带来低功率优势，全靠其内部的电路。在流水线和传统的DTΣ∆模/数转换器在内的任何采样输入SC电路中，其内部放大器必须能在某即定分辨率的一个周期内稳定下来，这种要求对内部放大器的速度做成明显的限制，如此一来就增加功耗并局限了转换器所能达到的最大采样率。
在配备有CT反馈的CTΣ∆模/数转换器中，由于放大器的输出永远不会即时开关其输出电压，因此没有必要稳定输出，从而可放宽放大器在速度上的限制。虽然很难进行一个绝对的比较,但采样输入模/数转换器的SC天性使得它比起CTΣ∆更需要使用较高速度的放大器,因此其功耗比起流水线或DTΣ∆模/数转换器的更大。此外,CTΣ∆模/数转换器并不要求迅速稳定下来,这也使它在相同的技术下，比起传统的DTΣ∆模/数转换器的采样率更高。
对于任何系统尤其是便携设备来说，低功耗和高能源效率的操作都是极之重要的，因为降低功耗可以延长电池的寿命和减轻散发出来的热量。手持超声波医疗系统等应用尤其看重这一点。ADC12EU050采用1.2V电源，非常适合应用在单电池供电的系统中。
抗混叠滤波
CTΣ∆模/数转换器架构消除了对输入滤波的严格要求，原因是它已具备有天生的抗混叠滤波能力。在ADC12EU050中，很多的抗混叠滤波器性能特性都建基于数字技术上，因而产生出很高的通带平整度和很陡斜的滚降(高度有效的阶级)。
CTΣ∆的抗混叠性在于同时采用了Σ∆调制器和CT电路。对于任何类型的Σ∆模/数转换器来说(CT或DT)，过采样和其后对调制器输出的抽取滤波均须使用一个非常陡斜的滚降低通滤波器，其中断频率要是模/数转换器输出率的二分一。相反，一个没有过采样的奈奎斯特率模/数转换器则必须在模/数转换器之前加入一个高阶的外部低通滤波器，以防止有与输出采样率倍数相近的信号混叠在频带内。关于这点，我们在上文中已讨论过流水线模/数转换器的输入滤波和采样时钟要求。
然而，除了上述的Σ∆架构先天优点外，CT电路还有一个优点远胜DTΣ∆模/数转换器。由于CTΣ∆模/数转换器是于前置环路滤波器的输出处采样，因此信号会于被采样前首先被环路的低通滤波器过滤，这便衰减了那些在调制器环路采样率(Mfs)附近并有可能混叠到频带内的信号。再者，由于这些混叠信号之后会在内部量化器的输入处被注入，噪声被环路的整形方或会与量化噪声的整形方式相同。这两种现象促使CTΣ∆除了在过采样和数字滤波能力上优于流水线设计外，它还能提供比DTΣ∆更佳的抗混叠滤波能力。图4总结出CTΣ∆模/数转换器与流水线模/数转换器在抗混叠性能上的比较。
干扰混叠、噪声混叠、流水线(要求有外部抗混叠滤波器)、频率、混叠增加带内噪声和干扰、砖墙滤波器消除混叠、包括抗混叠滤波器、频率
这高效的先天抗混叠滤波能力大大降低或甚至免消除对外加抗混叠滤波器的要求。
即使如此，CTΣ∆的抗混叠性能也不应被过份夸大，因为抗混叠的要求是取决于不同的应用，而且它可能同时对设计复杂度、系统大小和成本构成一定的压力。正如之前讨论过，通过将采样率提升到所需输入带宽的两倍以上，便可放宽流水线或其它奈奎斯特率模/数转换器对抗混叠的要求，但这会浪费带宽并降低系统的整体能效。一个模拟抗混叠滤波器设计会存有陡斜的中断特性，因此要达到一个非常平整的通带是一项非常艰巨的任务，这要求高阶和高插入损耗的滤波器网络，因而必须增大信号路径中的增益以补偿该损耗。
通过消除采样输入模/数转换器所需的附加过采样，使得CTΣ∆能让系统设计人员使用差不多所有的转换器奈奎斯特带宽，从而大大改善电源效率。此外，由于可免除使用昂贵的外加抗混叠滤波器，使得ADC12EU050能降低对模/数转换器驱动器的需求，进一步简化了系统设计的复杂性和降低整体的成本和功耗。
低噪声并易于驱动的输入
CTΣ∆模/数转换器的输入噪音比采样输入模.数转换器的输入噪音更低，这主要归功于内置电路的CT。在一个流水线或传统的DTΣ∆采样输入模/数转换器中，其输入级均包含有一个通常较大的开关电容器，以用来削减模/数转换器的整体热噪声。驱动这个大的开关电容器并不容易，尤其对DTΣ∆模/数转换器来说，因为它们的调制器是以输出数据率的几倍速度来进行采样。此外，来自这些输入的较大开关噪声可以耦合到系统，导致系统的整体性能下降。另外，可以施加到开关电容输入的输入电压也会因输入的采样开关之栅极源级电压而受到限制。与SC采样输入相反，CTΣ∆技术可展现出一个稳定的电阻性输入，正如图5中所示。
由于CTΣ∆的输入没有被采样，所以无需使用开关电容器，而且输入也比较容量驱动，因此可使用较经济的较低功耗驱动电路。此外，没有了输入开关损耗可减少耦合到系统的噪声，改善系统的整体性能。最后，在输入处没有任何的开关便不会对输入电压的摆幅造成限制，使得输入电压范围能够比SC采样输入模/数转换器的来得更高，而真实上，这输入电压有时甚至可超越电源轨。
低抖动锁相环路可提供精确的采样时钟
一个低抖动的采样时钟对于所有高速和高分辨率的数据转换系统来说都是非常重要，因为必须依靠它才能用尽模/数转换器的最高分辨率。美国国家半导体的ADC12EU050中的调制器过采样时钟负责驱动其内部Σ∆环路的量化器。这时钟是由一个片上时钟调整器所提供，其包含有一个锁相环路(PLL)和压控振荡器(VCO)。这个高性能的PLL使用一个片上的LC调节电路来创建一个高Q值的谐振器。这个片上时钟电路将频率倍增并为调制器环路提供低抖动的采样边沿，以便CTΣ∆模/数转换器能在无需高性能和高成本的外置时钟源下发挥出其优点。系统设计人员只需在所需的输出采样率(40到50MSPS)下提供一个中等品质的低成本晶体，其它的事便可由ADC12EU050的片上时钟电路来处理。
片上高精度时钟的另一优点是其可路由到外置电路，并作为一个系统时钟供给系统其它与时间有关的零件使用，这样便可节省一个低抖动时钟源的额外成本，并减轻设计的工作量和节省电路板的空间。
即时过载恢复
由于Σ∆调制器是一个反馈环路，它们很容易在遇到大输入信号时发生过载。对于一个典型的Σ∆调制器来说，这种过载可能需要重置环路，但这却会使前存储在环路中的数据流失，并且会导致在模/数转换器的输出出现大毛刺。如果不重置环路，其实可让调制器继续运作，以容许过载情况自行离开环路，但这可能需要等待几个时钟周期，而期间模/数转换器的输出数据就有可能被损毁。
ADC12EU050包含有即时过载恢复特性。当这个即时过载恢复(IOR)功能被启动时，模/数转换器可在输入过载的情况下维持信号的完整性，甚至可比流水线模/数转换器更快地恢复过来。
可随技术发展而不断改进
最后，CTΣ∆技术可随着未来的技术而不断改进，以长期确保其在模/数转换器市场中的地位。正如上文所述，CTΣ∆的采样工作是在环路滤波器的输出处发生，故此可大大降低采样误差对性能的影响。相反对于流水线或DTΣ∆采样输入模/数转换器来说，其采样工作是发生在模/数转换器的输入，因此任何的采样错误都会构成很大的影响。因此，CTΣ∆模/数转换器将更加适应未来的CMOS工艺。未来的工艺会带来更小的过驱、泄漏或其它的效应，这都会影响采样电路性能的发挥，而采用电路的性能影响对流水线、DTΣ∆和其它采样输入模/数转换器来说，远比CTΣ∆模/数转换器来得更深远。
结语
美国国家半导体ADC12EU050模/数转换器的面世为CTΣ∆模/数转换器带来性能上的大跃进。几经40余年，美国国家半导体终于率先成功地将CTΣ∆技术从实验室转移到生产线上。ADC12EU050模/数转换器比起同类的流水线模/数转换器节省了30%的功率，而且可以以高于现行最快的DTΣ∆模/数转换器的输出率来提供12位的分辨率。
ADC12EU050所采用的CTΣ∆技术具有优秀的先天抗混叠功能，低噪声，并且输入级易于驱动。为了完全发挥C TΣ∆技术的长处，ADC12EU050还包含有一个片上时钟调整器，可以避免使用高性能高成本的时钟。最后，ADC12EU050由于可即时从一个输入过载事件中恢复，因此不会发生Σ∆模/数转换器中常见的输入过载。
除了ADC12EU050以外，美国国家半导体正开发更多的C TΣ∆模/数转换器以供100MSPS以下采样率的高分辨率应用。随着CTΣ∆技术的升级，预料会有愈来愈多的这类模/数转换器应用领域将越来越广。美国国家半导体在CTΣ∆模/数转换器上的知识积累确保了其在这领域的优势地位。
参考文献
[1]. B. Razavi, Data Conversion System Design.Piscataway, NJ: IEEE Press, 1995
[2]. G. Mitteregger, C. Ebner, S. Mechnig, T.Blon, C. Holuigue, and E. Romani, “A20-mW 640-MHz CMOS Continuous-Time ∑Δ ADC With 20MHz Signal Bandwidth,80-dB Dynamic Range and 12-bit ENOB,” IEEE Journal of Solid-State,Circuits, vol. 41, no. 12, pp. 2641-2649, December2006
[3]. S. D. Kulchycki,“ Continuous-Time ∑ΔModulation for High-Resolution, Broadband A/D Conversion,” Ph.D. dissertation, Stanford University,March 2007.
[4]. J. C. Candy, “An Overview of Basic Concepts,” in Delta-Sigma Data Converters, S. R.Norsworthy, R. Schreier, and G. C. Temes, Eds.Piscataway, NJ: IEEE Press, 1997, pp. 1-43.
4模余数系统反向转换器设计 篇3
关键词：新中国余数定理,反向转换,余数系统,VLSI
0引言
随着大规模集成电路发展,高集成度,高精度便携式电子系统的发展,在信号处理方面,大规模的并行处理技术已经逐步取代传统的信号处理技术。基于此,剩余数系统以其特有的无权重和并行运算特性,成为大规模并行信号处理技术的最佳选择[1,2]。
剩余数系统应用的意义已经被证明,尤其在处理密集型加、减、乘、除等运算速度上占有绝对的优势。然而, 由于其运算的复杂性,在剩余数系统就失去了并行性的优势,这些运算有时不得不将余数转换成二进制数后再做运算,所以会浪费大量的电路面积和延迟。为了提高此类运算电路的性能,近年来许多和研究人员开始对此领域进行研究,但是大部分主要针对比较常用的3模集合[3,4]{2n,2n+1,2n-1}。
本文针对4模集合[5]{2n,22n+1,2n+1,2n-1},在分析模集合特征的基础上,提出了一个新反向转换算法,并基于加法器实现其VLSI结构。
1算法描述
定理1 四个两两互素的正整数m1,m2,m3,m4(i=1,2,3,4),M=m1·m2·m3·m4为可处理数据的动态范围,X模mi所得到的余数表示为。根据新中国余数定理1(New CRT-Ⅰ),其剩余数表示对应的权重数X在0~M区间具有惟一解[4],即:
其中:k1,k2,k表示乘法逆元,满足
根据文献[4],对于4基数模集合{2n,22n+1,2n+1,2n-1},当n为任意整数时,模之间两两互质。设m1=2n,m2=22n+1,m3=2n+1,m4=2n-1,此剩余数(x1,x2,x3,x4)RNS对应剩余数的二进制表示为:
乘法逆元计算如下所述:
乘法逆元的计算公式:
证明:
证明:
证明:
根据式(1),有:
其中:
其中:
2硬件实现
定理2 若0≤v≤2n-2,则v2i模2n-1的结果相当于将n位宽二进制数v,即vn-1vn-2…v0循环左移i位。
定理3 若0≤v≤2n-2,则(-v)2i模2n-1的结果相当于将v乘以2i模2n-1的结果按位取反。
根据定理2和定理3,α1,α2,α3,α4进一步表示为:
式中:符号“&”表示拼接。α1与α2进行合并,由于,去掉n位全1项,合并得到 α5:
其中:
最终,α51,α52,α31,α32,α4这5个数通过3级进位保留加法器(CSA),最终形成2个4n位宽的S,C;S和C通过模24n- 1加法器得到4n位模加法器的结果Y, Y &x1连接,直接形成整数X;整体结构图如图1所示。
3性能评估和比较
为了进行定性比较,本文与文献[4]的算法模型进行对比,采用1位全加器(FA)的面积和延迟作为所有模型基本计算单位进行比较。本研究和文献[4]全部采用目前效率最高的具有惟一表示的快速并行前缀模2n-1加法器[6]。根据文献[6],其面积按照n AFA,延时为2ntFA计算。同时,在进位保留加法器阶段,4n位进位保留其硬件按4n AFA,延时[7]为tFA。硬件消耗和延时的理论对比数据如表1所示。从表中可以看出,在延时相同的情况下, 本文所提出的剩余数至二进制转化算法模型在硬件消耗方面远远优于参考文献[4]给出的转换器算法模型。
4结语
文中给出4基数模集合{2n-1,2n+1,2n,22n-1-1}的剩余数至二进制数转换的优化算法,该模集合可同时4通道并行处理数据,可处理数据动态范围达5n-1位,乘法逆元全部属于闭合形式,电路基于加法器实现。理论分析结果表明,本研究的转换器算法优化,硬件实现容易, 整体性能变现优异。
参考文献
[1]SZABO N S,TANAKA R I.Residue arithmetic and its applications to computer technology[M].New York:Mc Graw-Hill,1967:1-20.
[2]MIROSLAV D L,DEJAN V T,BRIAN L E.信号处理滤波器设计:基于Matlab和Mathematica的设计方法[M].朱义胜,董辉,译.北京:电子工业出版社,2004:250-256.
[3]WANG Y,SONG X,ABOULHAMID M,et al.Adder basedresidue to binary number converters for(2n-1,2n,2n+1)[J].IEEE Transactions on Signal Processing,2002,50(7):1772-1779.
[4]WANG Yuke.Residue-to-binary converters based on new Chi-nese remainder theorems[J].IEEE Transactions on Circuitsand Systems-II,2000,47(3):197-205.
[5]CAO B,CHANG C H,SRIKANTHAN T.An efficient reverseconverter for the 4-moduli set{2n-1,2n,2n+1,22n+1}basedon the new Chinese Remainder Theorem[J].IEEE Transac-tions on Circuits and Systems I,2003,50(10):1296-1303.
[6]PATEL R A,BENAISSA M,BOUSSAKTA S.Fast parallel-prefix architectures for modulo 2n-1 addition with a single repre-sentation of zero[J].IEEE Transactions on Computers,2007,56(11):1484-1492.
模转换系统有效位数超差分析 篇4
1 故障现象
某弹载计算机采用式(1)作为ADC的实际有效位数(ENOB)计算公式，该公式基于标准正弦波输入
计算机的差分运放电路前端加入频率为100 k Hz，幅值为2.5 V的正弦波，用10 M的采样率进行数据采集(8 192个数据)，DSP对采集到的数据进行FFT，计算出信号能量、噪声能量和SINAD值，并最终计算出A/D的有效位数。
在使用新生产的某批次的弹载计算机模块过程中，做高速A/D采集电路测试时出现了多个模块的ENOB测试参数超差，小于规定值，后对所用计算机进行多次测试，发现部分模块ENOB测试值会有偶发性超差。
2 故障定位过程
针对该情况，建立了可能引起A/D采集异常的故障树如图1所示。
2.1 运放电路排查
运放电路是数模转换系统输入信号的通路，在电路上实现信号的比例运算，运放电路故障会造成A/D芯片的输入信号异常，进而会影响ENOB超标[1]。通过示波器测量超差计算机A/D芯片的输入波形频率、幅值均正常，可排除运放电路损坏的原因。
2.2 A/D供电电路排查
超差计算机AD9240芯片的供电有数字5 V、3.3 V以及模拟5 V电压，供电电压异常会造成A/D芯片工作不正常，通过万用表对板上电压的测量发现电压正常，可排除电压异常原因。
2.3 A/D采样时钟排查
ENOB的运算与A/D采样时钟电路有着密切的关系，时钟电路元器件损坏或受到干扰都会造成采样时钟异常，进而影响采样点的位置，采样位置会影响ENOB的运算结果[2]。通过示波器观察A/D芯片采样时钟的输出、占空比、频率、幅度等信号，并未观察到此类现象，可排除时钟电路元器件损坏[3]。在排查时钟电路干扰因素时发现晶振底部所垫垫片较小，晶振下部离印制板较近，从而会引入印刷电路板内信号干扰噪声。将晶振下部垫片更改，将小垫片改为大垫片，测试结果明显改善，由理论分析以及实验结果可确定晶振下部垫片尺寸是造成ENOB指标较小的原因之一[4]。
2.4 测试环境差异排查
将测试不稳定的模块用设计阶段使用的电缆测试方法(连接方式如图2所示，电缆测试方法是外部信号源和直流电源通过电缆给弹载计算机供信号和直流电，弹载计算机完成运算后测试结果通过仿真器在PC机显示)进行测试所得的ENOB数据明显比在自动测试设备(连接方式如图3所示，自动测试设备的测试方法是通过PC机控制信号源和电源给计算机提供输入待采集模拟信号和直流供电，计算机完成运算后将ENOB的运算结果返回PC机显示)上测得的数据偏大，可得出测试环境差异较大的结论。通过更换电缆测试使用的设备与自动化测试设备的部件，可进一步确定信号源是造成测试结果差异较大的根本原因[5]。用频谱仪观测信号能量峰值，安捷伦公司的信号源对应的频率点为100.000 1 kHz，泰克信号源对应的频率点为99.999 8 k Hz，两者相差0.3 Hz。从设计上排查，计算机ENOB测试所用的测试方法采用相干采样后对采样数值直接进行FFT运算结果，此种测试算法对输入信号频率与采样信号的频率匹配要求很高，微小的频率差异就会造成测试结果的较大变化[6,7,8,9,10]。由此分析及数据验证结果可判定，信号源频率误差是造成在自动测试设备上测试结果普遍偏小的原因。
综上所述，导致弹载计算机在做数模转换系统测试时ENOB测试参数超差主要有两个因素:(1)部分模块晶振下部垫片尺寸较小。(2)现有测试设备信号源相比以前的信号源输出频率有误差。
3 故障机理分析及仿真
在进行数模转换系统的ENOB指标测试过程中，同一计算机在完全相同的测试环境下，测试结果会有一定的浮动，在测试中只进行一次测试，有可能会遇到浮动下限的情况。计算机测试数模转换系统的ENOB指标使用的是相干采样方法，而使用该方法测试A/D的ENOB指标需要的条件之一就是作FFT的点数必须为信号单周期采样点数的整数倍。计算机目前采样频率理论值为10 MHz，信号频率理论值为100 kHz，单周期采样点数为100点，FFT点数为8 100点。以上就要求采样频率和信号频率必须保持100倍整数关系，无论是信号源还是弹载计算机模块，只要晶振频率存在Hz量级的漂移均会严重地影响测试结果，模拟弹载计算机模块ADC目前的测试条件仿真结果如图4～图6所示。
从上述仿真结果可以看出，在输入信号频率误差为10 ppm量级时，ENOB指标下降了1.5 bit。采样频率误差为5 ppm量级时，ENOB指标下降约0.7 bit。而弹载计算机模块目前测试使用的信号源频率误差量级为1 ppm，采样频率使用的晶振误差量级为50 ppm，五分频后其精度不会产生变化，频率误差变为±10 ppm。
可见，采用相干采样的测试算法对于硬件与外部设备匹配要求较高，一般若输入信号和被测试件时钟不是同源，难以做到测试结果的一致性，故需要对外部输入信号源进行调整，对于输入信号的频率要靠误差100 k Hz的正负十万分之一以内(即±1 Hz)调整来配合其采样频率进行调整才能达到ENOB的准确值。
4 改进措施
晶振垫片进行设计更改，并对自动化测试设备的信号源进行频率调整(调整范围100 kHz±1 Hz以内)，使其与模块采样频率能够匹配;ENOB测试算法改为5次测试取平均值的算法，增加样本量，保证测试结果稳定。
5 结束语
对于某弹载计算机中数模转换系统ENOB测试过程超差性能不稳定的情况，分析了影响因素，确定了故障点，通过改进措施的实施，有效保证了测试结果的稳定性。
摘要：在某弹载计算机的测试验证中,部分模块的数模转换系统会出现有效位数超差现象。通过故障树分析法对影响因素逐一进行分析,确定为正弦波信号频率对数模转换系统有效位数的影响,通过理论分析和对算法的仿真验证,准确定位了故障,通过修改采样时钟电路设计和调整输入信号的供给,解决了有效位数测试超差问题。
关键词：A/D转换电路,有效位数,信号源频率,信噪失真比,快速傅里叶变换
参考文献
[1]王卫江,陶然.高速ADC的性能测试[J].电子技术与应用,2004(1):33-34.
[2]骆丽娜,杨万全.高速ADC的性能参数与测试方法[J].实验科学与技术,2007(1):145-147.
[3]蒋和伦.高速模/数转换器常规参数的动态测试[J].微电子学,2003,33(3):184-186.
[4]毛静文,王照钢,陈诚,等.模拟/数字转换器的动态性能参数处理[J].微电子学,2004,34(3):254-256.
[5]杜向辉,李军侠,陈小兵.信号处理系统的AD有效位数[J].河南机电高等专科学校学报,2010,18(1):12-14.
[6]刘书明,罗漫江.信号处理机的高速ADC模块动态性能在线测试[J].电子设计应用,2003(11):42-44.
[7]柯新花,卢宋林,许瑞年,等.一种实用的高精度ADC测试方法[J].核技术,2008(5):374-378.
[8]邱兆坤,王伟,马云,等.一种新的高分辨率ADC有效位数测试方法[J].国防科技大学报,2004(4):1-5.
[9]张群英,杨学贤,何佩坤,等.A/D量化误差对脉冲压缩结果的影响[J].现代雷达,2000,22(2):63-68.
一种Ku频段正交模转换器的设计 篇5
关键词：宽频带,高隔离度,方波导,正交模,缝隙耦合
0引言
正交模转换器也称双模变换器或者正交模(OMT),是多极化天线系统中一个重要的组成部分,多年来已得到相当广泛的应用。工程中使用正交模转换器来增加天线的通信能力,既可以通过在同一频率下同时使用2个极化方式不同且相互隔离的信道,增加信道总量,也可以通过将正交模转换器与滤波器连接,解决频率复用问题。
近几年来,随着通信与天线技术的飞速发展,天线系统对于天馈元器件的电气和结构等方面的指标要求越来越高。为了适应现代通信设备的需求,天线设计正朝着小尺寸、宽频带和多波段工作方向发展。
本文介绍了一种宽频带Ku频段波导型正交模转换器的设计。与传统的圆波导栅片式正交模转换器相比,本文介绍的正交模转换器在结构上具有紧凑、简单、稳定、便于加工的特点,且具有极化隔离度高、频带宽、驻波和插损小等优良的电气性能,工程上具有非常广泛的应用。
1设计方案
OMT结构示意图如图1所示。图中,1为方波导;2为侧波导;3为阶梯匹配块。本文设计的Ku频段正交模转换器的电气指标要求如下:
工作频率:10.75～14.5 GHz;
相对带宽:29.7%;
端口驻波比:VSWR≤1.3∶1;
端口隔离:≥40 dB。
正交模转换器在物理结构上可表示为一个简单的三端口网络(但它在电气上是四端口器件),由一个方波导,一个标准矩形波导(侧波导)和一个阶梯式匹配块组成。A端口传输方波导中正交的TE01与TE10模式;B端口与C端口分别传输相互正交的TE10基模。由A口进入的电磁波,经过阶梯过渡的阻抗变换,到达B口,得到一个极化;同时,电磁波通过方波导侧臂上的缝隙耦合到侧波导,到达C口,得到另外一个正交的极化。
设计的目的是使A端口与B、 C端口之间都具有很好的匹配,使得驻波最小,同时让B端口与C端口之间具有极高的极化隔离度。设计中,阶梯阻抗匹配块的尺寸,耦合孔的位置和大小的确定是关键。
设计过程可以分为4步:① 确定方波导尺寸,使得在工作频带内只有主模传输;② 设计阶梯阻抗匹配器,让A、B端口之间匹配;③ 选择合适的标准矩形波导作为侧波导,确定耦合孔的位置与大小,使得A、C端口之间匹配;④ 在HFSS中建立模型,仿真,优化各个尺寸,达到最佳的电气性能。
2设计方法
2.1方波导的设计
由传输线理论可知,方波导的主模TE01,TE10模式的截止波长λc与方波导边长a的关系为:
λc=2a。 (1)
为了抑制方波导中高次模的产生,根据工程经验,在工作带宽确定的情况下,工作频段的低频fL与方波导截止频率fc的比值k是一个常数。k一般在1.1～1.5之间取值。当相对带宽为29.7%时,选择几个k值进行仿真优化后,确定k=1.2。即
fL=1.2fc。 (2)
波长与频率的关系为:
λc=c/fc。 (3)
式中,c为光速。由式(1)～(3)可得方波导的边长a=16.74 mm。
2.2阻抗匹配器的设计
由图1可知,匹配块与方波导之间的不连续传输线是一个阶梯式阻抗匹配器的结构,如图2所示。
图2中,Z0～Z4分别为各阶的等效阻抗;H1、H2、H3为阶梯高度;L为阶梯长度;为了方便与BJ120标准波导连接,选择窄边b为BJ120波导窄边,即b=9.525 mm。根据工作带宽为29.7%,3级阶梯过渡就可以达到很好的匹配效果,选择阶梯级数N=3。矩形波导的等效阻抗为:
undefined。 (4)
文献[1]中介绍的切比雪夫阶梯阻抗匹配变换器的设计原理,3阶切比雪夫阶梯阻抗匹配变换器的总反射系数为:
Γ(θ)=Ae-3jθT3(secθmcosθ)。 (5)
式中,
3阶切比雪夫多项式为:
T3(secθmcosθ)=sec3θm(cos3θ+3cosθ)-3secθmcosθ。 (7)
根据对称性有:
Γ3=Γ0,Γ2=Γ1,
InZn+1=InZm+2Γm (n=0,1,2)。 (8)
阻抗与阶梯高度的关系式为:
Zn/Z0=Hn/b。 (9)
每一阶的长度为:
L=λLλH/2(λL+λH)。 (10)
由式(4)～(10)可以确定出阶梯阻抗匹配变换器的理论尺寸,经过HFSS软件优化后确定为:L=8.42 mm;H1=10.46 mm;H2=12.63 mm;H3=15.24 mm。
2.3确定耦合孔的尺寸
方波导侧臂耦合孔处的微波场非常复杂,需要通过相当困难的理论计算才能得到一个大概值。为了便于工程实践的应用,一般采用经验公式确定孔的尺寸。矩形波导中波导波长计算公式为:
undefined。
工作频带中心频率f0=12.625 GHz,对应的波导波长为λg0=33.84 mm。
由文献[3]可知,耦合孔长度d,宽度w与中心频率波导波长之间的关系为:
d=(0.3～0.4)λg0;
w=(0.1～0.2)λg0。
选择几组d,w值,在HFSS中建模仿真后,确定为:d=13.5 mm,w=5.4 mm。耦合孔处方波导壁厚对于C端口的电性能有影响,在保证结构强度的前提下,选择厚度为0.5 mm比较合适。根据对称性原理,耦合孔的中心点位置选择在方波导侧壁的Z方向的中心线上,可以通过仿真优化确定一个最理想的位置。
3仿真与实测结果
在分析、确定各个部分的尺寸后,在HFSS高频仿真软件中建立正交模转换器的模型,仿真,然后精确优化。仿真优化后的结果如图3和图4所示。由图3(a)可知,由于实物加工过程中存在机械加工误差,端口B的驻波的实测结果和计算机仿真结果之间存在一定的误差,但是由于误差在可接受的范围内,可以认为仿真结果和实测结果吻合;在图3(b)中,为了便于设计与仿真,在建模仿真的时候,在端口C的直波导上,没有采取阻抗匹配措施,所以得到的驻波仿真结果在1.6左右,当实物加工完成后,在侧臂波导上用销钉做简单调谐,就可以得到小于1.3的驻波。
由图4可知,端口B与C之间的隔离度很高,远高于传统栅片式正交模能够达到的隔离度(一般35 dB左右),但是仿真结果与实测结果之间存在较大的误差,这个误差也是由于实物加工过程中的不对称性引起的,在加工精度好的情况下,仿真结果与实测结果能够很好地吻合。因为结构紧凑、稳定,接触紧固,在正交模内腔镀银后,测试插入损耗,结果在0.5 dBm以下。
正交模的设计过程,先通过理论计算,确定各个零部件的大概尺寸。模型建立好后,经过HFSS软件的仿真与精确优化,达到理想的仿真结果。根据精确优化后的尺寸值作加工图,就可以进行生产制造了。
4结束语
本文在理论分析计算的基础上,使用HFSS仿真软件,设计出一种宽频带Ku频段波导型正交模转换器,仿真结果与实测结果吻合,经过简单调试后获得了很好的性能。证明了这种设计方法具有简单、高效的特点,设计方案是可行的。
参考文献
[1]POZAR D M.微波工程(第3版)[M].张肇仪,周乐柱,吴德明,等译.北京:电子工业出版社,2006:214-218.
[2]LUDOVICO M,PIOVANO B.CAD and Optimization of Compact Ortho-Mode Transducers[J].IEEE Transactions on Microwave Theory and Techniques,1999,47(12):2479-2486.
数/模转换 篇6
1 工程实例
某高层办公及住宅项目, 总建筑面积83387.97m2, 共32层, 总建筑高度110.60m, A座与B座的转换层设在6层, 6层结构标高23.900m, 层高5.9m, 转换层结构梁梁高600~2000mm, 框支梁最大截面尺寸可达1900mm×2000mm, 本工程中支模体系施工面临着很大难度, 同时也面临着一系列安全隐患, 本文在此以本次高层办公及住宅项目为例, 分析转换层支模体系施工技术与安全控制措施。
2 转换层支模体系施工技术
2.1 选择模板及木枋
依据本工程中转换层的实际特点, 决定采用18mm厚胶合板作为现浇板模板、侧模以及梁底模板, 现浇板以及梁侧采取60mm×80mm木枋, 梁底采取80mm×100mm木枋。
2.2 梁支模体系施工
梁底支模体系依据梁截面尺寸进行布设, 立杆铺垫松木板 (厚50mm, 宽200mm) , 横向布置梁底木枋, 竖向布置梁侧木枋以作为梁侧内楞, 同时梁侧外楞通过2根钢管焊接而成, 沿梁跨度方向水平布置, 对拉加固采用准14螺杆。一般情况下, 在结构层混凝土表面强度达到12N/mm2后即可开始支模架施工, 首先进行放线, 水平扫地杆要依据支模架立杆纵横间距来进行搭设, 水平扫地杆搭设完成后需进行严格检查, 确保纵横间距都满足要求之后方可搭设立杆。此外在搭设梁底水平杆之前, 应首先确定好水平杆标高以及起拱高度, 之后再进行大横杆、小横杆、梁底水平杆的搭设施工。在水平杆以及立杆全部搭设结束后, 即可搭设剪刀撑, 剪刀撑上端连接于梁底水平杆, 中间通过环形扣件与水平杆、立杆连接牢靠, 下端连接于水平扫地杆。在上层和下层立杆的搭设施工中, 应该依据下层立杆的位置来进行施工, 并且要确保上层和下层立杆处于同义垂直线。
2.3 关键部位处理
本工程中B座转换层 (13) ~1/15轴与G轴相交部位的梁截面尺寸较大 (1700mm×2000mm) , 并且下层楼层缩进1000mm, 给施工活动带来了很大难度, 经过反复商讨之后, 本工程采用门字形钢桁架作为B座转换层 (13) ~1/15轴与G轴相交部位的立杆支承面, 在4层框架柱上安装门字形钢桁架, 型钢之间通过焊接进行连接, 型钢与钢管的连接也采取焊接形式, 门字形钢桁架两端均伸入框架柱之内, 伸入长度至少为400mm, 在转换支模搭设施工时, 采用门字形钢桁架作为立杆支承。
在实际施工中, 高大截面梁支模体系必须要具备充足的稳定性以及刚度, 因此本工程在梁两侧的水平杆和立杆搭设结束后, 又分别在梁两侧沿梁跨度方向搭设连续剪刀撑, 上端连接于梁底水平杆, 中间连接于水平杆和立杆, 下端连接于扫地杆。另外在高大截面梁混凝土施工中, 混凝土输送和浇筑都会产生一定的推力, 这就有可能导致梁出现水平位移现场, 为了避免上述问题, 本工程还分别在梁两侧沿梁跨度方向搭设水平剪刀撑, 每4000mm设置一道水平剪刀撑, 水平剪刀撑上端连接在梁上口立杆和水平杆的相交部位, 左右两端均与相邻的梁侧支模体系进行扣接, 下端连接在梁底立杆和水平杆的相交部位。
2.4 模板安装
在安装模板过程中, 将操作层搭设在梁、板底第2道水平杆之上, 采用脚手片铺满操作层, 梁模板通过侧包底的形式进行安装, 底模安装时先安装木枋再安装模板, 侧模首先在制作场地加工成型, 之后运输到施工现场进行拼装, 侧模安装完成后即可安装钢管外楞以及对拉螺杆。当混凝土强度达到设计强度之后开始拆模施工, 采用“先拆除侧模, 再拆除底模, 先拆除跨中模板, 再拆除两端模板”的施工方法。
3 转换层支模体系施工的安全控制措施
3.1 材料控制
材料性能对施工质量以及施工安全都有很大影响, 因此为了保证转换层支模体系施工的安全性, 本工程中首先对施工材料严格控制, 依据相关规范标准, 支模钢管采用3号普通钢管, 并且要确保钢管表面锈蚀深度不超过0.5mm, 同时严格检查钢管弯曲变形程度, 当钢管长度在1.5m以下时, 钢管端部弯曲应不超过5mm;当钢管长度在达到3m且不足4m时, 弯曲变形应不超过12mm;当钢管长度达到4m且不足6.5m时, 弯曲变形不应超过20mm。此外还要对扣件质量进行严格把控, 采用可锻造铁制作扣件, 首先保证旋转扣件以及直角扣件的承载力满足规范要求, 此外扣件螺栓扭紧拧力矩至少要达到40N·m, 同时不能超过65N·m, 既不可过松, 也不可过紧, 一些扣件在施工过程中需要重复进行使用, 当这些扣件出现砂眼、裂缝、滑丝、变形等问题之后, 坚决不允许继续使用, 对于钢管材料一定要做好清理工作, 避免钢管表面存有水泥砂浆、泥土、锈迹等杂物, 保证钢管的握裹力, 制作木枋和模板时必须要严格遵守设计标准, 不能够采用沉积多年或者已经腐朽的木枋和模板。
3.2 施工控制
在施工过程中, 必须要切实落实“安全第一”的施工理念, 在保证施工安全的前提下严抓质量, 兼顾施工进度, 在转换层支模体系施工过程中, 钢管排架的搭设是关键环节之一, 实际施工时应确保钢管排架横平竖直, 上层支模架立杆与下层支模架立杆应处于同一垂直线之上, 并且应该尽量使用整根钢管进行搭设, 各类连接件一定要连接牢靠, 同时为了保证架体稳定性, 防止架体出现摇晃的现象, 因此在施工中应合理设置临时斜向支撑, 临时斜向支撑采用钢管进行搭设, 与地面之间的角度至少应控制在45°以上, 垫板与立杆之间不能存在间隙, 不能出现松动的现象, 如果钢管外楞存在接头, 搭接时应该将接头相互错开, 搭接处至少应设置2道螺杆, 施工中使用的所有螺杆不能存在滑丝问题。
在模板施工开始之前, 一定要合理搭设脚手架, 梁底水平下面要合理设置脚手片安全隔离层。混凝土浇筑施工前应仔细检查扣件是否松动, 支撑是否可靠, 确认无误后方可浇筑施工, 并且在浇筑施工期间, 也要实时掌握支撑和扣件的可靠性, 同时要检查支设模板吊钩、斜支撑、平台连接处的螺栓是否存在松动现象, 还要对支模架进行层层检查, 如果发现上层支撑与下层支撑出现错位现象, 一定要及时处理, 避免给施工活动带来安全隐患, 另外混凝土浇筑施工之前要对模板立杆实施严格测量, 并做好标记, 如果发现支承或者支架出现变形、松动、下沉等问题, 应立即采取应对措施。
施工过程中要控制好施工荷载, 钢筋等材料禁止堆放在支架之上, 对于超大荷载必须要采取相应的控制措施。
4 应用效果
最终本工程支模体系结构简单、受力清楚, 并且搭设和拆除施工都较为简便, 另外本项目采用了型钢桁架支模体系, 实践证明, 该支模体系在受力过程中没有出现变形问题, 架体整体性比较显著, 同时具有良好的稳定性、强度以及刚度, 并且施工成本较低。由于本项目中制定了一系列安全控制措施, 实现了预期的安全管理目标, 没有出现安全事故。
5 总结
转换层支模体系施工流程较为复杂, 施工中可能产生的质量问题和安全风险较多, 因此在转换层支模体系施工过程中, 一定要科学运用各环节的施工工艺, 保证施工质量, 同时要合理采取安全控制措施, 确保施工安全。基于上述问题, 本文在此结合某高层办公及住宅项目, 探讨了转换层支模体系施工技术及安全控制措施, 希望本文内容能够为相关工作提供帮助。
参考文献
[1]劳晓阳, 金艳会.房屋建筑土建监理质量控制策略解析[J].城市建设理论研究 (电子版) , 2015, 5 (13) :5429~5430.
[2]陈明, 刘悍然.房屋建筑土建监理质量控制策略解析[J].建筑工程技术与设计, 2015 (13) :1665.
[3]刘水荣.房屋建筑土建监理质量控制策略解析[J].城市建设理论研究 (电子版) , 2015 (9) :3094~3095.
[4]孙彬富.房屋建筑监理质量控制策略解析[J].城市建设理论研究 (电子版) , 2015 (7) :1151~1152.
数/模转换 篇7
波纹喇叭的模转换器能够将圆波导中的TE11模转换为波纹波导中的HE11模, 在模转换器出口要求HE11模的导纳在零附近, 入口导纳值则要趋于无穷大。利用双槽深结构[5]能使喇叭工作于2个频带, 双槽结构的导纳为2个槽导纳的合成导纳, 模转换器出口的合成导纳在2个工作频段之内在零附近, 而在2个工作频段之间的非工作频段存在极值点, 并且此时极值点靠近高工作频段。根据双槽深波纹喇叭模转换器出口HE11模的导纳随频率的变化特性设计出模转换器入口的导纳, 模转换器入口导纳在2个工作频带内尽可能取大值, 而合成导纳的极值点应在2个工作频带之间的非工作频带内, 此时极值点靠近低工作频段。从模转换段入口到出口, 导纳呈单调变化趋势, 合成导纳的极值点由入口的频点移动到出口的频点。同时还根据模转换器出口HE11模的导纳随频率变化特性计算出模变换段后面各段HE11模的导纳, 使模转换器后连接的各个槽的导纳具有基本相同的值。这种导纳分布的波纹馈源具有良好的驻波特性和旋转对称的辐射方向图。CHAMP软件仿真的结果证明, 利用这种设计方法设计出双频段波纹喇叭具有良好的电气特性。
1双槽深波纹喇叭的导纳
双槽深结构如图1所示。
环加载结构的波纹波导计算公式[2,3]为:
式中,
R
R
S
S
Bm为槽宽阶跃变化引起的导纳变化其计算公式参见文献[2]和文献[4]。
当图1中d0=d1时, 环加载波纹结构退化为直槽结构, Bm=0, 其导纳计算公式[1]为:
双槽深波纹喇叭的合成导纳的计算公式[1]为:
式中, y1、y2分别为相邻2个槽的导纳值。
2模转换器出口、入口及其后各槽的导纳
2.1模转换器出口的导纳
双频段馈源的工作频带一为F1L～F1H, 且F1H∶F1L=1.184;工作频段二为F2L～F2H, F2H∶F2L=1.58, 并且F2L∶F1L=1.6。模转换器出口的导纳在零附近才能保证在上述2个频段内HE11模实现平衡混合。经过优化设计, 模转换器出口的导纳随频率变化的曲线如图2所示。
由图2中可看出波纹喇叭模转换段输出口合成导纳在1.11F1L和2.08F1L时导纳为零, 实现平衡混合, 在1.41F1L出现极值, 即合成导纳由+∞变化到-∞。
从模转换器出口以后各槽的导纳值应与图2中的出口导纳曲线相似, 即合成导纳的极值点在1.41F1L附近。
2.2模转换器入口的导纳
根据模转换器出口HE11模的导纳随频率分布的特性, 模转换器入口HE11模的导纳分布的极值点应在频带1的高端频点和频带2的低端频点, 即在F1H～F2L之间。经过优化, 模转换器入口的导纳曲线如图2中的入口导纳曲线所示。合成导纳的极值点出现在1.14F1L, 在F1H的导纳为-11.55, 应用了部分负导纳。从模转换器入口到模转换器出口, 合成导纳的极值点从1.14F1L移动到1.41F1L, 而2个工作频段的导纳值在此过程中均成单调降低趋势。
3仿真结果
用CHAMP仿真软件对根据此方法设计的双频段波纹喇叭进行仿真验证, F1L、F1H、F2L和F2H其4个频点的方向图仿真结果如图3所示, F1L～F1H和F2L～F2H两个频段的回波损耗仿真结果分别如图4所示。
当馈源对副反射面的照射角为22°, 由图3可知, 最低频点的照射电平为-8 dB, 最高频点的照射电平为-20 dB, 反射面设计时馈源的照射电平为-15 dB, 在整个频带内照射电平基本符·合设计要求。有图4可看出, 馈源的驻波均小于1.05。通过仿真结果可知馈源具有良好的电气特性。
4结束语
给出了根据波纹喇叭模转换器导纳随频率的分布特性设计模转换器的入口导纳, 以及模转换段出口以后的各槽导纳, 并且设计出了双频段波纹喇叭, 通过CHAMP仿真结果分析可知这种基于模转换器出口导纳的设计方法是可行的。
摘要：给出了工作于2个隔离很远的频带的波纹喇叭的设计方法, 其中波纹喇叭的模转换器为双槽结构, 一个槽为环加载结构, 另一个为直槽。这种设计方法的关键技术包括控制2个槽的合成导纳在2个工作频带内, 在出入端口趋于无穷大, 在输出端口接近于零, 以及控制合成导纳的极值点的出现频点。通过CHAMP软件仿真可知利用这种设计方法设计的波纹喇叭在2个频带内有良好的电气性能。
关键词：双槽深,馈源,双频段,导纳
参考文献
[1]杨可忠, 杨智友, 章日荣.现代面天线新技术[M].北京:人民邮电出版社, 1993.
[2]章日荣, 杨可忠, 陈木华.波纹喇叭[M].北京:人民邮电出版社, 1988.
[3]CLARRICOATS P, OLVER A.Corrugated Horns for Microwave Antennas[M].UK:Peter Peregrinuts Ltd, 1984.
[4]MARCUVITZ N.Waveguide Handbook[M].UK:Peter Peregrinuts Ltd, 1986.